JP4895355B2 - メモリ制御装置 - Google Patents
メモリ制御装置 Download PDFInfo
- Publication number
- JP4895355B2 JP4895355B2 JP2006082652A JP2006082652A JP4895355B2 JP 4895355 B2 JP4895355 B2 JP 4895355B2 JP 2006082652 A JP2006082652 A JP 2006082652A JP 2006082652 A JP2006082652 A JP 2006082652A JP 4895355 B2 JP4895355 B2 JP 4895355B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- dram
- request signal
- data
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Memory System (AREA)
Description
<1−1.デジタルスチルカメラの構成>
図1は、デジタルスチルカメラ1の概略構成を示すブロック図である。このデジタルスチルカメラ1は、被写体を撮影してデジタルの画像を取得し、可搬性の記録媒体であるメモリカード9に記録する機能を有している。
ここでデジタルスチルカメラ1の撮影動作について簡単に説明する。デジタルスチルカメラ1は、ユーザのシャッタボタンの押下に応答して撮影動作を開始する。まず、撮像センサ12で露光がなされ、撮像センサ12からアナログの画像信号が出力される。このアナログの画像信号は、アナログ信号処理回路13により所定の処理がなされてデジタルの画像信号に変換された後、画像処理部2に出力される。
次に、このMIU6について説明する。図3は、MIU6の構成とMIU6に関連する周辺構成とを示す図である。図に示すように、MIU6は、アービトレータ61と、制御信号送信部62と、リフレッシュ制御部63とを備えている。
次に、アービトレータ61によってなされる調整動作について具体的に説明する。図5は、アービトレータ61及び制御信号送信部62によってなされる動作の流れを示す図である。
次に、基準パルスの発生周期Taについて説明する。図7は、基準パルスの発生のタイミングと、リフレッシュのタイミングとの関係の一例を示す図である。図の下部がリフレッシュのタイミングを示しており、対応する位置にあるX1,X2…等の符号はリフレッシュ対象としたワード線Xを示している。
このため、本実施の形態では、式(1)を常に満たすように、基準パルスの発生周期Taが定められている。
Rt=Ta・n+Td …(2)
と表現できる。この式(2)を右辺を式(1)のRtに代入すれば、
Ta・n+Td≦MT …(3)
となるため、
Ta≦MT/n−Td/n …(4)
の関係を満足するように、基準パルスの発生周期Taを設定すればよいことになる。つまり、式(4)の関係が満たされるような基準パルスの発生周期Taを設定すれば、余裕期間Tdを確保した場合でも、データを確実に保持できることになる。
ここで、nは2以上の自然数であるため、式(5)に示す基準パルスの発生周期Taが式(4)の関係を満足することは明らかである。
次に、第2の実施の形態について説明する。第1の実施の形態では、常に一定の周期で基準パルスが発生されていたが、第2の実施の形態では実際のリフレッシュのタイミングにあわせて基準パルスを発生するタイミングを変更するようになっている。なお、本実施の形態は、第1の実施の形態とほぼ同様であるため、以下では主として第1の実施の形態との相違点について説明する。
Rt=Ta・n …(6)
となる。この式(6)を右辺を式(1)のRtに代入すれば、
Ta・n≦MT …(7)
となるため、本実施の形態においては、
Ta≦MT/n …(8)
の関係を満足するように、基準パルスの発生周期Taを設定すれば、データを確実に保持できることになる。式(8)と式(4)とを比較してわかるように、本実施の形態では、基準パルスの発生周期Taが余裕期間Tdの影響を受けず、比較的長い期間に設定可能である。このため、リフレッシュを実行する数を減らすことができることから、バス20を利用して大量のデータ転送を行うべきタイミングでリフレッシュが実行される事態をさらに回避でき、バス20におけるデータ転送効率をさらに向上できる。
以上、本発明の実施の形態について説明してきたが、この発明は上記実施の形態に限定されるものではなく様々な変形が可能である。
4 DRAM
5 RPU
6 MIU
20 バス
46 信号線
61 アービトレータ
62 制御信号送信部
63 リフレッシュ制御部
64 パルス発生部
X ワード線
Y データ線
Claims (4)
- DRAMを制御するメモリ制御装置であって、
前記DRAMに係るデータ転送に利用するバスの混雑度に応じて、前記DRAMのリフレッシュのタイミングを調整する調整手段、
を備え、
前記調整手段は、前記DRAMに係るデータ転送に用いるメモリに格納されたデータ量に基づいて、前記バスの混雑度を判断することを特徴とするメモリ制御装置。 - 請求項1に記載のメモリ制御装置において、
所定の発生周期で基準信号を発生する発生手段、
をさらに備え、
前記調整手段は、
前記バスの混雑度が比較的高いときは、前記基準信号の発生に応答して前記DRAMにリフレッシュを指示し、
前記バスの混雑度が比較的低いときは、直近の前記基準信号の発生時点を基準として前記発生周期よりも短い時間で前記DRAMにリフレッシュを指示することを特徴とするメモリ制御装置。 - 請求項2に記載のメモリ制御装置において、
前記基準信号の発生周期をTa、
前記基準信号の発生前に前記リフレッシュを指示可能な期間をTd、
前記DRAMの各セルにおいてリフレッシュを行わずにデータを保持可能な最大期間をMT、
前記DRAMのワード線の数をn、
とそれぞれ定義したとき、
Taは、
Ta≦MT/n−Td/n
の関係を満足することを特徴とするメモリ制御装置。 - 請求項2に記載のメモリ制御装置において、
前記基準信号の発生周期の開始時点を、前記DRAMのリフレッシュのタイミングに設定する設定手段、
をさらに備えることを特徴とするメモリ制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082652A JP4895355B2 (ja) | 2006-03-24 | 2006-03-24 | メモリ制御装置 |
US11/681,487 US7996603B2 (en) | 2006-03-24 | 2007-03-02 | DRAM controller that forces a refresh after a failed refresh request |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082652A JP4895355B2 (ja) | 2006-03-24 | 2006-03-24 | メモリ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007257774A JP2007257774A (ja) | 2007-10-04 |
JP4895355B2 true JP4895355B2 (ja) | 2012-03-14 |
Family
ID=38606178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006082652A Expired - Fee Related JP4895355B2 (ja) | 2006-03-24 | 2006-03-24 | メモリ制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7996603B2 (ja) |
JP (1) | JP4895355B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5109755B2 (ja) * | 2008-03-28 | 2012-12-26 | 東レ株式会社 | 白色反射フィルム |
WO2009139109A1 (ja) * | 2008-05-13 | 2009-11-19 | パナソニック株式会社 | メモリ制御装置、およびこれを備えた情報処理装置 |
US20100268977A1 (en) * | 2009-04-17 | 2010-10-21 | Himax Media Solutions, Inc. | Method and apparatus for accessing memory units |
JP5428687B2 (ja) * | 2009-09-14 | 2014-02-26 | 株式会社リコー | メモリ制御装置 |
JP2011141580A (ja) * | 2010-01-05 | 2011-07-21 | Sony Corp | アクセス制御装置、データ処理装置、アクセス制御方法およびプログラム |
JP6122682B2 (ja) | 2013-04-16 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及びそれを備えたプロセッサシステム |
KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
US10057523B1 (en) | 2017-02-13 | 2018-08-21 | Alexander Krymski | Image sensors and methods with multiple phase-locked loops and serializers |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49132943A (ja) * | 1973-04-25 | 1974-12-20 | ||
JPS56145587A (en) * | 1980-04-14 | 1981-11-12 | Toshiba Corp | Selective control circuit of dynamic memory |
JP2913099B2 (ja) * | 1989-10-06 | 1999-06-28 | 京セラ株式会社 | Dramリフレッシュ装置 |
JPH11353872A (ja) * | 1998-06-04 | 1999-12-24 | Oki Electric Ind Co Ltd | メモリインタフェース回路 |
JP2001126472A (ja) * | 1999-10-29 | 2001-05-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001331366A (ja) * | 2000-05-24 | 2001-11-30 | Mitsubishi Electric Corp | メモリコントロール装置 |
JP3732139B2 (ja) * | 2001-10-29 | 2006-01-05 | 三菱電機株式会社 | メモリ制御回路及びメモリバスの調停方法 |
JP2005107648A (ja) * | 2003-09-29 | 2005-04-21 | Hitachi Ulsi Systems Co Ltd | メモリ制御装置 |
-
2006
- 2006-03-24 JP JP2006082652A patent/JP4895355B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-02 US US11/681,487 patent/US7996603B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007257774A (ja) | 2007-10-04 |
US20070245073A1 (en) | 2007-10-18 |
US7996603B2 (en) | 2011-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4895355B2 (ja) | メモリ制御装置 | |
US9645957B2 (en) | Data processing device and data transfer control device | |
US20190324646A1 (en) | Memory access device, image-processing device, and imaging device | |
CN101753820A (zh) | 信息处理装置、缓冲器控制方法和计算机程序 | |
US20190079881A1 (en) | Memory access control device, image processing device, and imaging device | |
US8543777B2 (en) | Memory control apparatus, memory control method, and computer program with refresh commands at optimum intervals | |
US10719458B2 (en) | Data transfer device, image processing device, and imaging device | |
US9363440B2 (en) | Imaging device and imaging method that sets a phase difference between first and second synchronization signals | |
US10771681B2 (en) | Imaging pickup apparatus of which display start timing and display quality are selectable, method of controlling the same | |
JP6539509B2 (ja) | データ転送装置およびデータ転送方法 | |
US7129977B2 (en) | High-speed image pickup method and controller for image pickup device | |
JP7130377B2 (ja) | 画像処理装置 | |
US9043514B2 (en) | Data transfer device and method | |
US11314664B2 (en) | Memory access device, image processing device and imaging device | |
JP2006039672A (ja) | バス要求制御回路 | |
JP6210742B2 (ja) | データ処理装置およびデータ転送制御装置 | |
US10452583B2 (en) | Data transfer device and data transfer method having a shorter time interval between pieces of final transfer data in a frame image | |
JP5537392B2 (ja) | データ処理装置 | |
JP4744194B2 (ja) | メモリ制御回路 | |
JP6659195B2 (ja) | 撮像装置およびその制御方法、プログラム | |
JP2007164709A (ja) | 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ | |
JP2006164323A (ja) | Dramのリフレッシュ制御回路 | |
JP2005173962A (ja) | メモリ制御装置 | |
JP2014127757A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090218 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4895355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |