JP3839948B2 - ディジタル電子スチル・カメラ - Google Patents
ディジタル電子スチル・カメラ Download PDFInfo
- Publication number
- JP3839948B2 JP3839948B2 JP06624498A JP6624498A JP3839948B2 JP 3839948 B2 JP3839948 B2 JP 3839948B2 JP 06624498 A JP06624498 A JP 06624498A JP 6624498 A JP6624498 A JP 6624498A JP 3839948 B2 JP3839948 B2 JP 3839948B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- circuit
- control circuit
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
- H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Studio Devices (AREA)
Description
【０００１】
【技術分野】
この発明は，被写体を撮像し，被写体像を表す画像データを記録媒体に記録するディジタル電子スチル・カメラに関する。
【０００２】
【発明の背景】
ディジタル電子スチル・カメラにおいては，被写体を撮像することによって得られた画像データを内部の画像メモリに一時記憶し，画像メモリから画像データを読み出して輝度信号生成処理，色差信号生成処理，圧縮伸張処理などの各種信号処理が行われる。
【０００３】
所定容量を持つ複数の画像メモリを，各種信号処理を行う回路に対して並列に接続している。画像データ量が多くなると，画像メモリの数も多くなる。画像メモリの数が多くなると，それぞれの画像メモリに接続されているアドレス線，データ線の数も多くなり，アドレス，データを駆動する電力の量も増える。
【０００４】
また，画像データ量が増えると，各種信号処理の量も増える。各種信号処理の時間を短縮するにはデータのアクセス速度を速くする必要がある。しかし，データのアクセス速度を速くすると，電力消費量も増える。
【０００５】
【発明の開示】
この発明は，消費電力を抑えることができるディジタル電子スチル・カメラを提供することを目的とする。
【０００６】
この発明は，撮像手段を用いて被写体を撮像することにより被写体像を表す画像データを得，得られた画像データを記録媒体に記録するディジタル電子スチル・カメラにおいて，画像データの読み書きが可能な画像メモリ，および与えられるスタンバイ・アクティブ制御信号に応じて，上記画像メモリをスタンバイ状態またはアクティブ状態にし，アクティブ状態にしたときに上記撮像手段から得られた画像データを上記画像メモリに書き込む，または書き込まれている画像データを読み出すように上記画像メモリを制御する画像メモリ制御回路を含むメモリ・モジュールが複数設けられ，上記複数のメモリ・モジュールに含まれる上記画像メモリ制御回路に上記スタンバイ・アクティブ制御信号を与えるメモリ・モジュール制御回路を備えていることを特徴とする。
【０００７】
この発明によると，上記メモリ・モジュール制御回路から上記スタンバイ・アクティブ制御信号が出力され，上記画像メモリ制御回路に与えられる。上記画像メモリ制御回路に入力した上記スタンバイ・アクティブ制御信号に応じて上記画像メモリがスタンバイ状態またはアクティブ状態に制御される。
【０００８】
上記画像メモリがアクティブ状態になったときには，撮像によって得られた画像データが書き込まれる，または書き込まれている画像データが読み出される。
【０００９】
この発明によると，上記複数のメモリ・モジュールに含まれている上記画像メモリをスタンバイ状態またはアクティブ状態に制御することができる。各種信号処理において必ずしも必要でない上記画像メモリをスタンバイ状態にできるので，消費電力を削減することができる。
【００１０】
例えば，上記メモリ・モジュール制御回路が，上記複数のメモリ・モジュールのうち，一のメモリ・モジュールに含まれる上記画像メモリがアクティブ状態のときに他のメモリ・モジュールのうち少なくとも一つの上記メモリ・モジュールに含まれる画像メモリをスタンバイ状態にするようにスタンバイ・アクティブ制御信号を上記画像メモリ制御回路に与えるものである。
【００１１】
上記複数のメモリ・モジュールは，上記撮像手段から着脱自在であってもよい。
【００１２】
上記撮像手段と上記複数のメモリ・モジュールに含まれている上記画像メモリとが共通バスを介して接続されているときには，上記複数のメモリ・モジュールに含まれている上記画像メモリ制御回路が上記バスの使用要求を示す信号を上記メモリ・モジュール制御回路に出力し，上記メモリ・モジュール制御回路が，入力した上記バス使用要求信号にもとづいて上記バスの使用を許可する上記画像メモリ制御回路を判定する判定手段，および上記判定手段によりバスの使用を許可した上記画像メモリ制御回路にバス使用許可信号を出力する許可信号出力手段を備えていることが好ましい。
【００１３】
バスの使用が許可された上記メモリ制御回路がバスを使用できるので，バスが共通であってもデータが衝突することを未然に回避することができる。
【００１４】
上記メモリ・モジュール制御回路が，上記複数のメモリ・モジュールに含まれている上記画像メモリの容量に応じて上記撮像手段によって得られた画像データを書き込むべき画像メモリを選択するものとするとよい。
【００１５】
【実施例の説明】
図１はこの発明の実施例を示すもので，ディジタル電子スチル・カメラの電気的構成を示すブロック図である。
【００１６】
ディジタル電子スチル・カメラの全体の動作は全体制御回路10によって統括される。
【００１７】
ディジタル電子スチル・カメラには動作電力を供給するためのリチウム電池６が装着されている。カメラにリチウム電池６が装着されると，電源検知回路５によってその装着が検知される。電池装着検知信号は全体制御回路10に入力する。ディジタル電子スチル・カメラには記録設定，再生設定，ムービ再生設定などの各種設定を行うためのキーパッド４が設けられている。キーパッド４による設定を表す信号は全体制御回路10に入力する。
【００１８】
ディジタル電子スチル・カメラには２個のメモリ・モジュール回路30および40が含まれている。これらのメモリ・モジュール回路30および40には画像データの読み書きが可能な画像メモリが格納されている。メモリ・モジュール回路30および40は全体制御回路10とバス接続されており，コネクタ41および42を介して，ディジタル電子スチル・カメラに着脱自在である。
【００１９】
撮像レンズ１によってＣＣＤ２の受光面上に被写体像が結像する。被写体像を表す画像信号がＣＣＤ２から出力し，アナログ／ディジタル変換回路３においてディジタル画像データに変換される。ディジタル画像データが全体制御回路10に入力する。
【００２０】
ディジタル画像データは全体制御回路10の制御のもとにメモリ・モジュール回路30もしくは40または両方の回路30および40に格納されている画像メモリに書き込まれる。画像データはメモリ・モジュール回路30または40もしくはその両方の回路30および40において輝度データ生成処理，色差データ生成処理，圧縮伸張処理などが行われる。全体制御回路10ならびにメモリ・モジュール回路30および40の動作について詳しくは後述する。
【００２１】
メモリ・モジュール回路30もしくは40または両方の回路30および40に書き込まれた画像データが全体制御回路10の制御のもとに読み出され，メモリ・カード50に記録される。
【００２２】
図２は，全体制御回路10の構成を示すブロック図である。
【００２３】
全体制御回路10はシーケンス制御回路12によってその動作が統括される。
【００２４】
アナログ／ディジタル変換回路３から出力された画像データは，時間軸圧縮回路28を介してセレクタ20に入力する。セレクタ20に入力した画像データは，シーケンス制御回路12によって時間軸伸張回路29を介して再生回路24への出力，ファイル制御回路21への出力またはメモリ・モジュール回路30もしくは40への出力が制御される。
【００２５】
時間軸圧縮回路28および時間軸伸張回路29は，後述のようにメモリ・カード50に画像データを記録する場合，およびメモリ・カード50に記録されている画像データを再生する場合は単に通過する。後述のようにムービ再生する場合に時間軸圧縮回路28によって画像データの時間軸が圧縮され，時間軸伸張回路29によって画像データの時間軸が戻される。
【００２６】
バス調停回路11は，各メモリ・モジュール回路30および40から出力するバス使用権要求信号ＲＥＱ１およびＲＥＱ２を入力し，バスの使用権を許可する許可信号ＡＣＫ１およびＡＣＫ２を各メモリ・モジュール回路30または40に出力する回路である。
【００２７】
全体制御回路10には記録有効区間発生回路26が含まれている。記録有効区間発生回路10は全体制御発生回路10にアナログ／ディジタル変換回路３から入力した画像データのうちメモリ・カード50に記録する部分の画像データを抽出するための記録有効区間信号を出力する回路である。記録有効区間発生回路26はＣＣＤ２から出力する画像データのフィールドを識別する信号ＦＩ，ＣＣＤ２の水平同期信号ＨＩおよびＣＣＤ２の垂直同期信号ＶＩを入力し（これらの信号は，図示を省略したタイミング・ジェネレータによって生成される），入力した信号を用いて記録有効区間信号を生成する。
【００２８】
再生有効区間発生回路25は，全体制御回路10から出力する再生信号のうち再生信号として用いる信号を抽出するための再生有効区間信号を出力する回路である。再生有効区間発生回路25には再生回路22に含まれる再生同期信号発生回路23から出力する再生信号が奇数フィールドか偶数フィールドかを示す識別信号ＦＬＤならびに再生信号についての垂直同期信号ＶＤおよび水平同期信号ＨＤが入力する。入力したこれらの信号にもとづいて再生有効期間を示す信号が生成される。
【００２９】
記録有効区間発生回路26および再生有効区間発生回路25から出力する有効区間信号は，セレクタ27に与えられる。セレクタ27には，常に有効であることを示す信号も入力する。この常に有効であることを示す信号は，メモリ・カード50に記録されている画像データを再生するときに用いられる。
【００３０】
データ制御回路13は，メモリ・モジュール回路30または40に画像データを書き込む，またはメモリ・モジュール回路30または40に書き込まれた画像データを読み出すために用いられる各種信号およびデータを生成する回路である。
【００３１】
データ制御回路13には画像データの量を計数する計数回路14，メモリ・モジュール回路30および40に格納されている画像メモリのアドレスを指定するアドレス・データを発生するアドレス発生回路15，画像メモリに画像データを書き込むのか画像メモリに書き込まれている画像データを読み出すのかを指定する読み書き制御信号Ｒ／Ｗおよび読出し書込みのタイミングを規定するストローブ信号ＳＴＢを出力する読み書き制御信号発生回路16ならびに第１のメモリ・モジュール回路30または40を選択するためのモジュール選択信号ＭＳ１およびＭＳ２を出力するモジュール選択回路19が含まれている。モジュール選択回路19には第１の比較器17および第２の比較器18が含まれている。比較器17および18にはアドレスのしきい値が設定されている。これらの比較器17および18にアドレス発生回路16において発生したアドレスが入力し，入力したアドレスがしきい値以上であれば第１のメモリ・モジュール回路30を選択するモジュール選択信号ＭＳ１が出力し，入力したアドレスがしきい値よりも大きければ第２のメモリ・モジュール回路40を選択するモジュール選択信号ＭＳ２が出力する。
【００３２】
シーケンス制御回路12には，ディジタル電子スチル・カメラに装着されているメモリ・モジュール回路30および40に含まれている画像メモリの容量が設定されており，これらの画像メモリの容量に応じて撮像によって得られた画像データをメモリ・モジュール回路30または40に含まれている画像メモリに書き込むようにデータ制御回路13を制御する（具体的にはアドレス発生回路15を制御する）。
【００３３】
再生回路22には上述した再生同期信号発生回路23のほかにエンコーダ24が含まれている。エンコーダ24によって画像データが表示装置（図示略）に適した形態の再生信号に変換される。
【００３４】
全体制御回路10には，上述のように画像データの時間軸を圧縮する時間軸圧縮回路28および圧縮された時間軸を伸張する時間軸伸張回路29が設けられている。ムービ動作において後述のようにアナログ／ディジタル変換回路３から出力する画像データの時間軸が圧縮され，時間軸が圧縮された画像データが全体制御回路10からメモリ・モジュール回路30または40に入力する。時間軸が圧縮された画像データはメモリ・モジュール回路30または40から読み出されると時間軸伸張回路29において時間軸が伸張され，撮像時の時間軸に戻される。
【００３５】
図３は，メモリ・モジュール回路30の電気的構成を示すブロック図である。メモリ・モジュール回路30とメモリ・モジュール回路40とは同じ構成であるため，ここではメモリ・モジュール回路30について説明する。
【００３６】
メモリ・モジュール回路30は，画像メモリ制御回路38と画像メモリ39とから構成されている。画像メモリ制御回路38によって，画像メモリ39への画像データの書き込みおよび画像メモリ39からの画像データの読み出しが制御される。
【００３７】
画像メモリ制御回路38にはＣＰＵ31が含まれており，このＣＰＵ31によってメモリ・モジュール回路30の動作が統括される。ＣＰＵ31は画像メモリ39に書き込まれている画像データを読み取り，画像データの圧縮伸張ならびに輝度信号および色差信号の生成処理を行う機能を有する。
【００３８】
画像メモリ制御回路38に含まれているバス調停回路34にはバス使用権許可信号ＡＣＫおよびスタンバイ信号ＳＴＢＹが入力する。バス使用権許可信号ＡＣＫにもとづいて，セレクタ35，36および37を制御してＣＰＵ31に入力する画像データ，画像メモリ39に入力する画像データおよび画像メモリ39に入力する制御信号を制限する。リフレッシュ回路32は，画像メモリ39に記憶されている画像データを一定期間ごとにリフレッシュする回路である。この実施例では画像メモリ39にＤＲＡＭが用いられており，一定期間ごとに画像データのリフレッシュ動作が行われる。スタンバイ回路33は画像メモリ39をスタンバイ状態に制御する回路である。
【００３９】
図４および図５は，メモリ・カード50に画像データを記録するときにディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の動作状態を示すタイム・チャートである。図４は，メモリ・カード50への書き込み終了までの時間よりも消費電力削減を優先するときの動作タイム・チャートを示し，図５は，消費電力の削減よりもメモリ・カード50への書き込み終了までの時間を優先するときの動作タイム・チャートを示している。
【００４０】
主として図２，図３および図４を参照して，時刻ｔ11において，第１のメモリ・モジュール回路30のメモリ制御回路38から第１のバス使用権要求信号ＲＥＱ１が出力し，第２のメモリ・モジュール回路40のメモリ制御回路から第２のバス使用権要求信号ＲＥＱ２が出力する。
【００４１】
第１のメモリ・モジュール回路30から出力した第１のバス使用権要求信号ＲＥＱ１および第２のメモリ・モジュール回路40から出力した第２のバス使用権要求信ＲＥＱ２は，全体制御回路10のバス調停回路11に入力する。バス調停回路11において，バスを使用することができるメモリ・モジュール回路を表すバス使用権許可信号ＡＣＫが出力する。ここでは，まず最初に第１のメモリ・モジュール回路30にバスの使用が許可される。このため時刻ｔ11において第１のバス使用権許可信号ＡＣＫ１がバス調停回路11から第１のメモリ・モジュール回路30のバス調停回路35に入力する。第１のバス使用権許可信号ＡＣＫ１はＣＰＵ31に入力する。
【００４２】
撮像によって得られた画像データが全体制御回路10から第１のメモリ・モジュール回路30に入力し，記録有効区間発生回路26から出力する有効信号にもとづいて時刻ｔ12から時刻ｔ14までの間第１の画像メモリ39に書き込まれる。この時刻ｔ12から時刻ｔ14までの間は，第２のメモリ・モジュール回路40にはシーケンス制御回路12から出力するスタンバイ信号ＳＴＢＹ２が入力し，スタンバイ回路33によって第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。このため第２のメモリ・モジュール回路40の画像メモリによる電力消費を抑えることができる。
【００４３】
時刻ｔ13となると，第２のバス使用権許可信号ＡＣＫ２が出力され，撮像によって得られた画像データは第２のメモリ・モジュール回路40の画像メモリに入力し，書き込まれる。画像データの書き込みは，時刻ｔ14から時刻ｔ15まで続けられる。第２のメモリ・モジュール回路40の画像メモリに画像データを書き込んでいる時刻ｔ14から時刻ｔ15までの間は，第１のメモリ・モジュール回路30にスタンバイ信号ＳＴＢＹ１が与えられ，第１のメモリ・モジュール回路30に含まれるスタンバイ回路33によって第１の画像メモリ39がスタンバイ状態とされる。画像メモリによる電力消費を抑えることができる。
【００４４】
時刻ｔ15となると，第１のメモリ・モジュール回路30の第１の画像メモリ39に書き込まれている画像データがＣＰＵ31によって読み出され，セレクタ35を介してＣＰＵ31に入力し，輝度データおよび色差データ生成処理が行われる。時刻ｔ16となると，輝度データおよび色差データ生成処理が終了し，生成された輝度データおよび色差データについてＣＰＵ31においてデータ圧縮が施される。データ圧縮は時刻ｔ17となると，終了する。圧縮された輝度データおよび色差データはセレクタ36を介して画像メモリ39に入力し，書込まれる。
【００４５】
第１のメモリ・モジュール回路30のＣＰＵ31によって輝度データおよび色差データ生成処理ならびにデータ圧縮処理が行われている時刻ｔ15から時刻ｔ17までの間，第２のメモリ・モジュール回路40に含まれている画像メモリはスタンバイ状態とされる。
【００４６】
時刻ｔ17となると時刻ｔ20までの間，第１のメモリ・モジュール回路30に含まれている画像メモリがスタンバイ状態とされる。この時刻ｔ17から時刻ｔ20の間に今度は，第２のメモリ・モジュール回路40のＣＰＵにおいて画像メモリに書き込まれている画像データの輝度データ生成処理，色度データ生成処理およびデータ圧縮処理が行われる。
【００４７】
時刻ｔ20になる少し前の時刻ｔ19において第１のメモリ・モジュール回路30の31から第１のバス使用権要求信号ＲＥＱ１が出力される。第１のバス使用権要求信号ＲＥＱ１が全体制御回路10のバス調停回路11に入力すると，このバス調停回路11から第１のバス使用許可信号ＡＣＫ１が出力し，第１のメモリ・モジュール回路30に入力する。メモリ・モジュール回路30に第１のバス使用許可信号ＡＣＫ１が入力することにともない，第１の画像メモリ39に書き込まれた圧縮輝度データおよび圧縮色差データが読み出され，セレクタ36を介して全体制御回路10に出力される。
【００４８】
全体制御回路10に入力した圧縮輝度データおよび圧縮色差データは，セレクタ20を介してファイル制御回路21に入力する。ファイル制御回路21によってメモリ・カード50の所定の記録領域に圧縮輝度データおよび圧縮色差データが記録される。
【００４９】
第１のメモリ・モジュール回路30から読み出された圧縮輝度データおよび圧縮色差データがメモリ・カード50に記録されている時刻ｔ20から時刻ｔ21の間第２のメモリ・モジュール回路の画像メモリはスタンバイ状態にされる。
【００５０】
時刻ｔ21において第１のメモリ・モジュール回路30から読み出された圧縮輝度データおよび圧縮色差データのメモリ・カード50への記録が終了すると，時刻ｔ22から時刻ｔ23までの間において第２のメモリ・モジュール回路から圧縮輝度データおよび圧縮色差データが読み出され，メモリ・カード50に記録される。第２のメモリ・モジュール回路40から読み出された圧縮輝度データおよび圧縮色差データがメモリ・カード50に記録されている間，第１のメモリ・モジュール回路30の画像メモリはスタンバイ状態とされる。
【００５１】
このように，第１のメモリ・モジュール回路30に入力した画像データについて処理を行っているときには，第２のメモリ・モジュール回路40に含まれる画像メモリはスタンバイ状態とされる。第２のメモリ・モジュール回路40に入力した画像データについて処理を行っているときには，第１のメモリ・モジュール回路40に含まれる画像メモリ39はスタンバイ状態とされる。第１のメモリ・モジュール回路30に含まれる画像メモリ39と第２のメモリ・モジュール回路40に含まれる画像メモリとの両方の画像メモリを常にアクティブの状態にしているのではないので，電力の削減を実現できる。
【００５２】
図５を参照して，消費電力の削減よりもメモリ・カード50への圧縮輝度データおよび圧縮色差データの記録を優先するときは，第１のメモリ・モジュール回路30のＣＰＵ31における輝度データ生成処理，色差データ生成処理およびデータ圧縮処理と，第２のメモリ・モジュール回路40のＣＰＵにおける輝度データ生成処理，色差データ生成処理，およびデータ圧縮処理を同時に行う（時刻ｔ35からｔ38の間）。これにより，メモリ・カード50へのデータの記録が終了するまでの時間を短縮できる。
【００５３】
図６および図７は，メモリ・カード50に記録されている圧縮輝度データおよび圧縮色差データ（圧縮画像データという）を再生するときにディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の動作状態を示すタイム・チャートである。図６は，メモリ・カードに記録されている圧縮画像データの再生開始までの時間よりも消費電力の削減を優先するときのタイム・チャート，図７は消費電力の削減よりもメモリ・カードに記録されている圧縮データの再生開始までの時間を優先するときのタイム・チャートである。
【００５４】
主として図２，図３および図６を参照して，時刻ｔ51において，第１のメモリ・モジュール回路30のＣＰＵ31から第１のバス使用権要求信号ＲＥＱ１が出力され，全体制御回路10のバス調停回路11に入力する。バス調停回路11において第１のメモリ・モジュール回路30のＣＰＵ31によるバスの使用を許可すると，全体制御回路11のバス調停回路11から第１のバス使用権許可信号ＡＣＫ１が出力され，第１のメモリ・モジュール回路30のＣＰＵ31に入力する。時刻ｔ52となると，メモリ・カード50に記録されている圧縮画像データが全体制御回路10のファイル制御回路21の制御のもとに再生され，全体制御回路10から第１のメモリ・モジュール回路30の第１の画像メモリ39に入力し，書き込まれる。書き込まれた圧縮画像データは第１の画像メモリ39から読み出されＣＰＵ31に入力する。ＣＰＵ31において圧縮画像データが伸張され，伸張された画像データが画像メモリ39に書き込まれる。
【００５５】
時刻ｔ54になると，第１のメモリ・モジュール回路30における圧縮画像データのメモリ・カード50からの再生および圧縮画像データの伸張処理が終了する。時刻ｔ52から時刻ｔ54の間は全体制御回路10のシーケンス制御回路12からスタンバイ信号ＳＴＢＹが出力され，第２のメモリ・モジュール回路40に入力する。これにより，時刻ｔ52から時刻ｔ54の間は第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００５６】
時刻ｔ53となると，第２のメモリ・モジュール回路40から第２のバス使用権要求信号ＲＥＱ２が出力される。全体制御回路10のバス調停回路11から第２のバス使用権許可信号ＡＣＫ２が出力され第２のメモリ・モジュール回路40に入力すると，メモリ・カード50から再生された圧縮画像データが第２のメモリ・モジュール回路40に入力し，ＣＰＵによって圧縮画像データの伸張処理が行われる。時刻ｔ54から時刻ｔ56までの間第２のメモリ・モジュール回路40において圧縮画像データの伸張が行われる。時刻ｔ54から時刻ｔ56までの間は第１のメモリ・モジュール回路30にはスタンバイ信号ＳＴＢＹが入力し，第１のメモリ・モジュール回路30に含まれる第１の画像メモリ39はスタンバイ状態とされる。
【００５７】
時刻ｔ55となると，第２のメモリ・モジュール回路40の画像メモリがスタンバイ状態となる。第１のメモリ・モジュール回路30の第１の画像メモリ39に書き込まれた画像データが読み出され，全体制御回路10のセレクタ20を介して再生回路22に入力する。再生回路22に含まれるエンコーダ24において再生信号が生成され出力する。第１のメモリ・モジュール回路30から画像データを読み出しているときには第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００５８】
第１のメモリ・モジュール回路30における再生が終了すると，第２のメモリ・モジュール回路40における再生が行われる。第２のメモリ・モジュール回路40における再生が行われている間は，第１のメモリ・モジュール回路30はスタンバイ状態とされる。以下，第１のメモリ・モジュール回路30の再生動作と第２のメモリ・モジュール回路40の再生動作が交互に行われる。再生信号が表示装置（図示略）に入力することによりメモリ・カード50に記録されていた圧縮画像データによって表される画像が表示される。
【００５９】
図７を参照して，消費電力の削減よりも画像の再生の開始時間を早くするときには，時刻ｔ62から時刻ｔ64の間はメモリ・カード50から再生された圧縮画像データが第１のメモリ・モジュール回路30の第１の画像メモリ39に書き込まれる。この時刻ｔ62から時刻ｔ64の間は第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００６０】
時刻ｔ64となると，第１のメモリ・モジュール回路30の画像メモリ39に書き込まれた画像データがＣＰＵ31によってデータ伸張される。また第１のメモリ・モジュール回路30におけるデータ伸張動作と並行して第２のメモリ・モジュール回路40の画像メモリにメモリ・カード50から再生された圧縮画像データが書き込まれる。
【００６１】
時刻ｔ66となると，再びメモリ・カード50に記録されている圧縮画像データが第１のメモリ・モジュール回路30の画像メモリ39に書き込まれる。画像メモリ39への圧縮画像データの書き込みと並行して，第２のメモリ・モジュール回路40において圧縮画像データが伸張される。
【００６２】
その後，第１のメモリ・モジュール回路30において画像メモリ39に書き込まれた画像データが伸張され，この伸張動作と並行してメモリ・カード50に記録されていた圧縮画像データが第２のメモリ・モジュール回路40に入力する。
【００６３】
時刻ｔ67において第１のメモリ・モジュール回路30に含まれている画像メモリ39はスタンバイとされ，第２のメモリ・モジュール回路40のＣＰＵにおいてデータ伸張が行われる。
【００６４】
時刻ｔ68となると，第１のメモリ・モジュール回路30から画像データが読み出され，再生信号が生成される。この再生信号の生成処理中は第２のメモリ・モジュール回路40はスタンバイとされる。
【００６５】
図７に示す動作では，一方のメモリ・モジュール回路のＣＰＵによるデータ伸張動作と並行して，他方のメモリ・モジュール回路においてメモリ・カード50からの画像データ再生処理を行っているので画像表示までの時間が短縮する。
【００６６】
図８(A) および(B) は，ムービ動作のときにディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の動作状態を示すタイム・チャートである。
【００６７】
ムービ動作においては，上述のように時間軸圧縮回路28において時間軸が圧縮された画像データが全体制御回路10からメモリ・モジュール回路に入力する。時間軸が圧縮されたことにより１水平走査期間の半分の期間で１水平走査期間分の画像データが第１のメモリ・モジュール回路30の画像メモリ39に書き込まれる（図８(A) ，時刻ｔ72からｔ74，時刻ｔ76からｔ78の期間）。画像メモリ39に画像データを書き込んでいるときには第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００６８】
第１のメモリ・モジュール回路30の画像メモリ39への画像データの書き込みが終わると，第２のメモリ・モジュール回路40の画像メモリに書き込まれている時間軸が圧縮された画像データが読み出され，全体制御回路10に入力する。時間軸が圧縮された画像データは時間軸伸張回路29において撮像時の時間軸に戻されて再生信号として再生回路22から出力する。再生信号が表示装置に与えられることにより，被写体像がムービ表示される。
【００６９】
第１のメモリ・モジュール回路30の画像メモリ39に画像データの書き込みが終了すると，図８(B) に示すように第２のメモリ・モジュール回路40の画像メモリに画像データの書き込みが行われる。この場合も第１メモリ・モジュール回路30に含まれる画像メモリ39への画像データに書き込みと第２のメモリ・モジュール回路に含まれる画像メモリからの画像データの読み出しとが交互に行われる。一方のメモリ・モジュール回路に画像データが書き込まれているときまたは一方のメモリ・モジュール回路から画像データが読み出されているときには他方のメモリ・モジュール回路の画像メモリはスタンバイ状態とされているのはいうまでもない。
【００７０】
図９は，画像メモリのメモリ空間を示している。図10(A) および(B) は，ムービ・ビデオ・スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すブロック図である。
【００７１】
この実施例では，第１のメモリ・モジュール回路30を用いてムービ動作が行われ，第２のメモリ・モジュール回路40はスタンバイ状態とされている。
【００７２】
第１のメモリ・モジュール回路30の画像メモリ39は２つのメモリ・バッファ41および42に分割されている。
【００７３】
図10(A) に示すように，第１のメモリ・バッファ41に時間軸が圧縮された画像データが書き込まれ，第１のメモリ・バッファ41に画像データが書き込まれているときには第２のメモリ・バッファ42にはアクセスしない（時刻ｔ82からｔ83，ｔ84からｔ85）。第１のメモリ・バッファ41への画像データの書き込みが終わると，第２のメモリ・バッファ42に書き込まれている画像データが読み出され，時間軸伸張回路29において画像データの時間軸が撮像時のものにもどされる。
【００７４】
図10(B) に示すように，第２のメモリ・バッファ42に画像データが書き込まれているときには，第１のメモリ・バッファ41に書き込まれた画像データが読み出される。この場合も，一方のメモリ・バッファに画像データが書き込まれているときには他方のメモリ・バッファに書き込まれた画像データが読み出されるのはいうまでもない。
【００７５】
上述の実施例においては，メモリ・モジュール回路30および40にＣＰＵを設けているが，メモリ・モジュール回路30および40からＣＰＵを取り除いてもよい。この場合には，全体制御回路10にＣＰＵを設け，全体制御回路10に設けられたＣＰＵよって輝度データ生成処理，色差データ生成処理，データ圧縮処理およびデータ伸張処理が行われることとなろう。
【００７６】
また，上述の実施例においては，メモリ・モジュール回路は２つであるが３つ以上のメモリ・モジュール回路を設けてもよい。
【図面の簡単な説明】
【図１】ディジタル電子スチル・カメラの全体の構成を示すブロック図である。
【図２】全体制御回路の電気的構成を示すブロック図である。
【図３】メモリ・モジュール回路の電気的構成を示すブロック図である。
【図４】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図５】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図６】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図７】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図８】 (A) および(B) は，ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図９】画像メモリのメモリ空間を示している。
【図１０】 (A) および(B) は，ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【符号の説明】
２ ＣＣＤ
10 全体制御回路
11 バス調停回路
12 シーケンス制御回路
13 データ制御回路
20 セレクタ
30，40 メモリ・モジュール回路
31 ＣＰＵ
33 スタンバイ回路
35 バス調停回路
39 画像メモリ
50 メモリ・カード
【技術分野】
この発明は，被写体を撮像し，被写体像を表す画像データを記録媒体に記録するディジタル電子スチル・カメラに関する。
【０００２】
【発明の背景】
ディジタル電子スチル・カメラにおいては，被写体を撮像することによって得られた画像データを内部の画像メモリに一時記憶し，画像メモリから画像データを読み出して輝度信号生成処理，色差信号生成処理，圧縮伸張処理などの各種信号処理が行われる。
【０００３】
所定容量を持つ複数の画像メモリを，各種信号処理を行う回路に対して並列に接続している。画像データ量が多くなると，画像メモリの数も多くなる。画像メモリの数が多くなると，それぞれの画像メモリに接続されているアドレス線，データ線の数も多くなり，アドレス，データを駆動する電力の量も増える。
【０００４】
また，画像データ量が増えると，各種信号処理の量も増える。各種信号処理の時間を短縮するにはデータのアクセス速度を速くする必要がある。しかし，データのアクセス速度を速くすると，電力消費量も増える。
【０００５】
【発明の開示】
この発明は，消費電力を抑えることができるディジタル電子スチル・カメラを提供することを目的とする。
【０００６】
この発明は，撮像手段を用いて被写体を撮像することにより被写体像を表す画像データを得，得られた画像データを記録媒体に記録するディジタル電子スチル・カメラにおいて，画像データの読み書きが可能な画像メモリ，および与えられるスタンバイ・アクティブ制御信号に応じて，上記画像メモリをスタンバイ状態またはアクティブ状態にし，アクティブ状態にしたときに上記撮像手段から得られた画像データを上記画像メモリに書き込む，または書き込まれている画像データを読み出すように上記画像メモリを制御する画像メモリ制御回路を含むメモリ・モジュールが複数設けられ，上記複数のメモリ・モジュールに含まれる上記画像メモリ制御回路に上記スタンバイ・アクティブ制御信号を与えるメモリ・モジュール制御回路を備えていることを特徴とする。
【０００７】
この発明によると，上記メモリ・モジュール制御回路から上記スタンバイ・アクティブ制御信号が出力され，上記画像メモリ制御回路に与えられる。上記画像メモリ制御回路に入力した上記スタンバイ・アクティブ制御信号に応じて上記画像メモリがスタンバイ状態またはアクティブ状態に制御される。
【０００８】
上記画像メモリがアクティブ状態になったときには，撮像によって得られた画像データが書き込まれる，または書き込まれている画像データが読み出される。
【０００９】
この発明によると，上記複数のメモリ・モジュールに含まれている上記画像メモリをスタンバイ状態またはアクティブ状態に制御することができる。各種信号処理において必ずしも必要でない上記画像メモリをスタンバイ状態にできるので，消費電力を削減することができる。
【００１０】
例えば，上記メモリ・モジュール制御回路が，上記複数のメモリ・モジュールのうち，一のメモリ・モジュールに含まれる上記画像メモリがアクティブ状態のときに他のメモリ・モジュールのうち少なくとも一つの上記メモリ・モジュールに含まれる画像メモリをスタンバイ状態にするようにスタンバイ・アクティブ制御信号を上記画像メモリ制御回路に与えるものである。
【００１１】
上記複数のメモリ・モジュールは，上記撮像手段から着脱自在であってもよい。
【００１２】
上記撮像手段と上記複数のメモリ・モジュールに含まれている上記画像メモリとが共通バスを介して接続されているときには，上記複数のメモリ・モジュールに含まれている上記画像メモリ制御回路が上記バスの使用要求を示す信号を上記メモリ・モジュール制御回路に出力し，上記メモリ・モジュール制御回路が，入力した上記バス使用要求信号にもとづいて上記バスの使用を許可する上記画像メモリ制御回路を判定する判定手段，および上記判定手段によりバスの使用を許可した上記画像メモリ制御回路にバス使用許可信号を出力する許可信号出力手段を備えていることが好ましい。
【００１３】
バスの使用が許可された上記メモリ制御回路がバスを使用できるので，バスが共通であってもデータが衝突することを未然に回避することができる。
【００１４】
上記メモリ・モジュール制御回路が，上記複数のメモリ・モジュールに含まれている上記画像メモリの容量に応じて上記撮像手段によって得られた画像データを書き込むべき画像メモリを選択するものとするとよい。
【００１５】
【実施例の説明】
図１はこの発明の実施例を示すもので，ディジタル電子スチル・カメラの電気的構成を示すブロック図である。
【００１６】
ディジタル電子スチル・カメラの全体の動作は全体制御回路10によって統括される。
【００１７】
ディジタル電子スチル・カメラには動作電力を供給するためのリチウム電池６が装着されている。カメラにリチウム電池６が装着されると，電源検知回路５によってその装着が検知される。電池装着検知信号は全体制御回路10に入力する。ディジタル電子スチル・カメラには記録設定，再生設定，ムービ再生設定などの各種設定を行うためのキーパッド４が設けられている。キーパッド４による設定を表す信号は全体制御回路10に入力する。
【００１８】
ディジタル電子スチル・カメラには２個のメモリ・モジュール回路30および40が含まれている。これらのメモリ・モジュール回路30および40には画像データの読み書きが可能な画像メモリが格納されている。メモリ・モジュール回路30および40は全体制御回路10とバス接続されており，コネクタ41および42を介して，ディジタル電子スチル・カメラに着脱自在である。
【００１９】
撮像レンズ１によってＣＣＤ２の受光面上に被写体像が結像する。被写体像を表す画像信号がＣＣＤ２から出力し，アナログ／ディジタル変換回路３においてディジタル画像データに変換される。ディジタル画像データが全体制御回路10に入力する。
【００２０】
ディジタル画像データは全体制御回路10の制御のもとにメモリ・モジュール回路30もしくは40または両方の回路30および40に格納されている画像メモリに書き込まれる。画像データはメモリ・モジュール回路30または40もしくはその両方の回路30および40において輝度データ生成処理，色差データ生成処理，圧縮伸張処理などが行われる。全体制御回路10ならびにメモリ・モジュール回路30および40の動作について詳しくは後述する。
【００２１】
メモリ・モジュール回路30もしくは40または両方の回路30および40に書き込まれた画像データが全体制御回路10の制御のもとに読み出され，メモリ・カード50に記録される。
【００２２】
図２は，全体制御回路10の構成を示すブロック図である。
【００２３】
全体制御回路10はシーケンス制御回路12によってその動作が統括される。
【００２４】
アナログ／ディジタル変換回路３から出力された画像データは，時間軸圧縮回路28を介してセレクタ20に入力する。セレクタ20に入力した画像データは，シーケンス制御回路12によって時間軸伸張回路29を介して再生回路24への出力，ファイル制御回路21への出力またはメモリ・モジュール回路30もしくは40への出力が制御される。
【００２５】
時間軸圧縮回路28および時間軸伸張回路29は，後述のようにメモリ・カード50に画像データを記録する場合，およびメモリ・カード50に記録されている画像データを再生する場合は単に通過する。後述のようにムービ再生する場合に時間軸圧縮回路28によって画像データの時間軸が圧縮され，時間軸伸張回路29によって画像データの時間軸が戻される。
【００２６】
バス調停回路11は，各メモリ・モジュール回路30および40から出力するバス使用権要求信号ＲＥＱ１およびＲＥＱ２を入力し，バスの使用権を許可する許可信号ＡＣＫ１およびＡＣＫ２を各メモリ・モジュール回路30または40に出力する回路である。
【００２７】
全体制御回路10には記録有効区間発生回路26が含まれている。記録有効区間発生回路10は全体制御発生回路10にアナログ／ディジタル変換回路３から入力した画像データのうちメモリ・カード50に記録する部分の画像データを抽出するための記録有効区間信号を出力する回路である。記録有効区間発生回路26はＣＣＤ２から出力する画像データのフィールドを識別する信号ＦＩ，ＣＣＤ２の水平同期信号ＨＩおよびＣＣＤ２の垂直同期信号ＶＩを入力し（これらの信号は，図示を省略したタイミング・ジェネレータによって生成される），入力した信号を用いて記録有効区間信号を生成する。
【００２８】
再生有効区間発生回路25は，全体制御回路10から出力する再生信号のうち再生信号として用いる信号を抽出するための再生有効区間信号を出力する回路である。再生有効区間発生回路25には再生回路22に含まれる再生同期信号発生回路23から出力する再生信号が奇数フィールドか偶数フィールドかを示す識別信号ＦＬＤならびに再生信号についての垂直同期信号ＶＤおよび水平同期信号ＨＤが入力する。入力したこれらの信号にもとづいて再生有効期間を示す信号が生成される。
【００２９】
記録有効区間発生回路26および再生有効区間発生回路25から出力する有効区間信号は，セレクタ27に与えられる。セレクタ27には，常に有効であることを示す信号も入力する。この常に有効であることを示す信号は，メモリ・カード50に記録されている画像データを再生するときに用いられる。
【００３０】
データ制御回路13は，メモリ・モジュール回路30または40に画像データを書き込む，またはメモリ・モジュール回路30または40に書き込まれた画像データを読み出すために用いられる各種信号およびデータを生成する回路である。
【００３１】
データ制御回路13には画像データの量を計数する計数回路14，メモリ・モジュール回路30および40に格納されている画像メモリのアドレスを指定するアドレス・データを発生するアドレス発生回路15，画像メモリに画像データを書き込むのか画像メモリに書き込まれている画像データを読み出すのかを指定する読み書き制御信号Ｒ／Ｗおよび読出し書込みのタイミングを規定するストローブ信号ＳＴＢを出力する読み書き制御信号発生回路16ならびに第１のメモリ・モジュール回路30または40を選択するためのモジュール選択信号ＭＳ１およびＭＳ２を出力するモジュール選択回路19が含まれている。モジュール選択回路19には第１の比較器17および第２の比較器18が含まれている。比較器17および18にはアドレスのしきい値が設定されている。これらの比較器17および18にアドレス発生回路16において発生したアドレスが入力し，入力したアドレスがしきい値以上であれば第１のメモリ・モジュール回路30を選択するモジュール選択信号ＭＳ１が出力し，入力したアドレスがしきい値よりも大きければ第２のメモリ・モジュール回路40を選択するモジュール選択信号ＭＳ２が出力する。
【００３２】
シーケンス制御回路12には，ディジタル電子スチル・カメラに装着されているメモリ・モジュール回路30および40に含まれている画像メモリの容量が設定されており，これらの画像メモリの容量に応じて撮像によって得られた画像データをメモリ・モジュール回路30または40に含まれている画像メモリに書き込むようにデータ制御回路13を制御する（具体的にはアドレス発生回路15を制御する）。
【００３３】
再生回路22には上述した再生同期信号発生回路23のほかにエンコーダ24が含まれている。エンコーダ24によって画像データが表示装置（図示略）に適した形態の再生信号に変換される。
【００３４】
全体制御回路10には，上述のように画像データの時間軸を圧縮する時間軸圧縮回路28および圧縮された時間軸を伸張する時間軸伸張回路29が設けられている。ムービ動作において後述のようにアナログ／ディジタル変換回路３から出力する画像データの時間軸が圧縮され，時間軸が圧縮された画像データが全体制御回路10からメモリ・モジュール回路30または40に入力する。時間軸が圧縮された画像データはメモリ・モジュール回路30または40から読み出されると時間軸伸張回路29において時間軸が伸張され，撮像時の時間軸に戻される。
【００３５】
図３は，メモリ・モジュール回路30の電気的構成を示すブロック図である。メモリ・モジュール回路30とメモリ・モジュール回路40とは同じ構成であるため，ここではメモリ・モジュール回路30について説明する。
【００３６】
メモリ・モジュール回路30は，画像メモリ制御回路38と画像メモリ39とから構成されている。画像メモリ制御回路38によって，画像メモリ39への画像データの書き込みおよび画像メモリ39からの画像データの読み出しが制御される。
【００３７】
画像メモリ制御回路38にはＣＰＵ31が含まれており，このＣＰＵ31によってメモリ・モジュール回路30の動作が統括される。ＣＰＵ31は画像メモリ39に書き込まれている画像データを読み取り，画像データの圧縮伸張ならびに輝度信号および色差信号の生成処理を行う機能を有する。
【００３８】
画像メモリ制御回路38に含まれているバス調停回路34にはバス使用権許可信号ＡＣＫおよびスタンバイ信号ＳＴＢＹが入力する。バス使用権許可信号ＡＣＫにもとづいて，セレクタ35，36および37を制御してＣＰＵ31に入力する画像データ，画像メモリ39に入力する画像データおよび画像メモリ39に入力する制御信号を制限する。リフレッシュ回路32は，画像メモリ39に記憶されている画像データを一定期間ごとにリフレッシュする回路である。この実施例では画像メモリ39にＤＲＡＭが用いられており，一定期間ごとに画像データのリフレッシュ動作が行われる。スタンバイ回路33は画像メモリ39をスタンバイ状態に制御する回路である。
【００３９】
図４および図５は，メモリ・カード50に画像データを記録するときにディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の動作状態を示すタイム・チャートである。図４は，メモリ・カード50への書き込み終了までの時間よりも消費電力削減を優先するときの動作タイム・チャートを示し，図５は，消費電力の削減よりもメモリ・カード50への書き込み終了までの時間を優先するときの動作タイム・チャートを示している。
【００４０】
主として図２，図３および図４を参照して，時刻ｔ11において，第１のメモリ・モジュール回路30のメモリ制御回路38から第１のバス使用権要求信号ＲＥＱ１が出力し，第２のメモリ・モジュール回路40のメモリ制御回路から第２のバス使用権要求信号ＲＥＱ２が出力する。
【００４１】
第１のメモリ・モジュール回路30から出力した第１のバス使用権要求信号ＲＥＱ１および第２のメモリ・モジュール回路40から出力した第２のバス使用権要求信ＲＥＱ２は，全体制御回路10のバス調停回路11に入力する。バス調停回路11において，バスを使用することができるメモリ・モジュール回路を表すバス使用権許可信号ＡＣＫが出力する。ここでは，まず最初に第１のメモリ・モジュール回路30にバスの使用が許可される。このため時刻ｔ11において第１のバス使用権許可信号ＡＣＫ１がバス調停回路11から第１のメモリ・モジュール回路30のバス調停回路35に入力する。第１のバス使用権許可信号ＡＣＫ１はＣＰＵ31に入力する。
【００４２】
撮像によって得られた画像データが全体制御回路10から第１のメモリ・モジュール回路30に入力し，記録有効区間発生回路26から出力する有効信号にもとづいて時刻ｔ12から時刻ｔ14までの間第１の画像メモリ39に書き込まれる。この時刻ｔ12から時刻ｔ14までの間は，第２のメモリ・モジュール回路40にはシーケンス制御回路12から出力するスタンバイ信号ＳＴＢＹ２が入力し，スタンバイ回路33によって第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。このため第２のメモリ・モジュール回路40の画像メモリによる電力消費を抑えることができる。
【００４３】
時刻ｔ13となると，第２のバス使用権許可信号ＡＣＫ２が出力され，撮像によって得られた画像データは第２のメモリ・モジュール回路40の画像メモリに入力し，書き込まれる。画像データの書き込みは，時刻ｔ14から時刻ｔ15まで続けられる。第２のメモリ・モジュール回路40の画像メモリに画像データを書き込んでいる時刻ｔ14から時刻ｔ15までの間は，第１のメモリ・モジュール回路30にスタンバイ信号ＳＴＢＹ１が与えられ，第１のメモリ・モジュール回路30に含まれるスタンバイ回路33によって第１の画像メモリ39がスタンバイ状態とされる。画像メモリによる電力消費を抑えることができる。
【００４４】
時刻ｔ15となると，第１のメモリ・モジュール回路30の第１の画像メモリ39に書き込まれている画像データがＣＰＵ31によって読み出され，セレクタ35を介してＣＰＵ31に入力し，輝度データおよび色差データ生成処理が行われる。時刻ｔ16となると，輝度データおよび色差データ生成処理が終了し，生成された輝度データおよび色差データについてＣＰＵ31においてデータ圧縮が施される。データ圧縮は時刻ｔ17となると，終了する。圧縮された輝度データおよび色差データはセレクタ36を介して画像メモリ39に入力し，書込まれる。
【００４５】
第１のメモリ・モジュール回路30のＣＰＵ31によって輝度データおよび色差データ生成処理ならびにデータ圧縮処理が行われている時刻ｔ15から時刻ｔ17までの間，第２のメモリ・モジュール回路40に含まれている画像メモリはスタンバイ状態とされる。
【００４６】
時刻ｔ17となると時刻ｔ20までの間，第１のメモリ・モジュール回路30に含まれている画像メモリがスタンバイ状態とされる。この時刻ｔ17から時刻ｔ20の間に今度は，第２のメモリ・モジュール回路40のＣＰＵにおいて画像メモリに書き込まれている画像データの輝度データ生成処理，色度データ生成処理およびデータ圧縮処理が行われる。
【００４７】
時刻ｔ20になる少し前の時刻ｔ19において第１のメモリ・モジュール回路30の31から第１のバス使用権要求信号ＲＥＱ１が出力される。第１のバス使用権要求信号ＲＥＱ１が全体制御回路10のバス調停回路11に入力すると，このバス調停回路11から第１のバス使用許可信号ＡＣＫ１が出力し，第１のメモリ・モジュール回路30に入力する。メモリ・モジュール回路30に第１のバス使用許可信号ＡＣＫ１が入力することにともない，第１の画像メモリ39に書き込まれた圧縮輝度データおよび圧縮色差データが読み出され，セレクタ36を介して全体制御回路10に出力される。
【００４８】
全体制御回路10に入力した圧縮輝度データおよび圧縮色差データは，セレクタ20を介してファイル制御回路21に入力する。ファイル制御回路21によってメモリ・カード50の所定の記録領域に圧縮輝度データおよび圧縮色差データが記録される。
【００４９】
第１のメモリ・モジュール回路30から読み出された圧縮輝度データおよび圧縮色差データがメモリ・カード50に記録されている時刻ｔ20から時刻ｔ21の間第２のメモリ・モジュール回路の画像メモリはスタンバイ状態にされる。
【００５０】
時刻ｔ21において第１のメモリ・モジュール回路30から読み出された圧縮輝度データおよび圧縮色差データのメモリ・カード50への記録が終了すると，時刻ｔ22から時刻ｔ23までの間において第２のメモリ・モジュール回路から圧縮輝度データおよび圧縮色差データが読み出され，メモリ・カード50に記録される。第２のメモリ・モジュール回路40から読み出された圧縮輝度データおよび圧縮色差データがメモリ・カード50に記録されている間，第１のメモリ・モジュール回路30の画像メモリはスタンバイ状態とされる。
【００５１】
このように，第１のメモリ・モジュール回路30に入力した画像データについて処理を行っているときには，第２のメモリ・モジュール回路40に含まれる画像メモリはスタンバイ状態とされる。第２のメモリ・モジュール回路40に入力した画像データについて処理を行っているときには，第１のメモリ・モジュール回路40に含まれる画像メモリ39はスタンバイ状態とされる。第１のメモリ・モジュール回路30に含まれる画像メモリ39と第２のメモリ・モジュール回路40に含まれる画像メモリとの両方の画像メモリを常にアクティブの状態にしているのではないので，電力の削減を実現できる。
【００５２】
図５を参照して，消費電力の削減よりもメモリ・カード50への圧縮輝度データおよび圧縮色差データの記録を優先するときは，第１のメモリ・モジュール回路30のＣＰＵ31における輝度データ生成処理，色差データ生成処理およびデータ圧縮処理と，第２のメモリ・モジュール回路40のＣＰＵにおける輝度データ生成処理，色差データ生成処理，およびデータ圧縮処理を同時に行う（時刻ｔ35からｔ38の間）。これにより，メモリ・カード50へのデータの記録が終了するまでの時間を短縮できる。
【００５３】
図６および図７は，メモリ・カード50に記録されている圧縮輝度データおよび圧縮色差データ（圧縮画像データという）を再生するときにディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の動作状態を示すタイム・チャートである。図６は，メモリ・カードに記録されている圧縮画像データの再生開始までの時間よりも消費電力の削減を優先するときのタイム・チャート，図７は消費電力の削減よりもメモリ・カードに記録されている圧縮データの再生開始までの時間を優先するときのタイム・チャートである。
【００５４】
主として図２，図３および図６を参照して，時刻ｔ51において，第１のメモリ・モジュール回路30のＣＰＵ31から第１のバス使用権要求信号ＲＥＱ１が出力され，全体制御回路10のバス調停回路11に入力する。バス調停回路11において第１のメモリ・モジュール回路30のＣＰＵ31によるバスの使用を許可すると，全体制御回路11のバス調停回路11から第１のバス使用権許可信号ＡＣＫ１が出力され，第１のメモリ・モジュール回路30のＣＰＵ31に入力する。時刻ｔ52となると，メモリ・カード50に記録されている圧縮画像データが全体制御回路10のファイル制御回路21の制御のもとに再生され，全体制御回路10から第１のメモリ・モジュール回路30の第１の画像メモリ39に入力し，書き込まれる。書き込まれた圧縮画像データは第１の画像メモリ39から読み出されＣＰＵ31に入力する。ＣＰＵ31において圧縮画像データが伸張され，伸張された画像データが画像メモリ39に書き込まれる。
【００５５】
時刻ｔ54になると，第１のメモリ・モジュール回路30における圧縮画像データのメモリ・カード50からの再生および圧縮画像データの伸張処理が終了する。時刻ｔ52から時刻ｔ54の間は全体制御回路10のシーケンス制御回路12からスタンバイ信号ＳＴＢＹが出力され，第２のメモリ・モジュール回路40に入力する。これにより，時刻ｔ52から時刻ｔ54の間は第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００５６】
時刻ｔ53となると，第２のメモリ・モジュール回路40から第２のバス使用権要求信号ＲＥＱ２が出力される。全体制御回路10のバス調停回路11から第２のバス使用権許可信号ＡＣＫ２が出力され第２のメモリ・モジュール回路40に入力すると，メモリ・カード50から再生された圧縮画像データが第２のメモリ・モジュール回路40に入力し，ＣＰＵによって圧縮画像データの伸張処理が行われる。時刻ｔ54から時刻ｔ56までの間第２のメモリ・モジュール回路40において圧縮画像データの伸張が行われる。時刻ｔ54から時刻ｔ56までの間は第１のメモリ・モジュール回路30にはスタンバイ信号ＳＴＢＹが入力し，第１のメモリ・モジュール回路30に含まれる第１の画像メモリ39はスタンバイ状態とされる。
【００５７】
時刻ｔ55となると，第２のメモリ・モジュール回路40の画像メモリがスタンバイ状態となる。第１のメモリ・モジュール回路30の第１の画像メモリ39に書き込まれた画像データが読み出され，全体制御回路10のセレクタ20を介して再生回路22に入力する。再生回路22に含まれるエンコーダ24において再生信号が生成され出力する。第１のメモリ・モジュール回路30から画像データを読み出しているときには第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００５８】
第１のメモリ・モジュール回路30における再生が終了すると，第２のメモリ・モジュール回路40における再生が行われる。第２のメモリ・モジュール回路40における再生が行われている間は，第１のメモリ・モジュール回路30はスタンバイ状態とされる。以下，第１のメモリ・モジュール回路30の再生動作と第２のメモリ・モジュール回路40の再生動作が交互に行われる。再生信号が表示装置（図示略）に入力することによりメモリ・カード50に記録されていた圧縮画像データによって表される画像が表示される。
【００５９】
図７を参照して，消費電力の削減よりも画像の再生の開始時間を早くするときには，時刻ｔ62から時刻ｔ64の間はメモリ・カード50から再生された圧縮画像データが第１のメモリ・モジュール回路30の第１の画像メモリ39に書き込まれる。この時刻ｔ62から時刻ｔ64の間は第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００６０】
時刻ｔ64となると，第１のメモリ・モジュール回路30の画像メモリ39に書き込まれた画像データがＣＰＵ31によってデータ伸張される。また第１のメモリ・モジュール回路30におけるデータ伸張動作と並行して第２のメモリ・モジュール回路40の画像メモリにメモリ・カード50から再生された圧縮画像データが書き込まれる。
【００６１】
時刻ｔ66となると，再びメモリ・カード50に記録されている圧縮画像データが第１のメモリ・モジュール回路30の画像メモリ39に書き込まれる。画像メモリ39への圧縮画像データの書き込みと並行して，第２のメモリ・モジュール回路40において圧縮画像データが伸張される。
【００６２】
その後，第１のメモリ・モジュール回路30において画像メモリ39に書き込まれた画像データが伸張され，この伸張動作と並行してメモリ・カード50に記録されていた圧縮画像データが第２のメモリ・モジュール回路40に入力する。
【００６３】
時刻ｔ67において第１のメモリ・モジュール回路30に含まれている画像メモリ39はスタンバイとされ，第２のメモリ・モジュール回路40のＣＰＵにおいてデータ伸張が行われる。
【００６４】
時刻ｔ68となると，第１のメモリ・モジュール回路30から画像データが読み出され，再生信号が生成される。この再生信号の生成処理中は第２のメモリ・モジュール回路40はスタンバイとされる。
【００６５】
図７に示す動作では，一方のメモリ・モジュール回路のＣＰＵによるデータ伸張動作と並行して，他方のメモリ・モジュール回路においてメモリ・カード50からの画像データ再生処理を行っているので画像表示までの時間が短縮する。
【００６６】
図８(A) および(B) は，ムービ動作のときにディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の動作状態を示すタイム・チャートである。
【００６７】
ムービ動作においては，上述のように時間軸圧縮回路28において時間軸が圧縮された画像データが全体制御回路10からメモリ・モジュール回路に入力する。時間軸が圧縮されたことにより１水平走査期間の半分の期間で１水平走査期間分の画像データが第１のメモリ・モジュール回路30の画像メモリ39に書き込まれる（図８(A) ，時刻ｔ72からｔ74，時刻ｔ76からｔ78の期間）。画像メモリ39に画像データを書き込んでいるときには第２のメモリ・モジュール回路40の画像メモリはスタンバイ状態とされる。
【００６８】
第１のメモリ・モジュール回路30の画像メモリ39への画像データの書き込みが終わると，第２のメモリ・モジュール回路40の画像メモリに書き込まれている時間軸が圧縮された画像データが読み出され，全体制御回路10に入力する。時間軸が圧縮された画像データは時間軸伸張回路29において撮像時の時間軸に戻されて再生信号として再生回路22から出力する。再生信号が表示装置に与えられることにより，被写体像がムービ表示される。
【００６９】
第１のメモリ・モジュール回路30の画像メモリ39に画像データの書き込みが終了すると，図８(B) に示すように第２のメモリ・モジュール回路40の画像メモリに画像データの書き込みが行われる。この場合も第１メモリ・モジュール回路30に含まれる画像メモリ39への画像データに書き込みと第２のメモリ・モジュール回路に含まれる画像メモリからの画像データの読み出しとが交互に行われる。一方のメモリ・モジュール回路に画像データが書き込まれているときまたは一方のメモリ・モジュール回路から画像データが読み出されているときには他方のメモリ・モジュール回路の画像メモリはスタンバイ状態とされているのはいうまでもない。
【００７０】
図９は，画像メモリのメモリ空間を示している。図10(A) および(B) は，ムービ・ビデオ・スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すブロック図である。
【００７１】
この実施例では，第１のメモリ・モジュール回路30を用いてムービ動作が行われ，第２のメモリ・モジュール回路40はスタンバイ状態とされている。
【００７２】
第１のメモリ・モジュール回路30の画像メモリ39は２つのメモリ・バッファ41および42に分割されている。
【００７３】
図10(A) に示すように，第１のメモリ・バッファ41に時間軸が圧縮された画像データが書き込まれ，第１のメモリ・バッファ41に画像データが書き込まれているときには第２のメモリ・バッファ42にはアクセスしない（時刻ｔ82からｔ83，ｔ84からｔ85）。第１のメモリ・バッファ41への画像データの書き込みが終わると，第２のメモリ・バッファ42に書き込まれている画像データが読み出され，時間軸伸張回路29において画像データの時間軸が撮像時のものにもどされる。
【００７４】
図10(B) に示すように，第２のメモリ・バッファ42に画像データが書き込まれているときには，第１のメモリ・バッファ41に書き込まれた画像データが読み出される。この場合も，一方のメモリ・バッファに画像データが書き込まれているときには他方のメモリ・バッファに書き込まれた画像データが読み出されるのはいうまでもない。
【００７５】
上述の実施例においては，メモリ・モジュール回路30および40にＣＰＵを設けているが，メモリ・モジュール回路30および40からＣＰＵを取り除いてもよい。この場合には，全体制御回路10にＣＰＵを設け，全体制御回路10に設けられたＣＰＵよって輝度データ生成処理，色差データ生成処理，データ圧縮処理およびデータ伸張処理が行われることとなろう。
【００７６】
また，上述の実施例においては，メモリ・モジュール回路は２つであるが３つ以上のメモリ・モジュール回路を設けてもよい。
【図面の簡単な説明】
【図１】ディジタル電子スチル・カメラの全体の構成を示すブロック図である。
【図２】全体制御回路の電気的構成を示すブロック図である。
【図３】メモリ・モジュール回路の電気的構成を示すブロック図である。
【図４】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図５】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図６】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図７】ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図８】 (A) および(B) は，ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【図９】画像メモリのメモリ空間を示している。
【図１０】 (A) および(B) は，ディジタル電子スチル・カメラの各回路に流れる信号およびメモリ・モジュール回路の状態を示すタイム・チャートである。
【符号の説明】
２ ＣＣＤ
10 全体制御回路
11 バス調停回路
12 シーケンス制御回路
13 データ制御回路
20 セレクタ
30，40 メモリ・モジュール回路
31 ＣＰＵ
33 スタンバイ回路
35 バス調停回路
39 画像メモリ
50 メモリ・カード
Claims (5)
- 撮像手段を用いて被写体を撮像することにより被写体像を表す画像データを得，得られた画像データを記録媒体に記録するディジタル電子スチル・カメラにおいて，
画像データの読み書きが可能な画像メモリ，および与えられるスタンバイ・アクティブ制御信号に応じて，上記画像メモリをスタンバイ状態またはアクティブ状態にし，アクティブ状態にしたときに上記撮像手段から得られた画像データを上記画像メモリに書き込む，または書き込まれている画像データを読み出すように上記画像メモリを制御する画像メモリ制御回路を含むメモリ・モジュールが複数設けられ，
上記複数のメモリ・モジュールに含まれる上記画像メモリ制御回路に上記スタンバイ・アクティブ制御信号を与えるメモリ・モジュール制御回路，
を備えたディジタル電子スチル・カメラ。 - 上記メモリ・モジュール制御回路が，上記複数のメモリ・モジュールのうち，一のメモリ・モジュールに含まれる上記画像メモリがアクティブ状態のときに他のメモリ・モジュールのうち少なくとも一つの上記メモリ・モジュールに含まれる画像メモリをスタンバイ状態にするようにスタンバイ・アクティブ制御信号を上記画像メモリ制御回路に与えるものである，
請求項１に記載のディジタル電子スチル・カメラ。 - 上記複数のメモリ・モジュールが上記メモリ・モジュール制御回路から着脱自在である，請求項１に記載のディジタル電子スチル・カメラ。
- 上記撮像手段と上記複数のメモリ・モジュールとがバスを介して接続されており，
上記複数のメモリ・モジュールに含まれている上記画像メモリ制御回路が上記バスの使用要求を示す信号を上記メモリ・モジュール制御回路に出力し，
上記メモリ・モジュール制御回路が，
入力した上記バス使用要求信号にもとづいて上記バスの使用を許可する上記画像メモリ制御回路を判定する判定手段，および
上記判定手段によりバスの使用を許可した上記画像メモリ制御回路にバス使用許可信号を出力する許可信号出力手段を備えた請求項１に記載のディジタル電子スチル・カメラ。 - 上記メモリ・モジュール制御回路が，上記複数のメモリ・モジュールに含まれている上記画像メモリの容量に応じて上記撮像手段によって得られた画像データを書き込むべき画像メモリを選択するものである，請求項１に記載のディジタル電子スチル・カメラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06624498A JP3839948B2 (ja) | 1998-03-02 | 1998-03-02 | ディジタル電子スチル・カメラ |
| US09/258,423 US6727944B1 (en) | 1998-03-02 | 1999-02-26 | Digital electronic still-video camera and method of controlling operation of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06624498A JP3839948B2 (ja) | 1998-03-02 | 1998-03-02 | ディジタル電子スチル・カメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11252497A JPH11252497A (ja) | 1999-09-17 |
| JP3839948B2 true JP3839948B2 (ja) | 2006-11-01 |
Family
ID=13310273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06624498A Expired - Fee Related JP3839948B2 (ja) | 1998-03-02 | 1998-03-02 | ディジタル電子スチル・カメラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6727944B1 (ja) |
| JP (1) | JP3839948B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001169224A (ja) * | 1999-12-09 | 2001-06-22 | Minolta Co Ltd | デジタルカメラ |
| JP2001177793A (ja) * | 1999-12-17 | 2001-06-29 | Minolta Co Ltd | デジタルカメラおよび画像記録システム |
| JP2002330383A (ja) * | 2001-04-26 | 2002-11-15 | Toshiba Corp | デジタルカメラとその制御方法 |
| JP4636755B2 (ja) * | 2001-09-21 | 2011-02-23 | キヤノン株式会社 | 撮像装置、画像処理方法、記録媒体およびプログラム |
| US7861082B2 (en) * | 2002-05-24 | 2010-12-28 | Pinder Howard G | Validating client-receivers |
| US7181010B2 (en) * | 2002-05-24 | 2007-02-20 | Scientific-Atlanta, Inc. | Apparatus for entitling remote client devices |
| US7755669B2 (en) * | 2003-11-28 | 2010-07-13 | Canon Kabushiki Kaisha | Image capture apparatus and image capture method in which an image is processed by a plurality of image processing devices |
| US7630499B2 (en) * | 2004-08-18 | 2009-12-08 | Scientific-Atlanta, Inc. | Retrieval and transfer of encrypted hard drive content from DVR set-top boxes |
| US7602913B2 (en) | 2004-08-18 | 2009-10-13 | Scientific - Atlanta, Inc. | Retrieval and transfer of encrypted hard drive content from DVR set-top box utilizing second DVR set-top box |
| US7602914B2 (en) | 2004-08-18 | 2009-10-13 | Scientific-Atlanta, Inc. | Utilization of encrypted hard drive content by one DVR set-top box when recorded by another |
| US8208796B2 (en) * | 2006-04-17 | 2012-06-26 | Prus Bohdan S | Systems and methods for prioritizing the storage location of media data |
| US9277295B2 (en) | 2006-06-16 | 2016-03-01 | Cisco Technology, Inc. | Securing media content using interchangeable encryption key |
| US9137480B2 (en) * | 2006-06-30 | 2015-09-15 | Cisco Technology, Inc. | Secure escrow and recovery of media device content keys |
| US20080022304A1 (en) * | 2006-06-30 | 2008-01-24 | Scientific-Atlanta, Inc. | Digital Media Device Having Selectable Media Content Storage Locations |
| US7978720B2 (en) * | 2006-06-30 | 2011-07-12 | Russ Samuel H | Digital media device having media content transfer capability |
| US8108680B2 (en) * | 2007-07-23 | 2012-01-31 | Murray Mark R | Preventing unauthorized poaching of set top box assets |
| US7949133B2 (en) * | 2007-09-26 | 2011-05-24 | Pinder Howard G | Controlled cryptoperiod timing to reduce decoder processing load |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3226271B2 (ja) * | 1989-07-27 | 2001-11-05 | オリンパス光学工業株式会社 | ディジタル電子スチルカメラ |
| US5640203A (en) * | 1994-02-16 | 1997-06-17 | Asahi Kogaku Kogyo Kabushiki Kaisha | Recording operation control device |
-
1998
- 1998-03-02 JP JP06624498A patent/JP3839948B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-26 US US09/258,423 patent/US6727944B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6727944B1 (en) | 2004-04-27 |
| JPH11252497A (ja) | 1999-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839948B2 (ja) | ディジタル電子スチル・カメラ | |
| EP2293240B1 (en) | Image processing device and imaging apparatus | |
| JP4245139B2 (ja) | 画像処理装置 | |
| JP2009098822A (ja) | データ処理装置及び共有メモリのアクセス方法 | |
| KR100663380B1 (ko) | 촬상 장치 및 영상 신호 생성 방법 | |
| US7336302B2 (en) | Frame memory device and method with subsampling and read-out of stored signals at lower resolution than that of received image signals | |
| JP3825888B2 (ja) | 信号処理装置／方法及びメモリ記憶方法 | |
| US20010036359A1 (en) | Digital camera | |
| EP1353510A2 (en) | Image processing apparatus and image processing method | |
| KR20110073815A (ko) | 촬상 장치 및 이미지 회전 처리 방법 | |
| US6897895B1 (en) | Digital camera | |
| JP3710066B2 (ja) | 電子スチルビデオカメラ | |
| JP3992269B2 (ja) | 画像処理装置及び方法 | |
| JP2006109224A (ja) | 撮像装置 | |
| CN114691392B (zh) | 终端的信息传输方法及装置、存储介质及终端 | |
| EP0993190A2 (en) | Image data recording and reproducing method, apparatus and medium | |
| JP2009033438A (ja) | 撮像装置 | |
| JP4105959B2 (ja) | デジタルカメラ | |
| JP2004120027A (ja) | 画像処理装置 | |
| JP3009154B2 (ja) | Ｉｃカード | |
| JP2003143455A (ja) | 撮像装置及び画像処理方法 | |
| JPH11150703A (ja) | 画像記録装置 | |
| JP2001022922A (ja) | 画像処理装置 | |
| US9277145B2 (en) | Imaging device dividing imaging region into first divided image data and second divided image data | |
| JPH11127438A (ja) | 動画復号化装置用メモリ管理方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |