JP3992269B2 - 画像処理装置及び方法 - Google Patents
画像処理装置及び方法 Download PDFInfo
- Publication number
- JP3992269B2 JP3992269B2 JP2001311925A JP2001311925A JP3992269B2 JP 3992269 B2 JP3992269 B2 JP 3992269B2 JP 2001311925 A JP2001311925 A JP 2001311925A JP 2001311925 A JP2001311925 A JP 2001311925A JP 3992269 B2 JP3992269 B2 JP 3992269B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- color difference
- data format
- format
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 40
- 238000003672 processing method Methods 0.000 claims description 7
- 230000015654 memory Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多いデータフォーマットの画像データを回転処理する画像処理装置及び方法に関する。
【０００２】
【従来の技術】
デジタル・カメラ等の画像処理装置においては、画像メモリ上にデジタル化された画像を書き込み、ＬＣＤやテレビモニタへこの画像の表示を行っている。表示する画像は装置の使用者から要求に従って各種の信号処理が施される。このような信号処理の一つに画像の回転表示機能がある。
【０００３】
１画素当たりＮビット（Ｎは１以上の整数）で表現する画像データ形式における画像回転方法として特開平０７−１２１６９３号公報に示されているものがある。
【０００４】
また、少ない画像メモリを有効に使用するために例えば４：２：２形式のサブサンプリングを行って画像メモリ領域の節約を行う方法が公知である。この４：２：２形式のサブサンプリングされている画像において回転を行う方法としては、特開平１１−０６９１３５号公報に示されているものがある。
【０００５】
更に画像回転処理時の画像メモリの必要領域を削減する方法として画像を複数のブロックに分割して回転する方法が特開平０３−３７７７４号公報に示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、輝度に対して色差信号が圧縮されている、例えば４：２：２形式等の画像データ形式における画像においては、特開平１１−０６９１３５号で示されている方法では、回転処理の基本単位が４画素単位と小さく、ＤＲＡＭのバーストアクセスによる高速転送を行うことができなかった。したがって処理時間が長くなるという問題があった。
【０００７】
また、特開平１１−０６９１３５号で示されている方法では、回転する画像の周囲に回転の為のワーク領域が多く必要であった。
【０００８】
本発明は、輝度信号の画素数が複数種の色差信号の画素数よりも多いデータフォーマットの画像データを高速に回転処理できる画像処理装置及び方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る画像処理装置は、輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多い第１のデータフォーマットの画像データを回転処理する画像処理装置であって、前記画像データの輝度信号と色差信号とを記憶する第１の記憶手段と、前記第１の記憶手段に記憶された画像データを、それぞれ水平及び垂直方向に所定数の画素からなる複数のブロックに分割し、前記ブロック単位に前記画像データの輝度信号と色差信号とを特定の走査方向に応じたアドレスに基づいて読み出す第１の読み出し手段と、前記第１の読み出し手段によって読み出された前記第１のデータフォーマットの画像データを、輝度信号と複数種の色差信号それぞれの画素数とが等しい第２のデータフォーマットの画像データに変換する第１の変換手段と、第２の記憶手段と、前記第１の変換手段から出力された前記第２のデータフォーマットの画像データの輝度信号と色差信号とを、前記特定の走査方向に応じたアドレスに基づいて前記第２の記憶手段に書き込む第１の書き込み手段と、前記第２の記憶手段に記憶された第２のデータフォーマットの画像データを前記回転処理の角度に応じた順序で読み出す手段であって、前記第２のデータフォーマットの画像データにおいて互いに対応する画素の輝度信号と複数種の色差信号とを連続に読み出す第２の読み出し手段と、前記第２の読み出し手段により読み出された第２のデータフォーマットの画像データを前記第１のデータフォーマットに変換する第２の変換手段と、前記第１の記憶手段における前記ブロックのサイズに応じた所定の記憶領域に対し、前記特定の走査方向に応じたアドレスに基づいて前記第２の変換手段で変換された前記第１のデータフォーマットの画像データを書き込む第２の書き込み手段とを備えることを特徴とする。
本発明に係る画像処理方法は、輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多い第１のデータフォーマットの画像データを回転処理する画像処理方法であって、前記画像データの輝度信号と色差信号とを第１の記憶手段に記憶するステップと、前記第１の記憶手段に記憶された画像データを、それぞれ水平及び垂直方向に所定数の画素からなる複数のブロックに分割し、前記ブロック単位に前記画像データの輝度信号と色差信号とを特定の走査方向に応じたアドレスに基づいて読み出す第１の読み出しステップと、前記第１の読み出しステップによって読み出された前記第１のデータフォーマットの画像データを、輝度信号と複数種の色差信号それぞれの画素数とが等しい第２のデータフォーマットの画像データに変換する第１の変換ステップと、前記第１の変換ステップにより出力された前記第２のデータフォーマットの画像データの輝度信号と色差信号とを、前記特定の走査方向に応じたアドレスに基づいて第２の記憶手段に書き込む第１の書き込みステップと、前記第２の記憶手段に記憶された第２のデータフォーマットの画像データを前記回転処理の角度に応じた順序で読み出すステップであって、前記第２のデータフォーマットの画像データにおいて互いに対応する画素の輝度信号と複数種の色差信号とを連続に読み出す第２の読み出しステップと、前記第２の読み出しステップにより読み出された第２のデータフォーマットの画像データを前記第１のデータフォーマットに変換する第２のステップ手段と、前記第１の記憶手段における前記ブロックのサイズに応じた所定の記憶領域に対し、前記特定の走査方向に応じたアドレスに基づいて前記第２の変換ステップで変換された前記第１のデータフォーマットの画像データを書き込む第２の書き込みステップとを備えることを特徴とする。
【００１３】
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【００１４】
図１は、本発明の一実施例の概略構成ブロック図を示す。
【００１５】
画像メモリ１０は画像データの保持及び回転処理のワークエリアとして使用される。メモリＩ／Ｆ１２は、画像メモリ１０への読み出し及び書き込みを制御する。読み出しアドレス発生器１４は、画像メモリ１０に対する読み出しアドレスを発生する。書き込みアドレス発生器１６は、画像メモリ１０に対する書き込みアドレスを発生する。
【００１６】
データフォーマット変換器１８は、輝度に対して色差信号が圧縮されている画像フォーマット、例えば４：２：２形式を１画素当たり画像メモリ１０のデータ幅のＮ（Ｎは自然数）倍のデータ形式への変換及びその逆変換を行う。ＳＷ２０は、メモリＩ／Ｆ１２を通じて画像メモリ１０から読み出されたデータの流れを切り換える。
【００１７】
表示データ読み出しアドレス発生器２２は、表示する画像データを読み出すアドレスを発生する。Ｉ／Ｆ２４は、画像メモリ１０から読み出された表示用画像データを表示デバイス２６で表示可能な信号に変換すると共に、同期信号等を付加する。表示デバイス２６は例えばＬＣＤやモニタ等からなり、Ｉ／Ｆ２４から送られる信号に基づいて画像を表示する。
【００１８】
回転処理制御装置２８は、読み出しアドレス発生器１４、書き込みアドレス発生器１６及びＳＷ２０を制御する。
【００１９】
次に、本実施例における画像回転処理を説明する。画像メモリ１０には、予めデジタル化された画像データが図２（ａ）に示す４：１：１形式で格納されている。Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・は輝度信号であり、ＣＲ０，ＣＢ０，ＣＲ１，ＣＢ１，・・・は色差信号である。４：１：１形式では、輝度信号Ｙ０，Ｙ１，Ｙ２，Ｙ３に対する色差信号は、ＣＲ０，ＣＢ０となるようにサブサンプリングされている。従って、図２（ａ）に示す画像データフォーマットでは、１画素が１．５バイトで表現されている。
【００２０】
例えば、画像メモリ１０に水平３２画素、垂直２４ラインの縦横比３：４の画像データがある場合、回転処理制御装置２８は、これを図３に示すように、例えば水平８画素、垂直８ライン単位のブロックに分割して回転処理を行う。以下の説明では、各ブロックに初期状態で格納されてる画像データに図３に示す番号をつけて呼ぶ。また、分割したブロックの領域をＰ１，Ｐ２，・・・，Ｐ１６とする。ブロックの分割では、１画面の画像を正方形として扱えるように、画像データのないダミー領域としてブロック１３，１４，１５を加える。さらに、画像メモリ１０には、ブロックと同じサイズ、例えばブロックが水平８画素、垂直８ラインでは９６バイトの一時待避領域ＴＡと、ブロックを４：４：４形式に変換したサイズ、例えばブロックが水平８画素、垂直８ラインでは２５６バイトの回転ワーク領域ＷＡを設ける。
【００２１】
回転制御装置２８は、図４に示すシーケンスに従って画像を回転する。図４を参照して、本実施例の回転処理を説明する。
【００２２】
Ｓ１では、回転処理制御装置２８は、読み出しアドレス発生器１４を制御し、ブロック１からデータを読み出す。このとき図５に示すように、Ｐ１領域からラスター順序でブロック１が読み出されるように、読み出しアドレスを制御する。例えば、画像メモリ１０のビット幅が８ｂｉｔで１画面の画像データがアドレス００００ｈから連続にある場合には、
００００ｈ，０００１ｈ，０００２ｈ，０００３ｈ，０００４ｈ，０００５ｈ，０００６ｈ，０００７ｈ，０００８ｈ，０００９ｈ，０００Ａｈ，
００３０ｈ，００３１ｈ，００３２ｈ，００３３ｈ，００３４ｈ，００３５ｈ，００３６ｈ，００３７ｈ，００３８ｈ，００３９ｈ，００３Ａｈ，
００６０ｈ，００６１ｈ，００６２ｈ，００６３ｈ，００６４ｈ，００６５ｈ，００６６ｈ，００６７ｈ，００６８ｈ，００６９ｈ，００６Ａｈ，
００９０ｈ，００９１ｈ，００９２ｈ，００９３ｈ，００９４ｈ，００９５ｈ，００９６ｈ，００９７ｈ，００９８ｈ，００９９ｈ，００９Ａｈ，
００Ｃ０ｈ，００Ｃ１ｈ，００Ｃ２ｈ，００Ｃ３ｈ，００Ｃ４ｈ，００Ｃ５ｈ，００Ｃ６ｈ，００Ｃ７ｈ，００Ｃ８ｈ，００Ｃ９ｈ，００ＣＡｈ，
００Ｆ０ｈ，００Ｆ１ｈ，００Ｆ２ｈ，００Ｆ３ｈ，００Ｆ４ｈ，００Ｆ５ｈ，００Ｆ６ｈ，００Ｆ７ｈ，００Ｆ８ｈ，００Ｆ９ｈ，００ＦＡｈ，
０１２０ｈ，０１２１ｈ，０１２２ｈ，０１２３ｈ，０１２４ｈ，０１２５ｈ，０１２６ｈ，０１２７ｈ，０１２８ｈ，０１２９ｈ，０１２Ａｈ，
０１５０ｈ，０１５１ｈ，０１５２ｈ，０１５３ｈ，０１５４ｈ，０１５５ｈ，０１５６ｈ，０１５７ｈ，０１５８ｈ，０１５９ｈ，０１５Ａｈ
のアドレスを、順次、発生させる。
【００２３】
データフォーマット変換器１８は、メモリＩ／Ｆ１２を通して読み出された画像データを、４：１：１形式から４：４：４形式に変換する。４：１：１形式から４：４：４形式の変換については後述する。
【００２４】
データフォーマット変換器１８の出力は、回転処理制御装置２８により制御されるＳＷ２０、及びメモリＩ／Ｆ１２を介して画像メモリ１０のＷＡに書き込まれる。回転処理制御装置２８は、図５に示すようにラスターな順序で画像データがＷＡに書き込まれるように、書き込みアドレス発生器１６を制御する。例えば、画像メモリ１０のビット幅が８ｂｉｔでＷＡがアドレス１０００ｈから連続にある場合には、アドレス１０００ｈからアドレス１０ＦＥｈまで０００１ｈづつ増加するアドレスを順次、発生させる。これによって、図９に示すようにＰ１にあったブロック１がＷＡに図１０のように書き込まれる。
【００２５】
ステップＳ１の処理によって、画像メモリ１０は、図１２（ａ）から図１２（ｂ）の状態になる。図１２乃至図１６において、斜線部分はデータを書き込んでも最終的な画像データが破壊されない領域を示す。
【００２６】
次のステップＳ２で、回転処理制御装置２８は、読み出しアドレス発生器１４を制御し、画像データを読み出す。このとき、図６に示す順序でＷＡから画像データが読み出されるように読み出しアドレスを制御する。例えば、画像メモリ１０のビット幅が８ｂｉｔでＷＡがアドレス１０００ｈから連続にある場合には、
１０１Ｃｈ，１０１Ｄｈ，１０１Ｅｈ，１０１Ｆｈ，
１０３Ｃｈ，１０３Ｄｈ，１０３Ｅｈ，１０３Ｆｈ，
１０５Ｃｈ，１０５Ｄｈ，１０５Ｅｈ，１０５Ｆｈ，
１０７Ｃｈ，１０７Ｄｈ，１０７Ｅｈ，１０７Ｆｈ，
１０９Ｃｈ，１０９Ｄｈ，１０９Ｅｈ，１０９Ｆｈ，
１０ＢＣｈ，１０ＢＤｈ，１０ＢＥｈ，１０ＢＦｈ，
１０ＤＣｈ，１０ＤＤｈ，１０ＤＥｈ，１０ＤＦｈ，
１０ＦＣｈ，１０ＦＤｈ，１０ＦＥｈ，１０ＦＦｈ，
１０１８ｈ，１０１９ｈ，１０１Ａｈ，１０１Ｂｈ，
１０３８ｈ，１０３９ｈ，１０３Ａｈ，１０３Ｂｈ，
１０５８ｈ，１０５９ｈ，１０５Ａｈ，１０５Ｂｈ，
１０７８ｈ，１０７９ｈ，１０７Ａｈ，１０７Ｂｈ，
１０９８ｈ，１０９９ｈ，１０９Ａｈ，１０９Ｂｈ，
１０Ｂ８ｈ，１０Ｂ９ｈ，１０ＢＡｈ，１０ＢＢｈ，
１０Ｄ８ｈ，１０Ｄ９ｈ，１０ＤＡｈ，１０ＤＢｈ，
１０Ｆ８ｈ，１０Ｆ９ｈ，１０ＦＡｈ，１０ＦＢｈ，
１０１４ｈ，１０１５ｈ，１０１６ｈ，１０１７ｈ，
１０３４ｈ，１０３５ｈ，１０３６ｈ，１０３７ｈ，
１０５４ｈ，１０５５ｈ，１０５６ｈ，１０５７ｈ，
１０７４ｈ，１０７５ｈ，１０７６ｈ，１０７７ｈ，
１０９４ｈ，１０９５ｈ，１０９６ｈ，１０９７ｈ，
１０Ｂ４ｈ，１０Ｂ５ｈ，１０Ｂ６ｈ，１０Ｂ７ｈ，
１０Ｄ４ｈ，１０Ｄ５ｈ，１０Ｄ６ｈ，１０Ｄ７ｈ，
１０Ｆ４ｈ，１０Ｆ５ｈ，１０Ｆ６ｈ，１０Ｆ７ｈ，
１０１０ｈ，１０１１ｈ，１０１２ｈ，１０１３ｈ，
１０３０ｈ，１０３１ｈ，１０３２ｈ，１０３３ｈ，
１０５０ｈ，１０５１ｈ，１０５２ｈ，１０５３ｈ，
１０７０ｈ，１０７１ｈ，１０７２ｈ，１０７３ｈ，
１０９０ｈ，１０９１ｈ，１０９２ｈ，１０９３ｈ，
１０Ｂ０ｈ，１０Ｂ１ｈ，１０Ｂ２ｈ，１０Ｂ３ｈ，
１０Ｄ０ｈ，１０Ｄ１ｈ，１０Ｄ２ｈ，１０Ｄ３ｈ，
１０Ｆ０ｈ，１０Ｆ１ｈ，１０Ｆ２ｈ，１０Ｆ３ｈ，
１００Ｃｈ，１００Ｄｈ，１００Ｅｈ，１００Ｆｈ，
１０２Ｃｈ，１０２Ｄｈ，１０２Ｅｈ，１０２Ｆｈ，
１０４Ｃｈ，１０４Ｄｈ，１０４Ｅｈ，１０４Ｆｈ，
１０６Ｃｈ，１０６Ｄｈ，１０６Ｅｈ，１０６Ｆｈ，
１０８Ｃｈ，１０８Ｄｈ，１０８Ｅｈ，１０８Ｆｈ，
１０ＡＣｈ，１０ＡＤｈ，１０ＡＥｈ，１０ＡＦｈ，
１０ＣＣｈ，１０ＣＤｈ，１０ＣＥｈ，１０ＣＦｈ，
１０ＥＣｈ，１０ＥＤｈ，１０ＥＥｈ，１０ＥＦｈ，
１００８ｈ，１００９ｈ，１００Ａｈ，１００Ｂｈ，
１０２８ｈ，１０２９ｈ，１０２Ａｈ，１０２Ｂｈ，
１０４８ｈ，１０４９ｈ，１０４Ａｈ，１０４Ｂｈ，
１０６８ｈ，１０６９ｈ，１０６Ａｈ，１０６Ｂｈ，
１０８８ｈ，１０８９ｈ，１０８Ａｈ，１０８Ｂｈ，
１０Ａ８ｈ，１０Ａ９ｈ，１０ＡＡｈ，１０ＡＢｈ，
１０Ｃ８ｈ，１０Ｃ９ｈ，１０ＣＡｈ，１０ＣＢｈ，
１０Ｅ８ｈ，１０Ｅ９ｈ，１０ＥＡｈ，１０ＥＢｈ，
１００４ｈ，１００５ｈ，１００６ｈ，１００７ｈ，
１０２４ｈ，１０２５ｈ，１０２６ｈ，１０２７ｈ，
１０４４ｈ，１０４５ｈ，１０４６ｈ，１０４７ｈ，
１０６４ｈ，１０６５ｈ，１０６６ｈ，１０６７ｈ，
１０８４ｈ，１０８５ｈ，１０８６ｈ，１０８７ｈ，
１０Ａ４ｈ，１０Ａ５ｈ，１０Ａ６ｈ，１０Ａ７ｈ，
１０Ｃ４ｈ，１０Ｃ５ｈ，１０Ｃ６ｈ，１０Ｃ７ｈ，
１０Ｅ４ｈ，１０Ｅ５ｈ，１０Ｅ６ｈ，１０Ｅ７ｈ，
１０００ｈ，１００１ｈ，１００２ｈ，１００３ｈ，
１０２０ｈ，１０２１ｈ，１０２２ｈ，１０２３ｈ，
１０４０ｈ，１０４１ｈ，１０４２ｈ，１０４３ｈ，
１０６０ｈ，１０６１ｈ，１０６２ｈ，１０６３ｈ，
１０８０ｈ，１０８１ｈ，１０８２ｈ，１０８３ｈ，
１０Ａ０ｈ，１０Ａ１ｈ，１０Ａ２ｈ，１０Ａ３ｈ，
１０Ｃ０ｈ，１０Ｃ１ｈ，１０Ｃ２ｈ，１０Ｃ３ｈ，
１０Ｅ０ｈ，１０Ｅ１ｈ，１０Ｅ２ｈ，１０Ｅ３ｈのアドレスを順次、発生させる。
【００２７】
データフォーマット変換器１８は、画像メモリ１０から読み出されたデータを、４：４：４形式から４：１：１形式に変換する。変換された画像データは、ＳＷ２０及びメモリＩ／Ｆ１２介して画像メモリ１０に書き込まれる。４：４：４形式から４：１：１形式への変換については、後述する。
【００２８】
回転処理制御装置２８は、書き込みアドレス発生器１６を制御して図５に示す順序でＰ１３領域にブロック１を書き込む。これにより、Ｐ１３領域には図１１に示すようにブロック１が左９０°回転して格納される。
【００２９】
続いて、ステップＳ３において、ブロック４を図５に示す順序で４：４：４形式に変換しながら、ＷＡ領域に画素データをコピーし（図１２（ｄ））、ステップＳ４においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１領域に書き込む（図１２（ｅ））。
【００３０】
ステップＳ５においてブロック５を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１２（ｆ））、ステップＳ６においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１４領域に書き込む（図１３（ａ））。
【００３１】
ステップＳ７において、ブロック３を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１３（ｂ））、ステップＳ８においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ５領域に書き込む（図１３（ｃ））。
【００３２】
ステップＳ９において、ブロック１２を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１３（ｄ））、ステップＳ１０においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ３領域に書き込む（図１３（ｅ））。
【００３３】
ステップＳ１１において、ブロック９を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１３（ｆ））、ステップＳ１２においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１５領域に書き込む（図１４（ａ））。
【００３４】
ステップＳ１３において、ブロック２を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１４（ｂ））、ステップＳ１４において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ９領域に書き込む（図１４（ｃ））。
【００３５】
ステップＳ１５において、ブロック８を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１４（ｄ））、ステップＳ１６において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ２領域に書き込む（図１４（ｅ））。
【００３６】
ステップＳ１７において、ブロック６を図５に示す順序でＷＡ領域に画素データをコピーし（図１４（ｆ））、ステップＳ１８においてブロック７を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１５（ａ））、ステップＳ１９において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ６領域に書き込む（図１５（ｂ））。
【００３７】
ステップＳ２０において、ブロック１１を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１５（ｃ））、ステップＳ２１において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ７領域に書き込む（図１５（ｄ））。
【００３８】
ステップＳ２２において、ブロック１０を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１５（ｅ））、ステップＳ４２３において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１１領域に書き込む（図１５（ｆ））。
【００３９】
ステップＳ２４において、ＴＡを図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１６（ａ））、ステップＳ２５において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１０領域に書き込む（図１６（ｂ））。
【００４０】
以上のシーケンスによって、１画面の画像が左９０°回転する。
【００４１】
上記説明では、ＷＡ領域からの読み出しアドレスとＰ＊領域への書き込みアドレスをそれぞれ、図６及び図５のように異なる方法で発生させることによって、画像の左９０°回転を実現したが、ＷＡ領域からの読み出しアドレスとＰ＊領域への書き込みアドレスをそれぞれ図７及び図５のように発生させ、更に、ブロックの格納場所を替えることによって、右９０°回転を行える。また、ＷＡ領域からの読み出しアドレスとＰ＊領域への書き込みアドレスをそれぞれ、図８及び図５のように発生させ、更に、ブロックの格納場所を替えることによって、１８０°回転を行える。
【００４２】
４：１：１形式から４：４：４形式への変換と４：４：４形式から４：１：１形式への変換を説明する。
【００４３】
図１７は、データフォーマット変換器１８の概略構成ブロック図を示す。変換制御装置３０は、データラッチ３２，３４のホールド動作を制御し、セレクタ３６の選択を制御する。変換制御装置３０はまた、ＳＴＯＰ信号とＶＡＬＩＤ信号を出力する。ＳＴＯＰ信号は、入力データＤに対する一時停止を要求する信号であり、ＶＡＬＩＤ信号は、出力Ｑが有効なデータであることを示す信号である。これらの制御信号は、４：１：１形式から４：４：４形式への変換の際に、図１８に示すタイミングで出力される。図１８を参照して、動作を説明する。
【００４４】
時刻ｔ１において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、ＤがＣＲ０に変化し、セレクタ３６は、ＱとしてＤを選択してＣＲ０を出力する。
【００４５】
時刻ｔ２において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、ＤがＹ０に変化し、セレクタ３６は、ＱとしてＤを選択してＹ０を出力する。データラッチ３２は、ＣＲ０をラッチする。
【００４６】
時刻ｔ３において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、ＤがＣＢ０に変化し、セレクタ３６は、ＱとしてＤを選択してＣＢ０を出力する。データラッチ３２は、ＣＲ０を保持する。
【００４７】
時刻ｔ４において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータに変化し、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。データラッチ３２は、ＣＲ０を保持し、データラッチ３４はＣＢ０をラッチする。
【００４８】
時刻ｔ５において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを１、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータのままであり、セレクタ３６は、Ｑとしてデータラッチ３２の出力ｓｉｇ＿ＴＭＰ＿ＣＲを選択してＣＲ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００４９】
時刻ｔ６において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、ＤはＹ１に変化し、セレクタ３６は、ＱとしてＤを選択してＹ１を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５０】
時刻ｔ７において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを２
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データに変化し、セレクタ３６は、Ｑとしてデータラッチ３４の出力ｓｉｇ＿ＴＭＰ＿ＣＢを選択してＣＢ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５１】
時刻ｔ８において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータのままであり、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５２】
時刻ｔ９において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを１、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータのままであり、セレクタ３６は、Ｑとしてデータラッチ３２の出力ｓｉｇ＿ＴＭＰ＿ＣＲを選択してＣＲ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５３】
時刻ｔ１０において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、ＤはＹ２に変化し、セレクタ３６は、ＱとしてＤを選択してＹ２を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５４】
時刻ｔ１１において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを２、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定な値に変化し、セレクタ３６は、Ｑとしてデータラッチ３４の出力ｓｉｇ＿ＴＭＰ＿ＣＢを選択してＣＢ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５５】
時刻ｔ１２において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、 ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データのままであり、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５６】
時刻ｔ１３において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを１、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データのままであり、セレクタ３６は、Ｑとしてデータラッチ３２の出力ｓｉｇ＿ＴＭＰ＿ＣＲを選択してＣＲ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５７】
時刻ｔ１４において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、ＤはＹ３に変化し、セレクタ３６は、ＱとしてＤを選択してＹ３を出力する。データラッチ３４はＣＢ０を保持する。
【００５８】
時刻ｔ１５において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを２、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、Ｄは不定値に変化し、セレクタ３６は、Ｑとしてデータラッチ３４の出力ｓｉｇ＿ＴＭＰ＿ＣＢを選択してＣＢ０を出力する。データラッチ３４はＣＢ０を保持する。
【００５９】
時刻ｔ１６において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データのままであり、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。
【００６０】
時刻ｔ１７以降は、時刻ｔ１から時刻ｔ１６までの動作が繰り返される。
【００６１】
次に、図１９を参照して、４：４：４形式から４：１：１形式への変換動作を説明する。
【００６２】
４：４：４形式から４：１：１形式への変換時には、図１９に示すように、変換制御装置３０は、常に
ＳＴＯＰを’０’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
とし、ＶＡＬＩＤのみを制御する。これによりＣＲとＣＢのデータが間引かれ、４：４：４形式から４：１：１形式への変換が行われる。
【００６３】
ここでは、１画面の画像を８画素×８ラインのブロックで分割した例を示したが、例えば１６００画素×１２００ラインの画像を４００画素×４００ラインのブロックで分割しても、同様な処理により回転が行えることは言うまでもない。
【００６４】
また、Ｐ１６領域に対しては、読み出し及び書き込みアクセスを行わない。従って、Ｐ１６領域とＴＡ領域を同じアドレスにしてもよい。
【００６５】
また、上記実施例では、輝度に対して色差信号を圧縮した画像フォーマットとして４：１：１形式の場合を説明したが、４：２：２形式においても、４：２：２形式から４：４：４形式に変換したり、４：４：４形式から４：２：２形式に変換することで、同様に回転処理を行える。
【００６６】
上記実施例において、１８０°回転時の読み出しアドレス発生方法を示したが、１８０°回転は、右９０°回転又は左９０°回転の処理を２回行うことによっても実現できる。
【００６７】
【発明の効果】
以上の説明から容易に理解できるように、本発明によれば、輝度信号よりも色差信号の画素数が少ない形式の画像データを回転処理する際に、画像データが記憶されたメモリに対して連続してアクセスすることができ、高速に画像データの書き込み、読み出しを行うことができる。そのため、高速な画像回転を行うことができる。
【図面の簡単な説明】
【図１】 本発明の一実施例の概略構成ブロック図である。
【図２】 メモリに格納されている画像データのフォーマットを示す図である。
【図３】 ブロック分割の一例を示す図である。
【図４】 本実施例の回転処理のフローチャートである。
【図５】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図６】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図７】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図８】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図９】 ブロック内の画素データの配置を示す図である。
【図１０】 ブロック内の画素データの配置を示す図である。
【図１１】 ブロック内の画素データの配置を示す図である。
【図１２】 各ステップにおける画像メモリの状況を示す模式図である。
【図１３】 各ステップにおける画像メモリの状況を示す模式図である。
【図１４】 各ステップにおける画像メモリの状況を示す模式図である。
【図１５】 各ステップにおける画像メモリの状況を示す模式図である。
【図１６】 各ステップにおける画像メモリの状況を示す模式図である。
【図１７】 データフォーマット変換器１８の概略構成ブロック図である。
【図１８】 ４：１：１形式から４：４：４形式に変換する場合の動作タイミング図である。
【図１９】 ４：４：４形式から４：１：１形式に変換する場合の動作タイミング図である。
【符号の説明】
１０：画像メモリ
１２：メモリＩ／Ｆ
１４：読み出しアドレス発生器
１６：書き込みアドレス発生器
１８：データフォーマット変換器
２０：スイッチ
２２：表示データ読み出しアドレス発生器
２４：インターフェース
２６：表示デバイス
２８：回転処理制御装置
３０：変換制御装置
３２，３４：データラッチ
３６：セレクタ
【発明の属する技術分野】
本発明は、輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多いデータフォーマットの画像データを回転処理する画像処理装置及び方法に関する。
【０００２】
【従来の技術】
デジタル・カメラ等の画像処理装置においては、画像メモリ上にデジタル化された画像を書き込み、ＬＣＤやテレビモニタへこの画像の表示を行っている。表示する画像は装置の使用者から要求に従って各種の信号処理が施される。このような信号処理の一つに画像の回転表示機能がある。
【０００３】
１画素当たりＮビット（Ｎは１以上の整数）で表現する画像データ形式における画像回転方法として特開平０７−１２１６９３号公報に示されているものがある。
【０００４】
また、少ない画像メモリを有効に使用するために例えば４：２：２形式のサブサンプリングを行って画像メモリ領域の節約を行う方法が公知である。この４：２：２形式のサブサンプリングされている画像において回転を行う方法としては、特開平１１−０６９１３５号公報に示されているものがある。
【０００５】
更に画像回転処理時の画像メモリの必要領域を削減する方法として画像を複数のブロックに分割して回転する方法が特開平０３−３７７７４号公報に示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、輝度に対して色差信号が圧縮されている、例えば４：２：２形式等の画像データ形式における画像においては、特開平１１−０６９１３５号で示されている方法では、回転処理の基本単位が４画素単位と小さく、ＤＲＡＭのバーストアクセスによる高速転送を行うことができなかった。したがって処理時間が長くなるという問題があった。
【０００７】
また、特開平１１−０６９１３５号で示されている方法では、回転する画像の周囲に回転の為のワーク領域が多く必要であった。
【０００８】
本発明は、輝度信号の画素数が複数種の色差信号の画素数よりも多いデータフォーマットの画像データを高速に回転処理できる画像処理装置及び方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る画像処理装置は、輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多い第１のデータフォーマットの画像データを回転処理する画像処理装置であって、前記画像データの輝度信号と色差信号とを記憶する第１の記憶手段と、前記第１の記憶手段に記憶された画像データを、それぞれ水平及び垂直方向に所定数の画素からなる複数のブロックに分割し、前記ブロック単位に前記画像データの輝度信号と色差信号とを特定の走査方向に応じたアドレスに基づいて読み出す第１の読み出し手段と、前記第１の読み出し手段によって読み出された前記第１のデータフォーマットの画像データを、輝度信号と複数種の色差信号それぞれの画素数とが等しい第２のデータフォーマットの画像データに変換する第１の変換手段と、第２の記憶手段と、前記第１の変換手段から出力された前記第２のデータフォーマットの画像データの輝度信号と色差信号とを、前記特定の走査方向に応じたアドレスに基づいて前記第２の記憶手段に書き込む第１の書き込み手段と、前記第２の記憶手段に記憶された第２のデータフォーマットの画像データを前記回転処理の角度に応じた順序で読み出す手段であって、前記第２のデータフォーマットの画像データにおいて互いに対応する画素の輝度信号と複数種の色差信号とを連続に読み出す第２の読み出し手段と、前記第２の読み出し手段により読み出された第２のデータフォーマットの画像データを前記第１のデータフォーマットに変換する第２の変換手段と、前記第１の記憶手段における前記ブロックのサイズに応じた所定の記憶領域に対し、前記特定の走査方向に応じたアドレスに基づいて前記第２の変換手段で変換された前記第１のデータフォーマットの画像データを書き込む第２の書き込み手段とを備えることを特徴とする。
本発明に係る画像処理方法は、輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多い第１のデータフォーマットの画像データを回転処理する画像処理方法であって、前記画像データの輝度信号と色差信号とを第１の記憶手段に記憶するステップと、前記第１の記憶手段に記憶された画像データを、それぞれ水平及び垂直方向に所定数の画素からなる複数のブロックに分割し、前記ブロック単位に前記画像データの輝度信号と色差信号とを特定の走査方向に応じたアドレスに基づいて読み出す第１の読み出しステップと、前記第１の読み出しステップによって読み出された前記第１のデータフォーマットの画像データを、輝度信号と複数種の色差信号それぞれの画素数とが等しい第２のデータフォーマットの画像データに変換する第１の変換ステップと、前記第１の変換ステップにより出力された前記第２のデータフォーマットの画像データの輝度信号と色差信号とを、前記特定の走査方向に応じたアドレスに基づいて第２の記憶手段に書き込む第１の書き込みステップと、前記第２の記憶手段に記憶された第２のデータフォーマットの画像データを前記回転処理の角度に応じた順序で読み出すステップであって、前記第２のデータフォーマットの画像データにおいて互いに対応する画素の輝度信号と複数種の色差信号とを連続に読み出す第２の読み出しステップと、前記第２の読み出しステップにより読み出された第２のデータフォーマットの画像データを前記第１のデータフォーマットに変換する第２のステップ手段と、前記第１の記憶手段における前記ブロックのサイズに応じた所定の記憶領域に対し、前記特定の走査方向に応じたアドレスに基づいて前記第２の変換ステップで変換された前記第１のデータフォーマットの画像データを書き込む第２の書き込みステップとを備えることを特徴とする。
【００１３】
【実施例】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【００１４】
図１は、本発明の一実施例の概略構成ブロック図を示す。
【００１５】
画像メモリ１０は画像データの保持及び回転処理のワークエリアとして使用される。メモリＩ／Ｆ１２は、画像メモリ１０への読み出し及び書き込みを制御する。読み出しアドレス発生器１４は、画像メモリ１０に対する読み出しアドレスを発生する。書き込みアドレス発生器１６は、画像メモリ１０に対する書き込みアドレスを発生する。
【００１６】
データフォーマット変換器１８は、輝度に対して色差信号が圧縮されている画像フォーマット、例えば４：２：２形式を１画素当たり画像メモリ１０のデータ幅のＮ（Ｎは自然数）倍のデータ形式への変換及びその逆変換を行う。ＳＷ２０は、メモリＩ／Ｆ１２を通じて画像メモリ１０から読み出されたデータの流れを切り換える。
【００１７】
表示データ読み出しアドレス発生器２２は、表示する画像データを読み出すアドレスを発生する。Ｉ／Ｆ２４は、画像メモリ１０から読み出された表示用画像データを表示デバイス２６で表示可能な信号に変換すると共に、同期信号等を付加する。表示デバイス２６は例えばＬＣＤやモニタ等からなり、Ｉ／Ｆ２４から送られる信号に基づいて画像を表示する。
【００１８】
回転処理制御装置２８は、読み出しアドレス発生器１４、書き込みアドレス発生器１６及びＳＷ２０を制御する。
【００１９】
次に、本実施例における画像回転処理を説明する。画像メモリ１０には、予めデジタル化された画像データが図２（ａ）に示す４：１：１形式で格納されている。Ｙ０，Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・は輝度信号であり、ＣＲ０，ＣＢ０，ＣＲ１，ＣＢ１，・・・は色差信号である。４：１：１形式では、輝度信号Ｙ０，Ｙ１，Ｙ２，Ｙ３に対する色差信号は、ＣＲ０，ＣＢ０となるようにサブサンプリングされている。従って、図２（ａ）に示す画像データフォーマットでは、１画素が１．５バイトで表現されている。
【００２０】
例えば、画像メモリ１０に水平３２画素、垂直２４ラインの縦横比３：４の画像データがある場合、回転処理制御装置２８は、これを図３に示すように、例えば水平８画素、垂直８ライン単位のブロックに分割して回転処理を行う。以下の説明では、各ブロックに初期状態で格納されてる画像データに図３に示す番号をつけて呼ぶ。また、分割したブロックの領域をＰ１，Ｐ２，・・・，Ｐ１６とする。ブロックの分割では、１画面の画像を正方形として扱えるように、画像データのないダミー領域としてブロック１３，１４，１５を加える。さらに、画像メモリ１０には、ブロックと同じサイズ、例えばブロックが水平８画素、垂直８ラインでは９６バイトの一時待避領域ＴＡと、ブロックを４：４：４形式に変換したサイズ、例えばブロックが水平８画素、垂直８ラインでは２５６バイトの回転ワーク領域ＷＡを設ける。
【００２１】
回転制御装置２８は、図４に示すシーケンスに従って画像を回転する。図４を参照して、本実施例の回転処理を説明する。
【００２２】
Ｓ１では、回転処理制御装置２８は、読み出しアドレス発生器１４を制御し、ブロック１からデータを読み出す。このとき図５に示すように、Ｐ１領域からラスター順序でブロック１が読み出されるように、読み出しアドレスを制御する。例えば、画像メモリ１０のビット幅が８ｂｉｔで１画面の画像データがアドレス００００ｈから連続にある場合には、
００００ｈ，０００１ｈ，０００２ｈ，０００３ｈ，０００４ｈ，０００５ｈ，０００６ｈ，０００７ｈ，０００８ｈ，０００９ｈ，０００Ａｈ，
００３０ｈ，００３１ｈ，００３２ｈ，００３３ｈ，００３４ｈ，００３５ｈ，００３６ｈ，００３７ｈ，００３８ｈ，００３９ｈ，００３Ａｈ，
００６０ｈ，００６１ｈ，００６２ｈ，００６３ｈ，００６４ｈ，００６５ｈ，００６６ｈ，００６７ｈ，００６８ｈ，００６９ｈ，００６Ａｈ，
００９０ｈ，００９１ｈ，００９２ｈ，００９３ｈ，００９４ｈ，００９５ｈ，００９６ｈ，００９７ｈ，００９８ｈ，００９９ｈ，００９Ａｈ，
００Ｃ０ｈ，００Ｃ１ｈ，００Ｃ２ｈ，００Ｃ３ｈ，００Ｃ４ｈ，００Ｃ５ｈ，００Ｃ６ｈ，００Ｃ７ｈ，００Ｃ８ｈ，００Ｃ９ｈ，００ＣＡｈ，
００Ｆ０ｈ，００Ｆ１ｈ，００Ｆ２ｈ，００Ｆ３ｈ，００Ｆ４ｈ，００Ｆ５ｈ，００Ｆ６ｈ，００Ｆ７ｈ，００Ｆ８ｈ，００Ｆ９ｈ，００ＦＡｈ，
０１２０ｈ，０１２１ｈ，０１２２ｈ，０１２３ｈ，０１２４ｈ，０１２５ｈ，０１２６ｈ，０１２７ｈ，０１２８ｈ，０１２９ｈ，０１２Ａｈ，
０１５０ｈ，０１５１ｈ，０１５２ｈ，０１５３ｈ，０１５４ｈ，０１５５ｈ，０１５６ｈ，０１５７ｈ，０１５８ｈ，０１５９ｈ，０１５Ａｈ
のアドレスを、順次、発生させる。
【００２３】
データフォーマット変換器１８は、メモリＩ／Ｆ１２を通して読み出された画像データを、４：１：１形式から４：４：４形式に変換する。４：１：１形式から４：４：４形式の変換については後述する。
【００２４】
データフォーマット変換器１８の出力は、回転処理制御装置２８により制御されるＳＷ２０、及びメモリＩ／Ｆ１２を介して画像メモリ１０のＷＡに書き込まれる。回転処理制御装置２８は、図５に示すようにラスターな順序で画像データがＷＡに書き込まれるように、書き込みアドレス発生器１６を制御する。例えば、画像メモリ１０のビット幅が８ｂｉｔでＷＡがアドレス１０００ｈから連続にある場合には、アドレス１０００ｈからアドレス１０ＦＥｈまで０００１ｈづつ増加するアドレスを順次、発生させる。これによって、図９に示すようにＰ１にあったブロック１がＷＡに図１０のように書き込まれる。
【００２５】
ステップＳ１の処理によって、画像メモリ１０は、図１２（ａ）から図１２（ｂ）の状態になる。図１２乃至図１６において、斜線部分はデータを書き込んでも最終的な画像データが破壊されない領域を示す。
【００２６】
次のステップＳ２で、回転処理制御装置２８は、読み出しアドレス発生器１４を制御し、画像データを読み出す。このとき、図６に示す順序でＷＡから画像データが読み出されるように読み出しアドレスを制御する。例えば、画像メモリ１０のビット幅が８ｂｉｔでＷＡがアドレス１０００ｈから連続にある場合には、
１０１Ｃｈ，１０１Ｄｈ，１０１Ｅｈ，１０１Ｆｈ，
１０３Ｃｈ，１０３Ｄｈ，１０３Ｅｈ，１０３Ｆｈ，
１０５Ｃｈ，１０５Ｄｈ，１０５Ｅｈ，１０５Ｆｈ，
１０７Ｃｈ，１０７Ｄｈ，１０７Ｅｈ，１０７Ｆｈ，
１０９Ｃｈ，１０９Ｄｈ，１０９Ｅｈ，１０９Ｆｈ，
１０ＢＣｈ，１０ＢＤｈ，１０ＢＥｈ，１０ＢＦｈ，
１０ＤＣｈ，１０ＤＤｈ，１０ＤＥｈ，１０ＤＦｈ，
１０ＦＣｈ，１０ＦＤｈ，１０ＦＥｈ，１０ＦＦｈ，
１０１８ｈ，１０１９ｈ，１０１Ａｈ，１０１Ｂｈ，
１０３８ｈ，１０３９ｈ，１０３Ａｈ，１０３Ｂｈ，
１０５８ｈ，１０５９ｈ，１０５Ａｈ，１０５Ｂｈ，
１０７８ｈ，１０７９ｈ，１０７Ａｈ，１０７Ｂｈ，
１０９８ｈ，１０９９ｈ，１０９Ａｈ，１０９Ｂｈ，
１０Ｂ８ｈ，１０Ｂ９ｈ，１０ＢＡｈ，１０ＢＢｈ，
１０Ｄ８ｈ，１０Ｄ９ｈ，１０ＤＡｈ，１０ＤＢｈ，
１０Ｆ８ｈ，１０Ｆ９ｈ，１０ＦＡｈ，１０ＦＢｈ，
１０１４ｈ，１０１５ｈ，１０１６ｈ，１０１７ｈ，
１０３４ｈ，１０３５ｈ，１０３６ｈ，１０３７ｈ，
１０５４ｈ，１０５５ｈ，１０５６ｈ，１０５７ｈ，
１０７４ｈ，１０７５ｈ，１０７６ｈ，１０７７ｈ，
１０９４ｈ，１０９５ｈ，１０９６ｈ，１０９７ｈ，
１０Ｂ４ｈ，１０Ｂ５ｈ，１０Ｂ６ｈ，１０Ｂ７ｈ，
１０Ｄ４ｈ，１０Ｄ５ｈ，１０Ｄ６ｈ，１０Ｄ７ｈ，
１０Ｆ４ｈ，１０Ｆ５ｈ，１０Ｆ６ｈ，１０Ｆ７ｈ，
１０１０ｈ，１０１１ｈ，１０１２ｈ，１０１３ｈ，
１０３０ｈ，１０３１ｈ，１０３２ｈ，１０３３ｈ，
１０５０ｈ，１０５１ｈ，１０５２ｈ，１０５３ｈ，
１０７０ｈ，１０７１ｈ，１０７２ｈ，１０７３ｈ，
１０９０ｈ，１０９１ｈ，１０９２ｈ，１０９３ｈ，
１０Ｂ０ｈ，１０Ｂ１ｈ，１０Ｂ２ｈ，１０Ｂ３ｈ，
１０Ｄ０ｈ，１０Ｄ１ｈ，１０Ｄ２ｈ，１０Ｄ３ｈ，
１０Ｆ０ｈ，１０Ｆ１ｈ，１０Ｆ２ｈ，１０Ｆ３ｈ，
１００Ｃｈ，１００Ｄｈ，１００Ｅｈ，１００Ｆｈ，
１０２Ｃｈ，１０２Ｄｈ，１０２Ｅｈ，１０２Ｆｈ，
１０４Ｃｈ，１０４Ｄｈ，１０４Ｅｈ，１０４Ｆｈ，
１０６Ｃｈ，１０６Ｄｈ，１０６Ｅｈ，１０６Ｆｈ，
１０８Ｃｈ，１０８Ｄｈ，１０８Ｅｈ，１０８Ｆｈ，
１０ＡＣｈ，１０ＡＤｈ，１０ＡＥｈ，１０ＡＦｈ，
１０ＣＣｈ，１０ＣＤｈ，１０ＣＥｈ，１０ＣＦｈ，
１０ＥＣｈ，１０ＥＤｈ，１０ＥＥｈ，１０ＥＦｈ，
１００８ｈ，１００９ｈ，１００Ａｈ，１００Ｂｈ，
１０２８ｈ，１０２９ｈ，１０２Ａｈ，１０２Ｂｈ，
１０４８ｈ，１０４９ｈ，１０４Ａｈ，１０４Ｂｈ，
１０６８ｈ，１０６９ｈ，１０６Ａｈ，１０６Ｂｈ，
１０８８ｈ，１０８９ｈ，１０８Ａｈ，１０８Ｂｈ，
１０Ａ８ｈ，１０Ａ９ｈ，１０ＡＡｈ，１０ＡＢｈ，
１０Ｃ８ｈ，１０Ｃ９ｈ，１０ＣＡｈ，１０ＣＢｈ，
１０Ｅ８ｈ，１０Ｅ９ｈ，１０ＥＡｈ，１０ＥＢｈ，
１００４ｈ，１００５ｈ，１００６ｈ，１００７ｈ，
１０２４ｈ，１０２５ｈ，１０２６ｈ，１０２７ｈ，
１０４４ｈ，１０４５ｈ，１０４６ｈ，１０４７ｈ，
１０６４ｈ，１０６５ｈ，１０６６ｈ，１０６７ｈ，
１０８４ｈ，１０８５ｈ，１０８６ｈ，１０８７ｈ，
１０Ａ４ｈ，１０Ａ５ｈ，１０Ａ６ｈ，１０Ａ７ｈ，
１０Ｃ４ｈ，１０Ｃ５ｈ，１０Ｃ６ｈ，１０Ｃ７ｈ，
１０Ｅ４ｈ，１０Ｅ５ｈ，１０Ｅ６ｈ，１０Ｅ７ｈ，
１０００ｈ，１００１ｈ，１００２ｈ，１００３ｈ，
１０２０ｈ，１０２１ｈ，１０２２ｈ，１０２３ｈ，
１０４０ｈ，１０４１ｈ，１０４２ｈ，１０４３ｈ，
１０６０ｈ，１０６１ｈ，１０６２ｈ，１０６３ｈ，
１０８０ｈ，１０８１ｈ，１０８２ｈ，１０８３ｈ，
１０Ａ０ｈ，１０Ａ１ｈ，１０Ａ２ｈ，１０Ａ３ｈ，
１０Ｃ０ｈ，１０Ｃ１ｈ，１０Ｃ２ｈ，１０Ｃ３ｈ，
１０Ｅ０ｈ，１０Ｅ１ｈ，１０Ｅ２ｈ，１０Ｅ３ｈのアドレスを順次、発生させる。
【００２７】
データフォーマット変換器１８は、画像メモリ１０から読み出されたデータを、４：４：４形式から４：１：１形式に変換する。変換された画像データは、ＳＷ２０及びメモリＩ／Ｆ１２介して画像メモリ１０に書き込まれる。４：４：４形式から４：１：１形式への変換については、後述する。
【００２８】
回転処理制御装置２８は、書き込みアドレス発生器１６を制御して図５に示す順序でＰ１３領域にブロック１を書き込む。これにより、Ｐ１３領域には図１１に示すようにブロック１が左９０°回転して格納される。
【００２９】
続いて、ステップＳ３において、ブロック４を図５に示す順序で４：４：４形式に変換しながら、ＷＡ領域に画素データをコピーし（図１２（ｄ））、ステップＳ４においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１領域に書き込む（図１２（ｅ））。
【００３０】
ステップＳ５においてブロック５を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１２（ｆ））、ステップＳ６においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１４領域に書き込む（図１３（ａ））。
【００３１】
ステップＳ７において、ブロック３を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１３（ｂ））、ステップＳ８においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ５領域に書き込む（図１３（ｃ））。
【００３２】
ステップＳ９において、ブロック１２を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１３（ｄ））、ステップＳ１０においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ３領域に書き込む（図１３（ｅ））。
【００３３】
ステップＳ１１において、ブロック９を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１３（ｆ））、ステップＳ１２においてＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１５領域に書き込む（図１４（ａ））。
【００３４】
ステップＳ１３において、ブロック２を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１４（ｂ））、ステップＳ１４において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ９領域に書き込む（図１４（ｃ））。
【００３５】
ステップＳ１５において、ブロック８を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１４（ｄ））、ステップＳ１６において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ２領域に書き込む（図１４（ｅ））。
【００３６】
ステップＳ１７において、ブロック６を図５に示す順序でＷＡ領域に画素データをコピーし（図１４（ｆ））、ステップＳ１８においてブロック７を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１５（ａ））、ステップＳ１９において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ６領域に書き込む（図１５（ｂ））。
【００３７】
ステップＳ２０において、ブロック１１を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１５（ｃ））、ステップＳ２１において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ７領域に書き込む（図１５（ｄ））。
【００３８】
ステップＳ２２において、ブロック１０を図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１５（ｅ））、ステップＳ４２３において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１１領域に書き込む（図１５（ｆ））。
【００３９】
ステップＳ２４において、ＴＡを図５に示す順序で４：４：４形式に変換しながらＷＡ領域に画素データをコピーし（図１６（ａ））、ステップＳ２５において、ＷＡから図６に示す順序で読み出し、これをデータフォーマット変換器１８で４：４：４形式から４：１：１形式に変換し、図５に示す順序でＰ１０領域に書き込む（図１６（ｂ））。
【００４０】
以上のシーケンスによって、１画面の画像が左９０°回転する。
【００４１】
上記説明では、ＷＡ領域からの読み出しアドレスとＰ＊領域への書き込みアドレスをそれぞれ、図６及び図５のように異なる方法で発生させることによって、画像の左９０°回転を実現したが、ＷＡ領域からの読み出しアドレスとＰ＊領域への書き込みアドレスをそれぞれ図７及び図５のように発生させ、更に、ブロックの格納場所を替えることによって、右９０°回転を行える。また、ＷＡ領域からの読み出しアドレスとＰ＊領域への書き込みアドレスをそれぞれ、図８及び図５のように発生させ、更に、ブロックの格納場所を替えることによって、１８０°回転を行える。
【００４２】
４：１：１形式から４：４：４形式への変換と４：４：４形式から４：１：１形式への変換を説明する。
【００４３】
図１７は、データフォーマット変換器１８の概略構成ブロック図を示す。変換制御装置３０は、データラッチ３２，３４のホールド動作を制御し、セレクタ３６の選択を制御する。変換制御装置３０はまた、ＳＴＯＰ信号とＶＡＬＩＤ信号を出力する。ＳＴＯＰ信号は、入力データＤに対する一時停止を要求する信号であり、ＶＡＬＩＤ信号は、出力Ｑが有効なデータであることを示す信号である。これらの制御信号は、４：１：１形式から４：４：４形式への変換の際に、図１８に示すタイミングで出力される。図１８を参照して、動作を説明する。
【００４４】
時刻ｔ１において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、ＤがＣＲ０に変化し、セレクタ３６は、ＱとしてＤを選択してＣＲ０を出力する。
【００４５】
時刻ｔ２において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、ＤがＹ０に変化し、セレクタ３６は、ＱとしてＤを選択してＹ０を出力する。データラッチ３２は、ＣＲ０をラッチする。
【００４６】
時刻ｔ３において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、ＤがＣＢ０に変化し、セレクタ３６は、ＱとしてＤを選択してＣＢ０を出力する。データラッチ３２は、ＣＲ０を保持する。
【００４７】
時刻ｔ４において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータに変化し、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。データラッチ３２は、ＣＲ０を保持し、データラッチ３４はＣＢ０をラッチする。
【００４８】
時刻ｔ５において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを１、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータのままであり、セレクタ３６は、Ｑとしてデータラッチ３２の出力ｓｉｇ＿ＴＭＰ＿ＣＲを選択してＣＲ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００４９】
時刻ｔ６において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、ＤはＹ１に変化し、セレクタ３６は、ＱとしてＤを選択してＹ１を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５０】
時刻ｔ７において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを２
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データに変化し、セレクタ３６は、Ｑとしてデータラッチ３４の出力ｓｉｇ＿ＴＭＰ＿ＣＢを選択してＣＢ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５１】
時刻ｔ８において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータのままであり、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５２】
時刻ｔ９において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを１、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定なデータのままであり、セレクタ３６は、Ｑとしてデータラッチ３２の出力ｓｉｇ＿ＴＭＰ＿ＣＲを選択してＣＲ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５３】
時刻ｔ１０において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、ＤはＹ２に変化し、セレクタ３６は、ＱとしてＤを選択してＹ２を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５４】
時刻ｔ１１において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを２、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定な値に変化し、セレクタ３６は、Ｑとしてデータラッチ３４の出力ｓｉｇ＿ＴＭＰ＿ＣＢを選択してＣＢ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５５】
時刻ｔ１２において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、 ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データのままであり、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５６】
時刻ｔ１３において、変換制御装置３０は、
ＳＴＯＰを’０’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを１、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データのままであり、セレクタ３６は、Ｑとしてデータラッチ３２の出力ｓｉｇ＿ＴＭＰ＿ＣＲを選択してＣＲ０を出力する。データラッチ３２はＣＲ０を保持し、データラッチ３４はＣＢ０を保持する。
【００５７】
時刻ｔ１４において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、ＤはＹ３に変化し、セレクタ３６は、ＱとしてＤを選択してＹ３を出力する。データラッチ３４はＣＢ０を保持する。
【００５８】
時刻ｔ１５において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを２、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’０’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’０’
にする。これによって、Ｄは不定値に変化し、セレクタ３６は、Ｑとしてデータラッチ３４の出力ｓｉｇ＿ＴＭＰ＿ＣＢを選択してＣＢ０を出力する。データラッチ３４はＣＢ０を保持する。
【００５９】
時刻ｔ１６において、変換制御装置３０は、
ＳＴＯＰを’１’、
ＶＡＬＩＤを’１’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
にする。これによって、Ｄは不定データのままであり、セレクタ３６は、ＱとしてＤを選択して不定値を出力する。
【００６０】
時刻ｔ１７以降は、時刻ｔ１から時刻ｔ１６までの動作が繰り返される。
【００６１】
次に、図１９を参照して、４：４：４形式から４：１：１形式への変換動作を説明する。
【００６２】
４：４：４形式から４：１：１形式への変換時には、図１９に示すように、変換制御装置３０は、常に
ＳＴＯＰを’０’、
ｓｉｇ＿ＳＥＬを０、
ｓｉｇ＿ＨＯＬＤ＿ＣＲを’１’、
ｓｉｇ＿ＨＯＬＤ＿ＣＢを’１’
とし、ＶＡＬＩＤのみを制御する。これによりＣＲとＣＢのデータが間引かれ、４：４：４形式から４：１：１形式への変換が行われる。
【００６３】
ここでは、１画面の画像を８画素×８ラインのブロックで分割した例を示したが、例えば１６００画素×１２００ラインの画像を４００画素×４００ラインのブロックで分割しても、同様な処理により回転が行えることは言うまでもない。
【００６４】
また、Ｐ１６領域に対しては、読み出し及び書き込みアクセスを行わない。従って、Ｐ１６領域とＴＡ領域を同じアドレスにしてもよい。
【００６５】
また、上記実施例では、輝度に対して色差信号を圧縮した画像フォーマットとして４：１：１形式の場合を説明したが、４：２：２形式においても、４：２：２形式から４：４：４形式に変換したり、４：４：４形式から４：２：２形式に変換することで、同様に回転処理を行える。
【００６６】
上記実施例において、１８０°回転時の読み出しアドレス発生方法を示したが、１８０°回転は、右９０°回転又は左９０°回転の処理を２回行うことによっても実現できる。
【００６７】
【発明の効果】
以上の説明から容易に理解できるように、本発明によれば、輝度信号よりも色差信号の画素数が少ない形式の画像データを回転処理する際に、画像データが記憶されたメモリに対して連続してアクセスすることができ、高速に画像データの書き込み、読み出しを行うことができる。そのため、高速な画像回転を行うことができる。
【図面の簡単な説明】
【図１】 本発明の一実施例の概略構成ブロック図である。
【図２】 メモリに格納されている画像データのフォーマットを示す図である。
【図３】 ブロック分割の一例を示す図である。
【図４】 本実施例の回転処理のフローチャートである。
【図５】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図６】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図７】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図８】 ブロック内の画像に対するアクセス・アドレスの発生方法を示す図である。
【図９】 ブロック内の画素データの配置を示す図である。
【図１０】 ブロック内の画素データの配置を示す図である。
【図１１】 ブロック内の画素データの配置を示す図である。
【図１２】 各ステップにおける画像メモリの状況を示す模式図である。
【図１３】 各ステップにおける画像メモリの状況を示す模式図である。
【図１４】 各ステップにおける画像メモリの状況を示す模式図である。
【図１５】 各ステップにおける画像メモリの状況を示す模式図である。
【図１６】 各ステップにおける画像メモリの状況を示す模式図である。
【図１７】 データフォーマット変換器１８の概略構成ブロック図である。
【図１８】 ４：１：１形式から４：４：４形式に変換する場合の動作タイミング図である。
【図１９】 ４：４：４形式から４：１：１形式に変換する場合の動作タイミング図である。
【符号の説明】
１０：画像メモリ
１２：メモリＩ／Ｆ
１４：読み出しアドレス発生器
１６：書き込みアドレス発生器
１８：データフォーマット変換器
２０：スイッチ
２２：表示データ読み出しアドレス発生器
２４：インターフェース
２６：表示デバイス
２８：回転処理制御装置
３０：変換制御装置
３２，３４：データラッチ
３６：セレクタ
Claims (6)
- 輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多い第１のデータフォーマットの画像データを回転処理する画像処理装置であって、
前記画像データの輝度信号と色差信号とを記憶する第１の記憶手段と、
前記第１の記憶手段に記憶された画像データを、それぞれ水平及び垂直方向に所定数の画素からなる複数のブロックに分割し、前記ブロック単位に前記画像データの輝度信号と色差信号とを特定の走査方向に応じたアドレスに基づいて読み出す第１の読み出し手段と、
前記第１の読み出し手段によって読み出された前記第１のデータフォーマットの画像データを、輝度信号と複数種の色差信号それぞれの画素数とが等しい第２のデータフォーマットの画像データに変換する第１の変換手段と、
第２の記憶手段と、
前記第１の変換手段から出力された前記第２のデータフォーマットの画像データの輝度信号と色差信号とを、前記特定の走査方向に応じたアドレスに基づいて前記第２の記憶手段に書き込む第１の書き込み手段と、
前記第２の記憶手段に記憶された第２のデータフォーマットの画像データを前記回転処理の角度に応じた順序で読み出す手段であって、前記第２のデータフォーマットの画像データにおいて互いに対応する画素の輝度信号と複数種の色差信号とを連続に読み出す第２の読み出し手段と、
前記第２の読み出し手段により読み出された第２のデータフォーマットの画像データを前記第１のデータフォーマットに変換する第２の変換手段と、
前記第１の記憶手段における前記ブロックのサイズに応じた所定の記憶領域に対し、前記特定の走査方向に応じたアドレスに基づいて前記第２の変換手段で変換された前記第１のデータフォーマットの画像データを書き込む第２の書き込み手段
とを備えることを特徴とする画像処理装置。 - 前記所定の記憶領域とは、前記第１の読み出し手段によって読み出されたブロックの画像データを回転処理した後の位置に対応する領域である請求項１に記載の画像処理装置。
- 前記第１のデータフォーマットは、輝度信号と複数種の色差信号の画素数の比が４：１：１であり、前記第２のデータフォーマットは、輝度信号と複数種の色差信号の画素数の比が４：４：４であることを特徴とする請求項１または２に記載の画像処理装置。
- 輝度信号と複数種の色差信号から構成され、前記輝度信号の画素数が前記複数種の色差信号の画素数よりも多い第１のデータフォーマットの画像データを回転処理する画像処理方法であって、
前記画像データの輝度信号と色差信号とを第１の記憶手段に記憶するステップと、
前記第１の記憶手段に記憶された画像データを、それぞれ水平及び垂直方向に所定数の画素からなる複数のブロックに分割し、前記ブロック単位に前記画像データの輝度信号と色差信号とを特定の走査方向に応じたアドレスに基づいて読み出す第１の読み出しステップと、
前記第１の読み出しステップによって読み出された前記第１のデータフォーマットの画像データを、輝度信号と複数種の色差信号それぞれの画素数とが等しい第２のデータフォーマットの画像データに変換する第１の変換ステップと、
前記第１の変換ステップにより出力された前記第２のデータフォーマットの画像データの輝度信号と色差信号とを、前記特定の走査方向に応じたアドレスに基づいて第２の記憶手段に書き込む第１の書き込みステップと、
前記第２の記憶手段に記憶された第２のデータフォーマットの画像データを前記回転処 理の角度に応じた順序で読み出すステップであって、前記第２のデータフォーマットの画像データにおいて互いに対応する画素の輝度信号と複数種の色差信号とを連続に読み出す第２の読み出しステップと、
前記第２の読み出しステップにより読み出された第２のデータフォーマットの画像データを前記第１のデータフォーマットに変換する第２のステップ手段と、
前記第１の記憶手段における前記ブロックのサイズに応じた所定の記憶領域に対し、前記特定の走査方向に応じたアドレスに基づいて前記第２の変換ステップで変換された前記第１のデータフォーマットの画像データを書き込む第２の書き込みステップ
とを備えることを特徴とする画像処理方法。 - 前記所定の記憶領域とは、前記第１の読み出し手段によって読み出されたブロックの画像データを回転処理した後の位置に対応する領域である請求項４に記載の画像処理方法。
- 前記第１のデータフォーマットは、輝度信号と複数種の色差信号の画素数の比が４：１：１であり、前記第２のデータフォーマットは、輝度信号と複数種の色差信号の画素数の比が４：４：４であることを特徴とする請求項４又は５に記載の画像処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001311925A JP3992269B2 (ja) | 2001-10-09 | 2001-10-09 | 画像処理装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001311925A JP3992269B2 (ja) | 2001-10-09 | 2001-10-09 | 画像処理装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115993A JP2003115993A (ja) | 2003-04-18 |
| JP3992269B2 true JP3992269B2 (ja) | 2007-10-17 |
Family
ID=19130662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001311925A Expired - Fee Related JP3992269B2 (ja) | 2001-10-09 | 2001-10-09 | 画像処理装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3992269B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101753777B (zh) * | 2008-12-10 | 2012-11-21 | 夏普株式会社 | 图像处理装置及方法、图像读取装置、图像发送装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005031694A1 (ja) * | 2003-09-29 | 2005-04-07 | Matsushita Electric Industrial Co., Ltd. | 静止画像処理装置、及び静止画像処理方法 |
| JP5168285B2 (ja) | 2007-10-09 | 2013-03-21 | 日本電気株式会社 | 画像の回転方法、回転プログラム、記録媒体、及び回転装置 |
-
2001
- 2001-10-09 JP JP2001311925A patent/JP3992269B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101753777B (zh) * | 2008-12-10 | 2012-11-21 | 夏普株式会社 | 图像处理装置及方法、图像读取装置、图像发送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003115993A (ja) | 2003-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022903B2 (ja) | 画像回転装置 | |
| JPS6085680A (ja) | 画像処理方法 | |
| JPH07104722A (ja) | 画像表示システム | |
| US5438376A (en) | Image processing apparatus and image reception apparatus using the same | |
| US20010017658A1 (en) | Frame memory device and method | |
| JP3992269B2 (ja) | 画像処理装置及び方法 | |
| JP2000311241A (ja) | 画像処理装置 | |
| KR0166853B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| JP2820048B2 (ja) | 画像処理システムとその記憶装置およびそのアクセス方法 | |
| JPH08116545A (ja) | 画像伝送方法および画像伝送システム | |
| JP2001061058A (ja) | 画像処理装置 | |
| JP3453864B2 (ja) | 画像データ転送制御装置 | |
| JP4293503B2 (ja) | 画像処理装置 | |
| JP4280368B2 (ja) | 画像処理装置 | |
| JP3119366B2 (ja) | 画像処理装置及び方法 | |
| JP2003338922A (ja) | 画像処理装置及び方法 | |
| JPH05113928A (ja) | 画像メモリ装置 | |
| JP2000284771A (ja) | 映像データ処理装置 | |
| JP3094346B2 (ja) | 画像メモリ装置 | |
| JPH11127438A (ja) | 動画復号化装置用メモリ管理方法及びその装置 | |
| JPH11353470A (ja) | 画像描画並列化装置及び並列化画像描画システム | |
| JPH1027130A (ja) | 画像処理装置およびその処理方法 | |
| JP4228867B2 (ja) | 画像処理装置及びその制御方法 | |
| JPS58138163A (ja) | 画信号回転装置 | |
| JP2002237951A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| LAPS | Cancellation because of no payment of annual fees |