JPH11353470A - 画像描画並列化装置及び並列化画像描画システム - Google Patents
画像描画並列化装置及び並列化画像描画システムInfo
- Publication number
- JPH11353470A JPH11353470A JP10160211A JP16021198A JPH11353470A JP H11353470 A JPH11353470 A JP H11353470A JP 10160211 A JP10160211 A JP 10160211A JP 16021198 A JP16021198 A JP 16021198A JP H11353470 A JPH11353470 A JP H11353470A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- computers
- image drawing
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】コンピュータを用いた画像のリアルタイム描画
処理の実行速度を、大幅に向上させること。 【解決手段】画像データディジタル転送手段を通して複
数台のそれぞれのコンピュータから出力されるディジタ
ル画像データの各々を並列に受信可能な入力インターフ
ェースを備え、複数台のそれぞれのコンピュータにより
分担描画されたされた部分画像を統合して一枚の完全な
画像に再構成する手段を備える画像合成装置を設ける。
処理の実行速度を、大幅に向上させること。 【解決手段】画像データディジタル転送手段を通して複
数台のそれぞれのコンピュータから出力されるディジタ
ル画像データの各々を並列に受信可能な入力インターフ
ェースを備え、複数台のそれぞれのコンピュータにより
分担描画されたされた部分画像を統合して一枚の完全な
画像に再構成する手段を備える画像合成装置を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータを用
いた画像のリアルタイム描画処理の実行速度を向上させ
る装置および方法に関する。
いた画像のリアルタイム描画処理の実行速度を向上させ
る装置および方法に関する。
【０００２】
【従来の技術】コンピュータを用いた画像のリアルタイ
ム描画処理の実行速度を向上させるためには、従来は、
高速のCPUや、高速のディスクアクセス装置や、高速の
専用バスや、画像描画処理専用のハードウェア(CG アク
セラレータ)などを用意して実行速度の向上をはかって
来た。
ム描画処理の実行速度を向上させるためには、従来は、
高速のCPUや、高速のディスクアクセス装置や、高速の
専用バスや、画像描画処理専用のハードウェア(CG アク
セラレータ)などを用意して実行速度の向上をはかって
来た。
【０００３】現在では、パーソナルコンピュータ(PC)を
ベースとして、標準化されている各部品(CPU、ディス
ク、CGアクセラレータ等)を高速型の部品に換装するこ
とで、総合的にかなりの高速化が達成できるようになっ
た。
ベースとして、標準化されている各部品(CPU、ディス
ク、CGアクセラレータ等)を高速型の部品に換装するこ
とで、総合的にかなりの高速化が達成できるようになっ
た。
【０００４】
【発明が解決しようとする課題】上記のような高速化さ
れた部品に換装する方法によるシステム性能高速化の手
法では、各部品の高速化のトレンドを越えて、システム
の画像描画性能を高速化することは出来ない。
れた部品に換装する方法によるシステム性能高速化の手
法では、各部品の高速化のトレンドを越えて、システム
の画像描画性能を高速化することは出来ない。
【０００５】さらに、ディスクなど速度向上が限界に近
い部品や、標準化の制約のために頻繁に規格変更をして
高速化できないバスアーキテクチャなどが、大幅な高速
化のためにはネックとなっている。このように、部品の
高速化に依存したシステム性能の高速化の方法では、描
画速度を2倍、3倍と高速化することが困難である。
い部品や、標準化の制約のために頻繁に規格変更をして
高速化できないバスアーキテクチャなどが、大幅な高速
化のためにはネックとなっている。このように、部品の
高速化に依存したシステム性能の高速化の方法では、描
画速度を2倍、3倍と高速化することが困難である。
【０００６】本発明の目的は、単一の画像を生成するた
めに、画像描画用コンピュータを複数台並列に実行さ
せ、並列台数に比例した描画速度の向上を達成させる装
置とシステムを提供することにある。
めに、画像描画用コンピュータを複数台並列に実行さ
せ、並列台数に比例した描画速度の向上を達成させる装
置とシステムを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の画像描画並列化装置は、図1 に示すよう
に、通信ネットワークで互いに接続され、互いに実行タ
イミングの同期を取り合うことができる複数台のコンピ
ュータと、該コンピュータにはそれぞれ、目的の画像の
ある一部分を描画することが出来る描画手段(画像描画
アクセラレータなど)と、描画画像データをディジタル
転送可能なディジタルデータ転送手段を設ける。
に、本発明の画像描画並列化装置は、図1 に示すよう
に、通信ネットワークで互いに接続され、互いに実行タ
イミングの同期を取り合うことができる複数台のコンピ
ュータと、該コンピュータにはそれぞれ、目的の画像の
ある一部分を描画することが出来る描画手段(画像描画
アクセラレータなど)と、描画画像データをディジタル
転送可能なディジタルデータ転送手段を設ける。
【０００８】該画像データディジタル転送手段を通して
複数台のそれぞれのコンピュータから出力されるディジ
タル画像データの各々を並列に受信可能な入力インター
フェースを備え、複数台のそれぞれのコンピュータによ
り分担描画されたされた部分画像を統合して一枚の完全
な画像に再構成する手段を備える画像合成装置を設け
る。
複数台のそれぞれのコンピュータから出力されるディジ
タル画像データの各々を並列に受信可能な入力インター
フェースを備え、複数台のそれぞれのコンピュータによ
り分担描画されたされた部分画像を統合して一枚の完全
な画像に再構成する手段を備える画像合成装置を設け
る。
【０００９】該画像合成装置は、部分画像を統合して再
構成した一枚の完全な画像を、業界標準の映像信号へ変
換し、業界標準仕様のディスプレイ装置などへ供給す
る。
構成した一枚の完全な画像を、業界標準の映像信号へ変
換し、業界標準仕様のディスプレイ装置などへ供給す
る。
【００１０】このように、複数台のコンピュータが互い
に実行タイミングの同期を取り合いながら、一枚の画像
の特定部分をそれぞれ担当し描画すると、一台のコンピ
ュータあたりの描画実行負荷は、部分画像の面積の全体
画像の面積に対する比に比例して減少する。従って、各
コンピュータが最大負荷で画像を描画した場合、コンピ
ュータの台数に比例してシステムの画像描画性能が増加
することになる。
に実行タイミングの同期を取り合いながら、一枚の画像
の特定部分をそれぞれ担当し描画すると、一台のコンピ
ュータあたりの描画実行負荷は、部分画像の面積の全体
画像の面積に対する比に比例して減少する。従って、各
コンピュータが最大負荷で画像を描画した場合、コンピ
ュータの台数に比例してシステムの画像描画性能が増加
することになる。
【００１１】
【発明の実施の形態】図1 に、本発明の画像描画並列化
装置のシステム構成を示す。本実施例では、3台のコン
ピュータ 1011，1012，1013が、通信ネットワーク 1001
により相互に通信可能な状態に接続されている。コンピ
ュータ 1011，1012，1013の各々は、画像の一部分を分
担描画し、描画した画像データを、ディジタルデータ転
送線 1021，1022，1023を経由して、画像合成装置 1030
へ転送する。転送された部分画像データは、画像合成装
置 1030により完全な一枚の画像に統合再構成され、業
界標準のRGBコンポーネント映像信号へ変換されて映像
信号線 1040を経由してディスプレイ 1050へ供給され
る。
装置のシステム構成を示す。本実施例では、3台のコン
ピュータ 1011，1012，1013が、通信ネットワーク 1001
により相互に通信可能な状態に接続されている。コンピ
ュータ 1011，1012，1013の各々は、画像の一部分を分
担描画し、描画した画像データを、ディジタルデータ転
送線 1021，1022，1023を経由して、画像合成装置 1030
へ転送する。転送された部分画像データは、画像合成装
置 1030により完全な一枚の画像に統合再構成され、業
界標準のRGBコンポーネント映像信号へ変換されて映像
信号線 1040を経由してディスプレイ 1050へ供給され
る。
【００１２】図2 に、図1のコンピュータ 1011，1012，
1013の内部構成ブロックを示す。画像の一部分を分担描
画するコンピュータには、CPU 2001、メモリ 2002、デ
ィスク制御装置 2003、CGアクセラレタ 2005、通信ネッ
トワーク制御装置 2006、ディジタルデータ通信制御装
置 2007、タイマー 2008が互いにバス 2000を介して接
続されている。
1013の内部構成ブロックを示す。画像の一部分を分担描
画するコンピュータには、CPU 2001、メモリ 2002、デ
ィスク制御装置 2003、CGアクセラレタ 2005、通信ネッ
トワーク制御装置 2006、ディジタルデータ通信制御装
置 2007、タイマー 2008が互いにバス 2000を介して接
続されている。
【００１３】通信ネットワーク制御装置 2006を介して
接続した外部の通信ネットワーク 2011を通して、互い
に分担描画を担当している他のコンピュータと、描画タ
イミングの同期を取る。同期処理は、リアルタイム通信
による同期確認処理と、他の並列に連動して動作してい
るコンピュータと同時刻を刻むように設定されたタイマ
ー 2008を用いる。
接続した外部の通信ネットワーク 2011を通して、互い
に分担描画を担当している他のコンピュータと、描画タ
イミングの同期を取る。同期処理は、リアルタイム通信
による同期確認処理と、他の並列に連動して動作してい
るコンピュータと同時刻を刻むように設定されたタイマ
ー 2008を用いる。
【００１４】ディスク制御装置 2003に接続された ディ
スク 2004には、部分画像を分担描画するためのプログ
ラムと、描画タイミングの同期処理のプログルムと、画
像描画に必要なデータを格納する。CGアクセラレタ 200
5に接続された ディスプレ 2009で、分担描画した画像
をモニタする。CGアクセラレタ 2005内で生成された画
像データは、バス 2000を介して、ディジタルデータ通
信制御装置 2007へも転送し、ディジタルデータ通信線
2010を介して、画像合成装置へ転送する。ディジタルデ
ータ通信制御装置 2007は、業界標準仕様のSCSI インタ
ーフェースまたは、IEEE1394 仕様のデータ転送インタ
ーフェースなどを利用する。
スク 2004には、部分画像を分担描画するためのプログ
ラムと、描画タイミングの同期処理のプログルムと、画
像描画に必要なデータを格納する。CGアクセラレタ 200
5に接続された ディスプレ 2009で、分担描画した画像
をモニタする。CGアクセラレタ 2005内で生成された画
像データは、バス 2000を介して、ディジタルデータ通
信制御装置 2007へも転送し、ディジタルデータ通信線
2010を介して、画像合成装置へ転送する。ディジタルデ
ータ通信制御装置 2007は、業界標準仕様のSCSI インタ
ーフェースまたは、IEEE1394 仕様のデータ転送インタ
ーフェースなどを利用する。
【００１５】図3 に、3台のコンピュータ 1011，1012，
1013によりそれぞれ分担描画される部分画像を示す。描
画される画像は、プログレッシブスキャンで上方より順
次走査線 3001が並び、合計 h1+h2+h3 本の走査線で構
成される。そのうち、コンピュータ 1011は、上方 h1
本の走査線で構成される部分画像のみを描画する。コン
ピュータ 1012は、コンピュータ 1011の分担部分画像に
続く中央付近の h2 本の走査線で構成される部分画像を
描画する。コンピュータ 1013は、コンピュータ 1013の
分担部分画像に続く下方の h3 本の走査線で構成される
部分画像を描画する。
1013によりそれぞれ分担描画される部分画像を示す。描
画される画像は、プログレッシブスキャンで上方より順
次走査線 3001が並び、合計 h1+h2+h3 本の走査線で構
成される。そのうち、コンピュータ 1011は、上方 h1
本の走査線で構成される部分画像のみを描画する。コン
ピュータ 1012は、コンピュータ 1011の分担部分画像に
続く中央付近の h2 本の走査線で構成される部分画像を
描画する。コンピュータ 1013は、コンピュータ 1013の
分担部分画像に続く下方の h3 本の走査線で構成される
部分画像を描画する。
【００１６】このように、3台のコンピュータで分担描
画された各画像データは、画像合成装置 1030により、
図3 のように統合再構成されて完全な画像に復元され
る。
画された各画像データは、画像合成装置 1030により、
図3 のように統合再構成されて完全な画像に復元され
る。
【００１７】図4 に、画像合成装置の機能ブロックを示
す。画像合成装置は、内部に3つの部分画像蓄積モジュ
ール 4001，4002，4003を持つ。それぞれの部分画像蓄
積モジュールには、画像データ入力ポート 4011，401
2，4013を介して外部で同期して並列に動作しているコ
ンピュータで描画処理された担当部分画像をそれぞれ一
旦蓄積する。
す。画像合成装置は、内部に3つの部分画像蓄積モジュ
ール 4001，4002，4003を持つ。それぞれの部分画像蓄
積モジュールには、画像データ入力ポート 4011，401
2，4013を介して外部で同期して並列に動作しているコ
ンピュータで描画処理された担当部分画像をそれぞれ一
旦蓄積する。
【００１８】部分画像蓄積モジュールは、ディジタルデ
ータ転送インターフェイス 4021を介してデータを入力
し、入力されたデータは、データ解釈部 4022により解
読され、書込みアドレス生成器 4024の初期化やバンク
選択回路 4023の初期化を行い、転送データに含まれる
画像データは、バンク選択回路 4023の状態に従って、
読み出し書込み排他選択回路 4026により書込み制御信
号を生成し、バッファーメモリバンクA 4031又はバッフ
ァーメモリバンクB 4032 のいずれか一方のみに、書き
込まれる。書込みアドレスは、書込みアドレス生成器 4
024により生成され、バンク選択回路 4023の状態に従っ
てアドレス分配器 4025により適当なバッファメモリバ
ンクへ供給される。
ータ転送インターフェイス 4021を介してデータを入力
し、入力されたデータは、データ解釈部 4022により解
読され、書込みアドレス生成器 4024の初期化やバンク
選択回路 4023の初期化を行い、転送データに含まれる
画像データは、バンク選択回路 4023の状態に従って、
読み出し書込み排他選択回路 4026により書込み制御信
号を生成し、バッファーメモリバンクA 4031又はバッフ
ァーメモリバンクB 4032 のいずれか一方のみに、書き
込まれる。書込みアドレスは、書込みアドレス生成器 4
024により生成され、バンク選択回路 4023の状態に従っ
てアドレス分配器 4025により適当なバッファメモリバ
ンクへ供給される。
【００１９】データ解釈部 4022は、各部分画像蓄積モ
ジュールで担当する部分画像領域の情報に基いて アド
レス変換テーブル 4027の初期化をするとともに、読み
出しアドレス生成器 4054の初期化も行う。3つの部分画
像蓄積モジュールに蓄積された部分画像のデータは、読
み出しアドレス生成器 4054が生成する画像全体に渡る
画素位置のアドレスに従って読み出される。
ジュールで担当する部分画像領域の情報に基いて アド
レス変換テーブル 4027の初期化をするとともに、読み
出しアドレス生成器 4054の初期化も行う。3つの部分画
像蓄積モジュールに蓄積された部分画像のデータは、読
み出しアドレス生成器 4054が生成する画像全体に渡る
画素位置のアドレスに従って読み出される。
【００２０】部分画像蓄積モジュールに供給された読み
出しアドレスは、アドレス変換テーブル 4027により、
画像全体に振られた画素位置アドレスを担当部分画像内
の対応画素アドレスに変換される。変換されたアドレス
は、バンク選択回路 4023の状態に従ってアドレス分配
器 4025により、書込みを行っていない方のバッファメ
モリバンクへ供給される。読み出されたデータは、出力
データ選択器 4041により選択され、部分画像選択器 40
51へ供給される。
出しアドレスは、アドレス変換テーブル 4027により、
画像全体に振られた画素位置アドレスを担当部分画像内
の対応画素アドレスに変換される。変換されたアドレス
は、バンク選択回路 4023の状態に従ってアドレス分配
器 4025により、書込みを行っていない方のバッファメ
モリバンクへ供給される。読み出されたデータは、出力
データ選択器 4041により選択され、部分画像選択器 40
51へ供給される。
【００２１】部分画像選択器 4051は、現在の読み出し
アドレスに対応する画素を格納しいる部分画像蓄積モジ
ュールからの出力を選択し、D/A 変換器 4052へ供給す
る。水平垂直同期信号生成器 4053は、D/A 変換された
映像色信号に、水平・垂直同期信号を付加し、標準のRG
B コンポーネント映像信号を生成し、映像信号出力端子
4060 より出力する。
アドレスに対応する画素を格納しいる部分画像蓄積モジ
ュールからの出力を選択し、D/A 変換器 4052へ供給す
る。水平垂直同期信号生成器 4053は、D/A 変換された
映像色信号に、水平・垂直同期信号を付加し、標準のRG
B コンポーネント映像信号を生成し、映像信号出力端子
4060 より出力する。
【００２２】上記のようにして、画像合成装置は、分担
描画された部分画像を統合再構成して、完全な画像の映
像信号を作る。
描画された部分画像を統合再構成して、完全な画像の映
像信号を作る。
【００２３】図5 に、画像合成装置に転送されるデータ
のフォーマットを示す。転送データは、16ビット幅の、
全体画像水平画素数フィールド 5001、全体画像走査線
数フィールド 5002、部分画像水平画素数フィールド 50
03、部分画像走査線数フィールド 5004が並び、続い
て、8ビット幅の 画素データサイズフィールド 5005が
くる。画素データサイズフィールド 5005の値を d 、部
分画像水平画素数フィールド 5003の値を w 、部分画像
走査線数フィールド 5004の値を h とすると、各 dビッ
ト幅の画素データが、第一画素データフィールド 5006
から順次最終画素データフィールド 5007まで、w × h
個連なる。
のフォーマットを示す。転送データは、16ビット幅の、
全体画像水平画素数フィールド 5001、全体画像走査線
数フィールド 5002、部分画像水平画素数フィールド 50
03、部分画像走査線数フィールド 5004が並び、続い
て、8ビット幅の 画素データサイズフィールド 5005が
くる。画素データサイズフィールド 5005の値を d 、部
分画像水平画素数フィールド 5003の値を w 、部分画像
走査線数フィールド 5004の値を h とすると、各 dビッ
ト幅の画素データが、第一画素データフィールド 5006
から順次最終画素データフィールド 5007まで、w × h
個連なる。
【００２４】
【発明の効果】本発明によれば、画像を部分画像に分割
し、各部分画像のみをネットワークで互いに接続した画
像描画用コンピュータで描画処理するために、一台のコ
ンピュータで画面全体を描画するのに比較して、分割し
た部分画像の面積に反比例して高速に描画できるという
効果がある。さらに、分割数を増加し、各分割部分画像
を描画するコンピュータの台数を増加させると、同一時
間内に描画できる画面数を、台数に比例して増加させる
ことができるという効果がある。
し、各部分画像のみをネットワークで互いに接続した画
像描画用コンピュータで描画処理するために、一台のコ
ンピュータで画面全体を描画するのに比較して、分割し
た部分画像の面積に反比例して高速に描画できるという
効果がある。さらに、分割数を増加し、各分割部分画像
を描画するコンピュータの台数を増加させると、同一時
間内に描画できる画面数を、台数に比例して増加させる
ことができるという効果がある。
【図１】本発明の実施例である画像描画並列化システム
の構成図。
の構成図。
【図２】図１の部分画像描画用コンピュータ内部構成を
示すブロック図。
示すブロック図。
【図３】図１の分担処理する部分画像を示す図。
【図４】本発明の画像合成装置機能ブロックを示すブロ
ック図。
ック図。
【図５】本発明の転送データフォーマットを示す図。
1011，1012，1013…部分画像描画用コンピュータ、1001
…通信ネットワーク、1021，1022，1023…ディジタルデ
ータ転送線、1030…画像合成装置、 1040…映像信号
線、 1050…ディスプレイ、2000…バス、
2001…CPU、 2002…メモリ、2003…ディスク制御装
置、2004…ディスク、 2005…CGアクセラレタ、20
09…ディスプレ、 2006…通信ネットワーク制御装
置、2011…通信ネットワーク、2007…ディジタルデータ
通信制御装置、2010…ディジタルデータ通信線、
2008…タイマー、3001…走査線、 4001，400
2，4003…部分画像蓄積モジュール、4011，4012，4013
…画像データ入力ポート、4021…ディジタルデータ転送
インターフェイス、4022…データ解釈部、 4023…バ
ンク選択回路、4024…書込みアドレス生成器、 4027…
アドレス変換テーブル、4031…バッファーメモリバンク
A、 4032…バッファーメモリバンクB、4026…読み
出し書込み排他選択回路、 4025…アドレス分配器、40
41…出力データ選択器、4051…部分画像選択器、4054…
読み出しアドレス生成器、4052…D/A 変換器、4053…水
平垂直同期信号生成器、4060…映像信号出力端子、5001
…全体画像水平画素数フィールド、5002…全体画像走査
線数フィールド、5003…部分画像水平画素数フィール
ド、5004…部分画像走査線数フィールド、5005…画素デ
ータサイズフィールド、 5006…第一画素データフィー
ルド、5007…最終画素データフィールド。
…通信ネットワーク、1021，1022，1023…ディジタルデ
ータ転送線、1030…画像合成装置、 1040…映像信号
線、 1050…ディスプレイ、2000…バス、
2001…CPU、 2002…メモリ、2003…ディスク制御装
置、2004…ディスク、 2005…CGアクセラレタ、20
09…ディスプレ、 2006…通信ネットワーク制御装
置、2011…通信ネットワーク、2007…ディジタルデータ
通信制御装置、2010…ディジタルデータ通信線、
2008…タイマー、3001…走査線、 4001，400
2，4003…部分画像蓄積モジュール、4011，4012，4013
…画像データ入力ポート、4021…ディジタルデータ転送
インターフェイス、4022…データ解釈部、 4023…バ
ンク選択回路、4024…書込みアドレス生成器、 4027…
アドレス変換テーブル、4031…バッファーメモリバンク
A、 4032…バッファーメモリバンクB、4026…読み
出し書込み排他選択回路、 4025…アドレス分配器、40
41…出力データ選択器、4051…部分画像選択器、4054…
読み出しアドレス生成器、4052…D/A 変換器、4053…水
平垂直同期信号生成器、4060…映像信号出力端子、5001
…全体画像水平画素数フィールド、5002…全体画像走査
線数フィールド、5003…部分画像水平画素数フィール
ド、5004…部分画像走査線数フィールド、5005…画素デ
ータサイズフィールド、 5006…第一画素データフィー
ルド、5007…最終画素データフィールド。
Claims (2)
- 【請求項１】複数の画像データを入力する手段と、映像
信号を出力する手段を有し、各該入力手段から入力した
データを部分画像とする画像全体を復元し、その画像を
該映像信号出力手段から映像信号として出力することを
特徴とする画像描画並列化装置。 - 【請求項２】画像描画用のコンピュータシステムにおい
て、描画する画面全体を複数の部分に分割して、各分割
画面部分を、ネットワークで互いに接続された複数の画
面描画用コンピュータが、一分割画面部分につき一台が
担当して描画し、各分割画面部分の画像データを、画像
合成装置へ転送し、各分割画面部分の画像データから、
元の画面全体の画像を再構成し、映像信号として出力す
ることを特徴とする並列化画像描画システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160211A JPH11353470A (ja) | 1998-06-09 | 1998-06-09 | 画像描画並列化装置及び並列化画像描画システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10160211A JPH11353470A (ja) | 1998-06-09 | 1998-06-09 | 画像描画並列化装置及び並列化画像描画システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11353470A true JPH11353470A (ja) | 1999-12-24 |
Family
ID=15710161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10160211A Pending JPH11353470A (ja) | 1998-06-09 | 1998-06-09 | 画像描画並列化装置及び並列化画像描画システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11353470A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003091947A1 (fr) * | 2002-04-25 | 2003-11-06 | Matsushita Electric Industrial Co., Ltd. | Dispositif de traitement d'image |
| JP2005091509A (ja) * | 2003-09-12 | 2005-04-07 | Chi Mei Electronics Corp | 画像表示装置および画像表示システム |
| US7023452B2 (en) | 2001-02-22 | 2006-04-04 | Fujitsu Limited | Image generation system, image generating method, and storage medium storing image generation program |
-
1998
- 1998-06-09 JP JP10160211A patent/JPH11353470A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7023452B2 (en) | 2001-02-22 | 2006-04-04 | Fujitsu Limited | Image generation system, image generating method, and storage medium storing image generation program |
| WO2003091947A1 (fr) * | 2002-04-25 | 2003-11-06 | Matsushita Electric Industrial Co., Ltd. | Dispositif de traitement d'image |
| JP2005091509A (ja) * | 2003-09-12 | 2005-04-07 | Chi Mei Electronics Corp | 画像表示装置および画像表示システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602389B2 (en) | Graphic processing apparatus and method | |
| US5793439A (en) | Image control device for use in a video multiplexing system for superimposition of scalable video data streams upon a background video data stream | |
| US5929933A (en) | Video multiplexing system for superimposition of scalable video data streams upon a background video data stream | |
| US5943065A (en) | Video/graphics memory system | |
| JP2008506295A (ja) | 一連のイメージ・フレームを表示する方法及びシステム | |
| JP3166622B2 (ja) | コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー | |
| US4647971A (en) | Moving video special effects system | |
| JPH11353470A (ja) | 画像描画並列化装置及び並列化画像描画システム | |
| JP3260913B2 (ja) | 画像再生装置 | |
| JP4083849B2 (ja) | 画像処理方法 | |
| US7538900B2 (en) | Image processing apparatus, image processing method, and image processing system | |
| JPH10304356A (ja) | 並列画像圧縮処理装置 | |
| JP2513185B2 (ja) | 映像信号処理装置 | |
| JPH05143720A (ja) | カラー画像処理装置 | |
| KR100308586B1 (ko) | 영상재생장치 | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JP2821452B2 (ja) | カラー画像処理方法 | |
| JPH06274155A (ja) | 画像の合成表示装置 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPH0944634A (ja) | 映像入力装置 | |
| JP2696855B2 (ja) | 映像信号処理装置 | |
| JP2000059800A (ja) | 画像信号処理回路 | |
| JP2000259812A (ja) | 高速画像処理方法及び装置 | |
| JP2924351B2 (ja) | 画像合成表示方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050328 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070704 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070727 |