JPH05143720A - カラー画像処理装置 - Google Patents
カラー画像処理装置Info
- Publication number
- JPH05143720A JPH05143720A JP32952191A JP32952191A JPH05143720A JP H05143720 A JPH05143720 A JP H05143720A JP 32952191 A JP32952191 A JP 32952191A JP 32952191 A JP32952191 A JP 32952191A JP H05143720 A JPH05143720 A JP H05143720A
- Authority
- JP
- Japan
- Prior art keywords
- image
- same
- processors
- image processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 カラー画像のデータを同一処理、並列処理
し、画像処理の高速化を図り、カラー画像の同一ピクセ
ルデータのランダムアセクスを可能とし、同カラー画像
の圧縮可能とする。 【構成】 カラー画像のデータをそれぞれ並列に画像処
理する同一アーキテクチャの画像処理プロセッサ１，
２，３と、プロセッサ１，２，３に制御プログラム、制
御テーブルおよびＩ／Ｏレジスタをダウンロードし、そ
れらを制御、管理するホストプロセッサ１４と、制御プ
ログラム、制御テーブルおよびＩ／Ｏレジスタをそれぞ
れ記憶するシステムメモリ部１６，１７，１８と、カラ
ー画像データ、あるいは画像処理したカラー画像データ
をそれぞれ記憶する画像メモリ７，８，９と、カラー画
像の同一ピセクルデータを選択し、かつ合成し、同ピク
セルデータのランダムアクセス可能とするためのピクセ
ル選択回路１０、コプロセッサ１１および転送制御回路
１２とを備えている。
し、画像処理の高速化を図り、カラー画像の同一ピクセ
ルデータのランダムアセクスを可能とし、同カラー画像
の圧縮可能とする。 【構成】 カラー画像のデータをそれぞれ並列に画像処
理する同一アーキテクチャの画像処理プロセッサ１，
２，３と、プロセッサ１，２，３に制御プログラム、制
御テーブルおよびＩ／Ｏレジスタをダウンロードし、そ
れらを制御、管理するホストプロセッサ１４と、制御プ
ログラム、制御テーブルおよびＩ／Ｏレジスタをそれぞ
れ記憶するシステムメモリ部１６，１７，１８と、カラ
ー画像データ、あるいは画像処理したカラー画像データ
をそれぞれ記憶する画像メモリ７，８，９と、カラー画
像の同一ピセクルデータを選択し、かつ合成し、同ピク
セルデータのランダムアクセス可能とするためのピクセ
ル選択回路１０、コプロセッサ１１および転送制御回路
１２とを備えている。
Description
【０００１】
【産業上の利用分野】この発明は、ファイルシステム等
に用いられ、入力カラー画像（静止画）を加工処理し、
あるいは画像の切り替え等のために同入力カラー画像を
処理し、同時にその画像を表示可能とするカラー画像処
理装置に係り、更に詳しくはそのカラー画像の加工処理
の高速化を図り、同カラー画像を圧縮して記録可能とす
るカラー画像処理装置に関するものである。
に用いられ、入力カラー画像（静止画）を加工処理し、
あるいは画像の切り替え等のために同入力カラー画像を
処理し、同時にその画像を表示可能とするカラー画像処
理装置に係り、更に詳しくはそのカラー画像の加工処理
の高速化を図り、同カラー画像を圧縮して記録可能とす
るカラー画像処理装置に関するものである。
【０００２】
【従来例】一般に、画像処理においては、大きな情報量
を有するカラー自然画像の処理や同画像のメモリへの転
送のために、非ノイマン型のデータフロー型プロセッサ
や並列型プロセッサや並列型の画像プロセッサが用いら
れる場合があり、またメモリ構造をパックドピクセルと
し、各Ｒ，Ｇ，Ｂプレーンのアクセスをページモードで
バースト転送することによって、カラー画像データの転
送速度をあげる方法がある。
を有するカラー自然画像の処理や同画像のメモリへの転
送のために、非ノイマン型のデータフロー型プロセッサ
や並列型プロセッサや並列型の画像プロセッサが用いら
れる場合があり、またメモリ構造をパックドピクセルと
し、各Ｒ，Ｇ，Ｂプレーンのアクセスをページモードで
バースト転送することによって、カラー画像データの転
送速度をあげる方法がある。
【０００３】
【発明が解決しようとする課題】しかし、上記画像処理
においては、例えば非ノイマン型のデータフロー型プロ
セッサや並列型プロセッサを用いる場合、複雑な構造と
なり、かつプログラミングが複雑にならざるを得ないと
いう問題点がある。
においては、例えば非ノイマン型のデータフロー型プロ
セッサや並列型プロセッサを用いる場合、複雑な構造と
なり、かつプログラミングが複雑にならざるを得ないと
いう問題点がある。
【０００４】また、同時にカラー画像の構成要素（例え
ばＲ，Ｇ，Ｂ）毎に画像処理を行なう場合、処理画像の
表示においてカラー画像の構成要素毎の処理の同期をと
る必要があり、例えば各プロセッサ間のデータ授受をし
ながらその同期をとる必要がある。
ばＲ，Ｇ，Ｂ）毎に画像処理を行なう場合、処理画像の
表示においてカラー画像の構成要素毎の処理の同期をと
る必要があり、例えば各プロセッサ間のデータ授受をし
ながらその同期をとる必要がある。
【０００５】さらに、上記ピクセルの単位毎の画像処理
においては、上記プレーンアクセスではカラー画像の構
成要素毎に読み出す必要があり、例えば同カラー画像を
記録する際同処理の高速化が困難である。
においては、上記プレーンアクセスではカラー画像の構
成要素毎に読み出す必要があり、例えば同カラー画像を
記録する際同処理の高速化が困難である。
【０００６】この発明は上記課題に鑑みなされたもので
あり、その目的はカラー画像を高速処理する機能を簡単
なアーキテクチャで実現することができ、その画像処理
のプログラム作成を容易にでき、かつカラー画像を圧縮
することができるようにしたカラー画像処理装置を提供
することにある。
あり、その目的はカラー画像を高速処理する機能を簡単
なアーキテクチャで実現することができ、その画像処理
のプログラム作成を容易にでき、かつカラー画像を圧縮
することができるようにしたカラー画像処理装置を提供
することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明は少なくとも入力カラー画像の構成要素毎
に所定画像処理し、該処理したデータによりモニタ装置
にカラー画像を表示可能とするカラー画像処理装置にお
いて、上記入力カラー画像の各構成要素毎に同一の構造
とした第１および第３の画像メモリと、上記各要素毎に
同一アーキテクチャ構造とした第１乃至第３の画像処理
プロセッサと、これら画像処理プロセッサ間の同期を同
じとし、同時リセットタイミングとするクロックを出力
するシステムクロック部と、上記各画像処理プロセッサ
で同一プログラムあるいは異なるプログラムの実行を可
能とするためのシステムメモリ部と、上記各画像処理プ
ロセッサと画像メモリとの間で転送するカラー画像の同
一ピクセルデータを選択し、この選択した同一ピクセル
データを合成可能とするピクセル選択回路およびコプロ
セッサと、上記各画像プロセッサと画像メモリとの間の
バス占有権の制御、同複数の画像メモリとコプロセッサ
間の転送制御、上記同一ピクセルデータの選択制御を行
う転送制御回路と、上記各画像プロセッサのプログラム
を同時に起動し、同各画像プロセッサおよびコプロセッ
サを制御し、かつ同各画像プロセッサのメモリ空間を同
一とするアドレス変換機能を有するホストコンピュータ
とを備え、上記ホストコンピュータにて上記各画像処理
プロセッサのプログラムおよび制御レジスタを管理し、
同期制御を行い、同各画像プロセッサにて同一プログラ
ムあるいは異なるプログラムを並列実行し、かつ上記コ
プロセッサによるカラー画像のピクセルデータのランダ
ムアセクスを可能としたことを要旨とする。
に、この発明は少なくとも入力カラー画像の構成要素毎
に所定画像処理し、該処理したデータによりモニタ装置
にカラー画像を表示可能とするカラー画像処理装置にお
いて、上記入力カラー画像の各構成要素毎に同一の構造
とした第１および第３の画像メモリと、上記各要素毎に
同一アーキテクチャ構造とした第１乃至第３の画像処理
プロセッサと、これら画像処理プロセッサ間の同期を同
じとし、同時リセットタイミングとするクロックを出力
するシステムクロック部と、上記各画像処理プロセッサ
で同一プログラムあるいは異なるプログラムの実行を可
能とするためのシステムメモリ部と、上記各画像処理プ
ロセッサと画像メモリとの間で転送するカラー画像の同
一ピクセルデータを選択し、この選択した同一ピクセル
データを合成可能とするピクセル選択回路およびコプロ
セッサと、上記各画像プロセッサと画像メモリとの間の
バス占有権の制御、同複数の画像メモリとコプロセッサ
間の転送制御、上記同一ピクセルデータの選択制御を行
う転送制御回路と、上記各画像プロセッサのプログラム
を同時に起動し、同各画像プロセッサおよびコプロセッ
サを制御し、かつ同各画像プロセッサのメモリ空間を同
一とするアドレス変換機能を有するホストコンピュータ
とを備え、上記ホストコンピュータにて上記各画像処理
プロセッサのプログラムおよび制御レジスタを管理し、
同期制御を行い、同各画像プロセッサにて同一プログラ
ムあるいは異なるプログラムを並列実行し、かつ上記コ
プロセッサによるカラー画像のピクセルデータのランダ
ムアセクスを可能としたことを要旨とする。
【０００８】
【作用】上記構成としたので、上記第１乃至第３の画像
プロセッサが同期し、かつ並列して動作することから、
各画像プロセッサのアーキテクチャが同一でよく、同一
の処理プログラムでよく、かつ各Ｒ，Ｇ，Ｂプレーンの
カラー画像を画像処理する際、同画像を高速処理するこ
とができる。
プロセッサが同期し、かつ並列して動作することから、
各画像プロセッサのアーキテクチャが同一でよく、同一
の処理プログラムでよく、かつ各Ｒ，Ｇ，Ｂプレーンの
カラー画像を画像処理する際、同画像を高速処理するこ
とができる。
【０００９】また、上記Ｒ，Ｇ，Ｂプレーンのピクセル
データがパックドピクセル構造であり、上記ピクセル選
択回路およびコプロセッサにて同一ピクセルデータが選
択され、この選択したピクセルデータが合成されること
から、同コプロセッサによる同ピクセルデータのランダ
ムアクセスが可能である。したがって、上記カラー画像
（Ｒ，Ｇ，Ｂ信号）を輝度信号、色信号に変換すること
ができ、この変換により上記カラー画像の圧縮が可能で
あり、例えば同カラー画像を記録する際、同処理を高速
で行うことができる。
データがパックドピクセル構造であり、上記ピクセル選
択回路およびコプロセッサにて同一ピクセルデータが選
択され、この選択したピクセルデータが合成されること
から、同コプロセッサによる同ピクセルデータのランダ
ムアクセスが可能である。したがって、上記カラー画像
（Ｒ，Ｇ，Ｂ信号）を輝度信号、色信号に変換すること
ができ、この変換により上記カラー画像の圧縮が可能で
あり、例えば同カラー画像を記録する際、同処理を高速
で行うことができる。
【００１０】
【実施例】以下、この発明の実施例を図１乃至図４に基
づいて説明する。図１において、このカラー画像処理装
置は、少なくとも同一アーキテクチャで、同一クロッ
ク、同一プログラムの実行で動作する第１乃至第３の画
像処理プロセッサ１，２，３と、この第１乃至第３の画
像処理プロセッサ１，２，３とそれぞれローカルバス
４，５，６で接続し、同画像プロセッサ１，２，３で画
像処理するカラー画像データあるいは同画像処理したカ
ラー画像データ（Ｒ，Ｇ，Ｂデータ）をそれぞれ記憶す
る第１乃至第３の画像メモリ７，８，９と、それらロー
カルバス４，５，６で接続し、上記各画像処理プロセッ
サ１，２，３と各画像メモリ７，８，９との間で転送す
るカラー画像（各構成要素）の同一ピクセル要素を選択
するピクセル選択回路１０と、上記同一ピクセル要素を
ランダムアクセス可能とし、かつ同同一ピクセル要素を
合成可能とするコプロセッサ１１と、上記ローカルバス
４，５，６の占有権を制御し、上記第１乃至第３の画像
メモリ７，８，９とコプロセッサ１１との間の転送を制
御し、上記同一ピクセル要素の選択制御を行う転送制御
回路１２と、上記各画像処理プロセッサ１，２，３およ
びコプロセッサ１１とシステムバス１３で接続し、各画
像処理プロセッサ１，２，３の制御プログラム（システ
ム）、制御テーブル（共通領域を含む）およびＩ／Ｏレ
ジスタ（共通領域を含む）等を同時にダウンロードして
起動し、各画像処理プロセッサを制御、管理し、かつメ
モリ空間を同各画像プロセッサ１，２，３のメモリと同
一とするアドレス変換機能を有しているホストプロセッ
サ１４とを備えている。
づいて説明する。図１において、このカラー画像処理装
置は、少なくとも同一アーキテクチャで、同一クロッ
ク、同一プログラムの実行で動作する第１乃至第３の画
像処理プロセッサ１，２，３と、この第１乃至第３の画
像処理プロセッサ１，２，３とそれぞれローカルバス
４，５，６で接続し、同画像プロセッサ１，２，３で画
像処理するカラー画像データあるいは同画像処理したカ
ラー画像データ（Ｒ，Ｇ，Ｂデータ）をそれぞれ記憶す
る第１乃至第３の画像メモリ７，８，９と、それらロー
カルバス４，５，６で接続し、上記各画像処理プロセッ
サ１，２，３と各画像メモリ７，８，９との間で転送す
るカラー画像（各構成要素）の同一ピクセル要素を選択
するピクセル選択回路１０と、上記同一ピクセル要素を
ランダムアクセス可能とし、かつ同同一ピクセル要素を
合成可能とするコプロセッサ１１と、上記ローカルバス
４，５，６の占有権を制御し、上記第１乃至第３の画像
メモリ７，８，９とコプロセッサ１１との間の転送を制
御し、上記同一ピクセル要素の選択制御を行う転送制御
回路１２と、上記各画像処理プロセッサ１，２，３およ
びコプロセッサ１１とシステムバス１３で接続し、各画
像処理プロセッサ１，２，３の制御プログラム（システ
ム）、制御テーブル（共通領域を含む）およびＩ／Ｏレ
ジスタ（共通領域を含む）等を同時にダウンロードして
起動し、各画像処理プロセッサを制御、管理し、かつメ
モリ空間を同各画像プロセッサ１，２，３のメモリと同
一とするアドレス変換機能を有しているホストプロセッ
サ１４とを備えている。
【００１１】また、このカラー画像処理装置は、上記第
１乃至第３の画像処理プロセッサ１，２，３の同一クロ
ックを発生するシステムクロック部１５と、第１乃至第
３の画像処理プロセッサ１，２，３にそれぞれローカル
バス４，５，６で接続し、各カラー画像データ（ピクセ
ル要素）をそれぞれ画像処理するための制御プログラ
ム，制御テーブルおよびＩ／Ｏレジスタ等を記憶する第
１乃至第３のシステムメモリ（ＲＡＭ）部１６，１７，
１８と、各画像処理プロセッサ１、２、３にダウンロー
ドする制御プログラム、制御テーブルおよびＩ／Ｏレジ
スタのデータや当該装置のシステムプログラム等を記憶
しているホストコンピュータ１１内部のメモリ（ＲＯＭ
／ＲＡＭ）１９と、上記システムバス１３に接続し、例
えば画像処理するカラー画像データを入力制御し、画像
処理したカラー画像データを出力制御する入出力コント
ローラ２０と、入力画像データおよび画像処理したデー
タを記憶している画像ファイル２１と、上記第１乃至第
３の画像メモリ７，８，９に記憶した画像データ（Ｒ，
Ｇ，Ｂ信号のデータ）をアナログに変換するＤ／Ａ変換
部２２，２３，２４とを備えている。
１乃至第３の画像処理プロセッサ１，２，３の同一クロ
ックを発生するシステムクロック部１５と、第１乃至第
３の画像処理プロセッサ１，２，３にそれぞれローカル
バス４，５，６で接続し、各カラー画像データ（ピクセ
ル要素）をそれぞれ画像処理するための制御プログラ
ム，制御テーブルおよびＩ／Ｏレジスタ等を記憶する第
１乃至第３のシステムメモリ（ＲＡＭ）部１６，１７，
１８と、各画像処理プロセッサ１、２、３にダウンロー
ドする制御プログラム、制御テーブルおよびＩ／Ｏレジ
スタのデータや当該装置のシステムプログラム等を記憶
しているホストコンピュータ１１内部のメモリ（ＲＯＭ
／ＲＡＭ）１９と、上記システムバス１３に接続し、例
えば画像処理するカラー画像データを入力制御し、画像
処理したカラー画像データを出力制御する入出力コント
ローラ２０と、入力画像データおよび画像処理したデー
タを記憶している画像ファイル２１と、上記第１乃至第
３の画像メモリ７，８，９に記憶した画像データ（Ｒ，
Ｇ，Ｂ信号のデータ）をアナログに変換するＤ／Ａ変換
部２２，２３，２４とを備えている。
【００１２】この場合、図４のメモリマップ概念図に示
すように、上記第１乃至第３の画像メモリ７，８，９は
上記カラー画像を分離したＲ，Ｇ，Ｂデータの各Ｒ．
Ｇ，Ｂプレーンに割り当てられおり、また同Ｒ．Ｇ，Ｂ
プレーンに応じて上記第１乃至第３の画像処理プロセッ
サ１，２，３およびホストプロセッサ１４のメモリ空間
が同一にされている。
すように、上記第１乃至第３の画像メモリ７，８，９は
上記カラー画像を分離したＲ，Ｇ，Ｂデータの各Ｒ．
Ｇ，Ｂプレーンに割り当てられおり、また同Ｒ．Ｇ，Ｂ
プレーンに応じて上記第１乃至第３の画像処理プロセッ
サ１，２，３およびホストプロセッサ１４のメモリ空間
が同一にされている。
【００１３】すなわち、ホストプロセッサ１４における
各システムメモリ（制御プログラム）、各制御レジスタ
および各Ｉ／Ｏレジスタのメモリ空間と各画像プロセッ
サ１，２，３のメモリ空間が同一になっている。
各システムメモリ（制御プログラム）、各制御レジスタ
および各Ｉ／Ｏレジスタのメモリ空間と各画像プロセッ
サ１，２，３のメモリ空間が同一になっている。
【００１４】上記ホストプロセッサ１４内部のメモリ１
９および第１乃至第３のシステムメモリ部１６，１７，
１８にはそれぞれ同一アドレスに制御プログラム（シス
テムメモリ領域）、制御テーブル（共通領域を含む）お
よびＩ／Ｏレジスタ（共通領域を含む）が配置されてい
る。
９および第１乃至第３のシステムメモリ部１６，１７，
１８にはそれぞれ同一アドレスに制御プログラム（シス
テムメモリ領域）、制御テーブル（共通領域を含む）お
よびＩ／Ｏレジスタ（共通領域を含む）が配置されてい
る。
【００１５】そして、入力カラー画像データの画像処理
に際しては、ホストコンピュータ１４にてメモリ１９の
同一内容の制御プログラム、制御テーブルおよびＩ／Ｏ
レジスタのデータがシステムバス１３を介して第１乃至
第３の画像処理プロセッサ１，２，３側に転送され、こ
れら転送したデータが第１乃至第３のシステムメモリ１
６，１７，１８にそれぞれダウンロードされる。
に際しては、ホストコンピュータ１４にてメモリ１９の
同一内容の制御プログラム、制御テーブルおよびＩ／Ｏ
レジスタのデータがシステムバス１３を介して第１乃至
第３の画像処理プロセッサ１，２，３側に転送され、こ
れら転送したデータが第１乃至第３のシステムメモリ１
６，１７，１８にそれぞれダウンロードされる。
【００１６】このとき、システムクロック部１５からは
クロックが出力され、第１乃至第３の画像処理プロセッ
サ１，２，３がそれぞれ制御レジスタおよびＩ／Ｏレジ
スタの内容にしたがって同時に起動されるとともに、同
制御レジスタおよびＩ／Ｏレジスタの内容に応じた処理
が行われる。
クロックが出力され、第１乃至第３の画像処理プロセッ
サ１，２，３がそれぞれ制御レジスタおよびＩ／Ｏレジ
スタの内容にしたがって同時に起動されるとともに、同
制御レジスタおよびＩ／Ｏレジスタの内容に応じた処理
が行われる。
【００１７】同一処理機能の実行の場合、同一クロッ
ク、同時起動、同一プログラムの実行により、第１乃至
第３の画像処理プロセッサ１，２，３が同期し、並列し
て動作することになる。
ク、同時起動、同一プログラムの実行により、第１乃至
第３の画像処理プロセッサ１，２，３が同期し、並列し
て動作することになる。
【００１８】ここに、入出力コントローラ２０にてカラ
ー画像データがシステムバス１３を介して入力され、あ
るいは画像ファイル２１から読み出されると、このカラ
ー画像データのＲデータ、ＧデータおよびＢデータが第
１乃至第３の画像メモリ７，８，９に記憶される。
ー画像データがシステムバス１３を介して入力され、あ
るいは画像ファイル２１から読み出されると、このカラ
ー画像データのＲデータ、ＧデータおよびＢデータが第
１乃至第３の画像メモリ７，８，９に記憶される。
【００１９】続いて、上記第１乃至第３の画像処理プロ
セッサ１，２，３にて各制御レジスタおよびＩ／Ｏレジ
スタの内容にしたがって第１乃至第３の画像メモリ７，
８，９の各プレーンのピクセルデータが読み出され、そ
れぞれ並列に画像処理される。
セッサ１，２，３にて各制御レジスタおよびＩ／Ｏレジ
スタの内容にしたがって第１乃至第３の画像メモリ７，
８，９の各プレーンのピクセルデータが読み出され、そ
れぞれ並列に画像処理される。
【００２０】上記各プレーン毎に画像処理が行われ、か
つ同時に行われることによって、各画像メモリ７，８，
９からはスクリーンリフレッシュ信号が出力され、上記
各Ｄ／Ａ変換部２２，２３，２４でそれぞれ同時にアナ
ログ変換されるため、モニタ装置の画面が同時に変化す
ることになり、良好な画像が得られる。
つ同時に行われることによって、各画像メモリ７，８，
９からはスクリーンリフレッシュ信号が出力され、上記
各Ｄ／Ａ変換部２２，２３，２４でそれぞれ同時にアナ
ログ変換されるため、モニタ装置の画面が同時に変化す
ることになり、良好な画像が得られる。
【００２１】ところで、図２に示すように、上記第１の
画像メモリ７のＲプレーンのピクセルデータはパックド
ピクセル構造をしている。なお、図示しないが、上記Ｇ
プレーンおよびＢプレーンのピクセルデータについても
同じ構造である。したがって、ページモードによりメモ
リの書き込み、読み出しが可能であるが、画像圧縮用の
コプロセッサ１１によるアクセスの場合は単一ピクセル
スのみのアクセスが可能である。
画像メモリ７のＲプレーンのピクセルデータはパックド
ピクセル構造をしている。なお、図示しないが、上記Ｇ
プレーンおよびＢプレーンのピクセルデータについても
同じ構造である。したがって、ページモードによりメモ
リの書き込み、読み出しが可能であるが、画像圧縮用の
コプロセッサ１１によるアクセスの場合は単一ピクセル
スのみのアクセスが可能である。
【００２２】このとき、各画像プロセッサ１，２，３、
ピクセル選択回路１０およびコプロセッサ１１間におけ
る各プレーンのピクセルデータ転送は上記転送制御回路
１２で制御される。
ピクセル選択回路１０およびコプロセッサ１１間におけ
る各プレーンのピクセルデータ転送は上記転送制御回路
１２で制御される。
【００２３】そして、図３に示すように、上記ピクセル
選択回路１０で選択したＲ，Ｇ，Ｂプレーンの同一ピク
セルデータが合成され、この合成した同一ピクセルデー
タがコプロセッサ１１に入出力される。
選択回路１０で選択したＲ，Ｇ，Ｂプレーンの同一ピク
セルデータが合成され、この合成した同一ピクセルデー
タがコプロセッサ１１に入出力される。
【００２４】これにより、上記コプロセッサ１１におい
ては上記画像処理したピクセルデータをランダムアクセ
スすることができる。これは、例えばＲ，Ｇ，Ｂ信号を
輝度信号あるいは色信号に変換する場合に上記ピクセル
単位のアクセスが必要であり、またＲ，Ｇ，Ｂ信号の画
像圧縮の場合に同Ｒ，Ｇ，Ｂ信号を輝度信号あるいは色
信号に変換した後、画像の圧縮処理を行っていることを
考慮すると、極めて有用であることが分かる。
ては上記画像処理したピクセルデータをランダムアクセ
スすることができる。これは、例えばＲ，Ｇ，Ｂ信号を
輝度信号あるいは色信号に変換する場合に上記ピクセル
単位のアクセスが必要であり、またＲ，Ｇ，Ｂ信号の画
像圧縮の場合に同Ｒ，Ｇ，Ｂ信号を輝度信号あるいは色
信号に変換した後、画像の圧縮処理を行っていることを
考慮すると、極めて有用であることが分かる。
【００２５】このように、第１乃至第３の画像処理プロ
セッサ１，２，３の制御プログラム、制御テーブルおよ
びＩ／Ｏレジスタを同一内容とし、同時に起動するよう
にしたので、第１乃至第３の画像プロセッサ１，２，３
の同期がとれ、第１乃至第３の画像処理プロセッサ１，
２，３のアーキテクチャが同一になり、同一プログラム
でよいことから、そのプログラム作成が容易になる。
セッサ１，２，３の制御プログラム、制御テーブルおよ
びＩ／Ｏレジスタを同一内容とし、同時に起動するよう
にしたので、第１乃至第３の画像プロセッサ１，２，３
の同期がとれ、第１乃至第３の画像処理プロセッサ１，
２，３のアーキテクチャが同一になり、同一プログラム
でよいことから、そのプログラム作成が容易になる。
【００２６】また、各Ｒ，Ｇ，Ｂプレーンの画像処理系
を独立して構成することができることから、画像処理の
高速化を図ることができ、またカラ−画像のピクセルデ
ータがパックドピクセル構造とし、各プレーンの同一ピ
クセルデータを選択し、この選択した同一ピクセルデー
タを合成していることから、カラー画像のピクセル単位
でのランダムアクセスが可能である。
を独立して構成することができることから、画像処理の
高速化を図ることができ、またカラ−画像のピクセルデ
ータがパックドピクセル構造とし、各プレーンの同一ピ
クセルデータを選択し、この選択した同一ピクセルデー
タを合成していることから、カラー画像のピクセル単位
でのランダムアクセスが可能である。
【００２７】したがって、上記カラー画像（Ｒ，Ｇ，Ｂ
信号）を輝度信号あるいは色信号に変換することがで
き、例えば同カラー画像の圧縮ができ、画像処理したデ
ータを画像ファイル２１に記録する際、同処理を高速で
行うことができ、また同画像ファイル２１の記録容量が
少なくて済むことになる。
信号）を輝度信号あるいは色信号に変換することがで
き、例えば同カラー画像の圧縮ができ、画像処理したデ
ータを画像ファイル２１に記録する際、同処理を高速で
行うことができ、また同画像ファイル２１の記録容量が
少なくて済むことになる。
【００２８】さらに、ホストプロセッサ１１によって当
該画像処理装置を管理することから、柔軟なシステム構
成が可能となり、また第１乃至第３のシステムメモリ１
３，１４，１５をＲＡＭとしていることから、第１乃至
第３の画像プロセッサ１，２，３の立ち上げ時に、同時
に種々システムプログラムをダウンロードすることがで
き、当該画像処理装置のシステムの変更が容易である。
該画像処理装置を管理することから、柔軟なシステム構
成が可能となり、また第１乃至第３のシステムメモリ１
３，１４，１５をＲＡＭとしていることから、第１乃至
第３の画像プロセッサ１，２，３の立ち上げ時に、同時
に種々システムプログラムをダウンロードすることがで
き、当該画像処理装置のシステムの変更が容易である。
【００２９】
【発明の効果】以上説明したように、この発明のカラー
画像処理装置によれば、カラー画像（Ｒ，Ｇ，Ｂプレー
ン）の各構成要素の画像処理を同一アーキテクチャの第
１乃至第３の画像処理プロセッサに割り当てるととも
に、ホストプロセッサにて制御プログラム（システ
ム）、制御テーブル（共通領域を含む）およびＩ／Ｏレ
ジスタ（共通領域を含む）を各画像処理プロセッサにダ
ウンロードし、それら画像処理プロセッサにて同時に起
動し、同一処理または異なる処理の実行を可能とし、か
つ上記カラー画像の構成要素（ピクセルデータ）をパッ
クドピクセル構造とし、同一ピクセルデータを選択し、
かつ合成して同ピクセルデータのランダムアクセスを可
能としたので、カラー画像データのＲデータ、Ｇデータ
およびＢデータを処理する各画像処理プロセッサの同期
がとれ、それらデータ処理を並列して行なうことができ
ることから、各カラー画像データの処理の高速化を図る
ことができ、またコプロセッサによるピクセルデータの
ランダムアクセスにより、同データ（Ｒ，Ｇ，Ｂ信号）
を輝度信号、色信号への変換が可能となり、各カラー画
像を圧縮することができ、例えば画像処理した画像を記
録する際、同処理の高速化を図ることができ、記録用メ
モリの容量が小さくてよいという有用な効果がある。
画像処理装置によれば、カラー画像（Ｒ，Ｇ，Ｂプレー
ン）の各構成要素の画像処理を同一アーキテクチャの第
１乃至第３の画像処理プロセッサに割り当てるととも
に、ホストプロセッサにて制御プログラム（システ
ム）、制御テーブル（共通領域を含む）およびＩ／Ｏレ
ジスタ（共通領域を含む）を各画像処理プロセッサにダ
ウンロードし、それら画像処理プロセッサにて同時に起
動し、同一処理または異なる処理の実行を可能とし、か
つ上記カラー画像の構成要素（ピクセルデータ）をパッ
クドピクセル構造とし、同一ピクセルデータを選択し、
かつ合成して同ピクセルデータのランダムアクセスを可
能としたので、カラー画像データのＲデータ、Ｇデータ
およびＢデータを処理する各画像処理プロセッサの同期
がとれ、それらデータ処理を並列して行なうことができ
ることから、各カラー画像データの処理の高速化を図る
ことができ、またコプロセッサによるピクセルデータの
ランダムアクセスにより、同データ（Ｒ，Ｇ，Ｂ信号）
を輝度信号、色信号への変換が可能となり、各カラー画
像を圧縮することができ、例えば画像処理した画像を記
録する際、同処理の高速化を図ることができ、記録用メ
モリの容量が小さくてよいという有用な効果がある。
【図１】この発明の一実施例を示すカラー画像処理装置
の概略的ブロック図である。
の概略的ブロック図である。
【図２】図１に示すカラー画像処理装置におけるピクセ
ルデータを説明する概略的データ構造図である。
ルデータを説明する概略的データ構造図である。
【図３】図１に示すカラー画像処理装置におけるピクセ
ルデータの合成を説明する概略的データ構造図である。
ルデータの合成を説明する概略的データ構造図である。
【図４】図１に示すカラー画像処理装置のメモリ空間を
説明する概略的メモリマップ概念図である。
説明する概略的メモリマップ概念図である。
１ 第１の画像処理プロセッサ ２ 第２の画像処理プロセッサ ３ 第３の画像処理プロセッサ ４，５，６ ローカルバス ７ 第１の画像メモリ ８ 第２の画像メモリ ９ 第３の画像メモリ １０ ピクセル選択回路 １１ コプロセッサ １２ 転送制御回路 １３ システムバス １４ ホストプロセッサ １５ システムクロック部 １６ 第１のシステムメモリ（ＲＡＭ） １７ 第２のシステムメモリ（ＲＡＭ） １８ 第３のシステムメモリ（ＲＡＭ） １９ メモリ（ＲＯＭ／ＲＡＭ） ２０ 入出力コントローラ ２１ 画像ファイル ２２，２３，２４ Ｄ／Ａ変換部
Claims (1)
- 【請求項１】 少なくとも入力カラー画像の構成要素毎
に所定画像処理し、該処理したデータによりモニタ装置
にカラー画像を表示可能とするカラー画像処理装置にお
いて、 前記入力カラー画像の各構成要素毎に同一の構造とした
複数の画像メモリと、 前記各要素毎に同一アーキテクチャ構造とした複数の画
像処理プロセッサと、 該複数の画像処理プロセッサ間の同期を同じとし、同時
リセットタイミングとするクロックを出力するシステム
クロック部と、 前記複数の画像処理プロセッサで同一プログラムあるい
は異なるプログラムの実行を可能とするためのシステム
メモリ部と、 前記複数の画像処理プロセッサと複数の画像メモリとの
間で転送するカラー画像の同一ピクセルデータを選択
し、この選択した同一ピクセルデータを合成可能とする
ピクセル選択手段およびコプロセッサと、 前記複数の画像プロセッサと複数の画像メモリとの間の
バス占有権の制御、同複数の画像メモリとコプロセッサ
間の転送制御、前記同一ピクセルデータの選択制御を行
う転送制御手段と、 前記複数の画像プロセッサのプログラムを同時に起動
し、同複数の画像プロセッサおよびコプロセッサを制御
し、かつ同複数の画像プロセッサのメモリ空間を同一と
するアドレス変換機能を有するホストコンピュータとを
備え、 前記ホストコンピュータにて前記複数の画像処理プロセ
ッサのプログラムおよび制御レジスタを管理し、同期制
御を行い、同各画像プロセッサにて同一プログラムある
いは異なるプログラムを並列実行し、かつ前記コプロセ
ッサによる各カラー画像のピクセルデータのランダムア
セクスを可能としたことを特徴とするカラー画像処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329521A JP2757634B2 (ja) | 1991-11-18 | 1991-11-18 | カラー画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3329521A JP2757634B2 (ja) | 1991-11-18 | 1991-11-18 | カラー画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05143720A true JPH05143720A (ja) | 1993-06-11 |
| JP2757634B2 JP2757634B2 (ja) | 1998-05-25 |
Family
ID=18222306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3329521A Expired - Lifetime JP2757634B2 (ja) | 1991-11-18 | 1991-11-18 | カラー画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757634B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008015836A1 (fr) | 2006-08-02 | 2008-02-07 | Fuji System Machines Co., Ltd. | Dispositif, système et procédé de traitement d'image |
| US8249339B2 (en) | 2006-08-01 | 2012-08-21 | Nikon Corporation | Image processing device and electronic camera |
| US8824804B2 (en) | 2011-04-25 | 2014-09-02 | Fuji Xerox Co., Ltd. | Image processing apparatus and image processing method |
| US9519948B2 (en) | 2014-08-14 | 2016-12-13 | Fuji Xerox Co., Ltd. | Data processing apparatus, data processing method, and non-transitory computer readable medium |
| US9886738B2 (en) | 2015-09-18 | 2018-02-06 | Fuji Xerox Co., Ltd. | Data processing apparatus and data processing method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146552A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | 情報処理装置 |
| JPS62280972A (ja) * | 1986-05-29 | 1987-12-05 | Sony Corp | カラ−画像デ−タ処理装置 |
| JPS6393063A (ja) * | 1986-10-07 | 1988-04-23 | Mitsubishi Electric Corp | マルチｃｐｕシステムのｃｐｕ起動装置 |
-
1991
- 1991-11-18 JP JP3329521A patent/JP2757634B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146552A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | 情報処理装置 |
| JPS62280972A (ja) * | 1986-05-29 | 1987-12-05 | Sony Corp | カラ−画像デ−タ処理装置 |
| JPS6393063A (ja) * | 1986-10-07 | 1988-04-23 | Mitsubishi Electric Corp | マルチｃｐｕシステムのｃｐｕ起動装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8249339B2 (en) | 2006-08-01 | 2012-08-21 | Nikon Corporation | Image processing device and electronic camera |
| WO2008015836A1 (fr) | 2006-08-02 | 2008-02-07 | Fuji System Machines Co., Ltd. | Dispositif, système et procédé de traitement d'image |
| US8824804B2 (en) | 2011-04-25 | 2014-09-02 | Fuji Xerox Co., Ltd. | Image processing apparatus and image processing method |
| US9519948B2 (en) | 2014-08-14 | 2016-12-13 | Fuji Xerox Co., Ltd. | Data processing apparatus, data processing method, and non-transitory computer readable medium |
| US9886738B2 (en) | 2015-09-18 | 2018-02-06 | Fuji Xerox Co., Ltd. | Data processing apparatus and data processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757634B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790227B2 (ja) | 表示制御装置および表示制御方法 | |
| JP2001084229A (ja) | Ｓｉｍｄ型プロセッサ | |
| JP2757634B2 (ja) | カラー画像処理装置 | |
| JP2000311241A (ja) | 画像処理装置 | |
| JP4083849B2 (ja) | 画像処理方法 | |
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| JPH03232070A (ja) | 画像処理装置 | |
| JP2757641B2 (ja) | カラー画像処理装置 | |
| JP2557042B2 (ja) | プログラム転送装置 | |
| JP2001134243A (ja) | Ｌｃｄパネル表示装置 | |
| JPH04365180A (ja) | カラー画像処理装置 | |
| JP2664721B2 (ja) | ビデオ合成装置 | |
| JP2626294B2 (ja) | カラー画像処理装置 | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JP2002182639A (ja) | 画像処理装置 | |
| JP3502404B2 (ja) | コンピュータシステム | |
| JPH07311568A (ja) | 画像出力方法および装置 | |
| JPH11353470A (ja) | 画像描画並列化装置及び並列化画像描画システム | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JP2637519B2 (ja) | データ転送制御装置 | |
| JPH066752A (ja) | 画像取込方法及び画像取込装置 | |
| JP2513371B2 (ja) | カラ―画像処理装置 | |
| JPH02158884A (ja) | 画像メモリ装置とマルチプロセッサ画像処理装置 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JPH0273293A (ja) | スキャンコンバート回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |