JPH03232070A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH03232070A
JPH03232070A JP2027176A JP2717690A JPH03232070A JP H03232070 A JPH03232070 A JP H03232070A JP 2027176 A JP2027176 A JP 2027176A JP 2717690 A JP2717690 A JP 2717690A JP H03232070 A JPH03232070 A JP H03232070A
Authority
JP
Japan
Prior art keywords
access means
memory
processing
digital data
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2027176A
Other languages
English (en)
Inventor
Mitsuzo Nemoto
根本 光造
Minoru Makita
牧田 稔
Kenzo Takechi
武市 謙三
Mitsunobu Isobe
磯部 光庸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2027176A priority Critical patent/JPH03232070A/ja
Priority to US07/647,755 priority patent/US5125044A/en
Priority to DE4103880A priority patent/DE4103880C2/de
Publication of JPH03232070A publication Critical patent/JPH03232070A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオカメラなどの映像信号源からの映像信
号を処理する画像処理装置に係り、特に、入力データの
映像メモリとデータの加工処理のための処理メモリに対
し、複数のアクセス手段からアクセス可能とした画像処
理装置に関する。
[従来の技術〕 映像信号を処理する従来の画像処理装置として、ディジ
タル化された入力映像信号を記憶する画像メモリと加工
処理された映像信号を記憶する処理メモリとを備え、こ
の映像信号を処理したり、出力したりするために、複数
個のアクセス手段でこれらメモリを同時にアクセスする
ようにしたものが知られている。
かかる画像処理装置においては、いま、第1のアクセス
手段がメモリのアクセス中、他の第2のアクセス手段が
メモリのアクセスを行ないたい場合には、第2のアクセ
ス手段が第1のアクセス手段にアクセス要求信号を送っ
て待機し、第1のアクセス手段からアクセス許可信号が
送られてくると、第2のアクセス手段が初めてアクセス
可能となるように動作する。
〔発明が解決しようとする課題〕
しかしながら、上記従来の画像処理装置では、上記のよ
うに複数個のアクセス手段から同時に映像メモリや処理
メモリをアクセス可能とするために、多数のアクセスバ
スを必要とし、かつアクセス切換えのための複雑な回路
も必要として回路構成が複雑となるし、他のアクセス手
段のアクセス動作の終了を待って次のアクセス手段のア
クセス動作が開始するので、処理時間が長くなるという
問題があった。
また、複数個のビデオカメラからの映像信号を処理する
場合には、夫々のビデオカメラに対応してメモリを設け
、夫々のビデオカメラからの映像信号を並列処理するこ
とが考えられる。この場合には、処理は比較的迅速に行
なわれるが、画像処理装置が複雑、大規模化し、高コス
ト化するという問題がある。これに対し、メモリを各ビ
デオカメラに共通とすることにより、画像処理装置の複
雑、大規模化や高コスト化を防止することも考えられる
が、各ビデオカメラからの映像信号を同時に処理するこ
とができず、処理に長い時間を要するという問題がある
本発明の第1の目的は、上記問題点を解消し、回路構成
を簡略化して迅速な画像処理を可能とした画像処理装置
を提供することにある。
本発明の第2の目的は、さらに、回路構成の複雑化、大
規模化を防止して複数個の映像信号を迅速に処理するこ
とができるようにした安価な画像処理装置を提供するこ
とにある。
〔課題を解決するための手段〕
上記第1.第2の目的を達成するために、本発明は、そ
れ自体もメモリのアクセスを行なうが、他のアクセス手
段の制御も行なう1つの手段を設ける。
〔作用〕
1つのアクセス手段は他のアクセス手段の状態を把握し
ており、互いに影響し合わない2以上のアクセス手段に
対しては、同時に動作させる。
したがって、入力ディジタルデータの取り込みと既に取
り込まれたディジタルデータの加工処理とを同時にかつ
誤りなく行なうことができ、大量の映像データも迅速に
処理できるようになる。
また、入力ディジタルデータが複数あっても、1つの入
力ディジタルデータの取込みと既に取り込まれたディジ
タルデータの加工処理とを同時にかつ誤りなく行なうこ
とができ、処理時間の短縮化がはかれる。
〔実施例〕
以下、本発明の実施例を図面によって説明する。
第1図は本発明による画像処理装置の一実施例を示すブ
ロック図であって、1〜4はアクセス手段、5はコマン
ド・ステータスレジスタ、6は画像メモリ、7〜10は
処理メモリ、11.12はアクセス切換回路、13はビ
デオカメラ、14はA/D (アナログ/ディジタル)
変換回路、15はD/A (ディジタル/アナログ)変
換回路、16はモニタ、17はROM (リード・オン
リ・メモリ)、18.19はRAM (ランダム・アク
セス・メモリ)である。
同図において、ビデオカメラ13から出力される映像信
号は、A/D変換回路14でディジタル化された後、ア
クセス手段3に供給される。このアクセス手段3は映像
メモリ6をアクセスしてA/D変換回路14からのディ
ジタルデータをこれに書き込むためのものであり、アク
セス手段3から出力されるディジタルデータはアクセス
切換回路11を介して映像メモリ6に供給される。
アクセス手段1.2は映像メモリ6に記憶されたディジ
タルデータを加工処理するためのものであって、映像メ
モリ6をアクセスすることにより、アクセス切換回路1
1を介してディジタルデータを読み込み、これを加工処
理した後、処理メモリ7〜10のいずれかをアクセスし
、アクセス切換回路12を介してそれに送り込む。アク
セス手段4は処理メモリ7〜10に記憶されている処理
済みのディジタルデータを読み取るためのものであって
、処理メモリ7〜10のいずれかをアクセスして、アク
セス切換回路12を介し、ディジタルデータを読み取る
。この読み取られたディジタルデータはD/A変換回路
15でアナログ化され、映像信号としてモニタ16に供
給される。
アクセス手段1は中央処理装置であって、ROM17.
RAM18を備えており、このROM17にプログラム
が格納されている。アクセス手段1によって画像メモリ
6から読み取られたディジタルデータは、−旦RAM1
8に格納された後、ROM17に格納されているプログ
ラムに従って加工処理される。
このアクセス手段1は、また、他のアクセス手段2〜4
を制御する。このために、コマンド・ステータスレジス
タ5を具備しており、これに制御のための指令を格納す
るとともに、これにアクセス手段2〜4の状態を表わす
データが格納され、このデータからアクセス手段2〜4
の状態を把握する。すなわち、アクセス手段1はアクセ
ス手段2〜4の状態に応じてコマンド・ステータスレジ
スタ5のコマンドレジスタにコマンドデータを書き込み
、これらアクセス手段2〜4に指令を与える。指令を受
けたアクセス手段2〜4は与えた指令を実行するととも
に、現在の状態を表わすステータスデータをコマンド・
ステータスレジスタ5のステータスレジスタに書き込み
、アクセス手段1にこの状態を報告する。
アクセス手段2はアクセス手段1からの各指令毎の動作
プログラムを格納したRAM19を具備しており、アク
セス手段1から指令があると、これに応じた動作プログ
ラムを実行する。
なお、アクセス切換回路11.12も、アクセス手段1
からの指令に応じて切り換わる。
次に、この実施例の′動作の一例を第2図により説明す
る。第2図では、かかる動作をステップ1〜4の4つの
例として示しており、第1図に対応するブロックには同
一符号をつけている。
第2図において、ステップ1はA/D変換回路14から
のディジタルデータの取り込みとモニタ16での表示動
作であって、これらは同時に行なわれる。
アクセス手段1は、アクセス手段3にディジタルデータ
を取り込む指令、アクセス手段3が映像メモリ6を書込
みアクセスするためのアクセス切換回路11への指令、
およびアクセス手段1が処理メモリ10を書込みアクセ
スするためのアクセス切換回路12への指令を同時にコ
マンド・ステータスレジスタ5のコマンドレジスタに書
き込む。
これにより、アクセス手段3はA/D変換回路14から
ディジタルデータを取り込み、アクセス切換回路11を
介して映像メモリ6をアクセスしてこのディジタルデー
タを書き込む。これと並行に、アクセス手段Iはアクセ
ス切換回路12を介して処理メモリ10をアクセスし、
RAM18を用いて加工処理した表示すべきディジタル
データを処理メモリ10に書き込む。処理メモリ10で
のこの書込みが完了すると、アクセス手段lは、アクセ
ス手段4が処理メモリ10を読取りアクセスするための
アクセス切換回路12への指令およびアクセス手段4へ
のモニタ16の画像表示のための指令をコマンド・ステ
ータスレジスタ5のコマンドレジスタで上記実行された
指令と書き換える。
これにより、アクセス手段4はアクセス切換回路12を
介して処理メモリ10から加工処理済みのディジタルデ
ータを読み取り、D/A変換回路15に供給してモニタ
16での画像表示を行なわせる。
一方、アクセス手段1は、コマンド・ステータスレジス
タ5のステータスレジスタに格納されているステータス
データにより、アクセス手段3の状態を監視しており、
アクセス手段3の映像メモリ6への書込みアクセスが完
了すると、アクセス手段lはこれを検知してステップ1
を終結させる。
ステップ2は、ステップ1で映像メモリ6に書き込まれ
たディジタルデータの加工処理とモニタ16での画像表
示処理である。
このステップ2においても、ステップ1と同様に、アク
セス手段1が表示すべき処理済みのディジタルデータを
処理メモリ10に書き込み、それが終了した後、コマン
ド・ステータスレジスタ5のコマンドレジスタに指令を
書き込み、アクセス手段4が処理メモリ10を読取りア
クセスするようにする画像表示処理が行なわれる。
このコマンドレジスタには、上記の指令とともに、アク
セス手段2が映像メモリ6を読取りアクセスするための
アクセス切換回路11への指令やアクセス手段2への処
理指令がアクセス手段1によって書き込まれる。これに
より、上記の表示処理と並行に、アクセス手段2は映像
メモリ6からアクセス切換回路11を介してディジタル
データを読み取り、コマンド・ステータスレジスタ5の
コマンドレジスタに格納された上記の処理指令に対応し
たRAM19の動作プログラムを実行して読み取ったデ
ィジタルデータを加工処理する。これとともに、アクセ
ス手段1はアクセス手段2が処理メモリ7を書込みアク
セスするためのアクセス切換回路12への指令をコマン
ド・ステータスレジスタ5のコマンドレジスタに書き込
む。
映像メモリ6から読み取られてアクセス手段2で加工処
理されたディジタルデータは順次アクセス切換回路12
を通って処理メモリ7に書き込まれる。アクセス手段2
が動作プログラムを実行し終ると、コマンド・ステータ
スレジスタ5のステータスレジスタに書き込まれるその
旨のステータスデータにより、アクセス手段1はアクセ
ス手段2が処理動作を完了したことを検知し、ステップ
2を終結させる。
ステップ3はアクセス手段1.2によるディジタルデー
タの処理および画像表示処理を行なうものである。
アクセス手段1は、上記同様にして、コマンド・ステー
タスレジスタ5のコマンドレジスタに所定の指令を書き
込む。これにより、アクセス手段2は、アクセス切換回
路12を介して処理メモリ7を読取りアクセスし、コマ
ンド・ステータスレジスタ5のコマンドレジスタに格納
された指令に対するRAM19中の動作プログラムによ
って処理メモリ7から読み取られたディジタルデータを
加工処理するとともに、この加工処理されたディジタル
データをアクセス切換回路12を介して処理メモリ8に
書込みアクセスする。
また、アクセス手段1は、コマンド・ステータスレジス
タ5のコマンドレジスタに上記の各指令を書き込んだ後
、アクセス切換回路11を介して映像メモリ6を読取り
アクセスし、読み取ったディジタルデータを、RAM1
Bを用い、ROM17に格納されているプログラムに従
って加工処理する。処理されたディジタルデータは、ア
クセス手段1が処理メモリ9を書込みアクセスすること
により、アクセス切換回路12を介して処理メモリ9に
書き込まれる。
このとき、アクセス手段4は、コマンド・ステータスレ
ジスタ5のコマンドレジスタに格納されている指令によ
り、処理メモリ10から処理済みのディジタルデータを
読み取ってD/A変換回路15に送る。
アクセス手段1は、ディジタルデータの処理が終了した
後、コマンド・ステータスレジスタ5のステータスレジ
スタでのアクセス手段2の状aを示すステータスデータ
を読み取り、アクセス手段2の動作プログラムによる処
理動作が完了すると、これを検知してステップ3を終結
させる。
ステップ4は入力ディジタルデータの取り込み、ディジ
タルデータの加工処理および画像表示を行なうものであ
る。
アクセス手段1は、上記のようにして、コマンド・ステ
ータスレジスタ5のコマンドレジスタに所定の指令を書
き込む。
これにより、アクセス手段2は処理メモリ7からディジ
タルデータを読み取って加工処理し、処理メモリ8に書
き込む。これと同時に、アクセスメモリ3はA/D変換
回路14からディジタルデータを読み取り、映像メモリ
6に書き込む。一方、アクセス手段1は、コマンド・ス
テータスレジスタ5のコマンドレジスタへの上記の指令
書込みが終了すると、処理メモリ10に表示すべきディ
ジタルデータを書き込み、しかる後、このディジタルデ
ータによる画像表示が行なわれるように、アクセス手段
4に処理メモリ10の読取りアクセスを行なわせる。
その後、アクセス手段1が、コマンド・ステータスレジ
スタ5のステータスレジスタにおけるステータスデータ
により、アクセス手段2.3の動作が完了したことを検
知すると、ステップ4を終結させる。
画像データを入力して処理し、その処理データを表示す
る場合には、この画像データに対して必要とする処理に
応じて、ステップ1〜4のうちの必要なステップが実行
される。
以上のように、この実施例では、アクセス手段1.2と
アクセス手段3とアクセス手段4とは互いに並行した同
時動作が可能であって、1つのアクセス手段が他のアク
セス手段を状態監視して制御するから、各アクセス手段
の動作タイミングを最適に配分することにより、複数の
処理の同時実行が可能となり、画像処理時間を大幅に短
縮化できる。
また、映像メモリ6や処理メモリ7〜10は1つのバス
を有するだけでよいので、これらの構成が簡単となるし
、アクセス切換回路も簡単な回路構成ですみ、装置の低
価格化、小規模化を実現できる。
なお、上記実施例では、処理メモリを4個としたが、こ
の個数は一例を示すものであって、これ以外の個数であ
ってもよいし、また、アクセス手段1.2は、第2図に
示す各ステップで、図示するように処理メモリに対して
のみアクセスするとは限られるものではない。アクセス
手段4も、映像メモリ6、処理メモリ7〜10のいずれ
からもディジタルデータを読み取ることができることは
いうまでもない。
第3図は本発明による画像処理装置の他の実施例を示す
ブロック図であって、13A−13Dはビデオカメラ、
20はカメラセレクタ、21は外部入出力装置であって
、第1図に対応する部分には同一符号をつけている。
この実施例は、4台のビデオカメラからの映像信号を加
工処理できるようにしたものである。
第3図において、第1図に示した実施例と同様に、アク
セス手段2〜4やアクセス切換回路11゜12は、コマ
ンド・ステータスレジスタ5におけるコマンドレジスタ
にアクセス手段1によって書き込まれた指令に応じて制
御されるが、さらに、映像信号源として4台のビデオカ
メラ13A〜13Dが設けられ、コマンド・ステータス
レジスタ5のコマンドレジスタに格納された指令に基づ
いて、カメラセレクタ20がビデオカメラ13A〜13
Dの1つを選択する。
カメラセレクタ20で選択されたビデオカメラからの出
力信号は、A/D変換回路14でディジタル化された後
、アクセス手段3によって映像メモリ6に書き込まれる
。アクセス手段1は、コマンド・ステータスレジスタ4
のステータスレジス夕におけるステータスデータにより
、アクセス手段2〜4、アクセス切換回路11.12お
よびカメラセレクタ20の状態を監視しており、アクセ
ス手段3が映像メモリ6への書込みアクセスを完了する
と、アクセス手段1または2が映像メモリ6からディジ
タルデータを読み出して加工処理し、処理メモリ7〜1
0のいずれか1つに書き込む。
アクセス手段4は映像メモリ6、処理メモリ7〜10の
いずれか1つからディジタルデータを読み取り、D/A
変換回路15に供給する。D/A変換回路15からはア
ナログの映像信号が出力され、モニタ16に供給されて
画像表示がなされる。
外部入出力装置21は、外部機器(図示せず)からのデ
ィジタルデータを入力し、あるいは、アクセス手段1.
2で加工処理されたディジタルデータを外部機器に出力
する。
次に、ビデオカメラ13A〜13Dから出力される映像
信号についてのこの実施例の処理動作を、第4図を用い
て説明する。なお、カメラセレクタ20はビデオカメラ
13A〜13Dを順番に選択するものであって、その選
択順番は任意でよいが、ここでは、ビデオカメラ13A
、13B、13C。
130の順に選択するものとする。
まず、カメラセレクタ20がビデオカメラ13Aを選択
すると、これによるディジタルデータがアクセス手段3
によって映像メモリ6に書き込まれる(ステップ101
)。この書込みが終了するとくステップ102)、アク
セス手段1はコマンド・ステータスレジスタ5のステー
タスレジスタにおけるステータスデータによってこれを
確認し、映像メモリ6から必要なディジタルデータを読
み取って処理メモリ7に書き込む(ステップ103)こ
の書込みが終了すると、アクセス手段1はコマンド・ス
テータスレジスタ5に指令を書き込み、カメラセレクタ
20が次のビデオカメラ13Bを選択するようにして、
アクセス手段3によってこのビデオカメラ13Bの出力
によるディジタルデータを映像メモリ6に書き込ませる
。これと同時に、アクセス手段1または2は処理メモリ
7のディジタルデータを読み取って加工処理し、処理メ
モリ7に書き込む(ステップ104)。
ビデオカメラ13Bの出力によるディジタルデータの映
像メモリ6への書込みが終了すると(ステップ105)
、このディジタルデータを映像メモリ6から処理メモリ
8に移し、以下、上記と同様にして、ビデオカメラ13
Cの出力によるディジタルデータを映像メモリ6に書き
込むとともに、アクセス手段1または2で処理メモリ8
のディジタルデータを加工処理して処理メモリ9に書き
込み、これら加工処理と書込みが終了すると、映像メモ
リ6のディジタルデータを処理メモリ9に移す。
次に、ビデオカメラ13Dの出力によるディジタルデー
タを映像メモリ6に書き込むとともに、処理メモリ9の
ディジタルデータをアクセス手段1または2で加工処理
しくステップ106)、映像メモリ6での書込みが終了
すると(ステップ107)、この映像メモリ6のディジ
タルデータを処理メモリ10に移しくステップ108)
、このディジタルデータをアクセス手段lまたは2で加
工処理して処理メモリ10に書き込む(ステップ109
)。
このようにして、ビデオカメラ13A〜13Dの出力に
よるディジタルデータは、夫々加工処理されて別々の処
理メモリ7〜10に格納される。
加工処理されたこれらディジタルデータは、アクセス手
段1によってコマンド・ステータスレジスタ5のコマン
ドレジスタに書き込まれる指令により、アクセス手段4
で読み取られてD/A変換回路15に供給され、アナロ
グの映像信号に変換されてモニタ16に供給され、画像
表示が行なわれるが、必要があれば、これら処理メモリ
7〜10のディジタルデータを読み取って、外部入出力
装置21により、外部機器に供給するようにしてもよい
(ステップ110)。アクセス手段4は、処理メモリ7
のディジタルデータが加工処理されると、直ちにこのデ
ィジタルデータを読み取り、以下同様に、処理メモリ8
,9.10のディジタルデータを順次読み取るようにし
てもよい。
なお、外部入出力装置21を介して外部機器からディジ
タルデータが入力される場合も同様であって、このディ
ジタルデータは一旦RAM1Bに格納され、アクセス手
段1で加工処理された後、処理メモリ7〜10のいずれ
かに格納される。
また、ビデオカメラの使用台数としては、4台以外でも
よく、この台数に応じて処理メモリの個数が設定される
し、さらに処理メモリを付加することにより、各ディジ
タルデータに対し、第2図に示した各ステップの処理が
可能であることはいうまでもない。
以上のように、この実施例においても、アクセス手段1
または2、アクセス手段3およびアクセス手段4は同時
に異なるメモリをアクセスできるから、ビデオカメラか
らの入力とメモリ中のディジタルデータの加工処理とは
同時に行なうことができ、複数台のビデオカメラの出力
の加工処理を迅速に行なうことができるし、また、ビデ
オカメラ毎に処理メモリが設けられ、各ビデオカメラの
出力の加工処理が互いに独立にできて、高解像度でかつ
広範囲の映像情報の加工処理が可能となる。
〔発明の効果〕
以上説明したように、本発明によれば、複数個のアクセ
ス手段のうちの1つで他のアクセス手段を制御すること
により、2以上のアクセス手段からの同時アクセスが可
能となり、これらアクセス手段のアクセスタイミングを
最適に配分することにより、データの加工処理が迅速化
されるし、メモリなどの構成を簡略化できる。
また、複数個の映像入力に対しても、映像入力と映像デ
ータの加工処理との同時実行が可能となり、処理時間を
大幅に短縮できる。
【図面の簡単な説明】
第1図は本発明による画像処理装置の一実施例を示すブ
ロック図、第2図はこの実施例の動作を示す図、第3図
は本発明による画像処理装置の他の実施例を示すブロッ
ク図、第4図はこの実施例の動作を示すフローチャート
である。 1〜4・・・・・・アクセス手段、5・・・・・・コマ
ンド・ステータスレジスタ、6・・・・・・映像メモリ
、7〜10・・・・・・処理メモリ、11.12・・・
・・・アクセス切換回路、 3゜ 13A〜1 3D・・・・・・ビデオカメラ、 6 ・・・・・・モニタ、 O・・・・・・カメラセレクタ。 7 8 第 2 図 一一一一一一データの流れ 第 図

Claims (1)

  1. 【特許請求の範囲】 1、ディジタルデータに変換された映像信号を映像メモ
    リに書き込む第1の手段を備え、該映像メモリから該デ
    ィジタルデータを読み取って加工処理する画像処理装置
    において、加工処理された該ディジタルデータを記憶す
    る複数の処理メモリと、 該映像メモリと該処理メモリとをアクセスする複数の第
    2の手段と を設け、該第2の手段の1つが該第1の手段および残り
    の該第2の手段を制御し、該第1,第2の手段から該映
    像メモリおよび該処理メモリをアクセス可能に構成した
    ことを特徴とする画像処理装置。 2、請求項1において、前記映像メモリと前記処理メモ
    リ毎に前記第1,第2の手段からのアクセスを切り換え
    るアクセス切換回路を設けたことを特徴とする画像処理
    装置。 3、ディジタルデータに変換された複数の映像信号の1
    つを選択する手段と、選択された該ディジタルデータを
    映像メモリに書き込む第1の手段とを備え、該映像メモ
    リから該ディジタルデータを読み取って加工処理する画
    像処理装置において、 加工処理された該ディジタルデータを記憶する複数の処
    理メモリと、 該映像メモリと該処理メモリとをアクセスする複数の第
    2の手段と を設け、該第2の手段の1つが該第1の手段および残り
    の該第2の手段を制御する手段を備え、 該第1の手段による該ディジタルデータの該映像メモリ
    への書込みと該第2の手段による既に取り込まれた該デ
    ィジタルデータの加工処理とを同時に行なうことができ
    るように構成したことを特徴とする画像処理装置。 4、請求項3において、前記映像メモリと前記処理メモ
    リ毎に前記第1,第2の手段からのアクセスを切り換え
    るアクセス切換回路を設けたことを特徴とする画像処理
    装置。 5、請求項3または4において、 前記処理メモリは前記映像信号毎に設けられ、夫々の加
    工処理された前記ディジタルデータが異なる前記処理メ
    モリに記憶されることを特徴とする画像処理装置。
JP2027176A 1990-02-08 1990-02-08 画像処理装置 Pending JPH03232070A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2027176A JPH03232070A (ja) 1990-02-08 1990-02-08 画像処理装置
US07/647,755 US5125044A (en) 1990-02-08 1991-01-30 Image processing apparatus and method in which a plurality of access circuits can simultaneously perform access operations
DE4103880A DE4103880C2 (de) 1990-02-08 1991-02-08 Bildverarbeitungsgerät und -verfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2027176A JPH03232070A (ja) 1990-02-08 1990-02-08 画像処理装置

Publications (1)

Publication Number Publication Date
JPH03232070A true JPH03232070A (ja) 1991-10-16

Family

ID=12213761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2027176A Pending JPH03232070A (ja) 1990-02-08 1990-02-08 画像処理装置

Country Status (3)

Country Link
US (1) US5125044A (ja)
JP (1) JPH03232070A (ja)
DE (1) DE4103880C2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7610452B1 (en) * 1989-10-31 2009-10-27 Canon Kabushiki Kaisha Data processing system wherein data is stored in a memory and an external storage in parallel
US5185876A (en) * 1990-03-14 1993-02-09 Micro Technology, Inc. Buffering system for dynamically providing data to multiple storage elements
US5606707A (en) * 1994-09-30 1997-02-25 Martin Marietta Corporation Real-time image processor
US6330644B1 (en) 1994-10-27 2001-12-11 Canon Kabushiki Kaisha Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means
GB2329546B (en) * 1997-04-01 2001-06-13 Koninkl Philips Electronics Nv Device for distributing video signals
JP2002247566A (ja) * 2000-11-30 2002-08-30 Matsushita Electric Ind Co Ltd 画像受信装置、画像送信装置および画像伝送システム
US20040111544A1 (en) * 2002-12-09 2004-06-10 Bennett Dwayne H. Method and apparatus for driving two identical devices with a single UBS port

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058850A (en) * 1974-08-12 1977-11-15 Xerox Corporation Programmable controller
US4484346A (en) * 1980-08-15 1984-11-20 Sternberg Stanley R Neighborhood transformation logic circuitry for an image analyzer system
US4449199A (en) * 1980-11-12 1984-05-15 Diasonics Cardio/Imaging, Inc. Ultrasound scan conversion and memory system
US4438494A (en) * 1981-08-25 1984-03-20 Intel Corporation Apparatus of fault-handling in a multiprocessing system
JPS5979349A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 演算装置
JPS60151789A (ja) * 1984-01-19 1985-08-09 Hitachi Ltd 多機能画像処理プロセツサ
DE3618925A1 (de) * 1986-06-05 1987-12-10 Siemens Ag Anordnung zum verarbeiten von bilddaten
JPS6482275A (en) * 1987-09-25 1989-03-28 Minolta Camera Kk Digital image processor
US4901360A (en) * 1987-10-23 1990-02-13 Hughes Aircraft Company Gated architecture for computer vision machine
US4876651A (en) * 1988-05-11 1989-10-24 Honeywell Inc. Digital map system

Also Published As

Publication number Publication date
US5125044A (en) 1992-06-23
DE4103880A1 (de) 1991-08-14
DE4103880C2 (de) 1996-04-11

Similar Documents

Publication Publication Date Title
JPS58139241A (ja) 画像メモリアクセス方式
JPH05233447A (ja) キャッシュメモリ
US4670788A (en) Gray scale transformation circuit
US5530458A (en) Image memory control device
JPH03232070A (ja) 画像処理装置
US6944696B2 (en) Data processing processor
JPS62118440A (ja) プログラム転送方式
JP2776125B2 (ja) 画像再生装置
JP2626294B2 (ja) カラー画像処理装置
JPH05143720A (ja) カラー画像処理装置
JP2743051B2 (ja) 画像処理装置
JP2922519B2 (ja) ビデオ合成装置
JP2510219B2 (ja) 画像処理装置
JP2861053B2 (ja) 画像処理装置
JP2669432B2 (ja) 画像データ転送装置
JP2853601B2 (ja) 画像処理装置
JPH01116682A (ja) 監視表示装置
US6344849B1 (en) Display control circuit suitable for multi-screen display
JPH0553547A (ja) 表示制御装置
JPS6215642A (ja) 2アクセス方式メモリ装置
JPH06208614A (ja) 画像処理装置
JP3078594B2 (ja) 画像記憶装置
JPH0468459A (ja) ディジタル信号処理装置
JPH09251545A (ja) 画像処理装置
JPH0399317A (ja) 画像処理装置