JPH0399317A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0399317A JPH0399317A JP23568489A JP23568489A JPH0399317A JP H0399317 A JPH0399317 A JP H0399317A JP 23568489 A JP23568489 A JP 23568489A JP 23568489 A JP23568489 A JP 23568489A JP H0399317 A JPH0399317 A JP H0399317A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display device
- image processing
- cpus
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 14
- 238000000034 method Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008707 rearrangement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、２以上の画像処理用ＣＰＵからの画像を、画
像メモリを介して１の画像表示装置で表示させる画像処
理装置に関するものである。
像メモリを介して１の画像表示装置で表示させる画像処
理装置に関するものである。
従来、この種の画像処理装置において、各画像処理用Ｃ
ＰＵからの画像（文字も含む）を上記１の画像表示装置
で表示させる場合、第２図に示すように行っていた。
ＰＵからの画像（文字も含む）を上記１の画像表示装置
で表示させる場合、第２図に示すように行っていた。
すなわち、２つの画像処理用ＣＰＵ１１ａ。
１１ｂのいずれからの画像であるかに拘らず、まず表示
したい画像（画像データ）を表示用ＣＰＵ１２に転送す
る。表示用ＣＰＵ１２は受は取った画像をデータメモリ
１３上に蓄積した後１画像メモリ１４上に再配置し、画
像表示装置１５で表示していた。
したい画像（画像データ）を表示用ＣＰＵ１２に転送す
る。表示用ＣＰＵ１２は受は取った画像をデータメモリ
１３上に蓄積した後１画像メモリ１４上に再配置し、画
像表示装置１５で表示していた。
例えば、第３図に示すような２つの画像を１つに合わせ
て表示するとき、表示用ＣＰＵ１２が、原画像１と原画
像２とを２つの画像処理用ＣＰＵ１１ａ、ｌｌｂから受
は取ってデータメモリ１３上に蓄積した後に並べかえの
処理を行い１画像メモリ１４に合成画像として書き込み
、画像表示装置１５で表示していた。
て表示するとき、表示用ＣＰＵ１２が、原画像１と原画
像２とを２つの画像処理用ＣＰＵ１１ａ、ｌｌｂから受
は取ってデータメモリ１３上に蓄積した後に並べかえの
処理を行い１画像メモリ１４に合成画像として書き込み
、画像表示装置１５で表示していた。
また従来、複数の画像処理用ＣＰＵ１１ａ。
１１ｂのうちの１つを上記表示用ＣＰＵ１２に兼用させ
、同様に画像表示させるものもあった。
、同様に画像表示させるものもあった。
なお、いずれのものにあっても、画像処理用ＣＰＵ１１
ａ、ｌｌｂは画像処理装置全体を制御する図示しないｃ
ｒｔｒ （ｔＪ！ｃｐｕという）により制御される。
ａ、ｌｌｂは画像処理装置全体を制御する図示しないｃ
ｒｔｒ （ｔＪ！ｃｐｕという）により制御される。
親ＣＰＵは画像処理用ＣＰＵ１１ａ、ｌｌｂの何れか一
方が兼ねる場合もある。
方が兼ねる場合もある。
上記従来技術では、画像処理用ＣＰＵ１１ａ。
１１ｂから画像が出力されてから画像表示装置１５に表
示されるまでの表示速度の点について、配慮がされてお
らず、この表示速度が画像処理の速度に比して遅く、装
置全体の処理速度が劣るという問題があった。
示されるまでの表示速度の点について、配慮がされてお
らず、この表示速度が画像処理の速度に比して遅く、装
置全体の処理速度が劣るという問題があった。
すなわち前者の方法（第２図に示す方法）では、各画像
処理用ＣＰＵ１１ａ、ｌｌｂから画像は全て表示専用の
ＣＰＵ （表示用ＣＰＵ１２）により制御されてデータ
メモリ１３２画像メモリ１４を介し１画像表示装置１５
に送られ、表示するようになっている。このため、各画
像処理用ＣＰＵ１１ａ、ｌｌｂからの画像が実際に画像
表示装置１５で表示されるまでに時間がかかるという問
題点があった。特に、第３図に示すような２つの画像を
１つに合わせて表示するとき、並べかえ処理を行わなけ
ればならず１画像表示されるまでの時間が著しくかかっ
た。
処理用ＣＰＵ１１ａ、ｌｌｂから画像は全て表示専用の
ＣＰＵ （表示用ＣＰＵ１２）により制御されてデータ
メモリ１３２画像メモリ１４を介し１画像表示装置１５
に送られ、表示するようになっている。このため、各画
像処理用ＣＰＵ１１ａ、ｌｌｂからの画像が実際に画像
表示装置１５で表示されるまでに時間がかかるという問
題点があった。特に、第３図に示すような２つの画像を
１つに合わせて表示するとき、並べかえ処理を行わなけ
ればならず１画像表示されるまでの時間が著しくかかっ
た。
また後者の方法では１表示用ＣＰＵ１２に兼用された画
像処理用ＣＰＵ１１ａ （又は１１ｂ）は。
像処理用ＣＰＵ１１ａ （又は１１ｂ）は。
本来の画像処理の後に、副画像処理用ＣＰＵとなる画像
処理用ＣＰＵ１１ｂ （又は１１ａ）から送られてくる
画像の表示のための制御をも行うので。
処理用ＣＰＵ１１ｂ （又は１１ａ）から送られてくる
画像の表示のための制御をも行うので。
処理負担が大きく１画像表示装置全体としての処理速度
が前者の方法に比べて先に低下するという問題点があっ
た。
が前者の方法に比べて先に低下するという問題点があっ
た。
本発明の目的は、２以上の画像処理用ＣＰＵからの画像
を１の画像表示装置で表示する場合に、各画像処理用Ｃ
ＰＵからの画像が実際に画像表示装置で表示されるまで
の時間を短縮することができる画像処理装置を提供する
ことにある。
を１の画像表示装置で表示する場合に、各画像処理用Ｃ
ＰＵからの画像が実際に画像表示装置で表示されるまで
の時間を短縮することができる画像処理装置を提供する
ことにある。
上記目的は２２以上の画像処理用ＣＰＵからの画像を、
画像メモリを介して１の画像表示装置で表示させる画像
処理装置において、前記各画像処理用ＣＰＵからの画像
が前記画像メモリを介して即時に前記画像表示装置で表
示されるべく前記各画像処理用ＣＰＵ及び画像表示装置
からの指令信号を調停して前記画像メモリへの書込み及
び同画像メモリから前記画像表示装置への読出し動作を
行わせる調停回路を設けることにより達成される。
画像メモリを介して１の画像表示装置で表示させる画像
処理装置において、前記各画像処理用ＣＰＵからの画像
が前記画像メモリを介して即時に前記画像表示装置で表
示されるべく前記各画像処理用ＣＰＵ及び画像表示装置
からの指令信号を調停して前記画像メモリへの書込み及
び同画像メモリから前記画像表示装置への読出し動作を
行わせる調停回路を設けることにより達成される。
２以上の画像処理用ＣＰＵからの書込み指令信号を、例
えば定期的な画像表示装置からの読み出し信号１通常２
画像データの１画素読込み毎に発生する同期信号の間に
調停回路に割り込ませる。
えば定期的な画像表示装置からの読み出し信号１通常２
画像データの１画素読込み毎に発生する同期信号の間に
調停回路に割り込ませる。
調停回路は、割込み入力された各画像処理用ＣＰＵ及び
画像表示装置からの指令信号を調停する。例えば１の画
像処理用ＣＰＵから画像メモリへの画像データの書込み
又は画像表示装置からの読出し指令による画像表示装置
への画像データの読出しを実行中のときは、書込み応答
を他の面像処理用ＣＰＵに出さず、その画像処理用ＣＰ
Ｕからの書込み指令を受は付けない。これにより、従来
装置のように画像表示専用のＣＰＵやデータメモリを介
することなく画像メモリに直接書込み、画像表示装置で
表示させるので、２以上の画像処理用ＣＰＵからの画像
を１の画像表示装置で表示する場合に、各画像処理用Ｃ
ＰＵからの画像が実際に画像表示装置で表示されるまで
の時間を短縮することができる。
画像表示装置からの指令信号を調停する。例えば１の画
像処理用ＣＰＵから画像メモリへの画像データの書込み
又は画像表示装置からの読出し指令による画像表示装置
への画像データの読出しを実行中のときは、書込み応答
を他の面像処理用ＣＰＵに出さず、その画像処理用ＣＰ
Ｕからの書込み指令を受は付けない。これにより、従来
装置のように画像表示専用のＣＰＵやデータメモリを介
することなく画像メモリに直接書込み、画像表示装置で
表示させるので、２以上の画像処理用ＣＰＵからの画像
を１の画像表示装置で表示する場合に、各画像処理用Ｃ
ＰＵからの画像が実際に画像表示装置で表示されるまで
の時間を短縮することができる。
以下、図面を参照して本発明の詳細な説明する。第１図
は、本発明による画像処理装置の一実施例の要部を示す
ブロック図で１図中１１ａ。
は、本発明による画像処理装置の一実施例の要部を示す
ブロック図で１図中１１ａ。
１１ｂは画像処理用ＣＰＵ、１４は画像メモリ、１５は
画像表示装置である。これらは、本発明では後述調停回
路での制御（調停）が加わること以外は第２図中のもの
と特に変わるところはない。
画像表示装置である。これらは、本発明では後述調停回
路での制御（調停）が加わること以外は第２図中のもの
と特に変わるところはない。
また、画像処理用ＣＰＵ１１ａ、ｌｌｂが前記親ＣＰＵ
により制御されることも第２図に示した従来例と同様で
ある。
により制御されることも第２図に示した従来例と同様で
ある。
２１は調停回路で５図示するように信号線８１〜Ｓ４を
介して画像処理用ＣＰＵ１１ａ、ｌｌｂ、画像メモリ１
４及び画像表示装置１５に各々接続され１画像処理用Ｃ
ＰＵ１１ａ、ｌｌｂからの画像データＤｉ、Ｄ２を下記
するように調停しつつ、画像メモリ１４に書き込み、画
像表示装置１５に読み出させて画像表示させる。ここで
、Ｓｌ及びＳ２は調停回路２１９画像処理用ＣＰＵ１１
ａ。
介して画像処理用ＣＰＵ１１ａ、ｌｌｂ、画像メモリ１
４及び画像表示装置１５に各々接続され１画像処理用Ｃ
ＰＵ１１ａ、ｌｌｂからの画像データＤｉ、Ｄ２を下記
するように調停しつつ、画像メモリ１４に書き込み、画
像表示装置１５に読み出させて画像表示させる。ここで
、Ｓｌ及びＳ２は調停回路２１９画像処理用ＣＰＵ１１
ａ。
１１ｂ間の書込み指令信号線及び書込み応答信号線、Ｓ
３は調停回路２１１画像メモリ１４間の書込み読出し指
令信号線、Ｓ４は調停回路２１２画像表示装置１５間の
読出し指令信号線である。またＤ３は、画像メモリ１４
から画像表示装置１５に読み出される画像データを示す
。
３は調停回路２１１画像メモリ１４間の書込み読出し指
令信号線、Ｓ４は調停回路２１２画像表示装置１５間の
読出し指令信号線である。またＤ３は、画像メモリ１４
から画像表示装置１５に読み出される画像データを示す
。
次に上述本発明装置の動作について説明する。
画像メモリ１４への画像処理用ＣＰＵ１１ａ。
１１ｂからの書込み指令及び画像表示装置１５への読出
し指令は、その画像メモリ１４と書込み読出し指令信号
線Ｓ３で接続された調停回路２１を通して全て行われる
。
し指令は、その画像メモリ１４と書込み読出し指令信号
線Ｓ３で接続された調停回路２１を通して全て行われる
。
画像表示装置１５からの読出し指令は、画像表示装置１
５からの１画素分の画像データ読込み毎に生じる同期信
号に依存して、読み出し指令信号線Ｓ４を通して調停回
路４に送られる。
５からの１画素分の画像データ読込み毎に生じる同期信
号に依存して、読み出し指令信号線Ｓ４を通して調停回
路４に送られる。
一方、画像処理用ＣＰＵ１１ａ、ｌｌｂからの書込み指
令は、不定期に書込指令信号線Ｓ１を通して調停回路２
１へ送られる。調停回路２１は、いずれかの書込み指令
信号線Ｓ１からの書込み指令による画像データＤ１又は
Ｄ２の書き込み、あるいは読出し指令信号ｌｓ４からの
読出し指令による画像データＤ３の読出しを実行中のと
きは、書込み応答信号線Ｓ２から応答信号を出さず、上
記画像処理用ＣＰＵ１１ａ、ｌｌｂからの書込み指令を
受は付けない。
令は、不定期に書込指令信号線Ｓ１を通して調停回路２
１へ送られる。調停回路２１は、いずれかの書込み指令
信号線Ｓ１からの書込み指令による画像データＤ１又は
Ｄ２の書き込み、あるいは読出し指令信号ｌｓ４からの
読出し指令による画像データＤ３の読出しを実行中のと
きは、書込み応答信号線Ｓ２から応答信号を出さず、上
記画像処理用ＣＰＵ１１ａ、ｌｌｂからの書込み指令を
受は付けない。
これにより９画像処理用ＣＰＵＩ １ ａ、 １ ｌ
ｂは画像データＤ１又はＤ２の書込み状態を、画像表示
装置１５は読込み状態を保持する。
ｂは画像データＤ１又はＤ２の書込み状態を、画像表示
装置１５は読込み状態を保持する。
現在実行中の動作が終了すると、書込み応答信号線Ｓ２
から応答信号を出し、上記画像処理用ＣＰＵ１１ａ、ｌ
ｌｂからの書込み指令を受は付ける。
から応答信号を出し、上記画像処理用ＣＰＵ１１ａ、ｌ
ｌｂからの書込み指令を受は付ける。
例えばいま１画像処理用ＣＰＵ１１ａからの書込み指令
が書込み指令信号線Ｓ１を通して調停回路２１へ送られ
ており、調停回路２１は１画像データＤ１の書き込み、
あるいは読み出し指令信号線Ｓ４からの読出し指令によ
る画像データＤ３の読出しを実行中のときは、書込み応
答信号線Ｓ２から応答信号を出さず、上記画像処理用Ｃ
ＰＵ１１ｂからの書込み指令を受は付けない。したがっ
て１画像処理用ＣＰＵＩ １ａは画像データＤ１の書込
み状態を、画像表示装置１５は読込み状態を保持する。
が書込み指令信号線Ｓ１を通して調停回路２１へ送られ
ており、調停回路２１は１画像データＤ１の書き込み、
あるいは読み出し指令信号線Ｓ４からの読出し指令によ
る画像データＤ３の読出しを実行中のときは、書込み応
答信号線Ｓ２から応答信号を出さず、上記画像処理用Ｃ
ＰＵ１１ｂからの書込み指令を受は付けない。したがっ
て１画像処理用ＣＰＵＩ １ａは画像データＤ１の書込
み状態を、画像表示装置１５は読込み状態を保持する。
この動作が終了すると、書込み応答信号線Ｓ２から応答
信号を出し、上記画像処理用ＣＰＵ１１ｂからの書込み
指令を受は付ける。
信号を出し、上記画像処理用ＣＰＵ１１ｂからの書込み
指令を受は付ける。
本発明によれば、調停回路が上述したように画像処理用
ＣＰＵ、画像メモリ及び画像表示装置を調停制御し、従
来装置のように画像表示専用のＣＰＵやデータメモリを
介することなく画像を画像メモリに直接書込み、画像表
示装置で表示させるので、各画像処理用ＣＰＵからの画
像が実際に画像表示装置で表示されるまでの時間を短縮
することができる。特に、第３図に示すような２つの画
像を１つに合わせて表示するとき、親ＣＰＵで画像処理
用ＣＰＵにより画像データを並べかえさせる制御をする
ことにより、合成画像が表示されるまでの時間を大幅に
短縮することができるという効果がある。
ＣＰＵ、画像メモリ及び画像表示装置を調停制御し、従
来装置のように画像表示専用のＣＰＵやデータメモリを
介することなく画像を画像メモリに直接書込み、画像表
示装置で表示させるので、各画像処理用ＣＰＵからの画
像が実際に画像表示装置で表示されるまでの時間を短縮
することができる。特に、第３図に示すような２つの画
像を１つに合わせて表示するとき、親ＣＰＵで画像処理
用ＣＰＵにより画像データを並べかえさせる制御をする
ことにより、合成画像が表示されるまでの時間を大幅に
短縮することができるという効果がある。
第１図は本発明装置の一実施例の要部を示すブロック図
、第２図は従来装置の要部を示すブロック図、第３図は
２つの原画像から１つの合成画像を表示させる場合の説
明図である。 １１ａ、ｌｌｂ・・・画像処理用ＣＰＵ、１４・・・画
像メモリ、１５・・・画像表示装置、２１・・・調停回
路、Ｓｌ・・・書込み指令信号線、Ｓ２・・・書込み応
答信号線、Ｓ３・・・書込み読出し指令信号線、Ｓ４・
・・読出第 １ 国 第３廓 会牧画４尋
、第２図は従来装置の要部を示すブロック図、第３図は
２つの原画像から１つの合成画像を表示させる場合の説
明図である。 １１ａ、ｌｌｂ・・・画像処理用ＣＰＵ、１４・・・画
像メモリ、１５・・・画像表示装置、２１・・・調停回
路、Ｓｌ・・・書込み指令信号線、Ｓ２・・・書込み応
答信号線、Ｓ３・・・書込み読出し指令信号線、Ｓ４・
・・読出第 １ 国 第３廓 会牧画４尋
Claims (1)
- １、２以上の画像処理用ＣＰＵからの画像を、画像メモ
リを介して１の画像表示装置で表示させる画像処理装置
において、前記各画像処理用ＣＰＵからの画像が前記画
像メモリを介して即時に前記画像表示装置で表示される
べく前記各画像処理用ＣＰＵ及び画像表示装置からの指
令信号を調停して前記画像メモリへの書込み及び同画像
メモリから前記画像表示装置への読出し動作を行わせる
調停回路を具備することを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23568489A JPH0399317A (ja) | 1989-09-13 | 1989-09-13 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23568489A JPH0399317A (ja) | 1989-09-13 | 1989-09-13 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0399317A true JPH0399317A (ja) | 1991-04-24 |
Family
ID=16989679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23568489A Pending JPH0399317A (ja) | 1989-09-13 | 1989-09-13 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0399317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098483A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Electric Works Co Ltd | 画像表示方法、および表示器 |
| JP2019033503A (ja) * | 2012-08-20 | 2019-02-28 | ウォルジエン エルエルシー | ビデオ通話センター |
-
1989
- 1989-09-13 JP JP23568489A patent/JPH0399317A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098483A (ja) * | 2008-10-15 | 2010-04-30 | Panasonic Electric Works Co Ltd | 画像表示方法、および表示器 |
| JP2019033503A (ja) * | 2012-08-20 | 2019-02-28 | ウォルジエン エルエルシー | ビデオ通話センター |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030184550A1 (en) | Virtual frame buffer control system | |
| JPH0399317A (ja) | 画像処理装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| US5239626A (en) | Display and drawing control system | |
| JPH036510B2 (ja) | ||
| JPH01164994A (ja) | 表示装置 | |
| JP2776125B2 (ja) | 画像再生装置 | |
| KR930001026B1 (ko) | 영상 처리 시스템 | |
| JPH02216570A (ja) | ディバイス制御装置の制御方式 | |
| JP2000098996A (ja) | 画像表示装置 | |
| JPH0612368A (ja) | 高精細画像処理装置 | |
| JPH01140272A (ja) | 画像処理装置 | |
| JPH04151195A (ja) | 画像表示装置 | |
| JPH03188545A (ja) | 画像メモリ制御装置 | |
| JPH01276196A (ja) | 画像表示制御装置 | |
| JPH0340044A (ja) | 画像メモリシステム | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH054694B2 (ja) | ||
| JPH03248225A (ja) | 表示装置 | |
| JPH01155429A (ja) | マルチウィンドウ表示方式 | |
| JPH0227415A (ja) | コンピュータシステム | |
| JPS60263226A (ja) | 表示制御装置 | |
| JPS62272321A (ja) | 表示方式 | |
| JPS63206878A (ja) | イメ−ジ処理装置 |