KR930001026B1 - 영상 처리 시스템 - Google Patents

영상 처리 시스템 Download PDF

Info

Publication number
KR930001026B1
KR930001026B1 KR1019900006874A KR900006874A KR930001026B1 KR 930001026 B1 KR930001026 B1 KR 930001026B1 KR 1019900006874 A KR1019900006874 A KR 1019900006874A KR 900006874 A KR900006874 A KR 900006874A KR 930001026 B1 KR930001026 B1 KR 930001026B1
Authority
KR
South Korea
Prior art keywords
memory
processor
data
unit
signal processing
Prior art date
Application number
KR1019900006874A
Other languages
English (en)
Other versions
KR910020587A (ko
Inventor
조장희
나종범
Original Assignee
한국과학기술원
이상수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 이상수 filed Critical 한국과학기술원
Priority to KR1019900006874A priority Critical patent/KR930001026B1/ko
Publication of KR910020587A publication Critical patent/KR910020587A/ko
Application granted granted Critical
Publication of KR930001026B1 publication Critical patent/KR930001026B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Processing Or Creating Images (AREA)
  • Image Generation (AREA)

Abstract

내용 없음.

Description

영상처리 시스템
제1도는 종래의 영상처리시스템 구성도.
제2도는 본 발명에 의한 영상처리 시스템의 구성도.
* 도면의 주요부분에 대한 부호의 설명
HB : 호스트버스 GB : GSP버스
DB : DSP버스 A : GSP 호스트인터페이스부
B : 그래픽프로세서 E : 오버레이메모리
G : 프레임메모리 J : GSP프로그램메모리
H : 칼라파레트 I : 화면(CRT)
K : 듀얼포트메모리콘트롤러 L : DSP 호스트린터페이스부
M : 신호처리프로세서 N : DSP프로그램메모리
O : 데이타 메모리 P : DSP데이타메모리
1 : 영상도시부 2 : 신호처리부
3 : 공유메모리부
본 발명은 신호처리프로세서(Digital Signal Processor; DSP)와 그래픽 프로세서(Graphic System Processor; GSP)의 독립 사용이 가능한 영상처리시스템에 관한것이다.
종래의 영상처리시스템은 제1도에서 보는 바와같이 호스트버스(HB), GSP호스트인터페이스부(A), 그래픽프로세서(B), 오버레이메모리(E), 프레임메모리(G), GSP프로그램메모리(J), 신호처리프로세서(C), DSP메모리(D), 칼라파레트(H), 화면(I)으로 구성된다.
여기서 이 신호처리시스템의 동작을 설명하면, 신호처리프로세서(C)가 그래픽프로세서(B)에 종속적으로 동작하도록 되어 있다.
즉, 그래픽프로세서(B)가 호스트버스(HB)와 GSP 호스트인터페이스부(A)를 통하여 데이타와 프로그램 등을 호스트로부터 받아서 데이타는 곧바로 오버레이메모리 (E), 프레임메모리(G) 또는 신호처리프로세서(C)를 거쳐서 DSP메모리(D)에 저장하며, 프로그램은 GSP프로그램메모리(J)에 저장하게된다.
데이타의 처리 및 도시를 위하여 호스트가 호스트버스(HB)와 GSP호스트인터페이스부(A)를 거쳐서 그랙픽프로세서(B)에 수행명령을 내리고, 이 그래픽프로세서 (B)는 GSP프로그램메모리(J)의 내용을 수행하게 되는데 오버레이메모리(E)와 프레임메모리(G)의 내용을 처리하기 위해서는 반드시 신호처리프로세서(C)를 거쳐서 DSP메모리(D)로 전달되어야 하며, 이 신호처리프로세서(C)는 그래픽프로세서(B)로 부터 수행명령을 받아서 DSP메모리(D)의 데이타를 처리하고 그 결과를 다시 DSP에 메모리(D)에 적어놓게 된다.
수행이 끝난뒤 신호처리프로세서(C)는 그래픽프로세서(B)에 수행이 끝났음을 알리게되고 그래픽프로세서(B)는 신호처리프로세서(C)를 거쳐서 DSP메모리(D)의 데이타를 오버레이메모리(E) 혹은 프레임메모리(G)로 가져와서 칼라파레트()를 거쳐서 화면(I : CRT)에 도시하게 된다.
이와같이 기존의 영상처리시스템은 신호처리프로세서(M)가 그래픽프로세서 (B)에 종속적으로 동작되도록 설계되어 있어서 신호처리프로세서(M)가 독립적으로 동작 될수가 없었다.
즉, 그래픽프로세서(B)는 데이타의 처리를 위하여 반드시 신호처리프로세서 (M)를 거쳐서 데이타를 DSP데이타 메모리(P)에 처리하기위한 데이타를 갖다 놓아야하고, 처리된 결과를 다시 신호처리프로세서(M)를 거쳐서 가져와야 하기 때문에 데이타 이동에 따른 부수적인 시간이 소요되게 되는 등의 신호처리 시간상의 문제점이 있었다.
본 발명은 상기와 같은 종래의 영상처리 시스템들이 갖고 있던 제결함(그래픽프로세서와 신호처리프로세서의 종속성)을 감안하여, 그래픽프로세서(B)와 신호처리프로세서(M)가 서로 독립적으로 데이타를 처리 수행할수 있도록 하고, 전체시스템을 모듈화하여 시스템의 구성을 용이토록하며, 처리속도를 배가시킬수 있도록 안출한 것으로 이를 첨부도면에 의거 상세히 설명하면 다음과 같다.
본 발명의 영상처리 시스템은 제2도에서와 같이 크게 호스트버스(HB)와 영상도시부(1), 신호처리부(2) 및 공유메모리부(3)로 구성된다.
영상도시부(1)는 GSP호스트인터페이스(A)에 연결된 그래픽프로세서(B)가 GSP버스(GB)를 통하여, 오버레이메모리(E), 프레임메모리(G), GSP프로그램메모리 (J), 칼라파레트(H)에 연결되어 화면(I)으로 영상이 도시되도록 되어 있고, 신호처리부 (2)는 DSP 호스트인터페이스부(L)가 연결된 신호처리프로세서(M)가 DSP버스(DB)를 통하여, DSP프로그램메모리(N) 및 DSP데이타메모리(P)에 동시 연결되며, 영상도시부(1)와 신호처리부(2)의 공용으로 사용되는 공유메모리부(3)는 듀얼포트메모리콘트롤러(Dual Port Memory Controller : K)와 데이타메모리(O)로 구성된다.
이와같이, 그래픽프로세서(B)와 신호처리프로세서(M)가 각각 독립적으로 동작할수 있도록 된 본 발명의 작용, 효과를 설명하면, 본 영상처리시스템은 그래픽프로세서 (B)와 신호처리시스템(M)이 서로 독립적으로 동작하도록 되어 있어서 각 프로세서가 호스트와 데이타와의 프로그램 교환이 가능하게 된다. 즉, 영상도시부(1)의 그래픽프로세서(B)가 호스트버스(HB)와 GSP호스트인터페이스부 (A)를 통하여 데이타를 오버레이 메모리(E)와 프레임메모리(G)로 가져올수도 있고, 프로그램은 GSP프로그램메모리(J)로 가져올수 있도록 되어 있으며, 신호처리부(2)의 신호처리프로세서(M)는 호스트버스(HB)와 DSP호스트인터페이스부(L)를 통하여 데이타를 DSP데이타메모리(P) 혹은 듀얼포트메모리 콘트롤러(K)를 거쳐서 데이타메모리(O)에 가져올수 있고, 프로그램은 DSP프로그램메모리(N)로 가져올수 있게 되어 있다.
한편, 데이타의 처리 및 도시를 위하여 호스트는 그래픽프로세서(B)와 신호처리프로레서(M)에 GSP호스트인터페이스부(A)와 DSP호스트인터페이스부(L)를 거쳐서 수행명령을 내리게 되는데 오버레이메모리(E)와 프레임메모리(G)에 있는 데이타처리를 위하여 그래픽프로세서(B)는 공유메모리부(3)의 데이타메모리(O)에 듀얼 포트메모리콘트롤러(K)를 거쳐서 가져다 놓게 되고, 신호처리프로세서(M)는 가져온 데이타를 처리하여 이 데이타메모리(O)에 다시두면, 그래픽프로세서(B)는 듀얼포트메모리콘트롤러(K)를 거쳐서 오버레이메모리(E) 프레임메모리(G)로 가져가고 이것을 다시 칼라파레트(H)를 이용하여 화면(I)에 도시한다. 또는 곧장 신호처리프로세서(M)가 호스트로부터 DSP호스트인터페이스부(L)를 거쳐서 데이타메모리(O)와 DSP데이타메모리 (P)에 데이타를 가져와서 이것을 처리한뒤, 데이타메모리(O)에 결과를 쓰고 그래픽프로세서(B)로 하여금 오버레이메모리(E) 혹은 프레임메모리(G)로 이동시켜서 앞서와 같이 칼라파레트(H)를 거쳐서 화면(I)에 도시할 수도 있다.
여기서 신호처리프로레서(M)와 그래픽프로세서(B)간의 데이타교환은 GSP호스트인터페이스부(A)와 DSP호스트인터페이스부(L)를 거쳐서 호스트를 거쳐 전송될수도 있지만, 듀얼포트메모리콘트롤러(K)를 거쳐서 데이타메모리(O)를 사용할수도 있다. 그런데 후자를 사용함으로 데이타 전송속도를 높일수 있으며, 그래픽프로세서(B)와 신호처리프로세서(M)가 상호간 수행을 인터럽트(interrupt) 혹은 홀드(hold)를 사용하지 않고도 이룰수 있는 효율적징 방법이 된다.
이와같이 본 발명은 그래픽프로세서와 신호처리프로세서가 서로 독립적으로 데이타를 처리수행할수 있도록 함으로서 각프로세서가 호스트와 데이타와의 프로그램교환이 가능토록하며, 전체시스템을 모듈화하여 시스템의 구성을 용이하게 이룩할수 있는 획기적인 발명인 것이다.

Claims (2)

  1. 영상처리시스템에 있어서, 호스트에 각각 독립적으로 인터페이스되는 영상도시부(1)와 신호처리부(3), 및 상기 영상도시부(1)와 신호처리부(3)간의 데이타와 프로그램을 인터페이스하는 공유메모리부(2)로 구성되고; 상기 영상도시부(1)는 그래픽프로세서(B), 오버레이메모리(E), 프레임메모리(G), GSP프로그램메모리(J), 칼라파레트(H)로 구성되어, 영상도시부(1)의 그래픽프로세서(B)는 호스트를 통하여 오버레이메모리(E)와 프레임메모리(G)에 데이타를 인터페이스하고, GSP프로그램메모리(J)에 프로그램을 인터페이스 하며, 상기 신호처리부(2)는 신호처리프로세서(M), DSP프로그램메모리(N) 및 DSP데이타메모리(P)로 구성되어, 신호처리부(2)의 신호처리프로세서(M)는 호스트를 통하여 DSP데이타메모리(P)에 데이타를 인터페이스하고, DSP프로그램메모리(N)에 프로그램을 인터페이스하며, 상기 공유메모리부(3)는 듀얼포트메모리 콘트롤러(K) 및 데이타메모리(O)로 구성되어, 공유메모리부(3)의 듀얼포트메모리콘트롤러(K)는 영상도시부(1)와 신호처리부(2)의 데이타와 프로그램을 인터페이스함으로써, 그래픽 프로세서(B)와 신호처리 프로세서(M)가 각각 상호독립적으로 호스트와 데이타 및 프로그램을 교환 및 처리할 수 있도록 한 것을 특징으로 하는 영상처리 시스템.
  2. 제1항에 있어서, 영상도시부(1), 신호처리부(3) 및 공유메모리부(2)가 각각 독립된 모듈로 사용 가능하도록 한 것을 특징으로 하는 영상처리 시스템.
KR1019900006874A 1990-05-14 1990-05-14 영상 처리 시스템 KR930001026B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900006874A KR930001026B1 (ko) 1990-05-14 1990-05-14 영상 처리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006874A KR930001026B1 (ko) 1990-05-14 1990-05-14 영상 처리 시스템

Publications (2)

Publication Number Publication Date
KR910020587A KR910020587A (ko) 1991-12-20
KR930001026B1 true KR930001026B1 (ko) 1993-02-12

Family

ID=19299030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006874A KR930001026B1 (ko) 1990-05-14 1990-05-14 영상 처리 시스템

Country Status (1)

Country Link
KR (1) KR930001026B1 (ko)

Also Published As

Publication number Publication date
KR910020587A (ko) 1991-12-20

Similar Documents

Publication Publication Date Title
CA2103988C (en) Method and apparatus for processing interruption
GB2248130A (en) Graphics display unit with downloaded operating program
JPH06124183A (ja) マルチウィンドウシステム
KR930001026B1 (ko) 영상 처리 시스템
JPH0421876B2 (ko)
JPH11353495A (ja) グラフィックス装置とグラフィック方法
JPH0219917A (ja) マルチウィンドウ制御方法及び情報処理装置
JPS62232004A (ja) Ncシステム
JP2530880B2 (ja) グラフィックディスプレイ装置
JPH0399317A (ja) 画像処理装置
JP2698703B2 (ja) マルチポートアダプタ装置
JPS63106078A (ja) 図形処理装置の文字列エコ−表示方法
JP2520485B2 (ja) ドラッギング・ラバ―バンド独立表示方式
JPH01282964A (ja) イメージ処理装置
JPH0440517A (ja) 入出力装置
JPS6442690A (en) Graphic and image display system
JPH0566745A (ja) 画面表示装置
JPH05128264A (ja) フレームバツフア描画装置
JPH03243055A (ja) 画像メモリ制御回路
JPH04492A (ja) ディスプレイ装置
JPS61240286A (ja) モニタ表示制御方式
JPS6167126A (ja) 入出力モニタ分岐装置
JPS6329838A (ja) 表示装置
JPS61148542A (ja) デ−タ処理装置の保守方式
JPH0259927A (ja) 裏画面表示システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970828

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee