JPH03243055A - 画像メモリ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、手書き通信端末機等の画像メモリ制御回路
に関する。

（ロ）従来の技術 一般に、手書き通信端末機では、原稿や手書き情報を表
示するための二次元表示装置（ＣＲＴデイスプレィ）等
を備える一方、このＣＲＴデイスプレィに表示する画像
データを記憶するメモリ（リフレッシュメモリ）を備え
ており、このリフレッシュメモリへのデータの書込みは
、従来、描画機能付きのＣＲＴコントローラを介して行
っている。この種の画像メモリ制御回路は、第２図に示
すように、リフレッシュメモリ１、メモリ制御・同期信
号生成・ビデオ信号生成の機能を有する回路２、描画機
能付ＣＲＴコントローラ３、ＣＰＵ４及びＣＲＴデイス
プレィ５から構成されており、描画機能付ＣＲＴコント
ローラ３とＣＰＵ４はシステムバス６で接続されている
。この画像メモリ制御回路において、リフレッシュメモ
リ１にデータを書き込む場合は、ＣＰＵ４からのコマン
ドを受けて描画機能付ＣＲＴコントローラ３がメモリア
クセス信号及びデータとアドレスを回路２を介してリフ
レッシュメモリｌに与え、アクセスする。

（ハ）発明が解決しようとする課題 上記従来の画像メモリ制御回路の描画機能付ＣＲＴコン
トローラはコマンドを受けて直線、円、その他の描画機
能を有する。しかし、簡単な直線、円等の描画は高速で
実行できるが、複雑な画像を描画する場合は、■座標毎
にコマンドで処理する必要があり、高速で処理し得ない
という問題がある。

この発明は、上記問題点に着目してなされたものであっ
て、ＣＰＵからも直接、メモリをアクセス可能とし、描
画機能付ＣＲＴコントローラの直線、円などの高速描画
の特徴をそのまま生かし、しかも複雑な画像も高速で描
画できる画像メモリ制御回路を提供することを目的とし
ている。

（ニ）課題を解決するための手段及び作用この発明の画
像メモリ制御回路は、二次元表示装置に表示すべき画像
データを記憶するメモリと、描画機能付きで、前記メモ
リにデータを書込むコントローラと、システムバスと、
このシステムバスに接続されるＣＰＵと、前記コントロ
ーラからの書込みデータとＣＰＵからシステムバスを介
しての書込みデータのいずれかを前記メモリにアクセス
するための切替回路と、前記ＣＰＵからアクセス要求が
ある場合に、前記コントローラが描画中であればＣＰＵ
を待機させる回路とから構成されている。

この画像メモリ制御回路では、ＣＰＵから描画機能付コ
ントローラにコマンドが与えられると、描画機能付コン
トローラは描画中の信号を出し、これにより切替回路は
、描画機能付コントローラをメモリに接続し、描画機能
付コントローラからメモリにアクセスが行われる。これ
に対し、ＣＰＵからメモリに対するアクセス要求がある
場合は、描画機能付コントローラが描画中でない場合に
限り、切替回路がシステムバスをメモリに接続し、ＣＰ
Ｕからメモリへのアクセスが実行される。ＣＰＵからア
クセス要求をしても、描画機能付コントローラが描画中
の場合は、ＣＰＵは待機させられる。

（ホ）実施例 以下、実施例により、この発明をさらに詳細に説明する
。

第１図は、この発明の一実施例を示す手書き通信端末機
の画像メモリ制御回路のブロック図である。同図におい
て、第２図と同一番号を付したものは、同一のものを示
している。ＣＰＵ４は、システムバス６を介して描画機
能付ＣＲＴコントローラ３、アドレスデコーダ７、切替
器８にそれぞれ接続されている。描画機能付ＣＲＴコン
トローラ３は、ハス９により切替器８に接続され、切替
器８は、またハス１０により回路２に接続されている。

切替器８は、ＣＰＵ４と描画機能付ＣＲＴコントローラ
３を切り替えて、回路２を介し、リフレッシュメモリ１
に接続するために設けられている。描画機能付ＣＲＴコ
ントローラ３は、ＣＰＵ４からのコマンドを受けて描画
動作を実行し、描画中は、その旨を示す信号Ｓ１を出力
する。

アドレスデコーダ７は、ＣＰＵ４がリフレッシュメモリ
１への直接アクセスを要求し、アドレスを待つアクセス
要求をシステムバス６に送出すると、これを受けて、Ｃ
ＰＵ４からメモリアクセスの要求があった旨の信号８つ
を出力する。この信号Ｓ２はアンドゲート１１に入力さ
れるとともに、切替器１２にも加えられるように接続さ
れている。アンドゲート１１の入力の他端には描画中信
号Ｓ１が加えられており、アンドゲート１１の出力はＣ
ＰＵ４にウェイト信号Ｓ３として入力されている。描画
機能付ＣＲＴコントローラ３からのメモリアクセス信号
Ｓ４として切替器１２に加えられている。切替器１２は
信号Ｓ２、Ｓ４のいずれかを切り替えて、メモリアクセ
ス信号Ｓ、として回路２を介し、リフレッシュメモリ１
に与えられる。なお、切替器８．１２は描画中信号Ｓ１
のオン／オフによって切り替えられる。

この描画メモリ制御回路において、描画機能付ＣＲＴコ
ントローラ３により、リフレッシュメモリｌをアクセス
し、描画データを書き込む場合には、ＣＰＵ４よりシス
テムバス６を介して、描画機能付ＣＲＴコントローラ３
にコマンドを送る。

これによりメモリアクセス信号Ｓ４を出力するとともに
、描画生信号Ｓ１を出力し、切替器８をバス９側に、切
替器１２を信号Ｓ４側に投入させる。

描画機能付ＣＲＴコントローラ３からのアドレス＆デー
タはバス９、切替器８、バス１０、回路２を介してリフ
レッシュメモリ１に与えられ、同様にメモリアクセス信
号Ｓ４は切替器１２より信号Ｓ、として回路２よりリフ
レッシュメモリ１に与えられ、書込み動作が実行される
。

複雑な画像を描画する場合は、ＣＰＵ４よりリフレッシ
ュメモリ１を直接アクセスして描画データを書き込む。

この場合は、各コマンド及びアドレス＆データは、シス
テムバス６に出力される。

そしてアドレスデコーダ７でアクセス要求が解読され、
信号Ｓ２が出力される。この時点で描画生信号Ｓ１がオ
フであればアンドゲート１１を経て信号Ｓ２がウェイト
信号Ｓ、となってＣＰＵ４には加えられない。また、描
画生信号Ｓ、はオフで切替器８はシステムバス６側に、
切替器１２は信号Ｓ２側に投入されるので、ＣＰＵ４か
らのメモリアクセス要求は信号Ｓ２が切替器１２より信
号Ｓ５として回路２を介してリフレッシュメモリｌに与
えられ、またアドレス＆データは、システムバス６、切
替器８、バス１０、回路２を介してリフレッシュメモリ
ｌに加えられるので、ＣＰＵ４によりリフレッシュメモ
リ１に対する直接のアクセスが実行される。

しかし、描画生信号Ｓｌがオンの時は、アンドゲート１
１よりアクセス要求信号Ｓ１がウェイト信号Ｓ３として
出力され、ＣＰＵ４に加えられるので、ＣＰＵ４は描画
生信号ＳＩがオフとなるまで待機することになる。

（へ）発明の効果 この発明によれば、描画機能付コントローラによるメモ
リアクセスの他、ＣＰＵからもメモリを直接アクセスで
きるようにしたので、描画機能付コントローラによる簡
単な円、直線の描画の高速処理の他に、複雑な画像の描
画については、ＣＰＵで実行し、処理速度が低下するの
を防止しているので、全体として高速処理をなせるとい
う利点がある。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す手書き通信端末機
の画像メモリ制御回路を示すブロック図、第２図は、従
来の画像メモリ制御回路を示すフロック図である。 １：リフレッシュメモリ、 ３：描画機能付ＣＲＴコントローラ、 ４：ｃＰＵ、　　　　　　　６：システムバス、８・１
２：切替器、　　　１１：アンドゲート。 第１図

Claims (1)

【特許請求の範囲】
1. （１）二次元表示装置に表示すべき画像データを記憶す
   るメモリと、描画機能付きで、前記メモリにデータを書
   込むコントローラと、システムバスと、このシステムバ
   スに接続されるＣＰＵと、前記コントローラからの書込
   みデータとＣＰＵからシステムバスを介しての書込みデ
   ータのいずれかを前記メモリにアクセスするための切替
   回路と、前記ＣＰＵからアクセス要求がある場合に、前
   記コントローラが描画中であればＣＰＵを待機させる回
   路とを備えたことを特徴とする画像メモリ制御回路。