JPH01145777A - 画像データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ビットマツプ方式を用い、画像データを記憶するのに複
数個のプレーンメモリ構成をとるメモリを備えた画像デ
ータ処理装置における画像データ転送方式に関し、 複数個のプレーンメモリの画像データの転送を複数回行
うことによる処理速度の低下を解消することを目的とし
、 画像データの転送を行う際の、上記プレーンメモリ上の
転送元アドレスと転送先のアドレスを発生するプロセッ
サを有し、各プレーンメモリ毎に上記プロセッサから発
生されたアドレスにより画像データを読み出す際に、該
プロセッサに転送元アドレスと、転送先アドレスとを識
別できるアドレスを発生する手段を備え、上記アドレス
に基づいて、上記プロセッサのデータバスとは独立に、
複数個のメモリから転送元の画像データを読み出し、一
次的に保持する第１のレジスタと、上記複数個のプレー
ンメモリから転送先の画像データを読み出し、一次的に
保持する第２のレジスタと、上記第１のレジスタの内容
と、上記第２のレジスタの内容とを演算する演算部とを
持ち、該演算部での演算結果を上記プロセッサのデータ
バスとは独立に、それぞれのプレーンメモリの転送先の
アドレスへ格納して、複数個のプレーンメモリ中の同じ
アドレス領域の画像データの転送を同時に行うように構
成する。

〔産業上の利用分野〕

本発明は、ビットマツプ方式を用い、画像データを記憶
するのに複数個のプレーンメモリ構成をとるメモリを備
えた画像データ処理装置における画像データ転送方式に
関する。

最近のコンピュータグラフィックス（ＣＧ）等の分野で
盛んに使用されているビットマツプデイスプレィ装置で
は、画像処理に対するレスポンスタイムの向上が必須条
件になっており、所謂ＢＩＴＢＬＴ機能（例えば、文字
の表示１画面のスクロール。

画像の移動等での矩形エリア単位での転送機能）の高速
化が必要とされる。

〔従来の技術と発明が解決しようとする問題点〕第３図
は従来の画像データの転送方式を説明する図である。

従来方式において、カラー表示、又は階調表示を行う場
合、イメージデータ　（即ち、画像データ）が蓄積され
るメモリ２〜４は複数個のプレーンメモリ構成をとり、
該複数個のイメージメモリ２〜４に蓄積されているイメ
ージデータは、同時に、デイスプレィ（ＣＲＴ）　６に
ラスク走査周期に合わせて読み出され合成されて、シフ
トレジスタ５においてシリアル信号に変換されたのちビ
デオ信号となりデイスプレィ（ＣＲＴ）　６に表示され
る。

従って、該デイスプレィ（ＣＲＴ）　６での画像表示は
、上記複数個のプレーンメモリ２〜４へ画像データを書
き込むことによって実現される。

このようなビットマツプ方式では、前述のＢＩＴＢＬＴ
と呼ばれる矩形エリアのデータの転送を高速に行うこと
が表示を高速化する為に必要である。

今、プレーンメモリ２〜４の各々に転送すべき画素デー
タの転送元領域と転送先領域があるとすると、該プレー
ンメモリ２〜４の各々の領域について、（１）転送元領
域のデータの読み出し、（２）転送先領域のデータの読
み出し、（３）上記両データ間の演算、（４）演算結果
の転送先領域への書き込みと云う操作を行うことになる
。

この画像データ転送方式は、多数の色のカラー表示を行
う等の為に、プレーンメモリの数が多くなればなる程、
上記（１）〜（４）で示した処理回数が増加して処理速
度が低下することにより、レスポンスタイムが著しく低
下すると云う問題があった。

本発明は上記従来の欠点に鑑み、ビットマツプ方式を用
い、画像データを記憶するのに複数個のプレーンメモリ
構成をとるメモリを備えた画像データ処理装置において
、該複数個のプレーンメモリとの間で複数回のデータ転
送を行うことによる処理速度の低下を解消する画像デー
タ転送方式を提供することを目的とするものである。

［問題点を解決するための手段〕 上記の問題点は下記の如くに構成された画像データ転送
方式によって解決される。

（１）　　ビットマツプ方式を用い、画像データを記憶
するのに複数個のプレーンメモリ構成をとるメモリを備
えた画像データ処理装置において、画像データの転送を
行う際の、上記プレーンメモリ上の転送元アドレスと転
送先のアドレスを発生するプロセッサを有し、 各プレーンメモリ毎に上記プロセッサから発生されたア
ドレスにより画像データを読み出す際に、該プロセッサ
に転送元アドレスと、転送先アドレスとを識別できるア
ドレスを発生する手段を備え、上記アドレスに基づいて
、上記プロセッサ１のデータバスとは独立に、複数個の
メモリから転送元の画像データを読み出し、一次的に保
持する第１のレジスタと、 上記複数個のプレーンメモリから転送先の画像データを
読み出し、一次的に保持する第２のレジスタと、 上記第１のレジスタの内容と、上記第２のレジスタの内
容とを演算する演算部とを持ち、該演算部での演算結果
を上記プロセッサのデータバスとは独立に、それぞれの
プレーンメモリの転送先のアドレスへ格納して、 複数個のプレーンメモリ中の同じアドレス領域の画像デ
ータの転送を同時に行うように構成する。

（２）上記プロセッサによって画像データの転送元のア
ドレスと、転送先のアドレスを発生するのに、何れか一
方のアドレスにオフセット値を加算して発生するように
構成する。

〔作用〕

即ち、本発明によれば、ビットマツプ方式を用い、画像
データを記憶するのに複数個のプレーンメモリ構成をと
るメモリを備えた画像データ処理装置において、各プレ
ーンメモリ毎に転送元アドレスレジスタと、転送先アド
レスレジスタと、演算器とを設け、プロセッサは各プレ
ーンメモリ上の転送元ア°ドレスと転送先アドレスとを
区別するアドレスを生成して各プレーンメモリに与え、
各プレーンメモリ内の矩形エリアの画像データの転送は
、プロセッサの接続されているバスを使用することなく
、該プレーンメモリ毎の回路で折り返して行い、各プレ
ーンメモリ内の同じ位置の矩形エリアのデータを同時に
読み出し、それぞれのアドレスに対応した転送元レジス
タ、転送先レジスタに設定したのち、該２つのレジスタ
間で所定の演算を施したのち、データ転送先の領域に書
き込むようにしたものであるので、従来方式では、矩形
エリアのデータ転送はプレーンメモリの数だけ繰り返す
必要があったものが本発明では、複数個のプレーンメモ
リ内で同じ矩形領域のデータ転送を同時に行う為、処理
時間を短縮でき、レスポンスタイムを向上させることが
できる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例をブロック図で示した図であ
って、第２図は本発明の画像データ転送方式を説明する
図であり、（ａ）は本発明によるメモリサイクルの動作
態様を示し、（ｂ）　、　（ｃ）は本発明によるアドレ
ス生成の概念を示していて、第１図における転送元レジ
スタ７−１〜７−３．転送先レジスタ８−１〜８−３．
演算器９−１〜９−３．及び第２回（ｂ）。

（ｃ）で示したメモリアドレス構成が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。

以下、第１図、第２図によって本発明の画像データ転送
方式をう説明する。

先ず、本発明による画像データ転送動作を第２図（ａ）
に示したメモリサイクルの動作態様によって説明する。

プレーンメモリ２〜４内でデータを転送する為には、該
プレーンメモリ２〜４に対して、■転送元の領域の読み
出し、■転送先の領域の読み出し、■転送元の領域デー
タと、転送先の領域データとを演算し、該演算結果を転
送先の領域に書き込むと云う３つのサイクルで行われる
。

具体的には、■のサイクルで読み出した転送元の矩形領
域のデータは第１図の転送元レジスタ７−１〜７−３に
一時的に保持され、■のサイクルで読み出した転送先の
矩形領域のデータは第１図の転送先レジスタ８−１〜８
−３に一時的に保持され、演算器９−１〜９−３での出
力が■の書き込みサイクルでプレーンメモリ２〜４に書
き込まれる動作となる。

このような動作を行わせる為には、プロセッサｌに対し
て複数個のメモリプロセッサ２〜４に対するアクセスア
ドレスを生成する際、転送元アドレスと転送先アドレス
とを区別して生成し、各ブレーンメモリ２〜４の転送元
データと転送先データとを、それぞれ、転送元レジスタ
７−１〜７〜３と。

転送先レジスタ８−１〜８−３とに切り換えて保持する
必要がある。

この時の識別方法を第２図の（ｂ）　、　（ｃ）によっ
て説明する。

第２図（ｂ）は−船釣なブレーンメモリに対するアクセ
ス方式を示したもので、開始点がＳ番地にある矩形エリ
ア（転送元矩形エリア）を、開始点がＤ番地にある矩形
エリア（転送先矩形エリア）の位置にコピーする様子を
示している。

このように、２つの領域の画像データを単に転送する場
合には、本図に示す転送動作で事足り葛が、２つの領域
の画像データ間で演算を施した結果を転送先の領域に転
送する場合には、前述のように転送元レジスタ７−１〜
７−３と、転送先レジスタ８−１〜８−３に一時保持し
なければならない。

第２図の（ｃ）は、本発明によって転送元アドレスと転
送先アドレスとを区別する為に使用したプレーンメモリ
２〜４でのアドレス構成の例を示している。

本図から明らかなように、本発明においては、転送元ア
ドレスと、転送先アドレスとを区別する為に、実メモリ
領域を２倍のアドレス領域を持つ仮想のメモリ空間とし
て使用する。

即ち、図中において、　“０〜Ａ−１番地゛　と、゛Ａ
番番地２Ａ−１番地が同じメモリ領域をアクセスするよ
うにプレーンメモリ２〜４を構成する。

つまり、プロセッサ１は矩形領域をコピーする為に、転
送元の矩形領域の開始点のアドレスＳ番地に対しては、
「オフセット値・Ａ」を加算した°Ａ＋Ｓ番地”を開始
点とし、転送先の矩形領域のＤ番地を開始点とする領域
に転送を行うようにすれば、ブレーンメモリ　２〜４に
対するアドレスがＡ番地以降（例えば、前述のｒ　Ａ＋
Ｓ番地」）であるならば、転送元の領域の開始アドレス
と認識し、該アドレスがＡ番地より前（例えば、前述の
Ｄ番地）であるならば転送先の領域の開始アドレスと認
識することができ、プレーンメモリ　２〜４に対しては
、転送元領域のアドレスには該「オフセット値様」を除
いたアドレスで、転送先領域のアドレスは、その侭でア
クセスするようにし、読み出された画像データについて
は、上記「オフセット値・Ａ」の有無で転送元レジスタ
７−１〜７−３と、転送先レジスタ＋３−１〜８−３と
を自動的に選択して記憶するようにすることにより、複
数個のブレーンメモリ２〜４において、同時に同じ領域
間の画像データの、演算、転送を高速に行うことができ
る。

該プレーンメモリ２〜４に転送された画像データは従来
方式と同じようにして、それぞれ、シフトレジスタ５−
１〜５−３でシリアルデータに変換された後、ビデオ信
号となり、図示していない表示制御部で合成されてデイ
スプレィ（ＣＲＴ）　６に表示される。

このように、本発明は、ビットマツプ方式を用い、画像
データを記憶するのに複数個のプレーンメモ゛り構成を
とるメモリを備えた画像データ処理装置における画像デ
ータ転送方式において、該複数個のプレーンメモリ内で
、プロセッサが接続されているバスを使用しないで、該
プレーンメモリ間のデータ転送を行わせる為に、それぞ
れのブレーンメモリに対応して、転送元レジスタと転送
先レジスタと、演算器とを設け、画像データの転送元の
アドレスには、例えば、「任意のオフセット値」を加算
して該転送元領域の開始アドレスを生成し、該「オフセ
ット値」の有無によって転送元アドレスと転送先アドレ
スとを区別し、プレーンメモリに対しては該「オフセッ
ト値」を有無に関わらず、同じプレーンメモリをアクセ
スできるように構成し、該プレーンメモリの転送元の矩
形領域から読み出された画像データは上記アドレスを認
識して、転送元レジスタに一時格納し、転送先の矩形領
域から読み出された画像データは上記転送先レジスタに
格納した後、両者の内容を演算した後、転送先のアドレ
スの矩形領域に転送するようにして、複数個のプレーン
メモリの同じ矩形領域間の画像データの同時転送ができ
るようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の画像データ転送
方式は、ビットマツプ方式を用い、画像データを記憶す
るのに複数個のプレーンメモリ構成をとるメモリを備え
た画像データ処理装置において、各プレーンメモリ毎に
転送元アドレスレジスタと、転送先アドレスレジスタと
、演算器とを設け、プロセッサは各プレーンメモリ上の
転送元アドレスと転送先アドレスとを区別するアドレス
を生成して各プレーンメモリに与え、各プレーンメモリ
内の矩形エリアの画像データの転送は、プロセッサの接
続されているバスを使用することなく、該プレーンメモ
リ毎の回路で折り返して行い、各プレーンメモリ内の同
じ位置の矩形エリアのデータを同時に読み出し、それぞ
れのアドレスに対応した転送元レジスタ、転送先レジス
タに設定したのち、該２つのレジスタ間で所定の演算を
施したのち、データ転送先の領域に書き込むようにした
ものであるので、従来方式では、矩形エリアのデータ転
送はプレーンメモリの数だけ繰り返す必要があったもの
が本発明では、複数個のプレーンメモリ内で、同じ矩形
領域のデータ転送を同時に行う為、処理時間を短縮でき
、レスポンスタイムを向上させることができる効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例をブロック図で示した図。 第２図は本発明の画像データ転送方式を説明する図。 第３図は従来の画像データ転送方式を説明する図。 である。 図面において、 １はプロセッサ、　　　　２〜４はプレーンメモリ。 ５．５−１〜５−３はシフトレジスタ。 ６はデイスプレィ（ＣＲＴ）。 ７−１〜７−３は転送元レジスタ。 ８−１〜８−３は転送先レジスタ。 ９−１〜９−３は演算器、又は演算部。 １２はデータバス、又は単にバス。 ■〜■はメモリサイクルの動作態様、 をそれぞれ示す。

Claims (2)

【特許請求の範囲】
1. （１）ビットマップ方式を用い、画像データを記憶する
   のに複数個のプレーンメモリ構成をとるメモリ（２〜４
   ）を備えた画像データ処理装置において、画像データの
   転送を行う際の、上記プレーンメモリ（２〜４）上の転
   送元アドレスと転送先のアドレスを発生するプロセッサ
   （１）を有し、 各プレーンメモリ（２〜４）毎に上記プロセッサ（１）
   から発生されたアドレスにより画像データを読み出す際
   に、該プロセッサ（１）に転送元アドレスと、転送先ア
   ドレスとを識別できるアドレスを発生する手段を備え、 上記アドレスに基づいて、上記プロセッサ（１）のデー
   タバス（１２）とは独立に、複数個のメモリ（２〜４）
   から転送元の画像データを読み出し、一次的に保持する
   第１のレジスタ（７−１〜７−３）と、上記複数個のプ
   レーンメモリ（２〜４）から転送先の画像データを読み
   出し、一次的に保持する第２のレジスタ（８−１〜８−
   ３）と、 上記第１のレジスタ（７−１〜７−３）の内容と、上記
   第２のレジスタ（８−１〜８−３）の内容とを演算する
   演算部（９−１〜９−３）とを持ち、 該演算部（９−１〜９−３）での演算結果を上記プロセ
   ッサ（１）のデータバス（１２）とは独立に、それぞれ
   のプレーンメモリ（２〜４）の転送先のアドレスへ格納
   して、 複数個のプレーンメモリ（２〜４）中の、同じアドレス
   領域の画像データの転送を同時に行うことを特徴とする
   画像データ転送方式。
2. （２）上記プロセッサ（１）によって画像データの転送
   元のアドレスと転送先のアドレスを発生するのに、何れ
   か一方のアドレスにオフセット値を加算して発生するこ
   とを特徴とする特許請求の範囲第１項に記載の画像デー
   タ転送方式。