JPS58178470A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、計算機のメモリ制御装置に係り、特に罫線、
斜線（実線、破線、一点鎖線等）の発生やシェーディン
グ（任意模様による矩形領域の塗りつぶし）などの図形
処理や、画像の切出・合成。

変換（白黒反転９画像間論理和・論理積、鏡像発生）な
どの画像処理を高速に行なうのに好適なメモリ制御装置
に関する。

本発明者らは先に「メモリ制御装置」　（％願昭５６−
１０１２３８　　）を発明したが、この装置は、文書組
染上不可欠な上記の多様な処理のうちの画像の切出・合
成等の処理しか行なえず、その用途が限定嘔れるという
欠点があった。

本発明の目的は、この欠点を解消し、画像の切出・合成
処理はもちろんのこと１図形発生ヤ１画像変換も同一装
置で高速に行ない得る汎用のメモリ制御装置を提供する
ことにある。

上記目的を実現するだめの、本発明の１つの特長は転送
すべき有効データの横長さＷ、縦長さＮを、転送元と転
送先とでそれぞれ独立に指定できるようにした（ｗ！　
、ｗ鵞　；Ｎ凰、Ｎ３）点にある。また、本発明の他の
特長は転送元データと転送先データとの間で、論理和、
論理積など指定された各種のｍＡ（Ｃ）を行なう、演算
処理部を設けたことにある。史に、本発明の別の特長は
データ転送時の主および副走査方向を指定できるように
した（８１　　、Ｓｓ　　）。ちなみに、本発明の実施
例では転送元データの主走査方向が正（左→右）で、副
走査方向が正（上→下）の時、Ｓ、＝Ｏとし、主走査方
向が正で副走査方向が逆（下→上）の時、５１＝１とし
である。また主走査方向が逆（右→左）で副走査方向が
正の時、５Ｒ＝２であり、主走査、副走食ともその方向
が逆の時Ｓ１：３としである。転送先も全く同様でめシ
、Ｓ雪はＱ、ｌ、２．３のいずれかの値をとる。

さらに、本発明の他の符長は転送先において、アドレス
・再スキップの方向を指定できるようにした（Ｊ２　）
ことにある。転送先では指定したＷｌ詰のデ・−夕転送
が終了するたびにアト°レス指定長（Ｊ、）たけスキッ
プさせるが、さらに、指定し九Ｎ１回のデータ転送が終
了するたびに、アドレスを再スキップさせる。この再ス
キップの方向を指定するためのノ（ラメータがＪ、であ
り。

Ｗ、＠たけ左へ再スキップ嘔せる時ｓ　Ｊ　１　”　　
１　＊０詰だけ再スキップさせる時、Ｊ、　＝０．　Ｗ
、　Ｉｌ？＋だけ右へ再スキップさせる時Ｊ、＝１であ
る。

第１図は本発明によるデータ転送の説明図であり、１０
０は転送元のメモリエリア、１１０は転送元の有効デー
タの格納エリア、２００ｉ’ｊ転送先のメモリエリア、
２１０は転送先の有効データの格納エリア、３００は演
算部である。

また、この図における記号の意味μつきの通りである。

八１　：転送元有効データの格納先頭アドレス人、：転
送先有効データの格納先頭アドレスＷ１　：転送元有効
データの横長さ ｗ、：転送先有効データの横長さ ＮＩ　：転送元有効データの縦長さ Ｎ！　：伝送光有効データの縦長さ Ｉ、：転送元アドレス・スキップ長 ■、：転送先アドンス・スキップ長 Ｓ、：転送元南効データの走査方向 Ｓ、：転送先有効データの走査方向 Ｊ、：転送先アドレスト再スキップの方向Ｃ：転送元デ
ータと転送先データとの間で行なう演算の種別（ｙ、＝
”ｏｏ”の時。

Ｃ＝Ｏ：ｙ、＝”ＦＦ”の時、Ｃ＝１；Ｙ、＝Ｘ、の時
％Ｃ＝２　；Ｙ＠　＝Ｘｔの時、ｃ＝ａ；ｙ、＝ｘ、の
時、Ｃ＝４゜Ｙ、＝Ｘ、の時、ｃ＝ｓ、ｙ、＝Ｘｔ　＋
Ｘ、の時、　Ｃ＝６　、Ｙ、　＝Ｘ、■Ｘ、の時、　Ｃ
＝　７　ＨＹｔ　＝Ｘｔ　　・Ｘ、の時、Ｃ＝８） 次に本発明によるメモリ１００，２００のアドレス制御
を第２図により峠明する。簡単のため、ここではＳｒ　
＝　Ｓｔ　＝　０　、　Ｗｌ　＜Ｗｔ　、　Ｎ、＜Ｎ、
、Ｊ、＝１とする。ＡＩおよびＡ、全開始点として、転
送元、転送先、メモリ１００，２００のアドレスをそれ
ぞれ１ずつカウント・アップする。転送元メモリエリア
１００のアドレスがＡ１＋Ｗ１に達した時、直ちに■１
だけスキップさせるのでなく、サイクリックにＡ、へ戻
す。これを伺回か繰り返し、転送先メモリエリア２００
のアドレスがＡ、＋Ｗ、に運した時点で、メモリ１００
のアドレスを次の有効データの先頭（Ａ、＋Ｗ１＋１．
）！で進める。このとき転送先メモリエリア２００のア
ドレスも次の有効データの先頭（Ａｔ　＋　Ｗｅ　十Ｉ
　ｔ　）　ｔでスキップさせる。以下同様の処理を繰り
返し、指定ＳｎたＮ１回の有効データ転送が終了した時
（転送先アドレスがＡ　１　’に達した時）、転送元了
ドレスをＡ、に戻す。転送先では、Ｊ、＝１であるから
、アドレスを■。

たけ進めるのみにとどまらずさらにＷ、たけ進める（Ａ
ｔ”　）。以下、同様の処理を、指定されたＮ、のデー
タ転送が終了するまで繰り返す。

第３図に、このようなパターン鳴リピート転送による各
種図形の発生例を示す。４１〜８は、それぞれ、横実ａ
（群）、横破線（群）、縦実線（群）、縦破線（群）、
格子（マス目）、任意模様によるシェーディング（塗り
つぶし）、右下がり斜線（群）、左下がり斜線（群）の
発生例である。

また第４図は１画像変換の代六例である。簡単のため、
同図の例ではＷ、＝Ｗ、、Ｎ、＝Ｎ、。

Ｓ、二〇、Ｊ、＝０とした。

この１力）らも明らＱ）なように、本発明によれば従来
の切出・合成処理（Ｙ、＝Ｘ、：　Ｃ＝２　）の他に、
転送元データの白黒反転画像（Ｙｔ　＝Ｘｔ：Ｃ＝４）
、論理和動ｇｌ（Ｙｔ　＝　Ｌ　＋Ｘｔ　　：　Ｃ−６
）ｓ　排他的論ｍ和画像（ｙｔ　＝Ｘｔ　ｅｘｔ　　：
Ｃニア）、論理積画像＜ｙ、＝ｘ、　　・Ｘ、：Ｃ＝８
）などが得られる。これらの他にも白による塗りつぶし
くＹ、＝＠００”：Ｃ＝０）、黒による塗りつぶしくｙ
、二′″ＦＦ’　：　Ｃ＝１　）が可能であることは言
うまでもない。走査方向を変えれば。

転送元原画像データの上下対称画像（８，＝０１）。

左右対称画像（Ｓ、＝１０）、点対称画＊（ｓｍ＝１１
）など、各種の鏡像を得ることもできる。

以下１本発明の一実施例を第５図により説明する。

図中、破線で囲んだ部分２０００が本発明の主要部を構
成するメモリ制御装置である。このメモリ制御装置は、
中央処理装置（ＣＰＵ）１０００と、メモＩＪ　３００
０との間に接続され、中央処理装置１ｏｏｏとは、アド
レス・バス１５、データ・バス１０、コントロール・バ
ス５．に！つて接続される。

メモリ制御装置２０００は、コントロール部２１０−０
−、アドレス制御部２３００、演算処理部２８００１　
リード・ライト・スイッチ２４００．アドレス６スイツ
チ２２００．　　リード−ライト・バッファ２５００，
２６００．２７００から成る。

アドレス・スイッチ２２００は、コントロール部２１０
０から送らｒるモード信号３５がモード１（メモＩＪ　
３０００を中央処理装置１０００の主記憶装置として用
いるモード）を示している時は、アドレス−バス１５か
ら送られるデータを、アドレス・データとしてメモリ３
０００に送出する。

モード信号３５がモード２（メモリ３０００を。

図形処理や両像処理用に用いるモード）を示している時
は、アドレス制御部２３００から送出でれるデータを、
アドレスｅデータとしてメモリ３０００に送出する。

リード・ライト・スイッチ２４００は、コントロール部
２１００から送ら扛るモード信号３５がモード１を示し
ている時は、コントロール・バス５から送られるリード
・ライト信号４５８を、リード・ライト・バッファ２５
００に送出する。この時、リード動作は、タイミング信
号の第１周期でメモリ３０００から、リード會ライト・
バッファ２５００にデータ金取り込み、第２周期で、そ
のデータを、中央処理装置１０００に送る。ライト動作
はこの逆である。−万、モード信号３５がモード２を示
している時は、コントロール部２１００から送られるリ
ード・信号４５ｂ、を、リード辱ライト・バッファ２５
００に送出する。

この時、リード信号４５ｂ、！″ｊ同期信号４０の４周
期ごと（（リ−ド指示を発行する。すなわち、第１周期
に同期した上記信号４５ｂ、で、メモリ３０００からリ
ード・ライト・バッファ２５００に転送元データを取り
込み％第２周期の信号４５ｂ。

に同期してメモリ３０００から、リード・ライト・バッ
ファ２６００に転送先データを取り込む。

第３周期の信号５０で演算処理部２８００に起動をかけ
ることにより転送元データと転送先データとの間で論理
演算を行ない、結果をリード・バッファ２７００に送出
する。第４周期の信号４５ｂ４に同期して、リード脅ラ
イト・バッファ２７００の内容を中央処理装置１０００
　に送るのではなく。

再びメモリ３０００　に送出する。こｎによって。

パス５，１０．１５を経由することすく、メモリ３００
０と制御装置２０００との間でデータ転送を行なうこと
が可能となる。

アドレス制御部２２００は、モード２の時、転送元およ
び転送先のアドレスを計算する。その詳細な桝成を第６
図に示す。図中、２３０５゜２３１０．２３１５，２３
２５，２３３０，２３３５゜２３４０．２３４５，２３
５０，２３６０，２３６５゜２３７０．２３８０．・・
・・・・は、第１図に示した各＜ラメータｌ叉めるレジ
スタ、またはカウンタであり、それぞＪｌ　、転送元ア
ドレス・レジスタ２３３０゜転送元アドレヌーカウンタ
２３２５，２３３５．　　転送元アト１／ス・スキップ
長しジスタ２３１０．転送元有効データの横長さレジス
タ２３０５．　　転送元語数カラ／り２３４０、転送元
有効データの縦長嘔レジスタ２３５０．転送元繰り返し
回数カウンタ２３４５．転送元走査方向レジスタ２３１
５、転送先アドレス−カウンタ２３７０．２３８０．　
転送先アドレススキップ長レジスタ２３９０．転送先有
効データの横長さレジスタ２３８５．転送先語数カウン
タ２３６０．転送先繰り返し回数カラ／り２３６５．転
送先走査方向レジスタ２３９５、転送先アドレス再スキ
ップ・レジスタ２３９７である。これらは、データバス
１０を介して中央処理値＋ｔｘｏｏｏから送られる初期
データを、コントロール部２１００から送られる初期セ
ット信号２０に（相即４して＋４−ソリ込む。

アドレス・セレクタ２３５５ｆｌ、同期信号４０の奇数
番目の周期で転送元アドレス・カウンタ２３２５の内容
を、偶数番目の周期で、転送先アドレス・カウンタ２３
８０の内容を、それぞれ選択して、アドレス−スイッチ
２２００に送る。嘔らに、同期信号４００４周期ごとに
、アドレス・カラ／り２３２５および２３８０の内容を
、走査方向レジスタ２３１５および２３９５の内容を参
照して、そ扛ぞれ１ずつカウントｔアップまたはカウン
ト−ダウンする。すなわち、主走査方向が正（アドレス
の上昇順）の時はカウント・アップし、逆（アドレスの
下降順）の時はカウント・ダウンする。相数カウンタ２
３４０，２３６０は、アドレス・カウンタ２３２５，２
３８０のカウント備アンプ又はカウント・ダウンと同期
して、１ずつカウント・ダウンし、有効データの転送語
数をカウントする。転送元語数カウンタ２３４０の内容
が０となった時、すなわち、転送元において、１竹分の
有効データの転送を終了した時、語数カウンタ２３４０
は、語数レジスタ２３０５を受は取りその内容を初期１
ｍ　Ｗ　１　に再セットしまた後アドレス・カウンタ２
３２５に信号を送出する。アドレス・カウンタ２３２５
ｆｌ、この信号を受は取ると、アドレス・カウンタ２３
３５の内容を取り込むことにより、転送元アドレスＡ１
をセットする。これにより、転送元アドレスをサイクリ
ックに元へ戻すことが可能となる。転送先語数カウンタ
２３６０の内容が０となった時、すなわち、転送先にお
いて、１行分の有効データの転送を終了した時、語数カ
ラ／り２３６０は語数レジスタ２３８５よりデータを受
は取り、その内容を初期ｌ１ＭＷ　！に再セントした後
加算器２３２０．２３７５および繰り返し回数カラ／り
２３４５，２３６５に信号を送る。加算器２３２０は、
この信号を受は取ると、走査方向レジスタ２３１５の内
容を参損して、副走査方向が正（アドレスの上昇順）の
時。

アドレス・カラ／り２３３５の内容に％有効データ長レ
ジスタ２３０５の内容と、アドレス・スキップ長レジス
タ２３１０の内容と全加算し、結果をアドレス・カウン
タ２３３５．２３２５に送出する。副走査方向が逆（ア
ドレスの下降順）の時。

アドレス・カウンタ２３３５の内容がら、有効データ長
レジスタ２３０５の内容と、アドレスｅスキップ長レジ
スタ２３１０の内容とを差し引き、結果ヲアドレスーカ
ウンタ２３３５．２３２５に送出する。これによｐ％転
送元アドレスを１次の有効データの先頭へ位置付けるこ
とが可能となる。

加算器２３７５も同様に、この信号１に受は取ると。

走査方向レジスタ２３９５の内容を参照して、アドレス
・カウンタ２３７０の内容に、有効データ長レジスタ２
３８５の内容と、アドレス・スキラフ長しジスタ２３９
０の内容とを加算、もしくは、アドレス−カウンタ２３
７ｏの内容から、有効データ長レジスタ２３８５の内容
とアドレス・スキップ長レジスタ２３９ｏの内容とを差
し引き、結果を、アドレス−カラ／り２３７０．２３８
０に送出する。繰り返し回数カウンタ２３４５は、補数
カウンタ２３６０からの信号を受は取ると、その内容を
１カウント書ダウンする。カウント・ダウンした結果、
その内容が０となった時、すなわち、転送元において、
最終行の有効データの転送を終了した時、レジスタ２３
５０よりデータを取り込み、その内容を初期値Ｎ１にセ
ットした後、アドレス・カウンタ２３２５，２３３５お
よび加算器２３７５に信号を送出する。アドレス命カウ
ンタ２３２５．２３３５は、この信号を受は取るとアド
レス・レジスタ２３３０よりデータを取り込み、その内
容を初期値Ａ、にセットする。これにより。

転送元において、そのアドレスを再び第１行目の有効デ
ータの先頭に位置付けることが可能となる。

筐だ７１０算器２３７５は繰り返し回数カウンタ２３４
５からの信号を受は取るとダブル・スキップ曇レジスタ
２３９７および走査方向レジスタ２３９５の内容を参照
して、アドレス・カウンタ２３７０の内容に語数レジス
タ２３８５の内容を加算、もしくは、アドレス・カウン
タ２３７０の内容に０を加算、もしくは、アドレス・カ
ウンタ２３７０の内容から、補数レジスタ２３８５の内
容を差し引き、結果をアドレス・カウンタ２３７０゜２
３８０に送出する。

繰り返し１ρ１数カウンタ２３６５は、語数カラ／り２
３６０からの信号を受は取ると、その内容を１カウント
・ダウ／する。カウント−ダウンした結果、その内容が
０となった時、すなわち、転送先において、最終行の有
効データの転送を終了し九時、終了信号３０をコントロ
ール部２１００に送出する。

コントロール部２１００の詳細を第７図に示す。

コントロール部２１００は、命令デコーダ２１０５、リ
ードｅライト要求発生部２１１０リード−ライト信号発
生部２１１５．演算抛別レジスタ２１２０゜演算部起動
パルス発生部２１２５．同期信号発生へ部２１３０、終
了割込発生部２１３５から成る。

命令デコーダ２１０５は、中央処理装置１０００カラ、
コントロール・バス５を介して送られる制　　　　　′
御信号を解読し、その制御信号のモードを判定しモード
信号３５を発生する。これを、リード−ライト要求発生
部２１１０．リード・ライト信号発生部２１１５、同期
信号発生部２１３０％アドレス・スイッチ２２００リー
ド・ライト・スイッチ２４００に送出する。更に、モー
ド２の時は、制両信号をデコードし、初期セット信号２
０として、演算種別レジスタ２１２０、アドレス制御部
２３００に送出する。

同期信号発生部２１３０は、命令デコーダ２１０５から
送られるモード信号３５と、中央処理装［１０００から
コントロール・）（ス５を介して送られるタイミング信
号２５とを受は取る。モード２の時のみ、タイミング信
号を分局し、それを同期信号４０としてアドレス制御部
２３００に送出する。モード１の時は同期信号を発生し
ない。

リード・ライト信号発生部２１１５は、モード２０時の
み、同期信号の第１周期で、リード信号４５ｂ１をリー
ド・ライト要求発生部２１１０と、リード・ライト・ス
イッチ２４００へ送出、第２周期では、リード信号４５
ｂ、を、リード・ライト・バッフ了２６００へ送出する
。さらに第３周期では、信号を出さず、第４周期で、リ
ード・ライト・バッファ２７００ヘライト信号４５ｂ４
を送出する。

演舞部起動パルス発生部２１２５は、モード２の時のみ
同期信号の第３周期で、演算部２８００へ演算起動パル
ス５０を送出する。

リード・ライト要求発生部２１１０は、命令デコーダ２
１０５からのモード信号３５を受は取り、それがモード
１を示している時は、コントロール・バス５を介して中
央処理装置１０００から送られる制御信号を、リード・
ライト要求信号５５として、その１ま、−切加工せずに
メモＩＪ　３０００に送る。−万、モード信号３５がモ
ード２を示している時には、リード・ライト信号発生部
２１１５から送られる信号４５ｂ、を、リード・ライト
要求信号としてメモリ３０００に送る。

演算種別レジスタ２１２０は、第１図に示した演算種別
を指定するパラメータＣを収めるレジスタであり、デー
タ・バス１０を介して中央処理装置１０００から送られ
るデータを、命令デコーダ２１０５から送出される初期
セット信号２０に同期して取り込む。上記パラメータＣ
を表わす信号５２は演算処理部２８００に加えられる。

終了割込発生部２１３５は、アドレス制御部２３００か
ら送られる終了信号３０を受け、これを中央処理装［１
０００への割り込み信号３２に変換して、コントロール
・バス５へ送出する。さらに、同期信号発生部２１３０
へ信号を送り、同期信号４００発生動作全停止場せる。

以上説明したごとく、本発明のメモリ制御装置によれば
、モード１の場合、中央処理装置１０００とメモＩＪ　
３０００との間では１通常の主記憶装置の場合と全く同
様に、すべての制御信号とデータとが、−切〃日工さｎ
すにヤリとり場れる。したが１５、って、モード１では
、メモリ３０００は、通常の主記憶装置と同様の役割を
果たす。

−万モード２では、メモリ３０００は最初リード状態と
なり、そのアドレスは、転送元アドレス・カウンタ２３
２５の値が指示嘔れるので、転送元のデータがリード・
ライト・）（ソファ２５００に取り込まれる。次の周期
では、メモリ３０００は同じリード状態で、アドレスと
して転送先アドレスｅカウンタ２３８０の値が指示さｎ
るので、転送先のデータがリード・ライト・）くソファ
２６００ｒｆ−取り込まれる。次の第３周期では％演算
部２８００に演算起動信号５０が送出されるので、転送
元データと転送先データとの間で論理演算が行なわれ、
結果が、リード・ライト・ノくソファ２７００に送出さ
れる。最後の第４周期では、メモリ３０００はライト状
態に切り替わり、アドレスとして転送先アドレス・カラ
／り２３８０の値が指示されるので、リードｅライ；・
・ノくソファ２７００の内容（演算結果）が転送先に格
納される。このように、メモリ３０００内のデータの取
り込み、データ間演算、演算結果の格納、が、各種のバ
ス５，１０．１５を使用することなく、高速で実行され
る。

更に、転送元アドレス・カウンタ２３２５および転送先
アドレス・カウンタ２３８０のｉは、同期信号の４周期
ごとに、１ずつカウント働アップまたはカウント・ダウ
ンさ扛るだけでなく、一定のルールで、各々予め指定さ
れた値を加減算するので、第２図に示す不連続データの
サイクリック転送が可能となる。その結果％＃Ｉ３図に
示す各種図形が高速に発生できる。また、演算処理部や
走査方向レジスタを設けたことにより１画像の切崩・合
成はもちろんのこと、第４図に示す１画像白黒反転９画
像間論理和、論理積、鏡像（上下対称。

左右対称９点対称）作成など各穐の画像変換が高速に実
行できる。

本発明のメモリ制御装置によって、上記の図形発生や画
像変換を行なうには、次の手順による。

（１）転送に必要な各パラメータ（転送元の先頭アドレ
スＡ１．転送先の先頭アドレスＡ８．転送元の有効デー
タ長Ｗ１．転送先の有効データ長Ｗ８．転送元の繰り返
し回数Ｎ１．転送先の繰り返し回数Ｎ１．転送元のアド
レス・スキップ長Ｌｅ転送先のアドレス・スキップ長Ｉ
ｃｅ転送元データの走査方向Ｓｌｅ転送先データの走査
方向Ｓｆ、転送先のアドレス・再スキップの方向Ｊｔｏ
演澗種別Ｃ８）を指定する。指示の方法は。

中央処理装置１０００のレジスタに指定する値をセット
し、その後、各パラメータ指示用の制御信号をメモリ制
御装置２０００に送る。コントロール部２１００内の命
令デコーダ２１ｏ５は、各制御信号を解読し、各対応し
た初期セット信号を発生する。これによって、コントロ
ール部内のレジスタや、アドレス制御部内の各レジスタ
またはカウントに、それぞれ初期値がセットされる。

（り　モード２のデータ転送の開始を指示する制御信号
を中央処理装置１０００がら送出する。これによって、
コントロール部２１００内の同期信号発生部２１３０が
動作を開始し、アドレス制御部２３００へ同期信号４ｏ
を送出する。この同期信号４０の４周期で、（Ｉ）転送
元データのリード（第１周期）、（Ｉ＋）転送先データ
のリード（第２周期）　、　０ｉｌ）演算（第３周期）
　、　４Ｖ）演算結果の転送先へのライト（第４周期）
の一連の動作が実行さ扛、これら一連の動作が何回か繰
り返される。

（３）指定されたＮ３回のデータ転送が終了すると、繰
り返し回数カウンタ２３６５の内存が０となり、この０
を検出した時点で、コントロール部２１００に対して、
Ｐ子信号３ｏを出す。コントロール部内の割り込み信号
発生部２１３５Ｖｉ、この終了信号を受は取ると、同期
信号発生部２１３０の動作を停止場せ、かつ中央処理装
置１０００に対して、終了割り込み３２を送出する。中
央処理装＊１ｏｏｏは、この終了割り込み３２によって
データ転送の終了を知る。

以上詳述したように本発明によれば、ＩＩ！ｉｉｇＩ！
切出・合成、画像変換（白黒反転１画像間論理和・論理
積、鏡像作成）、罫線、斜線（実線、破線、一点鎖線、
・・・）発生、シェーディング（任意模様による矩形塗
りつぶし）など、の多様な処理が、同一装置で実行でき
る。このため、その］１ｗｌ用範囲が１著しく拡大する
という顯著な効果がある。

【図面の簡単な説明】

第１図は１本発明の原理鮨明図、第２図は、本発明にお
けるアドレス制御の説明図、第３図は。 本発明による図形発生の例を示す図、第４図は。 本発明による画像切出・合成、［Ｉ！ｉｉ儂変換の例を
示す図、第５図は１本発明の一実施例のブロック構成図
、第６図は、本装置中のアドレス制御部の詳細ブロック
図、ｍ７図は１本装置中のコントロール部の詳細ブロッ
ク図である。 ５・・・コントロール拳バス、１０・・・チー　ｐ　＠
　ハ、Ｘ　。 １５・・・アドレス・パス、２０・・・初期セット信号
、２５・・・タイミング信号、３０・・・終了信号、３
２・・・終了割込信号、３５・・・モード信号、４０・
・・同期信号、４５・・・リード・ライト信号、５ｏ・
・・演算起動信号、５５・・・リード春ライト要求信号
、１０００・・・中央処理装置、２０００・・・メモリ
制御装置。

Claims (1)

1. 【特許請求の範囲】 １、　画像データを格納するためのメモリと、処理装置
   との間に接続されたメモリ制御装置であって。 （ａ）　　上記メモリの第１の領域から読み出すべきデ
   ータの第１リードアドレスと、第２の領域から読み出す
   べきデータの第２１フードアドレスと。 上記メモリの所定の領域に書き込むデータのライトアド
   レスを周期的に発生するためのアドレス制御部と。 （ｂ）　　傾数のデータ間で所望の演算を行う演算処理
   部と、 （Ｃ）　　第１及び第２のモード信号と、上記演算処理
   部で実行する演算の種別を指定する信号を発生するコン
   トロール部と。 （ｄ）　　上記第１のモード信号に対応して上記処理装
   置からアドレスバスに送出されるアドレス信号を上記メ
   モリにカロえ、上記第２のモード信号に対応して上記ア
   ドレス制御部から送出されるアドレス信号を上記メモリ
   に加えるためのアドレススイッチ手段と、 を有し、上記第２のモード信号に対応して、上記メモリ
   の第１の領域がらデータを読み出す動作、上記メモリの
   第２の領域からデータを読み出す動作、読み出したデー
   タ間で、コントロール部の信号により指定された演算を
   行う動作及び演算結果を上記メモリの所定の領域に書き
   込む動作を繰り返して行うようにしたことを特徴とする
   メモリ制御装置。 ２　第１項において、演算処理部における処理は読み出
   ケれた２つのデータ間の論理演算と、第１領域から読み
   出されたデータそのままの送出と、該データの反転とを
   任意に選択的に指定できるｊ′うにしたことを特徴とす
   るメモリ制御装置。 １　第１項において、アドレス制御部はメモリの第１領
   域から読み出すデータの走査方向と、第２領域がら読み
   出すデータの走査方向を互いに独立に指定できるように
   したことを特徴とするメモリ制御装置。 ４、第１項において、アドレス制御部は有効データを繰
   り返して読み出した後、所定間隔スキップする第１リー
   ドアドレスを発生するようにしたことを特徴とするメモ
   リ制御装置。 ５、第４項において、有効データを繰り返して読み出し
   た後、所定間隔スキップする動作を所定回数繰り返した
   後、最初の読み出し位置にもどる第１リードアドレスを
   発生するようにし九ことを特徴とするメモリ制御装置。 ６、第４項において、アドレス制御部は有効データ金繰
   り返して読み川す第１リードアドレスを発生する場合會
   ま連続的なライトアドレス金発生し、第１アドレスをス
   キップ逼せる場合しは所定の間隔スキップするライトア
   ドレスを発生するようにしたことを特徴とするメモリ制
   御装置。 ７、第６項において、連続的なライトアドレスと所定間
   隔スキップし次アドレスを所定回数繰り返して発生した
   後、上記所定間隔とは異なる間隔だけスキップするライ
   トアドレスを発生するようにしたことを特徴とするメモ
   リ制御装置。