JPS585785A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPS585785A JPS585785A JP10517881A JP10517881A JPS585785A JP S585785 A JPS585785 A JP S585785A JP 10517881 A JP10517881 A JP 10517881A JP 10517881 A JP10517881 A JP 10517881A JP S585785 A JPS585785 A JP S585785A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- control circuit
- voltage
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は表示制御回路に係り、テレビ画面上で。
固定表示、縦スクロール、横スクロール等種々の表示形
態をできるだけ簡素な回路構成で実現した表示制御回路
を提供することを目的とする。
態をできるだけ簡素な回路構成で実現した表示制御回路
を提供することを目的とする。
従来、電光掲示板の如くテレビジョンの文字放送の画面
を、右から左へ又は左から右へ移動する横スクロール、
上から下へ又は下から上へ移動する縦スクロールを実現
するにはいくつかの方法が考えられている。
を、右から左へ又は左から右へ移動する横スクロール、
上から下へ又は下から上へ移動する縦スクロールを実現
するにはいくつかの方法が考えられている。
１例としては、表示メモリをシフトレジスタで構成し、
シフトクロックを表示ビット数より余分に印加して表示
がビットシフトしていく方法や表示メモリの内容を垂直
帰線期間中にビットシフトしていく方法などが考えられ
るが、このようなシフトレジスタを構成した場合、縦ス
クロール表示をするためには高速でシフトレジスタを一
巡させねｄならずそのための制御回路が必要であシ回路
が複雑となる欠点があった。
シフトクロックを表示ビット数より余分に印加して表示
がビットシフトしていく方法や表示メモリの内容を垂直
帰線期間中にビットシフトしていく方法などが考えられ
るが、このようなシフトレジスタを構成した場合、縦ス
クロール表示をするためには高速でシフトレジスタを一
巡させねｄならずそのための制御回路が必要であシ回路
が複雑となる欠点があった。
他の例としては１表示メモリ内のアドレスを順次変換し
、アドレス内容の読み出し書き込みを繰返して表示をビ
ットシフトする方法があるが、極めて高速の処理が必要
となり、現笑的に困難である・％に、文字放送の場合静
止画や縦スクロールについては横スキャン製でデータが
伝送され、横スクロールについては縦スキャン誰でデー
タが伝送されてくるので１表示メモリに書き込む場合に
人力データを縦横変換、又は横縦変換して後上記ビット
シフトを行なわねはならずこれらの処理を限られた時間
内で実行するための回路は極めて複雑な構成となる欠点
があった。
、アドレス内容の読み出し書き込みを繰返して表示をビ
ットシフトする方法があるが、極めて高速の処理が必要
となり、現笑的に困難である・％に、文字放送の場合静
止画や縦スクロールについては横スキャン製でデータが
伝送され、横スクロールについては縦スキャン誰でデー
タが伝送されてくるので１表示メモリに書き込む場合に
人力データを縦横変換、又は横縦変換して後上記ビット
シフトを行なわねはならずこれらの処理を限られた時間
内で実行するための回路は極めて複雑な構成となる欠点
があった。
第１図は上記従来の表示制御回路の一例のブ霞ツク畢絖
図を示す、このブロック系統図では端子１に入来した入
力デー−を高速のバッファメモリ２に入力し、周期的に
表示メモＩ３８に転送して横スクロールを冥現するもの
である・即ち、バッファメモリ２は入力データをビット
単位で高速に書き込み、端子Ｓに入来した制御信号によ
って表示メモリ３のアドレス操作を行って、入力データ
を縦横変換して表示メモリｓｋ転送する。さらにバッフ
ァメモリ２は表示メモリ為の書き込みアドレスを順次変
換していくことにょシ表示メモリ３内のデータを順次移
動させる。このようにして書き込みが行われた表示メモ
リ３内のデータは読み出し制−回路４からの制御信号に
よってテレビジ１７画像に出力される。
図を示す、このブロック系統図では端子１に入来した入
力デー−を高速のバッファメモリ２に入力し、周期的に
表示メモＩ３８に転送して横スクロールを冥現するもの
である・即ち、バッファメモリ２は入力データをビット
単位で高速に書き込み、端子Ｓに入来した制御信号によ
って表示メモリ３のアドレス操作を行って、入力データ
を縦横変換して表示メモリｓｋ転送する。さらにバッフ
ァメモリ２は表示メモリ為の書き込みアドレスを順次変
換していくことにょシ表示メモリ３内のデータを順次移
動させる。このようにして書き込みが行われた表示メモ
リ３内のデータは読み出し制−回路４からの制御信号に
よってテレビジ１７画像に出力される。
こうして横スクロールが実現されるのであるが―バッツ
ァメモリ宜はビット単位でデータを書き込む為、上記し
た処理を限られた時間で処理するには、極めて高速であ
る必要があ夛、従って！イクロコンビ二一夕の処理速度
では処理が不可能であるので完全なハード四シックで構
成しなくてはならない・しかじ、このような処理を行う
ハード曹シックを構成した場合、仕様等の設計変更があ
みと１論理回路設計をやｐ直さなくてならない為、用途
に応じて各種の複雑なバッファメモリをいくりか準備し
なくてはならないという欠点があった。
ァメモリ宜はビット単位でデータを書き込む為、上記し
た処理を限られた時間で処理するには、極めて高速であ
る必要があ夛、従って！イクロコンビ二一夕の処理速度
では処理が不可能であるので完全なハード四シックで構
成しなくてはならない・しかじ、このような処理を行う
ハード曹シックを構成した場合、仕様等の設計変更があ
みと１論理回路設計をやｐ直さなくてならない為、用途
に応じて各種の複雑なバッファメモリをいくりか準備し
なくてはならないという欠点があった。
本発明は上記欠点を除去するものであシ、そ〇一実施例
にりいて１１２図、第３図と共に説明する。
にりいて１１２図、第３図と共に説明する。
文字放送勢の場合１文字１図形勢の表示のタイ電ングは
、受信した映偉信号に同期して制御されねはならない０
本発明では、水平同期信号又はこれと同期状態にある信
号（以下水平信号と呼ぶ）からこの水平信号のＮ倍の周
波数付近の信号を表示タイ２ングの制御用クロックパル
スとして生成するものである。
、受信した映偉信号に同期して制御されねはならない０
本発明では、水平同期信号又はこれと同期状態にある信
号（以下水平信号と呼ぶ）からこの水平信号のＮ倍の周
波数付近の信号を表示タイ２ングの制御用クロックパル
スとして生成するものである。
第２図は本発明になる表示制御回路の一実施例のブロッ
ク系統図を示す。第２図の端子６に入来した１ｌｌｌＩ
ｓ図（Ａ）に示す水平信号は位相検波器ＩＫ供給される
０位相検波器Ｔは水平信号と、後述するセレクタ１１よ
）の信号とを位相比較し、位相差に比例した出力電圧を
電圧制御発振器８に供給する・電圧制御発振器８はｌｌ
Ｉｃ３図（Ｂ） Ｋ示すようなりロックパルスを発生し
％ ｓ／Ｍカウンター及びシフトレジスタ１０のクロッ
ク人力に供給する。１／Ｎカウンタ■は第３■（０１忙
示す水平信号に同期した信号なシフトレジスタ１０に供
給する。シフトレジスタ１０は電圧制御発振器Ｓからの
クロックパルスにより、１／Ｍカウンターからの出力信
号を１ビ↓トずつ遅延してセレクタ１１に供給する。即
ち、シフトレジスタ１ｏの複数の出方端子からは第３図
（Ｄ）Ｋ示す１／Ｎカウンターからの出力信号が１ビツ
トずつ遅延した信号（１−１，＋１−１．１−３・・・
が得られる。
ク系統図を示す。第２図の端子６に入来した１ｌｌｌＩ
ｓ図（Ａ）に示す水平信号は位相検波器ＩＫ供給される
０位相検波器Ｔは水平信号と、後述するセレクタ１１よ
）の信号とを位相比較し、位相差に比例した出力電圧を
電圧制御発振器８に供給する・電圧制御発振器８はｌｌ
Ｉｃ３図（Ｂ） Ｋ示すようなりロックパルスを発生し
％ ｓ／Ｍカウンター及びシフトレジスタ１０のクロッ
ク人力に供給する。１／Ｎカウンタ■は第３■（０１忙
示す水平信号に同期した信号なシフトレジスタ１０に供
給する。シフトレジスタ１０は電圧制御発振器Ｓからの
クロックパルスにより、１／Ｍカウンターからの出力信
号を１ビ↓トずつ遅延してセレクタ１１に供給する。即
ち、シフトレジスタ１ｏの複数の出方端子からは第３図
（Ｄ）Ｋ示す１／Ｎカウンターからの出力信号が１ビツ
トずつ遅延した信号（１−１，＋１−１．１−３・・・
が得られる。
セレクタ１１は端子１３より入来した制御信号によシデ
ータセレクタ入力の選択が行なわれるように構厚されて
おシ、例えば第３図（Ｄ）の信号６−１の如く水平信号
に対して１ビツト遅延した信号を選択して位相検波器Ｔ
Ｋ供給する。電圧制御発振器−は前記直流電圧に比例し
た周波数のクロックパルスを発生してｓ／Ｎカウンター
に供給する・ことで、第Ｓ図（Ａ）＃ｃ示す水平信号に
セレクタ１１の出力信号が位相同期するように全体のＰ
ＬＬシステムが働くので、１／Ｍカウンターからの出力
信号は絡３図（ム）ｋ示す水平信号に対して１ビット進
んだ＃Ｉ３図（１）ｋ示す信号・−１となる・以上の説
明はセレクタ１１が１ビット水平開期信号より遅延した
信号を選択した例であるが、同様に第３図（ＤＩＫ示す
信号ｄ−３の如く２ビツト遅嬌した信号を選択すれば、
１／Ｎカウンターは２ビット進んだ第３図（］ｅ）に示
す信号・−意を出力する。こうして、セレクタ１１は端
子ＩＳよシの制御信号に基づき水平信号よシ輩ビット遅
延した信号を選択するととＫよ１．１／）Ｉカウンター
からはＭビット進んだ信号が出力される。
ータセレクタ入力の選択が行なわれるように構厚されて
おシ、例えば第３図（Ｄ）の信号６−１の如く水平信号
に対して１ビツト遅延した信号を選択して位相検波器Ｔ
Ｋ供給する。電圧制御発振器−は前記直流電圧に比例し
た周波数のクロックパルスを発生してｓ／Ｎカウンター
に供給する・ことで、第Ｓ図（Ａ）＃ｃ示す水平信号に
セレクタ１１の出力信号が位相同期するように全体のＰ
ＬＬシステムが働くので、１／Ｍカウンターからの出力
信号は絡３図（ム）ｋ示す水平信号に対して１ビット進
んだ＃Ｉ３図（１）ｋ示す信号・−１となる・以上の説
明はセレクタ１１が１ビット水平開期信号より遅延した
信号を選択した例であるが、同様に第３図（ＤＩＫ示す
信号ｄ−３の如く２ビツト遅嬌した信号を選択すれば、
１／Ｎカウンターは２ビット進んだ第３図（］ｅ）に示
す信号・−意を出力する。こうして、セレクタ１１は端
子ＩＳよシの制御信号に基づき水平信号よシ輩ビット遅
延した信号を選択するととＫよ１．１／）Ｉカウンター
からはＭビット進んだ信号が出力される。
タイ２ング生成回路１２は、１７Ｍカウンタ９からの信
号を受けて表示メモリ３内のアドレスを指定して表示メ
モリ島内のデータ内容を読み出すタイ建ングパルスを１
／ＮカウンタＳの出力信号を基準にして生成し、これを
表示メモリＳＫ供給する。
号を受けて表示メモリ３内のアドレスを指定して表示メ
モリ島内のデータ内容を読み出すタイ建ングパルスを１
／ＮカウンタＳの出力信号を基準にして生成し、これを
表示メモリＳＫ供給する。
表示−メモリ３はこのタイミング制御回路１２からのタ
イオングパルスによってデータをテレビジョン画ｇＩＫ
出力する。
イオングパルスによってデータをテレビジョン画ｇＩＫ
出力する。
従って、横スクロール又は縦スクロールを実現したい場
合は、端子１３からの制御信号によりセレクタ１１から
シフトレジスタ１０の遅延出力のうち任意のビットずつ
遅延した出力を周期的かつ連続的に増シ出すようにセレ
クタ１１を制御すればよい０例えば、セレクタ１１が第
３図（Ｄ）＃ｃ示す如く信号ａ−ｔ、ａ−ｉ、・・・と
１ビツトずつ遅延した信号を順次連続的に選択すると、
１／Ｍカウンターの出力信号が１ビツトずつ前に進むの
で、表示メモリｓ内のアドレス変換をしなくてもデータ
が右から左へ又は上から下へ１ビツトずつ動いていくよ
うにみえる。横スクロールにするか縦スクロールにする
かについてはタイミング制御回路１２による表示メモリ
３内のアドレス指定の仕方によって決る・ 又、固定表示をしたい場合はセレクタ１１は上記信号ａ
−Ｘ、ａ−＊、・・・ の順次切換えることなく任意の
１つを決めることで実現できる・ このように１本実施例では従来例のごとく表示メモリＳ
内のアドレス蜜換をすることなく、表示画儂の連続移動
を実現できるので、前述したノ（ソファメモリ２は不必
要となる・ 又、１／Ｍカウンター及びタイ電ング生成回路１２に印
加される信号は通常の表示モードと勢しいので、表示モ
ードが多数共存する場合極めて有利であｐ１電圧制御発
振器虐からの出力は連続なので表示メモリ１のアクセス
に不連続が生じないため表示メモリの種類を問わず表示
画倫の連続移動が可能である。
合は、端子１３からの制御信号によりセレクタ１１から
シフトレジスタ１０の遅延出力のうち任意のビットずつ
遅延した出力を周期的かつ連続的に増シ出すようにセレ
クタ１１を制御すればよい０例えば、セレクタ１１が第
３図（Ｄ）＃ｃ示す如く信号ａ−ｔ、ａ−ｉ、・・・と
１ビツトずつ遅延した信号を順次連続的に選択すると、
１／Ｍカウンターの出力信号が１ビツトずつ前に進むの
で、表示メモリｓ内のアドレス変換をしなくてもデータ
が右から左へ又は上から下へ１ビツトずつ動いていくよ
うにみえる。横スクロールにするか縦スクロールにする
かについてはタイミング制御回路１２による表示メモリ
３内のアドレス指定の仕方によって決る・ 又、固定表示をしたい場合はセレクタ１１は上記信号ａ
−Ｘ、ａ−＊、・・・ の順次切換えることなく任意の
１つを決めることで実現できる・ このように１本実施例では従来例のごとく表示メモリＳ
内のアドレス蜜換をすることなく、表示画儂の連続移動
を実現できるので、前述したノ（ソファメモリ２は不必
要となる・ 又、１／Ｍカウンター及びタイ電ング生成回路１２に印
加される信号は通常の表示モードと勢しいので、表示モ
ードが多数共存する場合極めて有利であｐ１電圧制御発
振器虐からの出力は連続なので表示メモリ１のアクセス
に不連続が生じないため表示メモリの種類を問わず表示
画倫の連続移動が可能である。
上述の如く本発明になる表示制御回路は水平同期信号又
はこれと同期関係にある信号のＮ倍の周波数又はその近
傍の周波数を発振出力する電圧制御手段と、前記電圧制
御発振手段の出力信号を１／ＭＫ分周する手段と、前記
１／ＮＶｃ分周された信号を前記電圧制御発振手段から
の出力信号の周期単位で複数遅延する手段と、前記複数
の遅延信号のうち任意の信号を選択する選択手段と、前
記選択手段からの選択された信号と前記水平同期信号又
はこれと同期関係にある信号との位相を比較し位相差に
比例した電圧を該電圧制御発振手段へ出力する位相検波
手段とからなシ、前記選択手段により前記遅延信号を任
意に選択することで表示メモリの読出しタイミングを制
御するようにしたため、テレビジョンの文字放送におけ
る固定表示。
はこれと同期関係にある信号のＮ倍の周波数又はその近
傍の周波数を発振出力する電圧制御手段と、前記電圧制
御発振手段の出力信号を１／ＭＫ分周する手段と、前記
１／ＮＶｃ分周された信号を前記電圧制御発振手段から
の出力信号の周期単位で複数遅延する手段と、前記複数
の遅延信号のうち任意の信号を選択する選択手段と、前
記選択手段からの選択された信号と前記水平同期信号又
はこれと同期関係にある信号との位相を比較し位相差に
比例した電圧を該電圧制御発振手段へ出力する位相検波
手段とからなシ、前記選択手段により前記遅延信号を任
意に選択することで表示メモリの読出しタイミングを制
御するようにしたため、テレビジョンの文字放送におけ
る固定表示。
縦スク諺−ル、横スクロール等の表示形態を複雑な回路
からなる複数のバッファメモリを準備することなく、単
一の表示メモリと簡単な回路で実現することができ、他
の表示モードとの整合性がよくダイナミックメモリのよ
うなリアレッシェを必費とするメ、４すにも適しておシ
、がり文字放送のような外部の信号に同期して表示する
場合に適用できる勢の特長を有する。
からなる複数のバッファメモリを準備することなく、単
一の表示メモリと簡単な回路で実現することができ、他
の表示モードとの整合性がよくダイナミックメモリのよ
うなリアレッシェを必費とするメ、４すにも適しておシ
、がり文字放送のような外部の信号に同期して表示する
場合に適用できる勢の特長を有する。
第１図は従来の表示制御回路の１例を示すプ■ツク系統
図、第２図は本発明の表示制御回路の１実施例を示すブ
ロック系統図、第３図（ム）〜―）は夫々第２にの各部
の出力信号を示す図である。 ２・・・バッファメモリ、３・・・表示メモリ、４・・
・絖出し制御回路、Ｔ・・・位相検波器、８・・・電圧
制御発ｔｌａ 曇、＠ ”弓／Ｍ分局暢、１０…シフト
レジスタ。 １１・・・セレクタ、１２・・・タイさング生成回路。
図、第２図は本発明の表示制御回路の１実施例を示すブ
ロック系統図、第３図（ム）〜―）は夫々第２にの各部
の出力信号を示す図である。 ２・・・バッファメモリ、３・・・表示メモリ、４・・
・絖出し制御回路、Ｔ・・・位相検波器、８・・・電圧
制御発ｔｌａ 曇、＠ ”弓／Ｍ分局暢、１０…シフト
レジスタ。 １１・・・セレクタ、１２・・・タイさング生成回路。
Claims (1)
- 水平同期期間内に伝送される表示データを記憶する表示
メモリの読み出しタイミングを制御する表示制御回路に
おいて、水平同期信号又はこれと同期関係にある信号の
Ｎ倍の周波数又はその近傍の周波数を発振出力する電圧
制御発振手段と、該電圧制御発揚手段の出力信号を１／
Ｎに分局する手段と、蚊ｘ／Ｈに分周された信号を前記
電圧制御発振手段からの出力信号の周期単位で複数遅延
する手段と、該複数の遅延信号のうち任意の信号を選択
する選択手段と、該選択手段からの選択された信号と前
記水平同期信号又はこれと同期関係にある信号との位相
を比較しそれらの位相差に比例した電圧を前記電圧制御
発振手段へ出力する位相検波手段とからなシ、前記選択
手段により前記遅延信号を任意に選択し、ＩＩＩＩＩ記
ｓ／’ｔｉｋ分周された信号によａｍ記表示メモリの読
出しタイミングを制御するよう圧したことを特徴とする
表示制御回路・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10517881A JPS585785A (ja) | 1981-07-01 | 1981-07-01 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10517881A JPS585785A (ja) | 1981-07-01 | 1981-07-01 | 表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS585785A true JPS585785A (ja) | 1983-01-13 |
Family
ID=14400417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10517881A Pending JPS585785A (ja) | 1981-07-01 | 1981-07-01 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585785A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822715A (en) * | 1997-01-10 | 1998-10-13 | Health Hero Network | Diabetes management system and method for controlling blood glucose |
-
1981
- 1981-07-01 JP JP10517881A patent/JPS585785A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822715A (en) * | 1997-01-10 | 1998-10-13 | Health Hero Network | Diabetes management system and method for controlling blood glucose |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908710A (en) | Method for driving a liquid crystal display device | |
| JPH02503138A (ja) | ビデオデータを伸張するための補間器 | |
| US4814873A (en) | Method and apparatus for converting an image signal | |
| JP3674258B2 (ja) | 画像信号処理装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JP4708528B2 (ja) | 映像信号変換装置 | |
| JPS585785A (ja) | 表示制御回路 | |
| JP2705547B2 (ja) | 画像縮小装置 | |
| JP3593715B2 (ja) | 映像表示装置 | |
| JPS6343950B2 (ja) | ||
| JPH0773096A (ja) | 画像処理装置 | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| JP3883248B2 (ja) | 画素数変換装置 | |
| JP4825929B2 (ja) | 映像信号変換装置 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| JPH01317081A (ja) | 走査周波数変換装置 | |
| JPH05292477A (ja) | 映像信号の処理装置 | |
| JP2692593B2 (ja) | カラー画像信号の処理装置 | |
| JPS59135977A (ja) | テレビ画像拡大方法及び装置 | |
| JPH03207177A (ja) | 縮小画面表示装置 | |
| JPS63221387A (ja) | スム−ズスクロ−ル方式 | |
| JPH10207432A (ja) | 画素数変換装置 | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JPH08328538A (ja) | 画像表示装置 |