JPH05292477A - 映像信号の処理装置 - Google Patents
映像信号の処理装置Info
- Publication number
- JPH05292477A JPH05292477A JP4096274A JP9627492A JPH05292477A JP H05292477 A JPH05292477 A JP H05292477A JP 4096274 A JP4096274 A JP 4096274A JP 9627492 A JP9627492 A JP 9627492A JP H05292477 A JPH05292477 A JP H05292477A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- read
- write
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】映像信号を異なる形態の映像信号に変換する信
号変換処理装置などで、フィールド単位で全く非同期な
映像信号に変換可能な映像信号の処理装置を提供する。 【構成】読み書き非同期動作可能なフィールドメモリ
（６）と数ラインの遅延回路（７）を用いて、書込リセ
ット処理と読出リセット処理が所定の時間内に接近した
場合に読出リセット処理を遅らせ、メモリ内での読み書
きの競合を防ぐ。通常はメモリからのデータを遅延させ
出力し、読出リセット遅延時はデータを遅延させずに出
力する。 【効果】フィールド単位でデータの過不足なく完全に、
所望の全く非同期な映像信号に変換できる。入力映像信
号のジッタ、スキューなどの時間軸変動の影響を除去で
きる。読み書きの競合の判定にヒステリシスをもたせ誤
動作が防止できる。
号変換処理装置などで、フィールド単位で全く非同期な
映像信号に変換可能な映像信号の処理装置を提供する。 【構成】読み書き非同期動作可能なフィールドメモリ
（６）と数ラインの遅延回路（７）を用いて、書込リセ
ット処理と読出リセット処理が所定の時間内に接近した
場合に読出リセット処理を遅らせ、メモリ内での読み書
きの競合を防ぐ。通常はメモリからのデータを遅延させ
出力し、読出リセット遅延時はデータを遅延させずに出
力する。 【効果】フィールド単位でデータの過不足なく完全に、
所望の全く非同期な映像信号に変換できる。入力映像信
号のジッタ、スキューなどの時間軸変動の影響を除去で
きる。読み書きの競合の判定にヒステリシスをもたせ誤
動作が防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号を異なる形態
の映像信号に変換する信号変換処理装置、あるいは記録
媒体へ記録伝送する際の映像信号の記録伝送装置など
の、時間軸の変換処理を伴う映像信号の処理装置に関す
る。
の映像信号に変換する信号変換処理装置、あるいは記録
媒体へ記録伝送する際の映像信号の記録伝送装置など
の、時間軸の変換処理を伴う映像信号の処理装置に関す
る。
【０００２】
【従来の技術】従来より使用されている映像信号にはＮ
ＴＳＣ、ＰＡＬ，ＳＥＣＡＭなどのテレビジョン方式に
代表されるように，フィールド周波数および走査線数が
異なる様々な形態がある。近年では、ハイビジョンなど
の高精細テレビジョンの実用化および、コンピュータグ
ラフィックスの導入などにより、映像信号の信号形態は
さらに多様化している。
ＴＳＣ、ＰＡＬ，ＳＥＣＡＭなどのテレビジョン方式に
代表されるように，フィールド周波数および走査線数が
異なる様々な形態がある。近年では、ハイビジョンなど
の高精細テレビジョンの実用化および、コンピュータグ
ラフィックスの導入などにより、映像信号の信号形態は
さらに多様化している。
【０００３】このため、これらの映像信号を他の映像信
号形態に変換して記録伝送あるいは表示するためには信
号変換処理装置が用いられる。この信号変換処理装置で
は、入力された映像信号に同期した書込クロックＷＣＫ
を生成し、ディジタル信号に変換した入力映像信号をフ
ィールドあるいはフレーム単位でメモリに書き込む。こ
の後、変換しようとする信号形態に応じた読出クロック
ＲＣＫにより、メモリよりデータを読み出しアナログ信
号に変換することにより、フィールドあるいはフレーム
単位で映像信号の方式変換を実現している。
号形態に変換して記録伝送あるいは表示するためには信
号変換処理装置が用いられる。この信号変換処理装置で
は、入力された映像信号に同期した書込クロックＷＣＫ
を生成し、ディジタル信号に変換した入力映像信号をフ
ィールドあるいはフレーム単位でメモリに書き込む。こ
の後、変換しようとする信号形態に応じた読出クロック
ＲＣＫにより、メモリよりデータを読み出しアナログ信
号に変換することにより、フィールドあるいはフレーム
単位で映像信号の方式変換を実現している。
【０００４】
【発明が解決しようとする課題】このような信号変換処
理装置においては、もとの映像信号と、変換しようとす
る映像信号のフィールド周波数が異なっていると、メモ
リのオーバーフロー、アンダーフローが生じてしまうた
め、入力映像信号のフィールド周波数と等しいフィール
ド周波数の信号に変換する必要があった。
理装置においては、もとの映像信号と、変換しようとす
る映像信号のフィールド周波数が異なっていると、メモ
リのオーバーフロー、アンダーフローが生じてしまうた
め、入力映像信号のフィールド周波数と等しいフィール
ド周波数の信号に変換する必要があった。
【０００５】しかし、現在使用されている映像信号に
は、フィールド周波数５９．９４ＨｚのＮＴＳＣ、５０
ＨｚのＰＡＬ方式、フィールド周波数６０Ｈｚのハイビ
ジョン信号等の映像信号形態に加え、コンピュータグラ
フィックス等のさまざまなフィールド周波数の映像ソ−
スが存在するため、作成された映像ソフトウェアの映像
信号形態を相互に変換して有効に活用することは困難で
あった。
は、フィールド周波数５９．９４ＨｚのＮＴＳＣ、５０
ＨｚのＰＡＬ方式、フィールド周波数６０Ｈｚのハイビ
ジョン信号等の映像信号形態に加え、コンピュータグラ
フィックス等のさまざまなフィールド周波数の映像ソ−
スが存在するため、作成された映像ソフトウェアの映像
信号形態を相互に変換して有効に活用することは困難で
あった。
【０００６】また、等しいフィールド周波数の映像信号
に変換しようとする際には、入力映像信号のフィールド
周波数に同期した、変換処理用クロックを安定に生成
し、この信号をもとに変換しようとする映像信号の水
平，垂直の同期信号を生成する必要がある。しかしこの
ような方式は、入力映像信号の時間軸を信号処理のすべ
ての基準として用いるため、入力信号にわずかでも時間
軸の変動があると、安定したクロックが生成できず、動
作が不安定になるという問題があった。
に変換しようとする際には、入力映像信号のフィールド
周波数に同期した、変換処理用クロックを安定に生成
し、この信号をもとに変換しようとする映像信号の水
平，垂直の同期信号を生成する必要がある。しかしこの
ような方式は、入力映像信号の時間軸を信号処理のすべ
ての基準として用いるため、入力信号にわずかでも時間
軸の変動があると、安定したクロックが生成できず、動
作が不安定になるという問題があった。
【０００７】例えば入力信号としてビデオ・テープ・レ
コーダ（ＶＴＲ）、ビデオ・ディスク・プレーヤ（ＶＤ
Ｐ）などから入力されるジッタやスキューなどの時間軸
変動のある映像信号が入力される場合や、これらのＶＴ
Ｒ，ＶＤＰにおいて、キュー、レビュー、スロー、スチ
ル等の変速再生時の再生映像信号は、ジッタやスキュー
などの時間軸変動があるばかりでなく、フィールド周波
数及びフレーム当りのライン数までもが変化する場合が
あり、これらの信号から変換処理用クロックを安定に生
成し変換処理を実現することは困難であった。
コーダ（ＶＴＲ）、ビデオ・ディスク・プレーヤ（ＶＤ
Ｐ）などから入力されるジッタやスキューなどの時間軸
変動のある映像信号が入力される場合や、これらのＶＴ
Ｒ，ＶＤＰにおいて、キュー、レビュー、スロー、スチ
ル等の変速再生時の再生映像信号は、ジッタやスキュー
などの時間軸変動があるばかりでなく、フィールド周波
数及びフレーム当りのライン数までもが変化する場合が
あり、これらの信号から変換処理用クロックを安定に生
成し変換処理を実現することは困難であった。
【０００８】
【課題を解決するための手段】以上の問題を解決するた
め本発明では、入力された映像信号に同期した書込クロ
ックＷＣＫを生成し、ディジタル信号に変換した入力映
像信号の有効ラインあるいは有効ラインの有効サンプル
をフィールドあるいはフレーム単位で順次メモリに書き
込み、この後、安定な水晶発振子などによる発振回路に
より変換しようとする信号形態に応じた読出クロックＲ
ＣＫを生成し、この読出クロックＲＣＫにより入力映像
信号とはまったく非同期に、メモリよりデータを読み出
しアナログ信号に変換することにより、フィールドある
いはフレーム単位でフィールド周波数の異なる映像信号
への方式変換を行うようにしたものである。
め本発明では、入力された映像信号に同期した書込クロ
ックＷＣＫを生成し、ディジタル信号に変換した入力映
像信号の有効ラインあるいは有効ラインの有効サンプル
をフィールドあるいはフレーム単位で順次メモリに書き
込み、この後、安定な水晶発振子などによる発振回路に
より変換しようとする信号形態に応じた読出クロックＲ
ＣＫを生成し、この読出クロックＲＣＫにより入力映像
信号とはまったく非同期に、メモリよりデータを読み出
しアナログ信号に変換することにより、フィールドある
いはフレーム単位でフィールド周波数の異なる映像信号
への方式変換を行うようにしたものである。
【０００９】さらに、メモリ内の同一アドレスへの映像
信号の書き込みと、読み出しとの重複を検出し、書き込
みあるいは読み出しの開始位置を所定期間（ｔ1）遅ら
せるようにしたものである。
信号の書き込みと、読み出しとの重複を検出し、書き込
みあるいは読み出しの開始位置を所定期間（ｔ1）遅ら
せるようにしたものである。
【００１０】さらに、上記書き込みあるいは読み出しの
開始位置遅延によって生ずる時間軸の変動を所定の遅延
時間（ｔ1）を有する遅延回路を用いて補正するように
したものである。
開始位置遅延によって生ずる時間軸の変動を所定の遅延
時間（ｔ1）を有する遅延回路を用いて補正するように
したものである。
【００１１】さらに本発明の映像信号の処理回路では、
メモリ内の同一アドレスへの映像信号の書き込みと読み
出しとの重複を検出する方法として、入力映像信号の書
込開始を示す書込リセット信号（ＷＦＰ）から、読出リ
セット禁止信号（ＲＲＧ）を生成し、この読出リセット
禁止期間内にメモリからのデータ読み出し開始を表すフ
ィールド基準信号（ＲＦＰ）が入力されるか否かによっ
て、メモリでの読み書きの重複を検出するようにしたも
のである。
メモリ内の同一アドレスへの映像信号の書き込みと読み
出しとの重複を検出する方法として、入力映像信号の書
込開始を示す書込リセット信号（ＷＦＰ）から、読出リ
セット禁止信号（ＲＲＧ）を生成し、この読出リセット
禁止期間内にメモリからのデータ読み出し開始を表すフ
ィールド基準信号（ＲＦＰ）が入力されるか否かによっ
て、メモリでの読み書きの重複を検出するようにしたも
のである。
【００１２】さらに上記メモリの読み書き重複の検出が
安定に行われるように、読み書きの重複が検出された際
には、読出リセット禁止期間を変化させ、読み書きが重
複しない場合よりも長い設定となるようにしたものであ
る。
安定に行われるように、読み書きの重複が検出された際
には、読出リセット禁止期間を変化させ、読み書きが重
複しない場合よりも長い設定となるようにしたものであ
る。
【００１３】あるいは、メモリ内の同一アドレスへの映
像信号の書き込みと読み出しとの重複を検出する方法と
して、入力映像信号の読み出し開始を示すフィールド基
準信号（ＲＦＰ）から、書込リセット禁止信号を生成
し、この書込リセット禁止期間内にメモリからのデータ
書き込み開始を表す書込リセット信号（ＷＦＰ）が入力
されるか否かによって、メモリでの読み書きの重複を検
出するようにしたものである。
像信号の書き込みと読み出しとの重複を検出する方法と
して、入力映像信号の読み出し開始を示すフィールド基
準信号（ＲＦＰ）から、書込リセット禁止信号を生成
し、この書込リセット禁止期間内にメモリからのデータ
書き込み開始を表す書込リセット信号（ＷＦＰ）が入力
されるか否かによって、メモリでの読み書きの重複を検
出するようにしたものである。
【００１４】あるいは、入力された映像信号に同期した
書込クロックＷＣＫを生成し、ディジタル信号に変換し
た入力映像信号をフィールドあるいはフレーム単位で２
系統の第１と第２のメモリに交互に書き込み、この後、
安定な水晶発振子などによる発振回路により、変換しよ
うとする信号形態に応じた読出クロックＲＣＫを生成
し、この読出クロックＲＣＫにより入力映像信号とはま
ったく非同期に、入力映像信号の書き込みと重複しない
第１あるいは第２のメモリよりデータを読み出し、アナ
ログ信号に変換することにより、フィールドあるいはフ
レーム単位でフィールド周波数の異なる映像信号への方
式変換を行うようにしたものである。
書込クロックＷＣＫを生成し、ディジタル信号に変換し
た入力映像信号をフィールドあるいはフレーム単位で２
系統の第１と第２のメモリに交互に書き込み、この後、
安定な水晶発振子などによる発振回路により、変換しよ
うとする信号形態に応じた読出クロックＲＣＫを生成
し、この読出クロックＲＣＫにより入力映像信号とはま
ったく非同期に、入力映像信号の書き込みと重複しない
第１あるいは第２のメモリよりデータを読み出し、アナ
ログ信号に変換することにより、フィールドあるいはフ
レーム単位でフィールド周波数の異なる映像信号への方
式変換を行うようにしたものである。
【００１５】さらに、入力映像信号の書き込みと読み出
しが重複しないメモリの選択方法として、第１のメモリ
が書込中であることを示す書込有効信号（ＷＥＥ）か
ら、このメモリの読出リセット有効信号（ＲＥＧ）を生
成し、この読出リセット有効期間内にメモリからのデー
タ読出開始を表すフィールド基準信号（ＲＦＰ）が入力
された場合にはこの第１のメモリからデータを読み出
し、読出リセット有効期間以外にメモリからのデータ読
出開始を表すフィールド基準信号（ＲＦＰ）が入力され
た場合には他方の第２のメモリからデータを読み出すよ
うにしたものである。
しが重複しないメモリの選択方法として、第１のメモリ
が書込中であることを示す書込有効信号（ＷＥＥ）か
ら、このメモリの読出リセット有効信号（ＲＥＧ）を生
成し、この読出リセット有効期間内にメモリからのデー
タ読出開始を表すフィールド基準信号（ＲＦＰ）が入力
された場合にはこの第１のメモリからデータを読み出
し、読出リセット有効期間以外にメモリからのデータ読
出開始を表すフィールド基準信号（ＲＦＰ）が入力され
た場合には他方の第２のメモリからデータを読み出すよ
うにしたものである。
【００１６】さらに上記読み出しメモリの選択が安定に
行われるように、第１のメモリからデータが読み出され
ている場合と、第２のメモリからデータが読み出されて
いる場合とで、このメモリの読出リセット有効期間を変
化させるようにしたものである。
行われるように、第１のメモリからデータが読み出され
ている場合と、第２のメモリからデータが読み出されて
いる場合とで、このメモリの読出リセット有効期間を変
化させるようにしたものである。
【００１７】また、入力されたインターレース構造を有
する映像信号がをノンインターレースの信号に変換して
フィールド単位でメモリに書き込むようにしたものであ
る。
する映像信号がをノンインターレースの信号に変換して
フィールド単位でメモリに書き込むようにしたものであ
る。
【００１８】
【作用】入力された映像信号に同期した書込クロックＷ
ＣＫは、入力映像信号に含まれる時間軸変動に追従して
いるため、この書込クロックＷＣＫにより映像信号をサ
ンプリングしてメモリ書き込み、この後、安定な読出ク
ロックＲＣＫによりメモリより読み出すことにより、入
力映像信号は、安定な時間軸に変換される。
ＣＫは、入力映像信号に含まれる時間軸変動に追従して
いるため、この書込クロックＷＣＫにより映像信号をサ
ンプリングしてメモリ書き込み、この後、安定な読出ク
ロックＲＣＫによりメモリより読み出すことにより、入
力映像信号は、安定な時間軸に変換される。
【００１９】また、この読出クロックＲＣＫは、入力映
像信号とはまったく非同期であるため入力映像信号の形
態にかかわらず、変換しようとする映像信号形態を実現
するためのライン周波数、フィールド周波数に応じた任
意のクロック周波数により映像信号をメモリより読み出
し、所望の映像信号に変換することができる。
像信号とはまったく非同期であるため入力映像信号の形
態にかかわらず、変換しようとする映像信号形態を実現
するためのライン周波数、フィールド周波数に応じた任
意のクロック周波数により映像信号をメモリより読み出
し、所望の映像信号に変換することができる。
【００２０】メモリを介して、書き込みと読み出しは完
全に非同期であるため、読み出しのフィールド周波数が
書き込みのフィールド周波数より高い時には、１フィー
ルドの書き込みが終了しない前に、読み出しが開始され
る場合がある。この際にはメモリ内に１フィールド前の
信号が保持されているため、１フィールド前の信号によ
って補間される。また読み出しのフィールド周波数が書
き込みのフィールド周波数より低い時には、１フィール
ドの読み出しが終了しない前に、次のフィールドのデー
タが書き込まれる場合がある。この際にはメモリ内のデ
ータは新しく書きかえられるため、このデータを読み出
すことにより、１フィールドの信号が間引いて出力され
る。このように、メモリに書き込まれたデータが読み出
されたか否かにかかわらず、非同期に書き込み読み出し
動作を行うことにより不足したフィールドは前値保持補
間され、余ったフィールドは間引かれて出力される。
全に非同期であるため、読み出しのフィールド周波数が
書き込みのフィールド周波数より高い時には、１フィー
ルドの書き込みが終了しない前に、読み出しが開始され
る場合がある。この際にはメモリ内に１フィールド前の
信号が保持されているため、１フィールド前の信号によ
って補間される。また読み出しのフィールド周波数が書
き込みのフィールド周波数より低い時には、１フィール
ドの読み出しが終了しない前に、次のフィールドのデー
タが書き込まれる場合がある。この際にはメモリ内のデ
ータは新しく書きかえられるため、このデータを読み出
すことにより、１フィールドの信号が間引いて出力され
る。このように、メモリに書き込まれたデータが読み出
されたか否かにかかわらず、非同期に書き込み読み出し
動作を行うことにより不足したフィールドは前値保持補
間され、余ったフィールドは間引かれて出力される。
【００２１】さらに、メモリ内の同一アドレスへの映像
信号の書き込みと、読み出しとの重複を検出し、書き込
みあるいは読み出しの開始位置を所定期間（ｔ1）遅ら
せることにより、メモリ内の同一アドレスに読み出し書
き込みの競合が発生することを防止でき、また特定のフ
ィールド読み出し途中に、メモリへのデータ書込によっ
てデータ変更されることなく、メモリに書き込まれた映
像信号をフィールド単位で、過不足なく完全に読みだす
ことができる。
信号の書き込みと、読み出しとの重複を検出し、書き込
みあるいは読み出しの開始位置を所定期間（ｔ1）遅ら
せることにより、メモリ内の同一アドレスに読み出し書
き込みの競合が発生することを防止でき、また特定のフ
ィールド読み出し途中に、メモリへのデータ書込によっ
てデータ変更されることなく、メモリに書き込まれた映
像信号をフィールド単位で、過不足なく完全に読みだす
ことができる。
【００２２】また、メモリ内の同一アドレスへの映像信
号の書き込みと、読み出しとの重複が検出されないばあ
いには、遅延回路を用いてメモリから読み出されたデー
タを所定の時間（ｔ1）遅延させて出力し、上記メモリ
の読み書き重複が検出された場合にはメモリからの読み
出しの開始位置を（ｔ1）遅延させると同時に、メモリ
からの出力データを上記遅延回路を介さずに出力するよ
うに作用するため、出力信号の時間軸には変動が生じな
い。
号の書き込みと、読み出しとの重複が検出されないばあ
いには、遅延回路を用いてメモリから読み出されたデー
タを所定の時間（ｔ1）遅延させて出力し、上記メモリ
の読み書き重複が検出された場合にはメモリからの読み
出しの開始位置を（ｔ1）遅延させると同時に、メモリ
からの出力データを上記遅延回路を介さずに出力するよ
うに作用するため、出力信号の時間軸には変動が生じな
い。
【００２３】あるいは、メモリ内の同一アドレスへの映
像信号の書き込みと、読み出しとの重複が検出されたば
あいには、メモリへの書き込み開始位置を（ｔ1）遅延
させると同時に、遅延回路を用いて入力された映像信号
データを所定の時間（ｔ1）遅延させてメモリに書き込
むように作用するため、メモリ内のデータはメモリの読
み書き重複しない場合と同様に、フィールド単位で所定
のアドレスへ書き込むことができる。
像信号の書き込みと、読み出しとの重複が検出されたば
あいには、メモリへの書き込み開始位置を（ｔ1）遅延
させると同時に、遅延回路を用いて入力された映像信号
データを所定の時間（ｔ1）遅延させてメモリに書き込
むように作用するため、メモリ内のデータはメモリの読
み書き重複しない場合と同様に、フィールド単位で所定
のアドレスへ書き込むことができる。
【００２４】書込リセット信号（ＷＦＰ）は、入力映像
信号のフィールドあるいはフレーム周期で、入力映像信
号の書込開始を示しこの後所定の期間メモリへの書き込
みが発生する。またフィールド基準信号（ＲＦＰ）はメ
モリからのデータ読出開始を表し、この後所定の期間メ
モリからの映像信号データが読み出される。したがっ
て、書込リセット信号（ＷＦＰ）を含んだ所定の期間
（書込リセット発生の前ｔ2および書込リセット発生の
後ｔ3の期間）にメモリからのデータ読出開始を表すフ
ィールド基準信号（ＲＦＰ）が発生するか否かによっ
て、同一アドレスへの映像信号の書き込みと読み出しと
の重複を検出することができる。あるいは、フィールド
基準信号（ＲＦＰ）を含んだ所定の期間（フィールド基
準信号発生の前ｔ2およびフィールド基準信号発生の後
ｔ3の期間）にメモリへの入力映像信号の書込開始を示
す書込リセット信号（ＷＦＰ）が発生するか否かによっ
て、同一アドレスへの映像信号の書き込みと読み出しと
の重複を検出することができる。
信号のフィールドあるいはフレーム周期で、入力映像信
号の書込開始を示しこの後所定の期間メモリへの書き込
みが発生する。またフィールド基準信号（ＲＦＰ）はメ
モリからのデータ読出開始を表し、この後所定の期間メ
モリからの映像信号データが読み出される。したがっ
て、書込リセット信号（ＷＦＰ）を含んだ所定の期間
（書込リセット発生の前ｔ2および書込リセット発生の
後ｔ3の期間）にメモリからのデータ読出開始を表すフ
ィールド基準信号（ＲＦＰ）が発生するか否かによっ
て、同一アドレスへの映像信号の書き込みと読み出しと
の重複を検出することができる。あるいは、フィールド
基準信号（ＲＦＰ）を含んだ所定の期間（フィールド基
準信号発生の前ｔ2およびフィールド基準信号発生の後
ｔ3の期間）にメモリへの入力映像信号の書込開始を示
す書込リセット信号（ＷＦＰ）が発生するか否かによっ
て、同一アドレスへの映像信号の書き込みと読み出しと
の重複を検出することができる。
【００２５】さらに上記メモリの読み書き重複の検出に
おいて、上記判定により一度読み書きの重複が検出され
た際には、読出リセット禁止期間を、読み書きが重複し
ない場合よりも広くし、十分に読み書きが重複しない条
件が満足された場合でなければ上記判定を解除しないよ
うな、いわゆるヒステリシス特性をもたせることによ
り、書込リセット信号（ＷＦＰ）とフィールド基準信号
（ＲＦＰ）の位相関係が上記検出の判定境界近傍に接近
した場合にも安定動作させるように作用する。
おいて、上記判定により一度読み書きの重複が検出され
た際には、読出リセット禁止期間を、読み書きが重複し
ない場合よりも広くし、十分に読み書きが重複しない条
件が満足された場合でなければ上記判定を解除しないよ
うな、いわゆるヒステリシス特性をもたせることによ
り、書込リセット信号（ＷＦＰ）とフィールド基準信号
（ＲＦＰ）の位相関係が上記検出の判定境界近傍に接近
した場合にも安定動作させるように作用する。
【００２６】また、２系統の第１と第２のメモリへ交互
に入力信号を書き込むことにより、一方のメモリヘの書
き込み周期は２フィールドあるいは２フレームに一度と
なるため、同一メモリ内の同一アドレスへの読み書き重
複の発生頻度は低下し、より広い範囲のフィールドレー
ト変換あるいは処理遅延を含む信号処理が可能となる。
に入力信号を書き込むことにより、一方のメモリヘの書
き込み周期は２フィールドあるいは２フレームに一度と
なるため、同一メモリ内の同一アドレスへの読み書き重
複の発生頻度は低下し、より広い範囲のフィールドレー
ト変換あるいは処理遅延を含む信号処理が可能となる。
【００２７】入力映像信号の書き込みと重複しない第１
あるいは第２のメモリよりデータを読み出し、アナログ
信号に変換することにより、同一メモリ内の同一アドレ
スに読み出し書き込みの競合が発生することを防止で
き、また特定のフィールド読み出し途中に、メモリへの
データ書込によってデータ変更されることなく、メモリ
に書き込まれた映像信号をフィールド単位で、過不足な
く完全に読みだすことができる。
あるいは第２のメモリよりデータを読み出し、アナログ
信号に変換することにより、同一メモリ内の同一アドレ
スに読み出し書き込みの競合が発生することを防止で
き、また特定のフィールド読み出し途中に、メモリへの
データ書込によってデータ変更されることなく、メモリ
に書き込まれた映像信号をフィールド単位で、過不足な
く完全に読みだすことができる。
【００２８】書込有効信号（ＷＥＥ）は、第１のメモリ
が書込中であることを示す信号であり、このメモリ書き
込みの後所定の期間はこの第１メモリからデータを読み
だすことができる。またフィールド基準信号（ＲＦＰ）
はメモリからのデータ読出開始を表し、この後所定の期
間メモリからの映像信号データが読み出される。したが
って、書込有効信号（ＷＥＥ）を所定の時間遅延させた
第１メモリの読出リセット有効信号（ＲＥＧ）を生成
し，この読出リセット有効期間にメモリからのデータ読
出開始を表すフィールド基準信号（ＲＦＰ）が入力され
た場合には、この第１のメモリからデータを読み出し、
上記読出リセット有効期間以外にフィールド基準信号
（ＲＦＰ）が入力された場合には、他方の第２のメモリ
からデータを読み出すことにより入力映像信号の書き込
みと重複しないメモリを選択することができる。
が書込中であることを示す信号であり、このメモリ書き
込みの後所定の期間はこの第１メモリからデータを読み
だすことができる。またフィールド基準信号（ＲＦＰ）
はメモリからのデータ読出開始を表し、この後所定の期
間メモリからの映像信号データが読み出される。したが
って、書込有効信号（ＷＥＥ）を所定の時間遅延させた
第１メモリの読出リセット有効信号（ＲＥＧ）を生成
し，この読出リセット有効期間にメモリからのデータ読
出開始を表すフィールド基準信号（ＲＦＰ）が入力され
た場合には、この第１のメモリからデータを読み出し、
上記読出リセット有効期間以外にフィールド基準信号
（ＲＦＰ）が入力された場合には、他方の第２のメモリ
からデータを読み出すことにより入力映像信号の書き込
みと重複しないメモリを選択することができる。
【００２９】さらに、入力映像信号と変換出力する映像
信号のフィールド周波数が近接しており、さらに読出リ
セット有効信号（ＲＥＧ）とフィールド基準信号（ＲＦ
Ｐ）との位相関係が上記選択の判定境界近傍に接近した
場合にも、第１のメモリからデータが読み出されている
場合と、第２のメモリからデータが読み出されている場
合とで、このメモリのリセット有効期間を変化させるこ
とにより、次のフィールドあるいはフレームで発生する
フィールド基準信号（ＲＦＰ）とふたたび判定境界近傍
の位相となり、連続して不安定な判定条件となることを
防ぐように作用する。
信号のフィールド周波数が近接しており、さらに読出リ
セット有効信号（ＲＥＧ）とフィールド基準信号（ＲＦ
Ｐ）との位相関係が上記選択の判定境界近傍に接近した
場合にも、第１のメモリからデータが読み出されている
場合と、第２のメモリからデータが読み出されている場
合とで、このメモリのリセット有効期間を変化させるこ
とにより、次のフィールドあるいはフレームで発生する
フィールド基準信号（ＲＦＰ）とふたたび判定境界近傍
の位相となり、連続して不安定な判定条件となることを
防ぐように作用する。
【００３０】さらに入力信号をノンインターレースに変
換処理することにより、偶数奇数のフィールドの区別な
くフィールド単位で信号の処理ができる。これにより入
力信号のフィールド周波数と異なるフィールド周波数の
映像信号に変換する際には、映像信号の間引き、前値保
持補間をフィールド単位で行うように作用する。
換処理することにより、偶数奇数のフィールドの区別な
くフィールド単位で信号の処理ができる。これにより入
力信号のフィールド周波数と異なるフィールド周波数の
映像信号に変換する際には、映像信号の間引き、前値保
持補間をフィールド単位で行うように作用する。
【００３１】
【実施例】以下に、本発明の実施例を図を用いて説明す
る。
る。
【００３２】図１は本発明を入力映像信号を異なる形態
の映像信号に変換する信号変換処理装置に適用した場合
のメモリ周辺の主要部の構成を示すブロック図である。
図１において、１は入力映像信号を書き込みクロックＷ
ＣＫでディジタル化した映像信号ＤＩの入力端子、２は
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫの入力
端子、３は入力映像信号の垂直同期信号等をもとに生成
したフィールド周期の書込リセット信号ＷＦＰの入力端
子、４は変換しようとするフィールド周波数に応じた固
定周波数の発振回路より与えられる読出クロックＲＣＫ
の入力端子、５は読出クロックＲＣＫより生成される変
換しようとするフィールド周期のフィールド基準信号Ｒ
ＦＰの入力端子、６は入力映像信号の少なくとも１フィ
ールドの記憶容量を有し読み書きが非同期に可能なメモ
リ、７はメモリ６からの出力信号を読出クロックＲＣＫ
によって所定の遅延時間ｔ1だけ遅延させる遅延回路、
８はメモリ６からの出力信号と遅延回路７からの出力を
切り換えて出力信号ＤＯとして出力する切換回路、９は
書込リセット信号ＷＦＰとフィールド基準信号ＲＦＰと
からメモリでの読み書きの重複を検出し重複検出信号Ｒ
Ｄ及びメモリへの読出リセット信号ＲＲＳＴを出力する
制御回路、１０は目的の信号形態に変換された映像出力
信号ＤＯの出力端子、１１-２は、本発明による映像信
号の信号変換処理装置である。
の映像信号に変換する信号変換処理装置に適用した場合
のメモリ周辺の主要部の構成を示すブロック図である。
図１において、１は入力映像信号を書き込みクロックＷ
ＣＫでディジタル化した映像信号ＤＩの入力端子、２は
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫの入力
端子、３は入力映像信号の垂直同期信号等をもとに生成
したフィールド周期の書込リセット信号ＷＦＰの入力端
子、４は変換しようとするフィールド周波数に応じた固
定周波数の発振回路より与えられる読出クロックＲＣＫ
の入力端子、５は読出クロックＲＣＫより生成される変
換しようとするフィールド周期のフィールド基準信号Ｒ
ＦＰの入力端子、６は入力映像信号の少なくとも１フィ
ールドの記憶容量を有し読み書きが非同期に可能なメモ
リ、７はメモリ６からの出力信号を読出クロックＲＣＫ
によって所定の遅延時間ｔ1だけ遅延させる遅延回路、
８はメモリ６からの出力信号と遅延回路７からの出力を
切り換えて出力信号ＤＯとして出力する切換回路、９は
書込リセット信号ＷＦＰとフィールド基準信号ＲＦＰと
からメモリでの読み書きの重複を検出し重複検出信号Ｒ
Ｄ及びメモリへの読出リセット信号ＲＲＳＴを出力する
制御回路、１０は目的の信号形態に変換された映像出力
信号ＤＯの出力端子、１１-２は、本発明による映像信
号の信号変換処理装置である。
【００３３】なお図１に示すメモリ６は、映像信号処理
用として広く用いられている書き込み・読み出し非同期
動作のファースト・イン、ファースト・アウト（ＦＩＦ
Ｏ）タイプのフィールドメモリであり、メモリ書込クロ
ックとメモリ書込リセット、メモリ読出クロック、メモ
リ読出リセットによって制御される。またメモリ内部の
書込および読出アドレスは、メモリ書込リセットによっ
て書込アドレスは０番地へリセットされ、メモリ書込ク
ロックによってメモリ書込データがメモリ内に書き込ま
れると同時に順次書込アドレスが１番地づつ更新する。
読み出しも同様に、メモリ読出リセットによって読出ア
ドレスは０番地へリセットされ、メモリ読出クロックに
よってメモリ読出データが出力されると同時に順次読出
アドレスが１番地づつ更新するものである。
用として広く用いられている書き込み・読み出し非同期
動作のファースト・イン、ファースト・アウト（ＦＩＦ
Ｏ）タイプのフィールドメモリであり、メモリ書込クロ
ックとメモリ書込リセット、メモリ読出クロック、メモ
リ読出リセットによって制御される。またメモリ内部の
書込および読出アドレスは、メモリ書込リセットによっ
て書込アドレスは０番地へリセットされ、メモリ書込ク
ロックによってメモリ書込データがメモリ内に書き込ま
れると同時に順次書込アドレスが１番地づつ更新する。
読み出しも同様に、メモリ読出リセットによって読出ア
ドレスは０番地へリセットされ、メモリ読出クロックに
よってメモリ読出データが出力されると同時に順次読出
アドレスが１番地づつ更新するものである。
【００３４】図１に示すメモリ６には、メモリ書込デー
タとして端子１からの映像信号ＤＩが入力され、メモリ
書込クロックとして端子２からの書込クロックＷＣＫが
入力されている。また端子３から入力された書込リセッ
ト信号ＷＦＰは制御回路９と、メモリ書込リセットとし
てメモリ６に入力される。さらに、メモリ６にはメモリ
読出リセットとして制御回路９からの読出リセット信号
ＲＲＳＴが入力され、メモリ６からのメモリ読出データ
は遅延回路７及び切換回路８に入力されている。また端
子４から入力された読出クロックＲＣＫは遅延回路７
と、メモリ読出クロックとしてメモリ６に入力されてい
る。
タとして端子１からの映像信号ＤＩが入力され、メモリ
書込クロックとして端子２からの書込クロックＷＣＫが
入力されている。また端子３から入力された書込リセッ
ト信号ＷＦＰは制御回路９と、メモリ書込リセットとし
てメモリ６に入力される。さらに、メモリ６にはメモリ
読出リセットとして制御回路９からの読出リセット信号
ＲＲＳＴが入力され、メモリ６からのメモリ読出データ
は遅延回路７及び切換回路８に入力されている。また端
子４から入力された読出クロックＲＣＫは遅延回路７
と、メモリ読出クロックとしてメモリ６に入力されてい
る。
【００３５】メモリ６は、フィールド周期の書込リセッ
ト信号ＷＦＰがメモリ書込リセット信号として入力され
ることによって、フィールド毎に書込アドレスは０番地
へリセットされ、メモリ書込クロックとして入力される
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫによ
り、端子１より入力される映像信号ＤＩの有効ラインが
順次、フィールド毎に等しいアドレスとなるように書き
込まれる。
ト信号ＷＦＰがメモリ書込リセット信号として入力され
ることによって、フィールド毎に書込アドレスは０番地
へリセットされ、メモリ書込クロックとして入力される
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫによ
り、端子１より入力される映像信号ＤＩの有効ラインが
順次、フィールド毎に等しいアドレスとなるように書き
込まれる。
【００３６】制御回路９では、端子５から入力される変
換出力信号ＤＯのフィールド周期を有するフィールド基
準信号ＲＦＰと、入力映像信号ＤＩのフィールド周期を
有する書込リセット信号ＷＦＰとが入力されており、両
者の位相関係によって重複検出信号ＲＤを出力する。こ
の重複検出信号ＲＤは、書込リセット信号ＷＦＰとフィ
ールド基準信号ＲＦＰが接近し両者の時間間隔が所定の
値以下となった場合に、”Ｈ”となり、書込リセット信
号ＷＦＰとフィールド基準信号ＲＦＰの時間間隔が所定
の値以上であれば”Ｌ”のとなる論理信号である。さら
にこの制御回路９では、メモリ６のメモリ読出リセット
として読出リセット信号ＲＲＳＴをフィールド基準信号
ＲＦＰより生成している。この読出リセット信号ＲＲＳ
Ｔは、書込リセット信号ＷＦＰとフィールド基準信号Ｒ
ＦＰの位相が接近せず重複検出信号ＲＤが”Ｌ”の場合
にはフィールド基準信号ＲＦＰがそのまま出力されてお
り、メモリ読出リセットとしてメモリ６の読出アドレス
を、変換出力信号ＤＯのフィールド周期で０番地へリセ
ットする。一方書込リセット信号ＷＦＰとフィールド基
準信号ＲＦＰが近接し、重複検出信号ＲＤが”Ｈ”の場
合にはフィールド基準信号ＲＦＰを所定の時間ｔ1だけ
遅延した信号を読出リセット信号ＲＲＳＴとして出力す
る。
換出力信号ＤＯのフィールド周期を有するフィールド基
準信号ＲＦＰと、入力映像信号ＤＩのフィールド周期を
有する書込リセット信号ＷＦＰとが入力されており、両
者の位相関係によって重複検出信号ＲＤを出力する。こ
の重複検出信号ＲＤは、書込リセット信号ＷＦＰとフィ
ールド基準信号ＲＦＰが接近し両者の時間間隔が所定の
値以下となった場合に、”Ｈ”となり、書込リセット信
号ＷＦＰとフィールド基準信号ＲＦＰの時間間隔が所定
の値以上であれば”Ｌ”のとなる論理信号である。さら
にこの制御回路９では、メモリ６のメモリ読出リセット
として読出リセット信号ＲＲＳＴをフィールド基準信号
ＲＦＰより生成している。この読出リセット信号ＲＲＳ
Ｔは、書込リセット信号ＷＦＰとフィールド基準信号Ｒ
ＦＰの位相が接近せず重複検出信号ＲＤが”Ｌ”の場合
にはフィールド基準信号ＲＦＰがそのまま出力されてお
り、メモリ読出リセットとしてメモリ６の読出アドレス
を、変換出力信号ＤＯのフィールド周期で０番地へリセ
ットする。一方書込リセット信号ＷＦＰとフィールド基
準信号ＲＦＰが近接し、重複検出信号ＲＤが”Ｈ”の場
合にはフィールド基準信号ＲＦＰを所定の時間ｔ1だけ
遅延した信号を読出リセット信号ＲＲＳＴとして出力す
る。
【００３７】一方メモリ６からのデータの読み出しは、
メモリ読出リセットとして制御回路９より与えられる読
出リセット信号ＲＲＳＴによって読出アドレスを変換出
力信号ＤＯのフィールド周期で０番地へリセットし、順
次読出クロックＲＣＫによりメモリ読出データが出力さ
れ、このメモリ６から読み出された信号は遅延回路７及
び切換回路８に入力される。
メモリ読出リセットとして制御回路９より与えられる読
出リセット信号ＲＲＳＴによって読出アドレスを変換出
力信号ＤＯのフィールド周期で０番地へリセットし、順
次読出クロックＲＣＫによりメモリ読出データが出力さ
れ、このメモリ６から読み出された信号は遅延回路７及
び切換回路８に入力される。
【００３８】切換回路８はこのメモリ６からの出力と、
遅延回路７から出力されるメモリ６からの出力を所定の
時間ｔ1だけ遅延した信号とが入力されており、制御回
路９からの重複検出信号ＲＤが”Ｈ”のときには切換回
路８は図１のａ側に切り換わりメモリ６からの出力を選
択し、重複検出信号ＲＤが”Ｌ”の場合には切換回路８
は図１のｂ側に切り換わり遅延回路７からの信号を選択
し出力信号ＤＯとして端子１０より出力する。
遅延回路７から出力されるメモリ６からの出力を所定の
時間ｔ1だけ遅延した信号とが入力されており、制御回
路９からの重複検出信号ＲＤが”Ｈ”のときには切換回
路８は図１のａ側に切り換わりメモリ６からの出力を選
択し、重複検出信号ＲＤが”Ｌ”の場合には切換回路８
は図１のｂ側に切り換わり遅延回路７からの信号を選択
し出力信号ＤＯとして端子１０より出力する。
【００３９】すなわち、書込リセット信号ＷＦＰとフィ
ールド基準信号ＲＦＰの位相が接近せず重複検出信号Ｒ
Ｄが”Ｌ”の場合には、メモリ６はフィールド基準信号
ＲＦＰによって読出リセット処理し、読み出されたデー
タは遅延回路７で所定の時間ｔ1だけ遅延した後、端子
１０より出力信号ＤＯとして出力する。また、書込リセ
ット信号ＷＦＰとフィールド基準信号ＲＦＰが接近し重
複検出信号ＲＤが”Ｈ”の場合には、メモリ６はフィー
ルド基準信号ＲＦＰを所定の時間ｔ1だけ遅延した信号
により読出リセット処理し、読み出されたデータはその
まま遅延されずに切換回路８を介して端子１０より出力
する。
ールド基準信号ＲＦＰの位相が接近せず重複検出信号Ｒ
Ｄが”Ｌ”の場合には、メモリ６はフィールド基準信号
ＲＦＰによって読出リセット処理し、読み出されたデー
タは遅延回路７で所定の時間ｔ1だけ遅延した後、端子
１０より出力信号ＤＯとして出力する。また、書込リセ
ット信号ＷＦＰとフィールド基準信号ＲＦＰが接近し重
複検出信号ＲＤが”Ｈ”の場合には、メモリ６はフィー
ルド基準信号ＲＦＰを所定の時間ｔ1だけ遅延した信号
により読出リセット処理し、読み出されたデータはその
まま遅延されずに切換回路８を介して端子１０より出力
する。
【００４０】なお本実施例は入力映像信号を、１ライン
当たりのサンプル数、１フィールド当たりのライン数、
あるいはフィールド周波数の少なくとも一つが異なった
形態の映像信号に変換する信号変換処理装置に、本発明
を適用したものであり、ここでは１ライン当たり910
（有効768）サンプル、１フィールド525（有効485）ラ
イン、フィールド周波数59.94Hz、ノンインターレース
の入力信号を、１ライン当たりのサンプル数、１フィー
ルド当たりのライン数は同じで、フィールド周波数のみ
60Hzの映像信号に変換する場合を一例として動作につい
て説明する。なおこの際の書込クロックＷＣＫの周波数
は28.636MHz(=910×525×59.94)である。また読出クロ
ックＲＣＫの周波数は、フィールド周波数59.94Hzの入
力映像信号をフィールド周波数のみ60Hzに変換するため
ＷＣＫの1.001倍(=59.94／60)の周波数すなわち28.636M
Hz×1.001=28.665MHz(=910×525×60)となる。以下に図
１に示した実施例の具体的な動作について、図１のブロ
ック図及び図２の波形図を用いて説明する。
当たりのサンプル数、１フィールド当たりのライン数、
あるいはフィールド周波数の少なくとも一つが異なった
形態の映像信号に変換する信号変換処理装置に、本発明
を適用したものであり、ここでは１ライン当たり910
（有効768）サンプル、１フィールド525（有効485）ラ
イン、フィールド周波数59.94Hz、ノンインターレース
の入力信号を、１ライン当たりのサンプル数、１フィー
ルド当たりのライン数は同じで、フィールド周波数のみ
60Hzの映像信号に変換する場合を一例として動作につい
て説明する。なおこの際の書込クロックＷＣＫの周波数
は28.636MHz(=910×525×59.94)である。また読出クロ
ックＲＣＫの周波数は、フィールド周波数59.94Hzの入
力映像信号をフィールド周波数のみ60Hzに変換するため
ＷＣＫの1.001倍(=59.94／60)の周波数すなわち28.636M
Hz×1.001=28.665MHz(=910×525×60)となる。以下に図
１に示した実施例の具体的な動作について、図１のブロ
ック図及び図２の波形図を用いて説明する。
【００４１】図２（ａ）は図１の端子１より入力される
映像信号ＤＩであり、図中のｆ1，ｆ2，…ｆnは順次入
力されるフィールドを示している。図２（ｂ）は図１の
端子３より入力される書込リセット信号ＷＦＰであり、
入力映像信号ＤＩのフィールド毎に有効ライン先頭位置
を示すパルスである。この書込リセット信号ＷＦＰによ
りメモリ６の書込アドレスは０番地へリセットされ、書
込クロックＷＣＫによって順次映像信号ＤＩはメモリ内
部に書き込まれる。図２（Ｃ）はメモリ６の書込及び読
出アドレス値の変化を模式的に示したもので、実線は書
込アドレスを、破線は読出アドレスの変化を示してい
る。すなわち実線の書込アドレスは、書込リセット信号
ＷＦＰの入力により０番地へリセットされ、順次映像信
号ＤＩがメモリに書き込まれ、アドレス値が更新（増
加）して行く状態を示したものである。なお図中のアド
レスの上限値Ｎはメモリ６に書き込まれた１フィールド
の総サンプル数となり、本実施例ではＮ＝441350(=910
サンプル×有効485ライン)となる。また図中の１Ｗ，２
Ｗ，…ｎＷは、フィールドｆnが書き込まれていること
を、同様に１Ｒ，２Ｒ，…ｎＲはフィールドｆnのデー
タが読み出されていることを示している。以上のように
メモリ６には、フィールド毎に等しいアドレスとなるよ
うに、順次入力される映像信号ＤＩがメモリに書き込ま
れる。
映像信号ＤＩであり、図中のｆ1，ｆ2，…ｆnは順次入
力されるフィールドを示している。図２（ｂ）は図１の
端子３より入力される書込リセット信号ＷＦＰであり、
入力映像信号ＤＩのフィールド毎に有効ライン先頭位置
を示すパルスである。この書込リセット信号ＷＦＰによ
りメモリ６の書込アドレスは０番地へリセットされ、書
込クロックＷＣＫによって順次映像信号ＤＩはメモリ内
部に書き込まれる。図２（Ｃ）はメモリ６の書込及び読
出アドレス値の変化を模式的に示したもので、実線は書
込アドレスを、破線は読出アドレスの変化を示してい
る。すなわち実線の書込アドレスは、書込リセット信号
ＷＦＰの入力により０番地へリセットされ、順次映像信
号ＤＩがメモリに書き込まれ、アドレス値が更新（増
加）して行く状態を示したものである。なお図中のアド
レスの上限値Ｎはメモリ６に書き込まれた１フィールド
の総サンプル数となり、本実施例ではＮ＝441350(=910
サンプル×有効485ライン)となる。また図中の１Ｗ，２
Ｗ，…ｎＷは、フィールドｆnが書き込まれていること
を、同様に１Ｒ，２Ｒ，…ｎＲはフィールドｆnのデー
タが読み出されていることを示している。以上のように
メモリ６には、フィールド毎に等しいアドレスとなるよ
うに、順次入力される映像信号ＤＩがメモリに書き込ま
れる。
【００４２】次に、メモリの読み出しについて説明す
る。図２（ｄ）は図１の端子５より入力されるフィール
ド基準信号ＲＦＰであり、変換出力信号ＤＯのフィール
ド周期を有するフィールド基準のパルスであり、入力映
像信号ＤＩのフィールドとは非同期で、フィールド周波
数も異なる信号である。このフィールド基準信号ＲＦＰ
と図１の端子３より入力される書込リセット信号ＷＦＰ
とは制御回路９に入力され両者の位相関係によって、図
２の（ｅ）に示すように重複検出信号ＲＤを出力する。
この重複検出信号ＲＤは、書込リセット信号ＷＦＰとフ
ィールド基準信号ＲＦＰの時間間隔が所定の値以下とな
った場合に、図２の（ｅ）に示すように重複検出信号Ｒ
Ｄは”Ｈ”となり、書込リセット信号ＷＦＰとフィール
ド基準信号ＲＦＰの時間間隔が所定の値以上であれば”
Ｌ”のとなる論理信号である。この重複検出信号ＲＤ
が”Ｌ”の場合には、メモリ６への読出リセットとして
制御回路９から出力される読出リセット信号ＲＲＳＴは
図２の（ｆ）に示すようにフィールド基準信号ＲＦＰが
そのまま出力される。また重複検出信号ＲＤが”Ｈ”の
場合には、図２の（ｆ）に示すようにフィールド基準信
号ＲＦＰを所定の時間ｔ1遅延した信号が読出リセット
信号ＲＲＳＴとして出力される。
る。図２（ｄ）は図１の端子５より入力されるフィール
ド基準信号ＲＦＰであり、変換出力信号ＤＯのフィール
ド周期を有するフィールド基準のパルスであり、入力映
像信号ＤＩのフィールドとは非同期で、フィールド周波
数も異なる信号である。このフィールド基準信号ＲＦＰ
と図１の端子３より入力される書込リセット信号ＷＦＰ
とは制御回路９に入力され両者の位相関係によって、図
２の（ｅ）に示すように重複検出信号ＲＤを出力する。
この重複検出信号ＲＤは、書込リセット信号ＷＦＰとフ
ィールド基準信号ＲＦＰの時間間隔が所定の値以下とな
った場合に、図２の（ｅ）に示すように重複検出信号Ｒ
Ｄは”Ｈ”となり、書込リセット信号ＷＦＰとフィール
ド基準信号ＲＦＰの時間間隔が所定の値以上であれば”
Ｌ”のとなる論理信号である。この重複検出信号ＲＤ
が”Ｌ”の場合には、メモリ６への読出リセットとして
制御回路９から出力される読出リセット信号ＲＲＳＴは
図２の（ｆ）に示すようにフィールド基準信号ＲＦＰが
そのまま出力される。また重複検出信号ＲＤが”Ｈ”の
場合には、図２の（ｆ）に示すようにフィールド基準信
号ＲＦＰを所定の時間ｔ1遅延した信号が読出リセット
信号ＲＲＳＴとして出力される。
【００４３】以上示した読出リセット信号ＲＲＳＴ及
び、図１の端子４から入力される読出クロックＲＣＫに
より、メモリ６内部の読出アドレスカウンタは、図２
（Ｃ）の破線で示されるように、読出リセット信号ＲＲ
ＳＴの入力により０番地へリセットされ、順次読出クロ
ックＲＣＫによりアドレス値が図に示すように更新し、
メモリ内の読出アドレスに書き込まれた信号が出力され
て行く。この際に読み出されるデータは、図中に示した
ｆ1の書き込み（１Ｗ）に続いてｆ1の読み出し（１
Ｒ），ｆ2の書き込み（２Ｗ）に続いてｆ2の読み出し
（２Ｒ），更にｆ2の読み出し（２Ｒ）、ｆ3の書き込み
（３Ｗ）に続いてｆ3の読み出し（３Ｒ），・・・・・
・・の１Ｒ，２Ｒ，２Ｒ，３Ｒ，４Ｒ，…の記載が示す
ように、順次入力されたｆ1，ｆ2，ｆ3，ｆ4のフィール
ドに対し、ｆ2フィールドのデータが重複して出力され
る。このように入出力のフィールド周波数が特定の同期
関係になく、全く独立した周波数であってもフィールド
単位での補間あるいは間引きを行い、信号を出力するこ
とができる。
び、図１の端子４から入力される読出クロックＲＣＫに
より、メモリ６内部の読出アドレスカウンタは、図２
（Ｃ）の破線で示されるように、読出リセット信号ＲＲ
ＳＴの入力により０番地へリセットされ、順次読出クロ
ックＲＣＫによりアドレス値が図に示すように更新し、
メモリ内の読出アドレスに書き込まれた信号が出力され
て行く。この際に読み出されるデータは、図中に示した
ｆ1の書き込み（１Ｗ）に続いてｆ1の読み出し（１
Ｒ），ｆ2の書き込み（２Ｗ）に続いてｆ2の読み出し
（２Ｒ），更にｆ2の読み出し（２Ｒ）、ｆ3の書き込み
（３Ｗ）に続いてｆ3の読み出し（３Ｒ），・・・・・
・・の１Ｒ，２Ｒ，２Ｒ，３Ｒ，４Ｒ，…の記載が示す
ように、順次入力されたｆ1，ｆ2，ｆ3，ｆ4のフィール
ドに対し、ｆ2フィールドのデータが重複して出力され
る。このように入出力のフィールド周波数が特定の同期
関係になく、全く独立した周波数であってもフィールド
単位での補間あるいは間引きを行い、信号を出力するこ
とができる。
【００４４】このようにメモリ６へ書き込む入力映像信
号と、メモリ６から読み出される出力映像信号のサンプ
ルクロック（ＷＣＫ，ＲＣＫ）およびライン周波数、フ
ィールド周波数は、いずれも特定の周波数同期関係を有
している必要はなく、入力映像信号と全く別の映像信号
形態に変換することができる。したがって、出力映像信
号ＤＯのサンプルクロックとなるＲＣＫは、出力映像信
号の形態に応じて任意に周波数を選択することができ、
入力映像信号と独立した、安定な発振周波数を有する水
晶発振子などによる発振回路によって生成することがで
きる。これにより入力映像信号にスキューあるいはジッ
タなどの時間軸変動があっても、安定な時間軸の映像信
号に変換できるという効果がある。
号と、メモリ６から読み出される出力映像信号のサンプ
ルクロック（ＷＣＫ，ＲＣＫ）およびライン周波数、フ
ィールド周波数は、いずれも特定の周波数同期関係を有
している必要はなく、入力映像信号と全く別の映像信号
形態に変換することができる。したがって、出力映像信
号ＤＯのサンプルクロックとなるＲＣＫは、出力映像信
号の形態に応じて任意に周波数を選択することができ、
入力映像信号と独立した、安定な発振周波数を有する水
晶発振子などによる発振回路によって生成することがで
きる。これにより入力映像信号にスキューあるいはジッ
タなどの時間軸変動があっても、安定な時間軸の映像信
号に変換できるという効果がある。
【００４５】一方、本発明ではメモリ６に対し、非同期
に書き込み、読み出しを行っているため、メモリの同一
アドレスへの読み書きの重複が生じる可能性がある。こ
の読み書きの重複は、メモリへの書き込み開始を示す書
込リセット処理と、メモリからの読み出し開始を示す読
出リセット処理とが時間的に接近した場合に発生する。
すなわち、書き込み開始直後に読み出しが開始された場
合、読出アドレスが書込アドレスに接近し同一アドレス
となる場合が考えられる。また、読み出し開始直後に書
き込みが開始された場合にも、書込アドレスが読出アド
レスに接近し同一アドレスとなる場合が考えられる。し
たがって、常に書込リセット処理及び読出リセット処理
の時間間隔が一定値以上であれば、同一アドレスへの読
み書きの重複は発生しない。そこで本発明では、書込リ
セット信号ＷＦＰとフィールド基準信号ＲＦＰの位相が
近接し、時間間隔が所定の値以下となった場合には、重
複検出信号ＲＤによってメモリ読出リセットのタイミン
グをｔ1だけ遅延させることにより、常に書込リセット
処理及び読出リセット処理の時間間隔が一定値以上とな
り、メモリ内での同一アドレスへの読み書き重複を防ぐ
構成となっている。
に書き込み、読み出しを行っているため、メモリの同一
アドレスへの読み書きの重複が生じる可能性がある。こ
の読み書きの重複は、メモリへの書き込み開始を示す書
込リセット処理と、メモリからの読み出し開始を示す読
出リセット処理とが時間的に接近した場合に発生する。
すなわち、書き込み開始直後に読み出しが開始された場
合、読出アドレスが書込アドレスに接近し同一アドレス
となる場合が考えられる。また、読み出し開始直後に書
き込みが開始された場合にも、書込アドレスが読出アド
レスに接近し同一アドレスとなる場合が考えられる。し
たがって、常に書込リセット処理及び読出リセット処理
の時間間隔が一定値以上であれば、同一アドレスへの読
み書きの重複は発生しない。そこで本発明では、書込リ
セット信号ＷＦＰとフィールド基準信号ＲＦＰの位相が
近接し、時間間隔が所定の値以下となった場合には、重
複検出信号ＲＤによってメモリ読出リセットのタイミン
グをｔ1だけ遅延させることにより、常に書込リセット
処理及び読出リセット処理の時間間隔が一定値以上とな
り、メモリ内での同一アドレスへの読み書き重複を防ぐ
構成となっている。
【００４６】また、重複検出信号ＲＤによってメモリ読
出リセットのタイミングをｔ1遅延した場合には、メモ
リから読み出される信号も同時にｔ1だけ遅延すること
になる。そこで、書込リセット信号ＷＦＰとフィールド
基準信号ＲＦＰの位相が接近せず重複検出信号ＲＤが”
Ｌ”の場合、すなわちメモリ読出リセットのタイミング
を遅延させない場合には、メモリ６から読み出されたデ
ータは遅延回路７で所定の時間ｔ1だけ遅延した後、端
子１０より出力信号ＤＯとして出力する。また、書込リ
セット信号ＷＦＰとフィールド基準信号ＲＦＰが接近し
重複検出信号ＲＤが”Ｈ”の場合、すなわちメモリ読出
リセットのタイミングをｔ1遅延した場合には、メモリ
から読み出される信号も同時にｔ1だけ遅延することに
なるため、メモリ６から読み出されたデータはそのまま
遅延せず出力する。以上のような処理により、図２
（ｇ）に示すように重複検出信号ＲＤの状態にかかわら
ずフィールド基準信号ＲＦＰから常に一定の遅延で、フ
ィールド先頭の映像信号を出力することができる。
出リセットのタイミングをｔ1遅延した場合には、メモ
リから読み出される信号も同時にｔ1だけ遅延すること
になる。そこで、書込リセット信号ＷＦＰとフィールド
基準信号ＲＦＰの位相が接近せず重複検出信号ＲＤが”
Ｌ”の場合、すなわちメモリ読出リセットのタイミング
を遅延させない場合には、メモリ６から読み出されたデ
ータは遅延回路７で所定の時間ｔ1だけ遅延した後、端
子１０より出力信号ＤＯとして出力する。また、書込リ
セット信号ＷＦＰとフィールド基準信号ＲＦＰが接近し
重複検出信号ＲＤが”Ｈ”の場合、すなわちメモリ読出
リセットのタイミングをｔ1遅延した場合には、メモリ
から読み出される信号も同時にｔ1だけ遅延することに
なるため、メモリ６から読み出されたデータはそのまま
遅延せず出力する。以上のような処理により、図２
（ｇ）に示すように重複検出信号ＲＤの状態にかかわら
ずフィールド基準信号ＲＦＰから常に一定の遅延で、フ
ィールド先頭の映像信号を出力することができる。
【００４７】次に、図１に示した制御回路９の具体的構
成の一例を図３に示す。図３において９ａは書き込みリ
セット信号ＷＦＰから読出リセット禁止信号ＲＲＧをモ
ノマルチ回路やカウンタ回路により生成するパルス生成
回路、９ｂはフィールド基準信号ＲＦＰを所定の時間ｔ
1だけ遅延する遅延回路、９ｃはパルス生成回路９ａか
らの読出リセット禁止信号ＲＲＧをフィールド基準信号
ＲＦＰでラッチして重複検出信号ＲＤを出力するＤフリ
ップフロップ回路、９ｄはパルス生成回路９ａからの読
出リセット禁止信号ＲＲＧを反転して出力する反転回
路、９ｅは反転回路９ｄで反転した読出リセット禁止信
号ＲＲＧとフィールド基準信号ＲＦＰの論理積演算をす
るＡＮＤ回路、９ｆはＤフリップフロップ回路９ｃから
の重複検出信号ＲＤと遅延回路９ｂで遅延されたフィー
ルド基準信号ＲＦＰの論理積演算をするＡＮＤ回路、９
ｇはＡＮＤ回路９ｅの出力とＡＮＤ回路９ｆの出力との
論理和演算を行い読み出しリセット信号ＲＲＳＴを出力
するＯＲ回路である。
成の一例を図３に示す。図３において９ａは書き込みリ
セット信号ＷＦＰから読出リセット禁止信号ＲＲＧをモ
ノマルチ回路やカウンタ回路により生成するパルス生成
回路、９ｂはフィールド基準信号ＲＦＰを所定の時間ｔ
1だけ遅延する遅延回路、９ｃはパルス生成回路９ａか
らの読出リセット禁止信号ＲＲＧをフィールド基準信号
ＲＦＰでラッチして重複検出信号ＲＤを出力するＤフリ
ップフロップ回路、９ｄはパルス生成回路９ａからの読
出リセット禁止信号ＲＲＧを反転して出力する反転回
路、９ｅは反転回路９ｄで反転した読出リセット禁止信
号ＲＲＧとフィールド基準信号ＲＦＰの論理積演算をす
るＡＮＤ回路、９ｆはＤフリップフロップ回路９ｃから
の重複検出信号ＲＤと遅延回路９ｂで遅延されたフィー
ルド基準信号ＲＦＰの論理積演算をするＡＮＤ回路、９
ｇはＡＮＤ回路９ｅの出力とＡＮＤ回路９ｆの出力との
論理和演算を行い読み出しリセット信号ＲＲＳＴを出力
するＯＲ回路である。
【００４８】パルス生成回路９ａでは、書き込みリセッ
ト信号ＷＦＰに基づいて、読出リセット処理が行われた
場合にメモリ６で同一アドレスへの読み書きの重複が発
生する可能性のある期間を示す読出リセット禁止信号Ｒ
ＲＧを生成する。この読出リセット禁止信号ＲＲＧをＤ
フリップフロップ回路９ｃによってフィールド基準信号
ＲＦＰでラッチすることにより、書込リセット信号ＷＦ
Ｐとフィールド基準信号ＲＦＰの時間間隔が所定の値で
あるか否かを判定し、重複検出信号ＲＤを出力すること
ができる。さらに、この重複検出信号ＲＤおよび読出リ
セット禁止信号ＲＲＧによって、読み出しリセット信号
ＲＲＳＴをとしてフィールド基準信号ＲＦＰを遅延して
出力するか否かの制御を行う構成となっている。
ト信号ＷＦＰに基づいて、読出リセット処理が行われた
場合にメモリ６で同一アドレスへの読み書きの重複が発
生する可能性のある期間を示す読出リセット禁止信号Ｒ
ＲＧを生成する。この読出リセット禁止信号ＲＲＧをＤ
フリップフロップ回路９ｃによってフィールド基準信号
ＲＦＰでラッチすることにより、書込リセット信号ＷＦ
Ｐとフィールド基準信号ＲＦＰの時間間隔が所定の値で
あるか否かを判定し、重複検出信号ＲＤを出力すること
ができる。さらに、この重複検出信号ＲＤおよび読出リ
セット禁止信号ＲＲＧによって、読み出しリセット信号
ＲＲＳＴをとしてフィールド基準信号ＲＦＰを遅延して
出力するか否かの制御を行う構成となっている。
【００４９】以下にこの、図３に示した制御回路９の具
体的構成例の動作について図４の波形図を用いて説明す
る。パルス生成回路９ａでは図４（ａ）に示すような書
き込みリセット信号ＷＦＰの入力に対し、図４（ｂ）の
ような書き込みリセット信号ＷＦＰを含んで時刻ｔ2先
行して立上り、ＷＦＰから時刻ｔ3遅れて立下がるよう
な読出リセット禁止信号ＲＲＧを生成する。
体的構成例の動作について図４の波形図を用いて説明す
る。パルス生成回路９ａでは図４（ａ）に示すような書
き込みリセット信号ＷＦＰの入力に対し、図４（ｂ）の
ような書き込みリセット信号ＷＦＰを含んで時刻ｔ2先
行して立上り、ＷＦＰから時刻ｔ3遅れて立下がるよう
な読出リセット禁止信号ＲＲＧを生成する。
【００５０】次に図４（ｃ）のようなフィールド基準信
号ＲＦＰが入力された際の動作について説明する。フィ
ールド基準信号ＲＦＰが入力された際に、読出リセット
禁止信号ＲＲＧが”Ｌ”である場合すなわち、書き込み
リセット信号ＷＦＰに対するフィールド基準信号ＲＦＰ
との時間間隔がｔ2ないしｔ3以上離れている場合には、
Ｄフリップフロップ回路９ｃの出力である重複検出信号
ＲＤは”Ｌ”となり、入力されたフィールド基準信号Ｒ
ＦＰはＡＮＤ回路９ｅおよびＯＲ回路９ｇを介して読み
出しリセット信号ＲＲＳＴとして出力される。この際に
は遅延回路９ｂで遅延されたフィールド基準信号ＲＦＰ
はＡＮＤ回路９ｆの１入力である重複検出信号ＲＤが”
Ｌ”のためゲートされる。逆にフィールド基準信号ＲＦ
Ｐが入力された際に、読出リセット禁止信号ＲＲＧが”
Ｈ”である場合すなわち、書き込みリセット信号ＷＦＰ
に対するフィールド基準信号ＲＦＰとの時間間隔がｔ2
ないしｔ3以内に接近している場合には、Ｄフリップフ
ロップ回路９ｃの出力である重複検出信号ＲＤは”Ｈ”
となる。入力されたフィールド基準信号ＲＦＰは、ＡＮ
Ｄ回路９ｅの１入力が反転回路９ｄによって”Ｌ”とな
り出力されず、遅延回路９ｂで遅延されたフィールド基
準信号ＲＦＰがＡＮＤ回路９ｆおよびＯＲ回路９ｇを介
して読み出しリセット信号ＲＲＳＴとして出力される。
号ＲＦＰが入力された際の動作について説明する。フィ
ールド基準信号ＲＦＰが入力された際に、読出リセット
禁止信号ＲＲＧが”Ｌ”である場合すなわち、書き込み
リセット信号ＷＦＰに対するフィールド基準信号ＲＦＰ
との時間間隔がｔ2ないしｔ3以上離れている場合には、
Ｄフリップフロップ回路９ｃの出力である重複検出信号
ＲＤは”Ｌ”となり、入力されたフィールド基準信号Ｒ
ＦＰはＡＮＤ回路９ｅおよびＯＲ回路９ｇを介して読み
出しリセット信号ＲＲＳＴとして出力される。この際に
は遅延回路９ｂで遅延されたフィールド基準信号ＲＦＰ
はＡＮＤ回路９ｆの１入力である重複検出信号ＲＤが”
Ｌ”のためゲートされる。逆にフィールド基準信号ＲＦ
Ｐが入力された際に、読出リセット禁止信号ＲＲＧが”
Ｈ”である場合すなわち、書き込みリセット信号ＷＦＰ
に対するフィールド基準信号ＲＦＰとの時間間隔がｔ2
ないしｔ3以内に接近している場合には、Ｄフリップフ
ロップ回路９ｃの出力である重複検出信号ＲＤは”Ｈ”
となる。入力されたフィールド基準信号ＲＦＰは、ＡＮ
Ｄ回路９ｅの１入力が反転回路９ｄによって”Ｌ”とな
り出力されず、遅延回路９ｂで遅延されたフィールド基
準信号ＲＦＰがＡＮＤ回路９ｆおよびＯＲ回路９ｇを介
して読み出しリセット信号ＲＲＳＴとして出力される。
【００５１】以上のような動作により、図４（ｄ）の重
複検出信号ＲＤおよび（ｅ）のリセット信号ＲＲＳＴに
示すように、書き込みリセット信号ＷＦＰに対するフィ
ールド基準信号ＲＦＰとの時間間隔が所定の範囲まで近
接した場合には、重複検出信号ＲＤが出力され、リセッ
ト信号ＲＲＳＴのタイミングが遅延されて出力される。
複検出信号ＲＤおよび（ｅ）のリセット信号ＲＲＳＴに
示すように、書き込みリセット信号ＷＦＰに対するフィ
ールド基準信号ＲＦＰとの時間間隔が所定の範囲まで近
接した場合には、重複検出信号ＲＤが出力され、リセッ
ト信号ＲＲＳＴのタイミングが遅延されて出力される。
【００５２】図３に示す構成による制御回路を用いて、
図１に示す信号変換処理回路を実現することにより、メ
モリ内の同一アドレスへの映像信号の書き込みと、読み
出しとの重複を検出し、書き込みあるいは読み出しの開
始位置を所定期間（ｔ1）遅らせることにより、メモリ
内の同一アドレスに読み出し書き込みの競合を防ぐこと
ができる。これにより、特定のフィールド読み出し途中
に、メモリへのデータ書込によってデータ変更されるこ
となく、メモリに書き込まれた映像信号をフィールド単
位で、過不足なく完全に読みだすことができる。
図１に示す信号変換処理回路を実現することにより、メ
モリ内の同一アドレスへの映像信号の書き込みと、読み
出しとの重複を検出し、書き込みあるいは読み出しの開
始位置を所定期間（ｔ1）遅らせることにより、メモリ
内の同一アドレスに読み出し書き込みの競合を防ぐこと
ができる。これにより、特定のフィールド読み出し途中
に、メモリへのデータ書込によってデータ変更されるこ
となく、メモリに書き込まれた映像信号をフィールド単
位で、過不足なく完全に読みだすことができる。
【００５３】また、メモリ内の同一アドレスへの映像信
号の書き込みと、読み出しとの重複が検出されないばあ
いには、遅延回路を用いてメモリから読み出されたデー
タを所定の時間（ｔ1）遅延させて出力し、上記メモリ
の読み書き重複が検出された場合にはメモリからの読み
出しの開始位置を（ｔ1）遅延させると同時に、メモリ
からの出力データを上記遅延回路を介さずに出力するよ
うに作用するため、出力信号に時間軸の変動を生じるこ
となく安定な出力映像信号を得ることができる。
号の書き込みと、読み出しとの重複が検出されないばあ
いには、遅延回路を用いてメモリから読み出されたデー
タを所定の時間（ｔ1）遅延させて出力し、上記メモリ
の読み書き重複が検出された場合にはメモリからの読み
出しの開始位置を（ｔ1）遅延させると同時に、メモリ
からの出力データを上記遅延回路を介さずに出力するよ
うに作用するため、出力信号に時間軸の変動を生じるこ
となく安定な出力映像信号を得ることができる。
【００５４】図１の実施例は、メモリ内の同一アドレス
への読み書きの重複を防ぐため、メモリ読出リセットの
タイミングを遅延させるように構成したものであった
が、これをメモリ書込リセットのタイミングを遅延させ
るように構成してもよい。以下に、この実施例について
図５のブロック図を用いて説明する。
への読み書きの重複を防ぐため、メモリ読出リセットの
タイミングを遅延させるように構成したものであった
が、これをメモリ書込リセットのタイミングを遅延させ
るように構成してもよい。以下に、この実施例について
図５のブロック図を用いて説明する。
【００５５】図５は本発明を入力映像信号を異なる形態
の映像信号に変換する信号変換処理装置に適用した場合
のメモリ周辺の主要部の構成を示すブロック図である。
図５において、１は入力映像信号を書き込みクロックＷ
ＣＫでディジタル化した映像信号ＤＩの入力端子、２は
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫの入力
端子、３は入力映像信号の垂直同期信号等をもとに生成
したフィールド周期の書込リセット信号ＷＦＰの入力端
子、４は変換しようとするフィールド周波数に応じた固
定周波数の発振回路より与えられる読出クロックＲＣＫ
の入力端子、５は読出クロックＲＣＫより生成される変
換しようとするフィールド周期のフィールド基準信号Ｒ
ＦＰの入力端子、６は入力映像信号の少なくとも１フィ
ールドの記憶容量を有し読み書きが非同期に可能なメモ
リ、７は端子１からの入力信号を書込クロックＷＣＫに
よって所定の遅延時間ｔ1だけ遅延させる遅延回路、８
は端子１からの入力信号と遅延回路７からの出力を切り
換えてメモリに入力する切換回路、１２は書込リセット
信号ＷＦＰとフィールド基準信号ＲＦＰとからメモリで
の読み書きの重複を検出し重複検出信号ＲＤ及びメモリ
書込リセット信号ＷＲＳＴを出力する制御回路、１０は
メモリ６から読み出される目的の形態に変換された映像
出力信号ＤＯの出力端子、１１-２は、本発明による映
像信号の信号変換処理装置である。
の映像信号に変換する信号変換処理装置に適用した場合
のメモリ周辺の主要部の構成を示すブロック図である。
図５において、１は入力映像信号を書き込みクロックＷ
ＣＫでディジタル化した映像信号ＤＩの入力端子、２は
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫの入力
端子、３は入力映像信号の垂直同期信号等をもとに生成
したフィールド周期の書込リセット信号ＷＦＰの入力端
子、４は変換しようとするフィールド周波数に応じた固
定周波数の発振回路より与えられる読出クロックＲＣＫ
の入力端子、５は読出クロックＲＣＫより生成される変
換しようとするフィールド周期のフィールド基準信号Ｒ
ＦＰの入力端子、６は入力映像信号の少なくとも１フィ
ールドの記憶容量を有し読み書きが非同期に可能なメモ
リ、７は端子１からの入力信号を書込クロックＷＣＫに
よって所定の遅延時間ｔ1だけ遅延させる遅延回路、８
は端子１からの入力信号と遅延回路７からの出力を切り
換えてメモリに入力する切換回路、１２は書込リセット
信号ＷＦＰとフィールド基準信号ＲＦＰとからメモリで
の読み書きの重複を検出し重複検出信号ＲＤ及びメモリ
書込リセット信号ＷＲＳＴを出力する制御回路、１０は
メモリ６から読み出される目的の形態に変換された映像
出力信号ＤＯの出力端子、１１-２は、本発明による映
像信号の信号変換処理装置である。
【００５６】図５に示すメモリ６は図１の実施例と同様
なＦＩＦＯメモリであり、メモリ書込データとして切換
回路８の出力信号が入力され，メモリ書込リセットとし
て制御回路１２からのメモリ書込リセット信号ＷＲＳＴ
が入力されている。また端子２から入力された書込クロ
ックＷＣＫは遅延回路７と、メモリ書込クロックとして
メモリ６に入力されている。さらに、メモリ６からのメ
モリ読み出しデータは出力信号ＤＯとして端子１０より
出力され、メモリ読み出しクロックとして端子４からの
読み出しクロックＲＣＫが入力されている。また端子５
からのフィールド基準信号ＲＦＰは制御回路１２と、メ
モリ読み出しリセットとしてメモリ６に入力されてい
る。
なＦＩＦＯメモリであり、メモリ書込データとして切換
回路８の出力信号が入力され，メモリ書込リセットとし
て制御回路１２からのメモリ書込リセット信号ＷＲＳＴ
が入力されている。また端子２から入力された書込クロ
ックＷＣＫは遅延回路７と、メモリ書込クロックとして
メモリ６に入力されている。さらに、メモリ６からのメ
モリ読み出しデータは出力信号ＤＯとして端子１０より
出力され、メモリ読み出しクロックとして端子４からの
読み出しクロックＲＣＫが入力されている。また端子５
からのフィールド基準信号ＲＦＰは制御回路１２と、メ
モリ読み出しリセットとしてメモリ６に入力されてい
る。
【００５７】制御回路１２では、変換出力信号ＤＯのフ
ィールド周期を有するフィールド基準信号ＲＦＰと、端
子３から入力される入力映像信号ＤＩのフィールド周期
を有する書込リセット信号ＷＦＰとが入力されており、
両者の位相関係によって重複検出信号ＲＤを出力する。
この重複検出信号ＲＤは、図１の実施例と同様に書込リ
セット信号ＷＦＰとフィールド基準信号ＲＦＰが接近し
両者の時間間隔が所定の値以下となった場合に、”Ｈ”
となり、書込リセット信号ＷＦＰとフィールド基準信号
ＲＦＰの時間間隔が所定の値以上であれば”Ｌ”のとな
る論理信号である。制御回路１２では、メモリ６のメモ
リ書込リセット信号ＷＲＳＴを書込リセットＷＦＰより
生成している。このメモリ書込リセット信号ＷＲＳＴ
は、書込リセット信号ＷＦＰとフィールド基準信号ＲＦ
Ｐの位相が接近せず重複検出信号ＲＤが”Ｌ”の場合に
は書込リセットＷＦＰがそのまま出力されており、メモ
リ書込リセットとしてメモリ６の書込アドレスを、変換
出力信号ＤＯのフィールド周期で０番地へリセットす
る。一方書込リセット信号ＷＦＰとフィールド基準信号
ＲＦＰが近接し、重複検出信号ＲＤが”Ｈ”の場合には
書込リセット信号ＷＦＰを所定の時間ｔ1だけ遅延した
信号をメモリ書込リセット信号ＷＲＳＴとして出力す
る。
ィールド周期を有するフィールド基準信号ＲＦＰと、端
子３から入力される入力映像信号ＤＩのフィールド周期
を有する書込リセット信号ＷＦＰとが入力されており、
両者の位相関係によって重複検出信号ＲＤを出力する。
この重複検出信号ＲＤは、図１の実施例と同様に書込リ
セット信号ＷＦＰとフィールド基準信号ＲＦＰが接近し
両者の時間間隔が所定の値以下となった場合に、”Ｈ”
となり、書込リセット信号ＷＦＰとフィールド基準信号
ＲＦＰの時間間隔が所定の値以上であれば”Ｌ”のとな
る論理信号である。制御回路１２では、メモリ６のメモ
リ書込リセット信号ＷＲＳＴを書込リセットＷＦＰより
生成している。このメモリ書込リセット信号ＷＲＳＴ
は、書込リセット信号ＷＦＰとフィールド基準信号ＲＦ
Ｐの位相が接近せず重複検出信号ＲＤが”Ｌ”の場合に
は書込リセットＷＦＰがそのまま出力されており、メモ
リ書込リセットとしてメモリ６の書込アドレスを、変換
出力信号ＤＯのフィールド周期で０番地へリセットす
る。一方書込リセット信号ＷＦＰとフィールド基準信号
ＲＦＰが近接し、重複検出信号ＲＤが”Ｈ”の場合には
書込リセット信号ＷＦＰを所定の時間ｔ1だけ遅延した
信号をメモリ書込リセット信号ＷＲＳＴとして出力す
る。
【００５８】切換回路８は端子１から入力された映像信
号ＤＩと遅延回路７によって所定の時間ｔ1だけ入力映
像信号ＤＩを遅延した信号とが入力されており、制御回
路１２からの重複検出信号ＲＤが”Ｌ”の場合には切換
回路８は図１のｄ側に切り換わり端子１からの入力映像
信号ＤＩを選択し、重複検出信号ＲＤが”Ｈ”のときに
は切換回路８は図１のｃ側に切り換わり遅延回路７から
の信号を選択しメモリ６にメモリ書込データとして入力
するすなわち、書込リセット信号ＷＦＰとフィールド基
準信号ＲＦＰの位相が接近せず重複検出信号ＲＤが”
Ｌ”の場合には、メモリ６は書込リセット信号ＷＦＰに
よって書込リセット処理し、端子１から入力された映像
信号ＤＩは切換回路８を介してメモリ６に入力されメモ
リに書き込まれる。また、書込リセット信号ＷＦＰとフ
ィールド基準信号ＲＦＰが接近し重複検出信号ＲＤが”
Ｈ”の場合には、メモリ６は書込リセット信号ＷＦＰを
所定の時間ｔ1だけ遅延した信号により書込リセット処
理し、メモリ６のメモリ書込データとして遅延回路７に
より所定の時間ｔ1だけ遅延した入力信号が入力され
る。
号ＤＩと遅延回路７によって所定の時間ｔ1だけ入力映
像信号ＤＩを遅延した信号とが入力されており、制御回
路１２からの重複検出信号ＲＤが”Ｌ”の場合には切換
回路８は図１のｄ側に切り換わり端子１からの入力映像
信号ＤＩを選択し、重複検出信号ＲＤが”Ｈ”のときに
は切換回路８は図１のｃ側に切り換わり遅延回路７から
の信号を選択しメモリ６にメモリ書込データとして入力
するすなわち、書込リセット信号ＷＦＰとフィールド基
準信号ＲＦＰの位相が接近せず重複検出信号ＲＤが”
Ｌ”の場合には、メモリ６は書込リセット信号ＷＦＰに
よって書込リセット処理し、端子１から入力された映像
信号ＤＩは切換回路８を介してメモリ６に入力されメモ
リに書き込まれる。また、書込リセット信号ＷＦＰとフ
ィールド基準信号ＲＦＰが接近し重複検出信号ＲＤが”
Ｈ”の場合には、メモリ６は書込リセット信号ＷＦＰを
所定の時間ｔ1だけ遅延した信号により書込リセット処
理し、メモリ６のメモリ書込データとして遅延回路７に
より所定の時間ｔ1だけ遅延した入力信号が入力され
る。
【００５９】以上のように書込リセット信号ＷＦＰとフ
ィールド基準信号ＲＦＰの位相が近接し、時間間隔が所
定の値以下となった場合には、重複検出信号ＲＤによっ
てメモリ書込リセットのタイミングをｔ1だけ遅延させ
ることにより、常に書込リセット処理及び読出リセット
処理の時間間隔が一定値以上となり、これによりメモリ
内での同一アドレスへの読み書き重複を防ぐ構成となっ
ている。
ィールド基準信号ＲＦＰの位相が近接し、時間間隔が所
定の値以下となった場合には、重複検出信号ＲＤによっ
てメモリ書込リセットのタイミングをｔ1だけ遅延させ
ることにより、常に書込リセット処理及び読出リセット
処理の時間間隔が一定値以上となり、これによりメモリ
内での同一アドレスへの読み書き重複を防ぐ構成となっ
ている。
【００６０】また、重複検出信号ＲＤによってメモリ書
込リセットのタイミングをｔ1遅延した場合には、メモ
リの０番地から書込が始まる時間も同時にｔ1だけ遅延
することになる。そこで、書込リセット信号ＷＦＰとフ
ィールド基準信号ＲＦＰが接近し重複検出信号ＲＤが”
Ｈ”の場合、すなわちメモリ書込リセットのタイミング
をｔ1遅延した場合には、入力映像信号を遅延回路７で
リセットタイミングの遅延と等しい遅延時間（ｔ1）遅
延させることにより、重複検出信号ＲＤによる書込リセ
ットの遅延にかかわらず常にフィールド先頭のデータを
０番地に書き込むことができる。
込リセットのタイミングをｔ1遅延した場合には、メモ
リの０番地から書込が始まる時間も同時にｔ1だけ遅延
することになる。そこで、書込リセット信号ＷＦＰとフ
ィールド基準信号ＲＦＰが接近し重複検出信号ＲＤが”
Ｈ”の場合、すなわちメモリ書込リセットのタイミング
をｔ1遅延した場合には、入力映像信号を遅延回路７で
リセットタイミングの遅延と等しい遅延時間（ｔ1）遅
延させることにより、重複検出信号ＲＤによる書込リセ
ットの遅延にかかわらず常にフィールド先頭のデータを
０番地に書き込むことができる。
【００６１】以上のような動作により、図１で示した実
施例と同様に、入力映像信号をフィールド単位で任意の
映像信号形態に変換することができ、図１の実施例と同
様な効果が得られる。なお、図５で示した実施例ではリ
セットタイミング変更に伴うデータ遅延時間の調整をメ
モリ６へ書き込む前に遅延回路７で行っている。したが
ってメモリから読み出されたデータは遅延なく出力さ
れ、フィールド基準信号ＲＦＰに即応した信号を出力で
きる効果がある。
施例と同様に、入力映像信号をフィールド単位で任意の
映像信号形態に変換することができ、図１の実施例と同
様な効果が得られる。なお、図５で示した実施例ではリ
セットタイミング変更に伴うデータ遅延時間の調整をメ
モリ６へ書き込む前に遅延回路７で行っている。したが
ってメモリから読み出されたデータは遅延なく出力さ
れ、フィールド基準信号ＲＦＰに即応した信号を出力で
きる効果がある。
【００６２】図５に示した制御回路１２は、図１の制御
回路９の構成例として示した図３と同様な構成によって
実現できる。具体的には図３と同じ構成で、図３の書込
リセット信号ＷＦＰとフィールド基準信号ＲＦＰを入れ
代えて信号を入力し、図３の読出リセット信号ＲＲＳＴ
をメモリ書込リセット信号ＷＲＳＴとしてメモリ６に入
力するようにすればよい。
回路９の構成例として示した図３と同様な構成によって
実現できる。具体的には図３と同じ構成で、図３の書込
リセット信号ＷＦＰとフィールド基準信号ＲＦＰを入れ
代えて信号を入力し、図３の読出リセット信号ＲＲＳＴ
をメモリ書込リセット信号ＷＲＳＴとしてメモリ６に入
力するようにすればよい。
【００６３】また、図１及び図５に示した本発明の実施
例では、メモリ６の書き込みあるいは読み出しの開始位
置遅延によって生ずる時間軸の変動を遅延回路７を用い
て補正する構成となっている。このため、遅延回路によ
って遅延処理した信号と、遅延処理しない信号とを切り
換えた場合に信号の有効部分が欠落しないためには、こ
の遅延時間ｔ1をメモリが書き込みあるいは読み出しを
休止する垂直ブランキング期間より短く設定すればよ
い。すなわち、図１の実施例ではメモリの読み出しが休
止する、変換出力信号ＤＯの垂直ブランキングより短い
時間にｔ1を設定し、図５の実施例ではメモリの書き込
みが休止する、入力信号ＤＩの垂直ブランキングより短
い時間にｔ1を設定すればよい。
例では、メモリ６の書き込みあるいは読み出しの開始位
置遅延によって生ずる時間軸の変動を遅延回路７を用い
て補正する構成となっている。このため、遅延回路によ
って遅延処理した信号と、遅延処理しない信号とを切り
換えた場合に信号の有効部分が欠落しないためには、こ
の遅延時間ｔ1をメモリが書き込みあるいは読み出しを
休止する垂直ブランキング期間より短く設定すればよ
い。すなわち、図１の実施例ではメモリの読み出しが休
止する、変換出力信号ＤＯの垂直ブランキングより短い
時間にｔ1を設定し、図５の実施例ではメモリの書き込
みが休止する、入力信号ＤＩの垂直ブランキングより短
い時間にｔ1を設定すればよい。
【００６４】さらに本発明において図３の構成例で示し
たように、重複検出信号ＲＤの検出条件として、書き込
みリセット信号ＷＦＰを含んだ前の期間ｔ2からＷＦＰ
より後ｔ3の期間内にフィールド基準信号ＲＦＰが入力
された際に重複検出を行う構成とした場合に、メモリの
同一アドレスに読み書きが重複しないようにするために
は以下のようにしてｔ2，ｔ3を設定すればよい。
たように、重複検出信号ＲＤの検出条件として、書き込
みリセット信号ＷＦＰを含んだ前の期間ｔ2からＷＦＰ
より後ｔ3の期間内にフィールド基準信号ＲＦＰが入力
された際に重複検出を行う構成とした場合に、メモリの
同一アドレスに読み書きが重複しないようにするために
は以下のようにしてｔ2，ｔ3を設定すればよい。
【００６５】入力映像信号の１フィールド内の有効ライ
ンをメモリに書き込むのに要する時間をＴｗ，信号形態
の変換した出力映像信号として有効ラインをメモリから
読みだすのに要する時間をＴｒとした場合に、メモリ内
部に必要な遅延処理領域Ｐｗｒ，Ｐｒｗを次のように定
義する。
ンをメモリに書き込むのに要する時間をＴｗ，信号形態
の変換した出力映像信号として有効ラインをメモリから
読みだすのに要する時間をＴｒとした場合に、メモリ内
部に必要な遅延処理領域Ｐｗｒ，Ｐｒｗを次のように定
義する。
【００６６】
【数１】 Ｔｗ＞Ｔｒのとき Ｐｗｒ＝Ｔｗ−Ｔｒ，Ｐｒｗ＝０ …(数１）
【００６７】
【数２】 Ｔｗ＜Ｔｒのとき Ｐｗｒ＝０ ，Ｐｒｗ＝Ｔｒ−Ｔｗ …(数２) Ｐｗｒは本発明による信号処理の過程で、映像信号の書
き込み開始から読出が開始されるまでに最低限必要な遅
延時間である。すなわちＴｗ＞Ｔｒの際には、読出速度
の方が書込より速いため、フィールドの先頭で０番地に
書き込まれたデータは、少なくともＴｗ−Ｔｒ時間経過
した後で０番地からの読出が開始されなければ、すべて
のフィールドデータが書き込まれないうちに読出が開始
され、同一アドレスに読み書きの重複が発生する。同様
にＴｗ＜Ｔｒの際には、書込速度の方が読出より速いた
め、０番地のデータが読み出された後少なくともＴｒ−
Ｔｗ時間経過した後で、０番地から次のデータが書込を
開始されなければ、すべてのデータが読み出されないう
ちに新たなデータが書き込まれ、同一アドレスに読み書
きの重複が発生する。以上のように、書込リセット処理
と、読み出しリセット処理は少なくとも、このＰｗｒあ
るいはＰｒｗ以上の距離を保って動作しなければならな
い。したがってＰｗｒ，Ｐｒｗから、ｔ2，ｔ3を次式を
満たすように設定すればよい。
き込み開始から読出が開始されるまでに最低限必要な遅
延時間である。すなわちＴｗ＞Ｔｒの際には、読出速度
の方が書込より速いため、フィールドの先頭で０番地に
書き込まれたデータは、少なくともＴｗ−Ｔｒ時間経過
した後で０番地からの読出が開始されなければ、すべて
のフィールドデータが書き込まれないうちに読出が開始
され、同一アドレスに読み書きの重複が発生する。同様
にＴｗ＜Ｔｒの際には、書込速度の方が読出より速いた
め、０番地のデータが読み出された後少なくともＴｒ−
Ｔｗ時間経過した後で、０番地から次のデータが書込を
開始されなければ、すべてのデータが読み出されないう
ちに新たなデータが書き込まれ、同一アドレスに読み書
きの重複が発生する。以上のように、書込リセット処理
と、読み出しリセット処理は少なくとも、このＰｗｒあ
るいはＰｒｗ以上の距離を保って動作しなければならな
い。したがってＰｗｒ，Ｐｒｗから、ｔ2，ｔ3を次式を
満たすように設定すればよい。
【００６８】
【数３】 ｔ3＞Ｐｗｒ＋ｍ …(数３)
【００６９】
【数４】 ｔ1−ｔ2＞Ｐｗｒ＋ｍ …(数４)
【００７０】
【数５】 ｔ2＞Ｐｒｗ＋ｍ …(数５) ここでｍはメモリ内の同一アドレスにデータが書き込ま
れてから読み出されるまで、あるいは読み出されてから
次のデータが書き込まれるまでのメモリアクセス時間余
裕である。また、先に述べたようにｔ1は映像信号のブ
ランキングにより短くなければない。例えば図１の実施
例で示したような、フィールド周波数59.94Hzの入力映
像信号をフィールド周波数のみ60Hzに変換する場合に
は、ＴｗとＴｒはほとんど等しくなるため、Ｐｗｒ＋
ｍ，Ｐｒｗ＋ｍが等しく確保されればよい。従って数
３，数４，数５から、垂直ブランキング期間より短い時
間に、遅延回路の遅延時間ｔ1を決定し、ｔ2＝ｔ3＝ｔ1
／２のように設定すればよい。また、入力映像信号より
もフィールド周波数の高い映像信号に変換する場合に
は、Ｔｗ＞Ｔｒとなるため、ｔ2を十分小さく設定しｔ3
≧ｔ1−ｔ2となるように設定すればよい。また入力映像
信号よりもフィールド周波数の低い映像信号に変換する
場合には、Ｔｗ＜Ｔｒとなるためｔ2をｔ1よりわずかに
短くし、ｔ3≧ｔ1−ｔ2となるように設定すればよい。
れてから読み出されるまで、あるいは読み出されてから
次のデータが書き込まれるまでのメモリアクセス時間余
裕である。また、先に述べたようにｔ1は映像信号のブ
ランキングにより短くなければない。例えば図１の実施
例で示したような、フィールド周波数59.94Hzの入力映
像信号をフィールド周波数のみ60Hzに変換する場合に
は、ＴｗとＴｒはほとんど等しくなるため、Ｐｗｒ＋
ｍ，Ｐｒｗ＋ｍが等しく確保されればよい。従って数
３，数４，数５から、垂直ブランキング期間より短い時
間に、遅延回路の遅延時間ｔ1を決定し、ｔ2＝ｔ3＝ｔ1
／２のように設定すればよい。また、入力映像信号より
もフィールド周波数の高い映像信号に変換する場合に
は、Ｔｗ＞Ｔｒとなるため、ｔ2を十分小さく設定しｔ3
≧ｔ1−ｔ2となるように設定すればよい。また入力映像
信号よりもフィールド周波数の低い映像信号に変換する
場合には、Ｔｗ＜Ｔｒとなるためｔ2をｔ1よりわずかに
短くし、ｔ3≧ｔ1−ｔ2となるように設定すればよい。
【００７１】いずれの場合にも映像信号の垂直ブランキ
ング期間が長いほど、遅延回路の遅延時間ｔ1を長くす
ることができ、数４で制限されるメモリアクセス余裕を
十分取ることができる。従って、入力映像信号の垂直ブ
ランキング期間よりも変換した出力信号の垂直ブランキ
ング期間が長い場合には図１に示した構成により、メモ
リ読出後にリセットタイミング遅延に伴うデータ遅延処
理を行い、逆に入力映像信号の垂直ブランキング期間の
ほうが長い場合には図５に示した構成とすればよい。こ
のように構成することで、メモリアクセス余裕をより多
く取ることができ、誤動作の少ない安定した信号処理回
路を実現することができる。
ング期間が長いほど、遅延回路の遅延時間ｔ1を長くす
ることができ、数４で制限されるメモリアクセス余裕を
十分取ることができる。従って、入力映像信号の垂直ブ
ランキング期間よりも変換した出力信号の垂直ブランキ
ング期間が長い場合には図１に示した構成により、メモ
リ読出後にリセットタイミング遅延に伴うデータ遅延処
理を行い、逆に入力映像信号の垂直ブランキング期間の
ほうが長い場合には図５に示した構成とすればよい。こ
のように構成することで、メモリアクセス余裕をより多
く取ることができ、誤動作の少ない安定した信号処理回
路を実現することができる。
【００７２】以上示してきた図１及び図５の実施例で
は、入力映像信号を少なくとも１フィールド記憶可能な
容量をもつ比較的大容量のメモリ６と、遅延回路７を実
現するための垂直ブランキング期間より短い数ラインに
相当するラインメモリによって、入力信号の映像信号形
態を他の形に変換する信号変換処理装置が実現できるこ
とを示した。このように図１及び図５の実施例では一組
のフィールドメモリと数ラインのラインメモリというよ
うな必要最小限のメモリ容量により小規模の回路で信号
処理回路が実現できるという経済的効果がある。
は、入力映像信号を少なくとも１フィールド記憶可能な
容量をもつ比較的大容量のメモリ６と、遅延回路７を実
現するための垂直ブランキング期間より短い数ラインに
相当するラインメモリによって、入力信号の映像信号形
態を他の形に変換する信号変換処理装置が実現できるこ
とを示した。このように図１及び図５の実施例では一組
のフィールドメモリと数ラインのラインメモリというよ
うな必要最小限のメモリ容量により小規模の回路で信号
処理回路が実現できるという経済的効果がある。
【００７３】しかしながら、図１あるいは図５に示す実
施例の構成では、最低限信号処理に必要な遅延時間Ｐｗ
ｒ，Ｐｒｗあるいはメモリアクセス時間余裕ｍが数４お
よび数５に示されるように、垂直ブランキング期間より
短い時間に設定される遅延回路７の遅延時間ｔ1によっ
て制限されるという問題がある。そこで次に、最低限信
号処理に必要な遅延時間Ｐｗｒ，Ｐｒｗあるいはメモリ
アクセス時間余裕ｍが、映像信号の垂直ブランキング期
間などによる制限なく十分に保持できる信号変換処理装
置のさらに他の実施例について、図６のブロック図を用
いて説明する。
施例の構成では、最低限信号処理に必要な遅延時間Ｐｗ
ｒ，Ｐｒｗあるいはメモリアクセス時間余裕ｍが数４お
よび数５に示されるように、垂直ブランキング期間より
短い時間に設定される遅延回路７の遅延時間ｔ1によっ
て制限されるという問題がある。そこで次に、最低限信
号処理に必要な遅延時間Ｐｗｒ，Ｐｒｗあるいはメモリ
アクセス時間余裕ｍが、映像信号の垂直ブランキング期
間などによる制限なく十分に保持できる信号変換処理装
置のさらに他の実施例について、図６のブロック図を用
いて説明する。
【００７４】図６は本発明を入力映像信号を異なる形態
の映像信号に変換する信号変換処理装置に適用した場合
のメモリ周辺の主要部の構成を示すブロック図である。
図６において、１は入力映像信号を書き込みクロックＷ
ＣＫでディジタル化した映像信号ＤＩの入力端子、２は
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫの入力
端子、３は入力映像信号の垂直同期信号等をもとに生成
したフィールド周期の書込リセット信号ＷＦＰの入力端
子、４は変換しようとするフィールド周波数に応じた固
定周波数の発振回路より与えられる読出クロックＲＣＫ
の入力端子、５は読出クロックＲＣＫより生成される変
換しようとするフィールド周期のフィールド基準信号Ｒ
ＦＰの入力端子、６-１および６-２は入力映像信号の少
なくとも１フィールドの記憶容量を有し読み書きが非同
期に可能なメモリ、１３は書込リセット信号ＷＦＰから
メモリ６-１および６-２の書込有効信号ＷＥＯおよびＷ
ＥＥを生成するＤフリップフロップ回路、１４はメモリ
の書込有効信号ＷＥＥから読出リセット有効信号ＲＥＧ
を生成するパルス生成回路、１５は読出リセット有効信
号ＲＥＧとフィールド基準信号ＲＦＰとからメモリ６-
１および６-２の読出有効信号ＲＥＯおよびＲＥＥを生
成するＤフリップフロップ回路，１０はメモリ６-１あ
るいはメモリ６-２から読み出される目的の形態に変換
された映像出力信号ＤＯの出力端子、１１-３は、本発
明による映像信号の信号変換処理装置である。
の映像信号に変換する信号変換処理装置に適用した場合
のメモリ周辺の主要部の構成を示すブロック図である。
図６において、１は入力映像信号を書き込みクロックＷ
ＣＫでディジタル化した映像信号ＤＩの入力端子、２は
入力映像信号に含まれる水平同期信号などの時間軸基準
となる信号をもとに生成した書込クロックＷＣＫの入力
端子、３は入力映像信号の垂直同期信号等をもとに生成
したフィールド周期の書込リセット信号ＷＦＰの入力端
子、４は変換しようとするフィールド周波数に応じた固
定周波数の発振回路より与えられる読出クロックＲＣＫ
の入力端子、５は読出クロックＲＣＫより生成される変
換しようとするフィールド周期のフィールド基準信号Ｒ
ＦＰの入力端子、６-１および６-２は入力映像信号の少
なくとも１フィールドの記憶容量を有し読み書きが非同
期に可能なメモリ、１３は書込リセット信号ＷＦＰから
メモリ６-１および６-２の書込有効信号ＷＥＯおよびＷ
ＥＥを生成するＤフリップフロップ回路、１４はメモリ
の書込有効信号ＷＥＥから読出リセット有効信号ＲＥＧ
を生成するパルス生成回路、１５は読出リセット有効信
号ＲＥＧとフィールド基準信号ＲＦＰとからメモリ６-
１および６-２の読出有効信号ＲＥＯおよびＲＥＥを生
成するＤフリップフロップ回路，１０はメモリ６-１あ
るいはメモリ６-２から読み出される目的の形態に変換
された映像出力信号ＤＯの出力端子、１１-３は、本発
明による映像信号の信号変換処理装置である。
【００７５】なお図６のメモリ６-１および６-２は、図
１に示すメモリ６と同様な書き込み・読み出し非同期動
作のファ−スト・イン、ファ−スト・アウト（ＦＩＦ
Ｏ）タイプのフィールドメモリであり、メモリ書込有効
信号、メモリ書込クロック、メモリ書込リセット、メモ
リ読出有効信号、メモリ読出クロック、メモリ読出リセ
ットによって制御される。メモリへの書き込みは、メモ
リ書込有効信号が”Ｈ”のときメモリ書込クロックによ
ってメモリ書込データがメモリ内に書き込まれる。また
メモリからの読み出しは、メモリ読出有効信号が”Ｈ”
のときメモリ読出クロックによってメモリ内からメモリ
読出データが出力され、メモリ読出有効信号が”Ｌ”の
場合にはメモリ読出データの出力端子はハイインピーダ
ンスとなり外部回路と切り離された状態となる。またメ
モリ内部の書込および読出アドレスは、メモリ書込リセ
ットによって書込アドレスは０番地へリセットされ、メ
モリ書込クロックによってメモリ書込データがメモリ内
に書き込まれると同時に順次書込アドレスが１番地づつ
更新する。読み出しも同様に、メモリ読出リセットによ
って読出アドレスは０番地へリセットされ、メモリ読出
クロックによってメモリ読出データが出力されると同時
に順次読出アドレスが１番地づつ更新するものである。
１に示すメモリ６と同様な書き込み・読み出し非同期動
作のファ−スト・イン、ファ−スト・アウト（ＦＩＦ
Ｏ）タイプのフィールドメモリであり、メモリ書込有効
信号、メモリ書込クロック、メモリ書込リセット、メモ
リ読出有効信号、メモリ読出クロック、メモリ読出リセ
ットによって制御される。メモリへの書き込みは、メモ
リ書込有効信号が”Ｈ”のときメモリ書込クロックによ
ってメモリ書込データがメモリ内に書き込まれる。また
メモリからの読み出しは、メモリ読出有効信号が”Ｈ”
のときメモリ読出クロックによってメモリ内からメモリ
読出データが出力され、メモリ読出有効信号が”Ｌ”の
場合にはメモリ読出データの出力端子はハイインピーダ
ンスとなり外部回路と切り離された状態となる。またメ
モリ内部の書込および読出アドレスは、メモリ書込リセ
ットによって書込アドレスは０番地へリセットされ、メ
モリ書込クロックによってメモリ書込データがメモリ内
に書き込まれると同時に順次書込アドレスが１番地づつ
更新する。読み出しも同様に、メモリ読出リセットによ
って読出アドレスは０番地へリセットされ、メモリ読出
クロックによってメモリ読出データが出力されると同時
に順次読出アドレスが１番地づつ更新するものである。
【００７６】図６に示すメモリ６-１とメモリ６-２に
は、メモリ書込データとして端子１からの映像信号ＤＩ
が入力され、メモリ書込クロックとして端子２からの書
込クロックＷＣＫが入力されている。また端子３から入
力された書込リセット信号ＷＦＰはＤフリップフロップ
回路１３のクロック入力と、メモリ書込リセットとして
メモリ６-１および６-２に入力される。
は、メモリ書込データとして端子１からの映像信号ＤＩ
が入力され、メモリ書込クロックとして端子２からの書
込クロックＷＣＫが入力されている。また端子３から入
力された書込リセット信号ＷＦＰはＤフリップフロップ
回路１３のクロック入力と、メモリ書込リセットとして
メモリ６-１および６-２に入力される。
【００７７】Ｄフリップフロップ回路１３のＤ入力端子
にはＤフリップフロップ回路１３の反転出力が接続され
ており、クロック入力に接続された書込リセット信号Ｗ
ＦＰが入力される度にＤフリップフロップ回路１３の出
力を反転させる。このＤフリップフロップ回路１３の出
力はメモリ６-１の書込有効信号ＷＥＯとしてメモリ６-
１へ入力され、Ｄフリップフロップ回路１３の反転出力
はメモリ６-２の書込有効信号ＷＥＥとしてメモリ６-２
へ入力される。
にはＤフリップフロップ回路１３の反転出力が接続され
ており、クロック入力に接続された書込リセット信号Ｗ
ＦＰが入力される度にＤフリップフロップ回路１３の出
力を反転させる。このＤフリップフロップ回路１３の出
力はメモリ６-１の書込有効信号ＷＥＯとしてメモリ６-
１へ入力され、Ｄフリップフロップ回路１３の反転出力
はメモリ６-２の書込有効信号ＷＥＥとしてメモリ６-２
へ入力される。
【００７８】さらに、メモリ６-１とメモリ６-２にはメ
モリ読出クロックとして端子４から入力された読出クロ
ックＲＣＫが入力されている。メモリ６-１とメモリ６-
２からのメモリ読出データは出力信号ＤＯとして出力端
子１０より出力される。また、端子５からのフィールド
基準信号ＲＦＰは、Ｄフリップフロップ回路１５のクロ
ック入力され、さらにメモリ６-１とメモリ６-２のメモ
リ読出リセットとして入力される。
モリ読出クロックとして端子４から入力された読出クロ
ックＲＣＫが入力されている。メモリ６-１とメモリ６-
２からのメモリ読出データは出力信号ＤＯとして出力端
子１０より出力される。また、端子５からのフィールド
基準信号ＲＦＰは、Ｄフリップフロップ回路１５のクロ
ック入力され、さらにメモリ６-１とメモリ６-２のメモ
リ読出リセットとして入力される。
【００７９】Ｄフリップフロップ回路１５のＤ入力端子
にはパルス生成回路１４からの読出リセット有効信号Ｒ
ＥＧが接続されており、クロック入力に接続されたフィ
ールド基準信号ＲＦＰによってラッチされる。このＤフ
リップフロップ回路１５の出力はメモリ６-２の読出有
効信号ＲＥＥとしてメモリ６-２へ入力され、Ｄフリッ
プフロップ回路１５の反転出力はメモリ６-１の読出有
効信号ＲＥＯとしてメモリ６-１へ入力される。
にはパルス生成回路１４からの読出リセット有効信号Ｒ
ＥＧが接続されており、クロック入力に接続されたフィ
ールド基準信号ＲＦＰによってラッチされる。このＤフ
リップフロップ回路１５の出力はメモリ６-２の読出有
効信号ＲＥＥとしてメモリ６-２へ入力され、Ｄフリッ
プフロップ回路１５の反転出力はメモリ６-１の読出有
効信号ＲＥＯとしてメモリ６-１へ入力される。
【００８０】以下に図６に示した実施例の動作につい
て、図７に示す動作波形図を用いて説明する。図７
（ａ）は図６の端子１より入力される映像信号ＤＩであ
り、図中のｆ1，ｆ2，…ｆnは順次入力されるフィール
ドを示している。図７（ｂ）は図１の端子３より入力さ
れる書込リセット信号ＷＦＰであり、入力映像信号ＤＩ
のフィールド毎に有効ライン先頭位置を示すパルスであ
る。この書込リセット信号ＷＦＰは、メモリ６-１およ
び６-２にメモリ書込リセットとして入力されているた
め、この書込リセット信号ＷＦＰによりメモリ６-１、
６-２の書込アドレスは０番地へリセットされる。また
この書込リセット信号ＷＦＰが入力される度にＤフリッ
プフロップ回路１３はその出力が反転するように構成さ
れているため、このＤフリップフロップ回路１３の出力
であるメモリ６-１の書込有効信号ＷＥＯは書込リセッ
ト信号ＷＦＰが入力される度に”Ｈ”，”Ｌ”を繰り返
す。さらに、メモリ６-２の書込有効信号ＷＥＥはこの
Ｄフリップフロップ回路１３の反転出力であるため、Ｗ
ＥＯが”Ｈ”の場合にはＷＥＥは”Ｌ”に、ＷＥＯが”
Ｌ”の場合にはＷＥＥは”Ｈ”のように、メモリ６-１
の書込有効信号ＷＥＯとメモリ６-２の書込有効信号Ｗ
ＥＥは常に反転した信号がＤフリップフロップ回路１３
より与えられている。これによりメモリ６-１とメモリ
６-２は書込リセット信号ＷＦＰが入力される度に交互
に書込有効となり、端子１より入力される映像信号ＤＩ
はフィールド毎に交互にメモリ６-１あるいはメモリ６-
２に、書込クロックＷＣＫによって順次書き込まれる。
て、図７に示す動作波形図を用いて説明する。図７
（ａ）は図６の端子１より入力される映像信号ＤＩであ
り、図中のｆ1，ｆ2，…ｆnは順次入力されるフィール
ドを示している。図７（ｂ）は図１の端子３より入力さ
れる書込リセット信号ＷＦＰであり、入力映像信号ＤＩ
のフィールド毎に有効ライン先頭位置を示すパルスであ
る。この書込リセット信号ＷＦＰは、メモリ６-１およ
び６-２にメモリ書込リセットとして入力されているた
め、この書込リセット信号ＷＦＰによりメモリ６-１、
６-２の書込アドレスは０番地へリセットされる。また
この書込リセット信号ＷＦＰが入力される度にＤフリッ
プフロップ回路１３はその出力が反転するように構成さ
れているため、このＤフリップフロップ回路１３の出力
であるメモリ６-１の書込有効信号ＷＥＯは書込リセッ
ト信号ＷＦＰが入力される度に”Ｈ”，”Ｌ”を繰り返
す。さらに、メモリ６-２の書込有効信号ＷＥＥはこの
Ｄフリップフロップ回路１３の反転出力であるため、Ｗ
ＥＯが”Ｈ”の場合にはＷＥＥは”Ｌ”に、ＷＥＯが”
Ｌ”の場合にはＷＥＥは”Ｈ”のように、メモリ６-１
の書込有効信号ＷＥＯとメモリ６-２の書込有効信号Ｗ
ＥＥは常に反転した信号がＤフリップフロップ回路１３
より与えられている。これによりメモリ６-１とメモリ
６-２は書込リセット信号ＷＦＰが入力される度に交互
に書込有効となり、端子１より入力される映像信号ＤＩ
はフィールド毎に交互にメモリ６-１あるいはメモリ６-
２に、書込クロックＷＣＫによって順次書き込まれる。
【００８１】図７（Ｃ）はＤフリップフロップ回路１３
より出力されるメモリ６-２の書込有効信号ＷＥＥの一
例を示したものであり、ｆ2，ｆ4フィールドの期間、こ
のメモリ６-２の書込有効信号ＷＥＥは”Ｈ”となるた
め、このｆ2，ｆ4フィールドはメモリ６-２に書き込ま
れ、他のｆ1，ｆ3のフィールドはメモリ６-１に書き込
まれる。
より出力されるメモリ６-２の書込有効信号ＷＥＥの一
例を示したものであり、ｆ2，ｆ4フィールドの期間、こ
のメモリ６-２の書込有効信号ＷＥＥは”Ｈ”となるた
め、このｆ2，ｆ4フィールドはメモリ６-２に書き込ま
れ、他のｆ1，ｆ3のフィールドはメモリ６-１に書き込
まれる。
【００８２】図７の（ｄ）はメモリ６-１の書込及び読
出アドレス値の変化を、また図７（ｅ）はメモリ６-２
の書込及び読出アドレス値の変化をそれぞれ模式的に示
したものであり、図２（ｃ）で示した場合と同様に実線
は書込アドレスを、破線は読出アドレスの変化を示して
いる。すなわち、メモリ６-１の書込アドレスは、書込
リセット信号ＷＦＰの入力により０番地へリセットさ
れ、フィールドｆ1の映像信号がメモリに順次書き込ま
れ、１フィールドの総サンプル数Ｎに達するまでアドレ
ス値が更新（増加）する。次のフィールドｆ2はメモリ
６-２に書き込まれ、同様に書込リセット信号ＷＦＰの
入力により０番地から１フィールドの総サンプル数のＮ
番地までデータが書き込まれる。以降交互にメモリ６-
１とメモリ６-２にフィールド毎に入力信号が書き込ま
れて行く。
出アドレス値の変化を、また図７（ｅ）はメモリ６-２
の書込及び読出アドレス値の変化をそれぞれ模式的に示
したものであり、図２（ｃ）で示した場合と同様に実線
は書込アドレスを、破線は読出アドレスの変化を示して
いる。すなわち、メモリ６-１の書込アドレスは、書込
リセット信号ＷＦＰの入力により０番地へリセットさ
れ、フィールドｆ1の映像信号がメモリに順次書き込ま
れ、１フィールドの総サンプル数Ｎに達するまでアドレ
ス値が更新（増加）する。次のフィールドｆ2はメモリ
６-２に書き込まれ、同様に書込リセット信号ＷＦＰの
入力により０番地から１フィールドの総サンプル数のＮ
番地までデータが書き込まれる。以降交互にメモリ６-
１とメモリ６-２にフィールド毎に入力信号が書き込ま
れて行く。
【００８３】図６のパルス生成回路１４は、メモリ６-
２の書込有効信号ＷＥＥを所定の時間遅延させた図７
（ｆ）に示すような読出リセット有効信号ＲＥＧを生成
する。この読出リセット有効信号ＲＥＧはＤフリップフ
ロップ回路１５に入力され、端子５より入力される、映
像信号の読み出し開始を示すフィールド基準信号ＲＦＰ
によりラッチされ、このＤフリップフロップ回路１５の
出力はメモリ６-２の読出有効信号としてメモリ６-２に
入力される。
２の書込有効信号ＷＥＥを所定の時間遅延させた図７
（ｆ）に示すような読出リセット有効信号ＲＥＧを生成
する。この読出リセット有効信号ＲＥＧはＤフリップフ
ロップ回路１５に入力され、端子５より入力される、映
像信号の読み出し開始を示すフィールド基準信号ＲＦＰ
によりラッチされ、このＤフリップフロップ回路１５の
出力はメモリ６-２の読出有効信号としてメモリ６-２に
入力される。
【００８４】すなわち、メモリ６-２の書込有効信号Ｗ
ＥＥは、メモリ６-２が書込中であることを示す信号で
あり、このメモリ６-２からはメモリへの書き込み開始
より所定の時間の後でなけばメモリ内のデータを読みだ
すことはできない。したがって、メモリ６-２の書込有
効信号ＷＥＥを所定の時間遅延させた読出リセット有効
信号ＲＥＧを生成し，この読出リセット有効期間に図７
（ｇ）のようなメモリからのデータ読出開始を表すフィ
ールド基準信号ＲＦＰが入力された場合には、図７
（ｈ）のようにメモリ６-２の読出有効信号ＲＥＥを”
Ｈ”とし、メモリ６-２からデータを読み出す。逆に、
上記読出リセット有効期間以外にフィールド基準信号Ｒ
ＦＰが入力された場合には、他方のメモリ６-１の読出
有効信号ＲＥＯが”Ｈ”となり、メモリ６-１からデー
タを読み出すことにより入力映像信号の書き込みと重複
しないメモリを選択することができる。
ＥＥは、メモリ６-２が書込中であることを示す信号で
あり、このメモリ６-２からはメモリへの書き込み開始
より所定の時間の後でなけばメモリ内のデータを読みだ
すことはできない。したがって、メモリ６-２の書込有
効信号ＷＥＥを所定の時間遅延させた読出リセット有効
信号ＲＥＧを生成し，この読出リセット有効期間に図７
（ｇ）のようなメモリからのデータ読出開始を表すフィ
ールド基準信号ＲＦＰが入力された場合には、図７
（ｈ）のようにメモリ６-２の読出有効信号ＲＥＥを”
Ｈ”とし、メモリ６-２からデータを読み出す。逆に、
上記読出リセット有効期間以外にフィールド基準信号Ｒ
ＦＰが入力された場合には、他方のメモリ６-１の読出
有効信号ＲＥＯが”Ｈ”となり、メモリ６-１からデー
タを読み出すことにより入力映像信号の書き込みと重複
しないメモリを選択することができる。
【００８５】このような動作により、入出力のフィール
ド周波数が特定の同期関係になく、全く独立した周波数
であっても、入力映像信号の書き込みと重複しないメモ
リ６-１あるいはメモリ６-２のいずれか一方のメモリに
対し読出有効信号を出力し信号を読み出すことにより、
フィールド単位での補間あるいは間引きが行われ、図７
（ｉ）に示すような映像信号を出力することができる。
ド周波数が特定の同期関係になく、全く独立した周波数
であっても、入力映像信号の書き込みと重複しないメモ
リ６-１あるいはメモリ６-２のいずれか一方のメモリに
対し読出有効信号を出力し信号を読み出すことにより、
フィールド単位での補間あるいは間引きが行われ、図７
（ｉ）に示すような映像信号を出力することができる。
【００８６】以上のような構成により、図１あるいは図
５の実施と同様に、メモリへ書き込む入力映像信号と、
メモリから読み出される出力映像信号のサンプルクロッ
ク（ＷＣＫ，ＲＣＫ）およびライン周波数、フィールド
周波数は、いずれも特定の周波数同期関係を有している
必要はなく入力映像信号と全く別の映像信号形態に変換
することができ、またＲＣＫは、出力映像信号の形態に
応じて任意に周波数を選択することができ、安定な発振
回路によって生成することができる、などの同等の効果
が得られ、入力映像信号にスキューあるいはジッタなど
の時間軸変動があっても、安定な時間軸の映像信号に変
換できるという効果がある。
５の実施と同様に、メモリへ書き込む入力映像信号と、
メモリから読み出される出力映像信号のサンプルクロッ
ク（ＷＣＫ，ＲＣＫ）およびライン周波数、フィールド
周波数は、いずれも特定の周波数同期関係を有している
必要はなく入力映像信号と全く別の映像信号形態に変換
することができ、またＲＣＫは、出力映像信号の形態に
応じて任意に周波数を選択することができ、安定な発振
回路によって生成することができる、などの同等の効果
が得られ、入力映像信号にスキューあるいはジッタなど
の時間軸変動があっても、安定な時間軸の映像信号に変
換できるという効果がある。
【００８７】またこの際の読出リセット有効信号ＲＥＧ
を、図７（ｆ）に示すような読出リセット有効期間が書
込リセット信号ＷＦＰの前ｔ2’、後ｔ3’の期間となる
ような信号として設定した場合、メモリ６-２での最低
限信号処理に必要な遅延時間Ｐｗｒ，Ｐｒｗあるいはメ
モリアクセス時間余裕ｍは次のようになる。
を、図７（ｆ）に示すような読出リセット有効期間が書
込リセット信号ＷＦＰの前ｔ2’、後ｔ3’の期間となる
ような信号として設定した場合、メモリ６-２での最低
限信号処理に必要な遅延時間Ｐｗｒ，Ｐｒｗあるいはメ
モリアクセス時間余裕ｍは次のようになる。
【００８８】
【数６】 ｔ2’＞Ｐｒｗ＋ｍ …(数６)
【００８９】
【数７】 ｔ3’＞Ｐｗｒ＋ｍ …(数７) なお、これはメモリ６-２に対する条件であり、メモリ
６-１に対しても等しい条件とするためには、ｔ2’＋ｔ
3’の長さが書込リセット信号ＷＦＰの周期と等しくな
るようにし、読出リセット有効信号ＲＥＧのデューティ
ー比が５０％（”Ｈ”の期間と”Ｌ”の期間が等しい長
さ）となるように設定すればよい。また、Ｐｒｗ＋ｍと
Ｐｗｒ＋ｍとが等しく確保できるようにするためには、
ｔ2’＝ｔ3’となるように、メモリ６-２の書込有効信
号ＷＥＥを１フィールドの半分の時間遅延した信号を読
出リセット有効信号ＲＥＧとして用いればよい。
６-１に対しても等しい条件とするためには、ｔ2’＋ｔ
3’の長さが書込リセット信号ＷＦＰの周期と等しくな
るようにし、読出リセット有効信号ＲＥＧのデューティ
ー比が５０％（”Ｈ”の期間と”Ｌ”の期間が等しい長
さ）となるように設定すればよい。また、Ｐｒｗ＋ｍと
Ｐｗｒ＋ｍとが等しく確保できるようにするためには、
ｔ2’＝ｔ3’となるように、メモリ６-２の書込有効信
号ＷＥＥを１フィールドの半分の時間遅延した信号を読
出リセット有効信号ＲＥＧとして用いればよい。
【００９０】以上のように図６に示す実施例の構成で
は、映像信号の垂直ブランキング期間の長さに制限され
ることなくメモリ内での処理遅延時間やメモリアクセス
時間余裕を十分にとることができ、誤動作の少ない安定
した信号処理回路を実現することができる。さらにこ
の、広い範囲のフィールドレート変換あるいは処理遅延
を含む信号処理が可能となることにより、複数種類の異
なる映像信号が入力でき、この信号を一つの信号処理回
路で特定の形態に変換する、あるいは入力された映像信
号を一つの信号処理回路で複数の異なる映像信号に出力
形態を選択して変換できる信号処理回路ができるなど、
回路の兼用による経済的効果がある。
は、映像信号の垂直ブランキング期間の長さに制限され
ることなくメモリ内での処理遅延時間やメモリアクセス
時間余裕を十分にとることができ、誤動作の少ない安定
した信号処理回路を実現することができる。さらにこ
の、広い範囲のフィールドレート変換あるいは処理遅延
を含む信号処理が可能となることにより、複数種類の異
なる映像信号が入力でき、この信号を一つの信号処理回
路で特定の形態に変換する、あるいは入力された映像信
号を一つの信号処理回路で複数の異なる映像信号に出力
形態を選択して変換できる信号処理回路ができるなど、
回路の兼用による経済的効果がある。
【００９１】なお、図６の実施例では入力映像信号の有
効ラインのみをメモリ６-１あるいはメモリ６-２に書き
込むものであったが、本実施例では図１あるいは図５の
実施例と異なり、２系統のメモリに交互にデータを書き
込むことにより、フィールド毎にメモリ書込の休止期間
が存在するため、ブランキング期間を含むすべての入力
ラインをメモリ６-１あるいはメモリ６-２に書き込むも
のとしてもよい。このような構成にすることにより入力
映像信号の有効ラインを検出する回路が不要となり、回
路規模縮小による経済的効果がある。
効ラインのみをメモリ６-１あるいはメモリ６-２に書き
込むものであったが、本実施例では図１あるいは図５の
実施例と異なり、２系統のメモリに交互にデータを書き
込むことにより、フィールド毎にメモリ書込の休止期間
が存在するため、ブランキング期間を含むすべての入力
ラインをメモリ６-１あるいはメモリ６-２に書き込むも
のとしてもよい。このような構成にすることにより入力
映像信号の有効ラインを検出する回路が不要となり、回
路規模縮小による経済的効果がある。
【００９２】以上示した本発明の実施例はすべてメモリ
周辺の主要部の構成について示したものであったが、以
下に入力映像信号を異なる形態の映像信号に変換する信
号変換処理装置に適用した場合のメモリ周辺の主要部を
含んだ全体の構成について図８に示すブロック図を用い
て説明する。
周辺の主要部の構成について示したものであったが、以
下に入力映像信号を異なる形態の映像信号に変換する信
号変換処理装置に適用した場合のメモリ周辺の主要部を
含んだ全体の構成について図８に示すブロック図を用い
て説明する。
【００９３】図８において、１６は映像信号ＶＩの入力
端子、１７は入力信号ＶＩから水平同期信号ＨＰとフィ
ールド同期信号ＦＰとを分離する同期分離回路、１８は
分離された水平同期信号ＨＰとフィールド同期信号ＦＰ
とから書込クロックＷＣＫ，書込リセット信号ＷＦＰ，
および信号処理に必要な制御信号群を生成する書込制御
回路、１８ａは書込制御回路１８内部に設けられた同期
信号ＨＰに位相同期した書込クロックＷＣＫを生成する
クロック生成回路、１９は端子１からの入力映像信号Ｖ
Ｉを書込クロックＷＣＫでサンプリングしディジタルデ
ータに変換するＡ／Ｄ変換回路、２０はＡ／Ｄ変換され
たディジタルデータを書込制御回路１８からの制御信号
群と書込クロックＷＣＫにより処理する信号処理回路、
１１は図１及び図５あるいは図６に示した本発明による
信号処理装置、６は図１及び図５あるいは図６に示した
本発明による信号処理回路の内部に設けられたフィール
ドメモリ、２１は、変換しようとする映像信号に応じた
フィールド基準信号ＲＦＰ及び読出クロックＲＣＫ，同
期ブランキング付加処理に必要な制御信号群を生成する
読出制御回路、２２は本発明による信号処理装置１１か
らの出力ＤＯに同期信号やブランキング期間のデータを
読出制御回路２１からの制御信号群と読出クロックＲＣ
Ｋにより付加する同期ブランキング付加回路、２３は同
期信号やブランキング期間のデータが付加されたディジ
タルデータをアナログ信号に変換しＶＯとして出力する
Ｄ／Ａ変換回路、２４は出力信号ＶＯの出力端子であ
る。
端子、１７は入力信号ＶＩから水平同期信号ＨＰとフィ
ールド同期信号ＦＰとを分離する同期分離回路、１８は
分離された水平同期信号ＨＰとフィールド同期信号ＦＰ
とから書込クロックＷＣＫ，書込リセット信号ＷＦＰ，
および信号処理に必要な制御信号群を生成する書込制御
回路、１８ａは書込制御回路１８内部に設けられた同期
信号ＨＰに位相同期した書込クロックＷＣＫを生成する
クロック生成回路、１９は端子１からの入力映像信号Ｖ
Ｉを書込クロックＷＣＫでサンプリングしディジタルデ
ータに変換するＡ／Ｄ変換回路、２０はＡ／Ｄ変換され
たディジタルデータを書込制御回路１８からの制御信号
群と書込クロックＷＣＫにより処理する信号処理回路、
１１は図１及び図５あるいは図６に示した本発明による
信号処理装置、６は図１及び図５あるいは図６に示した
本発明による信号処理回路の内部に設けられたフィール
ドメモリ、２１は、変換しようとする映像信号に応じた
フィールド基準信号ＲＦＰ及び読出クロックＲＣＫ，同
期ブランキング付加処理に必要な制御信号群を生成する
読出制御回路、２２は本発明による信号処理装置１１か
らの出力ＤＯに同期信号やブランキング期間のデータを
読出制御回路２１からの制御信号群と読出クロックＲＣ
Ｋにより付加する同期ブランキング付加回路、２３は同
期信号やブランキング期間のデータが付加されたディジ
タルデータをアナログ信号に変換しＶＯとして出力する
Ｄ／Ａ変換回路、２４は出力信号ＶＯの出力端子であ
る。
【００９４】本実施例は入力映像信号を、１ライン当た
りのサンプル数、１フィールド当たりのライン数、ある
いはフィールド周波数の少なくとも一つが異なった形態
の映像信号に変換する信号変換処理装置に、本発明を適
用したものであり、ここでは１ライン当たり910（有効7
68）サンプル、１フィールド525（有効485）ライン、フ
ィールド周波数59.94Hz、ノンインターレースの入力信
号を、１ライン当たりのサンプル数、１フィールド当た
りのライン数は同じで、フィールド周波数のみ60Hzの映
像信号に変換する場合を一例として動作について説明す
る。なおこの際の書込クロックＷＣＫの周波数ｆwは28.
636MHz(=910×525×59.94)である。また読出クロックＲ
ＣＫの周波数ｆrは、フィールド周波数59.94Hzの入力映
像信号をフィールド周波数のみ60Hzに変換するためＷＣ
Ｋの1.001倍(=59.94／60)の周波数すなわち28.636MHz×
1.001=28.665MHz(=910×525×60)となる。
りのサンプル数、１フィールド当たりのライン数、ある
いはフィールド周波数の少なくとも一つが異なった形態
の映像信号に変換する信号変換処理装置に、本発明を適
用したものであり、ここでは１ライン当たり910（有効7
68）サンプル、１フィールド525（有効485）ライン、フ
ィールド周波数59.94Hz、ノンインターレースの入力信
号を、１ライン当たりのサンプル数、１フィールド当た
りのライン数は同じで、フィールド周波数のみ60Hzの映
像信号に変換する場合を一例として動作について説明す
る。なおこの際の書込クロックＷＣＫの周波数ｆwは28.
636MHz(=910×525×59.94)である。また読出クロックＲ
ＣＫの周波数ｆrは、フィールド周波数59.94Hzの入力映
像信号をフィールド周波数のみ60Hzに変換するためＷＣ
Ｋの1.001倍(=59.94／60)の周波数すなわち28.636MHz×
1.001=28.665MHz(=910×525×60)となる。
【００９５】端子１６より入力された映像信号ＶＩはＡ
／Ｄ変換回路１９及び同期分離回路１７に入力される。
同期分離回路１７では映像信号に含まれる時間軸の基準
となる水平同期信号ＨＰとフィールド同期信号ＦＰとを
分離し、この水平同期信号ＨＰとフィールド同期信号Ｆ
Ｐとを書込制御回路１８に入力する。
／Ｄ変換回路１９及び同期分離回路１７に入力される。
同期分離回路１７では映像信号に含まれる時間軸の基準
となる水平同期信号ＨＰとフィールド同期信号ＦＰとを
分離し、この水平同期信号ＨＰとフィールド同期信号Ｆ
Ｐとを書込制御回路１８に入力する。
【００９６】この書込制御回路１８では、内部に設けら
れたクロック生成回路１８ａで水平同期信号ＨＰをもと
にＨＰに位相同期した周波数ｆwの書込クロックＷＣＫ
を生成し、この書込クロックＷＣＫと、水平同期信号Ｈ
Ｐ及びフィールド同期信号ＦＰをもとに、入力映像信号
のフィールド周期を有する書込リセット信号ＷＦＰおよ
び信号処理回路２０で必要な制御信号群を生成する。入
力映像信号ＶＩを先に示したように、１ラインあたり９
１０サンプルでサンプリングする場合には、ＷＣＫを９
１０分周した周波数(ｆw/910)が、ＨＰの周波数と等し
くなるように電圧制御発振器を制御しＷＣＫを生成する
ようなＰＬＬによるクロック生成回路を構成すればよ
い。
れたクロック生成回路１８ａで水平同期信号ＨＰをもと
にＨＰに位相同期した周波数ｆwの書込クロックＷＣＫ
を生成し、この書込クロックＷＣＫと、水平同期信号Ｈ
Ｐ及びフィールド同期信号ＦＰをもとに、入力映像信号
のフィールド周期を有する書込リセット信号ＷＦＰおよ
び信号処理回路２０で必要な制御信号群を生成する。入
力映像信号ＶＩを先に示したように、１ラインあたり９
１０サンプルでサンプリングする場合には、ＷＣＫを９
１０分周した周波数(ｆw/910)が、ＨＰの周波数と等し
くなるように電圧制御発振器を制御しＷＣＫを生成する
ようなＰＬＬによるクロック生成回路を構成すればよ
い。
【００９７】この書込制御回路１８内部のクロック生成
回路１８ａで生成された書込クロックＷＣＫはＡ／Ｄ変
換回路、信号処理回路２０および本発明による信号処理
装置１１に入力される。Ａ／Ｄ変換回路１９では書込ク
ロックＷＣＫによって端子１より入力された映像信号Ｖ
Ｉをサンプリングし、ディジタル信号に変換し信号処理
回路２０に入力する。
回路１８ａで生成された書込クロックＷＣＫはＡ／Ｄ変
換回路、信号処理回路２０および本発明による信号処理
装置１１に入力される。Ａ／Ｄ変換回路１９では書込ク
ロックＷＣＫによって端子１より入力された映像信号Ｖ
Ｉをサンプリングし、ディジタル信号に変換し信号処理
回路２０に入力する。
【００９８】制御回路１８で生成される制御信号群によ
り、信号処理回路２０ではＡ／Ｄ変換回路１９より入力
映像信号の有効ラインのディジタルデータをディジタル
入力データとして本発明による信号処理装置１１に入力
する。
り、信号処理回路２０ではＡ／Ｄ変換回路１９より入力
映像信号の有効ラインのディジタルデータをディジタル
入力データとして本発明による信号処理装置１１に入力
する。
【００９９】本発明による信号処理装置１１では、図１
及び図５あるいは図６の実施例で示したように、入力さ
れた信号ＤＩを書込クロックＷＣＫと書込リセット信号
ＷＦＰによりフィールド毎に等しいアドレスとなるよう
に内部のフィールドメモリ６に書き込む。
及び図５あるいは図６の実施例で示したように、入力さ
れた信号ＤＩを書込クロックＷＣＫと書込リセット信号
ＷＦＰによりフィールド毎に等しいアドレスとなるよう
に内部のフィールドメモリ６に書き込む。
【０１００】一方、読出制御回路２１内部には変換しよ
うとする映像信号に応じた発振周波数ｆr（＝28.665MH
z）を有する、水晶発振子などによる周波数の安定した
発振回路２１ａにより読出クロックＲＣＫが生成され、
この読出クロックＲＣＫをもとにフィールド基準信号Ｒ
ＦＰ及び，同期ブランキング付加処理に必要な制御信号
群を生成する。
うとする映像信号に応じた発振周波数ｆr（＝28.665MH
z）を有する、水晶発振子などによる周波数の安定した
発振回路２１ａにより読出クロックＲＣＫが生成され、
この読出クロックＲＣＫをもとにフィールド基準信号Ｒ
ＦＰ及び，同期ブランキング付加処理に必要な制御信号
群を生成する。
【０１０１】これら読出制御回路２１により生成され
た、読出クロックＲＣＫ及びフィールド基準信号ＲＦＰ
は本発明による信号処理装置１１に入力され、本発明に
よる信号処理装置１１では、図１及び図５あるいは図６
の実施例で示したように、フィールドメモリ６より読出
クロックＲＣＫで読み出し、フィールド周波数がフィー
ルド基準信号ＲＦＰによって定まる出力信号ＤＯとして
同期ブランキング付加回路２２に入力される。
た、読出クロックＲＣＫ及びフィールド基準信号ＲＦＰ
は本発明による信号処理装置１１に入力され、本発明に
よる信号処理装置１１では、図１及び図５あるいは図６
の実施例で示したように、フィールドメモリ６より読出
クロックＲＣＫで読み出し、フィールド周波数がフィー
ルド基準信号ＲＦＰによって定まる出力信号ＤＯとして
同期ブランキング付加回路２２に入力される。
【０１０２】同期ブランキング付加回路２２では、読出
制御回路２１で生成された、制御信号群により、出力信
号ＤＯに同期信号やブランキング期間のデータを付加し
て一連の映像信号データにした後、Ｄ／Ａ変換回路２３
によりアナログ信号に変換され端子２４より出力映像信
号ＶＯとして出力される。
制御回路２１で生成された、制御信号群により、出力信
号ＤＯに同期信号やブランキング期間のデータを付加し
て一連の映像信号データにした後、Ｄ／Ａ変換回路２３
によりアナログ信号に変換され端子２４より出力映像信
号ＶＯとして出力される。
【０１０３】以上のような構成により、入力映像信号を
異なる形態の映像信号に変換する信号変換処理装置を実
現することができる。この際に、読出クロックＲＣＫ
は、入力映像信号とはまったく非同期であるため入力映
像信号の形態にかかわらず、変換しようとする映像信号
形態を実現するためのライン周波数、フィールド周波数
に応じた任意のクロック周波数により映像信号をメモリ
６より読み出し、所望の映像信号に変換することができ
る。
異なる形態の映像信号に変換する信号変換処理装置を実
現することができる。この際に、読出クロックＲＣＫ
は、入力映像信号とはまったく非同期であるため入力映
像信号の形態にかかわらず、変換しようとする映像信号
形態を実現するためのライン周波数、フィールド周波数
に応じた任意のクロック周波数により映像信号をメモリ
６より読み出し、所望の映像信号に変換することができ
る。
【０１０４】また、メモリを介して書き込みと読み出し
は完全に非同期であるため、読み出しのフィールド周波
数が書き込みのフィールド周波数より高い時には、１フ
ィールドの書き込みが終了しない前に、読み出しが開始
される場合がある。この際にはメモリ内に１フィールド
前の信号が保持されているため、１フィールド前の信号
によって補間される。また読み出しのフィールド周波数
が書き込みのフィールド周波数より低い時には、１フィ
ールドの読み出しが終了しない前に、次のフィールドの
データが書き込まれる場合がある。この際にはメモリ内
のデータは新しく書きかえられるため、このデータを読
み出すことにより、１フィールドの信号が間引いて出力
される。このように、メモリに書き込まれたデータが読
み出されたか否かにかかわらず、非同期に書き込み読み
出し動作を行うことにより、不足したフィールドは前値
保持補間され、余ったフィールドは間引かれるといった
ように、順次書き込まれたフィールドから最も時間的に
近いフィールドが読み出され出力される。このような動
作により、フィールドの欠落、重複を最小限に抑え動画
像などで生ずる画質劣化を少なくすることができる。
は完全に非同期であるため、読み出しのフィールド周波
数が書き込みのフィールド周波数より高い時には、１フ
ィールドの書き込みが終了しない前に、読み出しが開始
される場合がある。この際にはメモリ内に１フィールド
前の信号が保持されているため、１フィールド前の信号
によって補間される。また読み出しのフィールド周波数
が書き込みのフィールド周波数より低い時には、１フィ
ールドの読み出しが終了しない前に、次のフィールドの
データが書き込まれる場合がある。この際にはメモリ内
のデータは新しく書きかえられるため、このデータを読
み出すことにより、１フィールドの信号が間引いて出力
される。このように、メモリに書き込まれたデータが読
み出されたか否かにかかわらず、非同期に書き込み読み
出し動作を行うことにより、不足したフィールドは前値
保持補間され、余ったフィールドは間引かれるといった
ように、順次書き込まれたフィールドから最も時間的に
近いフィールドが読み出され出力される。このような動
作により、フィールドの欠落、重複を最小限に抑え動画
像などで生ずる画質劣化を少なくすることができる。
【０１０５】さらに、これまでの実施例で示したように
メモリ内の同一アドレスへの映像信号の書き込みと、読
み出しとの重複を検出し、書き込みあるいは読み出しの
開始位置を所定期間（ｔ1）遅らせる、あるいは２系統
のメモリのうち読み書きの重複しないメモリよりデータ
を出力することにより、メモリ内の同一アドレスに読み
出し書き込みの競合が発生することを防止でき、また特
定のフィールド読み出し途中に、メモリへのデータ書込
によってデータ変更されることなく、メモリに書き込ま
れた映像信号をフィールド単位で、過不足なく完全に読
みだすことができる。
メモリ内の同一アドレスへの映像信号の書き込みと、読
み出しとの重複を検出し、書き込みあるいは読み出しの
開始位置を所定期間（ｔ1）遅らせる、あるいは２系統
のメモリのうち読み書きの重複しないメモリよりデータ
を出力することにより、メモリ内の同一アドレスに読み
出し書き込みの競合が発生することを防止でき、また特
定のフィールド読み出し途中に、メモリへのデータ書込
によってデータ変更されることなく、メモリに書き込ま
れた映像信号をフィールド単位で、過不足なく完全に読
みだすことができる。
【０１０６】また以上示した本発明の映像信号の変換処
理装置では、変換された映像信号を生成する時間軸の基
準となる読出クロックＲＣＫを、入力映像信号に含まれ
る時間軸変動の影響を受けずに極めて安定に生成される
ため、時間軸の安定した映像信号へ変換処理できるとい
う効果がある。
理装置では、変換された映像信号を生成する時間軸の基
準となる読出クロックＲＣＫを、入力映像信号に含まれ
る時間軸変動の影響を受けずに極めて安定に生成される
ため、時間軸の安定した映像信号へ変換処理できるとい
う効果がある。
【０１０７】なお、本発明による信号変換処理装置にお
いて、入力映像信号ＶＩにジッタやスキューなどの時間
軸変動が存在する場合には、クロック生成回路１８ａ内
部に設けられた、書込クロックＷＣＫ生成のための発振
器として周波数可変範囲の広い電圧制御発振器を用い、
入力映像信号ＶＩの時間軸変動にライン毎に高速に追従
し、残留位相偏差が少なくなるようなループゲインの高
いＰＬＬ回路によって構成すればよい。このような構成
とすることで入力映像信号の時間軸のゆらぎに対応した
書込クロックＷＣＫによってフィールドメモリ６に書き
込むことができ、この後安定な読出クロックＲＣＫによ
りメモリ６より映像データを読み出すことにより、入力
映像信号の形態を他の異なる信号形態へ変換すると同時
に、入力映像信号の時間軸変動を補正する効果がある。
いて、入力映像信号ＶＩにジッタやスキューなどの時間
軸変動が存在する場合には、クロック生成回路１８ａ内
部に設けられた、書込クロックＷＣＫ生成のための発振
器として周波数可変範囲の広い電圧制御発振器を用い、
入力映像信号ＶＩの時間軸変動にライン毎に高速に追従
し、残留位相偏差が少なくなるようなループゲインの高
いＰＬＬ回路によって構成すればよい。このような構成
とすることで入力映像信号の時間軸のゆらぎに対応した
書込クロックＷＣＫによってフィールドメモリ６に書き
込むことができ、この後安定な読出クロックＲＣＫによ
りメモリ６より映像データを読み出すことにより、入力
映像信号の形態を他の異なる信号形態へ変換すると同時
に、入力映像信号の時間軸変動を補正する効果がある。
【０１０８】本実施例では、フィールド内の入力映像信
号の有効ラインをすべて本発明による信号処理装置１１
内部のフィールドメモリ６に書き込むものであった。こ
れは映像信号の有効ラインに相当する期間だけ書込クロ
ックＷＣＫを用いて信号処理装置１１内部のフィールド
メモリ６に書き込み、他の期間は書き込みクロックＷＣ
Ｋを休止すればよい。あるいは信号処理装置１１内部の
フィールドメモリ６の書込有効信号（ＷＥＯ，ＷＥＥ）
を用いてメモリの書き込み休止期間の制御を行うよう構
成してもよい。メモリからのデータ読み出しも同様に、
有効ラインのサンプル数に相当する数だけ読出クロック
ＲＣＫを用いてメモリ６からデータを読み出し、この後
読出クロックＲＣＫを休止させるか、あるいはメモリ６
の読出有効信号（ＲＥＯ，ＲＥＥ）を用いてメモリから
の読み出しを休止するように構成してもよい。さらに、
この際に信号の出力されない垂直ブランキング期間のデ
ータは、同期ブランキング付加回路２２で予め定められ
たデータが付加される。
号の有効ラインをすべて本発明による信号処理装置１１
内部のフィールドメモリ６に書き込むものであった。こ
れは映像信号の有効ラインに相当する期間だけ書込クロ
ックＷＣＫを用いて信号処理装置１１内部のフィールド
メモリ６に書き込み、他の期間は書き込みクロックＷＣ
Ｋを休止すればよい。あるいは信号処理装置１１内部の
フィールドメモリ６の書込有効信号（ＷＥＯ，ＷＥＥ）
を用いてメモリの書き込み休止期間の制御を行うよう構
成してもよい。メモリからのデータ読み出しも同様に、
有効ラインのサンプル数に相当する数だけ読出クロック
ＲＣＫを用いてメモリ６からデータを読み出し、この後
読出クロックＲＣＫを休止させるか、あるいはメモリ６
の読出有効信号（ＲＥＯ，ＲＥＥ）を用いてメモリから
の読み出しを休止するように構成してもよい。さらに、
この際に信号の出力されない垂直ブランキング期間のデ
ータは、同期ブランキング付加回路２２で予め定められ
たデータが付加される。
【０１０９】また、これまでの実施例ではフィールド内
の入力映像信号の有効ラインをすべて本発明による信号
処理装置１１内部のフィールドメモリ６に書き込むもの
であったが、有効ライン内のさらに有効サンプルのみを
メモリ内に書き込むようにしてもよい。このようにする
ことで、１フィールドを記憶するために必要とするメモ
リ容量を低減させることができ、回路規模縮小による経
済的効果がある。この際には、メモリ書込時に削除され
た水平及び垂直のブランキング期間のデータは、同期ブ
ランキング付加回路２２によって付加されて出力され
る。
の入力映像信号の有効ラインをすべて本発明による信号
処理装置１１内部のフィールドメモリ６に書き込むもの
であったが、有効ライン内のさらに有効サンプルのみを
メモリ内に書き込むようにしてもよい。このようにする
ことで、１フィールドを記憶するために必要とするメモ
リ容量を低減させることができ、回路規模縮小による経
済的効果がある。この際には、メモリ書込時に削除され
た水平及び垂直のブランキング期間のデータは、同期ブ
ランキング付加回路２２によって付加されて出力され
る。
【０１１０】また入力映像信号の有効ライン内の有効サ
ンプルのみをメモリに書き込み、水平あるいは垂直のブ
ランキング信号を同期ブランキング付加回路２２でメモ
リ書込時に削除された水平及び垂直のブランキング期間
よりも多く付加し、１ラインのサンプル数あるいは１フ
ィールドのライン数を増加させるように構成してもよ
い。あるいは、入力映像信号の有効ラインおよび有効サ
ンプルより狭い領域のデータをメモリ６に書き込み、水
平あるいは垂直のブランキング信号を同期ブランキング
付加回路２２で水平及び垂直のブランキング期間を付加
し、１ラインのサンプル数あるいは１フィールドのライ
ン数を減少させるように構成してもよい。このようにす
ることで、映像信号を変換する際の縦横比の違いを補正
することができる。
ンプルのみをメモリに書き込み、水平あるいは垂直のブ
ランキング信号を同期ブランキング付加回路２２でメモ
リ書込時に削除された水平及び垂直のブランキング期間
よりも多く付加し、１ラインのサンプル数あるいは１フ
ィールドのライン数を増加させるように構成してもよ
い。あるいは、入力映像信号の有効ラインおよび有効サ
ンプルより狭い領域のデータをメモリ６に書き込み、水
平あるいは垂直のブランキング信号を同期ブランキング
付加回路２２で水平及び垂直のブランキング期間を付加
し、１ラインのサンプル数あるいは１フィールドのライ
ン数を減少させるように構成してもよい。このようにす
ることで、映像信号を変換する際の縦横比の違いを補正
することができる。
【０１１１】また、本実施例では、Ａ／Ｄ変換回路１９
によりサンプリングした入力映像信号ＶＩのデータ１サ
ンプルが、クロック周波数はｆwからｆrへ変換される
が、そのままＤ／Ａ変換回路２３への１サンプルデータ
として出力されるものであった。このような変換方式に
限ることなく、例えば、サンプリングした入力映像信号
ＶＩのデータ３サンプルを内挿処理によって、４サンプ
ルに変換し、Ｄ／Ａ変換回路１３へのデータとして出力
するなどのように、サンプル数を内挿するあるいは間引
く変換処理を信号処理回路２０あるいは同期ブランキン
グ付加回路２２で行う構成としてもよい。また入力映像
信号ＶＩの、例えば３ラインのデータを内挿処理によっ
て、４ラインに変換し、Ｄ／Ａ変換回路１３へのデータ
として出力するなどのように、ライン数を内挿するある
いは間引く変換処理を信号処理回路２０あるいは同期ブ
ランキング付加回路２２で行う構成であってもよい。こ
のような構成とすることで、映像信号の形態に変換時に
生ずる縦横比の歪みの補正ができる。また、縦横比の異
なる映像信号へ変換した際に生ずるブランキング領域を
低減させ、映像信号の有効領域を無駄なく活用すること
ができる。
によりサンプリングした入力映像信号ＶＩのデータ１サ
ンプルが、クロック周波数はｆwからｆrへ変換される
が、そのままＤ／Ａ変換回路２３への１サンプルデータ
として出力されるものであった。このような変換方式に
限ることなく、例えば、サンプリングした入力映像信号
ＶＩのデータ３サンプルを内挿処理によって、４サンプ
ルに変換し、Ｄ／Ａ変換回路１３へのデータとして出力
するなどのように、サンプル数を内挿するあるいは間引
く変換処理を信号処理回路２０あるいは同期ブランキン
グ付加回路２２で行う構成としてもよい。また入力映像
信号ＶＩの、例えば３ラインのデータを内挿処理によっ
て、４ラインに変換し、Ｄ／Ａ変換回路１３へのデータ
として出力するなどのように、ライン数を内挿するある
いは間引く変換処理を信号処理回路２０あるいは同期ブ
ランキング付加回路２２で行う構成であってもよい。こ
のような構成とすることで、映像信号の形態に変換時に
生ずる縦横比の歪みの補正ができる。また、縦横比の異
なる映像信号へ変換した際に生ずるブランキング領域を
低減させ、映像信号の有効領域を無駄なく活用すること
ができる。
【０１１２】また、本実施例は入力映像信号を異なる形
態の映像信号に変換する信号変換処理装置に用いた場合
の実施例であったが、入力映像信号の形態と等しい形態
で時間軸変動を補正する、時間軸補正装置へ適用するこ
ともできる。この場合には信号処理装置１１での、ライ
ン当りのサンプル数の追加及び削減、フィールド・フレ
−ム当りのライン数の追加及び削減等による信号変換処
理は行なわれず、入力された映像信号データは時間軸の
補正処理のみを行なうように構成すればよい。
態の映像信号に変換する信号変換処理装置に用いた場合
の実施例であったが、入力映像信号の形態と等しい形態
で時間軸変動を補正する、時間軸補正装置へ適用するこ
ともできる。この場合には信号処理装置１１での、ライ
ン当りのサンプル数の追加及び削減、フィールド・フレ
−ム当りのライン数の追加及び削減等による信号変換処
理は行なわれず、入力された映像信号データは時間軸の
補正処理のみを行なうように構成すればよい。
【０１１３】なおここで示した実施例は、１ライン当た
り910サンプル、１フィールド525ライン、フィールド周
波数59.94Hz、ノンインターレースの入力信号を、１ラ
イン当たりのサンプル数、１フィールド当たりのライン
数は同じで、フィールド周波数のみ60Hzの映像信号に変
換する場合を一例として説明したが、これに限ることな
く任意の映像信号を入力とし所望の映像信号に変換する
信号変換処理装置に本発明を適用することができる。
り910サンプル、１フィールド525ライン、フィールド周
波数59.94Hz、ノンインターレースの入力信号を、１ラ
イン当たりのサンプル数、１フィールド当たりのライン
数は同じで、フィールド周波数のみ60Hzの映像信号に変
換する場合を一例として説明したが、これに限ることな
く任意の映像信号を入力とし所望の映像信号に変換する
信号変換処理装置に本発明を適用することができる。
【０１１４】例えば、１ライン当たり910サンプル、１
フレーム525ライン、フィールド周波数59.94Hz、２：１
インターレースのＮＴＳＣ信号を入力とし、１ライン当
たり910サンプル、１フィールド525ライン、フィールド
周波数６０Hz、ノンインターレースの信号に変換するも
のであってもよい。この際には入力されたＮＴＳＣ信号
は、信号処理回路２０で静止画部分では１フィールド前
の信号を用い、動画部分ではフィールド内の前後のライ
ンから補間するような動き適応補間処理によってノンイ
ンターレース化し、この後、本発明による信号処理装置
１１によりフィールド周波数の変換を行うように構成す
ればよい。
フレーム525ライン、フィールド周波数59.94Hz、２：１
インターレースのＮＴＳＣ信号を入力とし、１ライン当
たり910サンプル、１フィールド525ライン、フィールド
周波数６０Hz、ノンインターレースの信号に変換するも
のであってもよい。この際には入力されたＮＴＳＣ信号
は、信号処理回路２０で静止画部分では１フィールド前
の信号を用い、動画部分ではフィールド内の前後のライ
ンから補間するような動き適応補間処理によってノンイ
ンターレース化し、この後、本発明による信号処理装置
１１によりフィールド周波数の変換を行うように構成す
ればよい。
【０１１５】また１ライン当たり910(有効768)サンプ
ル、１フィールド525(有効485)ライン、フィールド周波
数59.94Hz、ノンインターレースの入力信号を、１ライ
ン1200サンプル、１フレーム1125ライン、フィールド周
波数60Hz、２：１インターレースのハイビジョン信号に
変換するものであってもよい。この際には入力映像信号
1フィールドの有効485ライン内の有効768サンプルを信
号処理装置１１内部のメモリに書き込み、メモリからの
出力信号に同期ブランキング付加回路２２でライン毎に
432サンプルの水平ブランキングデータを付加して１ラ
インあたりのサンプル数を1200(=768+432)サンプルに変
換し、さらに有効ラインを読み出した後に77ラインない
し78ラインの垂直ブランキングデータを付加することで
フィールドあたりのライン数を変換して出力させるよう
に構成すればよい。この際の読み出しクロックの周波数
ｆrはフィールド周波数、フィールドあたりのライン
数、ラインあたりのサンプル数から、ｆr=60×(1125/2)
×1200=40.5MHzのように入力映像信号とはまったく独立
に設定することができる。さらにこれと等しいラインあ
たりのサンプル数、フィールドあたりのライン数でフィ
ールド周波数が50Hzの映像信号を出力したい場合には、
読み出しクロックの周波数ｆrを50×(1125/2)×1200=3
3.75MHzとし、他は全く同様な構成で実現することがで
きる。
ル、１フィールド525(有効485)ライン、フィールド周波
数59.94Hz、ノンインターレースの入力信号を、１ライ
ン1200サンプル、１フレーム1125ライン、フィールド周
波数60Hz、２：１インターレースのハイビジョン信号に
変換するものであってもよい。この際には入力映像信号
1フィールドの有効485ライン内の有効768サンプルを信
号処理装置１１内部のメモリに書き込み、メモリからの
出力信号に同期ブランキング付加回路２２でライン毎に
432サンプルの水平ブランキングデータを付加して１ラ
インあたりのサンプル数を1200(=768+432)サンプルに変
換し、さらに有効ラインを読み出した後に77ラインない
し78ラインの垂直ブランキングデータを付加することで
フィールドあたりのライン数を変換して出力させるよう
に構成すればよい。この際の読み出しクロックの周波数
ｆrはフィールド周波数、フィールドあたりのライン
数、ラインあたりのサンプル数から、ｆr=60×(1125/2)
×1200=40.5MHzのように入力映像信号とはまったく独立
に設定することができる。さらにこれと等しいラインあ
たりのサンプル数、フィールドあたりのライン数でフィ
ールド周波数が50Hzの映像信号を出力したい場合には、
読み出しクロックの周波数ｆrを50×(1125/2)×1200=3
3.75MHzとし、他は全く同様な構成で実現することがで
きる。
【０１１６】これまで示した実施例は、すべて入力映像
信号をフィールド単位でメモリ６に書き込むものであっ
たが、入力信号が２：１インターレースの信号である場
合には、フレーム単位でメモリに書き込むように構成し
てもよい。この際には、メモリ６は少なくとも入力信号
１フレームに相当する記憶容量を有するものとし、書込
リセット信号ＷＦＰおよびフィールド基準信号ＲＦＰを
フレーム単位の信号として構成すればよい。このように
構成することで、入力信号のフィールド周波数と異なる
フィールド周波数の映像信号に変換する際に生じる、映
像信号の間引き、前値保持補間がフレーム単位で行われ
るようになり、奇数フィールドあるいは偶数フィールド
が連続して出力されたり、出力映像信号の偶数奇数フィ
ールドが入れ代わって出力されることを防ぐ効果があ
る。
信号をフィールド単位でメモリ６に書き込むものであっ
たが、入力信号が２：１インターレースの信号である場
合には、フレーム単位でメモリに書き込むように構成し
てもよい。この際には、メモリ６は少なくとも入力信号
１フレームに相当する記憶容量を有するものとし、書込
リセット信号ＷＦＰおよびフィールド基準信号ＲＦＰを
フレーム単位の信号として構成すればよい。このように
構成することで、入力信号のフィールド周波数と異なる
フィールド周波数の映像信号に変換する際に生じる、映
像信号の間引き、前値保持補間がフレーム単位で行われ
るようになり、奇数フィールドあるいは偶数フィールド
が連続して出力されたり、出力映像信号の偶数奇数フィ
ールドが入れ代わって出力されることを防ぐ効果があ
る。
【０１１７】また、端子１６から入力される映像信号Ｖ
Ｉがノンインターレースの信号であるか、あるいは信号
処理回路２０において入力信号をノンインターレースに
変換処理を行うように構成することによって、偶数奇数
のフィールドの区別なく本実施例で示したようにフィー
ルド単位で信号の処理ができる。これにより入力信号の
フィールド周波数と異なるフィールド周波数の映像信号
に変換する際に生じる、映像信号の間引き、前値保持補
間はフィールド単位で行われるため、動画像を変換した
場合などで生ずる動きの不自然さを最小限にとどめて、
所望の映像信号に変換できるという効果がある。
Ｉがノンインターレースの信号であるか、あるいは信号
処理回路２０において入力信号をノンインターレースに
変換処理を行うように構成することによって、偶数奇数
のフィールドの区別なく本実施例で示したようにフィー
ルド単位で信号の処理ができる。これにより入力信号の
フィールド周波数と異なるフィールド周波数の映像信号
に変換する際に生じる、映像信号の間引き、前値保持補
間はフィールド単位で行われるため、動画像を変換した
場合などで生ずる動きの不自然さを最小限にとどめて、
所望の映像信号に変換できるという効果がある。
【０１１８】以上示してきたように、本発明の信号処理
装置ではフィールドメモリを介して、書き込み処理と読
み出し処理が全く非同期に行われる。このため、メモリ
への書き込みフィールド周波数とメモリからの読み出し
フィールド周波数が異なっている場合には、フィールド
単位で映像信号の間引き処理、および前フィールド保持
による補間処理が行われる構成となっている。しかし、
メモリへの書き込みフィールド周波数とメモリからの読
み出しフィールド周波数が、極めて近接した周波数ある
いは等しい周波数の場合には、メモリの同一アドレスへ
の読み書きの検出が誤動作する場合がある。例えば書き
込みフィールド周波数と読み出しフィールド周波数が近
接した場合には、書込リセットパルスＷＦＰとフィール
ド基準信号ＲＦＰの位相はゆっくりと変化するため、両
者が所定の位相あるいは時間間隔になるか否かの判定が
明確に行えず、不安定な状態が発生する。すなわちこの
ような判定条件近傍の状態が長く続くことにより、書込
リセットパルスＷＦＰとフィールド基準信号ＲＦＰの位
相は変化しないにもかかわらず、メモリの読み書き重複
が検出されたり、検出されなかったりといったような不
安定な動作が発生する。そこでこのような問題を解決す
るために、一度読み書きの重複が検出された際にはこの
検出解除の条件を厳しくし、十分に読み書きが重複しな
い条件が満足された場合でなければ上記判定を解除しな
いような、いわゆるヒステリシス特性をもたせることに
より、誤動作を防止することができる。
装置ではフィールドメモリを介して、書き込み処理と読
み出し処理が全く非同期に行われる。このため、メモリ
への書き込みフィールド周波数とメモリからの読み出し
フィールド周波数が異なっている場合には、フィールド
単位で映像信号の間引き処理、および前フィールド保持
による補間処理が行われる構成となっている。しかし、
メモリへの書き込みフィールド周波数とメモリからの読
み出しフィールド周波数が、極めて近接した周波数ある
いは等しい周波数の場合には、メモリの同一アドレスへ
の読み書きの検出が誤動作する場合がある。例えば書き
込みフィールド周波数と読み出しフィールド周波数が近
接した場合には、書込リセットパルスＷＦＰとフィール
ド基準信号ＲＦＰの位相はゆっくりと変化するため、両
者が所定の位相あるいは時間間隔になるか否かの判定が
明確に行えず、不安定な状態が発生する。すなわちこの
ような判定条件近傍の状態が長く続くことにより、書込
リセットパルスＷＦＰとフィールド基準信号ＲＦＰの位
相は変化しないにもかかわらず、メモリの読み書き重複
が検出されたり、検出されなかったりといったような不
安定な動作が発生する。そこでこのような問題を解決す
るために、一度読み書きの重複が検出された際にはこの
検出解除の条件を厳しくし、十分に読み書きが重複しな
い条件が満足された場合でなければ上記判定を解除しな
いような、いわゆるヒステリシス特性をもたせることに
より、誤動作を防止することができる。
【０１１９】このようなメモリの読み書き重複検出にヒ
ステリシス特性をもたせたるためには、図３に構成例を
示した、図１あるいは図５の制御回路９の内部に設けら
れたパルス生成回路９ａの構成を、図９のようにして実
現すればよい。以下に図３のパルス生成回路９ａの具体
的構成について図９のブロック図を用いて説明する。
ステリシス特性をもたせたるためには、図３に構成例を
示した、図１あるいは図５の制御回路９の内部に設けら
れたパルス生成回路９ａの構成を、図９のようにして実
現すればよい。以下に図３のパルス生成回路９ａの具体
的構成について図９のブロック図を用いて説明する。
【０１２０】図９において、９ｈは書込リセット信号Ｗ
ＦＰから第１の読出リセット禁止信号ＲＲＧ１を生成す
るパルス生成回路、９ｉは書込リセット信号ＷＦＰから
第１の読出リセット禁止信号ＲＲＧ１のリセット禁止期
間より長いリセット禁止期間を有する第２の読出リセッ
ト禁止信号ＲＲＧ２を生成するパルス生成回路、９ｊは
パルス生成回路９ｈからの第１の読出リセット禁止信号
ＲＲＧ１とパルス生成回路９ｉからの第２の読出リセッ
ト禁止信号ＲＲＧ２とを重複検出信号ＲＤによって切り
換えて読出リセット禁止信号ＲＲＧとして出力する切換
回路である。
ＦＰから第１の読出リセット禁止信号ＲＲＧ１を生成す
るパルス生成回路、９ｉは書込リセット信号ＷＦＰから
第１の読出リセット禁止信号ＲＲＧ１のリセット禁止期
間より長いリセット禁止期間を有する第２の読出リセッ
ト禁止信号ＲＲＧ２を生成するパルス生成回路、９ｊは
パルス生成回路９ｈからの第１の読出リセット禁止信号
ＲＲＧ１とパルス生成回路９ｉからの第２の読出リセッ
ト禁止信号ＲＲＧ２とを重複検出信号ＲＤによって切り
換えて読出リセット禁止信号ＲＲＧとして出力する切換
回路である。
【０１２１】図９において重複検出信号ＲＤが”Ｌ”の
場合、すなわち書込リセットパルスＷＦＰとフィールド
基準信号ＲＦＰの位相が十分ずれており、メモリの読み
書き重複の検出がされていない場合の動作について説明
する。ＲＤが”Ｌ”の場合には、切換回路９ｊは図９の
ｅ側に切り換わっており、パルス生成回路９ｈからの第
１の読出リセット禁止信号ＲＲＧ１が読出リセット禁止
信号ＲＲＧとして出力されている。この第１の読出リセ
ット禁止信号ＲＲＧ１は図４（ｂ）に示したような、書
き込みリセット信号ＷＦＰを含んで時刻ｔ2先行して立
上り、ＷＦＰから時刻ｔ3遅れて立下がる信号であり、
この書き込みリセット信号ＷＦＰの前ｔ2およびＷＦＰ
の後ｔ3の期間にフィールド基準信号ＲＦＰが入力され
た場合にメモリの読み書き重複発生と判定し重複検出信
号ＲＤが”Ｈ”となる。
場合、すなわち書込リセットパルスＷＦＰとフィールド
基準信号ＲＦＰの位相が十分ずれており、メモリの読み
書き重複の検出がされていない場合の動作について説明
する。ＲＤが”Ｌ”の場合には、切換回路９ｊは図９の
ｅ側に切り換わっており、パルス生成回路９ｈからの第
１の読出リセット禁止信号ＲＲＧ１が読出リセット禁止
信号ＲＲＧとして出力されている。この第１の読出リセ
ット禁止信号ＲＲＧ１は図４（ｂ）に示したような、書
き込みリセット信号ＷＦＰを含んで時刻ｔ2先行して立
上り、ＷＦＰから時刻ｔ3遅れて立下がる信号であり、
この書き込みリセット信号ＷＦＰの前ｔ2およびＷＦＰ
の後ｔ3の期間にフィールド基準信号ＲＦＰが入力され
た場合にメモリの読み書き重複発生と判定し重複検出信
号ＲＤが”Ｈ”となる。
【０１２２】つぎに、書込リセットパルスＷＦＰとフィ
ールド基準信号ＲＦＰの位相が近接し、重複検出信号Ｒ
Ｄが”Ｈ”となった場合には、切換回路９ｊは図９のｆ
側に切り換わり、パルス生成回路９ｉからの第２の読出
リセット禁止信号ＲＲＧ２が読出リセット禁止信号ＲＲ
Ｇとして出力される。この第２の読出リセット禁止信号
ＲＲＧ２は、第１の読出リセット禁止信号ＲＲＧ１のリ
セット禁止期間より長いリセット禁止期間を有する信号
である。すなわち、書き込みリセット信号ＷＦＰを含ん
で時刻ｔ2よりさらに先行して立上り、ＷＦＰから時刻
ｔ3よりさらに遅れて立下がる信号であり、この読出リ
セット禁止期間以外にフィールド基準信号ＲＦＰが入力
されなければ、メモリの読み書き重複判定は解除され重
複検出信号ＲＤが”Ｌ”とならない。
ールド基準信号ＲＦＰの位相が近接し、重複検出信号Ｒ
Ｄが”Ｈ”となった場合には、切換回路９ｊは図９のｆ
側に切り換わり、パルス生成回路９ｉからの第２の読出
リセット禁止信号ＲＲＧ２が読出リセット禁止信号ＲＲ
Ｇとして出力される。この第２の読出リセット禁止信号
ＲＲＧ２は、第１の読出リセット禁止信号ＲＲＧ１のリ
セット禁止期間より長いリセット禁止期間を有する信号
である。すなわち、書き込みリセット信号ＷＦＰを含ん
で時刻ｔ2よりさらに先行して立上り、ＷＦＰから時刻
ｔ3よりさらに遅れて立下がる信号であり、この読出リ
セット禁止期間以外にフィールド基準信号ＲＦＰが入力
されなければ、メモリの読み書き重複判定は解除され重
複検出信号ＲＤが”Ｌ”とならない。
【０１２３】以上のような動作により、一度重複判定が
行われた場合にはリセット禁止期間をより長く設定し、
十分に読み書きが重複しない条件が満足された場合でな
ければ上記判定を解除しないような、ヒステリシス特性
により判定条件近傍の状態が長く続くことを防止するこ
とができ、これにより、メモリへの書き込みフィールド
周波数とメモリからの読み出しフィールド周波数が、極
めて近接した周波数あるいは等しい周波数である場合に
も誤動作なく安定な信号処理が実現できる。
行われた場合にはリセット禁止期間をより長く設定し、
十分に読み書きが重複しない条件が満足された場合でな
ければ上記判定を解除しないような、ヒステリシス特性
により判定条件近傍の状態が長く続くことを防止するこ
とができ、これにより、メモリへの書き込みフィールド
周波数とメモリからの読み出しフィールド周波数が、極
めて近接した周波数あるいは等しい周波数である場合に
も誤動作なく安定な信号処理が実現できる。
【０１２４】以上の図９の構成は、図１あるいは図５で
示した実施例に適用されるものであったが、図６に示し
た構成によって、本発明の信号処理を実現する場合にこ
のようなメモリの読み書き重複検出にヒステリシス特性
をもたせたるためには、図６のパルス生成回路１４で生
成される読出リセット有効信号ＲＥＧによる読出リセッ
ト有効期間を、選択されるメモリを示す第１あるいは第
２のメモリ読出有効信号（ＲＥＥまたはＲＥＯ）によっ
て変化させる構成とすればよい。
示した実施例に適用されるものであったが、図６に示し
た構成によって、本発明の信号処理を実現する場合にこ
のようなメモリの読み書き重複検出にヒステリシス特性
をもたせたるためには、図６のパルス生成回路１４で生
成される読出リセット有効信号ＲＥＧによる読出リセッ
ト有効期間を、選択されるメモリを示す第１あるいは第
２のメモリ読出有効信号（ＲＥＥまたはＲＥＯ）によっ
て変化させる構成とすればよい。
【０１２５】
【発明の効果】入力された映像信号に同期した書込クロ
ックＷＣＫは、入力映像信号に含まれる時間軸変動に追
従しているため、この書込クロックＷＣＫにより映像信
号をサンプリングしてメモリ書き込み、この後、水晶発
振などによる周波数の安定な読出クロックＲＣＫにより
メモリより読み出すことにより、出力される映像信号は
安定な時間軸に変換され、入力映像信号のジッタ、スキ
ューなどの時間軸変動の影響を除去できる効果がある。
ックＷＣＫは、入力映像信号に含まれる時間軸変動に追
従しているため、この書込クロックＷＣＫにより映像信
号をサンプリングしてメモリ書き込み、この後、水晶発
振などによる周波数の安定な読出クロックＲＣＫにより
メモリより読み出すことにより、出力される映像信号は
安定な時間軸に変換され、入力映像信号のジッタ、スキ
ューなどの時間軸変動の影響を除去できる効果がある。
【０１２６】また、この読出クロックＲＣＫは、入力映
像信号とはまったく非同期であるため入力映像信号の形
態にかかわらず、変換しようとする映像信号形態を実現
するためのライン周波数、フィールド周波数に応じた任
意のクロック周波数により映像信号をメモリより読み出
し、所望の映像信号に変換することができる。
像信号とはまったく非同期であるため入力映像信号の形
態にかかわらず、変換しようとする映像信号形態を実現
するためのライン周波数、フィールド周波数に応じた任
意のクロック周波数により映像信号をメモリより読み出
し、所望の映像信号に変換することができる。
【０１２７】入力映像信号のフィールド周波数と変換し
て出力される映像信号のフィールド周波数に特定の周波
数同期関係がなく全く非同期な信号であっても、フィー
ルドあるいはフレーム単位で映像の間引き処理及び前フ
ィールド保持による補間処理が行われる。このような動
作により、順次書き込まれたフィールドから最も時間的
に近いフィールドが読み出され出力される。これにより
フィールドの欠落、重複を最小限に抑え、動画像などで
生ずる画質劣化の少ないフィールド周波数変換処理装置
が得られるという効果がある。
て出力される映像信号のフィールド周波数に特定の周波
数同期関係がなく全く非同期な信号であっても、フィー
ルドあるいはフレーム単位で映像の間引き処理及び前フ
ィールド保持による補間処理が行われる。このような動
作により、順次書き込まれたフィールドから最も時間的
に近いフィールドが読み出され出力される。これにより
フィールドの欠落、重複を最小限に抑え、動画像などで
生ずる画質劣化の少ないフィールド周波数変換処理装置
が得られるという効果がある。
【０１２８】さらに図１あるいは図５の実施例で示した
ように、メモリ内の同一アドレスへの映像信号の書き込
みと、読み出しとの重複を検出し、書き込みあるいは読
み出しの開始位置を所定期間（ｔ1）遅らせることによ
り、メモリ内の同一アドレスに読み出し書き込みの競合
が発生することを防止できる。これにより、特定のフィ
ールド読み出し途中に、メモリへのデータ書込によって
映像信号データが変更されることなく、メモリに書き込
まれた映像信号をフィールド単位で、サンプル数の過不
足なく完全に、所望の映像信号に変換することができ
る。
ように、メモリ内の同一アドレスへの映像信号の書き込
みと、読み出しとの重複を検出し、書き込みあるいは読
み出しの開始位置を所定期間（ｔ1）遅らせることによ
り、メモリ内の同一アドレスに読み出し書き込みの競合
が発生することを防止できる。これにより、特定のフィ
ールド読み出し途中に、メモリへのデータ書込によって
映像信号データが変更されることなく、メモリに書き込
まれた映像信号をフィールド単位で、サンプル数の過不
足なく完全に、所望の映像信号に変換することができ
る。
【０１２９】また図１の実施例で示したように、メモリ
内の同一アドレスへの映像信号の書き込みと、読み出し
との重複が検出されないばあいには、遅延回路を用いて
メモリから読み出されたデータを所定の時間（ｔ1）遅
延させて出力し、上記メモリの読み書き重複が検出され
た場合にはメモリからの読み出しの開始位置を(ｔ1）遅
延させると同時に、メモリからの出力デ￥タを上記遅延
回路を介さずに出力するように作用するため、出力映像
信号の時間軸の変動を生じることなく安定した映像信号
が得られる効果がある。
内の同一アドレスへの映像信号の書き込みと、読み出し
との重複が検出されないばあいには、遅延回路を用いて
メモリから読み出されたデータを所定の時間（ｔ1）遅
延させて出力し、上記メモリの読み書き重複が検出され
た場合にはメモリからの読み出しの開始位置を(ｔ1）遅
延させると同時に、メモリからの出力デ￥タを上記遅延
回路を介さずに出力するように作用するため、出力映像
信号の時間軸の変動を生じることなく安定した映像信号
が得られる効果がある。
【０１３０】あるいは図５の実施例で示したように、メ
モリ内の同一アドレスへの映像信号の書き込みと、読み
出しとの重複が検出されたばあいには、メモリへの書き
込み開始位置を（ｔ1）遅延させると同時に、遅延回路
を用いて入力された映像信号データを所定の時間
（ｔ1）遅延させてメモリに書き込むように作用するた
め、メモリ内のデータはメモリの読み書き重複しない場
合と同様に、フィールド単位で所定のアドレスへ書き込
むことができる。これによりメモリからのデータの読み
出しは、メモリ内での読み書きの重複に係らず、一様に
よみだすことで出力映像信号の時間軸の変動を生じるこ
となく安定した映像信号が得られる効果がある。
モリ内の同一アドレスへの映像信号の書き込みと、読み
出しとの重複が検出されたばあいには、メモリへの書き
込み開始位置を（ｔ1）遅延させると同時に、遅延回路
を用いて入力された映像信号データを所定の時間
（ｔ1）遅延させてメモリに書き込むように作用するた
め、メモリ内のデータはメモリの読み書き重複しない場
合と同様に、フィールド単位で所定のアドレスへ書き込
むことができる。これによりメモリからのデータの読み
出しは、メモリ内での読み書きの重複に係らず、一様に
よみだすことで出力映像信号の時間軸の変動を生じるこ
となく安定した映像信号が得られる効果がある。
【０１３１】さらに図５の実施例ではメモリからのデー
タ読み出し過程に遅延回路が介在しないため、フィール
ド基準信号ＲＦＰに即応した信号を出力でき、これによ
り後段での信号処理あるいはその制御回路が簡素化でき
るという経済的効果がある。
タ読み出し過程に遅延回路が介在しないため、フィール
ド基準信号ＲＦＰに即応した信号を出力でき、これによ
り後段での信号処理あるいはその制御回路が簡素化でき
るという経済的効果がある。
【０１３２】また逆に、図１の実施例ではメモリへのデ
ータ書込み過程に遅延回路が介在しないため、入力映像
信号に時間軸変動がある場合にもこの変動に即応した書
込みリセット信号ＷＦＰでメモリヘ書き込むことがで
き、誤動作なく信号処理が実現可能という効果がある。
ータ書込み過程に遅延回路が介在しないため、入力映像
信号に時間軸変動がある場合にもこの変動に即応した書
込みリセット信号ＷＦＰでメモリヘ書き込むことがで
き、誤動作なく信号処理が実現可能という効果がある。
【０１３３】また図３の実施例で示したように、書込リ
セット信号（ＷＦＰ）を含んだ所定の期間（書込リセッ
ト発生の前ｔ2および書込リセット発生の後ｔ3の期間）
にメモリからのデータ読出開始を表すフィールド基準信
号（ＲＦＰ）が発生するか、あるいは、フィールド基準
信号（ＲＦＰ）を含んだ所定の期間（フィールド基準信
号発生の前ｔ2およびフィールド基準信号発生の後ｔ3の
期間）にメモリへの入力映像信号の書込開始を示す書込
リセット信号（ＷＦＰ）が発生するかを判定することに
より、映像信号の周期性を利用して極めて簡便な回路で
同一アドレスへの映像信号の書き込みと読み出しとの重
複を検出することができる。これにより映像信号をフィ
ールド単位で、サンプル数の過不足および画質劣化な
く、所望の映像信号に変換可能という効果があるさらに
図９の構成例で示したように、上記メモリの読み書き重
複の検出において、上記判定により一度読み書きの重複
が検出された際には、読出リセット禁止期間を、読み書
きが重複しない場合よりも広くし、十分に読み書きが重
複しない条件が満足された場合でなければ上記判定を解
除しないような、いわゆるヒステリシス特性をもたせる
ことにより、書込リセット信号（ＷＦＰ）とフィールド
基準信号（ＲＦＰ）の位相関係が上記検出の判定境界近
傍に接近した場合にも誤動作なく安定に動作させる効果
がある。
セット信号（ＷＦＰ）を含んだ所定の期間（書込リセッ
ト発生の前ｔ2および書込リセット発生の後ｔ3の期間）
にメモリからのデータ読出開始を表すフィールド基準信
号（ＲＦＰ）が発生するか、あるいは、フィールド基準
信号（ＲＦＰ）を含んだ所定の期間（フィールド基準信
号発生の前ｔ2およびフィールド基準信号発生の後ｔ3の
期間）にメモリへの入力映像信号の書込開始を示す書込
リセット信号（ＷＦＰ）が発生するかを判定することに
より、映像信号の周期性を利用して極めて簡便な回路で
同一アドレスへの映像信号の書き込みと読み出しとの重
複を検出することができる。これにより映像信号をフィ
ールド単位で、サンプル数の過不足および画質劣化な
く、所望の映像信号に変換可能という効果があるさらに
図９の構成例で示したように、上記メモリの読み書き重
複の検出において、上記判定により一度読み書きの重複
が検出された際には、読出リセット禁止期間を、読み書
きが重複しない場合よりも広くし、十分に読み書きが重
複しない条件が満足された場合でなければ上記判定を解
除しないような、いわゆるヒステリシス特性をもたせる
ことにより、書込リセット信号（ＷＦＰ）とフィールド
基準信号（ＲＦＰ）の位相関係が上記検出の判定境界近
傍に接近した場合にも誤動作なく安定に動作させる効果
がある。
【０１３４】図６の実施例で示したように、入力映像信
号の書き込みと重複しない第１あるいは第２のメモリよ
りデータを読み出し、アナログ信号に変換することによ
り、同一メモリ内の同一アドレスに読み出し書き込みの
競合が発生することを防止でき、また特定のフィールド
読み出し途中に、メモリへのデータ書込によってデータ
変更されることなく、メモリに書き込まれた映像信号を
フィールド単位で、サンプル数の過不足なく完全に、所
望の映像信号に変換することができる。
号の書き込みと重複しない第１あるいは第２のメモリよ
りデータを読み出し、アナログ信号に変換することによ
り、同一メモリ内の同一アドレスに読み出し書き込みの
競合が発生することを防止でき、また特定のフィールド
読み出し途中に、メモリへのデータ書込によってデータ
変更されることなく、メモリに書き込まれた映像信号を
フィールド単位で、サンプル数の過不足なく完全に、所
望の映像信号に変換することができる。
【０１３５】また図６の実施例では、２系統の第１と第
２のメモリへ交互に入力信号を書き込むことにより、一
方のメモリヘの書き込み周期は２フィールドあるいは２
フレームに一度となるため、同一メモリ内の同一アドレ
スへの読み書き重複の発生頻度は低下し、より広い範囲
のフィールドレート変換あるいは処理遅延を含む信号処
理が可能という効果がある。
２のメモリへ交互に入力信号を書き込むことにより、一
方のメモリヘの書き込み周期は２フィールドあるいは２
フレームに一度となるため、同一メモリ内の同一アドレ
スへの読み書き重複の発生頻度は低下し、より広い範囲
のフィールドレート変換あるいは処理遅延を含む信号処
理が可能という効果がある。
【０１３６】さらにこの、広い範囲のフィールドレート
変換あるいは処理遅延を含む信号処理が可能となること
により、複数種類の異なる映像信号が入力でき、この信
号を一つの信号処理回路で特定の形態に変換する、ある
いは入力された映像信号を一つの信号処理回路で複数の
異なる映像信号に出力形態を選択して変換できる信号処
理回路ができるなど、回路の兼用による経済的効果があ
る。
変換あるいは処理遅延を含む信号処理が可能となること
により、複数種類の異なる映像信号が入力でき、この信
号を一つの信号処理回路で特定の形態に変換する、ある
いは入力された映像信号を一つの信号処理回路で複数の
異なる映像信号に出力形態を選択して変換できる信号処
理回路ができるなど、回路の兼用による経済的効果があ
る。
【０１３７】また図６実施例で示したように、書込有効
信号（ＷＥＥ）を所定の時間遅延させた第１メモリの読
出リセット有効信号（ＲＥＧ）を生成し，この読出リセ
ット有効期間にメモリからのデータ読出開始を表すフィ
ールド基準信号（ＲＦＰ）が入力されるか否かを判定す
ることにより、映像信号の周期性を利用して極めて簡便
な回路で、入力映像信号の書き込みと重複しないメモリ
を選択することができる。これにより映像信号をフィー
ルド単位で、サンプル数の過不足および画質劣化なく、
所望の映像信号に変換可能という効果があるさらに、入
力映像信号と変換出力する映像信号のフィールド周波数
が近接しており、さらに読出リセット有効信号（ＲＥ
Ｇ）とフィールド基準信号（ＲＦＰ）との位相関係が上
記選択の判定境界近傍に接近した場合にも、第１のメモ
リからデータが読み出されている場合と、第２のメモリ
からデータが読み出されている場合とで、このメモリの
リセット有効期間を変化させることにより、次のフィー
ルドあるいはフレームで発生するフィールド基準信号
（ＲＦＰ）とふたたび判定境界近傍の位相となり、連続
して不安定な判定条件となることを防ぐことにより誤動
作なく安定に動作させる効果がある。
信号（ＷＥＥ）を所定の時間遅延させた第１メモリの読
出リセット有効信号（ＲＥＧ）を生成し，この読出リセ
ット有効期間にメモリからのデータ読出開始を表すフィ
ールド基準信号（ＲＦＰ）が入力されるか否かを判定す
ることにより、映像信号の周期性を利用して極めて簡便
な回路で、入力映像信号の書き込みと重複しないメモリ
を選択することができる。これにより映像信号をフィー
ルド単位で、サンプル数の過不足および画質劣化なく、
所望の映像信号に変換可能という効果があるさらに、入
力映像信号と変換出力する映像信号のフィールド周波数
が近接しており、さらに読出リセット有効信号（ＲＥ
Ｇ）とフィールド基準信号（ＲＦＰ）との位相関係が上
記選択の判定境界近傍に接近した場合にも、第１のメモ
リからデータが読み出されている場合と、第２のメモリ
からデータが読み出されている場合とで、このメモリの
リセット有効期間を変化させることにより、次のフィー
ルドあるいはフレームで発生するフィールド基準信号
（ＲＦＰ）とふたたび判定境界近傍の位相となり、連続
して不安定な判定条件となることを防ぐことにより誤動
作なく安定に動作させる効果がある。
【０１３８】また、入力信号をノンインターレースに変
換処理することによって、偶数奇数のフィールドの区別
なく本実施例で示したようにフィールド単位で信号の処
理ができる。これにより入力信号のフィールド周波数と
異なるフィールド周波数の映像信号に変換する際に生じ
る、映像信号の間引き、前値保持補間はフィールド単位
で行われるため、動画像を変換した場合などで生ずる動
きの不自然さを最小限にとどめて、所望の映像信号に変
換できるという効果がある。
換処理することによって、偶数奇数のフィールドの区別
なく本実施例で示したようにフィールド単位で信号の処
理ができる。これにより入力信号のフィールド周波数と
異なるフィールド周波数の映像信号に変換する際に生じ
る、映像信号の間引き、前値保持補間はフィールド単位
で行われるため、動画像を変換した場合などで生ずる動
きの不自然さを最小限にとどめて、所望の映像信号に変
換できるという効果がある。
【図１】本発明のメモリ周辺の主要部の一実施例を示す
ブロック図である。
ブロック図である。
【図２】図１に示した実施例の動作を説明する波形図で
ある。
ある。
【図３】図１に示した制御回路９の具体的な構成を示す
構成図である。
構成図である。
【図４】図１に示した制御回路９の動作を説明する波形
図である。
図である。
【図５】本発明のメモリ周辺の主要部の他の実施例を示
すブロック図である。
すブロック図である。
【図６】本発明のメモリ周辺の主要部のさらに他の実施
例を示すブロック図である。
例を示すブロック図である。
【図７】図６に示した実施例の動作を説明する波形図で
ある。
ある。
【図８】本発明のメモリ周辺の主要部を含んだ全体の構
成の一実施例を示すブロック図である。
成の一実施例を示すブロック図である。
【図９】図３に示したパルス生成回路９ａの具体的な構
成を示すブロック図である。
成を示すブロック図である。
６…メモリ、 ７，９ｂ…遅延回路、 ８，９ｊ…切換回路、 ９，１２…制御回路、 ９ａ，９ｈ，９ｉ，１４…パルス生成回路、 １１…信号処理装置、 １６…入力端子、 １７…同期分離回路、 １８…書込制御回路、 １８ａ…クロック生成回路、 １９…Ａ／Ｄ変換回路、 ２０…信号処理回路、 ２１…読出制御回路、 ２２…同期ブランキング付加回路、 ２３…Ｄ／Ａ変換回路、 ２４…出力端子。
Claims (12)
- 【請求項１】映像信号をメモリを用いて処理する映像信
号の処理装置において、 入力映像信号に含まれる時間軸情報に基づいて書込クロ
ック（ＷＣＫ）とフィールドあるいはフレーム周期の書
込リセット信号（ＷＦＰ）とを生成する手段と、 上記書込クロック（ＷＣＫ）と上記書込リセット信号
（ＷＦＰ）とに基づいて入力映像信号をメモリに書き込
む手段と、 安定な読出クロック（ＲＣＫ）を生成する手段と、 上記読出クロック（ＲＣＫ）に基づきフィールド基準信
号（ＲＦＰ）を生成する手段と上記読出クロック（ＲＣ
Ｋ）と上記フィールド基準信号（ＲＦＰ）とに基づいて
メモリに書き込まれた信号を読み出す手段と、 上記メモリから読み出された信号を出力する手段と、 を備えたことを特徴とする映像信号の処理装置。 - 【請求項２】上記メモリに書き込まれた信号を読み出す
手段が、 上記書込リセット信号（ＷＦＰ）と上記フィールド基準
信号（ＲＦＰ）とに基づいて重複検出信号（ＲＤ）を生
成する手段と、 上記重複検出信号（ＲＤ）に基づき上記メモリからの読
み出し開始を所定の(ｔ1)時間遅延する手段と、 上記メモリから読み出された信号を所定の(ｔ1)時間遅
延する手段と、 上記重複検出信号（ＲＤ）に基づいて上記遅延した信号
と上記メモリから読み出された信号とを切り換えて出力
する手段と、 を含む構成である請求項１に記載の映像信号の処理装
置。 - 【請求項３】上記メモリに書き込む手段が、 上記書込リセット信号（ＷＦＰ）と上記フィールド基準
信号（ＲＦＰ）とに基づいて重複検出信号（ＲＤ）を生
成する手段と、 上記重複検出信号（ＲＤ）に基づいて上記メモリへの書
き込み開始を所定の(ｔ1)時間遅延する手段と、 入力映像信号を所定の(ｔ1)時間遅延する手段と、 上記重複検出信号（ＲＤ）に基づいて上記遅延した信号
と入力映像信号とを切り換えてメモリに書き込む手段
と、 を含む構成である請求項１に記載の映像信号の処理装
置。 - 【請求項４】上記書込リセット信号（ＷＦＰ）と上記フ
ィールド基準信号（ＲＦＰ）とに基づいて重複検出信号
（ＲＤ）を生成する手段が、 上記書込リセット信号（ＷＦＰ）に基づいて書込リセッ
ト信号（ＷＦＰ）の近傍の期間を表すリセット禁止信号
（ＲＲＧ）を生成する手段と、 上記リセット禁止信号（ＲＲＧ）と上記フィールド基準
信号（ＲＦＰ）との位相に基づいて重複検出信号（Ｒ
Ｄ）を生成する手段と、 を含む構成である請求項２に記載の映像信号の処理装
置。 - 【請求項５】上記リセット禁止信号（ＲＲＧ）を生成す
る手段が、 上記書込リセット信号（ＷＦＰ）に基づいて第１のリセ
ット禁止信号（ＲＲＧ１）を生成する手段と、 上記書込リセット信号（ＷＦＰ）に基づいて上記第１の
リセット禁止信号（ＲＲＧ１）より広いリセット禁止期
間を有する第２リセット禁止信号（ＲＲＧ２）を生成す
る手段と、 上記重複検出信号（ＲＤ）に基づいて上記第１のリセッ
ト禁止信号（ＲＲＧ１）と第２リセット禁止信号（ＲＲ
Ｇ２）とを切り換えて出力する手段と、 を含む構成である請求項４に記載の映像信号の処理装
置。 - 【請求項６】上記メモリから読み出された信号を出力す
る手段が、 上記読出クロック（ＲＣＫ）に基づき予め定められた同
期信号およびブランキング信号を付加する手段、 を含む構成である請求項１に記載の映像信号の処理装
置。 - 【請求項７】上記メモリに入力信号を書き込む手段が、 入力映像信号の走査線構造がフィールド毎に等しくなる
ように変換する手段、 を含む構成である請求項１に記載の映像信号の処理装
置。 - 【請求項８】映像信号を２系統のメモリを用いて処理す
る映像信号の処理装置において、 入力映像信号に含まれる時間軸情報に基づいて書込クロ
ック（ＷＣＫ）とフィールドあるいはフレーム周期の書
込リセット信号（ＷＦＰ）を生成する手段と、 上記書込リセット信号（ＷＦＰ）に基づいて書込メモリ
選択信号（ＷＥＥ）を生成する手段と、 上記書込メモリ選択信号（ＷＥＥ）に基づいて第１ある
いは第２のメモリの一方を書込メモリとして選択する手
段と、 上記書込クロック（ＷＣＫ）と上記書込リセット信号
（ＷＦＰ）に基づいて上記書込メモリに入力映像信号を
書き込む手段と、 安定な読出クロック（ＲＣＫ）を生成する手段と、 上記読出クロック（ＲＣＫ）に基づきフィールド基準信
号（ＲＦＰ）を生成する手段と上記書込メモリ選択信号
（ＷＥＥ）と上記フィールド基準信号（ＲＦＰ）とに基
づき読出メモリ選択信号（ＲＥＥ）を生成する手段と、 上記読出メモリ選択信号（ＲＥＥ）に基づいて第１ある
いは第２のメモリの一方を読出メモリとして選択する手
段と、 上記読出クロック（ＲＣＫ）と上記フィールド基準信号
（ＲＦＰ）に基づいて上記読出メモリから信号を読み出
す手段と、 上記読出メモリから読み出された信号を出力する手段
と、 を備えたことを特徴とする映像信号の処理装置。 - 【請求項９】上記書込メモリ選択信号（ＷＥＥ）と上記
フィールド基準信号（ＲＦＰ）とに基づき読出メモリ選
択信号（ＲＥＥ）を生成する手段が、 上記書込メモリ選択信号（ＷＥＥ）に基づいて、読出有
効信号（ＲＥＧ）生成する手段と、 上記読出有効信号（ＲＥＧ）と上記フィールド基準信号
（ＲＦＰ）との位相に基づいて読出メモリ選択信号（Ｒ
ＥＥ）を生成する手段と、 を含む構成である請求項８に記載の映像信号の処理装
置。 - 【請求項１０】上記読出有効信号（ＲＥＧ）生成する手
段が、 上記読出メモリ選択信号（ＲＥＥ）に基づいて、上記読
出有効信号（ＲＥＧ）の読出有効期間を変化させる手
段、 を含む構成である請求項９に記載の映像信号の処理装
置。 - 【請求項１１】上記読出メモリから読み出された信号を
出力する手段が、 上記読出クロック（ＲＣＫ）に基づき予め定められた同
期信号およびブランキング信号を付加する手段と、 を含む構成である請求項８に記載の映像信号の処理装
置。 - 【請求項１２】上記書込メモリに入力信号を書き込む手
段が、 入力映像信号の走査線構造がフィールド毎に等しくなる
ように変換する手段、 を含む構成である請求項８に記載の映像信号の処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096274A JPH05292477A (ja) | 1992-04-16 | 1992-04-16 | 映像信号の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4096274A JPH05292477A (ja) | 1992-04-16 | 1992-04-16 | 映像信号の処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05292477A true JPH05292477A (ja) | 1993-11-05 |
Family
ID=14160567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4096274A Pending JPH05292477A (ja) | 1992-04-16 | 1992-04-16 | 映像信号の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05292477A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167349A (ja) * | 2007-01-04 | 2008-07-17 | Renesas Technology Corp | 画像表示制御装置 |
| CN116540951A (zh) * | 2023-07-06 | 2023-08-04 | 苏州仰思坪半导体有限公司 | 存储器、数据存取方法、存储装置及存储介质 |
-
1992
- 1992-04-16 JP JP4096274A patent/JPH05292477A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167349A (ja) * | 2007-01-04 | 2008-07-17 | Renesas Technology Corp | 画像表示制御装置 |
| CN116540951A (zh) * | 2023-07-06 | 2023-08-04 | 苏州仰思坪半导体有限公司 | 存储器、数据存取方法、存储装置及存储介质 |
| CN116540951B (zh) * | 2023-07-06 | 2023-09-08 | 苏州仰思坪半导体有限公司 | 存储器、数据存取方法、存储装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62102671A (ja) | ２画面テレビ受像機 | |
| US6040868A (en) | Device and method of converting scanning pattern of display device | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| US4814873A (en) | Method and apparatus for converting an image signal | |
| JPH05292477A (ja) | 映像信号の処理装置 | |
| JP3423327B2 (ja) | 映像信号入出力装置 | |
| JP4708528B2 (ja) | 映像信号変換装置 | |
| JP2001111968A (ja) | フレームレート変換装置 | |
| JPH05292476A (ja) | 汎用走査周期変換装置 | |
| JP3906788B2 (ja) | 映像信号処理回路 | |
| JPH10173995A (ja) | ビデオ信号切り替え回路 | |
| JPS6150474A (ja) | 走査変換装置 | |
| JP2958929B2 (ja) | 時間軸補正方法および装置 | |
| JPH0748822B2 (ja) | 二画面表示装置 | |
| JPS6343950B2 (ja) | ||
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP3708165B2 (ja) | デジタル映像信号処理装置 | |
| JP2663484B2 (ja) | メモリ装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JPS585785A (ja) | 表示制御回路 | |
| JPS5949756B2 (ja) | ビデオ信号同期方式 | |
| JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
| JPH0918740A (ja) | フレーム同期方法及びフレームシンクロナイザ | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 |