JPH03287299A - 画像拡大縮小装置 - Google Patents
画像拡大縮小装置Info
- Publication number
- JPH03287299A JPH03287299A JP2089516A JP8951690A JPH03287299A JP H03287299 A JPH03287299 A JP H03287299A JP 2089516 A JP2089516 A JP 2089516A JP 8951690 A JP8951690 A JP 8951690A JP H03287299 A JPH03287299 A JP H03287299A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- read
- synchronization signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 241001441724 Tetraodontidae Species 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/403—Edge-driven scaling; Edge-based scaling
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、フィールドメモリを用いて入力映像信号か
ら動画の一部分を拡大または縮小した出力映像信号を得
る画像拡大縮小装置に関するものである。
ら動画の一部分を拡大または縮小した出力映像信号を得
る画像拡大縮小装置に関するものである。
第５図は従来の画像拡大縮小装置を示すブロック図、第
６図（ａ）〜（ｅ）はその動作タイミングチャートであ
り、第７図は画像の拡大のイメージを示す図である。
６図（ａ）〜（ｅ）はその動作タイミングチャートであ
り、第７図は画像の拡大のイメージを示す図である。
第５図において、１は同期信号を含む入力映像信号、２
は前記入力映像信号１の画像部分をディジタル値に変換
するＡ／Ｄコンバータ、３はシリアルアクセスフィール
ドメモリ（以下、メモリと略す）て、Ａ／Ｄコンバータ
２の出力ディジタル値をメモリコントローラ１０からの
制御により特定のアドレスへ格納する。４はＤ／Ａコン
バータで、メモリ３から出力されるディジタル値をアナ
ログ値である出力映像信号６に変換する。５はミキサで
、メモリコントローラ１０によって発生された読出しコ
ンポジット同期信号とＤ／Ａコンバタ４の出力信号を混
合する。７は同期分離器て、入力映像信号１の同期信号
部分を分離する。
は前記入力映像信号１の画像部分をディジタル値に変換
するＡ／Ｄコンバータ、３はシリアルアクセスフィール
ドメモリ（以下、メモリと略す）て、Ａ／Ｄコンバータ
２の出力ディジタル値をメモリコントローラ１０からの
制御により特定のアドレスへ格納する。４はＤ／Ａコン
バータで、メモリ３から出力されるディジタル値をアナ
ログ値である出力映像信号６に変換する。５はミキサで
、メモリコントローラ１０によって発生された読出しコ
ンポジット同期信号とＤ／Ａコンバタ４の出力信号を混
合する。７は同期分離器て、入力映像信号１の同期信号
部分を分離する。
８．９はそれぞれ前記同期分離器７により出力される垂
直同期信号出力および水平同期信号出力である。１０は
メモリコントローラで、書込み垂直同期信号入力１１．
書込み水平同期信号入力１２、読出し垂直同期信号入力
１３．読出し水平同期信号入力１４をもとに、メモリ３
の特定のアドレスからディジタル画像信号を特定の速さ
で書込みおよび読出しを行うよう制御するとともに、読
出し垂直同期信号入力１３と読出し水平同期信号入力１
４を混合して読出しコンポジット同期信号１５を生成す
る。１６は制御信号で、メモリコントローラ１０がメモ
リ３の書込みおよび読出しを制御するための信号である
。
直同期信号出力および水平同期信号出力である。１０は
メモリコントローラで、書込み垂直同期信号入力１１．
書込み水平同期信号入力１２、読出し垂直同期信号入力
１３．読出し水平同期信号入力１４をもとに、メモリ３
の特定のアドレスからディジタル画像信号を特定の速さ
で書込みおよび読出しを行うよう制御するとともに、読
出し垂直同期信号入力１３と読出し水平同期信号入力１
４を混合して読出しコンポジット同期信号１５を生成す
る。１６は制御信号で、メモリコントローラ１０がメモ
リ３の書込みおよび読出しを制御するための信号である
。
第６図において、（ａ）は書込み垂直同期信号入力１１
のタイくフグチャートで、図中の＃件番号は入力画像信
号１のフィールドの番号を示している。（ｂ）は書込み
アドレスのタイくフグチャートで、図中の数字はアドレ
ス値を示している。
のタイくフグチャートで、図中の＃件番号は入力画像信
号１のフィールドの番号を示している。（ｂ）は書込み
アドレスのタイくフグチャートで、図中の数字はアドレ
ス値を示している。
（ｃ）は読出し垂直同期信号入力１３のタイくフグチャ
ート、（ｄ）は読出しアドレスのタイ主フグチャートで
、図中の数字はアドレス値を示している。（ｅ）は出力
映像信号６の画面（フィールド）変化を示すタイミング
チャートで、図中の＃件番号は（ａ）のフィールド番号
に相当する番号を示している。
ート、（ｄ）は読出しアドレスのタイ主フグチャートで
、図中の数字はアドレス値を示している。（ｅ）は出力
映像信号６の画面（フィールド）変化を示すタイミング
チャートで、図中の＃件番号は（ａ）のフィールド番号
に相当する番号を示している。
第７図において、１ａは前記入力映像信号１の画像イメ
ージで、図中の左端の数字はアドレス値をボしている。
ージで、図中の左端の数字はアドレス値をボしている。
６ｂは前記出力映像信号６の画像イメージである。
次に、拡大時の動作について説明する。
入力映像信号１の画像部分は約１５ＭＨｚのサンプリン
グで、Ａ／Ｄコンバータ２により６ビツトのディジタル
値に変換され、メモリコントローラ１０からの制御によ
り、メモリ３の指定アドレスへ順次格納される。この格
納のための書込みアドレス値は、第６図（ｂ）に示すよ
うに、書込み垂直同期信号入力１１の立下がりエツジ（
第６図（ａ））でゼロクリアされ、書込み水平同期信号
入力１２の立下がり毎にカウントアツプされ、例えば１
フイールドの走査線が２００本だとすれば画面の最下端
で２００まで達する（ただし、１フイールド内の走査線
本数はテレビ方式により異なる。）。この場合、書込み
アドレスのカウントアツプスピードは２００アドレス／
フイールドである。一方、メモリ３への書込みと並行し
てメモリコントローラ１０からの制御により、メモリ３
の指定アドレスからＤ／Ａコンバータ４へ格納ディジタ
ル値が読出される。この読出しアドレス値は第６図（ｄ
）に示すように、読出し垂直同期信号入力１３の立下が
りエツジ（第６図（Ｃ））で５０にクリアされ、読出し
水平同期信号入力１４の立下がり２回毎にカウントアツ
プされ、この例の場合、１５０まで達する。したがって
、読出しアドレスのカウントアツプスピードは１００ア
ドレス／フイールドとなる。このように、読出しアドレ
スのカウントアツプスピードを書込みアドレスのスピー
ドの１／２にすることにより、出力画像として入力画像
の２倍（長さ基準）拡大された画像が得られたことにな
る。この後、Ｄ／Ａコンバータ４によりアナログ信号と
なったメモリ読出しデータは、読出しコンポジット同期
信号１５とくキサ５において合成され、出力映像信号６
として出力される。
グで、Ａ／Ｄコンバータ２により６ビツトのディジタル
値に変換され、メモリコントローラ１０からの制御によ
り、メモリ３の指定アドレスへ順次格納される。この格
納のための書込みアドレス値は、第６図（ｂ）に示すよ
うに、書込み垂直同期信号入力１１の立下がりエツジ（
第６図（ａ））でゼロクリアされ、書込み水平同期信号
入力１２の立下がり毎にカウントアツプされ、例えば１
フイールドの走査線が２００本だとすれば画面の最下端
で２００まで達する（ただし、１フイールド内の走査線
本数はテレビ方式により異なる。）。この場合、書込み
アドレスのカウントアツプスピードは２００アドレス／
フイールドである。一方、メモリ３への書込みと並行し
てメモリコントローラ１０からの制御により、メモリ３
の指定アドレスからＤ／Ａコンバータ４へ格納ディジタ
ル値が読出される。この読出しアドレス値は第６図（ｄ
）に示すように、読出し垂直同期信号入力１３の立下が
りエツジ（第６図（Ｃ））で５０にクリアされ、読出し
水平同期信号入力１４の立下がり２回毎にカウントアツ
プされ、この例の場合、１５０まで達する。したがって
、読出しアドレスのカウントアツプスピードは１００ア
ドレス／フイールドとなる。このように、読出しアドレ
スのカウントアツプスピードを書込みアドレスのスピー
ドの１／２にすることにより、出力画像として入力画像
の２倍（長さ基準）拡大された画像が得られたことにな
る。この後、Ｄ／Ａコンバータ４によりアナログ信号と
なったメモリ読出しデータは、読出しコンポジット同期
信号１５とくキサ５において合成され、出力映像信号６
として出力される。
なお、入力映像信号１の同期信号部分は同期分離器７に
より取り出され、垂直同期信号出力８と水平同期信号出
力９に分離され出力される。そして、メモリコントロー
ラ１０のメモリ書込みの際のタイ主フグ信号となる書込
み垂直同期信号入力１１．書込み水平同期信号入力１２
としてこの垂直同期信号出力８．水平同期信号出力９が
接続され使用される。また、メモリコントローラ１０の
メモリ読出しのタイミング信号となる読出し垂直同期信
号入力１３．読出し垂直同期信号入力１４も同しくこの
垂直同期信号出力８．水平同期信号出力９が接続され使
用される。
より取り出され、垂直同期信号出力８と水平同期信号出
力９に分離され出力される。そして、メモリコントロー
ラ１０のメモリ書込みの際のタイ主フグ信号となる書込
み垂直同期信号入力１１．書込み水平同期信号入力１２
としてこの垂直同期信号出力８．水平同期信号出力９が
接続され使用される。また、メモリコントローラ１０の
メモリ読出しのタイミング信号となる読出し垂直同期信
号入力１３．読出し垂直同期信号入力１４も同しくこの
垂直同期信号出力８．水平同期信号出力９が接続され使
用される。
この装置では、第６図のタイミングチャートを見ても明
らかなように、読出しアドレスが５０から１００に達す
る間は、書込みアドレスは０から１００が指定され、読
出しアドレスが書込みアドレスに先行しているが、読出
しアドレスが１００を超え１５０に達する間は、書込み
アドレスは１００から２００が指定され、書込みアドレ
スが読出しアドレスに先行することになる。したがって
、読出しアドレスが５０から１００の期間は、読出し画
像としては１つ前のフィールド画像（＃ｌ）が、１００
から１５０の期間は直前に書き替えられた現在のフィー
ルド画像（＃２）がそれぞれ再生される。
らかなように、読出しアドレスが５０から１００に達す
る間は、書込みアドレスは０から１００が指定され、読
出しアドレスが書込みアドレスに先行しているが、読出
しアドレスが１００を超え１５０に達する間は、書込み
アドレスは１００から２００が指定され、書込みアドレ
スが読出しアドレスに先行することになる。したがって
、読出しアドレスが５０から１００の期間は、読出し画
像としては１つ前のフィールド画像（＃ｌ）が、１００
から１５０の期間は直前に書き替えられた現在のフィー
ルド画像（＃２）がそれぞれ再生される。
上記のような従来の画像拡大縮小装置では、表示中の拡
大縮小画面の途中でフィールド画像が入れ替るため、動
画においては横すじとなって現れるなどの問題点があっ
た。
大縮小画面の途中でフィールド画像が入れ替るため、動
画においては横すじとなって現れるなどの問題点があっ
た。
この発明は、上記のような問題点を解消するためになさ
れたもので、表示中の拡大縮小画面が動画であっても、
横すじ（フィールド入れ替り）の生じない画面が得られ
る画像拡大縮小装置を得ることを目的とする。
れたもので、表示中の拡大縮小画面が動画であっても、
横すじ（フィールド入れ替り）の生じない画面が得られ
る画像拡大縮小装置を得ることを目的とする。
（騨題を解決するための手段）
この発明に係る画像拡大縮小装置は、シリアルアクセス
フィールドメモリへの１フィールド分の書込みを終了す
るまでは、書込みアドレスに対して読出しアドレスを先
行させない遅延読出し垂直同期信号を生成してメモリコ
ントローラにタイミング信号として送出するタイミング
回路を設けたものである。
フィールドメモリへの１フィールド分の書込みを終了す
るまでは、書込みアドレスに対して読出しアドレスを先
行させない遅延読出し垂直同期信号を生成してメモリコ
ントローラにタイミング信号として送出するタイミング
回路を設けたものである。
（作用〕
この発明においては、シリアルアクセスフィルドメモリ
への１フィールド分の書込みが終了するまでは、書込み
アドレスに対して読出しアドレスが先行することがなく
、表示画面の途中でフィールド画像が入れ替ることがな
い。
への１フィールド分の書込みが終了するまでは、書込み
アドレスに対して読出しアドレスが先行することがなく
、表示画面の途中でフィールド画像が入れ替ることがな
い。
第１図はこの発明の画像拡大縮小装置の一実施例を示す
ブロック図、第２図（ａ）〜（ｅ）はその動作タイミン
グチャートである。
ブロック図、第２図（ａ）〜（ｅ）はその動作タイミン
グチャートである。
第１図において、第５図と同一符号は同じものを示し、
１７はタイミング回路としてのシングルチップマイクロ
コンピュータ（以下マイクロコンピュータと略す）、１
８は拡大開始アドレス値信号で、メモリコントローラ１
０からマイクロコンピュータ１７に伝達される。１９．
２０はそれぞれ前記マイクロコンピュータ１７がタイミ
ングの基準とする垂直同期信号入力および水平同期信号
入力で、同期分離器７の出力信号である垂直同期信号出
力８および水平同期信号出力９が接続されている。２１
は前記マイクロコンピュータ１７の遅延読出し垂直同期
信号出力で、メモリコントロラ１ｏの読出し水平同期信
号入力１４に接続されている。２２は前記メモリコント
ローラ１０の遅延読出し垂直同期信号入力で、マイクロ
コンピュータ１７の遅延読出し垂直同期信号出力２１が
接続されている。
１７はタイミング回路としてのシングルチップマイクロ
コンピュータ（以下マイクロコンピュータと略す）、１
８は拡大開始アドレス値信号で、メモリコントローラ１
０からマイクロコンピュータ１７に伝達される。１９．
２０はそれぞれ前記マイクロコンピュータ１７がタイミ
ングの基準とする垂直同期信号入力および水平同期信号
入力で、同期分離器７の出力信号である垂直同期信号出
力８および水平同期信号出力９が接続されている。２１
は前記マイクロコンピュータ１７の遅延読出し垂直同期
信号出力で、メモリコントロラ１ｏの読出し水平同期信
号入力１４に接続されている。２２は前記メモリコント
ローラ１０の遅延読出し垂直同期信号入力で、マイクロ
コンピュータ１７の遅延読出し垂直同期信号出力２１が
接続されている。
次に、この発明における拡大時の動作について説明する
。
。
入力映像信号１の画像部分は、約１５ＭＨｚのサンプリ
ングでＡ／Ｄコンバータ２により６ビツトのディジタル
値に変換され、メモリコントローラ１０からの制御によ
りメモリ３の指定アドレスへ順次格納される。この格納
のため書込みアドレス値は第２図に（ｂ）に示すように
、書込み垂直同期信号入力１１の立下がりエツジ（第２
図（ａ））でゼロクリアされ、書込み水平同期信号入力
１２の立下がりごとにカウントアツプされ、例えば１フ
イールドの走査線本数が２００本だとすれば、画面の最
下端で２００まで達する（ただし、１フイールド内の走
査線本数はテレビ方式により異なる）。この場合、書込
みアドレスのカウントアツプスピードは２００アドレス
／フイールドである。一方、メモリ３への書込みと並行
して、メモリコトローラ１０からの制御によりメモリ３
の指定アドレスからＤ／Ａコンバータ４へ格納ディジタ
ルディジタル値が読み出される。この読出しアドレス値
は第２図（ｄ）に示すように、読出し垂直同期信号入力
２２の立下がりエツジ（第２図（Ｃ））で５０にクリア
され、読出し水平同期信号入力１４の立下がり２回ごと
にカウントアツプされ、この例の場合１５０まで達する
。したがって、言売出しアドレスのカウントアツプスピ
ードは１００アドレス／フイールドとなる。このように
読出しアドレスのカウントアツプスピードを書込みアド
レスのスピードの１／２にすることにより出力画像とし
て入力画像の２倍（長さ基準）拡大された画像が得られ
たことになる。
ングでＡ／Ｄコンバータ２により６ビツトのディジタル
値に変換され、メモリコントローラ１０からの制御によ
りメモリ３の指定アドレスへ順次格納される。この格納
のため書込みアドレス値は第２図に（ｂ）に示すように
、書込み垂直同期信号入力１１の立下がりエツジ（第２
図（ａ））でゼロクリアされ、書込み水平同期信号入力
１２の立下がりごとにカウントアツプされ、例えば１フ
イールドの走査線本数が２００本だとすれば、画面の最
下端で２００まで達する（ただし、１フイールド内の走
査線本数はテレビ方式により異なる）。この場合、書込
みアドレスのカウントアツプスピードは２００アドレス
／フイールドである。一方、メモリ３への書込みと並行
して、メモリコトローラ１０からの制御によりメモリ３
の指定アドレスからＤ／Ａコンバータ４へ格納ディジタ
ルディジタル値が読み出される。この読出しアドレス値
は第２図（ｄ）に示すように、読出し垂直同期信号入力
２２の立下がりエツジ（第２図（Ｃ））で５０にクリア
され、読出し水平同期信号入力１４の立下がり２回ごと
にカウントアツプされ、この例の場合１５０まで達する
。したがって、言売出しアドレスのカウントアツプスピ
ードは１００アドレス／フイールドとなる。このように
読出しアドレスのカウントアツプスピードを書込みアド
レスのスピードの１／２にすることにより出力画像とし
て入力画像の２倍（長さ基準）拡大された画像が得られ
たことになる。
すなわち、この実施例では画像拡大開始アドレス値５０
に対応して遅延読出し垂直同期信号を出力する構成とす
ることによって、書込みアドレスに対する読出しアドレ
スの先行が表示画面途中で発生せず、第２図（ｅ）に示
すように、フィールド入れ替りの生じない画面を実現し
ている。
に対応して遅延読出し垂直同期信号を出力する構成とす
ることによって、書込みアドレスに対する読出しアドレ
スの先行が表示画面途中で発生せず、第２図（ｅ）に示
すように、フィールド入れ替りの生じない画面を実現し
ている。
なお、入力映像信号１の同期信号部分は同期分離器７に
より取り出され、垂直同期信号出力８と水平同期信号出
力９に分離され出力される。そして、メモリコントロー
ラ１０のメモリ書込みの際のタイくフグ信号となる書込
み垂直同期信号入力１１、書込み水平同期信号入力１２
として、この垂直同期信号出力８．水平同期信号出力９
がそれぞれ接続され使用される。また、メモリコントロ
ラ１０のメモリ読出しのタイミング信号となる読出し垂
直同期信号入力２２としては、マイクロコンピュータ１
７の遅延読出し垂直同期信号出力２１が接続され使用さ
れる。また、読出し水平同期信号入力１４としては、同
期分離器７の水平同期信号出力９が用いられる。
より取り出され、垂直同期信号出力８と水平同期信号出
力９に分離され出力される。そして、メモリコントロー
ラ１０のメモリ書込みの際のタイくフグ信号となる書込
み垂直同期信号入力１１、書込み水平同期信号入力１２
として、この垂直同期信号出力８．水平同期信号出力９
がそれぞれ接続され使用される。また、メモリコントロ
ラ１０のメモリ読出しのタイミング信号となる読出し垂
直同期信号入力２２としては、マイクロコンピュータ１
７の遅延読出し垂直同期信号出力２１が接続され使用さ
れる。また、読出し水平同期信号入力１４としては、同
期分離器７の水平同期信号出力９が用いられる。
次に、第３図のフローチャート、第４図の動作タイミン
グチャートを参照して、マイクロコンビ１ ２ ュータ１７の動作について説明する。なお、第３図中
（１）〜 （７）は各ステップを示す。
グチャートを参照して、マイクロコンビ１ ２ ュータ１７の動作について説明する。なお、第３図中
（１）〜 （７）は各ステップを示す。
プログラムの動作は、まず、拡大開始アドレスをメモリ
コントローラ１０より出力される拡大開始アドレス値信
号１８より読取り、マイクロコンピュータ１７の内部に
記憶する（ステップ（１））。上記の実施例では拡大開
始アドレス値＝５０である。
コントローラ１０より出力される拡大開始アドレス値信
号１８より読取り、マイクロコンピュータ１７の内部に
記憶する（ステップ（１））。上記の実施例では拡大開
始アドレス値＝５０である。
次に、水平同期信号入力２ｏのパルスをカウントするカ
ウンタをゼロクリアする（ステップ（２））。次に、垂
直同期信号入力１９の立下がりが来るまで待つ（ステッ
プ （３））。もし、第４図（ａ）に示すように、垂直
同期信号入力１９のパルスの立下がりが来れば、次に水
平同期信号入力２０のパルスの立下がりが来るまで待つ
（ステップ （４））。もし、水平同期信号入力２０の
パルスの立下がりが来れば、第４図（ｂ）に示すように
、水平同期信号入力２０のパルスをカウントするカウン
タを１つカウントアツプする（ステップ（５））。次に
、今カウントアツプしたカウンタの値が最初にメモリコ
ントローラ１０から読込み記憶した拡大開始アドレス値
（＝５０）と一致しているか調べる（ステップ （６）
）。もし一致していれば、第４図（ｅ）に示すように、
遅延読出し垂直同期信号出力２１のパルスを出力する。
ウンタをゼロクリアする（ステップ（２））。次に、垂
直同期信号入力１９の立下がりが来るまで待つ（ステッ
プ （３））。もし、第４図（ａ）に示すように、垂直
同期信号入力１９のパルスの立下がりが来れば、次に水
平同期信号入力２０のパルスの立下がりが来るまで待つ
（ステップ （４））。もし、水平同期信号入力２０の
パルスの立下がりが来れば、第４図（ｂ）に示すように
、水平同期信号入力２０のパルスをカウントするカウン
タを１つカウントアツプする（ステップ（５））。次に
、今カウントアツプしたカウンタの値が最初にメモリコ
ントローラ１０から読込み記憶した拡大開始アドレス値
（＝５０）と一致しているか調べる（ステップ （６）
）。もし一致していれば、第４図（ｅ）に示すように、
遅延読出し垂直同期信号出力２１のパルスを出力する。
この遅延読出し垂直同期信号出力２１はメモリコントロ
ラ１０の遅延読出し垂直同期信号入力２２に使用される
。次に、ステップ （１）に移り、上記の動作を繰り返
す。もし、ステップ （６）で一致していない場合はス
テップ （４）に移り、ステップ （４）以降の処理を
繰り返す。
ラ１０の遅延読出し垂直同期信号入力２２に使用される
。次に、ステップ （１）に移り、上記の動作を繰り返
す。もし、ステップ （６）で一致していない場合はス
テップ （４）に移り、ステップ （４）以降の処理を
繰り返す。
なお、上記実施例では、読出しアドレスのカウントアツ
プスピードを書込みアドレスのカウントアツプスピード
より遅くし、拡大画面を得る場合に動画のフィールド追
越しを防止する方法について述べたが、書込みアドレス
のカウントアツプスピードを読出しアドレスのカウント
アツプスピードより遅くし、縮小画面を得る場合にも同
様に適用でき、同様の効果が得られる。
プスピードを書込みアドレスのカウントアツプスピード
より遅くし、拡大画面を得る場合に動画のフィールド追
越しを防止する方法について述べたが、書込みアドレス
のカウントアツプスピードを読出しアドレスのカウント
アツプスピードより遅くし、縮小画面を得る場合にも同
様に適用でき、同様の効果が得られる。
また、上記実施例では、拡大スタートアドレスｈ）ｓ
ｏの場合について述べたが、他の任意の拡大スタートア
ドレス（拡大位置）を設定する場合においてもこの発明
を適用てきることはいうまでもない。
ｏの場合について述べたが、他の任意の拡大スタートア
ドレス（拡大位置）を設定する場合においてもこの発明
を適用てきることはいうまでもない。
この発明は以上説明したとおり、シリアルアクセスフィ
ールドメモリへの１フィールド分の書込みを終了するま
では、書込みアドレスに対して読出しアドレスを先行さ
せない遅延読出し垂直同期信号を生成してメモリコント
ローラにタイミング信号として送出するタイくフグ回路
を設けたので、画面の途中てのフィールド追越し現象を
発生させることなく、任意の位置の画像の拡大または縮
小を行うことができ、高画質の出力拡大縮小画像が得ら
れるという効果がある。
ールドメモリへの１フィールド分の書込みを終了するま
では、書込みアドレスに対して読出しアドレスを先行さ
せない遅延読出し垂直同期信号を生成してメモリコント
ローラにタイミング信号として送出するタイくフグ回路
を設けたので、画面の途中てのフィールド追越し現象を
発生させることなく、任意の位置の画像の拡大または縮
小を行うことができ、高画質の出力拡大縮小画像が得ら
れるという効果がある。
第１図はこの発明の画像拡大縮小装置の一実施例を示す
ブロック図、第２図は第１図に示した装置の動作タイく
フグチャート、第３図はマイクロコンピュータの動作手
順を示すフローチャート、第４図はマイクロコンピュー
タの動作を示すタイくフグチャート、第５図は従来の画
像拡大縮小装置を示すブロック図、第６図は、第５図に
示した装置の動作タイミングチャート、第７図は画像の
拡大のイメージを示す図である。 図において、１は入力映像信号、２はＡ／Ｄコンバータ
、３はシリアルアクセスフィールドメモリ、４はＤ／Ａ
コンバータ、５はミキサ、６は出力映像信号、７は同期
分離器、８は垂直同期信号出力、９は水平同期信号出力
。１０はメモリコントローラ、１１は書込み垂直同期信
号入力、１２は書込み水平同期信号入力、１４は読出し
水平同期信号入力、１５は読出しコンポジット同期信号
、１６は制御信号、１７はマイクロコンピュータ、１８
は拡大開始アドレス値信号、１９は垂直同期信号入力、
２０は水平周期信号入力、２１は遅延読出し垂直同期信
号出力、２２は遅延読出し垂直同期信号入力である。 なお、各図中の同一符号は同一または相当部分を示す。 ５ ６
ブロック図、第２図は第１図に示した装置の動作タイく
フグチャート、第３図はマイクロコンピュータの動作手
順を示すフローチャート、第４図はマイクロコンピュー
タの動作を示すタイくフグチャート、第５図は従来の画
像拡大縮小装置を示すブロック図、第６図は、第５図に
示した装置の動作タイミングチャート、第７図は画像の
拡大のイメージを示す図である。 図において、１は入力映像信号、２はＡ／Ｄコンバータ
、３はシリアルアクセスフィールドメモリ、４はＤ／Ａ
コンバータ、５はミキサ、６は出力映像信号、７は同期
分離器、８は垂直同期信号出力、９は水平同期信号出力
。１０はメモリコントローラ、１１は書込み垂直同期信
号入力、１２は書込み水平同期信号入力、１４は読出し
水平同期信号入力、１５は読出しコンポジット同期信号
、１６は制御信号、１７はマイクロコンピュータ、１８
は拡大開始アドレス値信号、１９は垂直同期信号入力、
２０は水平周期信号入力、２１は遅延読出し垂直同期信
号出力、２２は遅延読出し垂直同期信号入力である。 なお、各図中の同一符号は同一または相当部分を示す。 ５ ６
Claims (1)
- 画像情報を含む映像信号を入力とし、その映像信号の画
像部分をディジタル値に変換するＡ／Ｄコンバータと、
このＡ／Ｄコンバータの出力値の記憶と、すでに記憶さ
れた値の再生を同時に行うシリアルアクセスフィールド
メモリと、このシリアルアクセスフィールドメモリの出
力値をアナログ信号に変換するＤ／Ａコンバータと、前
記映像信号の垂直同期信号と水平同期信号を分離して出
力する同期分離器と、前記垂直同期信号と水平同期信号
をタイミング信号として、前記シリアルアクセスフィー
ルドメモリの読出しアドレスおよび書込みアドレスをそ
れぞれ指定されたアドレスから任意のスピードでカウン
トアップするとともに、前記Ｄ／Ａコンバータの出力信
号に付加する読出しコンポジット同期信号を出力するメ
モリコントローラと、前記Ｄ／Ａコンバータの出力信号
と前記読出しコンポジット同期信号を混合して映像信号
を出力するミキサからなる画像拡大縮小装置において、
前記シリアルアクセスフィールドメモリへの１フィール
ド分の書込みを終了するまでは、書込みアドレスに対し
て読出しアドレスを先行させない遅延読出し垂直同期信
号を生成して前記メモリコントローラにタイミング信号
として送出するタイミング回路を設けたことを特徴とす
る画像拡大縮小装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089516A JPH03287299A (ja) | 1990-04-03 | 1990-04-03 | 画像拡大縮小装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089516A JPH03287299A (ja) | 1990-04-03 | 1990-04-03 | 画像拡大縮小装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03287299A true JPH03287299A (ja) | 1991-12-17 |
Family
ID=13972962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2089516A Pending JPH03287299A (ja) | 1990-04-03 | 1990-04-03 | 画像拡大縮小装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03287299A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197274A (ja) * | 1992-12-25 | 1994-07-15 | Canon Inc | 画像拡大処理装置 |
| JP2001350455A (ja) * | 2000-04-07 | 2001-12-21 | Sony Corp | 画像処理装置およびその方法、並びにその画像処理装置を用いた表示装置 |
-
1990
- 1990-04-03 JP JP2089516A patent/JPH03287299A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06197274A (ja) * | 1992-12-25 | 1994-07-15 | Canon Inc | 画像拡大処理装置 |
| JP2001350455A (ja) * | 2000-04-07 | 2001-12-21 | Sony Corp | 画像処理装置およびその方法、並びにその画像処理装置を用いた表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562049B2 (ja) | 映像表示方法および装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JP3674258B2 (ja) | 画像信号処理装置 | |
| JPS62181A (ja) | 映像処理装置 | |
| JPH1155569A (ja) | 表示制御回路 | |
| JP3593715B2 (ja) | 映像表示装置 | |
| US5045944A (en) | Video signal generating circuit for use in video tape recorder and television receiver | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JP3562050B2 (ja) | 映像処理方法およびコンピュータシステム | |
| JPH06292152A (ja) | 映像信号変換装置 | |
| JP2004357028A (ja) | 映像信号処理装置、映像信号生成装置、映像表示装置、および映像信号処理方法 | |
| JP3142708B2 (ja) | 画像表示装置 | |
| JPH02198283A (ja) | テレビ受信機 | |
| US5812211A (en) | Image signal processing apparatus for prompter | |
| JP3855988B2 (ja) | 映像表示方法 | |
| JPH03144491A (ja) | 画像表示装置 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPH06165068A (ja) | 発振回路およびこれを用いたピクチャ・イン・ピクチャ システム | |
| JPH05292477A (ja) | 映像信号の処理装置 | |
| JPH0423993B2 (ja) | ||
| JPH0434349B2 (ja) |