JP3562049B2 - 映像表示方法および装置 - Google Patents
映像表示方法および装置 Download PDFInfo
- Publication number
- JP3562049B2 JP3562049B2 JP20767095A JP20767095A JP3562049B2 JP 3562049 B2 JP3562049 B2 JP 3562049B2 JP 20767095 A JP20767095 A JP 20767095A JP 20767095 A JP20767095 A JP 20767095A JP 3562049 B2 JP3562049 B2 JP 3562049B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- area
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Description
【０００１】
【発明の属する技術分野】
この発明は、表示デバイスに動画と静止画とを同時に表示する方法および装置に関する。
【０００２】
【従来の技術】
図１２は、表示デバイスの１つのウィンドウ内に静止画と動画が同時に表示された状態を示す説明図である。このような表示を実現するために、従来は、静止画と動画を別のビデオメモリに記憶しておき、表示の際に合成するオーバーレイ技術が使用される。
【０００３】
ところで、ＭＳ−ＷＩＮＤＯＷＳ（マイクロソフト社の商標）等のマルチウィンドウシステムでは、各ウィンドウのサイズを変更することが可能である。ウィンドウのサイズを変更する際には、映像の倍率を変更せずにウィンドウ内に表示される映像の範囲を広くする方法と、映像の表示範囲は変更せずに映像をスケーリングする方法とがある。
【０００４】
【発明が解決しようとする課題】
しかし、従来のオーバーレイ技術では、ウィンドウのサイズの変更に際して、静止画と動画を同時にスケーリングしながら表示することは困難であった。
【０００５】
この発明は、従来技術における上述の課題を解決するためになされたものであり、静止画と動画を同時にスケーリングしながら表示することを目的とする。
【０００８】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明による方法は、表示デバイスに動画と静止画とを同時に表示する方法であって、
（ａ）表示デバイスの表示画面に対応したメモリ空間を有する第１の映像メモリ内に、静止画領域と動作領域とを含むスーパーインポーズ領域を示すキーデータを書込む工程と、
（ｂ）第２の映像メモリ内の静止画領域に静止画映像信号を書込む工程と、
（ｃ）前記第２の映像メモリ内の動画領域に動画映像信号を連続的に書込みつつ、前記第２の映像メモリ内の前記静止画領域と前記動画領域に書き込まれている第１の映像信号を読み出す工程と、
（ｄ）前記第１の映像信号で表わされる映像のスケーリングを行なうことによって、第２の映像信号を求める工程と、
（ｅ）前記第１の映像メモリから読み出された第３の映像信号で表わされる映像の前記スーパーインポーズ領域内の静止画領域と動画領域に前記第２の映像信号で表される映像の静止画領域と動画領域をそれぞれ合成することによって、第４の映像信号を求める工程と、
（ｆ）前記第４の映像信号を表示デバイスに供給することによって、スケーリングされた動画と静止画を表示デバイスに表示する工程と、
（ｇ）前記スケーリングの倍率が変更されたときに、前記スーパーインポーズ領域を前記変更された倍率でスケーリングするように前記第１の映像メモリに記憶されている前記キーデータを変更する工程と、
を備える。
【０００９】
第２の映像メモリに静止画と動画とを書込み、これらを含む映像を表わす第１の映像信号を読出しつつ映像のスケーリングを行なうので、静止画と動画が同時にスケーリングされた映像を表わす第２の映像信号が得られる。この第２の映像信号を、第１の映像メモリから読み出された第３の映像信号のスーパーインポーズ領域内に合成する。従って、静止画と動画を同時にスケーリングしながら、表示デバイスのスーパーインポーズ領域内にはめ込むことができる。また、静止画と動画のスケーリングの倍率を変更しても、スーパーインポーズ領域が同じ倍率でスケーリングされるので、静止画と動画の表示部分がスケーリング前と同じに保たれる。
【００１２】
【発明の実施の形態】
Ａ．装置の全体構成：
次に、本発明の実施の形態を実施例に基づき説明する。図１は、この発明の一実施例を適用するコンピュータシステムの構成を示すブロック図である。このコンピュータシステムは、バス６１０に、ＣＰＵ６２０と、メインメモリ６３０と、周辺コントローラ６４０と、複合Ｉ／０ポート６５０と、ネットワークインタフェイス６５６と、ビデオコントローラ６６０と、第１のビデオＲＡＭ（ＶＲＡＭ）６７０と、映像転送コントローラ６８０と、映像処理回路８００とが接続されている。映像処理回路８００は、その内部に第２のビデオＲＡＭ３１０を有している。なお、第１のＶＲＡＭ６７０は、カラーＣＲＴ７０１の表示領域と１対１に対応するメモリ領域を有している。
【００１３】
周辺コントローラ６４０にはキーボード６４２とマウス６４４とが接続されている。また、複合Ｉ／Ｏポート６５０にはフロッピディスク装置６５２とハードディスク装置６５４とが接続されている。
【００１４】
ビデオコントローラ６６０には、表示デバイスとしてのカラーＣＲＴ７０１（またはカラー液晶ディスプレイ）が接続されている。ビデオコントローラ６６０は、第１のＶＲＡＭ６７０に静止画の映像データを書き込むとともに、第１のＶＲＡＭ６７０から映像信号を読み出して映像処理回路８００に供給する機能を有する。ビデオコントローラ６６０は、さらに、同期信号ＳＹＮＣ（垂直同期信号ＶＳＰＣと水平同期信号ＨＳＰＣ）を生成して、カラーＣＲＴ７０１と映像処理回路８００に供給する機能を有している。
【００１５】
映像転送コントローラ６８０には、動画映像データ供給装置としてのＣＤ−ＲＯＭ装置６８２が接続されている。映像転送コントローラ６８０は、ＣＤ−ＲＯＭ装置６８２から与えられた動画映像データを、バス６１０を介して第２のＶＲＡＭ３１０に転送するプロセッサとしての機能を有している。
【００１６】
映像処理回路８００は、動画映像信号と静止画映像信号とを合成するとともに、合成後の映像を表わす映像信号をカラーＣＲＴ７０１に供給する機能を有する。また、映像処理回路８００は、合成後の映像信号をスケーリングすることによって、静止画と動画を同時に拡大・縮小する機能を有する。
【００１７】
Ｂ．映像処理回路８００の内部構成：
図２は、映像処理回路８００の内部構成を示すブロック図である。なお、この映像処理回路８００の構成は、本出願人により開示された特開平２−２９８１７６号公報の第４図に記載されているものと同一である。
【００１８】
この映像処理回路８００は、音声信号を取り扱う音声部ＡＣＵと、テレビ信号などアナログ映像信号を取り扱うアナログ部ＡＮＵと、映像メモリ部ＩＭＵと、映像メモリ部ＩＭＵへの映像データの書き込みを制御する書込制御部ＷＣＵと、映像メモリ部ＩＭＵに記憶された映像データを外部に読出す読出制御部ＲＣＵと、映像を再生する映像再生部ＩＲＵとを有している。
【００１９】
音声部ＡＣＵは、音声入力端子１０１と、音声信号選択回路１１０と、音量制御回路１２０と、音声出力端子１０２とを有している。音声入力端子１０１には、ビデオプレーヤ等の動画信号供給装置から与えられた音声信号ＡＳＥＸが入力される。音声信号選択回路１１０は、この音声信号ＡＳＥＸと、アナログ部ＡＮＵのテレビチューナ７１０から入力される音声信号ＡＳＴＶの一方を選択して出力する。なお、テレビチューナ７１０における選局はＣＰＵ６２０から指示される。選択された音声信号は、音量制御回路１２０によって音量が調節され、音声出力端子１０２から出力される。音声出力端子１０２から出力される音声信号ＡＳＭＯＮは、カラーＣＲＴ７０１の音声入力端子またはスピーカに与えられる。
【００２０】
アナログ部ＡＮＵは、テレビチューナ７１０と、テレビアンテナ７１１と、映像入力端子１０３と、映像信号選択回路１３０と、映像信号デコーダ１４０と、ＡＤ変換器２１０と、デジタイズ制御回路２２０とを有している。映像入力端子１０３には、動画信号供給装置から与えられた映像信号ＶＳＥＸが入力される。映像信号選択回路１３０は、この映像信号ＶＳＥＸと、ＣＰＵ６２０により選局指示されたテレビチューナ７１０から与えられる映像信号ＶＳＴＶとの一方を選択して出力する。選択された映像信号は、映像信号デコーダ１４０によって映像信号ＬＳＴＶと同期信号ＳＳＴＶとに分離される。この映像信号ＬＳＴＶは、ＲＧＢの３原色の色信号である。ＡＤ変換器２１０は、アナログ信号である映像信号ＬＳＴＶをデジタル信号に変換し、書込制御部ＷＣＵに供給する。デジタイズ制御回路２２０は、同期信号ＳＳＴＶに基づいてＡＤ変換器２１０を制御しており、また、書込制御部ＷＣＵを経由してＶＲＡＭ３１０を制御している。
【００２１】
書込制御部ＷＣＵは、映像データ選択回路３２０と、映像メモリ制御信号選択回路３３０と、書込制御回路３４０とを有している。映像データ選択回路３２０は、書込制御回路３４０から出力される書込選択信号ＣＣに応じて、映像信号ＬＳＴＶを入力とするＡＤ変換器２１０の出力と、ＣＰＵ６２０によって外部記憶装置などの外部装置から読出された映像信号ＬＳＷＰＣとの一方を選択して出力する。映像メモリ制御信号選択回路３３０は、書込選択信号ＣＣに応じて、デジタイズ制御回路２２０が出力する映像メモリ制御信号ＷＥＴＶと、書込制御回路３４０が出力する映像メモリ制御信号ＷＥＰＣとの一方を選択して出力する。書込制御回路３４０は、ＣＰＵ６２０または映像転送コントローラ６８０から供給された映像信号ＬＳＷＰＣを映像メモリ部ＩＭＵに書き込む動作を制御する。
【００２２】
読出制御部ＲＣＵは、読出制御回路３５０と、先入れ先出しメモリ（ＦＩＦＯメモリ）３６０と、ＦＩＦＯ読出制御回路３７０とを有している。ＦＩＦＯ読出制御回路３７０によって映像メモリ部ＩＭＵから読出された映像信号ＬＳＦＩＦは、ＦＩＦＯメモリ３６０に記憶される。ＦＩＦＯメモリ３６０に記憶された映像信号ＬＳＦＩＦは、読出制御回路３５０によって外部に読出される。読出制御部ＲＣＵは、映像メモリ部ＩＭＵに記憶された映像データを、ＣＰＵ６２０の命令に応じて外部装置に出力する際に使用される。
【００２３】
映像メモリ部ＩＭＵは、１つの書き込みポートと２つの読出しポートを有する３ポートＶＲＡＭ３１０を有している。３ポートＶＲＡＭ３１０としては、ソニー株式会社製のＣＸＫ１２０６または富士通株式会社製のＭＢ８１Ｃ１５０１を使用することができる。３ポートＶＲＡＭ３１０の構成と機能については、本出願人により開示された特開平２−２９８１７６号公報に記載されているので、ここでは説明を省略する。なお、このＶＲＡＭ３１０は、特に３ポートに限ることはなく映像データを記憶するメモリであればよい。
【００２４】
映像再生部ＩＲＵは、ビデオコントローラ６６０から出力された映像信号ＬＳＰＣと、ＶＲＡＭ３１０から出力された映像信号ＬＳＭＥＭとを合成して合成映像信号ＬＳＭＯＮを生成し、これをカラーＣＲＴ７０１に出力する機能を有する。
【００２５】
映像再生部ＩＲＵ内の各信号はそれぞれ次の内容を表わしている。
ＬＳＰＣ：ビデオコントローラ６６０から出力された映像信号。
ＬＳＭＥＭ：ＶＲＡＭ３１０から読出された映像信号。
ＬＳＤＡ：アナログ化された映像信号。
ＬＳＭＯＮ：カラーモニタ７０１に表示される映像を表わす合成映像信号。
【００２６】
ＣＮＴ：ビデオスイッチ５１０を切換える切換信号。切換信号ＣＮＴがＨレベルの場合には映像信号ＬＳＤＡが選択され、Ｌレベルの場合には映像信号ＬＳＰＣが選択される。
【００２７】
ＳＥＮＢＬ：スーパーインポーズの可否を指定する第１の許可信号。第１の許可信号ＳＥＮＢＬは、オペレータがキーボード６４２またはマウス６４４を用いてスーパーインポーズを行なうモードを指定するとＨレベルに切り換わり、スーパーインポーズを行なわないモードを指定するとＬレベルに切り換わる。
ＳＳＥＮＢＬ：画面上におけるスーパーインポーズ領域に相当するタイミングを示す第２の許可信号。第２の許可信号ＳＳＥＮＢＬは、スパーインポーズ領域内でＨレベルとなり、スーパーインポーズ領域外ではＬレベルとなる。なお、スーパーインポーズ領域は、オペレータによってカラーモニタ７０１の画面上で指定される。
ＮＥＮＢＬ：多重スーパーインポーズの可否を示す第３の許可信号。第３の許可信号ＮＥＮＢＬは、映像信号ＬＳＰＣにスーパーインポーズされた映像信号ＬＳＤＡの一部に、さらに映像信号ＬＳＰＣをスーパーインポーズするか否かを示す。
【００２８】
ＣＯＭＰ：多重スーパースーパーインポーズの領域を示す信号。この比較信号ＣＯＭＰのレベルは、映像信号ＬＳＰＣを所定の基準電圧Ｖｒと比較することによって決定され、映像信号ＬＳＤＡの一部に映像信号ＬＳＰＣをスーパーインポーズする領域ではＨレベルとなる。比較信号ＣＯＭＰは、次に述べる許可信号ＣＥＮＢＬがＨレベルの時には有効とされて、上記の第３の許可信号ＮＥＮＢＬとなる。
ＣＥＮＢＬ：多重スーパーインポーズの可否を指定する許可信号。許可信号ＣＥＮＢＬのレベルは、オペレータによって切換えられる。
【００２９】
映像再生部ＩＲＵ内のＤＡ変換器４１０は、ＶＲＡＭ３１０から読みだされた映像信号ＬＳＭＥＭをアナログ信号に変換してビデオスイッチ５１０に供給する。ビデオスイッチ５１０は、ビデオコントローラ６６０から出力された映像信号ＬＳＰＣと、ＤＡ変換器４１０から出力された映像信号ＬＳＤＡの一方を選択して、合成映像信号ＬＳＭＯＮとしてカラーＣＲＴ７０１に供給する。ビデオスイッチ５１０の選択信号ＣＮＴは、ＡＮＤ回路４５１の出力信号である。
【００３０】
スーパーインポーズ制御回路４２０は、映像処理回路８００内のＶＲＡＭ３１０に記憶されている映像信号を読み出すとともに、その映像信号で表わされる映像をスケーリングする機能を有している。
【００３１】
Ｂ．スーパーインポーズ制御回路４２０の詳細構成と動作：
図３は、スーパーインポーズ制御回路４２０及びその周辺回路のブロック回路図である。又、ここに示される３ポートＶＲＡＭ３１０は、３つの入出力ポートのうち読出ポートが使用される。ソニー社製ＣＸＫ１２０６のデータシート番号７１２１５−ＳＴの第２７頁〜第３１頁には、上記の読出ポートに係るタイミングチャートが記載されている。使用するポートは上記データシート第２頁のリードポート１である。
【００３２】
３ポートＶＲＡＭ３１０では、メモリ駆動クロック信号ＨＤＣＫがポート１シフト信号端子ＣＫＲ１に、メモリ垂直／水平リセット信号ＭＲＳＴがポート１垂直クリア端子ＶＣＬＲ１に、水平方向リセット信号ＨＲＳＴがポート１水平クリア端子ＨＣＬＲ１に、垂直オフセット信号ＶＲＯＦＴ又は垂直読出ラインクロック信号ＶＲＬＣＫがポート１ラインインクリメント端子ＩＮＣ１に、ポート１出力イネーブルＲＥ１（負論理）がポート１出力イネーブル端子ＲＥ１（負論理）にそれぞれ与えられる。又、アナログＲＧＢ信号ＬＳＭＥＭ（Ｒ，Ｇ，Ｂ中の１データがそれぞれ）がポート１データ出力ＤＯ１０〜ＤＯ１３から読み出される。
【００３３】
上記各端子に対応するポート１シフト信号ＣＫＲ１，ポート１垂直クリアＶＣＬＲ１、ポート１水平クリア信号ＨＣＬＲ１、ポート１ラインインクリメント信号ＩＮＣ１、ポート１出力イネーブルＲＥ１（負論理）により、読出制御されるアナログＲＧＢ信号ＬＳＭＥＭは、Ｒ，Ｇ，Ｂ毎に例えば４ビットで、それぞれポート１データ出力ＤＯ１０〜ＤＯ１３より出力される。
【００３４】
ビデオスイッチ５１０は切換信号入力端子ＣＮＴに入力される切換信号ＶＳＥＬにより、Ａ端子又はＢ端子の入力をコモン端子Ｃから出力する。具体的には、切換信号ＶＳＥＬがハイレベル『Ｈ』のときにＢ端子の入力を、ローレベル『Ｌ』のときにＡ端子の入力を、それぞれＣ端子から出力する。ＣＰＵ６２０は、パーソナルコンピュータ内のバス６１０を介して各部を制御する。
【００３５】
図３の４２１は水平基準読出ドットクロック信号ＨＢＤＣＫを出力する水平基準読出ドットクロック発生器を示し、４２２は水平読出開始信号ＨＲＳＡ及び水平読出方向リセット信号ＨＲＳＴを出力する水平読出開始カウンタを示し、４２３は水平基準開始信号ＨＲＳＢを出力する水平６４クロックカウンタを示し、４２４は水平読出回数信号ＨＲＴを出力する水平読出回数カウンタを示し、４２５は水平読出ドットクロック信号ＨＤＤＡを出力する水平読出ドットクロック発生器を示す。また、垂直読出オフセットカウンタ４２６は、水平基準読出ドットクロック発生器４２１に同期したカウント数で、３ポートＶＲＡＭ３１０の垂直方向の読出しラインのオフセットラインを決定する垂直読出オフセット信号ＶＲＯＦＴを出力する。垂直ブランキング数カウンタ４２７は垂直ブランキング終了信号ＶＢＥを出力し、垂直読出開始カウンタ４２８は垂直読出開始信号ＶＲＳを出力し、垂直読出回数カウンタ４２９は垂直読出回数信号ＶＲＴを出力し、垂直読出ラインクロック発生器４３０は垂直読出ラインクロック信号ＶＲＬＣＫを出力する。ＡＮＤ回路４３１は２つの映像信号ＬＳＰＣ，ＬＳＤＡをスーパーインポーズさせる切換信号ＶＳＥＬを出力し、ＯＲ回路４３２は垂直読出オフセット信号ＶＲＯＦＴと垂直読出ラインクロック信号ＶＲＬＣＫを、ポート１ラインインクリメント信号ＩＮＣ１として出力し、ＮＯＲ回路４３３はリードイネーブルＲＥ１信号を出力する。また、符号４３４、４３５はトライステート回路、４３６はインバータ回路を示す。
【００３６】
色信号入力端子５０６から到来する映像信号ＬＳＰＣの色信号はビデオスイッチ５１０のＡ端子に与えられる。入力端子５０６の水平同期信号を成す同期端子５０７から到来する水平同期信号ＨＳＰＣは、水平基準読出ドットクロック発生器４２１、水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３、水平読出回数カウンタ４２４、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラインクロック発生器４３０に与えられると共に、垂直同期信号ＶＳＰＣは、３ポートＶＲＡＭ３１０、垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラインクロック発生器４３０に与えられる。また、同期信号ＨＳＰＣ，ＶＳＰＣは、同期信号端子４９０、４９１へもそれぞれ送出される。
【００３７】
ここで、水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣの入出力について、図４を用いて説明する。水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣは、バッファ６２，６１を介して同期信号端子４９０，４９１及びスーパーインポーズ制御回路４２０中の図３に示す所要回路へ与えられる。このバッファ６１，６２はインピーダインズ変換・波形整形等の機能を有し、画像処理装置が縦続接続される場合でも、上記同期信号の的確な伝送に寄与する。また、水平同期信号ＨＳＰＣは水平基準読出ドットクロック発生器４２１内のＰＬＬ回路６３へ与えられ、ＣＰＵ６２０により指定された水平画面全体の水平解像度を規定する信号として水平基準読出ドットクロックＨＢＤＣＫが発生される。
【００３８】
ＰＬＬ回路６３は図５に示されるように構成される。つまり、信号線７０から水平同期信号ＨＳＰＣが位相比較器７１へ与えられ、また、Ｎ分周器７４の出力が位相比較器７１へ与えられ、位相比較器７１ではこれらの信号の位相比較を行って位相差に対応したパルス幅の信号を出力する。位相比較器７１の出力はローパスフィルタ７２に与えられ平滑化され、電圧制御発振器（ＶＣＯ）７３へ与えられる。ＶＣＯ７３は与えられる電圧に応じた周波数で発振し、これが水平基準読出ドットクロックＨＢＤＣＫとされて各部へ送出されるとともに、Ｎ分周器７４へ与えられ、水平同期信号ＨＳＰＣの周波数にまで分周されて位相比較器７１へ戻される。この結果、水平同期信号ＨＳＰＣに同期した水平基準読出ドットクロックＨＢＤＣＫが作成される。
【００３９】
図３のスーパーインポーズ制御回路４２０における水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３及び水平読出回数カウンタ４２４は、水平同期信号ＨＳＰＣによりそのカウント値がそれぞれリセットされる。さらに、同期端子５０８から到来する垂直同期信号ＶＳＰＣは、３ポートＶＲＡＭ３１０のポート１垂直クリアＶＣＬＲ１、ＮＯＲ回路４３３、垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラインクロック発生器４３０及び同期信号端子４９１へそれぞれ送出される。また、垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８および垂直読出回数カウンタ４２９は、垂直同期信号ＶＳＰＣによりそのカウント値がそれぞれリセットされる。
【００４０】
水平基準読出ドットクロック発生器４２１より発生された水平基準読出ドットクロック信号ＨＢＤＣＫは、水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３、水平読出回数カウンタ４２４、垂直読出オフセットカウンタ４２６に与えられると共に、トライステート回路４３５を介して３ポートＶＲＡＭ３１０のクロック信号ＨＤＣＫとして、３ポートＶＲＡＭ３１０のポート１シフト信号端子ＣＫＲ１に送出される。
【００４１】
また、水平読出ドットクロック発生器４２５は、水平６４クロックカウンタ４２３からの水平読出基準信号ＨＲＳＢを基準とし、水平同期信号ＨＳＰＣの周波数のＮ１ 倍の周波数の信号を出力するＰＬＬ回路により構成されており、水平読出ドットクロック信号ＨＤＤＡを出力する。この水平読出ドットクロック発生器４２５により発生された水平読出ドットクロック信号ＨＤＤＡは、トライステート回路４３４を介して３ポートＶＲＡＭ３１０のクロック信号ＨＤＣＫとして３ポートＶＲＡＭ３１０のポート１シフト信号端子ＣＫＲ１及びＤ−Ａ変換器４１０へ与えられ、ディジタルＲＧＢ信号ＬＳＭＥＭの読出クロック信号及びＤ−Ａ変換器４１０の変換クロック信号として用いられる。
【００４２】
図６は、スーパーインポーズ制御回路４２０内の各回路の設定値の機能を示す説明図である。図６に示すように、水平基準読出ドットクロック信号ＨＢＤＣＫの周波数ｆＨＢＤＣＫ と、水平読出ドットクロック信号ＨＲＤＣＫの周波数ｆＨＤＤＡの比（ｆＨＢＤＣＫ ／ｆＨＤＤＡ）は、ＶＲＡＭ３１０から読出される映像（図６（Ａ））と、カラーＣＲＴ７０１に表示される映像（図６（Ｂ））の水平方向の倍率ＫＨに等しい。従って、水平読出ドットクロック信号ＨＤＤＡの周波数ｆＨＤＤＡを調整することによって、カラーＣＲＴ７０１に表示される映像を水平方向に拡大したり縮小したりすることが可能である。換言すれば、水平読出ドットクロック発生器４２５内のＰＬＬ回路の分周値Ｎ４２５ の値を調整することによって、映像を水平方向にスケーリングすることができる。
【００４３】
垂直読出ラインクロック発生器４３０は、垂直同期信号ＶＳＰＣに同期し、垂直同期信号ＶＳＰＣの周波数のＮ２ 倍の周波数の信号を出力するＰＬＬ回路により構成されており、垂直読出ラインクロック信号ＶＲＬＣＫを出力する。この垂直読出ラインクロック発生器４３０により発生された垂直読出ラインクロック信号ＶＲＬＣＫは、ＯＲ回路４３２を介して３ポートＶＲＡＭ３１０の垂直方向のアドレスであるラインアドレスを進めるポート１ラインインクリメント端子ＩＮＣ１に与えられると共に、ＯＲ回路４３２、ＮＯＲ回路４３３を介してポート１出力イネーブルＲＥ１端子（負論理）へ与えられる。
【００４４】
図６に示すように、水平同期信号ＨＳＰＣの周波数ｆＨＳＹＮＣ と、垂直読出ラインクロック信号ＶＲＬＣＫの周波数ｆＶＲＬＣＫ の比（ｆＨＳＹＮＣ ／ｆＶＲＬＣＫ ）は、３ポートＶＲＡＭ３１０から読出された映像（図６（Ａ））と、カラーＣＲＴ７０１に表示される映像（図６（Ｂ））の垂直方向の倍率ＫＶに等しい。従って、垂直読出ラインクロック信号ＶＲＬＣＫの周波数ｆＶＲＬＣＫ を調整することによって、カラーＣＲＴ７０１に表示される映像を垂直方向に拡大・縮小することが可能である。換言すれば、垂直読出ラインクロック発生器４３０内のＰＬＬ回路の分周値Ｎ４３０ の値を調整することによって、映像を垂直方向にスケーリングすることができる。
【００４５】
スーパーインポーズ制御回路４２０は、これら水平基準読出ドットクロック信号ＨＢＤＣＫ、水平読出ドットクロック信号ＨＤＤＡ及び垂直読出ラインクロック信号ＶＲＬＣＫにより、基本的な読出しタイミングを得ている。
【００４６】
垂直読出オフセットカウンタ４２６は、３ポートＶＲＡＭ３１０の読出ラインの開始オフセットライン位置を決めるため、垂直同期信号ＶＳＰＣによりカウント値がリセットされた後に、水平基準読出ドットクロック発生器４２１から出力される水平基準読出ドットクロック信号ＨＢＤＣＫに同期しながら、３ポートＶＲＡＭ３１０の垂直方向のラインアドレスを歩進する垂直オフセット信号ＶＲＯＦＴをＯＲ回路４３２へ送出する。
【００４７】
図６（Ａ）に示すように、垂直読出オフセットカウンタ４２６の設定値Ｎ４２６ は、３ポートＶＲＡＭ３１０から読出される映像部分（図中破線で囲む領域）の垂直方向の開始位置を示している。
【００４８】
垂直ブランキング数カウンタ４２７は映像信号ＬＳＰＣの垂直バックポーチ領域を削除させるためのカウンタ（図示せず）を含んでいる。このカウンタは水平同期信号ＨＳＰＣのクロック数をカウントし、垂直バックポーチ領域を過ぎると垂直ブランキング終了信号ＶＢＥを垂直読出開始カウンタ４２８へ出力する。
【００４９】
垂直読出開始カウンタ４２８は、垂直ブランキング数カウンタ４２７から送出される許可信号（垂直ブランキング終了信号ＶＢＥ）を受けて、水平同期信号ＨＳＰＣのクロック数をカウントし、３ポートＶＲＡＭ３１０からの垂直方向に対する読出開始許可信号（垂直読出開始信号）ＶＲＳを垂直読出回数カウンタ４２９へ出力する。
【００５０】
図６（Ｃ）に示すように、垂直読出開始カウンタ４２８の設定値Ｎ４２８ は、３ポートＶＲＡＭ３１０から読出された映像がカラーＣＲＴ７０１の画面に表示される際の、垂直方向の表示開始位置を規定する。
【００５１】
垂直読出回数カウンタ４２９は、垂直読出開始カウンタ４２８から送出される許可信号（制御信号ＶＲＳ）を受けて、水平同期信号ＨＳＰＣのクロック数をカウントし、３ポートＶＲＡＭ３１０からの垂直方向に対する読出期間を示す信号、すなわち垂直読出回数信号ＶＲＴをＡＮＤ回路４３１へ出力する。
【００５２】
図６（Ｂ），（Ｃ）に示すように、垂直読出回数カウンタ４２９の設定値Ｎ４２９ は、カラーＣＲＴ７０１に表示される映像の垂直方向のライン数を規定する。
【００５３】
以上に説明した垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９及び垂直読出ラインクロック発生器４３０により、３ポートＶＲＡＭ３１０に対する垂直方向の読出し制御が行われる。
【００５４】
なお、垂直読出オフセットカウンタ４２６がカウントする水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数Ｎ４２６ 、垂直ブランキング数カウンタ４２７がカウントする水平同期信号ＨＳＰＣのクロック数Ｎ４２７ 、垂直読出開始カウンタ４２８がカウントする水平同期信号ＨＳＰＣのクロック数Ｎ４２８ 、垂直読出回数カウンタ４２９がカウントする水平同期信号ＨＳＰＣのクロック数Ｎ４２９ 、垂直読出ラインクロック発生器４３０内のＰＬＬ回路内のＮ分周器の値は、パーソナルコンピュータ内のＣＰＵ６２０によってそれぞれ所要の値に設定される。
【００５５】
水平読出開始カウンタ４２２は、水平基準読出ドットクロック発生器４２１から送出される水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数をカウントし、３ポートＶＲＡＭ３１０の水平方向に対する読出開始許可信号（水平読出開始信号ＨＲＳＡ）を水平６４クロックカウンタ４２３へ送出する。
【００５６】
図６（Ｃ）に示すように、水平読出開始カウンタ４２２の設定値Ｎ４２２ は、３ポートＶＲＡＭ３１０から読出された映像がカラーＣＲＴ７０１の画面に表示される際の、水平方向の表示開始位置を規定する。
【００５７】
水平６４クロックカウンタ４２３は水平読出開始カウンタ４２２から送出される許可信号（水平読出開始信号ＨＲＳＡ）を受けて、水平基準読出ドットクロック発生器４２１から出力される水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数をカウントする。そして、そのカウント値が３ポートＶＲＡＭ３１０の読出時の特性である６４クロックになると、水平読出基準信号ＨＲＳＢを水平読出ドットクロック発生器４２５、水平読出回数カウンタ４２４及びＡＮＤ回路４３１へ出力する。
【００５８】
水平読出回数カウンタ４２４は水平基準読出ドットクロック発生器４２１から送出される水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数をカウントし、３ポートＶＲＡＭ３１０の水平方向に対する読出期間の許可信号（水平読出回数信号ＨＲＴ）をＡＮＤ回路４３１へ送出する。
【００５９】
図６（Ｂ），（Ｃ）に示すように、水平読出回数カウンタ４２４の設定値Ｎ４２４ は、カラーＣＲＴ７０１に表示される映像の水平方向のドット数を規定する。
【００６０】
かくして、水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３及び水平読出回数カウンタ４２４により、３ポートＶＲＡＭ３１０に対する水平方向の読出制御が行われる。なお、水平基準読出ドットクロック発生器４２１のＰＬＬ回路内の分周器の設定値と、水平読出ドットクロック発生器４２５のＰＬＬ回路内の分周器の設定値と、水平読出開始カウンタ４２２がカウントする水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数Ｎ４２２ と、水平読出回数カウンタ４２４がカウントする基準ドットクロック信号ＨＢＤＣＫのクロック数Ｎ４２４ は、パーソナルコンピュータ内のＣＰＵ６２０によってそれぞれ所要の値に設定される。
【００６１】
Ｃ．第１実施例における映像処理の内容：
図７は、本発明の第１実施例の処理内容を示す説明図であり、図８はその処理手順を示すフローチャートである。なお、図８の処理は、メインメモリ６３０に格納されたアプリケーションプログラムをＣＰＵ６２０が実行することによって行なわれる。
【００６２】
第１実施例の処理では、図７（Ａ）に示すように、カラーＣＲＴ７０１の１つのウィンドウ内の左半分に、９人の異なるプロゴルファーの写真を静止画として表示する。そして、ユーザがマウス６４４を用いてプロゴルファーの一人を選択する、ウィンドウの右半分にそのプロゴルファーのゴルフスウィングを示す動画が表示される。
【００６３】
図８のステップＳ１では、ＣＰＵ６２０または映像転送コントローラ６８０が、静止画の映像データを外部記憶媒体であるＣＤ−ＲＯＭ装置６８２から読み出して第２のＶＲＡＭ３１０内の静止画領域ＳＩＡに書き込む。第２のＶＲＡＭ３１０に記憶された映像データはスーパーインポーズ制御回路４２０によって読み出され、その映像信号がカラーＣＲＴ７０１に供給される。従って、ステップＳ１において第１のＶＲＡＭ３１０に書き込まれた静止画がカラーＣＲＴ７０１に表示されることになる。
【００６４】
ステップＳ２では、ユーザが静止画として表示された９人のプロゴルファーの中から一人を選択する。ステップＳ３では、選択されたゴルファーのスウィングを示す動画映像データを、映像転送コントローラ６８０がＣＤ−ＲＯＭ装置６８２から読み出して第２のＶＲＡＭ３１０内の動画領域ＭＩＡに転送する。すると、図７（Ｂ）に示すように、第２のＶＲＡＭ３１０内の動画領域ＭＩＡ内に、ゴルファーのスウィングの動画が書き込まれる。
【００６５】
図７（Ｃ）に示すように、メインメモリ６３０のウィンドウメモリ領域６３２には、ウィンドウ内に表示される文字「ゴルフ教室」および「Ａプロのフォーム」と、第２のＶＲＡＭ３１０内の映像をスーパーインポーズする領域を示すカラーキーデータＫＹとが書き込まれている。ウィンドウメモリ領域６３２の映像データは、ＣＰＵ６２０によって第１のＶＲＡＭ６７０に転送される。なお、画面上に複数のウィンドウが開かれている場合には、メインメモリ６３０内に複数のウィンドウメモリ領域が確保される。そして、それぞれのウィンドウメモリ領域内の映像データがＣＰＵ６２０によって第１のＶＲＡＭ６７０に転送される。そして、第１のＶＲＡＭ６７０に格納された映像データは、ビデオコントローラ６６０によって映像信号ＬＳＰＣとして読み出されて映像処理回路８００に供給される。従って、カラーキーデータＫＹを含む映像信号ＬＳＰＣが映像処理回路８００に供給されることになる。
【００６６】
カラーキーデータＫＹに対応する映像信号ＬＳＰＣの信号レベルは、図２に示す基準電圧Ｖｒ以上のレベルとなる。この結果、カラーキーデータＫＹが設定された領域（スーパーインポーズ領域）では、電圧比較回路５４０から比較される比較信号ＣＯＭＰがＬレベルとなり、第２のＶＲＡＭ３１０から読み出された映像信号ＬＳＤＡがビデオスイッチ５１０によって選択されてカラーＣＲＴ７０１に供給される。一方、カラーキーデータＫＹが設定されていない領域では、ビデオコントローラ６６０によって第１のＶＲＡＭ６７０から読み出された映像信号ＬＳＰＣが選択されてカラーＣＲＴ７０１に表示される。要約すれば、カラーキーデータＫＹが設定されているスーパーインポーズ領域では第２のＶＲＡＭ３１０から読み出された映像が表示され、カラーキーデータＫＹが設定されていない領域では第１のＶＲＡＭ６７０から読み出された映像が表示される。
【００６７】
図９は、第１実施例における映像の位置とサイズを示す説明図である。図９（Ａ）は、動画のサイズＳＸ［ドット］，ＳＹ［ライン］を示している。図９（Ｂ）は、第２のＶＲＡＭ３１０内における静止画領域ＳＩＡと動画領域ＭＩＡを示している。静止画領域ＳＩＡと動画領域ＭＩＡとを含む領域のサイズは、ＳＸＬ［画素］，ＳＬＹ［ライン］である。図９（Ｃ）は、ウィンドウメモリ領域６３２内のカラーキーデータ領域（スーパーインポーズ領域）を示している。ウィンドウメモリ領域６３２の開始アドレス（オフセットアドレス）を（Ｘ０ ，Ｙ０ ）とし、静止画のカラーキーデータ領域の開始アドレス（左上点のアドレス）を（ＳＸ０ ，ＳＹ０ ）とすると、その差分アドレス（ＳＸ０ −Ｘ０ ，ＳＹ０ −Ｙ０ ）は（ＤＨ，ＤＹ）である。図９（Ｄ）は、カラーＣＲＴ７０１における画面表示を示している。ウィンドウＷ内における動画領域ＭＩＡのサイズはＭＨ［画素］，ＭＶ［ライン］であり、静止画領域ＳＩＡと動画領域ＭＩＡとを含む領域のサイズはＭＨＬ［画素］，ＭＶＬ［ライン］である。
【００６８】
図９（Ａ）の動画を基準とした図９（Ｄ）の動画の水平表示倍率ＫＨと垂直表示倍率ＫＶは、次式で与えられる。
ＫＨ＝ＭＨ／ＳＸ …（１ａ）
ＫＶ＝ＭＶ／ＳＹ …（１ｂ）
【００６９】
また、ウィンドウＷ内の表示開始位置のアドレス（ＳＸ０ ，ＳＹ０ ）は次式で与えられる。
ＳＸ０ ＝Ｘ０ ＋ＤＨ …（２ａ）
ＳＹ０ ＝Ｙ０ ＋ＤＶ …（２ｂ）
【００７０】
カラーＣＲＴ７０１の画面上における静止画領域ＳＩＡと動画領域ＭＩＡを含む領域の表示サイズＭＨＬ，ＭＶＬは次式で与えられる。
ＭＨＬ＝ＳＸＬ×ＫＨ …（３ａ）
ＭＶＬ＝ＳＹＬ×ＫＶ …（３ｂ）
【００７１】
図６において説明したように、映像の水平表示倍率ＫＨは、水平読出ドットクロック発生器４２５（図３）内のＰＬＬ回路の分周値Ｎ４２５ の値を調整することによって調整できる。また、映像の垂直倍率ＫＶは、垂直読出ラインクロック発生器４３０内のＰＬＬ回路の分周値Ｎ４３０ の値を調整することによって調整できる。具体的には、これらの分周値Ｎ４２５ ，Ｎ４３０ の値は、次式で与えられる。
Ｎ４２５ ＝ＮＨ０／ＫＨ …（４ａ）
Ｎ４３０ ＝ＮＶ０／ＫＶ …（４ｂ）
ここで、ＮＨ０は水平表示倍率ＫＨが１となる時の分周値であり、ＮＶ０は垂直表示倍率ＫＶが１となる時の分周値である。
【００７２】
このように、この実施例では、ＰＬＬ回路の分周値Ｎ４２５ ，Ｎ４３０ を調整することによって、ウィンドウＷ内の静止画と動画とを同時に同じ倍率でスケーリングすることができる。なお、水平表示倍率ＫＨと垂直表示倍率ＫＶとは、それぞれ異なる値に設定することが可能である。
【００７３】
なお、表示倍率ＫＨ，ＫＶを変更する際には、ＣＰＵ６２０がウィンドウメモリ領域６３２内のカラーキーデータ領域をこれらの表示倍率ＫＨ，ＫＶに応じてスケーリングする。ウィンドウメモリ領域６３２のデータ量はＶＲＡＭ内のデータ量に比べてかなり少ないので、ＣＰＵ６２０によってカラーキーデータ領域のスケーリングを高速に行なうことが可能である。
【００７４】
Ｄ．第２実施例における映像処理の内容：
図１０は、本発明の第２実施例の処理内容を示す説明図であり、図１１はその処理手順を示すフローチャートである。なお、図１１の処理も、メインメモリ６３０に格納されたアプリケーションプログラムをＣＰＵ６２０が実行することによって行なわれる。
【００７５】
第２実施例では、ネットワークに接続されたコンピュータシステム間におけるテレビ電話システムを実現している。コンピュータシステムとしては図１に示すものを使用することができる。
【００７６】
図１１のステップＳ１１では、ＣＰＵ６２０が通話相手を選択するための静止画をハードディスク装置６５４から読み出して第２のＶＲＡＭ３１０内の静止画領域に書き込む。この結果、図１０（Ａ）に示すように、ウィンドウの左半分に通話相手を選択するための９つの静止画が配列されて表示される。
【００７７】
図１１のステップＳ１２では、ユーザ自身の動画をウィンドウの右半分の動画領域に表示する。なお、第２実施例では、ユーザ自身の動画を表示するためのビデオカメラ（図示せず）が映像入力端子１０３（図２）に接続されている。
【００７８】
ステップＳ１３においてユーザが静止画から通話相手を一人選択すると、ステップＳ１４において、ＣＰＵ６２０がネットワークインタフェイス６５６を介して選択された通話相手を呼出す。相手側との接続が完了する（ステップＳ１５）と、図１０（Ｂ）に示すように、通話相手のコンピュータシステムから送信されてきた通話相手の映像がウィンドウ内の静止画領域に表示される（ステップＳ１６）。なお、通話相手の映像は、ネットワークインタフェイス６５６を介してＣＰＵ６２０に供給され、ＣＰＵ６２０によって第２のＶＲＡＭ３１０内の静止画領域に転送される。通話相手の映像は、ネットワークインタフェイス６５６を介して間歇的に供給されるので、半連続的な静止画（半動画）としてカラーＣＲＴ７０１上に表示される。なお、ユーザ自身の映像も、ネットワークインタフェイス６５６を介して通話相手のコンピュータシステムに間歇的に転送されている。
【００７９】
こうして、通話中（ステップＳ１７）には、通話相手の半連続的な静止画がウィンドウ内の静止画領域に表示されるとともに、ユーザ自身の動画も動画領域に表示されている。通話が終了すると、ステップＳ１８において回線が切断されて（ステップＳ１８）図１０（Ａ）の状態に復帰する。
【００８０】
このように、第２実施例では、コンピュータシステムを利用したテレビ電話を容易に実現することができる。この際、ウィンドウ内には通話相手の半連続的な静止画のみでなく、ユーザ自身の動画も同時に表示することができる。また、第１実施例と同様に、図９に示すようにウィンドウ内の静止画と動画とを同時に同じ倍率でスケーリングすることも可能である。
【００８１】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８２】
（１）上記実施例では、第１のＶＲＡＭ６７０内に格納されたカラーキーデータＫＹに従って、第２のＶＲＡＭ３１０から読み出された映像信号ＬＳＭＥＭを、第１のＶＲＡＭ６７０から読み出された映像信号ＬＳＰＣに合成するようにしていた。しかし、第２のＶＲＡＭ３１０から読み出された映像信号ＬＳＰＣを他の映像信号と合成せずにカラーＣＲＴ７０１に与えるようにすることも可能である。この場合には、第１のＶＲＡＭ６７０を省略することも可能である。また、ＶＲＡＭ３１０が、カラーＣＲＴ７０１における表示領域と１対１に対応するメモリ空間を有することになり、ＶＲＡＭがフレームメモリとして使用されることになる。
【図面の簡単な説明】
【図１】この発明の一実施例としてのコンピュータシステムの構成を示すブロック図。
【図２】映像処理回路８００の内部構成を示すブロック図。
【図３】スーパーインポーズ制御回路４２０とその周辺回路の詳細なブロック回路図。
【図４】スーパーインポーズ制御回路４２０における水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣの入出力回路を示す説明図。
【図５】ＰＬＬ回路６３の構成を示すブロック図。
【図６】スーパーインポーズ制御回路４２０内の各回路の設定値の機能を示す説明図。
【図７】本発明の第１実施例における処理内容を示す説明図。
【図８】本発明の第１実施例における処理手順を示すフローチャート。
【図９】第１実施例における映像の位置とサイズを示す説明図。
【図１０】第２実施例における処理内容を示す説明図。
【図１１】本発明の第２実施例における処理手順を示すフローチャート。
【図１２】表示デバイスの１つのウィンドウ内に静止画と動画が同時に表示された状態を示す説明図。
【符号の説明】
６１，６２…バッファ
６２，６１…バッファ
６３…ＰＬＬ回路
７１…位相比較器
７２…ローパスフィルタ
７３…電圧制御発振器（ＶＣＯ）
７４…Ｎ分周器
１０１…音声入力端子
１０２…音声出力端子
１０３…映像入力端子
１１０…音声信号選択回路
１２０…音量制御回路
１３０…映像信号選択回路
１４０…映像信号デコーダ
２１０…ＡＤ変換器
２２０…デジタイズ制御回路
３１０…ビデオＲＡＭ（第１の映像メモリ）
３２０…映像データ選択回路
３３０…映像メモリ制御信号選択回路
３４０…書込制御回路
３５０…読出制御回路
３６０…ＦＩＦＯメモリ
３７０…ＦＩＦＯ読出制御回路
４１０…ＤＡ変換器
４２０…スーパーインポーズ制御回路
４２１…水平基準読出ドットクロック発生器
４２２…水平読出開始カウンタ
４２４…水平読出回数カウンタ
４２５…水平読出ドットクロック発生器
４２６…垂直読出オフセットカウンタ
４２７…垂直ブランキング数カウンタ
４２８…垂直読出開始カウンタ
４２９…垂直読出回数カウンタ
４３０…垂直読出ラインクロック発生器
４３１…ＡＮＤ回路
４３２…ＯＲ回路
４３３…ＮＯＲ回路
４３４…トライステート回路
４３５…トライステート回路
４５１…ＡＮＤ回路
４９０，４９１…同期信号端子
５０６…色信号入力端子
５０７，５０８…同期端子
５１０…ビデオスイッチ
５４０…電圧比較回路
６１０…バス
６２０…ＣＰＵ（プロセッサ）
６３０…メインメモリ
６３２…ウィンドウメモリ領域
６４０…周辺コントローラ
６４２…キーボード
６４４…マウス
６５０…複合Ｉ／Ｏポート
６５２…フロッピディスク装置
６５４…ハードディスク装置
６５６…ネットワークインタフェイス
６６０…ビデオコントローラ
６７０…ビデオＲＡＭ（第１の映像メモリ）
６８０…映像転送コントローラ
６８２…ＣＤ−ＲＯＭ装置
７０１…カラーＣＲＴ
７１０…テレビチューナ
７１１…テレビアンテナ
８００…映像処理回路（映像処理部）
【発明の属する技術分野】
この発明は、表示デバイスに動画と静止画とを同時に表示する方法および装置に関する。
【０００２】
【従来の技術】
図１２は、表示デバイスの１つのウィンドウ内に静止画と動画が同時に表示された状態を示す説明図である。このような表示を実現するために、従来は、静止画と動画を別のビデオメモリに記憶しておき、表示の際に合成するオーバーレイ技術が使用される。
【０００３】
ところで、ＭＳ−ＷＩＮＤＯＷＳ（マイクロソフト社の商標）等のマルチウィンドウシステムでは、各ウィンドウのサイズを変更することが可能である。ウィンドウのサイズを変更する際には、映像の倍率を変更せずにウィンドウ内に表示される映像の範囲を広くする方法と、映像の表示範囲は変更せずに映像をスケーリングする方法とがある。
【０００４】
【発明が解決しようとする課題】
しかし、従来のオーバーレイ技術では、ウィンドウのサイズの変更に際して、静止画と動画を同時にスケーリングしながら表示することは困難であった。
【０００５】
この発明は、従来技術における上述の課題を解決するためになされたものであり、静止画と動画を同時にスケーリングしながら表示することを目的とする。
【０００８】
【課題を解決するための手段およびその作用・効果】
上述の課題の少なくとも一部を解決するため、本発明による方法は、表示デバイスに動画と静止画とを同時に表示する方法であって、
（ａ）表示デバイスの表示画面に対応したメモリ空間を有する第１の映像メモリ内に、静止画領域と動作領域とを含むスーパーインポーズ領域を示すキーデータを書込む工程と、
（ｂ）第２の映像メモリ内の静止画領域に静止画映像信号を書込む工程と、
（ｃ）前記第２の映像メモリ内の動画領域に動画映像信号を連続的に書込みつつ、前記第２の映像メモリ内の前記静止画領域と前記動画領域に書き込まれている第１の映像信号を読み出す工程と、
（ｄ）前記第１の映像信号で表わされる映像のスケーリングを行なうことによって、第２の映像信号を求める工程と、
（ｅ）前記第１の映像メモリから読み出された第３の映像信号で表わされる映像の前記スーパーインポーズ領域内の静止画領域と動画領域に前記第２の映像信号で表される映像の静止画領域と動画領域をそれぞれ合成することによって、第４の映像信号を求める工程と、
（ｆ）前記第４の映像信号を表示デバイスに供給することによって、スケーリングされた動画と静止画を表示デバイスに表示する工程と、
（ｇ）前記スケーリングの倍率が変更されたときに、前記スーパーインポーズ領域を前記変更された倍率でスケーリングするように前記第１の映像メモリに記憶されている前記キーデータを変更する工程と、
を備える。
【０００９】
第２の映像メモリに静止画と動画とを書込み、これらを含む映像を表わす第１の映像信号を読出しつつ映像のスケーリングを行なうので、静止画と動画が同時にスケーリングされた映像を表わす第２の映像信号が得られる。この第２の映像信号を、第１の映像メモリから読み出された第３の映像信号のスーパーインポーズ領域内に合成する。従って、静止画と動画を同時にスケーリングしながら、表示デバイスのスーパーインポーズ領域内にはめ込むことができる。また、静止画と動画のスケーリングの倍率を変更しても、スーパーインポーズ領域が同じ倍率でスケーリングされるので、静止画と動画の表示部分がスケーリング前と同じに保たれる。
【００１２】
【発明の実施の形態】
Ａ．装置の全体構成：
次に、本発明の実施の形態を実施例に基づき説明する。図１は、この発明の一実施例を適用するコンピュータシステムの構成を示すブロック図である。このコンピュータシステムは、バス６１０に、ＣＰＵ６２０と、メインメモリ６３０と、周辺コントローラ６４０と、複合Ｉ／０ポート６５０と、ネットワークインタフェイス６５６と、ビデオコントローラ６６０と、第１のビデオＲＡＭ（ＶＲＡＭ）６７０と、映像転送コントローラ６８０と、映像処理回路８００とが接続されている。映像処理回路８００は、その内部に第２のビデオＲＡＭ３１０を有している。なお、第１のＶＲＡＭ６７０は、カラーＣＲＴ７０１の表示領域と１対１に対応するメモリ領域を有している。
【００１３】
周辺コントローラ６４０にはキーボード６４２とマウス６４４とが接続されている。また、複合Ｉ／Ｏポート６５０にはフロッピディスク装置６５２とハードディスク装置６５４とが接続されている。
【００１４】
ビデオコントローラ６６０には、表示デバイスとしてのカラーＣＲＴ７０１（またはカラー液晶ディスプレイ）が接続されている。ビデオコントローラ６６０は、第１のＶＲＡＭ６７０に静止画の映像データを書き込むとともに、第１のＶＲＡＭ６７０から映像信号を読み出して映像処理回路８００に供給する機能を有する。ビデオコントローラ６６０は、さらに、同期信号ＳＹＮＣ（垂直同期信号ＶＳＰＣと水平同期信号ＨＳＰＣ）を生成して、カラーＣＲＴ７０１と映像処理回路８００に供給する機能を有している。
【００１５】
映像転送コントローラ６８０には、動画映像データ供給装置としてのＣＤ−ＲＯＭ装置６８２が接続されている。映像転送コントローラ６８０は、ＣＤ−ＲＯＭ装置６８２から与えられた動画映像データを、バス６１０を介して第２のＶＲＡＭ３１０に転送するプロセッサとしての機能を有している。
【００１６】
映像処理回路８００は、動画映像信号と静止画映像信号とを合成するとともに、合成後の映像を表わす映像信号をカラーＣＲＴ７０１に供給する機能を有する。また、映像処理回路８００は、合成後の映像信号をスケーリングすることによって、静止画と動画を同時に拡大・縮小する機能を有する。
【００１７】
Ｂ．映像処理回路８００の内部構成：
図２は、映像処理回路８００の内部構成を示すブロック図である。なお、この映像処理回路８００の構成は、本出願人により開示された特開平２−２９８１７６号公報の第４図に記載されているものと同一である。
【００１８】
この映像処理回路８００は、音声信号を取り扱う音声部ＡＣＵと、テレビ信号などアナログ映像信号を取り扱うアナログ部ＡＮＵと、映像メモリ部ＩＭＵと、映像メモリ部ＩＭＵへの映像データの書き込みを制御する書込制御部ＷＣＵと、映像メモリ部ＩＭＵに記憶された映像データを外部に読出す読出制御部ＲＣＵと、映像を再生する映像再生部ＩＲＵとを有している。
【００１９】
音声部ＡＣＵは、音声入力端子１０１と、音声信号選択回路１１０と、音量制御回路１２０と、音声出力端子１０２とを有している。音声入力端子１０１には、ビデオプレーヤ等の動画信号供給装置から与えられた音声信号ＡＳＥＸが入力される。音声信号選択回路１１０は、この音声信号ＡＳＥＸと、アナログ部ＡＮＵのテレビチューナ７１０から入力される音声信号ＡＳＴＶの一方を選択して出力する。なお、テレビチューナ７１０における選局はＣＰＵ６２０から指示される。選択された音声信号は、音量制御回路１２０によって音量が調節され、音声出力端子１０２から出力される。音声出力端子１０２から出力される音声信号ＡＳＭＯＮは、カラーＣＲＴ７０１の音声入力端子またはスピーカに与えられる。
【００２０】
アナログ部ＡＮＵは、テレビチューナ７１０と、テレビアンテナ７１１と、映像入力端子１０３と、映像信号選択回路１３０と、映像信号デコーダ１４０と、ＡＤ変換器２１０と、デジタイズ制御回路２２０とを有している。映像入力端子１０３には、動画信号供給装置から与えられた映像信号ＶＳＥＸが入力される。映像信号選択回路１３０は、この映像信号ＶＳＥＸと、ＣＰＵ６２０により選局指示されたテレビチューナ７１０から与えられる映像信号ＶＳＴＶとの一方を選択して出力する。選択された映像信号は、映像信号デコーダ１４０によって映像信号ＬＳＴＶと同期信号ＳＳＴＶとに分離される。この映像信号ＬＳＴＶは、ＲＧＢの３原色の色信号である。ＡＤ変換器２１０は、アナログ信号である映像信号ＬＳＴＶをデジタル信号に変換し、書込制御部ＷＣＵに供給する。デジタイズ制御回路２２０は、同期信号ＳＳＴＶに基づいてＡＤ変換器２１０を制御しており、また、書込制御部ＷＣＵを経由してＶＲＡＭ３１０を制御している。
【００２１】
書込制御部ＷＣＵは、映像データ選択回路３２０と、映像メモリ制御信号選択回路３３０と、書込制御回路３４０とを有している。映像データ選択回路３２０は、書込制御回路３４０から出力される書込選択信号ＣＣに応じて、映像信号ＬＳＴＶを入力とするＡＤ変換器２１０の出力と、ＣＰＵ６２０によって外部記憶装置などの外部装置から読出された映像信号ＬＳＷＰＣとの一方を選択して出力する。映像メモリ制御信号選択回路３３０は、書込選択信号ＣＣに応じて、デジタイズ制御回路２２０が出力する映像メモリ制御信号ＷＥＴＶと、書込制御回路３４０が出力する映像メモリ制御信号ＷＥＰＣとの一方を選択して出力する。書込制御回路３４０は、ＣＰＵ６２０または映像転送コントローラ６８０から供給された映像信号ＬＳＷＰＣを映像メモリ部ＩＭＵに書き込む動作を制御する。
【００２２】
読出制御部ＲＣＵは、読出制御回路３５０と、先入れ先出しメモリ（ＦＩＦＯメモリ）３６０と、ＦＩＦＯ読出制御回路３７０とを有している。ＦＩＦＯ読出制御回路３７０によって映像メモリ部ＩＭＵから読出された映像信号ＬＳＦＩＦは、ＦＩＦＯメモリ３６０に記憶される。ＦＩＦＯメモリ３６０に記憶された映像信号ＬＳＦＩＦは、読出制御回路３５０によって外部に読出される。読出制御部ＲＣＵは、映像メモリ部ＩＭＵに記憶された映像データを、ＣＰＵ６２０の命令に応じて外部装置に出力する際に使用される。
【００２３】
映像メモリ部ＩＭＵは、１つの書き込みポートと２つの読出しポートを有する３ポートＶＲＡＭ３１０を有している。３ポートＶＲＡＭ３１０としては、ソニー株式会社製のＣＸＫ１２０６または富士通株式会社製のＭＢ８１Ｃ１５０１を使用することができる。３ポートＶＲＡＭ３１０の構成と機能については、本出願人により開示された特開平２−２９８１７６号公報に記載されているので、ここでは説明を省略する。なお、このＶＲＡＭ３１０は、特に３ポートに限ることはなく映像データを記憶するメモリであればよい。
【００２４】
映像再生部ＩＲＵは、ビデオコントローラ６６０から出力された映像信号ＬＳＰＣと、ＶＲＡＭ３１０から出力された映像信号ＬＳＭＥＭとを合成して合成映像信号ＬＳＭＯＮを生成し、これをカラーＣＲＴ７０１に出力する機能を有する。
【００２５】
映像再生部ＩＲＵ内の各信号はそれぞれ次の内容を表わしている。
ＬＳＰＣ：ビデオコントローラ６６０から出力された映像信号。
ＬＳＭＥＭ：ＶＲＡＭ３１０から読出された映像信号。
ＬＳＤＡ：アナログ化された映像信号。
ＬＳＭＯＮ：カラーモニタ７０１に表示される映像を表わす合成映像信号。
【００２６】
ＣＮＴ：ビデオスイッチ５１０を切換える切換信号。切換信号ＣＮＴがＨレベルの場合には映像信号ＬＳＤＡが選択され、Ｌレベルの場合には映像信号ＬＳＰＣが選択される。
【００２７】
ＳＥＮＢＬ：スーパーインポーズの可否を指定する第１の許可信号。第１の許可信号ＳＥＮＢＬは、オペレータがキーボード６４２またはマウス６４４を用いてスーパーインポーズを行なうモードを指定するとＨレベルに切り換わり、スーパーインポーズを行なわないモードを指定するとＬレベルに切り換わる。
ＳＳＥＮＢＬ：画面上におけるスーパーインポーズ領域に相当するタイミングを示す第２の許可信号。第２の許可信号ＳＳＥＮＢＬは、スパーインポーズ領域内でＨレベルとなり、スーパーインポーズ領域外ではＬレベルとなる。なお、スーパーインポーズ領域は、オペレータによってカラーモニタ７０１の画面上で指定される。
ＮＥＮＢＬ：多重スーパーインポーズの可否を示す第３の許可信号。第３の許可信号ＮＥＮＢＬは、映像信号ＬＳＰＣにスーパーインポーズされた映像信号ＬＳＤＡの一部に、さらに映像信号ＬＳＰＣをスーパーインポーズするか否かを示す。
【００２８】
ＣＯＭＰ：多重スーパースーパーインポーズの領域を示す信号。この比較信号ＣＯＭＰのレベルは、映像信号ＬＳＰＣを所定の基準電圧Ｖｒと比較することによって決定され、映像信号ＬＳＤＡの一部に映像信号ＬＳＰＣをスーパーインポーズする領域ではＨレベルとなる。比較信号ＣＯＭＰは、次に述べる許可信号ＣＥＮＢＬがＨレベルの時には有効とされて、上記の第３の許可信号ＮＥＮＢＬとなる。
ＣＥＮＢＬ：多重スーパーインポーズの可否を指定する許可信号。許可信号ＣＥＮＢＬのレベルは、オペレータによって切換えられる。
【００２９】
映像再生部ＩＲＵ内のＤＡ変換器４１０は、ＶＲＡＭ３１０から読みだされた映像信号ＬＳＭＥＭをアナログ信号に変換してビデオスイッチ５１０に供給する。ビデオスイッチ５１０は、ビデオコントローラ６６０から出力された映像信号ＬＳＰＣと、ＤＡ変換器４１０から出力された映像信号ＬＳＤＡの一方を選択して、合成映像信号ＬＳＭＯＮとしてカラーＣＲＴ７０１に供給する。ビデオスイッチ５１０の選択信号ＣＮＴは、ＡＮＤ回路４５１の出力信号である。
【００３０】
スーパーインポーズ制御回路４２０は、映像処理回路８００内のＶＲＡＭ３１０に記憶されている映像信号を読み出すとともに、その映像信号で表わされる映像をスケーリングする機能を有している。
【００３１】
Ｂ．スーパーインポーズ制御回路４２０の詳細構成と動作：
図３は、スーパーインポーズ制御回路４２０及びその周辺回路のブロック回路図である。又、ここに示される３ポートＶＲＡＭ３１０は、３つの入出力ポートのうち読出ポートが使用される。ソニー社製ＣＸＫ１２０６のデータシート番号７１２１５−ＳＴの第２７頁〜第３１頁には、上記の読出ポートに係るタイミングチャートが記載されている。使用するポートは上記データシート第２頁のリードポート１である。
【００３２】
３ポートＶＲＡＭ３１０では、メモリ駆動クロック信号ＨＤＣＫがポート１シフト信号端子ＣＫＲ１に、メモリ垂直／水平リセット信号ＭＲＳＴがポート１垂直クリア端子ＶＣＬＲ１に、水平方向リセット信号ＨＲＳＴがポート１水平クリア端子ＨＣＬＲ１に、垂直オフセット信号ＶＲＯＦＴ又は垂直読出ラインクロック信号ＶＲＬＣＫがポート１ラインインクリメント端子ＩＮＣ１に、ポート１出力イネーブルＲＥ１（負論理）がポート１出力イネーブル端子ＲＥ１（負論理）にそれぞれ与えられる。又、アナログＲＧＢ信号ＬＳＭＥＭ（Ｒ，Ｇ，Ｂ中の１データがそれぞれ）がポート１データ出力ＤＯ１０〜ＤＯ１３から読み出される。
【００３３】
上記各端子に対応するポート１シフト信号ＣＫＲ１，ポート１垂直クリアＶＣＬＲ１、ポート１水平クリア信号ＨＣＬＲ１、ポート１ラインインクリメント信号ＩＮＣ１、ポート１出力イネーブルＲＥ１（負論理）により、読出制御されるアナログＲＧＢ信号ＬＳＭＥＭは、Ｒ，Ｇ，Ｂ毎に例えば４ビットで、それぞれポート１データ出力ＤＯ１０〜ＤＯ１３より出力される。
【００３４】
ビデオスイッチ５１０は切換信号入力端子ＣＮＴに入力される切換信号ＶＳＥＬにより、Ａ端子又はＢ端子の入力をコモン端子Ｃから出力する。具体的には、切換信号ＶＳＥＬがハイレベル『Ｈ』のときにＢ端子の入力を、ローレベル『Ｌ』のときにＡ端子の入力を、それぞれＣ端子から出力する。ＣＰＵ６２０は、パーソナルコンピュータ内のバス６１０を介して各部を制御する。
【００３５】
図３の４２１は水平基準読出ドットクロック信号ＨＢＤＣＫを出力する水平基準読出ドットクロック発生器を示し、４２２は水平読出開始信号ＨＲＳＡ及び水平読出方向リセット信号ＨＲＳＴを出力する水平読出開始カウンタを示し、４２３は水平基準開始信号ＨＲＳＢを出力する水平６４クロックカウンタを示し、４２４は水平読出回数信号ＨＲＴを出力する水平読出回数カウンタを示し、４２５は水平読出ドットクロック信号ＨＤＤＡを出力する水平読出ドットクロック発生器を示す。また、垂直読出オフセットカウンタ４２６は、水平基準読出ドットクロック発生器４２１に同期したカウント数で、３ポートＶＲＡＭ３１０の垂直方向の読出しラインのオフセットラインを決定する垂直読出オフセット信号ＶＲＯＦＴを出力する。垂直ブランキング数カウンタ４２７は垂直ブランキング終了信号ＶＢＥを出力し、垂直読出開始カウンタ４２８は垂直読出開始信号ＶＲＳを出力し、垂直読出回数カウンタ４２９は垂直読出回数信号ＶＲＴを出力し、垂直読出ラインクロック発生器４３０は垂直読出ラインクロック信号ＶＲＬＣＫを出力する。ＡＮＤ回路４３１は２つの映像信号ＬＳＰＣ，ＬＳＤＡをスーパーインポーズさせる切換信号ＶＳＥＬを出力し、ＯＲ回路４３２は垂直読出オフセット信号ＶＲＯＦＴと垂直読出ラインクロック信号ＶＲＬＣＫを、ポート１ラインインクリメント信号ＩＮＣ１として出力し、ＮＯＲ回路４３３はリードイネーブルＲＥ１信号を出力する。また、符号４３４、４３５はトライステート回路、４３６はインバータ回路を示す。
【００３６】
色信号入力端子５０６から到来する映像信号ＬＳＰＣの色信号はビデオスイッチ５１０のＡ端子に与えられる。入力端子５０６の水平同期信号を成す同期端子５０７から到来する水平同期信号ＨＳＰＣは、水平基準読出ドットクロック発生器４２１、水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３、水平読出回数カウンタ４２４、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラインクロック発生器４３０に与えられると共に、垂直同期信号ＶＳＰＣは、３ポートＶＲＡＭ３１０、垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラインクロック発生器４３０に与えられる。また、同期信号ＨＳＰＣ，ＶＳＰＣは、同期信号端子４９０、４９１へもそれぞれ送出される。
【００３７】
ここで、水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣの入出力について、図４を用いて説明する。水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣは、バッファ６２，６１を介して同期信号端子４９０，４９１及びスーパーインポーズ制御回路４２０中の図３に示す所要回路へ与えられる。このバッファ６１，６２はインピーダインズ変換・波形整形等の機能を有し、画像処理装置が縦続接続される場合でも、上記同期信号の的確な伝送に寄与する。また、水平同期信号ＨＳＰＣは水平基準読出ドットクロック発生器４２１内のＰＬＬ回路６３へ与えられ、ＣＰＵ６２０により指定された水平画面全体の水平解像度を規定する信号として水平基準読出ドットクロックＨＢＤＣＫが発生される。
【００３８】
ＰＬＬ回路６３は図５に示されるように構成される。つまり、信号線７０から水平同期信号ＨＳＰＣが位相比較器７１へ与えられ、また、Ｎ分周器７４の出力が位相比較器７１へ与えられ、位相比較器７１ではこれらの信号の位相比較を行って位相差に対応したパルス幅の信号を出力する。位相比較器７１の出力はローパスフィルタ７２に与えられ平滑化され、電圧制御発振器（ＶＣＯ）７３へ与えられる。ＶＣＯ７３は与えられる電圧に応じた周波数で発振し、これが水平基準読出ドットクロックＨＢＤＣＫとされて各部へ送出されるとともに、Ｎ分周器７４へ与えられ、水平同期信号ＨＳＰＣの周波数にまで分周されて位相比較器７１へ戻される。この結果、水平同期信号ＨＳＰＣに同期した水平基準読出ドットクロックＨＢＤＣＫが作成される。
【００３９】
図３のスーパーインポーズ制御回路４２０における水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３及び水平読出回数カウンタ４２４は、水平同期信号ＨＳＰＣによりそのカウント値がそれぞれリセットされる。さらに、同期端子５０８から到来する垂直同期信号ＶＳＰＣは、３ポートＶＲＡＭ３１０のポート１垂直クリアＶＣＬＲ１、ＮＯＲ回路４３３、垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラインクロック発生器４３０及び同期信号端子４９１へそれぞれ送出される。また、垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８および垂直読出回数カウンタ４２９は、垂直同期信号ＶＳＰＣによりそのカウント値がそれぞれリセットされる。
【００４０】
水平基準読出ドットクロック発生器４２１より発生された水平基準読出ドットクロック信号ＨＢＤＣＫは、水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３、水平読出回数カウンタ４２４、垂直読出オフセットカウンタ４２６に与えられると共に、トライステート回路４３５を介して３ポートＶＲＡＭ３１０のクロック信号ＨＤＣＫとして、３ポートＶＲＡＭ３１０のポート１シフト信号端子ＣＫＲ１に送出される。
【００４１】
また、水平読出ドットクロック発生器４２５は、水平６４クロックカウンタ４２３からの水平読出基準信号ＨＲＳＢを基準とし、水平同期信号ＨＳＰＣの周波数のＮ１ 倍の周波数の信号を出力するＰＬＬ回路により構成されており、水平読出ドットクロック信号ＨＤＤＡを出力する。この水平読出ドットクロック発生器４２５により発生された水平読出ドットクロック信号ＨＤＤＡは、トライステート回路４３４を介して３ポートＶＲＡＭ３１０のクロック信号ＨＤＣＫとして３ポートＶＲＡＭ３１０のポート１シフト信号端子ＣＫＲ１及びＤ−Ａ変換器４１０へ与えられ、ディジタルＲＧＢ信号ＬＳＭＥＭの読出クロック信号及びＤ−Ａ変換器４１０の変換クロック信号として用いられる。
【００４２】
図６は、スーパーインポーズ制御回路４２０内の各回路の設定値の機能を示す説明図である。図６に示すように、水平基準読出ドットクロック信号ＨＢＤＣＫの周波数ｆＨＢＤＣＫ と、水平読出ドットクロック信号ＨＲＤＣＫの周波数ｆＨＤＤＡの比（ｆＨＢＤＣＫ ／ｆＨＤＤＡ）は、ＶＲＡＭ３１０から読出される映像（図６（Ａ））と、カラーＣＲＴ７０１に表示される映像（図６（Ｂ））の水平方向の倍率ＫＨに等しい。従って、水平読出ドットクロック信号ＨＤＤＡの周波数ｆＨＤＤＡを調整することによって、カラーＣＲＴ７０１に表示される映像を水平方向に拡大したり縮小したりすることが可能である。換言すれば、水平読出ドットクロック発生器４２５内のＰＬＬ回路の分周値Ｎ４２５ の値を調整することによって、映像を水平方向にスケーリングすることができる。
【００４３】
垂直読出ラインクロック発生器４３０は、垂直同期信号ＶＳＰＣに同期し、垂直同期信号ＶＳＰＣの周波数のＮ２ 倍の周波数の信号を出力するＰＬＬ回路により構成されており、垂直読出ラインクロック信号ＶＲＬＣＫを出力する。この垂直読出ラインクロック発生器４３０により発生された垂直読出ラインクロック信号ＶＲＬＣＫは、ＯＲ回路４３２を介して３ポートＶＲＡＭ３１０の垂直方向のアドレスであるラインアドレスを進めるポート１ラインインクリメント端子ＩＮＣ１に与えられると共に、ＯＲ回路４３２、ＮＯＲ回路４３３を介してポート１出力イネーブルＲＥ１端子（負論理）へ与えられる。
【００４４】
図６に示すように、水平同期信号ＨＳＰＣの周波数ｆＨＳＹＮＣ と、垂直読出ラインクロック信号ＶＲＬＣＫの周波数ｆＶＲＬＣＫ の比（ｆＨＳＹＮＣ ／ｆＶＲＬＣＫ ）は、３ポートＶＲＡＭ３１０から読出された映像（図６（Ａ））と、カラーＣＲＴ７０１に表示される映像（図６（Ｂ））の垂直方向の倍率ＫＶに等しい。従って、垂直読出ラインクロック信号ＶＲＬＣＫの周波数ｆＶＲＬＣＫ を調整することによって、カラーＣＲＴ７０１に表示される映像を垂直方向に拡大・縮小することが可能である。換言すれば、垂直読出ラインクロック発生器４３０内のＰＬＬ回路の分周値Ｎ４３０ の値を調整することによって、映像を垂直方向にスケーリングすることができる。
【００４５】
スーパーインポーズ制御回路４２０は、これら水平基準読出ドットクロック信号ＨＢＤＣＫ、水平読出ドットクロック信号ＨＤＤＡ及び垂直読出ラインクロック信号ＶＲＬＣＫにより、基本的な読出しタイミングを得ている。
【００４６】
垂直読出オフセットカウンタ４２６は、３ポートＶＲＡＭ３１０の読出ラインの開始オフセットライン位置を決めるため、垂直同期信号ＶＳＰＣによりカウント値がリセットされた後に、水平基準読出ドットクロック発生器４２１から出力される水平基準読出ドットクロック信号ＨＢＤＣＫに同期しながら、３ポートＶＲＡＭ３１０の垂直方向のラインアドレスを歩進する垂直オフセット信号ＶＲＯＦＴをＯＲ回路４３２へ送出する。
【００４７】
図６（Ａ）に示すように、垂直読出オフセットカウンタ４２６の設定値Ｎ４２６ は、３ポートＶＲＡＭ３１０から読出される映像部分（図中破線で囲む領域）の垂直方向の開始位置を示している。
【００４８】
垂直ブランキング数カウンタ４２７は映像信号ＬＳＰＣの垂直バックポーチ領域を削除させるためのカウンタ（図示せず）を含んでいる。このカウンタは水平同期信号ＨＳＰＣのクロック数をカウントし、垂直バックポーチ領域を過ぎると垂直ブランキング終了信号ＶＢＥを垂直読出開始カウンタ４２８へ出力する。
【００４９】
垂直読出開始カウンタ４２８は、垂直ブランキング数カウンタ４２７から送出される許可信号（垂直ブランキング終了信号ＶＢＥ）を受けて、水平同期信号ＨＳＰＣのクロック数をカウントし、３ポートＶＲＡＭ３１０からの垂直方向に対する読出開始許可信号（垂直読出開始信号）ＶＲＳを垂直読出回数カウンタ４２９へ出力する。
【００５０】
図６（Ｃ）に示すように、垂直読出開始カウンタ４２８の設定値Ｎ４２８ は、３ポートＶＲＡＭ３１０から読出された映像がカラーＣＲＴ７０１の画面に表示される際の、垂直方向の表示開始位置を規定する。
【００５１】
垂直読出回数カウンタ４２９は、垂直読出開始カウンタ４２８から送出される許可信号（制御信号ＶＲＳ）を受けて、水平同期信号ＨＳＰＣのクロック数をカウントし、３ポートＶＲＡＭ３１０からの垂直方向に対する読出期間を示す信号、すなわち垂直読出回数信号ＶＲＴをＡＮＤ回路４３１へ出力する。
【００５２】
図６（Ｂ），（Ｃ）に示すように、垂直読出回数カウンタ４２９の設定値Ｎ４２９ は、カラーＣＲＴ７０１に表示される映像の垂直方向のライン数を規定する。
【００５３】
以上に説明した垂直読出オフセットカウンタ４２６、垂直ブランキング数カウンタ４２７、垂直読出開始カウンタ４２８、垂直読出回数カウンタ４２９及び垂直読出ラインクロック発生器４３０により、３ポートＶＲＡＭ３１０に対する垂直方向の読出し制御が行われる。
【００５４】
なお、垂直読出オフセットカウンタ４２６がカウントする水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数Ｎ４２６ 、垂直ブランキング数カウンタ４２７がカウントする水平同期信号ＨＳＰＣのクロック数Ｎ４２７ 、垂直読出開始カウンタ４２８がカウントする水平同期信号ＨＳＰＣのクロック数Ｎ４２８ 、垂直読出回数カウンタ４２９がカウントする水平同期信号ＨＳＰＣのクロック数Ｎ４２９ 、垂直読出ラインクロック発生器４３０内のＰＬＬ回路内のＮ分周器の値は、パーソナルコンピュータ内のＣＰＵ６２０によってそれぞれ所要の値に設定される。
【００５５】
水平読出開始カウンタ４２２は、水平基準読出ドットクロック発生器４２１から送出される水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数をカウントし、３ポートＶＲＡＭ３１０の水平方向に対する読出開始許可信号（水平読出開始信号ＨＲＳＡ）を水平６４クロックカウンタ４２３へ送出する。
【００５６】
図６（Ｃ）に示すように、水平読出開始カウンタ４２２の設定値Ｎ４２２ は、３ポートＶＲＡＭ３１０から読出された映像がカラーＣＲＴ７０１の画面に表示される際の、水平方向の表示開始位置を規定する。
【００５７】
水平６４クロックカウンタ４２３は水平読出開始カウンタ４２２から送出される許可信号（水平読出開始信号ＨＲＳＡ）を受けて、水平基準読出ドットクロック発生器４２１から出力される水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数をカウントする。そして、そのカウント値が３ポートＶＲＡＭ３１０の読出時の特性である６４クロックになると、水平読出基準信号ＨＲＳＢを水平読出ドットクロック発生器４２５、水平読出回数カウンタ４２４及びＡＮＤ回路４３１へ出力する。
【００５８】
水平読出回数カウンタ４２４は水平基準読出ドットクロック発生器４２１から送出される水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数をカウントし、３ポートＶＲＡＭ３１０の水平方向に対する読出期間の許可信号（水平読出回数信号ＨＲＴ）をＡＮＤ回路４３１へ送出する。
【００５９】
図６（Ｂ），（Ｃ）に示すように、水平読出回数カウンタ４２４の設定値Ｎ４２４ は、カラーＣＲＴ７０１に表示される映像の水平方向のドット数を規定する。
【００６０】
かくして、水平読出開始カウンタ４２２、水平６４クロックカウンタ４２３及び水平読出回数カウンタ４２４により、３ポートＶＲＡＭ３１０に対する水平方向の読出制御が行われる。なお、水平基準読出ドットクロック発生器４２１のＰＬＬ回路内の分周器の設定値と、水平読出ドットクロック発生器４２５のＰＬＬ回路内の分周器の設定値と、水平読出開始カウンタ４２２がカウントする水平基準読出ドットクロック信号ＨＢＤＣＫのクロック数Ｎ４２２ と、水平読出回数カウンタ４２４がカウントする基準ドットクロック信号ＨＢＤＣＫのクロック数Ｎ４２４ は、パーソナルコンピュータ内のＣＰＵ６２０によってそれぞれ所要の値に設定される。
【００６１】
Ｃ．第１実施例における映像処理の内容：
図７は、本発明の第１実施例の処理内容を示す説明図であり、図８はその処理手順を示すフローチャートである。なお、図８の処理は、メインメモリ６３０に格納されたアプリケーションプログラムをＣＰＵ６２０が実行することによって行なわれる。
【００６２】
第１実施例の処理では、図７（Ａ）に示すように、カラーＣＲＴ７０１の１つのウィンドウ内の左半分に、９人の異なるプロゴルファーの写真を静止画として表示する。そして、ユーザがマウス６４４を用いてプロゴルファーの一人を選択する、ウィンドウの右半分にそのプロゴルファーのゴルフスウィングを示す動画が表示される。
【００６３】
図８のステップＳ１では、ＣＰＵ６２０または映像転送コントローラ６８０が、静止画の映像データを外部記憶媒体であるＣＤ−ＲＯＭ装置６８２から読み出して第２のＶＲＡＭ３１０内の静止画領域ＳＩＡに書き込む。第２のＶＲＡＭ３１０に記憶された映像データはスーパーインポーズ制御回路４２０によって読み出され、その映像信号がカラーＣＲＴ７０１に供給される。従って、ステップＳ１において第１のＶＲＡＭ３１０に書き込まれた静止画がカラーＣＲＴ７０１に表示されることになる。
【００６４】
ステップＳ２では、ユーザが静止画として表示された９人のプロゴルファーの中から一人を選択する。ステップＳ３では、選択されたゴルファーのスウィングを示す動画映像データを、映像転送コントローラ６８０がＣＤ−ＲＯＭ装置６８２から読み出して第２のＶＲＡＭ３１０内の動画領域ＭＩＡに転送する。すると、図７（Ｂ）に示すように、第２のＶＲＡＭ３１０内の動画領域ＭＩＡ内に、ゴルファーのスウィングの動画が書き込まれる。
【００６５】
図７（Ｃ）に示すように、メインメモリ６３０のウィンドウメモリ領域６３２には、ウィンドウ内に表示される文字「ゴルフ教室」および「Ａプロのフォーム」と、第２のＶＲＡＭ３１０内の映像をスーパーインポーズする領域を示すカラーキーデータＫＹとが書き込まれている。ウィンドウメモリ領域６３２の映像データは、ＣＰＵ６２０によって第１のＶＲＡＭ６７０に転送される。なお、画面上に複数のウィンドウが開かれている場合には、メインメモリ６３０内に複数のウィンドウメモリ領域が確保される。そして、それぞれのウィンドウメモリ領域内の映像データがＣＰＵ６２０によって第１のＶＲＡＭ６７０に転送される。そして、第１のＶＲＡＭ６７０に格納された映像データは、ビデオコントローラ６６０によって映像信号ＬＳＰＣとして読み出されて映像処理回路８００に供給される。従って、カラーキーデータＫＹを含む映像信号ＬＳＰＣが映像処理回路８００に供給されることになる。
【００６６】
カラーキーデータＫＹに対応する映像信号ＬＳＰＣの信号レベルは、図２に示す基準電圧Ｖｒ以上のレベルとなる。この結果、カラーキーデータＫＹが設定された領域（スーパーインポーズ領域）では、電圧比較回路５４０から比較される比較信号ＣＯＭＰがＬレベルとなり、第２のＶＲＡＭ３１０から読み出された映像信号ＬＳＤＡがビデオスイッチ５１０によって選択されてカラーＣＲＴ７０１に供給される。一方、カラーキーデータＫＹが設定されていない領域では、ビデオコントローラ６６０によって第１のＶＲＡＭ６７０から読み出された映像信号ＬＳＰＣが選択されてカラーＣＲＴ７０１に表示される。要約すれば、カラーキーデータＫＹが設定されているスーパーインポーズ領域では第２のＶＲＡＭ３１０から読み出された映像が表示され、カラーキーデータＫＹが設定されていない領域では第１のＶＲＡＭ６７０から読み出された映像が表示される。
【００６７】
図９は、第１実施例における映像の位置とサイズを示す説明図である。図９（Ａ）は、動画のサイズＳＸ［ドット］，ＳＹ［ライン］を示している。図９（Ｂ）は、第２のＶＲＡＭ３１０内における静止画領域ＳＩＡと動画領域ＭＩＡを示している。静止画領域ＳＩＡと動画領域ＭＩＡとを含む領域のサイズは、ＳＸＬ［画素］，ＳＬＹ［ライン］である。図９（Ｃ）は、ウィンドウメモリ領域６３２内のカラーキーデータ領域（スーパーインポーズ領域）を示している。ウィンドウメモリ領域６３２の開始アドレス（オフセットアドレス）を（Ｘ０ ，Ｙ０ ）とし、静止画のカラーキーデータ領域の開始アドレス（左上点のアドレス）を（ＳＸ０ ，ＳＹ０ ）とすると、その差分アドレス（ＳＸ０ −Ｘ０ ，ＳＹ０ −Ｙ０ ）は（ＤＨ，ＤＹ）である。図９（Ｄ）は、カラーＣＲＴ７０１における画面表示を示している。ウィンドウＷ内における動画領域ＭＩＡのサイズはＭＨ［画素］，ＭＶ［ライン］であり、静止画領域ＳＩＡと動画領域ＭＩＡとを含む領域のサイズはＭＨＬ［画素］，ＭＶＬ［ライン］である。
【００６８】
図９（Ａ）の動画を基準とした図９（Ｄ）の動画の水平表示倍率ＫＨと垂直表示倍率ＫＶは、次式で与えられる。
ＫＨ＝ＭＨ／ＳＸ …（１ａ）
ＫＶ＝ＭＶ／ＳＹ …（１ｂ）
【００６９】
また、ウィンドウＷ内の表示開始位置のアドレス（ＳＸ０ ，ＳＹ０ ）は次式で与えられる。
ＳＸ０ ＝Ｘ０ ＋ＤＨ …（２ａ）
ＳＹ０ ＝Ｙ０ ＋ＤＶ …（２ｂ）
【００７０】
カラーＣＲＴ７０１の画面上における静止画領域ＳＩＡと動画領域ＭＩＡを含む領域の表示サイズＭＨＬ，ＭＶＬは次式で与えられる。
ＭＨＬ＝ＳＸＬ×ＫＨ …（３ａ）
ＭＶＬ＝ＳＹＬ×ＫＶ …（３ｂ）
【００７１】
図６において説明したように、映像の水平表示倍率ＫＨは、水平読出ドットクロック発生器４２５（図３）内のＰＬＬ回路の分周値Ｎ４２５ の値を調整することによって調整できる。また、映像の垂直倍率ＫＶは、垂直読出ラインクロック発生器４３０内のＰＬＬ回路の分周値Ｎ４３０ の値を調整することによって調整できる。具体的には、これらの分周値Ｎ４２５ ，Ｎ４３０ の値は、次式で与えられる。
Ｎ４２５ ＝ＮＨ０／ＫＨ …（４ａ）
Ｎ４３０ ＝ＮＶ０／ＫＶ …（４ｂ）
ここで、ＮＨ０は水平表示倍率ＫＨが１となる時の分周値であり、ＮＶ０は垂直表示倍率ＫＶが１となる時の分周値である。
【００７２】
このように、この実施例では、ＰＬＬ回路の分周値Ｎ４２５ ，Ｎ４３０ を調整することによって、ウィンドウＷ内の静止画と動画とを同時に同じ倍率でスケーリングすることができる。なお、水平表示倍率ＫＨと垂直表示倍率ＫＶとは、それぞれ異なる値に設定することが可能である。
【００７３】
なお、表示倍率ＫＨ，ＫＶを変更する際には、ＣＰＵ６２０がウィンドウメモリ領域６３２内のカラーキーデータ領域をこれらの表示倍率ＫＨ，ＫＶに応じてスケーリングする。ウィンドウメモリ領域６３２のデータ量はＶＲＡＭ内のデータ量に比べてかなり少ないので、ＣＰＵ６２０によってカラーキーデータ領域のスケーリングを高速に行なうことが可能である。
【００７４】
Ｄ．第２実施例における映像処理の内容：
図１０は、本発明の第２実施例の処理内容を示す説明図であり、図１１はその処理手順を示すフローチャートである。なお、図１１の処理も、メインメモリ６３０に格納されたアプリケーションプログラムをＣＰＵ６２０が実行することによって行なわれる。
【００７５】
第２実施例では、ネットワークに接続されたコンピュータシステム間におけるテレビ電話システムを実現している。コンピュータシステムとしては図１に示すものを使用することができる。
【００７６】
図１１のステップＳ１１では、ＣＰＵ６２０が通話相手を選択するための静止画をハードディスク装置６５４から読み出して第２のＶＲＡＭ３１０内の静止画領域に書き込む。この結果、図１０（Ａ）に示すように、ウィンドウの左半分に通話相手を選択するための９つの静止画が配列されて表示される。
【００７７】
図１１のステップＳ１２では、ユーザ自身の動画をウィンドウの右半分の動画領域に表示する。なお、第２実施例では、ユーザ自身の動画を表示するためのビデオカメラ（図示せず）が映像入力端子１０３（図２）に接続されている。
【００７８】
ステップＳ１３においてユーザが静止画から通話相手を一人選択すると、ステップＳ１４において、ＣＰＵ６２０がネットワークインタフェイス６５６を介して選択された通話相手を呼出す。相手側との接続が完了する（ステップＳ１５）と、図１０（Ｂ）に示すように、通話相手のコンピュータシステムから送信されてきた通話相手の映像がウィンドウ内の静止画領域に表示される（ステップＳ１６）。なお、通話相手の映像は、ネットワークインタフェイス６５６を介してＣＰＵ６２０に供給され、ＣＰＵ６２０によって第２のＶＲＡＭ３１０内の静止画領域に転送される。通話相手の映像は、ネットワークインタフェイス６５６を介して間歇的に供給されるので、半連続的な静止画（半動画）としてカラーＣＲＴ７０１上に表示される。なお、ユーザ自身の映像も、ネットワークインタフェイス６５６を介して通話相手のコンピュータシステムに間歇的に転送されている。
【００７９】
こうして、通話中（ステップＳ１７）には、通話相手の半連続的な静止画がウィンドウ内の静止画領域に表示されるとともに、ユーザ自身の動画も動画領域に表示されている。通話が終了すると、ステップＳ１８において回線が切断されて（ステップＳ１８）図１０（Ａ）の状態に復帰する。
【００８０】
このように、第２実施例では、コンピュータシステムを利用したテレビ電話を容易に実現することができる。この際、ウィンドウ内には通話相手の半連続的な静止画のみでなく、ユーザ自身の動画も同時に表示することができる。また、第１実施例と同様に、図９に示すようにウィンドウ内の静止画と動画とを同時に同じ倍率でスケーリングすることも可能である。
【００８１】
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８２】
（１）上記実施例では、第１のＶＲＡＭ６７０内に格納されたカラーキーデータＫＹに従って、第２のＶＲＡＭ３１０から読み出された映像信号ＬＳＭＥＭを、第１のＶＲＡＭ６７０から読み出された映像信号ＬＳＰＣに合成するようにしていた。しかし、第２のＶＲＡＭ３１０から読み出された映像信号ＬＳＰＣを他の映像信号と合成せずにカラーＣＲＴ７０１に与えるようにすることも可能である。この場合には、第１のＶＲＡＭ６７０を省略することも可能である。また、ＶＲＡＭ３１０が、カラーＣＲＴ７０１における表示領域と１対１に対応するメモリ空間を有することになり、ＶＲＡＭがフレームメモリとして使用されることになる。
【図面の簡単な説明】
【図１】この発明の一実施例としてのコンピュータシステムの構成を示すブロック図。
【図２】映像処理回路８００の内部構成を示すブロック図。
【図３】スーパーインポーズ制御回路４２０とその周辺回路の詳細なブロック回路図。
【図４】スーパーインポーズ制御回路４２０における水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣの入出力回路を示す説明図。
【図５】ＰＬＬ回路６３の構成を示すブロック図。
【図６】スーパーインポーズ制御回路４２０内の各回路の設定値の機能を示す説明図。
【図７】本発明の第１実施例における処理内容を示す説明図。
【図８】本発明の第１実施例における処理手順を示すフローチャート。
【図９】第１実施例における映像の位置とサイズを示す説明図。
【図１０】第２実施例における処理内容を示す説明図。
【図１１】本発明の第２実施例における処理手順を示すフローチャート。
【図１２】表示デバイスの１つのウィンドウ内に静止画と動画が同時に表示された状態を示す説明図。
【符号の説明】
６１，６２…バッファ
６２，６１…バッファ
６３…ＰＬＬ回路
７１…位相比較器
７２…ローパスフィルタ
７３…電圧制御発振器（ＶＣＯ）
７４…Ｎ分周器
１０１…音声入力端子
１０２…音声出力端子
１０３…映像入力端子
１１０…音声信号選択回路
１２０…音量制御回路
１３０…映像信号選択回路
１４０…映像信号デコーダ
２１０…ＡＤ変換器
２２０…デジタイズ制御回路
３１０…ビデオＲＡＭ（第１の映像メモリ）
３２０…映像データ選択回路
３３０…映像メモリ制御信号選択回路
３４０…書込制御回路
３５０…読出制御回路
３６０…ＦＩＦＯメモリ
３７０…ＦＩＦＯ読出制御回路
４１０…ＤＡ変換器
４２０…スーパーインポーズ制御回路
４２１…水平基準読出ドットクロック発生器
４２２…水平読出開始カウンタ
４２４…水平読出回数カウンタ
４２５…水平読出ドットクロック発生器
４２６…垂直読出オフセットカウンタ
４２７…垂直ブランキング数カウンタ
４２８…垂直読出開始カウンタ
４２９…垂直読出回数カウンタ
４３０…垂直読出ラインクロック発生器
４３１…ＡＮＤ回路
４３２…ＯＲ回路
４３３…ＮＯＲ回路
４３４…トライステート回路
４３５…トライステート回路
４５１…ＡＮＤ回路
４９０，４９１…同期信号端子
５０６…色信号入力端子
５０７，５０８…同期端子
５１０…ビデオスイッチ
５４０…電圧比較回路
６１０…バス
６２０…ＣＰＵ（プロセッサ）
６３０…メインメモリ
６３２…ウィンドウメモリ領域
６４０…周辺コントローラ
６４２…キーボード
６４４…マウス
６５０…複合Ｉ／Ｏポート
６５２…フロッピディスク装置
６５４…ハードディスク装置
６５６…ネットワークインタフェイス
６６０…ビデオコントローラ
６７０…ビデオＲＡＭ（第１の映像メモリ）
６８０…映像転送コントローラ
６８２…ＣＤ−ＲＯＭ装置
７０１…カラーＣＲＴ
７１０…テレビチューナ
７１１…テレビアンテナ
８００…映像処理回路（映像処理部）
Claims (2)
- 表示デバイスに動画と静止画とを同時に表示する方法であって、
（ａ）表示デバイスの表示画面に対応したメモリ空間を有する第１の映像メモリ内に、静止画領域と動作領域とを含むスーパーインポーズ領域を示すキーデータを書込む工程と、
（ｂ）第２の映像メモリ内の静止画領域に静止画映像信号を書込む工程と、
（ｃ）前記第２の映像メモリ内の動画領域に動画映像信号を連続的に書込みつつ、前記第２の映像メモリ内の前記静止画領域と前記動画領域に書き込まれている第１の映像信号を読み出す工程と、
（ｄ）前記第１の映像信号で表わされる映像のスケーリングを行なうことによって、第２の映像信号を求める工程と、
（ｅ）前記第１の映像メモリから読み出された第３の映像信号で表わされる映像の前記スーパーインポーズ領域内の静止画領域と動画領域に前記第２の映像信号で表される映像の静止画領域と動画領域をそれぞれ合成することによって、第４の映像信号を求める工程と、
（ｆ）前記第４の映像信号を表示デバイスに供給することによって、スケーリングされた動画と静止画を表示デバイスに表示する工程と、
（ｇ）前記スケーリングの倍率が変更されたときに、前記スーパーインポーズ領域を前記変更された倍率でスケーリングするように前記第１の映像メモリに記憶されている前記キーデータを変更する工程と、
を備える映像表示方法。 - 表示デバイスと、
前記表示デバイスの表示画面に対応したメモリ空間を有する第１の映像メモリと、
第２の映像メモリと、
前記第１の映像メモリ内に、静止画領域と動作領域とを含むスーパーインポーズ領域を示すキーデータを書込む手段と、
前記第２の映像メモリ内の静止画領域に静止画映像信号を書込む手段と、
前記第２の映像メモリ内の動画領域に動画映像信号を連続的に書込みつつ、前記第２の映像メモリ内の前記静止画領域と前記動画領域に書き込まれている第１の映像信号を読み出す手段と、
前記第１の映像信号で表わされる映像のスケーリングを行なうことによって、第２の映像信号を求める手段と、
前記第１の映像メモリから読み出された第３の映像信号で表わされる映像の前記スーパーインポーズ領域内の静止画領域と動画領域に前記第２の映像信号で表される映像の静止画領域と動画領域をそれぞれ合成することによって、第４の映像信号を求める手段と、
前記第４の映像信号を表示デバイスに供給する手段と、
前記スケーリングの倍率が変更されたときに、前記スーパーインポーズ領域を前記変更された倍率でスケーリングするように前記第１の映像メモリに記憶されている前記キーデータを変更する手段と、
を備えた装置であって、
前記表示デバイスは前記第４の信号に応じてスケーリングされた動画と静止画を表示する、装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20767095A JP3562049B2 (ja) | 1995-07-21 | 1995-07-21 | 映像表示方法および装置 |
| US08/684,483 US5990860A (en) | 1995-07-21 | 1996-07-19 | Apparatus for varying scale of a video still and moving image signal with key data before superimposing it onto a display signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20767095A JP3562049B2 (ja) | 1995-07-21 | 1995-07-21 | 映像表示方法および装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003371769A Division JP4089590B2 (ja) | 2003-10-31 | 2003-10-31 | 映像表示方法 |
| JP2003371763A Division JP3855988B2 (ja) | 2003-10-31 | 2003-10-31 | 映像表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934426A JPH0934426A (ja) | 1997-02-07 |
| JP3562049B2 true JP3562049B2 (ja) | 2004-09-08 |
Family
ID=16543625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20767095A Expired - Fee Related JP3562049B2 (ja) | 1995-07-21 | 1995-07-21 | 映像表示方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5990860A (ja) |
| JP (1) | JP3562049B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889670A (en) | 1991-10-24 | 1999-03-30 | Immersion Corporation | Method and apparatus for tactilely responsive user interface |
| US5825308A (en) * | 1996-11-26 | 1998-10-20 | Immersion Human Interface Corporation | Force feedback interface having isotonic and isometric functionality |
| US6028593A (en) | 1995-12-01 | 2000-02-22 | Immersion Corporation | Method and apparatus for providing simulated physical interactions within computer generated environments |
| US6219032B1 (en) * | 1995-12-01 | 2001-04-17 | Immersion Corporation | Method for providing force feedback to a user of an interface device based on interactions of a controlled cursor with graphical elements in a graphical user interface |
| US6300936B1 (en) | 1997-11-14 | 2001-10-09 | Immersion Corporation | Force feedback system including multi-tasking graphical host environment and interface device |
| US20050041132A1 (en) * | 1996-12-02 | 2005-02-24 | Nikon Corporation | Electronic camera |
| JP3791728B2 (ja) * | 1998-06-03 | 2006-06-28 | コナミ株式会社 | ゲーム画面の表示制御方法、ゲームシステムおよびコンピュータ読み取り可能な記録媒体 |
| JP2000083201A (ja) * | 1998-09-04 | 2000-03-21 | Sony Corp | 映像機器 |
| AU743537B2 (en) * | 1998-12-24 | 2002-01-31 | Canon Kabushiki Kaisha | Method of adding a sub-image to, and linking audio with, a plurality of video frames within a sequence thereof |
| JP4058888B2 (ja) | 1999-11-29 | 2008-03-12 | セイコーエプソン株式会社 | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 |
| JP3659139B2 (ja) | 1999-11-29 | 2005-06-15 | セイコーエプソン株式会社 | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 |
| BR0015959A (pt) * | 1999-12-14 | 2002-08-06 | Scientific Atlanta | Sistema e método para o processamento de vìdeo adaptativo com alocação de recursos coordenados |
| JP3797838B2 (ja) * | 1999-12-15 | 2006-07-19 | 三菱電機株式会社 | 画像表示装置 |
| TW502532B (en) * | 1999-12-24 | 2002-09-11 | Sanyo Electric Co | Digital still camera, memory control device therefor, apparatus and method for image processing |
| US7262778B1 (en) | 2000-02-11 | 2007-08-28 | Sony Corporation | Automatic color adjustment of a template design |
| US7058903B1 (en) | 2000-02-11 | 2006-06-06 | Sony Corporation | Image database jog/shuttle search |
| EP1128656A3 (en) * | 2000-02-21 | 2002-01-09 | Fujitsu Limited | Image photographing system having data management function, data management device and storage medium |
| JP2001282218A (ja) * | 2000-03-31 | 2001-10-12 | Pioneer Electronic Corp | 画像処理装置 |
| JP2002084540A (ja) * | 2000-06-28 | 2002-03-22 | Canon Inc | 画像処理装置、画像処理方法、電子カメラ、及び、プログラム |
| JP2002044559A (ja) * | 2000-07-31 | 2002-02-08 | Sony Corp | 画像処理方法および画像処理装置 |
| JP4978760B2 (ja) * | 2000-08-23 | 2012-07-18 | ソニー株式会社 | 画像処理方法および画像処理装置 |
| US7176929B1 (en) * | 2001-07-17 | 2007-02-13 | National Semiconductor Corporation | Low cost animated sequence function for low cost OSD devices |
| US7623114B2 (en) | 2001-10-09 | 2009-11-24 | Immersion Corporation | Haptic feedback sensations based on audio output from computer devices |
| US7179171B2 (en) * | 2002-06-24 | 2007-02-20 | Mitsubishi Electric Research Laboratories, Inc. | Fish breeding toy for cellular telephones |
| US20040204127A1 (en) * | 2002-06-24 | 2004-10-14 | Forlines Clifton L. | Method for rendering with composited images on cellular telephones |
| US20030191766A1 (en) * | 2003-03-20 | 2003-10-09 | Gregory Elin | Method and system for associating visual information with textual information |
| US7280095B2 (en) * | 2003-04-30 | 2007-10-09 | Immersion Corporation | Hierarchical methods for generating force feedback effects |
| US7742036B2 (en) | 2003-12-22 | 2010-06-22 | Immersion Corporation | System and method for controlling haptic devices having multiple operational modes |
| JP4416606B2 (ja) * | 2004-09-07 | 2010-02-17 | キヤノン株式会社 | 表示制御装置及び表示制御方法、プログラム、記憶媒体 |
| US8054513B2 (en) * | 2005-07-20 | 2011-11-08 | Brother Kogyo Kabushiki Kaisha | Image displaying method, image display apparatus and facsimile apparatus for displaying effective data on display screen |
| US8363066B2 (en) * | 2005-11-17 | 2013-01-29 | Martin Weibrecht | Method for displaying high resolution image data together with time-varying low resolution image data |
| JP5499030B2 (ja) * | 2008-08-11 | 2014-05-21 | イマージョン コーポレーション | 音楽ゲームのための触覚的に使用可能にしたゲーム周辺機器 |
| JP4857351B2 (ja) * | 2009-02-06 | 2012-01-18 | キヤノン株式会社 | 画像表示装置 |
| JP2014153531A (ja) * | 2013-02-08 | 2014-08-25 | Panasonic Liquid Crystal Display Co Ltd | 表示装置 |
| KR102591581B1 (ko) * | 2016-01-07 | 2023-10-20 | 삼성전자주식회사 | 촬영 디바이스 및 그 제어 방법 |
| JP6482745B2 (ja) * | 2016-12-21 | 2019-03-13 | オリンパス株式会社 | 撮像装置及び内視鏡システム |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62159582A (ja) * | 1986-01-06 | 1987-07-15 | Sony Corp | テレビジヨン受像機 |
| US4899292A (en) * | 1988-03-02 | 1990-02-06 | Image Storage/Retrieval Systems, Inc. | System for storing and retrieving text and associated graphics |
| US5387945A (en) * | 1988-07-13 | 1995-02-07 | Seiko Epson Corporation | Video multiplexing system for superimposition of scalable video streams upon a background video data stream |
| US5402174A (en) * | 1988-09-18 | 1995-03-28 | Canon Kabushiki Kaisha | Camera apparatus having focus detecting sensitivity based on absolute focal length |
| US5014128A (en) * | 1989-04-24 | 1991-05-07 | Atronics International Inc. | Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor |
| US5327156A (en) * | 1990-11-09 | 1994-07-05 | Fuji Photo Film Co., Ltd. | Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory |
| JPH0685144B2 (ja) * | 1990-11-15 | 1994-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | オーバレイ及びアンダレイの選択的制御装置 |
| US5264837A (en) * | 1991-10-31 | 1993-11-23 | International Business Machines Corporation | Video insertion processing system |
| US5742329A (en) * | 1992-10-26 | 1998-04-21 | Canon Kabushiki Kaisha | Image pickup system and communication system for use in video conference system or the like |
| US5404437A (en) * | 1992-11-10 | 1995-04-04 | Sigma Designs, Inc. | Mixing of computer graphics and animation sequences |
| US5500933A (en) * | 1993-04-28 | 1996-03-19 | Canon Information Systems, Inc. | Display system which displays motion video objects combined with other visual objects |
| WO1994028507A1 (en) * | 1993-05-21 | 1994-12-08 | Sega Enterprises, Ltd. | Image processing device and method |
| AU1258195A (en) * | 1993-11-17 | 1995-06-06 | Collegeview | Method and apparatus for displaying three-dimensional animated characters upon a computer monitor's screen |
| JP3185505B2 (ja) * | 1993-12-24 | 2001-07-11 | 株式会社日立製作所 | 会議録作成支援装置 |
| US5583536A (en) * | 1994-06-09 | 1996-12-10 | Intel Corporation | Method and apparatus for analog video merging and key detection |
| US5696527A (en) * | 1994-12-12 | 1997-12-09 | Aurvision Corporation | Multimedia overlay system for graphics and video |
| US5592236A (en) * | 1995-06-01 | 1997-01-07 | International Business Machines Corporation | Method and apparatus for overlaying two video signals using an input-lock |
-
1995
- 1995-07-21 JP JP20767095A patent/JP3562049B2/ja not_active Expired - Fee Related
-
1996
- 1996-07-19 US US08/684,483 patent/US5990860A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0934426A (ja) | 1997-02-07 |
| US5990860A (en) | 1999-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562049B2 (ja) | 映像表示方法および装置 | |
| JP3699373B2 (ja) | ビデオ表示システム | |
| US5914728A (en) | Motion image display apparatus | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| JP3451722B2 (ja) | 映像データ転送装置 | |
| JPH0775014A (ja) | 映像表示装置、マルチ画面表示システム及び拡大処理回路 | |
| JP4089590B2 (ja) | 映像表示方法 | |
| JP3855988B2 (ja) | 映像表示方法 | |
| JP3536312B2 (ja) | 映像処理装置およびコンピュータシステム | |
| JP2001128089A (ja) | マルチスクリーン用画面合成装置 | |
| JP3562050B2 (ja) | 映像処理方法およびコンピュータシステム | |
| JP4280368B2 (ja) | 画像処理装置 | |
| JP3593715B2 (ja) | 映像表示装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JP3536373B2 (ja) | 映像表示装置 | |
| JP2000338926A (ja) | 画像表示装置 | |
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JP2001069448A (ja) | 画像処理装置 | |
| JP3894173B2 (ja) | 映像データ転送を行うコンピュータシステム | |
| JPH07225562A (ja) | 走査変換装置 | |
| JPH0359696A (ja) | 画像信号の合成装置 | |
| JPH0693762B2 (ja) | 走査周波数変換装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH01162088A (ja) | スーパーインポーズ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |