JPH0934426A - 映像表示方法 - Google Patents

映像表示方法

Info

Publication number
JPH0934426A
JPH0934426A JP7207670A JP20767095A JPH0934426A JP H0934426 A JPH0934426 A JP H0934426A JP 7207670 A JP7207670 A JP 7207670A JP 20767095 A JP20767095 A JP 20767095A JP H0934426 A JPH0934426 A JP H0934426A
Authority
JP
Japan
Prior art keywords
video
signal
read
image
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7207670A
Other languages
English (en)
Other versions
JP3562049B2 (ja
Inventor
Kesatoshi Takeuchi
啓佐敏 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP20767095A priority Critical patent/JP3562049B2/ja
Priority to US08/684,483 priority patent/US5990860A/en
Publication of JPH0934426A publication Critical patent/JPH0934426A/ja
Application granted granted Critical
Publication of JP3562049B2 publication Critical patent/JP3562049B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)

Abstract

(57)【要約】 【課題】 静止画と動画を同時にスケーリングしながら
表示する。 【解決手段】 静止画映像信号を映像メモリ３１０内の
静止画領域ＳＩＡに書込む。そして、映像メモリ３１０
内の動画領域ＭＩＡに動画映像信号を書込むとともに映
像メモリ３１０に書込まれている映像信号を読み出しつ
つ映像のスケーリングを行ない、スケーリング後の映像
信号を表示デバイスに供給する。この結果、同時にスケ
ーリングされた動画と静止画が表示デバイスに表示され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、コンピュータシ
ステムの表示デバイスに動画と静止画とを同時に表示す
る方法に関する。
【０００２】
【従来の技術】図１２は、表示デバイスの１つのウィン
ドウ内に静止画と動画が同時に表示された状態を示す説
明図である。このような表示を実現するために、従来
は、静止画と動画を別のビデオメモリに記憶しておき、
表示の際に合成するオーバーレイ技術が使用される。
【０００３】ところで、MS-WINDOWS（マイクロソフト社
の商標）等のマルチウィンドウシステムでは、各ウィン
ドウのサイズを変更することが可能である。ウィンドウ
のサイズを変更する際には、映像の倍率を変更せずにウ
ィンドウ内に表示される映像の範囲を広くする方法と、
映像の表示範囲は変更せずに映像をスケーリングする方
法とがある。
【０００４】
【発明が解決しようとする課題】しかし、従来のオーバ
ーレイ技術では、ウィンドウのサイズの変更に際して、
静止画と動画を同時にスケーリングしながら表示するこ
とは困難であった。
【０００５】この発明は、従来技術における上述の課題
を解決するためになされたものであり、静止画と動画を
同時にスケーリングしながら表示することを目的とす
る。
【０００６】
【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、第１の発明
は、コンピュータシステムの表示デバイスに動画と静止
画とを同時に表示する方法であって、（ａ）静止画映像
信号を映像メモリ内の静止画領域に書込む工程と、
（ｂ）前記映像メモリ内の動画領域に動画映像信号を書
込むとともに、前記映像メモリに書込まれている映像信
号を読み出しつつ映像のスケーリングを行ない、スケー
リング後の映像信号を表示デバイスに供給することによ
って、スケーリングされた動画と静止画を表示デバイス
に表示する工程と、を備える。
【０００７】映像メモリ内に静止画と動画とを書込み、
これらを含む映像を表わす映像信号を読出しつつ映像の
スケーリングを行なうので、静止画と動画が同時にスケ
ーリングされる。そして、スケーリング後の映像信号を
表示デバイスに供給するので、同時にスケーリングされ
た静止画と動画とを表示デバイスに表示することができ
る。
【０００８】第２の発明は、コンピュータシステムの表
示デバイスに動画と静止画とを同時に表示する方法であ
って、（ａ）表示デバイスの表示画面に対応したメモリ
空間を有する第１の映像メモリ内に、スーパーインポー
ズ領域を示すキーデータを書込む工程と、（ｂ）第２の
映像メモリ内の静止画領域に静止画映像信号を書込む工
程と、（ｃ）前記第２の映像メモリ内の動画領域に動画
映像信号を連続的に書込みつつ、前記第２の映像メモリ
に書き込まれている第１の映像信号を読み出す工程と、
（ｄ）前記第１の映像信号で表わされる映像のスケーリ
ングを行なうことによって、第２の映像信号を求める工
程と、（ｅ）前記第１の映像メモリから読み出された第
３の映像信号で表わされる映像の前記スーパーインポー
ズ領域内に前記第２の映像信号を合成することによっ
て、第４の映像信号を求める工程と、（ｆ）前記第４の
映像信号を表示デバイスに供給することによって、スケ
ーリングされた動画と静止画を表示デバイスに表示する
工程と、を備える。
【０００９】第２の映像メモリに静止画と動画とを書込
み、これらを含む映像を表わす第１の映像信号を読出し
つつ映像のスケーリングを行なうので、静止画と動画が
同時にスケーリングされた映像を表わす第２の映像信号
が得られる。この第２の映像信号を、第１の映像メモリ
から読み出された第３の映像信号のスーパーインポーズ
領域内に合成する。従って、静止画と動画を同時にスケ
ーリングしながら、表示デバイスのスーパーインポーズ
領域内にはめ込むことができる。
【００１０】
【発明の他の態様】この発明は、以下のような他の態様
も含んでいる。第１の態様では、第２の発明において、
さらに、（ｇ）前記工程（ｄ）におけるスケーリングの
倍率を変更するとともに、前記スーパーインポーズ領域
を前記倍率でスケーリングするように前記第１の映像メ
モリに記憶されている前記キーデータを変更する工程、
を備える。
【００１１】こうすれば、静止画と動画のスケーリング
の倍率を変更しても、スーパーインポーズ領域が同じ倍
率でスケーリングされるので、静止画と動画の表示部分
がスケーリング前と同じに保たれる。
【００１２】
【発明の実施の形態】
Ａ．装置の全体構成： 次に、本発明の実施の形態を実施例に基づき説明する。
図１は、この発明の一実施例を適用するコンピュータシ
ステムの構成を示すブロック図である。このコンピュー
タシステムは、バス６１０に、ＣＰＵ６２０と、メイン
メモリ６３０と、周辺コントローラ６４０と、複合Ｉ／
０ポート６５０と、ネットワークインタフェイス６５６
と、ビデオコントローラ６６０と、第１のビデオＲＡＭ
（ＶＲＡＭ）６７０と、映像転送コントローラ６８０
と、映像処理回路８００とが接続されている。映像処理
回路８００は、その内部に第２のビデオＲＡＭ３１０を
有している。なお、第１のＶＲＡＭ６７０は、カラーＣ
ＲＴ７０１の表示領域と１対１に対応するメモリ領域を
有している。
【００１３】周辺コントローラ６４０にはキーボード６
４２とマウス６４４とが接続されている。また、複合Ｉ
／Ｏポート６５０にはフロッピディスク装置６５２とハ
ードディスク装置６５４とが接続されている。
【００１４】ビデオコントローラ６６０には、表示デバ
イスとしてのカラーＣＲＴ７０１（またはカラー液晶デ
ィスプレイ）が接続されている。ビデオコントローラ６
６０は、第１のＶＲＡＭ６７０に静止画の映像データを
書き込むとともに、第１のＶＲＡＭ６７０から映像信号
を読み出して映像処理回路８００に供給する機能を有す
る。ビデオコントローラ６６０は、さらに、同期信号Ｓ
ＹＮＣ（垂直同期信号ＶＳＰＣと水平同期信号ＨＳＰ
Ｃ）を生成して、カラーＣＲＴ７０１と映像処理回路８
００に供給する機能を有している。
【００１５】映像転送コントローラ６８０には、動画映
像データ供給装置としてのＣＤ−ＲＯＭ装置６８２が接
続されている。映像転送コントローラ６８０は、ＣＤ−
ＲＯＭ装置６８２から与えられた動画映像データを、バ
ス６１０を介して第２のＶＲＡＭ３１０に転送するプロ
セッサとしての機能を有している。
【００１６】映像処理回路８００は、動画映像信号と静
止画映像信号とを合成するとともに、合成後の映像を表
わす映像信号をカラーＣＲＴ７０１に供給する機能を有
する。また、映像処理回路８００は、合成後の映像信号
をスケーリングすることによって、静止画と動画を同時
に拡大・縮小する機能を有する。
【００１７】Ｂ．映像処理回路８００の内部構成：図２
は、映像処理回路８００の内部構成を示すブロック図で
ある。なお、この映像処理回路８００の構成は、本出願
人により開示された特開平２−２９８１７６号公報の第
４図に記載されているものと同一である。
【００１８】この映像処理回路８００は、音声信号を取
り扱う音声部ＡＣＵと、テレビ信号などアナログ映像信
号を取り扱うアナログ部ＡＮＵと、映像メモリ部ＩＭＵ
と、映像メモリ部ＩＭＵへの映像データの書き込みを制
御する書込制御部ＷＣＵと、映像メモリ部ＩＭＵに記憶
された映像データを外部に読出す読出制御部ＲＣＵと、
映像を再生する映像再生部ＩＲＵとを有している。
【００１９】音声部ＡＣＵは、音声入力端子１０１と、
音声信号選択回路１１０と、音量制御回路１２０と、音
声出力端子１０２とを有している。音声入力端子１０１
には、ビデオプレーヤ等の動画信号供給装置から与えら
れた音声信号ＡＳＥＸが入力される。音声信号選択回路
１１０は、この音声信号ＡＳＥＸと、アナログ部ＡＮＵ
のテレビチューナ７１０から入力される音声信号ＡＳＴ
Ｖの一方を選択して出力する。なお、テレビチューナ７
１０における選局はＣＰＵ６２０から指示される。選択
された音声信号は、音量制御回路１２０によって音量が
調節され、音声出力端子１０２から出力される。音声出
力端子１０２から出力される音声信号ＡＳＭＯＮは、カ
ラーＣＲＴ７０１の音声入力端子またはスピーカに与え
られる。
【００２０】アナログ部ＡＮＵは、テレビチューナ７１
０と、テレビアンテナ７１１と、映像入力端子１０３
と、映像信号選択回路１３０と、映像信号デコーダ１４
０と、ＡＤ変換器２１０と、デジタイズ制御回路２２０
とを有している。映像入力端子１０３には、動画信号供
給装置から与えられた映像信号ＶＳＥＸが入力される。
映像信号選択回路１３０は、この映像信号ＶＳＥＸと、
ＣＰＵ６２０により選局指示されたテレビチューナ７１
０から与えられる映像信号ＶＳＴＶとの一方を選択して
出力する。選択された映像信号は、映像信号デコーダ１
４０によって映像信号ＬＳＴＶと同期信号ＳＳＴＶとに
分離される。この映像信号ＬＳＴＶは、ＲＧＢの３原色
の色信号である。ＡＤ変換器２１０は、アナログ信号で
ある映像信号ＬＳＴＶをデジタル信号に変換し、書込制
御部ＷＣＵに供給する。デジタイズ制御回路２２０は、
同期信号ＳＳＴＶに基づいてＡＤ変換器２１０を制御し
ており、また、書込制御部ＷＣＵを経由してＶＲＡＭ３
１０を制御している。
【００２１】書込制御部ＷＣＵは、映像データ選択回路
３２０と、映像メモリ制御信号選択回路３３０と、書込
制御回路３４０とを有している。映像データ選択回路３
２０は、書込制御回路３４０から出力される書込選択信
号ＣＣに応じて、映像信号ＬＳＴＶを入力とするＡＤ変
換器２１０の出力と、ＣＰＵ６２０によって外部記憶装
置などの外部装置から読出された映像信号ＬＳＷＰＣと
の一方を選択して出力する。映像メモリ制御信号選択回
路３３０は、書込選択信号ＣＣに応じて、デジタイズ制
御回路２２０が出力する映像メモリ制御信号ＷＥＴＶ
と、書込制御回路３４０が出力する映像メモリ制御信号
ＷＥＰＣとの一方を選択して出力する。書込制御回路３
４０は、ＣＰＵ６２０または映像転送コントローラ６８
０から供給された映像信号ＬＳＷＰＣを映像メモリ部Ｉ
ＭＵに書き込む動作を制御する。
【００２２】読出制御部ＲＣＵは、読出制御回路３５０
と、先入れ先出しメモリ（ＦＩＦＯメモリ）３６０と、
ＦＩＦＯ読出制御回路３７０とを有している。ＦＩＦＯ
読出制御回路３７０によって映像メモリ部ＩＭＵから読
出された映像信号ＬＳＦＩＦは、ＦＩＦＯメモリ３６０
に記憶される。ＦＩＦＯメモリ３６０に記憶された映像
信号ＬＳＦＩＦは、読出制御回路３５０によって外部に
読出される。読出制御部ＲＣＵは、映像メモリ部ＩＭＵ
に記憶された映像データを、ＣＰＵ６２０の命令に応じ
て外部装置に出力する際に使用される。
【００２３】映像メモリ部ＩＭＵは、１つの書き込みポ
ートと２つの読出しポートを有する３ポートＶＲＡＭ３
１０を有している。３ポートＶＲＡＭ３１０としては、
ソニー株式会社製のＣＸＫ１２０６または富士通株式会
社製のＭＢ８１Ｃ１５０１を使用することができる。３
ポートＶＲＡＭ３１０の構成と機能については、本出願
人により開示された特開平２−２９８１７６号公報に記
載されているので、ここでは説明を省略する。なお、こ
のＶＲＡＭ３１０は、特に３ポートに限ることはなく映
像データを記憶するメモリであればよい。
【００２４】映像再生部ＩＲＵは、ビデオコントローラ
６６０から出力された映像信号ＬＳＰＣと、ＶＲＡＭ３
１０から出力された映像信号ＬＳＭＥＭとを合成して合
成映像信号ＬＳＭＯＮを生成し、これをカラーＣＲＴ７
０１に出力する機能を有する。
【００２５】映像再生部ＩＲＵ内の各信号はそれぞれ次
の内容を表わしている。 ＬＳＰＣ：ビデオコントローラ６６０から出力された映
像信号。 ＬＳＭＥＭ：ＶＲＡＭ３１０から読出された映像信号。 ＬＳＤＡ：アナログ化された映像信号。 ＬＳＭＯＮ：カラーモニタ７０１に表示される映像を表
わす合成映像信号。
【００２６】ＣＮＴ：ビデオスイッチ５１０を切換える
切換信号。切換信号ＣＮＴがＨレベルの場合には映像信
号ＬＳＤＡが選択され、Ｌレベルの場合には映像信号Ｌ
ＳＰＣが選択される。
【００２７】ＳＥＮＢＬ：スーパーインポーズの可否を
指定する第１の許可信号。第１の許可信号ＳＥＮＢＬ
は、オペレータがキーボード６４２またはマウス６４４
を用いてスーパーインポーズを行なうモードを指定する
とＨレベルに切り換わり、スーパーインポーズを行なわ
ないモードを指定するとＬレベルに切り換わる。 ＳＳＥＮＢＬ：画面上におけるスーパーインポーズ領域
に相当するタイミングを示す第２の許可信号。第２の許
可信号ＳＳＥＮＢＬは、スパーインポーズ領域内でＨレ
ベルとなり、スーパーインポーズ領域外ではＬレベルと
なる。なお、スーパーインポーズ領域は、オペレータに
よってカラーモニタ７０１の画面上で指定される。 ＮＥＮＢＬ：多重スーパーインポーズの可否を示す第３
の許可信号。第３の許可信号ＮＥＮＢＬは、映像信号Ｌ
ＳＰＣにスーパーインポーズされた映像信号ＬＳＤＡの
一部に、さらに映像信号ＬＳＰＣをスーパーインポーズ
するか否かを示す。
【００２８】ＣＯＭＰ：多重スーパースーパーインポー
ズの領域を示す信号。この比較信号ＣＯＭＰのレベル
は、映像信号ＬＳＰＣを所定の基準電圧Ｖｒと比較する
ことによって決定され、映像信号ＬＳＤＡの一部に映像
信号ＬＳＰＣをスーパーインポーズする領域ではＨレベ
ルとなる。比較信号ＣＯＭＰは、次に述べる許可信号Ｃ
ＥＮＢＬがＨレベルの時には有効とされて、上記の第３
の許可信号ＮＥＮＢＬとなる。 ＣＥＮＢＬ：多重スーパーインポーズの可否を指定する
許可信号。許可信号ＣＥＮＢＬのレベルは、オペレータ
によって切換えられる。
【００２９】映像再生部ＩＲＵ内のＤＡ変換器４１０
は、ＶＲＡＭ３１０から読みだされた映像信号ＬＳＭＥ
Ｍをアナログ信号に変換してビデオスイッチ５１０に供
給する。ビデオスイッチ５１０は、ビデオコントローラ
６６０から出力された映像信号ＬＳＰＣと、ＤＡ変換器
４１０から出力された映像信号ＬＳＤＡの一方を選択し
て、合成映像信号ＬＳＭＯＮとしてカラーＣＲＴ７０１
に供給する。ビデオスイッチ５１０の選択信号ＣＮＴ
は、ＡＮＤ回路４５１の出力信号である。
【００３０】スーパーインポーズ制御回路４２０は、映
像処理回路８００内のＶＲＡＭ３１０に記憶されている
映像信号を読み出すとともに、その映像信号で表わされ
る映像をスケーリングする機能を有している。
【００３１】Ｂ．スーパーインポーズ制御回路４２０の
詳細構成と動作：図３は、スーパーインポーズ制御回路
４２０及びその周辺回路のブロック回路図である。又、
ここに示される３ポートＶＲＡＭ３１０は、３つの入出
力ポートのうち読出ポートが使用される。ソニー社製Ｃ
ＸＫ１２０６のデータシート番号７１２１５−ＳＴの第
２７頁〜第３１頁には、上記の読出ポートに係るタイミ
ングチャートが記載されている。使用するポートは上記
データシート第２頁のリードポート１である。
【００３２】３ポートＶＲＡＭ３１０では、メモリ駆動
クロック信号ＨＤＣＫがポート１シフト信号端子ＣＫＲ
１に、メモリ垂直／水平リセット信号ＭＲＳＴがポート
１垂直クリア端子ＶＣＬＲ１に、水平方向リセット信号
ＨＲＳＴがポート１水平クリア端子ＨＣＬＲ１に、垂直
オフセット信号ＶＲＯＦＴ又は垂直読出ラインクロック
信号ＶＲＬＣＫがポート１ラインインクリメント端子Ｉ
ＮＣ１に、ポート１出力イネーブルＲＥ１（負論理）が
ポート１出力イネーブル端子ＲＥ１（負論理）にそれぞ
れ与えられる。又、アナログＲＧＢ信号ＬＳＭＥＭ
（Ｒ，Ｇ，Ｂ中の１データがそれぞれ）がポート１デー
タ出力ＤＯ10〜ＤＯ13から読み出される。
【００３３】上記各端子に対応するポート１シフト信号
ＣＫＲ１，ポート１垂直クリアＶＣＬＲ１、ポート１水
平クリア信号ＨＣＬＲ１、ポート１ラインインクリメン
ト信号ＩＮＣ１、ポート１出力イネーブルＲＥ１（負論
理）により、読出制御されるアナログＲＧＢ信号ＬＳＭ
ＥＭは、Ｒ，Ｇ，Ｂ毎に例えば４ビットで、それぞれポ
ート１データ出力ＤＯ10〜ＤＯ13より出力される。
【００３４】ビデオスイッチ５１０は切換信号入力端子
ＣＮＴに入力される切換信号ＶＳＥＬにより、Ａ端子又
はＢ端子の入力をコモン端子Ｃから出力する。具体的に
は、切換信号ＶＳＥＬがハイレベル『Ｈ』のときにＢ端
子の入力を、ローレベル『Ｌ』のときにＡ端子の入力
を、それぞれＣ端子から出力する。ＣＰＵ６２０は、パ
ーソナルコンピュータ内のバス６１０を介して各部を制
御する。
【００３５】図３の４２１は水平基準読出ドットクロッ
ク信号ＨＢＤＣＫを出力する水平基準読出ドットクロッ
ク発生器を示し、４２２は水平読出開始信号ＨＲＳＡ及
び水平読出方向リセット信号ＨＲＳＴを出力する水平読
出開始カウンタを示し、４２３は水平基準開始信号ＨＲ
ＳＢを出力する水平６４クロックカウンタを示し、４２
４は水平読出回数信号ＨＲＴを出力する水平読出回数カ
ウンタを示し、４２５は水平読出ドットクロック信号Ｈ
ＤＤＡを出力する水平読出ドットクロック発生器を示
す。また、垂直読出オフセットカウンタ４２６は、水平
基準読出ドットクロック発生器４２１に同期したカウン
ト数で、３ポートＶＲＡＭ３１０の垂直方向の読出しラ
インのオフセットラインを決定する垂直読出オフセット
信号ＶＲＯＦＴを出力する。垂直ブランキング数カウン
タ４２７は垂直ブランキング終了信号ＶＢＥを出力し、
垂直読出開始カウンタ４２８は垂直読出開始信号ＶＲＳ
を出力し、垂直読出回数カウンタ４２９は垂直読出回数
信号ＶＲＴを出力し、垂直読出ラインクロック発生器４
３０は垂直読出ラインクロック信号ＶＲＬＣＫを出力す
る。ＡＮＤ回路４３１は２つの映像信号ＬＳＰＣ，ＬＳ
ＤＡをスーパーインポーズさせる切換信号ＶＳＥＬを出
力し、ＯＲ回路４３２は垂直読出オフセット信号ＶＲＯ
ＦＴと垂直読出ラインクロック信号ＶＲＬＣＫを、ポー
ト１ラインインクリメント信号ＩＮＣ１として出力し、
ＮＯＲ回路４３３はリードイネーブルＲＥ１信号を出力
する。また、符号４３４、４３５はトライステート回
路、４３６はインバータ回路を示す。
【００３６】色信号入力端子５０６から到来する映像信
号ＬＳＰＣの色信号はビデオスイッチ５１０のＡ端子に
与えられる。入力端子５０６の水平同期信号を成す同期
端子５０７から到来する水平同期信号ＨＳＰＣは、水平
基準読出ドットクロック発生器４２１、水平読出開始カ
ウンタ４２２、水平６４クロックカウンタ４２３、水平
読出回数カウンタ４２４、垂直ブランキング数カウンタ
４２７、垂直読出開始カウンタ４２８、垂直読出回数カ
ウンタ４２９、垂直読出ラインクロック発生器４３０に
与えられると共に、垂直同期信号ＶＳＰＣは、３ポート
ＶＲＡＭ３１０、垂直読出オフセットカウンタ４２６、
垂直ブランキング数カウンタ４２７、垂直読出開始カウ
ンタ４２８、垂直読出回数カウンタ４２９、垂直読出ラ
インクロック発生器４３０に与えられる。また、同期信
号ＨＳＰＣ，ＶＳＰＣは、同期信号端子４９０、４９１
へもそれぞれ送出される。
【００３７】ここで、水平同期信号ＨＳＰＣ及び垂直同
期信号ＶＳＰＣの入出力について、図４を用いて説明す
る。水平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣ
は、バッファ６２，６１を介して同期信号端子４９０，
４９１及びスーパーインポーズ制御回路４２０中の図３
に示す所要回路へ与えられる。このバッファ６１，６２
はインピーダインズ変換・波形整形等の機能を有し、画
像処理装置が縦続接続される場合でも、上記同期信号の
的確な伝送に寄与する。また、水平同期信号ＨＳＰＣは
水平基準読出ドットクロック発生器４２１内のＰＬＬ回
路６３へ与えられ、ＣＰＵ６２０により指定された水平
画面全体の水平解像度を規定する信号として水平基準読
出ドットクロックＨＢＤＣＫが発生される。
【００３８】ＰＬＬ回路６３は図５に示されるように構
成される。つまり、信号線７０から水平同期信号ＨＳＰ
Ｃが位相比較器７１へ与えられ、また、Ｎ分周器７４の
出力が位相比較器７１へ与えられ、位相比較器７１では
これらの信号の位相比較を行って位相差に対応したパル
ス幅の信号を出力する。位相比較器７１の出力はローパ
スフィルタ７２に与えられ平滑化され、電圧制御発振器
（ＶＣＯ）７３へ与えられる。ＶＣＯ７３は与えられる
電圧に応じた周波数で発振し、これが水平基準読出ドッ
トクロックＨＢＤＣＫとされて各部へ送出されるととも
に、Ｎ分周器７４へ与えられ、水平同期信号ＨＳＰＣの
周波数にまで分周されて位相比較器７１へ戻される。こ
の結果、水平同期信号ＨＳＰＣに同期した水平基準読出
ドットクロックＨＢＤＣＫが作成される。
【００３９】図３のスーパーインポーズ制御回路４２０
における水平読出開始カウンタ４２２、水平６４クロッ
クカウンタ４２３及び水平読出回数カウンタ４２４は、
水平同期信号ＨＳＰＣによりそのカウント値がそれぞれ
リセットされる。さらに、同期端子５０８から到来する
垂直同期信号ＶＳＰＣは、３ポートＶＲＡＭ３１０のポ
ート１垂直クリアＶＣＬＲ１、ＮＯＲ回路４３３、垂直
読出オフセットカウンタ４２６、垂直ブランキング数カ
ウンタ４２７、垂直読出開始カウンタ４２８、垂直読出
回数カウンタ４２９、垂直読出ラインクロック発生器４
３０及び同期信号端子４９１へそれぞれ送出される。ま
た、垂直読出オフセットカウンタ４２６、垂直ブランキ
ング数カウンタ４２７、垂直読出開始カウンタ４２８お
よび垂直読出回数カウンタ４２９は、垂直同期信号ＶＳ
ＰＣによりそのカウント値がそれぞれリセットされる。
【００４０】水平基準読出ドットクロック発生器４２１
より発生された水平基準読出ドットクロック信号ＨＢＤ
ＣＫは、水平読出開始カウンタ４２２、水平６４クロッ
クカウンタ４２３、水平読出回数カウンタ４２４、垂直
読出オフセットカウンタ４２６に与えられると共に、ト
ライステート回路４３５を介して３ポートＶＲＡＭ３１
０のクロック信号ＨＤＣＫとして、３ポートＶＲＡＭ３
１０のポート１シフト信号端子ＣＫＲ１に送出される。
【００４１】また、水平読出ドットクロック発生器４２
５は、水平６４クロックカウンタ４２３からの水平読出
基準信号ＨＲＳＢを基準とし、水平同期信号ＨＳＰＣの
周波数のＮ1 倍の周波数の信号を出力するＰＬＬ回路に
より構成されており、水平読出ドットクロック信号ＨＤ
ＤＡを出力する。この水平読出ドットクロック発生器４
２５により発生された水平読出ドットクロック信号ＨＤ
ＤＡは、トライステート回路４３４を介して３ポートＶ
ＲＡＭ３１０のクロック信号ＨＤＣＫとして３ポートＶ
ＲＡＭ３１０のポート１シフト信号端子ＣＫＲ１及びＤ
−Ａ変換器４１０へ与えられ、ディジタルＲＧＢ信号Ｌ
ＳＭＥＭの読出クロック信号及びＤ−Ａ変換器４１０の
変換クロック信号として用いられる。
【００４２】図６は、スーパーインポーズ制御回路４２
０内の各回路の設定値の機能を示す説明図である。図６
に示すように、水平基準読出ドットクロック信号ＨＢＤ
ＣＫの周波数ｆHBDCK と、水平読出ドットクロック信号
ＨＲＤＣＫの周波数ｆHDDAの比（ｆHBDCK ／ｆHDDA）
は、ＶＲＡＭ３１０から読出される映像（図６（Ａ））
と、カラーＣＲＴ７０１に表示される映像（図６
（Ｂ））の水平方向の倍率ＫＨに等しい。従って、水平
読出ドットクロック信号ＨＤＤＡの周波数ｆHDDAを調整
することによって、カラーＣＲＴ７０１に表示される映
像を水平方向に拡大したり縮小したりすることが可能で
ある。換言すれば、水平読出ドットクロック発生器４２
５内のＰＬＬ回路の分周値Ｎ425 の値を調整することに
よって、映像を水平方向にスケーリングすることができ
る。
【００４３】垂直読出ラインクロック発生器４３０は、
垂直同期信号ＶＳＰＣに同期し、垂直同期信号ＶＳＰＣ
の周波数のＮ2 倍の周波数の信号を出力するＰＬＬ回路
により構成されており、垂直読出ラインクロック信号Ｖ
ＲＬＣＫを出力する。この垂直読出ラインクロック発生
器４３０により発生された垂直読出ラインクロック信号
ＶＲＬＣＫは、ＯＲ回路４３２を介して３ポートＶＲＡ
Ｍ３１０の垂直方向のアドレスであるラインアドレスを
進めるポート１ラインインクリメント端子ＩＮＣ１に与
えられると共に、ＯＲ回路４３２、ＮＯＲ回路４３３を
介してポート１出力イネーブルＲＥ１端子（負論理）へ
与えられる。
【００４４】図６に示すように、水平同期信号ＨＳＰＣ
の周波数ｆHSYNC と、垂直読出ラインクロック信号ＶＲ
ＬＣＫの周波数ｆVRLCK の比（ｆHSYNC ／ｆVRLCK ）
は、３ポートＶＲＡＭ３１０から読出された映像（図６
（Ａ））と、カラーＣＲＴ７０１に表示される映像（図
６（Ｂ））の垂直方向の倍率ＫＶに等しい。従って、垂
直読出ラインクロック信号ＶＲＬＣＫの周波数ｆVRLCK
を調整することによって、カラーＣＲＴ７０１に表示さ
れる映像を垂直方向に拡大・縮小することが可能であ
る。換言すれば、垂直読出ラインクロック発生器４３０
内のＰＬＬ回路の分周値Ｎ430 の値を調整することによ
って、映像を垂直方向にスケーリングすることができ
る。
【００４５】スーパーインポーズ制御回路４２０は、こ
れら水平基準読出ドットクロック信号ＨＢＤＣＫ、水平
読出ドットクロック信号ＨＤＤＡ及び垂直読出ラインク
ロック信号ＶＲＬＣＫにより、基本的な読出しタイミン
グを得ている。
【００４６】垂直読出オフセットカウンタ４２６は、３
ポートＶＲＡＭ３１０の読出ラインの開始オフセットラ
イン位置を決めるため、垂直同期信号ＶＳＰＣによりカ
ウント値がリセットされた後に、水平基準読出ドットク
ロック発生器４２１から出力される水平基準読出ドット
クロック信号ＨＢＤＣＫに同期しながら、３ポートＶＲ
ＡＭ３１０の垂直方向のラインアドレスを歩進する垂直
オフセット信号ＶＲＯＦＴをＯＲ回路４３２へ送出す
る。
【００４７】図６（Ａ）に示すように、垂直読出オフセ
ットカウンタ４２６の設定値Ｎ426は、３ポートＶＲＡ
Ｍ３１０から読出される映像部分（図中破線で囲む領
域）の垂直方向の開始位置を示している。
【００４８】垂直ブランキング数カウンタ４２７は映像
信号ＬＳＰＣの垂直バックポーチ領域を削除させるため
のカウンタ（図示せず）を含んでいる。このカウンタは
水平同期信号ＨＳＰＣのクロック数をカウントし、垂直
バックポーチ領域を過ぎると垂直ブランキング終了信号
ＶＢＥを垂直読出開始カウンタ４２８へ出力する。
【００４９】垂直読出開始カウンタ４２８は、垂直ブラ
ンキング数カウンタ４２７から送出される許可信号（垂
直ブランキング終了信号ＶＢＥ）を受けて、水平同期信
号ＨＳＰＣのクロック数をカウントし、３ポートＶＲＡ
Ｍ３１０からの垂直方向に対する読出開始許可信号（垂
直読出開始信号）ＶＲＳを垂直読出回数カウンタ４２９
へ出力する。
【００５０】図６（Ｃ）に示すように、垂直読出開始カ
ウンタ４２８の設定値Ｎ428 は、３ポートＶＲＡＭ３１
０から読出された映像がカラーＣＲＴ７０１の画面に表
示される際の、垂直方向の表示開始位置を規定する。
【００５１】垂直読出回数カウンタ４２９は、垂直読出
開始カウンタ４２８から送出される許可信号（制御信号
ＶＲＳ）を受けて、水平同期信号ＨＳＰＣのクロック数
をカウントし、３ポートＶＲＡＭ３１０からの垂直方向
に対する読出期間を示す信号、すなわち垂直読出回数信
号ＶＲＴをＡＮＤ回路４３１へ出力する。
【００５２】図６（Ｂ），（Ｃ）に示すように、垂直読
出回数カウンタ４２９の設定値Ｎ429 は、カラーＣＲＴ
７０１に表示される映像の垂直方向のライン数を規定す
る。
【００５３】以上に説明した垂直読出オフセットカウン
タ４２６、垂直ブランキング数カウンタ４２７、垂直読
出開始カウンタ４２８、垂直読出回数カウンタ４２９及
び垂直読出ラインクロック発生器４３０により、３ポー
トＶＲＡＭ３１０に対する垂直方向の読出し制御が行わ
れる。
【００５４】なお、垂直読出オフセットカウンタ４２６
がカウントする水平基準読出ドットクロック信号ＨＢＤ
ＣＫのクロック数Ｎ426 、垂直ブランキング数カウンタ
４２７がカウントする水平同期信号ＨＳＰＣのクロック
数Ｎ427 、垂直読出開始カウンタ４２８がカウントする
水平同期信号ＨＳＰＣのクロック数Ｎ428 、垂直読出回
数カウンタ４２９がカウントする水平同期信号ＨＳＰＣ
のクロック数Ｎ429 、垂直読出ラインクロック発生器４
３０内のＰＬＬ回路内のＮ分周器の値は、パーソナルコ
ンピュータ内のＣＰＵ６２０によってそれぞれ所要の値
に設定される。
【００５５】水平読出開始カウンタ４２２は、水平基準
読出ドットクロック発生器４２１から送出される水平基
準読出ドットクロック信号ＨＢＤＣＫのクロック数をカ
ウントし、３ポートＶＲＡＭ３１０の水平方向に対する
読出開始許可信号（水平読出開始信号ＨＲＳＡ）を水平
６４クロックカウンタ４２３へ送出する。
【００５６】図６（Ｃ）に示すように、水平読出開始カ
ウンタ４２２の設定値Ｎ422 は、３ポートＶＲＡＭ３１
０から読出された映像がカラーＣＲＴ７０１の画面に表
示される際の、水平方向の表示開始位置を規定する。
【００５７】水平６４クロックカウンタ４２３は水平読
出開始カウンタ４２２から送出される許可信号（水平読
出開始信号ＨＲＳＡ）を受けて、水平基準読出ドットク
ロック発生器４２１から出力される水平基準読出ドット
クロック信号ＨＢＤＣＫのクロック数をカウントする。
そして、そのカウント値が３ポートＶＲＡＭ３１０の読
出時の特性である６４クロックになると、水平読出基準
信号ＨＲＳＢを水平読出ドットクロック発生器４２５、
水平読出回数カウンタ４２４及びＡＮＤ回路４３１へ出
力する。
【００５８】水平読出回数カウンタ４２４は水平基準読
出ドットクロック発生器４２１から送出される水平基準
読出ドットクロック信号ＨＢＤＣＫのクロック数をカウ
ントし、３ポートＶＲＡＭ３１０の水平方向に対する読
出期間の許可信号（水平読出回数信号ＨＲＴ）をＡＮＤ
回路４３１へ送出する。
【００５９】図６（Ｂ），（Ｃ）に示すように、水平読
出回数カウンタ４２４の設定値Ｎ424 は、カラーＣＲＴ
７０１に表示される映像の水平方向のドット数を規定す
る。
【００６０】かくして、水平読出開始カウンタ４２２、
水平６４クロックカウンタ４２３及び水平読出回数カウ
ンタ４２４により、３ポートＶＲＡＭ３１０に対する水
平方向の読出制御が行われる。なお、水平基準読出ドッ
トクロック発生器４２１のＰＬＬ回路内の分周器の設定
値と、水平読出ドットクロック発生器４２５のＰＬＬ回
路内の分周器の設定値と、水平読出開始カウンタ４２２
がカウントする水平基準読出ドットクロック信号ＨＢＤ
ＣＫのクロック数Ｎ422 と、水平読出回数カウンタ４２
４がカウントする基準ドットクロック信号ＨＢＤＣＫの
クロック数Ｎ424 は、パーソナルコンピュータ内のＣＰ
Ｕ６２０によってそれぞれ所要の値に設定される。
【００６１】Ｃ．第１実施例における映像処理の内容：
図７は、本発明の第１実施例の処理内容を示す説明図で
あり、図８はその処理手順を示すフローチャートであ
る。なお、図８の処理は、メインメモリ６３０に格納さ
れたアプリケーションプログラムをＣＰＵ６２０が実行
することによって行なわれる。
【００６２】第１実施例の処理では、図７（Ａ）に示す
ように、カラーＣＲＴ７０１の１つのウィンドウ内の左
半分に、９人の異なるプロゴルファーの写真を静止画と
して表示する。そして、ユーザがマウス６４４を用いて
プロゴルファーの一人を選択する、ウィンドウの右半分
にそのプロゴルファーのゴルフスウィングを示す動画が
表示される。
【００６３】図８のステップＳ１では、ＣＰＵ６２０ま
たは映像転送コントローラ６８０が、静止画の映像デー
タを外部記憶媒体であるＣＤ−ＲＯＭ装置６８２から読
み出して第２のＶＲＡＭ３１０内の静止画領域ＳＩＡに
書き込む。第１のＶＲＡＭ６７０に記憶された映像デー
タはスーパーインポーズ制御回路４２０によって読み出
され、その映像信号がカラーＣＲＴ７０１に供給され
る。従って、ステップＳ１において第１のＶＲＡＭ３１
０に書き込まれた静止画がカラーＣＲＴ７０１に表示さ
れることになる。
【００６４】ステップＳ２では、ユーザが静止画として
表示された９人のプロゴルファーの中から一人を選択す
る。ステップＳ３では、選択されたゴルファーのスウィ
ングを示す動画映像データを、映像転送コントローラ６
８０がＣＤ−ＲＯＭ装置６８２から読み出して第２のＶ
ＲＡＭ３１０内の動画領域ＭＩＡに転送する。すると、
図７（Ｂ）に示すように、第２のＶＲＡＭ３１０内の動
画領域ＭＩＡ内に、ゴルファーのスウィングの動画が書
き込まれる。
【００６５】図７（Ｃ）に示すように、メインメモリ６
３０のウィンドウメモリ領域６３２には、ウィンドウ内
に表示される文字「ゴルフ教室」および「Ａプロのフォ
ーム」と、第２のＶＲＡＭ３１０内の映像をスーパーイ
ンポーズする領域を示すカラーキーデータＫＹとが書き
込まれている。ウィンドウメモリ領域６３２の映像デー
タは、ＣＰＵ６２０によって第１のＶＲＡＭ６７０に転
送される。なお、画面上に複数のウィンドウが開かれて
いる場合には、メインメモリ６３０内に複数のウィンド
ウメモリ領域が確保される。そして、それぞれのウィン
ドウメモリ領域内の映像データがＣＰＵ６２０によって
第１のＶＲＡＭ６７０に転送される。そして、第１のＶ
ＲＡＭ６７０に格納された映像データは、ビデオコント
ローラ６６０によって映像信号ＬＳＰＣとして読み出さ
れて映像処理回路８００に供給される。従って、カラー
キーデータＫＹを含む映像信号ＬＳＰＣが映像処理回路
８００に供給されることになる。
【００６６】カラーキーデータＫＹに対応する映像信号
ＬＳＰＣの信号レベルは、図２に示す基準電圧Ｖｒ以上
のレベルとなる。この結果、カラーキーデータＫＹが設
定された領域（スーパーインポーズ領域）では、電圧比
較回路５４０から比較される比較信号ＣＯＭＰがＬレベ
ルとなり、第２のＶＲＡＭ３１０から読み出された映像
信号ＬＳＤＡがビデオスイッチ５１０によって選択され
てカラーＣＲＴ７０１に供給される。一方、カラーキー
データＫＹが設定されていない領域では、ビデオコント
ローラ６６０によって第１のＶＲＡＭ６７０から読み出
された映像信号ＬＳＰＣが選択されてカラーＣＲＴ７０
１に表示される。要約すれば、カラーキーデータＫＹが
設定されているスーパーインポーズ領域では第２のＶＲ
ＡＭ３１０から読み出された映像が表示され、カラーキ
ーデータＫＹが設定されていない領域では第１のＶＲＡ
Ｍ６７０から読み出された映像が表示される。
【００６７】図９は、第１実施例における映像の位置と
サイズを示す説明図である。図９（Ａ）は、動画のサイ
ズＳＸ［ドット］，ＳＹ［ライン］を示している。図９
（Ｂ）は、第２のＶＲＡＭ３１０内における静止画領域
ＳＩＡと動画領域ＭＩＡを示している。静止画領域ＳＩ
Ａと動画領域ＭＩＡとを含む領域のサイズは、ＳＸＬ
［画素］，ＳＬＹ［ライン］である。図９（Ｃ）は、ウ
ィンドウメモリ領域６３２内のカラーキーデータ領域
（スーパーインポーズ領域）を示している。ウィンドウ
メモリ領域６３２の開始アドレス（オフセットアドレ
ス）を（Ｘ0 ，Ｙ0 ）とし、静止画のカラーキーデータ
領域の開始アドレス（左上点のアドレス）を（ＳＸ0 ，
ＳＹ0 ）とすると、その差分アドレス（ＳＸ0 −Ｘ0 ，
ＳＹ0 −Ｙ0 ）は（ＤＨ，ＤＹ）である。図９（Ｄ）
は、カラーＣＲＴ７０１における画面表示を示してい
る。ウィンドウＷ内における動画領域ＭＩＡのサイズは
ＭＨ［画素］，ＭＶ［ライン］であり、静止画領域ＳＩ
Ａと動画領域ＭＩＡとを含む領域のサイズはＭＨＬ［画
素］，ＭＶＬ［ライン］である。
【００６８】図９（Ａ）の動画を基準とした図９（Ｄ）
の動画の水平表示倍率ＫＨと垂直表示倍率ＫＶは、次式
で与えられる。 ＫＨ＝ＭＨ／ＳＸ …（１ａ） ＫＶ＝ＭＶ／ＳＹ …（１ｂ）
【００６９】また、ウィンドウＷ内の表示開始位置のア
ドレス（ＳＸ0 ，ＳＹ0 ）は次式で与えられる。 ＳＸ0 ＝Ｘ0 ＋ＤＨ …（２ａ） ＳＹ0 ＝Ｙ0 ＋ＤＶ …（２ｂ）
【００７０】カラーＣＲＴ７０１の画面上における静止
画領域ＳＩＡと動画領域ＭＩＡを含む領域の表示サイズ
ＭＨＬ，ＭＶＬは次式で与えられる。 ＭＨＬ＝ＳＸＬ×ＫＨ …（３ａ） ＭＶＬ＝ＳＹＬ×ＫＶ …（３ｂ）
【００７１】図６において説明したように、映像の水平
表示倍率ＫＨは、水平読出ドットクロック発生器４２５
（図３）内のＰＬＬ回路の分周値Ｎ425 の値を調整する
ことによって調整できる。また、映像の垂直倍率ＫＶ
は、垂直読出ラインクロック発生器４３０内のＰＬＬ回
路の分周値Ｎ430 の値を調整することによって調整でき
る。具体的には、これらの分周値Ｎ425 ，Ｎ430 の値
は、次式で与えられる。 Ｎ425 ＝ＮH0／ＫＨ …（４ａ） Ｎ430 ＝ＮV0／ＫＶ …（４ｂ）ここで、ＮH0は水平
表示倍率ＫＨが１となる時の分周値であり、ＮV0は垂直
表示倍率ＫＶが１となる時の分周値である。
【００７２】このように、この実施例では、ＰＬＬ回路
の分周値Ｎ425 ，Ｎ430 を調整することによって、ウィ
ンドウＷ内の静止画と動画とを同時に同じ倍率でスケー
リングすることができる。なお、水平表示倍率ＫＨと垂
直表示倍率ＫＶとは、それぞれ異なる値に設定すること
が可能である。
【００７３】なお、表示倍率ＫＨ，ＫＶを変更する際に
は、ＣＰＵ６２０がウィンドウメモリ領域６３２内のカ
ラーキーデータ領域をこれらの表示倍率ＫＨ，ＫＶに応
じてスケーリングする。ウィンドウメモリ領域６３２の
データ量はＶＲＡＭ内のデータ量に比べてかなり少ない
ので、ＣＰＵ６２０によってカラーキーデータ領域のス
ケーリングを高速に行なうことが可能である。
【００７４】Ｄ．第２実施例における映像処理の内容：
図１０は、本発明の第２実施例の処理内容を示す説明図
であり、図１１はその処理手順を示すフローチャートで
ある。なお、図１１の処理も、メインメモリ６３０に格
納されたアプリケーションプログラムをＣＰＵ６２０が
実行することによって行なわれる。
【００７５】第２実施例では、ネットワークに接続され
たコンピュータシステム間におけるテレビ電話システム
を実現している。コンピュータシステムとしては図１に
示すものを使用することができる。
【００７６】図１１のステップＳ１１では、ＣＰＵ６２
０が通話相手を選択するための静止画をハードディスク
装置６５４から読み出して第２のＶＲＡＭ３１０内の静
止画領域に書き込む。この結果、図１０（Ａ）に示すよ
うに、ウィンドウの左半分に通話相手を選択するための
９つの静止画が配列されて表示される。
【００７７】図１１のステップＳ１２では、ユーザ自身
の動画をウィンドウの右半分の動画領域に表示する。な
お、第２実施例では、ユーザ自身の動画を表示するため
のビデオカメラ（図示せず）が映像入力端子１０３（図
２）に接続されている。
【００７８】ステップＳ１３においてユーザが静止画か
ら通話相手を一人選択すると、ステップＳ１４におい
て、ＣＰＵ６２０がネットワークインタフェイス６５６
を介して選択された通話相手を呼出す。相手側との接続
が完了する（ステップＳ１５）と、図１０（Ｂ）に示す
ように、通話相手のコンピュータシステムから送信され
てきた通話相手の映像がウィンドウ内の静止画領域に表
示される（ステップＳ１６）。なお、通話相手の映像
は、ネットワークインタフェイス６５６を介してＣＰＵ
６２０に供給され、ＣＰＵ６２０によって第２のＶＲＡ
Ｍ３１０内の静止画領域に転送される。通話相手の映像
は、ネットワークインタフェイス６５６を介して間歇的
に供給されるので、半連続的な静止画（半動画）として
カラーＣＲＴ７０１上に表示される。なお、ユーザ自身
の映像も、ネットワークインタフェイス６５６を介して
通話相手のコンピュータシステムに間歇的に転送されて
いる。
【００７９】こうして、通話中（ステップＳ１７）に
は、通話相手の半連続的な静止画がウィンドウ内の静止
画領域に表示されるとともに、ユーザ自身の動画も動画
領域に表示されている。通話が終了すると、ステップＳ
１８において回線が切断されて（ステップＳ１８）図１
０（Ａ）の状態に復帰する。
【００８０】このように、第２実施例では、コンピュー
タシステムを利用したテレビ電話を容易に実現すること
ができる。この際、ウィンドウ内には通話相手の半連続
的な静止画のみでなく、ユーザ自身の動画も同時に表示
することができる。また、第１実施例と同様に、図９に
示すようにウィンドウ内の静止画と動画とを同時に同じ
倍率でスケーリングすることも可能である。
【００８１】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能であり、
例えば次のような変形も可能である。
【００８２】（１）上記実施例では、第１のＶＲＡＭ６
７０内に格納されたカラーキーデータＫＹに従って、第
２のＶＲＡＭ３１０から読み出された映像信号ＬＳＭＥ
Ｍを、第１のＶＲＡＭ６７０から読み出された映像信号
ＬＳＰＣに合成するようにしていた。しかし、第２のＶ
ＲＡＭ３１０から読み出された映像信号ＬＳＰＣを他の
映像信号と合成せずにカラーＣＲＴ７０１に与えるよう
にすることも可能である。この場合には、第１のＶＲＡ
Ｍ６７０を省略することも可能である。また、ＶＲＡＭ
３１０が、カラーＣＲＴ７０１における表示領域と１対
１に対応するメモリ空間を有することになり、ＶＲＡＭ
がフレームメモリとして使用されることになる。
【図面の簡単な説明】
【図１】この発明の一実施例としてのコンピュータシス
テムの構成を示すブロック図。
【図２】映像処理回路８００の内部構成を示すブロック
図。
【図３】スーパーインポーズ制御回路４２０とその周辺
回路の詳細なブロック回路図。
【図４】スーパーインポーズ制御回路４２０における水
平同期信号ＨＳＰＣ及び垂直同期信号ＶＳＰＣの入出力
回路を示す説明図。
【図５】ＰＬＬ回路６３の構成を示すブロック図。
【図６】スーパーインポーズ制御回路４２０内の各回路
の設定値の機能を示す説明図。
【図７】本発明の第１実施例における処理内容を示す説
明図。
【図８】本発明の第１実施例における処理手順を示すフ
ローチャート。
【図９】第１実施例における映像の位置とサイズを示す
説明図。
【図１０】第２実施例における処理内容を示す説明図。
【図１１】本発明の第２実施例における処理手順を示す
フローチャート。
【図１２】表示デバイスの１つのウィンドウ内に静止画
と動画が同時に表示された状態を示す説明図。
【符号の説明】
６１，６２…バッファ ６２，６１…バッファ ６３…ＰＬＬ回路 ７１…位相比較器 ７２…ローパスフィルタ ７３…電圧制御発振器（ＶＣＯ） ７４…Ｎ分周器 １０１…音声入力端子 １０２…音声出力端子 １０３…映像入力端子 １１０…音声信号選択回路 １２０…音量制御回路 １３０…映像信号選択回路 １４０…映像信号デコーダ ２１０…ＡＤ変換器 ２２０…デジタイズ制御回路 ３１０…ビデオＲＡＭ（第１の映像メモリ） ３２０…映像データ選択回路 ３３０…映像メモリ制御信号選択回路 ３４０…書込制御回路 ３５０…読出制御回路 ３６０…ＦＩＦＯメモリ ３７０…ＦＩＦＯ読出制御回路 ４１０…ＤＡ変換器 ４２０…スーパーインポーズ制御回路 ４２１…水平基準読出ドットクロック発生器 ４２２…水平読出開始カウンタ ４２４…水平読出回数カウンタ ４２５…水平読出ドットクロック発生器 ４２６…垂直読出オフセットカウンタ ４２７…垂直ブランキング数カウンタ ４２８…垂直読出開始カウンタ ４２９…垂直読出回数カウンタ ４３０…垂直読出ラインクロック発生器 ４３１…ＡＮＤ回路 ４３２…ＯＲ回路 ４３３…ＮＯＲ回路 ４３４…トライステート回路 ４３５…トライステート回路 ４５１…ＡＮＤ回路 ４９０，４９１…同期信号端子 ５０６…色信号入力端子 ５０７，５０８…同期端子 ５１０…ビデオスイッチ ５４０…電圧比較回路 ６１０…バス ６２０…ＣＰＵ（プロセッサ） ６３０…メインメモリ ６３２…ウィンドウメモリ領域 ６４０…周辺コントローラ ６４２…キーボード ６４４…マウス ６５０…複合Ｉ／Ｏポート ６５２…フロッピディスク装置 ６５４…ハードディスク装置 ６５６…ネットワークインタフェイス ６６０…ビデオコントローラ ６７０…ビデオＲＡＭ（第１の映像メモリ） ６８０…映像転送コントローラ ６８２…ＣＤ−ＲＯＭ装置 ７０１…カラーＣＲＴ ７１０…テレビチューナ ７１１…テレビアンテナ ８００…映像処理回路（映像処理部）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 5/36 ５２０ 9377−5Ｈ Ｇ０９Ｇ 5/36 ５２０Ｅ Ｈ０４Ｎ 5/262 Ｈ０４Ｎ 5/262

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータシステムの表示デバイスに
    動画と静止画とを同時に表示する方法であって、（ａ）
    静止画映像信号を映像メモリ内の静止画領域に書込む工
    程と、（ｂ）前記映像メモリ内の動画領域に動画映像信
    号を書込むとともに、前記映像メモリに書込まれている
    映像信号を読み出しつつ映像のスケーリングを行ない、
    スケーリング後の映像信号を表示デバイスに供給するこ
    とによって、スケーリングされた動画と静止画を表示デ
    バイスに表示する工程と、を備える映像表示方法。
  2. 【請求項２】 コンピュータシステムの表示デバイスに
    動画と静止画とを同時に表示する方法であって、（ａ）
    表示デバイスの表示画面に対応したメモリ空間を有する
    第１の映像メモリ内に、スーパーインポーズ領域を示す
    キーデータを書込む工程と、（ｂ）第２の映像メモリ内
    の静止画領域に静止画映像信号を書込む工程と、（ｃ）
    前記第２の映像メモリ内の動画領域に動画映像信号を連
    続的に書込みつつ、前記第２の映像メモリに書き込まれ
    ている第１の映像信号を読み出す工程と、（ｄ）前記第
    １の映像信号で表わされる映像のスケーリングを行なう
    ことによって、第２の映像信号を求める工程と、（ｅ）
    前記第１の映像メモリから読み出された第３の映像信号
    で表わされる映像の前記スーパーインポーズ領域内に前
    記第２の映像信号を合成することによって、第４の映像
    信号を求める工程と、（ｆ）前記第４の映像信号を表示
    デバイスに供給することによって、スケーリングされた
    動画と静止画を表示デバイスに表示する工程と、を備え
    る映像表示方法。
JP20767095A 1995-07-21 1995-07-21 映像表示方法および装置 Expired - Fee Related JP3562049B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20767095A JP3562049B2 (ja) 1995-07-21 1995-07-21 映像表示方法および装置
US08/684,483 US5990860A (en) 1995-07-21 1996-07-19 Apparatus for varying scale of a video still and moving image signal with key data before superimposing it onto a display signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20767095A JP3562049B2 (ja) 1995-07-21 1995-07-21 映像表示方法および装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003371763A Division JP3855988B2 (ja) 2003-10-31 2003-10-31 映像表示方法
JP2003371769A Division JP4089590B2 (ja) 2003-10-31 2003-10-31 映像表示方法

Publications (2)

Publication Number Publication Date
JPH0934426A true JPH0934426A (ja) 1997-02-07
JP3562049B2 JP3562049B2 (ja) 2004-09-08

Family

ID=16543625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20767095A Expired - Fee Related JP3562049B2 (ja) 1995-07-21 1995-07-21 映像表示方法および装置

Country Status (2)

Country Link
US (1) US5990860A (ja)
JP (1) JP3562049B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034792B2 (en) 1999-11-29 2006-04-25 Seiko Epson Corporation RAM-incorporated driver, and display unit and electronic equipment using the same
US7050032B2 (en) 1999-11-29 2006-05-23 Seiko Epson Corporation Ram-incorporated driver, and display unit and electronic equipment using the same
JP4825875B2 (ja) * 2005-11-17 2011-11-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 時間変化する低解像度の画像データと共に高解像度の画像データを表示する方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889670A (en) 1991-10-24 1999-03-30 Immersion Corporation Method and apparatus for tactilely responsive user interface
US5825308A (en) * 1996-11-26 1998-10-20 Immersion Human Interface Corporation Force feedback interface having isotonic and isometric functionality
US6219032B1 (en) * 1995-12-01 2001-04-17 Immersion Corporation Method for providing force feedback to a user of an interface device based on interactions of a controlled cursor with graphical elements in a graphical user interface
US6028593A (en) 1995-12-01 2000-02-22 Immersion Corporation Method and apparatus for providing simulated physical interactions within computer generated environments
US6300936B1 (en) 1997-11-14 2001-10-09 Immersion Corporation Force feedback system including multi-tasking graphical host environment and interface device
US20050041132A1 (en) * 1996-12-02 2005-02-24 Nikon Corporation Electronic camera
JP3791728B2 (ja) * 1998-06-03 2006-06-28 コナミ株式会社 ゲーム画面の表示制御方法、ゲームシステムおよびコンピュータ読み取り可能な記録媒体
JP2000083201A (ja) * 1998-09-04 2000-03-21 Sony Corp 映像機器
AU743537B2 (en) * 1998-12-24 2002-01-31 Canon Kabushiki Kaisha Method of adding a sub-image to, and linking audio with, a plurality of video frames within a sequence thereof
US8429699B2 (en) * 1999-12-14 2013-04-23 Arturo A. Rodriguez Systems and methods for resource-adaptive processing of scaled video and graphics
JP3797838B2 (ja) 1999-12-15 2006-07-19 三菱電機株式会社 画像表示装置
TW502532B (en) * 1999-12-24 2002-09-11 Sanyo Electric Co Digital still camera, memory control device therefor, apparatus and method for image processing
US7262778B1 (en) 2000-02-11 2007-08-28 Sony Corporation Automatic color adjustment of a template design
US7058903B1 (en) 2000-02-11 2006-06-06 Sony Corporation Image database jog/shuttle search
EP1128656A3 (en) * 2000-02-21 2002-01-09 Fujitsu Limited Image photographing system having data management function, data management device and storage medium
JP2001282218A (ja) * 2000-03-31 2001-10-12 Pioneer Electronic Corp 画像処理装置
JP2002084540A (ja) * 2000-06-28 2002-03-22 Canon Inc 画像処理装置、画像処理方法、電子カメラ、及び、プログラム
JP2002044559A (ja) * 2000-07-31 2002-02-08 Sony Corp 画像処理方法および画像処理装置
JP4978760B2 (ja) * 2000-08-23 2012-07-18 ソニー株式会社 画像処理方法および画像処理装置
US7176929B1 (en) * 2001-07-17 2007-02-13 National Semiconductor Corporation Low cost animated sequence function for low cost OSD devices
US7623114B2 (en) 2001-10-09 2009-11-24 Immersion Corporation Haptic feedback sensations based on audio output from computer devices
US20040204127A1 (en) * 2002-06-24 2004-10-14 Forlines Clifton L. Method for rendering with composited images on cellular telephones
US7179171B2 (en) * 2002-06-24 2007-02-20 Mitsubishi Electric Research Laboratories, Inc. Fish breeding toy for cellular telephones
US20030191766A1 (en) * 2003-03-20 2003-10-09 Gregory Elin Method and system for associating visual information with textual information
US7280095B2 (en) * 2003-04-30 2007-10-09 Immersion Corporation Hierarchical methods for generating force feedback effects
US7742036B2 (en) 2003-12-22 2010-06-22 Immersion Corporation System and method for controlling haptic devices having multiple operational modes
JP4416606B2 (ja) * 2004-09-07 2010-02-17 キヤノン株式会社 表示制御装置及び表示制御方法、プログラム、記憶媒体
US8054513B2 (en) * 2005-07-20 2011-11-08 Brother Kogyo Kabushiki Kaisha Image displaying method, image display apparatus and facsimile apparatus for displaying effective data on display screen
JP5499030B2 (ja) * 2008-08-11 2014-05-21 イマージョン コーポレーション 音楽ゲームのための触覚的に使用可能にしたゲーム周辺機器
JP4857351B2 (ja) * 2009-02-06 2012-01-18 キヤノン株式会社 画像表示装置
JP2014153531A (ja) * 2013-02-08 2014-08-25 Panasonic Liquid Crystal Display Co Ltd 表示装置
KR102591581B1 (ko) * 2016-01-07 2023-10-20 삼성전자주식회사 촬영 디바이스 및 그 제어 방법
CN110035688B (zh) * 2016-12-21 2022-01-07 奥林巴斯株式会社 摄像装置和内窥镜系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159582A (ja) * 1986-01-06 1987-07-15 Sony Corp テレビジヨン受像機
US4899292A (en) * 1988-03-02 1990-02-06 Image Storage/Retrieval Systems, Inc. System for storing and retrieving text and associated graphics
US5387945A (en) * 1988-07-13 1995-02-07 Seiko Epson Corporation Video multiplexing system for superimposition of scalable video streams upon a background video data stream
US5402174A (en) * 1988-09-18 1995-03-28 Canon Kabushiki Kaisha Camera apparatus having focus detecting sensitivity based on absolute focal length
US5014128A (en) * 1989-04-24 1991-05-07 Atronics International Inc. Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor
US5327156A (en) * 1990-11-09 1994-07-05 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
JPH0685144B2 (ja) * 1990-11-15 1994-10-26 インターナショナル・ビジネス・マシーンズ・コーポレイション オーバレイ及びアンダレイの選択的制御装置
US5264837A (en) * 1991-10-31 1993-11-23 International Business Machines Corporation Video insertion processing system
US5742329A (en) * 1992-10-26 1998-04-21 Canon Kabushiki Kaisha Image pickup system and communication system for use in video conference system or the like
US5404437A (en) * 1992-11-10 1995-04-04 Sigma Designs, Inc. Mixing of computer graphics and animation sequences
US5500933A (en) * 1993-04-28 1996-03-19 Canon Information Systems, Inc. Display system which displays motion video objects combined with other visual objects
AU668043B2 (en) * 1993-05-21 1996-04-18 Sega Enterprises, Ltd. Image processing device and method
AU1258195A (en) * 1993-11-17 1995-06-06 Collegeview Method and apparatus for displaying three-dimensional animated characters upon a computer monitor's screen
JP3185505B2 (ja) * 1993-12-24 2001-07-11 株式会社日立製作所 会議録作成支援装置
US5583536A (en) * 1994-06-09 1996-12-10 Intel Corporation Method and apparatus for analog video merging and key detection
US5696527A (en) * 1994-12-12 1997-12-09 Aurvision Corporation Multimedia overlay system for graphics and video
US5592236A (en) * 1995-06-01 1997-01-07 International Business Machines Corporation Method and apparatus for overlaying two video signals using an input-lock

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034792B2 (en) 1999-11-29 2006-04-25 Seiko Epson Corporation RAM-incorporated driver, and display unit and electronic equipment using the same
US7050032B2 (en) 1999-11-29 2006-05-23 Seiko Epson Corporation Ram-incorporated driver, and display unit and electronic equipment using the same
JP4825875B2 (ja) * 2005-11-17 2011-11-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 時間変化する低解像度の画像データと共に高解像度の画像データを表示する方法

Also Published As

Publication number Publication date
US5990860A (en) 1999-11-23
JP3562049B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
JP3562049B2 (ja) 映像表示方法および装置
US5914728A (en) Motion image display apparatus
US5517612A (en) Device for scaling real-time image frames in multi-media workstations
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
JP4646446B2 (ja) 映像信号処理装置
JP3419046B2 (ja) 映像表示装置
WO1998040874A1 (fr) Synthetiseur d'image, convertisseur d'image et procedes
JP3451722B2 (ja) 映像データ転送装置
JPH05216463A (ja) 画像データ処理装置
JPH0775014A (ja) 映像表示装置、マルチ画面表示システム及び拡大処理回路
GB2165719A (en) Split-screen display arrangement
JP2001128089A (ja) マルチスクリーン用画面合成装置
JP4089590B2 (ja) 映像表示方法
JP2002500478A (ja) ネットワーク・アプリケーション・データのテレビジョン表示においてフリッカを減らす方法及び装置
JP3855988B2 (ja) 映像表示方法
JP3484763B2 (ja) 映像データ転送装置およびコンピュータシステム
JP3562050B2 (ja) 映像処理方法およびコンピュータシステム
JP4280368B2 (ja) 画像処理装置
JP3593715B2 (ja) 映像表示装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JP3536373B2 (ja) 映像表示装置
JPH07225562A (ja) 走査変換装置
JPH05173530A (ja) 多入力映像信号表示装置
JP3894173B2 (ja) 映像データ転送を行うコンピュータシステム
JPH0359696A (ja) 画像信号の合成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees