JP3699373B2

JP3699373B2 - ビデオ表示システム

Info

Publication number: JP3699373B2
Application number: JP2001228467A
Authority: JP
Inventors: ドナルドヘンリーウイリス，; バースアランキヤンフイールド，
Original assignee: Thomson Consumer Electronics Inc
Current assignee: Technicolor USA Inc
Priority date: 1990-06-01
Filing date: 2001-07-27
Publication date: 2005-09-28
Anticipated expiration: 2020-09-28
Also published as: JP3310667B2; EP0532635A1; EP0532667B1; PT97808B; AU7907391A; TR25549A; CN1057140A; DE69126665D1; DE69130610D1; CN1057138A; DE69128784T2; CN1034544C; PT97811B; EP1130909A2; KR100195363B1; SG55018A1; DE69132822D1; MY106812A; HU225277B1; WO1991019378A1

Description

【０００１】
【発明の属する技術分野】
この発明はテレビジョンの分野に関し、特に、ワイド・フォーマット表示比のスクリーンを有するテレビジョンに関するものである。今日のテレビジョンのほとんどのものは、水平な幅対垂直の高さが４：３のフォーマット表示比を持っている。ワイド・フォーマット表示比は映画の表示フォーマット比、例えば１６：９により近く対応する。この発明は直視型テレビジョン及び投写型テレビジョンの両方に適用可能である。
【０００２】
【発明の背景】
４：３、しばしば４×３とも称するフォーマット表示比を持つテレビジョンは、単一のビデオ信号源（ソース）と複数のビデオ信号源を表示する方法に限界がある。実験的なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマットの表示比で放送される。多くの視聴者は、４×３フォーマット表示比は、映画におけるより広いフォーマット表示比よりも良くないと考える。ワイド・フォーマット表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド・フォーマット表示比の信号源を対応するワイド・フォーマットの形で表示することができる。このようなワイド・フォーマット表示比のテレビジョン画面では、映画は、切り詰められたり、歪められたりすることなく、映画そのもののように見える。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場合、あるいは、テレビジョンのプロセッサによっても、切り詰める必要がない。
【０００３】
ワイド・フォーマット表示比（表示フォーマット比）のテレビジョンは、通常のフォーマット表示比信号とワイド・フォーマット表示比信号の両方を種々の形で表示すること、及びこれらのフォーマットの信号を多画面表示の形で表示するのに適している。しかし、ワイド・フォーマット表示比のスクリーンを用いることには多くの問題が伴う。そのような問題の中で一般的なものには、複数の信号源のフォーマット表示比の変更、非同期ではあるが同時表示されるビデオ信号源から一致したタイミング信号を生成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号から高解像度の画面を生成することがある。このような問題は、この発明によるワイドスクリーン・テレビジョンにおいて解決される。この発明の種々の構成によるワイドスクリーン・テレビジョンは、同じまたは異なるフォーマット表示比を有する単一及び複数ビデオ信号源から高解像度の単一及び複数画面表示を、選択可能なフォーマット表示比で表示できる。
【０００４】
ワイド・フォーマット表示比を持つテレビジョンは、飛越し走査形式及び非飛越し走査形式の両方で、かつ、基本的な、即ち、標準の水平走査周波数及びその倍数の両方でビデオ信号を表示するテレビジョン・システムに使用できる。例えば、標準ＮＴＳＣビデオ信号は、各ビデオ・フレームの、各々が約１５，７３４Ｈｚの基本的、即ち、標準水平走査周波数のラスタ走査によって生成される相続くフィールドをインタレースすることにより表示される。ビデオ信号に関するこの基本的走査周波数は、ｆ_Ｈ、１ｆ_Ｈあるいは１Ｈというように種々の呼び方がなされる。１ｆ_Ｈ信号の実際の周波数はビデオの方式が異なれば変わる。テレビジョン装置の画質を改善する努力によって、ビデオ信号を順次に非飛越し走査形式で表示するためのシステムが開発された。順次走査では、各表示フレームは、飛越しフォーマットの２つのフィールドの１つを走査するために割り当てられた時間と同じ時間で走査する必要がある。フリッカのないＡＡ−ＢＢ表示は、各フィールドを連続して２度走査することを要する。それぞれの場合において、水平走査周波数は標準の水平周波数の２倍としなければならない。このような順次走査表示あるいは無フリッカ表示用の走査周波数は、２ｆ_Ｈとか２Ｈとか色々な呼び方がされている。例えば、米国の標準による２ｆ_Ｈ走査周波数は、約３１，４６８Ｈｚである。
【０００５】
通常のフォーマット表示比を有するテレビジョン装置を、例えば２つのビデオ源からの２つの画面というような複数画面の表示が行えるようにすることができる。これらのビデオ源は、テレビジョンのチューナ、ビデオ・カセット・レコーダのチューナ、ビデオ・カメラ、その他である。しばしばピクチャ・イン・ピクチャ（画面内画面）（ＰＩＰ）と称されるモードでは、テレビジョンのチューナが、スクリーンあるいは表示領域の大部分を占める画面を供給し、副ビデオ源が、概して、大きい方の画面の境界内に入る小さい挿入画面を供給する。ワイドスクリーン・テレビジョン装置におけるＰＩＰ表示モードが図１（ｃ）に示されている。多くの場合、挿入画面は多数の異なる位置に配置させることができる。ワイドスクリーン・テレビジョン装置では、この他の表示モードも可能で、画面外画面（ピクチャ・アウトサイド・ピクチャ）（ＰＯＰ）と呼ばれるものがある。このモードでは、数枚の挿入副画面が主画面と共通の境界を共有するようにできる。ワイドスクリーン・テレビジョン装置におけるＰＯＰモードを図１（ｆ）に示す。別の表示モードは、しばしばチャンネル走査と呼ばれるもので、各々が異なるチャンネル源から供給される多数の小さな画面が、静止画面（フリーズ・フレーム）合成（モンタージュ）として、スクリーンを埋める。この場合、少なくともサイズに関して主となる画面はない。ワイドスクリーン・テレビジョン装置におけるチャンネル走査表示モードが図１（ｉ）に示されている。
【０００６】
水平走査は、ワイドスクリーン・テレビジョン装置においては、通常のテレビジョン装置の場合と同じ時間で行われる。しかし、水平走査の距離はワイドスクリーン・テレビジョンの場合の方が大きい。そのために、画面が水平方向に伸び、表示画面中の画像に相当なアスペクト比歪みが生じてしまう。なお、この明細書中で用語「アスペクト比」は画面の歪を説明するときのみ使用する。従って、通常の４×３フォーマット表示比のビデオ信号を、例えば、１６×９ともいう１６：９のフォーマット表示比を持つような、ワイドスクリーン・テレビジョン装置上に表示する時には、問題が生じる。これらの特定のフォーマット表示比では、４／３倍の水平方向の伸び、即ち、伸張が生じる。これは、例えば、ＰＩＰあるいはＰＯＰのように、４×３フォーマット表示比を持つ画面を主画面及び副画面として表示する際の１つの問題である。また、これは、主画面が、テレビジョン装置の表示手段に合致する１６×９のフォーマット表示比を持つビデオ信号源からのものである場合においてもＰＩＰ及びＰＯＰモードで問題となる。
【０００７】
通常のテレビジョン装置においてＰＩＰ及びチャンネル走査を実現できる、一般に画面内画面プロセッサと呼ばれることもあるデジタル回路がある。このような画面内画面プロセッサの１つは、ＣＰＩＰチップと呼ばれ、トムソン・コンシューマ・エレクトロニクス・インコーポレイテッドから入手できる。このＣＰＩＰチップは、インディアナ州インディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーポレイテッドから入手できる「The CTC １４０ Picture in Picture（ＣＰＩＰ）Technical Training Manual (ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニングマニュアル）」に更に詳しく記載されている。このような画面内画面プロセッサは、例えば、ＰＩＰ、ＰＯＰ及びチャンネル走査などの特殊な表示モードをワイドスクリーン・テレビジョン装置で実施するには不適である。副ビデオ源からこのような画面内画面プロセッサによって生成された副画面を外部スピードアップ回路を用いずに、ワイドスクリーン・テレビジョン装置で表示すると、副画面は前述したように幾何学形状的歪みを受けてしまう。直視型であれ、投写型であれ、広い映像管の広い水平走査のために、この副画面は４／３倍の水平方向の伸張を呈する。外部スーピードアップ回路を用いた場合には、副画面はアスペクト比歪みを伴うことなく表示されるが、スクリーン全体、あるいは、副表示用として割当てられたスクリーンの部分を満たすことはない。
【０００８】
従って、本発明の主たる目的は、受信ビデオ信号の画面のフォーマット表示比とは異なるフォーマット表示比を有するビデオ表示装置上に受信ビデオ信号の画面を、重大な画像の歪みを生じさせないような形態で表示することである。そのために、本願発明に従って、ビデオ信号のサンプルが非対称的にデシメート（間引き）されてその画面が水平および垂直の両方向に非対称的に変更または圧縮され、次いでそれがメモリに記憶される。
【０００９】
【発明の概要】
この発明の構成によれば、ＰＯＰの外に、例えば、ＰＩＰやチャンネル走査などの、通常のテレビジョン装置で現在得られるような特殊表示モードを実施できるワイドスクリーン・テレビジョン装置が提供される。この発明のこの態様によれば、ワイドスクリーン・テレビジョンには、ビデオ信号、例えば、副ビデオ信号を、後で表示した時に副画面が全くアスペクト比歪みを呈することがないような形に歪ませるための信号プロセッサが設けられる。この信号プロセッサによって与えられる歪みは、一般的にいうと、非対称圧縮として実施される。ここに、非対称圧縮とは表示フォーマットの幅に対する圧縮係数と高さに対する圧縮係数が異なる（等しくない）ような圧縮形式を意味するものとする。その圧縮係数は、副ビデオ信号とワイドスクリーン・テレビジョン装置の相対的なフォーマット表示比によって決まる。１６：９のフォーマット表示比を有するテレビジョン装置に４：３のフォーマット表示比を有する副ビデオ信号を表示するために、副画面は、水平方向に４：１の係数で圧縮され、垂直方向には３：１の係数で圧縮される。異なるフォーマット表示比、例えば、２：１、を有するテレビジョン装置では、水平圧縮係数は垂直圧縮係数の１．５倍となろう。この非対称圧縮により幾何学的に歪んだ画面が生成され、この画面は次いで画面内画面プロセッサに付設されたビデオメモリに記憶することができる。非対称に圧縮された副画面が、画面内画面の通常の動作によってメモリから読出されると、その結果生成される副画面は、ＰＩＰであろうが、ＰＯＰであろうが、チャンネル走査、その他であれ、全くアスペクト比歪みがなく、また、意図した目的に合致した適正なサイズとなる。より広いテレビジョン映像管での走査によって行われる水平伸張は、ビデオ・メモリに記憶される前に施された余分な圧縮、即ち、非対称な部分を丁度打ち消す。
【００１０】
この発明の構成によるテレビジョン装置、例えば、ワイドスクリーン・テレビジョン装置は、第１の幅対高さ比（フォーマット表示比）を持つビデオ表示器を持っている。このビデオ表示器は直視型映像管でもよいし、あるいは、スクリーンと共に使用する投写型映像管とすることができる。第１のチューナまたはジャックが第１の画面を表す第１のビデオ信号を供給する。第２のチューナまたはジャックが、第１のフォーマット表示比と異なる第２の幅対高さ比を有する第２の画面を表す第２のビデオ信号を供給する。第１の信号処理回路が第２のビデオ信号をデジタル化し、このデジタル化した信号を水平及び垂直に異なる周波数でサブサンプル（ｓｕｂｓａｍｐｌｅ）することにより、第２の画面を非対称に歪ませる。ビデオメモリが、非対称に歪まされた画面のサブサンプルされたビデオのライン（線）を、第１のビデオ信号のライン部分と組み合わせる前に、記憶する。第２の信号処理回路が、第１と第２の画面を同時に、かつ第２の画面をアスペクト比歪みを伴うことなく表示するために、第１のビデオ信号中のビデオのラインの部分を非対称に圧縮された第２の画面のビデオのラインと組み合わせる。
【００１１】
副ビデオ信号に対する水平及び垂直圧縮の選択可能な係数を与えることのできる画面内画面プロセッサを提供することが、この発明の別の構成である。そのような画面内画面プロセッサは、異なるフォーマット表示比を有するテレビジョン装置と共に、また、必ずしもワイドスクリーンの全領域を利用するとは限らない動作モードを有するようなテレビジョン装置と共に用いることができる。この発明のこの態様に従う非対称圧縮は、チップに実施でき、また、既存の画面内画面処理チップを改造して実現できる。
【００１２】
この発明の構成による、ビデオ表示装置、例えば、ワイドスクリーン・テレビジョン装置のためのビデオ信号プロセッサは、ある幅対高さフォーマット表示比を有する画面を規定するビデオ信号をデジタル化する回路と、画面のアスペクト比歪みを制御するためにそれぞれ第１と第２の係数で画面の幅と高さを選択的に変更するための回路とを備えている。選択的変更回路は、デジタル化されたビデオ信号を水平及び垂直にそれぞれ第１と第２の周波数でサブサンプルする。出力回路が、ビデオ表示装置で表示するために、出力としてアスペクト比制御された画面を生成する。メモリ回路が、出力の生成に先立って、アスペクト比制御された画面のビデオ・ラインを記憶する。マルチプレクス（多重化）回路が、画面の同時表示を行うために、第２のビデオ信号中のビデオ・ラインの部分をアスペクト比制御された画面のビデオ・ラインと組み合わせる。第１と第２の係数は選択的変更回路、例えば、マイクロプロセッサによって供給される。
【００１３】
【発明の実施の形態】
図１のそれぞれは、この発明の異なる構成に従って実現できる単一及び複数画面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のために選んだこれらのものは、この発明の構成に従うワイドスクリーン・テレビジョンを構成するある特定の回路の記述を容易にするためのものである。図示と、説明の便宜上、一般に、ビデオ源、あるいは、ビデオ信号に関する通常の表示フォーマットの幅対高さ比は４×３であるとし、一般に、ビデオ源、あるいは、ビデオ信号に関するワイドスクリーン表示フォーマットの幅対高さ比は、１６×９であるとする。この発明の構成は、これらの定義によって制限されるものではない。
【００１４】
図１（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるいは、投写型テレビジョンを示す。１６×９フォーマット表示比画面が４×３フォーマット表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。これを一般にレターボックス（郵便受け）フォーマットと呼ぶ。この場合、観察される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１６×９フォーマット表示比の源が伝送に先立って変換されて、４×３フォーマット表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かなりの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、レターボックス・フォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすことができるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これらの３つの方法のどれも特に魅力的であるとはいえない。
【００１５】
図１（ｂ）は１６×９のスクリーンを示す。１６×９のフォーマットの表示比のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。１６×９フォーマット表示比のレターボックス画面（この画面自体は、４×３フォーマット表示比信号の形であるが）は、ライン・ダブリン（線倍化）法またはライン・アディション（線追加）法によって順次走査して、充分な垂直解像度を有する大きな表示画面とすることができる。この発明によるワイドスクリーン・テレビジョンは、主ビデオ源、副ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フォーマット表示比信号を表示できる。
【００１６】
図１（ｃ）は、４×３フォーマット表示比の挿入画面が挿入表示されている１６×９フォーマット表示比の主信号を示す。主及び副のビデオ信号が両方共、１６×９フォーマット表示比源である場合は、挿入画面も１６×９フォーマット表示比を持つ。挿入画面は多数の異なる位置に表示することができる。
【００１７】
図１（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されている表示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、これは、当然ながら、１６×９とも４×３とも異なる。このような表示領域に、水平あるいは垂直歪みを伴うことなく４×３フォーマット表示比源を表示するためには、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰込む（squeeze) ことによるある程度のアスペクト比歪みを我慢するなら、画面のもっと多くの部分を表示できる。水平方向の詰め込みの結果、画面中の事物は垂直方向に細長くなる。この発明のワイドスクリーン・テレビジョンは、アスペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪みを伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行うことができる。
【００１８】
副ビデオ信号処理路にデータ・サンプリング制限があると、主ビデオ信号からの表示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消するために種々の方法を開発できる。
【００１９】
図１（ｅ）は、４×３フォーマットの表示比画面が１６×９フォーマット表示比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが左右両側に現れている。
【００２０】
図１（ｆ）は、１つの大きな４×３フォーマット表示比画面と３つの小さい４×３フォーマット表示比画面が同時に表示される表示フォーマットを示す。大きい画面の周辺の外側の小さい画面は、時には、ＰＩＰ、即ち、画面内画面（親子画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＰまたは画面内画面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの表示フォーマットに用いられている。ワイドスクリーン・テレビジョンに２つのチューナが設けられている場合、両方共内部に設けられている場合、１つが内部に、１つが外部、例えば、ビデオ・カセット・レコーダに設けられている場合でも、表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画面と３つの小画面の位置を図１（ｇ）に示すように切換えることも可能である。
【００２１】
図１（ｈ）は、４×３フォーマット表示比画面を中央に表示して、６つの小さい４×３フォーマット表示比画面を両側に縦列に表示した別のものを示す。上述したフォーマットと同様、２つのチューナを備えたワイドスクリーン・テレビジョンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フォーマットで表示されることになる。
【００２２】
図１（ｉ）は、１２の４×３フォーマット表示比画面の碁盤目状表示フォーマットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理路の数によって決まる。
【００２３】
図１に示した種々のフォーマットは一例であって、限定的なものではなく、残りの図面に示され、以下に詳述するワイドスクリーン・テレビジョンによって実現できる。
【００２４】
この発明の構成によるワイドスクリーン・テレビジョンで、２ｆ_Ｈ水平走査用とされたものの全体的なブロック図が図２に示されており、全体を１０で示されている。テレビジョン１０は、概略的に言えば、ビデオ信号入力部２０、シャーシまたはＴＶマイクロプロセッサ２１６、ワイドスクリーン・プロセッサ３０、１ｆ_Ｈ−２ｆ_Ｈ変換器４０、偏向回路５０、ＲＧＢインタフェース６０、ＹＵＶ−ＲＧＢ変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び、電源７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は、説明の便宜を図るためのものであって、このような回路相互間の物理的位置関係を限定することを意図するものではない。
【００２５】
ビデオ信号入力部２０は、異なるビデオ源からの複数の複合ビデオ信号を受信するようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択的に切換えることができる。ＲＦスイッチ２０４は２つのアンテナ入力ＡＮＴ１とＡＮＴ２を持っている。これらの入力は無線放送アンテナによる受信とケーブルからの受信の両方のための入力を表わす。ＲＦスイッチ２０４は、第１のチューナ２０６と第２のチューナ２０８に、どちらのアンテナ入力を供給するかを制御する。第１のチューナ２０６の出力は、ワンチップ２０２への入力となる。ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデオ制御に関係する多数の機能を果たす。図示のワンチップは産業用のＴＡ７７７７である。第１のチューナ２０６からの信号からワンチップで生成されたベースバンドビデオ信号ＶＩＤＥＯＯＵＴはビデオ・スイッチ２００とワイドスクリーン・プロセッサ３０のＴＶ１入力への入力となる。ビデオ・スイッチ２００への他のベースバンドビデオ入力はＡＵＸ１とＡＵＸ２で示されている。これらの入力は、ビデオ・カメラ、レーザ・ディスク・プレーヤ、ビデオ・テープ・プレーヤ、ビデオ・ゲーム等に用いることができる。シャーシまたはＴＶマイクロプロセッサ２１６によって制御されるビデオ・スイッチ２００の出力は切換えビデオ（ＳＷＩＴＣＨＥＤＶＩＤＥＯ）と示されている。このＳＷＩＴＣＨＥＤＶＩＤＥＯはワイドスクリーン・プロセッサ３０へ別の入力として供給される。
【００２６】
図３を参照すると、ワイドスクリーン・プロセッサ中のスイッチＳＷ１は、Ｙ／Ｃデコーダ２１０への入力となるＳＥＬＣＯＭＰＯＵＴビデオ信号として、ＴＶ１信号と切換えビデオ（ＳＷＩＴＣＨＥＤＶＩＤＥＯ）信号の一方を選択する。Ｙ／Ｃデコーダ２１０は適応型ラインくし形フィルタの形で実現できる。Ｙ／Ｃデコーダ２１０へは、さらに２つのビデオ源Ｓ１とＳ２も入力される。Ｓ１とＳ２の各々は異なるＳ−ＶＨＳ源を表わし、各々、別々のルミナンス信号及びクロミナンス信号から成っている。このＹ／Ｃデコーダの一部として組込まれているような、あるいは、別のスイッチとして実現してもよいスイッチがＴＶマイクロプロセッサ２１６に応答して、Ｙ＿Ｍ及びＣ＿ＩＮとして示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見なされ、主信号路に沿って処理される。＿Ｍあるいは＿ＭＮを含む信号表記は主信号路を表わす。クロミナンス信号Ｃ＿ＩＮはワイドスクリーン・プロセッサによって、再びワンチップに返され、色差信号Ｕ＿Ｍ及びＶ＿Ｍが生成される。ここで、Ｕは（Ｒ−Ｙ）と同等のものを表わし、Ｖは（Ｂ−Ｙ）と同等である。Ｙ＿Ｍ、Ｕ＿Ｍ及びＶ＿Ｍ信号は、その後の信号処理のために、ワイドスクリーン・プロセッサ３０でデジタル形式に変換される。
【００２７】
機能的にはワイドスクリーン・プロセッサ３０の一部と定義される第２のチューナ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃデコーダ２２０への入力として、ＴＶ２信号とＳＷＩＴＣＨＥＤＶＩＤＥＯ信号の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型ラインくし形フィルタとして実施できる。スイッチＳＷ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロミナンス出力と、それぞれＹ＿ＥＸＴとＣ＿ＥＸＴで示す外部ビデオ源のルミナンス及びクロミナンス信号の一方を選択する。Ｙ＿ＥＸＴ及びＣ＿ＥＸＴ信号は、Ｓ−ＶＨＳ入力Ｓ１に対応する。Ｙ／Ｃデコーダ２２０とスイッチＳＷ３とＳＷ４は、いくつかの適応型ラインくし形フィルタで行われているように、組合わせてもよい。スイッチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信号路に沿って処理される。選択されたルミナンス出力はＹ＿Ａとして示されている。＿Ａ、＿ＡＸ及び＿ＡＵＸを含む信号表記は副信号路に関して用いられている。選択されたクロミナンスは色差信号Ｕ＿ＡとＶ＿Ａに変換される。Ｙ＿Ａ信号、Ｕ＿Ａ信号及びＶ＿Ａ信号は、その後の信号処理のためにデジタル形式に変換される。主及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フォーマットの異なる部分についてのビデオ源選択をどのようにするかについての融通性が大きくなる。
【００２８】
Ｙ＿Ｍに対応する複合同期信号ＣＯＭＰＳＹＮＣがワイドスクリーン・プロセッサ３０から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウントダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン・プロセッサ３０に供給されるＶＥＲＴＩＣＡＬＲＥＳＥＴ（垂直リセット）信号を発生する。ワイドスクリーン・プロセッサ３０は、ＲＧＢインタフェース６０に供給される内部垂直リセット出力信号ＩＮＴＶＥＲＴＲＳＴＯＵＴを発生する。ＲＧＢインタフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給される選択された垂直同期成分ＳＥＬ＿ＶＥＲＴ＿ＳＹＮＣである。副ビデオ信号の水平及び垂直同期信号は、ワイドスクリーン・プロセッサ中の同期分離器２５０によって生成される。
【００２９】
１ｆ_Ｈ−２ｆ_Ｈ変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越し信号に変換する働きをする。例えば、水平ラインの各々が２度表示されるとか、あるいは、同じフィールド中の隣接水平ラインの補間によって付加的な水平ラインの組が生成される。いくつかの例においては、前のラインを用いるか、補間したラインを用いるかは、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決められる。変換回路４０はビデオＲＡＭ４２０と関連して動作する。このビデオＲＡＭ４２０は、順次表示を行うために、フレームの１またはそれ以上のフィールドを記憶するために用いられる。変換されたビデオ・データは、Ｙ＿２ｆ_Ｈ、Ｕ＿２ｆ_Ｈ及びＶ＿２ｆ_Ｈ信号として、ＲＧＢインタフェース６０に供給される。
【００３０】
図１５に詳細に示されているＲＧＢインタフェース６０は、表示のための、ビデオ信号入力部２０による変換ビデオ・データまたは外部ＲＧＢビデオ・データの選択ができるようにする。外部ＲＧＢ信号は２ｆ_Ｈ走査用に適合させられたワイドフォーマット表示比信号とする。主信号の垂直同期成分はワイドスクリーン・プロセッサによってＲＧＢインタフェースに対し、内部垂直リセット出力（ＩＮＴＶＥＲＴＲＳＴＯＵＴ）として供給されて、選択された垂直同期（ｆ_Ｖｍまたはｆ_Ｖｅｘｔ）を偏向回路５０に供給できるようにする。このワイドスクリーン・テレビジョンの動作によって、内部／外部制御信号ＩＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用者による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極線管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース回路６０は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検出する。ＷＳＰマイクロプロセッサ３４０は、また外部ＲＧＢ信号に対するカラー及び色調制御を行う。
【００３１】
ワイドスクリーン・プロセッサ３０は、副ビデオ信号の特殊な信号処理を行う画面内画面（ピクチャ・イン・ピクチャ）プロセッサ３２０を含んでいる。画面内画面という用語は、時には、ＰＩＰあるいはピクス・イン・ピクス（pix-in pix）と省略される。ゲート・アレー３００が、図１（ａ）〜図１（ｉ）の例で示されているような、種々の表示フォーマットで主及び副ビデオ信号データを組合わせる。画面内画面回路３２０とゲート・アレー３００はワイドスクリーン・マイクロプロセッサ（ＷＳＰ μＰ）３４０の制御下にある。マイクロプロセッサ３４０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直列バスは、データ、クロック信号、イネーブル信号及びリセット信号用の４本の信号ラインを含んでいる。ワイドスクリーン・プロセッサ３０は、また、３レベルのサンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセット信号（ＣＯＭＰＯＳＩＴＥＶＥＲＴＩＣＡＬＢＬＡＮＫＩＮＧ／ＲＥＳＥＴ Signal）を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の信号として生成してもよい。複合ブランキング信号はビデオ信号入力部によってＲＧＢインタフェースに供給される。
【００３２】
図１４にさらに詳細に示す偏向回路５０はワイドスクリーン・プロセッサから垂直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆ_Ｈ水平同期信号を、また、ワイドスクリーン・プロセッサから付加的な制御信号を受けとる。この付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ピン調整に関するものである。偏向回路５０は２ｆ_Ｈフライバックパルスをワイドスクリーン・プロセッサ３０、１ｆ_Ｈ−２ｆ_Ｈ変換器４０及びＹＵＶ−ＲＧＢ変換器２４０に供給する。
【００３３】
ワイドスクリーン・テレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源により付勢するようにできる電源７０によって生成される。
【００３４】
ワイドスクリーン・プロセッサ３０を図３により詳細に示す。ワイドスクリーン・プロセッサの主要な成分は、ゲート・アレー３００、画面内画面回路３０１、アナログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワイドスクリーン・プロセッサ・マイクロプロセッサ（ＷＳＰ μＰ）３４０及びワイドスクリーン出力エンコーダ２２７である。１ｆ_Ｈおよび２ｆ_Ｈシャーシの両方に共通のワイドスクリーン・プロセッサの詳細な部分、例えば、ＰＩＰ回路、が図４に示されている。ＰＩＰ回路３０１の重要な部分を構成する画面内画面プロセッサ３２０は図５により詳細に示されている。また、図６には、ゲート・アレー３００がより詳細に示されている。図３に示した、主及び副信号路の部分を構成する多数の素子については、既に詳細に記述した。
【００３５】
第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されている。また、第２のチューナ２０８はＷＳＰ μＰ３４０と共に動作する。ＷＳＰ μＰ３４０は入／出力Ｉ／Ｏ部３４０Ａとアナログ出力部３４０Ｂとを含んでいる。Ｉ／Ｏ部３４０Ａは色調（ティント）制御信号とカラー制御信号、外部ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチＳＷ１〜ＳＷ６用の制御信号を供給する。Ｉ／Ｏ部は、また、偏向回路と陰極線管を保護するために、ＲＧＢインタフェースからのＥＸＴＳＹＮＣＤＥＴ信号をモニタする。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４、２５６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を供給する。
【００３６】
ゲート・アレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイドスクリーン表示、例えば、図１の異なる部分に示されているものの１つを作る働きをする。ゲート・アレー用のクロック情報は、低域通過フィルタ３７６と協同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はアナログ形式で、Ｙ＿Ｍ、Ｕ＿Ｍ及びＶ＿Ｍで示した信号として、ＹＵＶフォーマットでワイドスクリーン・プロセッサに供給される。これらの主信号は、図４により詳細に示すアナログ−デジタル変換器３４２と３４６によってアナログからデジタル形式に変換される。
【００３７】
カラー成分信号は、上位概念的な表記Ｕ及びＶによって示されており、これらは、Ｒ−Ｙまたは、Ｂ−Ｙ信号、あるいは、Ｉ及びＱ信号に付すことができる。システムクロック周波数は１０２４ｆ_Ｈ（これは約１６ＭＨｚである）なので、サンプルされたルミナンスの帯域幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００ＫＨｚ、あるいは、広帯域のＩ信号でも、１．５ＭＨｚに制限されているので、カラー成分データのサンプリングは、１つのアナログ−デジタル変換器と１つのアナログ・スイッチで行うことができる。このアナログ・スイッチ、即ち、マルチプレクサ３４４のための選択ラインＵＶ＿ＭＵＸは、システム・クロックを２で除して得た８ＭＨｚの信号である。１クロック幅のライン開始ＳＯＬパルスが、各水平ビデオ・ラインの始点でこの信号を同期的に０にリセットする。ついで、ＵＶ＿ＭＵＸラインは、その水平ラインを通して、各クロックサイクル毎に状態が反転する。ラインの長さはクロックサイクルの偶数倍なので、いったん初期化されると、ＵＶ＿ＭＵＸの状態は、中断されることなく、０、１、０、１・・・と変化する。アナログ−デジタル変換器３４２と３４６から出力されるＹ及びＵＶデータストリームは、アナログ−デジタル変換器が各々、１クロックサイクルの遅延を持っているので、シフトされている。このデータシフトに対応するために、主信号処理路３０４からのクロック・ゲーティング情報も同じように遅延させられなければならない。このクロック・ゲーティング情報が遅延していないと、削除が行われた時、ＵＶデータは正しく対をなすように組合わされない。この点は、各ＵＶ対が１つのベクトルを表すので、重要なことである。１つのベクトルからのＵ成分は、他のベクトルからのＶ成分と対にすると、カラーシフトが生じてしまう。この対にする代わりに先行する対からのＶサンプルは、その時のＵサンプルと共に削除される。このＵＶマルチプレクス法は、各カラー成分（Ｕ、Ｖ）サンプル対に対して２つのルミナンスサンプルがあるので、２：１：１と称される。Ｕ及びＶの双方に対するナイキスト周波数はルミナンスのナイキスト周波数の２分の１に実効的に減じられる。従って、ルミナンス成分に対するアナログ−デジタル変換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、カラー成分に対するアナログ−デジタル変換器の出力のナイキスト周波数は４ＭＨｚとなる。
【００３８】
ＰＩＰ回路及び／またはゲート・アレーは、データ圧縮をしても副データの解像度が増強されるようにする手段を含むことができる。例えば、対（ペアド）ピクセル圧縮及びディザリングとデ（逆）ディザリングを含む、多くのデータ減縮及びデータ回復構想が開発されている。さらに、ビット数が異なる異なったディザリング・シーケンスや、ビット数が異なる異なった対ピクセル圧縮が考えられている。多数の特定のデータ減縮及び回復構想の１つをＷＳＰ μＰ３４０によって選択して、各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするようにすることができる。
【００３９】
ゲート・アレー３００は、ＦＩＦＯ３５６と３５８として実現できるライン・メモリと協同して動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サンプル（リサンプル）するために使用される。別に設けた補間器によって、副信号を再サンプルできる。ゲート・アレー中のクロック及び同期回路が主及び副信号を組合わせて、Ｙ＿ＭＸ、Ｕ＿ＭＸ及びＶ＿ＭＸ成分を有する１つの出力ビデオ信号を作ることを含む、主及び副の両信号のデータ操作を制御する。上記出力成分はデジタル−アナログ変換器３６０、３６２及び３６４によってアナログ形式に変換される。Ｙ、Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換のために、１ｆ_Ｈ−２ｆ_Ｈ変換器４０に供給される。また、Ｙ、Ｕ及びＶ信号はエンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャックに、ワイド・フォーマット表示比出力信号Ｙ＿ＯＵＴ＿ＥＸＴ＿／Ｃ＿ＯＵＴ＿ＥＸＴが生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲート・アレーからのＣ＿ＳＹＮＣ＿ＭＮと、ＰＩＰ回路からのＣ＿ＳＹＮＣ＿ＡＵＸから選択する。スイッチＳＷ６は、ワイドスクリーン・パネル出力用の同期信号として、Ｙ＿ＭとＣ＿ＳＹＮＣ＿ＡＵＸのどちらかを選択する。
【００４０】
表示の解像度を改善するために、飛び越し走査されたビデオ信号を順次走査フォーマットで表示することが望まれる場合がある。このような変換は、通常の４×３フォーマット表示比の表示に用いられる従来技術に従って行うことができる。再び図２を参照すると、ワイドスクリーン・テレビジョン１０には、飛越し走査されたＮＴＳＣ表示を順次走査表示に変換するために必要なタイミング信号を発生するための１ｆ_Ｈ−２ｆ_Ｈ変換器４０が設けられている。順次走査表示においては、例えば、ビデオＲＡＭ４２０を連続フィールドを記憶するために用いて、連続フィールドからのラインが時間的に順次表示され、あるいは、補間されて新しいラインが形成するようにすることができる。
【００４１】
図１４には、偏向回路５０が詳細に示されている。回路５００は、異なる表示フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直のサイズを調整するために設けられている。線図的に示すように、定電流源５０２が垂直ランプ・キャパシタ５０４を充電する一定量の電流ＩＲＡＭＰを供給する。トランジスタ５０６が垂直ランプキャパシタに並列に結合されており、垂直リセット信号に応じて、このキャパシタを周期的に放電させる。いかなる調整もしなければ、電流ＩＲＡＭＰは、ラスタに最大可能な垂直サイズを与える。これは、図１（ａ）に示すような、拡大４×３フォーマット表示比信号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大きさに対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流源５０８がＩＲＡＭＰから可変量の電流ＩＡＤＪを分流させて、垂直ランプ・キャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電流源５０８は、垂直サイズ制御回路によって生成された、例えば、アナログ形式の、垂直サイズ調整信号に応答する。垂直サイズ調整回路５００は手動垂直サイズ調整回路５１０から独立しており、この手動垂直サイズ調整は、ポテンショメータあるいは背面パネル調整ノブによって行うことができる。いずれの場合でも、垂直偏向コイル５１２は、画面を表示器上にマッピングするために、適切な大きさの駆動電流を受ける。水平偏向は、位相調整回路５１８、左右ピン補正回路５１４、２ｆ_Ｈ位相ロックループ５２０及び水平出力回路５１６によって与えられる。
【００４２】
図１５には、ＲＧＢインタフェース回路６０がより詳しく示されている。最終的に表示される信号が、１ｆ_Ｈ−２ｆ_Ｈ変換器４０の出力と外部ＲＧＢ入力から選択される。ここで述べるワイドスクリーン・テレビジョンを説明するために、外部ＲＧＢ入力をワイドフォーマット表示比の順次走査源であるとする。外部ＲＧＢ信号とビデオ信号入力部２からの複合ブランキング信号がＲＧＢ−ＹＵＶ変換器６１０に入力される。外部ＲＧＢ信号に対する外部２ｆ_Ｈ複合同期信号が外部同期信号分離器６００に入力される。垂直同期信号の選択はスイッチ６０８によって行われる。水平同期信号の選択はスイッチ６０４によって行われる。ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４、６０６、６０８の各々はＷＳＰ μＰ３４０によって生成される内部／外部制御信号に応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは利用者の選択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオンされていない時に、使用者が不用意にそのような外部源を選択した場合、あるいは、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生じさせる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を検出する。この外部同期信号がない場合には、スイッチ無効化制御信号が各スイッチ６０４、６０６、６０８に送られ、外部ＲＧＢ源からの信号がない時に、このような外部ＲＧＢ源が選択されることを防止する。ＲＧＢ−ＹＵＶ変換器６１０も、ＷＳＰ μＰ３４０から色調及びカラー制御信号を受ける。
【００４３】
この発明の構成によるワイドスクリーン・テレビジョンを、図示はしていないが、２ｆ_Ｈ水平走査の代わりに１ｆ_Ｈ水平走査で実施することもできる。１ｆ_Ｈ回路を用いれば、１ｆ_Ｈ−２ｆ_Ｈ変換器もＲＧＢインタフェースも不要となる。従って、２ｆ_Ｈ走査周波数の外部ワイドフォーマット表示比ＲＧＢ信号の表示のための手段はなくなることになる。１ｆ_Ｈ回路用のワイドスクリーン・プロセッサと画面内画面プロセッサは非常に類似したものとなる。ゲート・アレーは実質的に同じでよいが、全ての入力と出力を用いることはないであろう。ここに記載する種々の解像度増強構想は、一般的に言って、テレビジョンが１ｆ_Ｈ走査で動作しようと、２ｆ_Ｈ走査で動作しようと関係なく採用できる。
【００４４】
図４は、１ｆ_Ｈ及び２ｆ_Ｈシャーシの両方について同じとすることができる、図３に示したワイドスクリーン・プロセッサ３０をさらに詳細に示すブロック図である。Ｙ＿Ａ、Ｕ＿Ａ及びＶ＿Ａ信号が、解像度処理回路３７０を含むことのできる画面内画面プロセッサ３２０の入力となる。この発明の一態様によるワイドスクリーン・テレビジョンは、ビデオの伸張及び圧縮ができる。図１にその一部を示した種々の複合表示フォーマットにより実現される特殊効果は画面内画面プロセッサ３２０によって生成される。このプロセッサ３２０は、解像度処理回路３７０からの解像度処理されたデータ信号Ｙ＿ＲＰ、Ｕ＿ＲＰ及びＶ＿ＲＰを受信するように構成できる。解像度処理は常に必要なわけではなく、選択された表示フォーマット中に行われる。図５に、画面内画面プロセッサ３２０がさらに詳細に示されている。画面内画面プロセッサの主要成分は、アナログ−デジタル変換器部３２２、入力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング及び制御部３２８、及びデジタル−アナログ変換部３３０である。タイミング及び制御部３２８の詳細が図９に示されている。
【００４５】
画面内画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロニクス・インコーポレーテッドにより開発された基本ＣＰＩＰチップを改良したものとして実施できる。多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊効果は、図１（ｃ）に示すような、大きい画面上に小さい画面が置かれたものである。基本ＣＰＩＰチップはワイドスクリーン・テレビジョンと共に用いられるように改変されなかったし、また、ワイドスクリーン・テレビジョンと共に使用するには適していない。これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、また、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するように切換えられる。小画面はスクリーン上の任意の位置に動かすこともできるし、あるいは、多数の予め定められた位置に移させることができる。ズーム効果は、小画面のサイズを、例えば、多数の予め設定されたサイズの任意のものへ大きくしたり小さくする。ある点において、例えば、図１（ｄ）に示す表示フォーマットの場合、大小の画面は同じ大きさとなる。
【００４６】
単一画面モード、例えば、図１（ｂ）、図１（ｅ）あるいは図１（ｆ）に示すモードの場合、使用者は、その単一画面の内容を、例えば、１.０：１〜５.１：１の比の範囲でステップ状にズーム・インすることができる。ズームモードでは、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の画像を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画面、大きい画面あるいはズームした画面を静止画面（静止画面フォーマット）として表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリーン上に表示するストロボ・フォーマットが可能となる。フレームの繰返し率は、１秒につき３０フレームから０フレームまで変えることができる。
【００４７】
この発明の別の構成によるワイドスクリーン・テレビジョンで使用される画面内画面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で、ビデオ・スピードアップ回路を用いない場合は、広い１６×９スクリーンを走査することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、アスペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部スピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がスクリーン全体に表示されない。
【００４８】
基本ＣＰＩＰチップと異なり、この発明の構成に従う画面内画面プロセッサ３２０は、複数の選択可能な表示モードの１つで、ビデオ・データを非対称に圧縮するように変更されている。水平次元の圧縮は垂直次元の圧縮と異なる。この動作モードの一例では、画面は水平方向に４：１で圧縮され、垂直方向には３：１で圧縮される。非対称に圧縮されたビデオデータは、副信号を主信号に同期させるために一部使用されるフィールド・メモリとして働くビデオＲＡＭに記憶される。この非対称圧縮モードにより、ビデオＲＡＭからのデータが通常のテレビジョンによる表示のために普通に読出される場合には、アスペクト比歪みを有する画面が生成されるであろう。画面中の事物は水平方向に詰め込まれて表示されることになろう。しかし、このデータがワイドスクリーン・テレビジョン、特に１６×９のフォーマット表示比のスクリーンを有するテレビジョンでの表示のために普通に読出された場合には、画面中の事物は正しく現れる。図１（ｉ）は非対称圧縮だけを用いて生成された画面の例である。その画面はスクリーンを満たし、画像アスペクト比歪みはない。この発明のこの態様による非対称圧縮モードを用いると、外部スピードアップ回路を用いることなく、１６×９のスクリーン上に特別の表示フォーマットを生成することが可能となる。
【００４９】
図９は、例えば、上述したＣＰＩＰチップを変更した画面内画面プロセッサのタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うためのデシメーション（間引き）回路３２８Ｃを含んでいる。このデシメーション回路３２８Ｃが図１０〜図１２に詳細に示されている。
【００５０】
図１０は水平圧縮を行うための回路のブロック図である。この回路は、ＭＯＤ＿Ｎ＿ＣＮＴＲ１で示したカウンタ８５０によって形成されるデシメーション回路を用いている。Ｎ入力の数値は水平Ｎ係数ＨＯＲ＿Ｎ＿ＦＡＣＴＯＲである。水平Ｎ係数は、ＰＩＰあるいはＰＯＰとして表示するために、副信号のビデオデータによって表される画面のサイズをどの程度縮小するかに関係付けられており、従って、ライン中のピクセルがサブサンプルされる率を表している。ロード値入力への数値入力は“０”にセットされる。リップル・キャリアウト（ｒｉｐｐｌｅｃａｒｒｙｏｕｔ）ＲＣＯ出力は水平ライン・サンプル・イネーブル信号である。図１１は垂直圧縮を行うための回路のブロック図である。この回路は、ＭＯＤ＿Ｎ＿ＣＮＴＲ２で示したカウンタ８５８によって形成されたデシメーション回路を利用している。Ｎ入力における数値が垂直Ｎ係数ＶＥＲＴ＿Ｎ＿ＦＡＣＴＯＲである。この垂直Ｎ係数も、ＰＩＰあるいはＰＯＰとして表示するために、副信号のビデオデータによって表された画面のサイズをどの程度縮小するかに関係付けられているが、この場合は、何本の水平ラインがサブサンプルのために選ばれるかを表している。ロード値入力への数値入力は垂直Ｎ係数に基づく数値計算によって決められる。この垂直Ｎ係数は“２”に加算され、その結果は“２”で除算され、この除算の結果は、上側／下側フィールド形式信号Ｕ／Ｌ＿ＦＩＥＬＤ＿ＴＹＰＥによってゲートされる。カウンタ８５８の出力は垂直ライン・サンプル・イネーブル信号である。
【００５１】
水平及び垂直Ｎ係数は図１２に示す回路８５９によって生成される。この入力は“０”から“７”までの範囲にあるＮ＿ＦＡＣＴＯＲ値である。各Ｎ値は、図１３の表に示されているような、水平及び垂直圧縮比の対に対応する。Ｎ係数はＷＳＰ μＰ３４０によって供給される。回路８５９はマルチプレクサ８６２と８６４、及び、対“６”比較回路８６０とを含んでいる。“６”以外のＮ係数の各々に関しては、水平及び垂直圧縮比は対称であり、これはマルチプレクサの“０”入力によって生じる。Ｎ係数が“６”の時は、マルチプレクサの“１”入力が出力としてゲートされる。これらの入力により水平４：１、垂直３：１の非対称な圧縮が行われる。
【００５２】
デシメーション回路のカウンタは整数デシメータとして示されている。しかし、水平圧縮係数が垂直圧縮係数の４／３であれば、処理は画像を整数の増分（インクリメント）で圧縮することに限られない。また、非対称圧縮は１６×９のフォーマット表示比を持つワイドスクリーン関係に限るはない。例えば、フォーマット表示比が２：１であった場合は、水平圧縮係数は垂直圧縮係数の３／２となる。
【００５３】
また、ワイドスクリーン・テレビジョンは、ＣＰＩＰチップによる副ビデオデータの対称圧縮を必要とする動作モードを持つこともある。そのような動作モードの１つは、レターボックス・モードで、このモードでは、図１（ａ）に示すようなビデオ源に対応するために、垂直高さが大きくされる。１６×９の映画を含む４×３レターボックス型のビデオ源では、垂直走査は、標準すなわち正規の垂直高さの場合の約４／３になる。従って、画面の約１／３が、例えばラスタが垂直方向に中心合わせされている場合には、頂部の約１／６と底部の約１／６とが、実効的に切り詰められる。４×３フォーマット表示比の、レターボックス信号の黒い境界バーは画面の約１／３、即ち、頂部の約１／６と底部の約１／６、からなる。同時に、ワイドスクリーン表示に必要なより広い水平偏向のために、画面が水平に約４／３の係数で引き延ばされる。ワイドスクリーン表示は、４／３垂直過走査（ｏｖｅｒｓｃａｎ）によって画面が垂直に引き延ばされる時の係数とほぼ同じ係数で、画面を水平に引き延ばす。画面が実質的に対称に伸張されることにより、実質的にいかなる画面アスペクト比歪みも生じないようになる。同時に、垂直過走査によって切り詰められた画面部分が、レターボックス信号の黒い境界バーに実質的に相当することが分かる。その結果、通常のフォーマット表示比信号からの画面が、実質的に画面内容を失うことなく、また、実質的に画像アスペクト比歪みを生じることなく、ワイドフォーマット表示比のスクリーン全体に表示される。このような場合、垂直過走査による垂直伸張が、比率において、ワイドスクリーン水平偏向走査による水平伸張に整合するので、ＰＩＰあるいはＰＯＰはＣＰＩＰチップによる対称圧縮で処理できる。
【００５４】
圧縮比の制御も、図１６及び図１７に示すように、ＷＳＰ μＰ３４０の制御下で、完全にプログラマブルな汎用デシメーション回路によって行うことができる。水平圧縮係数は図１６に示す回路によって生成することができる。この回路は加算結合部（ジャンクション）８６６、８個のＯＲゲートのアレー８６８、及びラッチ８７０を含む。アレー８６８の８ビット出力の各ビットは、Ｈ＿ＲＥＳＥＴが生起した時にＨＩとなる。Ｈ＿ＲＥＳＥＴ信号が低の時は、アレー８６８の出力は、加算結合部８６６の出力であるアレーへの入力と等しい。垂直圧縮係数は図１７に示す回路によって生成される。この回路は加算結合部８７２、マルチプレクサ８７４及びラッチ８７６を含む。各回路において、加算回路のキャリイン（ｃａｒｒｙｉｎ）ＣＩ入力は、一定の論理高信号用の電圧に結合されている。各回路において、加算回路のキャリアウト（ｃａｒｒｙｏｕｔ）ＣＯ出力は、それぞれのサンプル・イネーブル信号である。図１７において、マルチプレクサへの１入力は、一定の論理低信号用の接地電位に接続されている。水平及び垂直圧縮係数はＷＳＰ μＰ３４０によって供給することができる。
【００５５】
全スクリーンＰＩＰモードでは、自走発振器３４８と共に働く画面内画面プロセッサ３２０は、例えば適応形ラインくし形フィルタとすることのできるデコーダからＹ／Ｃ入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の全スクリーン・モードのために、画面内画面プロセッサで処理される。例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期パルスは、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを有し、また、ビデオ源間の同期とは係わりなく切換えられるので、何度も中断するであろう。従って、サンプルクロック及び読出し／書込みビデオＲＡＭクロックは自走発振器３４８によって決められる。静止及びズーム・モード用には、サンプル・クロックは入来ビデオの水平同期パルスにロックされる。これらの特別なケースでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。
【００５６】
再び図４を参照すると、画面内画面プロセッサ３２０からのアナログ形式のＹ、Ｕ、ＶおよびＣ＿ＳＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ再符号化することができる。エンコーダ回路３６６は３.５８ＭＨｚ発振器３８０と協同して動作する。このＹ／Ｃ＿ＰＩＰ＿ＥＮＣ信号は、再符号化Ｙ／Ｃ成分を主信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示せず）に接続してもよい。この点以後、ＰＩＰ符号化Ｙ、Ｕ、Ｖおよび同期信号が、シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モードは、主信号路中の補間器及びＦＩＦＯの動作に基づくＰＩＰのズーム・モードの実行に適している。
【００５７】
さらに図５を参照すると、画面内画面プロセッサ３２０は、アナログ−デジタル変換部３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６、タイミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んでいる。一般に、画面内画面プロセッサ３２０は、ビデオ信号をデジタル化してルミナンス（Ｙ）及び色差信号（Ｕ、Ｖ）とし、その結果をサブサンプルして、上述したような１メガビットのビデオＲＡＭ３５０に記憶させる。画面内画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビットのメモリ容量を持つが、これは、８ビットサンプルでビデオデータの１フィールド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルのサンプル当たりのビット数を少なくすることは、全体を通じて８ビットサンプルで処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味する。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題とはならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズの場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデータの量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構想を選択的に実施することができる。例えば、対ピクセル圧縮及びディザリングと逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されている。逆ディザリング回路は、ビデオＲＡＭ３５０の下流、例えば、以下に詳述するように、ゲート・アレーの副信号路中に配置する。さらに、異なるビット数を伴う異なるディザリングと逆ディザリング・シーケンス、及び、異なるビット数の異なる対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示ビデオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つをＷＳＰ μＰによって選ぶことができる。
【００５８】
ルミナンス及び色差信号は、８：１：１の６ビットＹ、Ｕ、Ｖ形式で記憶される。即ち、各成分は６ビットサンプルに量子化される。色差サンプルの各対に対し８個のルミナンスサンプルがある。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆ_Ｈクロックでサンプルされる。即ち、ビデオＲＡＭ３５０に記憶されているデータは入来する副ビデオ源に対しオーソゴナルにはサンプルされない。これが、基本ＣＰＩＰ法のフィールド同期の基本的な限界である。入力サンプリング周波数の非オーソゴナルな性質の結果、サンプルされたデータにスキュー・エラーが生じる。この限界は、データの書込みと読出しに同じクロックを用いなければならないビデオＲＡＭを使用したことによる。ビデオＲＡＭ３５０からのデータを表示すると、スキュー・エラーが画面の垂直端縁部にそってランダムなジッタとして見え、これは非常に不快なものである。
【００５９】
この発明の構成に従ってこの問題を解決するために、画面内画面プロセッサ３２０は、入来ビデオ・データが、主ビデオではなく、入来副ビデオ同期信号にロックされた６４０ｆ_Ｈクロック周波数でサンプルされるようなモードで動作させられる。このモードでは、ビデオＲＡＭに記憶されたデータはオーソゴナルにサンプルされる。データが画面内画面プロセッサのビデオＲＡＭ３５０から読出される時は、このデータは入来副ビデオ信号にロックされた同じ６４０ｆ_Ｈクロックを用いて読出される。しかし、このデータはオーソゴナルにサンプルされ記憶されており、そして、オーソゴナルに読出せるが、主及び副ビデオ源の非同期性のために、ビデオＲＡＭ３５０から直接オーソゴナルには表示できない。主及び副ビデオ源は、それらが同じビデオ源からの信号を表示している時のみ、同期していると考えられる。
【００６０】
ビデオＲＡＭ３５０からのデータの出力である副チャンネルを主チャンネルに同期させるには、さらに処理を行う必要がある。図４を再び参照すると、ビデオＲＡＭの４ビット出力ポートからの８ビット・データ・ブロックを再組合わせするために、２つの４ビット・ラッチ３５２Ａと３５２Ｂが用いられる。この４ビット・ラッチは、データ・クロック周波数を１２８０ｆ_Ｈから６４０ｆ_Ｈに下げる。
【００６１】
一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したように、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピードアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示とに、垂直同期せねばならない。副ビデオ信号は、フィールド・メモリ中で１フィールド周期の何分の１かだけ遅延させ、ライン・メモリで伸張させるようにすることができる。副ビデオ・データの主ビデオ・データへの同期化は、ビデオＲＡＭ３５０をフィールド・メモリとして利用し、先入れ先出し（ＦＩＦＯ）ライン・メモリ装置３５４を信号の伸張に利用することにより行われる。ＦＩＦＯ３５４のサイズは２０４８×８である。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突(collision) を避けるに必要であると合理的に考えられる最低ライン記憶容量に関係する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦＯに書込まれ得る時がくる前に、古いデータがＦＩＦＯから読出される時に生じる。読出し／書込みポインタの衝突は、また、古いデータがＦＩＦＯから読出される時がくる前に、新しいデータをメモリに上書き(overwrite)する時にも生じる。
【００６２】
ビデオＲＡＭ３５０からの８ビットのＤＡＴＡ＿ＰＩＰデータ・ブロックは、ビデオ・データをサンプルするために用いたものと同じ画面内画面プロセッサ６４０ｆ_Ｈクロック、即ち、主信号ではなく副信号にロックされた６４０ｆ_Ｈクロックを用いて２０４８×８ＦＩＦＯ３５４に書込まれる。ＦＩＦＯ３５４は、主ビデオ・チャンネルの水平同期成分にロックされた１０２４ｆ_Ｈの表示クロックを用いて読出される。互いに独立した読出し及び書込みポート・クロックを持った複数ライン・メモリ（ＦＩＦＯ）を用いることにより、第１の周波数でオーソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表示することができる。しかし、読出し及び書込み両クロックが非同期の性質を持っていることにより、読出し／書込みポインタの衝突を避けるための対策をとる必要がある。
【００６３】
ゲート・アレー３００は、ワイドスクリーン・プロセッサ３０の両方に共通である。主信号路３０４、副信号路３０６及び出力信号路３１２がブロック図の形で図６に示されている。ゲート・アレーはさらに、クロック／同期回路３２０とＷＳＰ μＰデコーダ３１０を含んでいる。ＷＳＰ μＰデコーダ３１０のＷＳＰＤＡＴＡで示したデータ及びアドレス出力ラインは、画面内画面プロセッサ３２０と解像度処理回路３７０と同様に、上述した主回路及び信号路にも供給される。ある回路がゲート・アレーの一部をなすかなさないかは、殆ど、この発明の構成の説明を容易にするための便宜上の事項である。
【００６４】
ゲート・アレーは、異なる画面表示フォーマットを実行するために、必要に応じて、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ルミナンス成分Ｙ＿ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先入れ先出し（ＦＩＦＯ）ライン・メモリ３５６に記憶される。組合わされたクロミナンス成分Ｕ／Ｖ＿ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及びクロミナンス成分Ｙ＿ＰＩＰ、Ｕ＿ＰＩＰ及びＶ＿ＰＩＰはデマルチプレクサ３５５によって生成される。ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれば、補間器３５９によって伸張されて、出力として信号Ｙ＿ＡＵＸが生成される。
【００６５】
ある場合には、副表示が図１（ｄ）に示すように主信号表示と同じ大きさとなることがある。画面内画面プロセッサ及びビデオＲＡＭ３５０に付随するメモリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ピクセルの数が不足することがある。そのような場合には、解像度処理回路３５７を用いて、データ圧縮あるいは減縮の際に失われたピクセルに置き代えるべきピクセルを副ビデオ信号に回復することができる。この解像度処理は図４に示された回路３７０によって行われるものに対応させることができる。例えば、回路３７０はディザリング回路とし、回路３５７をデディザリング回路とすることができる。
【００６６】
副チャンネルは６４０ｆ_Ｈでサンプルされ、一方主チャンネルは１０２４ｆ_Ｈでサンプルされる。副チャンネルＦＩＦＯ３５４は、データを、副チャンネルサンプル周波数から主チャンネルクロック周波数に変換する。この過程において、ビデオ信号は８／５(１０２４／６４０）の圧縮を受ける。これは、副チャンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、副チャンネルは、４×３の小画面を正しく表示するためには、補間器３５９によって伸張されねばならない。補間器３５９は補間器制御回路３７１によって制御され、補間器制御回路３７１自身はＷＳＰ μＰ３４０に応答する。必要とされる補間器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められる。
Ｘ＝（６４０／１０２４）＊（４／３）＝５／６
【００６７】
クロミナンス成分Ｕ＿ＰＩＰとＶ＿ＰＩＰは回路３６７によって、ルミナンス成分の補間の内容に応じて決まる長さの時間遅延され、信号Ｕ＿ＡＵＸとＶ＿ＡＵＸが出力として生成される。主信号と副信号のそれぞれのＹ、Ｕ及びＶ成分は、ＦＩＦＯ３５４、３５６及び３５８の読出しイネーブル信号を制御することにより、出力信号路３１２中のそれぞれのマルチプレクサ３１５、３１７及び３１９で組合わされる。マルチプレクサ３１５、３１７、３１９は出力マルチプレクサ制御回路３２１に応答する。この出力マルチプレクサ制御回路３２１は、画面内画面プロセッサとＷＳＰ μＰ３４０からのクロック信号ＣＬＫ、ライン開始信号ＳＯＬ、Ｈ＿ＣＯＵＮＴ信号、垂直ブランキングリセット信号及び高速スイッチの出力に応答する。マルチプレクスされたルミナンス及びクロミナンス成分Ｙ＿ＭＸ、Ｕ＿ＭＸ及びＶ＿ＭＸは、それぞれのデジタル／アナログ変換器３６０、３６２及び３６４に供給される。図４に示すように、このデジタル−アナログ変換器３６０、３６２、３６４の後段には、それぞれ低域通過フィルタ３６１、３６３、３６５が接続されている。画面内画面プロセッサ、ゲート・アレー及びデータ減縮回路の種々の機能はＷＳＰ μＰ３４０によって制御される。ＷＳＰ μＰ３４０は、これに直列バスを介して接続されたＴＶ μＰ２１６に応答する。この直列バスは、図示のように、データ、クロック信号、イネーブル信号及びリセット信号用のラインを有する４本ライン・バスとすることができる。ＷＳＰ μＰ３４０はＷＳＰ μＰデコーダ３１０を通してゲート・アレーの種々の回路と交信する。
【００６８】
１つのケースでは、４×３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張することもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じることによって行うことができる。サンプル補間器は、Ｓ−ＶＨＳフォーマットでは５.５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４ｆ_Ｈの時は８ＭＨｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので、入来ビデオを新たなピクセル位置に計算しなおすために用いられる。
【００６９】
図６に示すように、ルミナンス・データＹ＿ＭＮは、ビデオの圧縮または伸張に基づいてサンプル値を再計算(recalculate) する主信号路３０４中の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の機能は、ＦＩＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のトポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必要とされる場合などに、補間器３３７がＦＩＦＯ３５６に先行するようにするか、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行するようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応答し、この回路３３５自体はＷＳＰ μＰ３４０に応答する。副ビデオ信号がビデオＲＡＭ３５０に記憶するために圧縮され、実用目的には伸張のみが必要であることが想起されよう。従って、副信号路にはこれらに相当するスイッチは不要である。
【００７０】
ＦＩＦＯを用いてビデオ圧縮を行うために、例えば、４個目ごとのサンプルがこのＦＩＦＯに書込まれることを禁止することができる。これによって、４／３圧縮が行われる。ＦＩＦＯから読出されるデータが凹凸にならずに、滑らかとなるように、ＦＩＦＯに書込まれつつあるルミナンス・サンプルを再計算するのは、補間器３３７の機能である。伸張は圧縮と全く逆の態様で行うことができる。圧縮の場合は、書込みイネーブル信号に、禁止パルスの形でクロック・ゲーティング情報が付されている。データの伸張のためには、クロック・ゲーティング情報は読出しイネーブル信号に適用される。これにより、データがＦＩＦＯ３５６から読出される時に、データの中断（ポーズ）が行われる。この場合、サンプルされたデータを凹凸のある状態から滑らかになるように再計算するのは、この処理中はＦＩＦＯ３５６に後続する位置にある補間器３３７の機能である。伸張の場合、データは、ＦＩＦＯ３５６から読出されている時及び補間器３３７にクロック書込みされている時に、中断されねばならない。これは、データが連続して補間器３３７中をクロックされる圧縮の場合と異なる。圧縮及び伸張の両方の場合において、クロック・ゲーティング動作は、容易に、同期した態様で行わせることができる。即ち、各動作は、システム・クロック１０２４ｆ_Ｈの立上がりエッジを基礎にして生じる。
【００７１】
副信号の補間は副信号路３０６で行われる。ＰＩＰ回路３０１が、６ビットＹ、Ｕ、Ｖ、８：１：１メモリであるビデオＲＡＭ３５０を操作して、入来ビデオデータを記憶させる。ビデオＲＡＭ３５０はビデオ・データの２フィールド分を複数のメモリ位置に保持する。各メモリ位置はデータの８ビットを保持する。各８ビット位置には、１つの６ビットＹ（ルミナンス）サンプル（６４０ｆ_Ｈでサンプルされたもの）と他に２つのビットがある。これら他の２ビットは、高速スイッチデータか、ＵまたはＶサンプル（８０ｆ_Ｈでサンプルされたもの）の一部かのいずれか一方を保持している。高速スイッチ・データ値は、どの型のフィールドがビデオＲＡＭに書込まれたかを示す。ビデオＲＡＭ３５０にはデータの２フィールド分が記憶されており、全ビデオＲＡＭ３５０は表示期間中に読出されるので、両方のフィールドが表示走査期間中に読出される。ＰＩＰ回路３０１は、高速スイッチ・データを用いることにより、どちらのフィールドをメモリから読出して表示すべきかを決める。ＰＩＰ回路は、動きの分断という問題を解決するために、常に、書込まれているものと反対のフィールドの型を読出す。読出されているフィールドの型が表示中のものと逆である場合は、ビデオＲＡＭに記憶されている偶数フィールドが、そのフィールドがメモリから読出される時に、そのフィールドの最上部のラインを削除して反転される。その結果、小画面は動きの分断を伴うことなく正しいインターレースを維持する。
【００７２】
クロック／同期回路３２０はＦＩＦＯ３５４、３５６及び３５８を動作させるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チャンネルのためのＦＩＦＯは、各ビデオ・ラインの後で表示するのに必要な部分についてデータを記憶のために書込むようにイネーブルされる。データは、表示の同じ１つまたはそれ以上のライン上で各源からのデータを組合わせるために必要とされる、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャンネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビデオ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＦＩＦＯ３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主チャンネルと副チャンネル間で読出し機能が切換えられる頻度は、選択された特定の特殊効果の関数である。
【００７３】
切り詰め形の並置画面のような別の特殊効果の発生は、ライン・メモリＦＩＦＯに対する読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマットのための処理が図７と図８に示されている。切り詰め並置表示画面の場合は、副チャンネルの２０４８×８ＦＩＦＯ３５４に対する書込みイネーブル制御信号（ＷＲ＿ＥＮ＿ＡＸ）は、図７に示すように、表示有効ライン期間の（１／２）＊（５／６）＝５／１２、即ち、約４１％（ポスト・スピードアップ(post speed up)の場合）、または、副チャンネルの有効ライン期間の６７％（プリ・スピードアップ(pre speed up)の場合）の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画面）及び補間器による５／６の信号伸張に相当する。図８の上部に示す主ビデオチャンネルにおいては、９１０×８ＦＩＦＯ３５６と３５８に対する書込みイネーブル制御信号（ＷＲ＿ＥＮ＿ＭＮ＿Ｙ）は、表示有効ライン期間の（１／２）＊（４／３）＝０.６７、即ち、６７％の間、アクティブとなる。これは、約３３％の切り詰め、及び、９１０×８ＦＩＦＯにより主チャンネルビデオに対して施される４／３の圧縮比に相当する。
【００７４】
ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるようにバッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例においては、主チャンネルビデオは表示の左半部に表示されており、副チャンネルビデオは表示の右半部に表示される。各波形の任意のビデオ部分は、図示のように、主及び副チャンネルで異なっている。主チャンネルの９１０×８ＦＩＦＯの読出しイネーブル制御信号（ＲＤ＿ＥＮ＿ＭＮ）は、ビデオ・バックポーチに直ちに続く有効ビデオの開始点で始まる表示の表示有効ライン期間の５０％の間、アクティブである。副チャンネル読出しイネーブル制御信号（ＲＤ＿ＥＮ＿ＡＸ）は、ＲＤ＿ＥＮ＿ＭＮ信号の立下がりエッジで始まり、主チャンネル・ビデオのフロントポーチの開始点で終わる表示有効ライン期間の残りの５０％の間、アクティブとされる。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入力データ（主または副）と同期しており、一方、読出しイネーブル制御信号は主チャンネルビデオと同期している。
【００７５】
図１（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置フォーマットで表示できるので、特に望ましい。この表示は、特にワイド・フォーマット表示比の表示、例えば、１６×９に有効でかつ適している。ほとんどのＮＴＳＣ信号は４×３フォーマットで表わされており、これは、勿論、１２×９に相当する。２つの４×３フォーマット表示比のＮＴＳＣ画面を、これらの画面を３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して、同じ１６×９フォーマット表示比の表示器上に表示することができる。使用者の好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限界間の任意の点に設定できる。例えば、２つの並置画面を１６.７％詰め込み、１６.７％切り詰めて表示することができる。
【００７６】
１６×９フォーマットの表示比の表示に要する水平表示時間は４×３フォーマットの表示比の表示の場合と同じである。なぜなら、両方共、正規のラインの長さが６２.５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせることなく正しいアスペクト比を保持するためには、４／３倍にスピードアップされねばならない。この４／３という係数は、２つのフォーマット表示比の比、
４／３＝（１６／９）／（４／３）
として計算される。ビデオ信号をスピードアップするために、この発明の態様に従って可変補間器が用いられる。過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣ４×３フォーマット表示比信号を１つの４×３フォーマット表示比の表示器上に表示するとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピードアップに相当するスピードアップは不要である。
【００７７】
一般に、ビデオ表示器と偏向システムは主ビデオ信号に同期化される。主ビデオ信号は、前述したように、ワイドスクリーン表示全面に表示するためにはスピードアップされねばならない。副ビデオ信号は第１のビデオ信号とビデオ表示器に垂直同期させる必要がある。副ビデオ信号はフィールド・メモリ中で、１フィールド期間の一部に相当する長さだけ遅延させられ、次いで、ライン・メモリでスピードアップされる。副ビデオ・データの主ビデオ・データとの同期化は、フィールド・メモリとしてビデオＲＡＭ３５０を用い、信号のスピードアップのために先入れ先出し（ＦＩＦＯ）ライン・メモリ装置３５４を用いて行われる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｉ）は、ワイドスクリーン・テレビジョンの種々の表示フォーマットの説明に有用である。
【図２】図２は、この発明の種々の態様に従うワイドスクリーン・テレビジョンの２ｆ_Ｈの水平走査で動作するようにしたもののブロック図である。
【図３】図３は、図２に示すワイドスクリーン・プロセッサのブロック図である。
【図４】図４は、図３に示すワイドスクリーン・プロセッサの詳細を示すブロック図である。
【図５】図５は、図４に示す画面内画面プロセッサのブロック図である。
【図６】図６は、図４に示すゲート・アレーのブロック図で、主信号路、副信号路、出力信号路を示している。
【図７】図７は、充分に切り詰めた信号を用いた図１（ｄ）に示す表示フォーマットの発生の説明に用いるタイミング図である。
【図８】図８は、充分に切り詰めた信号を用いた図１（ｄ）に示す表示フォーマットの発生の説明に用いるタイミング図である。
【図９】図９は、図５の画面内画面プロセッサのタイミング−制御部のブロック図である。
【図１０】図１０は、図９に示すタイミング−制御部のデシメーション部のブロック図である。
【図１１】図１１は、図９に示すタイミング−制御部のデシメーション部のブロック図である。
【図１２】図１２は、図９に示すタイミング−制御部のデシメーション部のブロック図である。
【図１３】図１３は、図１０〜図１２に示すデシメーション部を制御するために用いる値の表である。
【図１４】図１４は、図２に示す偏向回路用の組合わせブロック及び回路図である。
【図１５】図１５は、図２に示すＲＧＢインタフェースのブロックである。
【図１６】図１６は、水平及び垂直圧縮比を制御するための、完全にプログラマブルな汎用デシメーション回路のブロック図である。
【図１７】図１７は、水平及び垂直圧縮比を制御するための、完全にプログラマブルな汎用デシメーション回路のブロック図である。

Claims

第１の幅対高さのフォーマット表示比を有するビデオ表示手段と、
第１の画面を規定する第１のビデオ信号と第２の画面を規定する第２のビデオ信号とを受信する手段と、
を具え、
上記第１と第２の画面のうちの一方は上記第１の幅対高さのフォーマット表示比を有し、上記第１と第２の画面のうちの他方は上記第１の幅対高さのフォーマット表示比とは異なる第２の幅対高さのフォーマット表示比を有し、
さらに、上記第１と第２のビデオ信号のうちの一方を選択的に、圧縮しないか、水平方向に圧縮して、上記第１と第２の画面のうちのこの一方の画面の幅を圧縮する、第１の信号処理手段と、
上記第１と第２のビデオ信号のうちの他方を水平方向および垂直方向に、選択的に、非対称的又は対称的に圧縮して、上記第１と第２の画面のうちのこの他方の画面の相対的な幅と高さを圧縮する、第２の信号処理手段と、
上記第１と第２の画面のうちの一方が上記第１の幅対高さのフォーマット表示比で表示され且つ上記第１と第２の画面のうちの他方が上記第２の幅対高さのフォーマット表示比で表示されるように同時に表示すべく、上記第１の画面と上記第２の画面とを合成する手段と、
上記第１と第２の画面を、同時表示を行うよう合成された形態で上記ビデオ表示手段上にマッピングする手段と、
を具える、ビデオ表示システム。