JPH05507823A - 信号処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 クロミナンス処理及びタイミングシステムこの発明は、例えば、種々の表示フォ ーマットを実現するためにビデオデータの補間を行う必要のあるワイド表示フォ ーマット比のスクリーンを有するテレビジョンのようなテレビジタンの分野に関 するものである。今日のテレビジョンのほとんどのものは、水平な幅対垂直の高 さが４：３のフォーマット表示比を持っている。ワイドフォーマット表示比は映 画の表示フォーマット比、例えば１６：９により近く対応する。この発明は直視 型テレビジ８ン及び投写型テレビジタンの両方に適用可能である。

４：３、Ｌばしば４×３とも称するフォーマット表示比を持つテレビジョンは、 単一のビデオ信号源と複数のビデオ信号源を表示する方法に限界がある。実験的 なものを除いて、商業放送局のテレビジョン信号の伝送は４×３のフォーマット の表示比で放送される。多くの視聴者は、４×３表示フォーマットは、映画に関 係するより広いフォーマット表示比よりも良くないと考える。ワイドフォーマッ ト表示比のテレビジョンは、より心地よい表示を行うだけでなく、ワイド表示フ ォーマットの信号源を対応するワイド表示フォーマットで表示することができる 。映画は、切り詰められたり、歪められたりすることなく、映画のように見える 。ビデオ源は、例えばテレシネ装置によってフィルムからビデオに変換される場 合、あるいは、テレビジタンのプロセッサによっても、切り詰める必要がない。

ワイド表示フォーマット比のテレビジョンは、通常の表示フォーマット信号とワ イド表示フォーマット信号の両方を種々の形で表示すること、及びこれらのフォ ーマットの信号を多画面表示の形で表示するのに適している。

しかし、ワイド表示比のスクリーンを用いることには多くの問題が伴う。そのよ うな問題の中で一般的なものには、複数の信号源の表示フォーマット比の変更、 非同期ではなるが同時表示されるビデオ信号源から一致したタイミング信号を生 成すること、多画面表示を行うための、複数信号源間の切換え、圧縮データ信号 から高解像度の画面を生成することがある。これらの問題はこの発明によるワイ ドスクリーンテレビジョンでは解決される。この発明の種々の構成によるワイド スクリーンテレビジョンは、同じまたは異なるフォーマット比を有する単−及び 複数ビデオ信号源から高解像度の単−及び複数画面表示を、選択可能な表示フォ ーマット比で表示できる。

広い表示フォーマット比を持つテレビジョンは、飛越し及び非飛越しの両方で、 かつ、基本的な、即ち、標準の水平走査周波数及びその倍数の両方でビデオ信号 を表示するテレビジョンシステムに実施できる。例えば、標準ＮＴＳＣビデオ信 号は、各ビデオフレームの、各々が約１５．７３４Ｈｚの基本的、即ち、標準水 平走査周波数のラスク走査によって生成される相続くフィールドをインクレース することにより表示される。ビデオ信号に関する基本的走査周波数は、ｆ＋＋、 ｌｆｗあるいはＬＨというように種々の呼び方がなされる。１ｆＭ信号の実際の 周波数はビデオの方式が異なれば変わる。テレビジョン装置の画質を改善する努 力によって、ビデオ信号を順次に非飛越しで表示するためのシステムが開発され た。

順次走査では、各表示フレームは、飛越しフォーマットの２つのフィールドの１ つを走査するために割り当てられた時間と同じ時間で走査する必要がある。フリ ッカのないＡＡ−ＢＢ表示は、各フィールドを連続して２度走査することを要す る。それぞれの場合において、水平走査周波数は標準の水平周波数の２倍としな ければならない。このような順次走査表示あるいは無フリブ力表示用の走査周波 数は、２ｆｍとか２Ｈとか色々な呼び方がされている。例えば、米国の標準によ る２ｆ、走査周波数は、約３１，４６８Ｈｚである。

特にワイドスクリーンテレビジョンに適する表示フォーマットの多くを実現する ためには、主ビデオ信号に対し、相当な信号処理を必要とする。ビットデータは 、所望のフォーマットに従って、選択的に圧縮及び伸張する必要がある。例えば 、ある場合には、表示画面のアスペクト比歪みを避けるためには、４Ｘ３ＮＴＳ Ｃビデオは４／３の係数で圧縮する必要がある。また、別の場合では、例えば、 ビデオは、通常は垂直のズーミングも伴う水平ズーミング動作を行うために伸張 する必要がある。

３３％までの水平ズーム動作は、圧縮を４／３未満に減少させることにより行う ことができる。５−ＶＨＳフォーマットの場合は５．５ＭＨｚにまでなるルミナ ンスビデオ帯域幅は、１０２４ｆ＋＋システムクロツクでは８ＭＨｚである、ナ イキスト周波数、即ち、折り返し周波数の大きな部分を占めるので、入来ビデオ を新しいピクセル位置に再計算（ｒｅｃａｌｃｕｌａｔｅ）するために、サンプ ル補間器が用いられる。

主信号に対するルミナンスデータは、データの圧縮（ポーズ（ｐａｕｓｅ）　） 及び伸張（繰返し）のためのＦＩＦＯ線メモリ及びデータを滑らかにするために サンプル値を再計算するための補間器とを含む主信号路に沿って送られる。しか し、圧縮時と伸張時では、ＦＩＦＯと補間器の相対的な位置が異なる。この発明 の構成によれば、スイッチ即ちルート選択器が、ＦＩＦＯと補間器の相対的な位 置について主信号路の形態あるいはトポロジーを反転させて、２つのＦＩＦＯと ２つの補間器が必要となるような２つの主信号路を用いる必要性を除く。即ち、 これらのスイッチは、補間器がＦＩＦＯに先行するか（これは、圧縮時に必要と される）、ＦＩＦＯが補間器よりも前になるか（これは伸張時に必要とされる） を選択する。これらのスイッチは、マイクロプロセッサに応答するルート制御回 路に応答する。

補間器制御回路は、ルミナンスデータについての、ビクセル位置値、補間器補正 フィルタ重み付は情報及びクロックゲーティング情報を発生する。ＦＩＦＯデー タをポーズ（中断、即ちデシメーシヨン）して、あるクロックの時にサンプルが 書込まれないようにすることにより圧縮を行わせ、あるいは、ＦＩＦＯデータを 繰返し、いくかのサンプルを複数回読出すことにより伸張を行わせるのは、クロ ックゲーティング情報である。例えば、４／３圧縮（この４／３は出力サンプル 数に対する入力サンプルの数の比を表わす）を処理するためには、４番目毎のサ ンプルをＦＩＦＯに書込まないようにすることができる。ルミナンスＦＩＦＯか ら読出されるランプの平均勾配は、対応する入力ランプよりも３３％急峻になる 。

この場合、データを書込むのに要した時間より３３％少ない読出し時間がランプ の読出しに必要である。ＦＩＦＯから読出されるデータが凹凸にならずに滑らか となるようにＦＩＦＯに書込まれているルミナンスサンプルの再計算を行うのは 補間器の機能である。

伸張は圧縮と全く逆の形で行うことができる。圧縮の場合には、書込みイネーブ ル信号に禁止パルスの形で、クロックゲーティング情報が付されている。データ の拡大のためには、クロックゲーティング情報は読出しイネーブル信号に付され ている。これによって、ＦＩＦＯから読出されている時に、データが中断（ポー ズ）される。

ルミナンスＦＩＦＯから読出されるランプの平均勾配は、４／３伸張あるいはズ ームのための対応する入力ランプよりも３３％浅い。この場合、伸張後にサンプ ルデータを凹凸を有する状態から滑らかな状態に再計算するのはＦＴＰＯの後に 位置する補間器の機能である。伸張の場合、データは、ＦＩＦＯから読出されて いる時及び補間器にクロック伝送されている時に中断される。これは、データが 補間器中を連続的にクロック伝送される圧縮の場合とは異なる。両方の場合にお いて、クロックゲーティング動作は容易に同期態様で行わせることが可能である 。

即ち、事象は１０２４ｆｉシステムクロツクの立上がりエツジに基づいて発生す る。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーション及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃｋ）されねばならなくなってし まう。この「ダブルクロックされるＪという語は、１つのクロックサイクル中に ２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル中 に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。その 結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍とな らねばならないので、回路構成をシステムクロックに同期して動作するようにす ることはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の目 的に対して、１つの補間器と１つのＦ　Ｉ　Ｆｏシか必要としない。ここに記載 したビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、２ つのＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。そ の場合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩＦ Ｏを補間器の後に置く必要がある。

上述したルミナンスラスタマツピングシステムを、カラー成分信号Ｒ−Ｙ及びＢ −Ｙ、あるいはＩ及びＱｌの両方に用いることができる。これらの信号を、ここ では、総合して、Ｕ及Ｖと称する。しかし、この方法は、カラー成分信号が、通 常は、５００ＫＨｚ、またはワイド１方式では１．５ＭＨｚ、に帯域幅制限され ているために、カラー補間を行うためには余りにも複雑に過ぎる。この発明の構 成によれば、もっと簡単なカラー成分ラスタマツピングシステムが開示され、こ のシステムは上述したルミナンスラスタマツピングシステムと平行に用いること ができる。全カラーＮＴＳＣラスタマツピング機能が得られる。ＵＶ信号路は、 補間器の代わりに遅延整合（マツチング）回路が用いられる他は、Ｙ信号路と同 じである。遅延回路は補間器と全く同数のクロック遅延を有し、Ｙ、Ｕ、Ｖサン プルの整列状態を維持する。

ビデオデータを圧縮し伸張する回路は、ＦＩＦＯ線メモリと遅延整合回路を備え ている。タイミング回路が、データを線メモリに書込み、また、線メモリから読 出して、データの圧縮及び伸張を行うための制御信号を発生する。遅延整合回路 は、ＦＩＦＯ線メモリで圧縮または伸張されたデータを、同じように圧縮または 伸張されたルミナンスデータに整合させる。スイッチング回路網が、線メモリが 遅延整合回路より前に位置してデータ伸張が行われるようにする第１の信号路と 、遅延整合回路が線メモリに先行してデータ圧縮が行われるようにする第２の信 号路を選択的に形成させる。このスイッチング回路網は、圧縮または伸張を必要 とする選択された表示フォーマットに従って、例えば、マイクロプロセッサによ って制御される。

第１図（ａ）〜（ｉ）は、ワイドスクリーンテレビジョンの種々の表示フォーマ ットの説明に有用である。

第２図は、この発明の種々の態様に従うワイドスクリーンテレビジョンの２ｆＨ の水平走査で動作するようにしたもののブロック図である。

第３図は、第２図に示すワイドスクリーンプロセッサ　。

のブロック図である。

第４図は、第３図に示すワイドスクリーンプロセッサの詳細を示すブロック図で ある。

第５図は、第４図に示す画面白画面プロセッサのブロック図である。

第６図は、第４図に示すゲートアレーのブロック図で、主信号路、副信号路、出 力信号路を示している。

第７図と第８図は、充分に切り詰めた信号を用いた第１図（ｄ）に示す表示フォ ーマットの発生の説明に用いるタイミング図である。

第９図は、第６図の主信号路をより詳細に示すブロック図である。

第１Ｏ図は、第６図の副信号路をより詳細に示すブロック図である。

第１１図は、第５図の画面内画面プロセッサのタイミング−制御部のブロック図 である。

第１２図は、１　ｆＭ　２１ｗ変換における内部２ｆＭ信号を発生する回路のブ ロック図である。

第１３図は、第２図に示す偏向回路用の組合わせブロック及び回路図である。

第１４図は、第２図に示すＲＧＢインターフェースのブロックである。

第１５図（ａ）〜第１５図（ｆ）は、主ビデオ信号のカラー成分のアナログ−デ ジタル変換を説明するために用いられる波形を示す。

第１６図は、主ビデオ信号のカラー成分の信号処理路のためのゲートアレーにお ける別の構成（ｔｏｐｏｌｏｇｙ）のブロック図である。

第１７図（ａ）〜第１７図（ｂ）は、ゲートアレーの主信号路におけるルミナン ス及びカラー成分のスキューイングを説明するために用いられる波形図である。

第１図のそれぞれは、この発明の異なる構成に従って実現できる単−及び複数画 面表示フォーマットの種々の組合わせの中のいくつかのものを示す。説明のため に選んだこれらのものは、この発明の構成に従うワイドスクリーンテレビジョン を構成するある特定の回路の記述を容易にするためのものである。この発明の構 成は、ある場合には、特定の回路構成とは離れて、表示フォーマットそのものに 向けられている。図示と、説明の便宜上、一般に、ビデオ源、あるいは、ビデオ 信号に関する通常の表示フォーマットの幅対高さ比は４×３であるとし、一般に 、ビデオ源、あるいは、ビデオ信号に関するワイドスクリーン表示フォーマット の幅対高さ比は、１６×９であるとする。この発明の構成は、これらの定義によ って制限されるものではない。

第１図（ａ）は、４×３の通常のフォーマットの表示比を有する直視型、あるい は、投写型テレビジョンを示す。１６×９フオ一マツト表示比画面が４×３フオ 一マツト表示比信号として伝送される場合は、上部と下部に黒のバーが現れる。

これを一般に郵便受け（レターボックス）フォーマットと呼ぶ。この場合、観察 される画面は表示に使用できる表示面積に関して小さい。別の方法としては、１ ６×９フオ一マツト表示比の源が伝送に先立って変換されて、４×３フオ一マツ ト表示器の観察面の垂直方向を満たすようにされる。しかし、その場合は、かな りの情報が左及び／または右側から切捨てられてしまう。さらに別の方法では、 郵便受はフォーマットを水平方向には引伸ばさずに、垂直方向に引伸ばすことが できるが、こうすると、垂直方向に引伸ばしたことにより歪みが生ずる。これら の３つの方法のどれも特に魅力的であるとはいえない。

第１図（ｂ）は１６×９のスクリーンを示す。１６×９のフォーマットの表示比 のビデオ源は、切り詰めすることなく、歪みを伴うことなく完全に表示される。

１６×９フオ一マツト表示比の郵便受は画面（これは、元来４×３フオ一マツト 表示比信号であるが）は、充分な垂直解像度を有する大きな表示を行うように、 線倍化（ラインダブリング）または線追加（ラインアディション）によって順次 走査される。この発明によるワイドスクリーンテレビジョンは、主ビデオ源、副 ビデオ源、あるいは外部ＲＧＢ源に関係なく、このような１６×９フオ一マツト 表示比信号を表示できる。

第１図（ｃ）は、４×３フオ一マツト表示比の挿入画面が挿入表示されている１ ６×９フオ一マツト表示比の主信号を示す。主及び副のビデオ信号が両方共、１ ６×９フオ一マツト表示比源である場合は、挿入画面も１６Ｘ　９フオ一マツト 表示比を持つ。挿入画面は多数の異なる位置に表示することができる。

第１図（ｄ）は、主及び副ビデオ信号が同じサイズの画面として表示されてる表 示フォーマットを示す。各表示領域は８×９のフォーマット表示比を有し、これ は、当然ながら、１６×９とも４Ｘ３とも異なる。このような表示領域に、水平 あるいは垂直歪みを伴うことなく４×３フオ一マツト表示比源を表示するために は、信号の左及び／または右側を切り詰めねばならない。画面を水平方向に詰込 む（ｓｑｕｅｅｚｅ）ことによるある程度のアスペクト比歪みを我慢するなら、 画面のもつと多くの部分を表示できる。水平方向の詰め込みの結果、画面中の事 物は垂直方向に細長くなる。この発明のワイドスクリーンテレビジョンは、アス ペクト比歪みを全く伴わない最大の切り詰め処理から最大のアスペクト比歪みを 伴う無切り詰めまでの、切り詰めとアスペクト比歪みの任意の組合わせを行うこ とができる。

副ビデオ信号処理路のデータサンプリング制限があると、主ビデオ信号からの表 示と同じ大きさの高解像度画面の生成が複雑になる。このような複雑化を解消す るために種々の方法を開発できる。

第１図（ｅ）は、４Ｘ３フオーマツトの表示比画面が１６Ｘ　９フオ一マツト表 示比スクリーンの中央に表示されている表示フォーマットを示す。黒色のバーが 左右両側に現れている。

第１図（ｆ）は、１つの大きな４×３フオ一マツト表示比画面と３つの小さい４ ×３フオ一マツト表示比画面が同時に表示される表示フォーマットを示す。大き い画面の周辺の外側の小さい画面は、時には、ＰＩＦ、即ち、画面内画面（親子 画面）ではなく、ＰＯＰ、即ち、画面外画面と呼ばれる。ＰＩＰまたは画面内画 面（ピクチャ・イン・ピクチャ）という語は、この明細書中では、これら２つの 表示フォーマットに用いられている。ワイドスクリーンテレビジョンに２つのチ ューナが設けられている場合、両方共内部に設けられている場合でも１つが内部 に、１つが外部、例えば、ビデオカセットレコーダに設けられている場合でも、 表示画面の中の２つは、ビデオ源に従ってリアルタイムで動きを表示できる。残 りの画面は静止画面フォーマットで表示できる。さらにチューナと副信号処理路 とを付加すれば、３以上の動画面を表示できることは理解できよう。また、大画 面と３つの小画面の位置を第１図（ｇ）に示すように切換えることも可能である 。

第１図（ｈ）は、４Ｘ３フオ一マツト表示比画面を中央に表示して、６つの小さ い４Ｘ３フオ一マツト表示比画面を両側に縦列に表示した別のものを示す。上述 したフォーマットと同様、２つのチューナを備えたワイドスクリーンテレビジョ ンであれば、２つの動画面を表示できる。そして、残りの１１画面は静止画面フ ォーマットで表示されることになる。

第１図（ｉ）は、１２の４×３フオ一マツト表示比画面の基盤目状表示フォーマ ットを示す。このような表示フォーマットは、特に、チャンネル選択ガイドに適 しており、その場合、各画面は異なるチャンネルからの少なくとも静止した画面 である。前の例と同様、動きのある画面の数は、利用できるチューナと信号処理 路の数によって決まる。

第１図に示した種々のフォーマットは一例であって、限定的なものではなく、残 りの図面に示され、以下に詳述するワイドスクリーンテレビジョンによって実現 できる。

この発明の構成によるワイドスクリーンテレビジシンで、２ｆｓ水平走査用とさ れたものの全体的なブロック図が第２図に示されており、全体をｌＯで示されて いる。

テレビジョンｌＯは、概略的に言えば、ビデオ信号入力部２０、シャーシまたは ＴＶマイクロプロセッサ２１６、ワイドスクリーンプロセッサ３０．１ｆ＋＋　 ２ｆ＋＋変換器４０、偏向回路５０、ＲＧＢインタ７エース６０、ＹＵＶ−ＲＧ Ｂ変換器２４０、映像管駆動回路２４２、直視型または投写型管２４４、及び、 電源７０を含んでいる。種々の回路の異なる機能ブロックへのグループ化は、説 明の便宜を図るためのものであって、このような回路相互間の物理的位置関係を 限定することを意図するものではない。

ビデオ信号入力部２０は、異なるビデオ源からの複数の複合ビデオ信号を受信す るようにされている。ビデオ信号は主ビデオ信号及び副ビデオ信号として、選択 的に切換えることができる。ＲＦスイッチ２０４は２つのアンチ線放送アンチ六 による受信とケーブルからの受信の両方のための入力を表わす。ＲＦスイッチ２ ０４は、第１のチューナ２０６と第２のチューナ２０８に、どちらのアンテナ入 力を供給するかを制御する。第１のチューナ２０６の出力は、ワンチップ２０２ への入力となる。ワンチップ２０２は、同調制御、水平及び垂直偏向制御、ビデ オ制御に関係する多数の機能を果たす。図示のワンチップは産業用のＴ　Ａ　７ ７７７である。第１のチューナ２０６からの信号からワンチップで生成されたベ ースバンドビデオ信号ＶＩＤＥＯＯＵＴはビデオスイッチ２００とワイドスクリ ーンプロセッサ３０のＴＶ１入力への入力となる。ビデオスイッチ２００への他 のベースバンドビデオ入力はＡＵＸ　１とＡＵＸ２で示されている。これらの入 力は、ビデオカメラ、レーザディスクプレーヤ、ビデオテーププレーヤビデオゲ ーム等に用いることができる。シャーシまたはＴＶマイクロプロセッサ２１６に よって制御されるビデオスイー／　＋２００　（Ｄ出力は５ＷＩＴＣＨＥＤ　Ｖ ＩＤＥＯと示されている。この５ＷＩＴＣＨＥＤ　ＶＩＤＥＯはワイドスクリー ンプロセッサ３０へ別の入力として供給される。

第３図を参照すると、スイッチＳＷＩワイドスクリーンプロセッサは、Ｙ／Ｃデ コーダ２１０への入力となるＳＥＬ　ＣＯＭＰ　ＯＵＴビデオ信号として、ＴＶ Ｉ信号と５ＷＩＴＣＨＥＤ　ＶＩＤＥＯ信号の一方を選択スル。

Ｙ／Ｃデコーダ２１０は適応型線くし形フィルタの形で実現できる。Ｙ／Ｃデコ ーダ２１０へは、さらに２つのビデオ源Ｓｌと８２も入力される。Ｓｔと８２の 各々は異なる５−ＶＨ３源を表わし、各々、別々のルミナンス信号及びクロミナ ンス信号から成っている。いくつかの適応型線くし形フィルタでＹ／Ｃデコーダ の一部として組込まれているような、あるいは、別のスイッチとして実現しても よいスイッチがＴＶマイクロプロセッサ２１６に応答して、ＹＭ及びＣＩＮとし て示した出力として、一対のルミナンス及びクロミナンス信号を選択する。選択 された対をなすルミナンス及びクロミナンス信号は、その後は、主信号として見 なされ、主信号路に沿って処理される。−Ｍあるいは−ＭＮを含む信号表記は主 信号路を表わす。クロミナンス信号ＣＩＮはワイドスクリーンプロセッサによっ て、再びワンチップに返され、色差信号ＵＭ及びＶＭが生成される。ここで、Ｕ は（Ｒ−Ｙ）と同等のものを表わし、■は（Ｂ−Ｙ）と同等である。ＹＭ、ＵＭ 及びＶＭ倍信号、その後の信号処理のために、ワイドスクリーンプロセッサでデ ジタル形式に変換する。

機能的にはワイドスクリーンプロセッサ３０の一部と定義される第２のチューナ ２０８がベースバンドビデオ信号ＴＶ２を生成する。スイッチＳＷ２が、Ｙ／Ｃ デコーダ２２０ヘノ入力として、ＴＶ２信号と５ＷＩＴＣＨＥＤＶＩＤＥＯ信号 の１つを選ぶ。Ｙ／Ｃデコーダ２２０は適応型線くし形フィルタとして実施でき る。スイッチＳｗ３とＳＷ４が、Ｙ／Ｃデコーダ２２０のルミナンス及びクロミ ナンス出力と、それぞれＹ　ＥＸＴとＣＥＸＴで示す外部ビデオ源のルミナンス 及びクロミナンス信号の一方を選択する。Ｙ　ＥＸＴ及びＣＥＸＴ信号は、５− ＶＨ３人力３１に対応する。Ｙ　／　Ｃデコーダ２２０とスイッチＳＷ３とＳＷ ４は、いくつかの適応型線くし形フィルタで行われているように、組合わせても よい。スイフチＳＷ３とＳＷ４の出力は、この後は、副信号と考えられて、副信 号路に沿って処理される。選択されたルミナンス出力はＹＡとして示されている 。−Ａ、ＡＸ及び−ＡＵＸを含む信号表記は副信号路に関して用いられている。

選択されたクロミナンスは色差信号ＵＡとＶ−Ａに変換される。ＹＡ倍信号Ｕ　 Ａ信号及びＶＡ倍信号、その後の信号処理のためにデジタル形式に変換される。

主及び副信号路中でビデオ信号源の切換えを行う構成により、異なる画面表示フ ォーマットの異なる部分についてのビデオ源選択をどのようにするかについての 融通性が大きくなる。

ＹＭに対応する複合同期信号ＣＯＭＰ　５ＹＮＣがワイドスクリーンプロセッサ から同期分離器２１２に供給される。水平及び垂直同期成分ＨとＶが垂直カウン トダウン回路２１４に入力される。垂直カウントダウン回路はワイドスクリーン プロセッサ３０に供給されるＶＥＲＴ　ＩＣＡＬ　ＲＥＳＥＴ　（垂直リセット ）信号を発生する。

ワイドスクリーンプロセッサは、ＲＧＢインタフェース６０に供給される内部垂 直リセット出力信号ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴを発生する。ＲＧＢイン タフェース６０中のスイッチが、内部垂直リセット出力信号と外部ＲＧＢ源の垂 直同期成分との間の選択を行う。このスイッチの出力は偏向回路５０に供給され る選択された垂直同期成分ＳＥＬ　ＶＥＲＴ　５ＹＮＣである。副ビデオ信号の 水平及び垂直同期信号は、ワイドスクリーンプロセッサ中の同期分離器２５０に よって生成される。

１　ｆＮ−２ｆＨ変換器４０は、飛越し走査ビデオ信号を順次走査される非飛越 し信号に変換する働きをする。例えば、水平線の各々が２度表示されるとか、あ るいは、同じフィールド中の隣接水平線の補間によって付加的な水平線の組が生 成される。いくつかの例においては、前の線を用いるか、補間した線を用いるか は、隣接フィールドまたは隣接フレーム間で検出される動きのレベルに応じて決 められる。変換回路４０はビデオＲＡＭ４２０と関連して動作する。ビデオＲＡ Ｍは、順次表示を行うために、フレームの１またはそれ以上のフィールドを記憶 するために用いられる。Ｙ　２ｆＭ、Ｕ　２ｆ＋ｉ及びＶ−２ｆ、信号としての 変換されたビデオデータはＲＧＢインタフェース６０に供給される。

第１４図に詳細に示されているＲＧＢインタフェース６０は、ビデオ信号入力部 による表示のための、変換ビデオデータまたは外部ＲＧＢビデオデータの選択を 可能とする。外部ＲＧＢ信号は２ｆｌｌ走査用に適合させられたワイドフォーマ ット表示比信号とする。主信号の垂直同期成分はワイドスクリーンプロセッサに よってＲＧＢインタフェースに対し、ＩＮＴ　ＶＥＲＴ　Ｒ３Ｔ　ＯＵＴとして 供給されて、選択された垂直同期（ｒ　ｖ、またはｆ　ｖ、、、）を偏向回路５ ０に供給できるようにする。このワイドスクリーンテレビジョンの動作によって 、内部／外部制御信号Ｉ　ＮＴ／ＥＸＴを発生させて、外部ＲＧＢ信号の使用者 による選択を可能とする。しかし、このような外部ＲＧＢ信号が存在しない場合 に、外部ＲＧＢ信号入力を選択すると、ラスタの垂直方向の崩壊、及び、陰極線 管または投写型管の損傷が生じる可能性がある。従って、ＲＧＢインタフェース 回路は存在しない外部ＲＧＢ入力の選択を無効とするために、外部同期信号を検 出する。ＷＳＰマイクロプロセッサ３４０も、外部ＲＧＢ信号に対するカラー及 び色調制御を行う。

ワイドスクリーンプロセッサ３０は、副ビデオ信号の特殊な信号処理を行うピク チャ・イン・ピクチャプロセッサ３２０を含んでいる。画面内画面という用語は 、時には、ＰＩＦあるいはピクス・イン・ピクス（ｐｉｘ−ｉｎ　ｐｉｘ）と省 略される。ゲートアレー３００が、第１図（ａ）〜第１図（ｉ）の例で示されて いるような、種々の表示フォーマットで主及び副ビデオ信号データを組合わせる 。画面内画面プロセッサ３２０とゲートアレー３００はワイドスクリーンマイク ロプロセッサ（ＷＳＰ　μＰ）３４０の制御下にある。マイクロプロセッサ３４ ０は、直列バスを介してＴＶマイクロプロセッサ２１６に応動する。この直列バ スは、データ、クロック信号、イネーブル信号及びリセット信号用の４本の信号 ラインを含んでいる。ワイドスクリーンプロセッサ３０は、また、３レベルのサ ンドキャッスル（砂で作った城）信号として、複合垂直ブランキング／リセット 信号を発生する。あるいは、垂直ブランキング信号とリセット信号は別々の信号 として生成してもよい。複合ブランキング信号はビデオ信号入力部によってＲＧ Ｂインタフェースに供給される。

第１３図にさらに詳細に示す偏向回路５０はワイドスクリーンプロセッサから垂 直リセット信号を、ＲＧＢインタフェース６０から選択された２ｆ＋＋水平同期 信号を、また、ワイドスクリーンプロセッサから付加的な制御信号を受けとる。

この付加制御信号は、水平位相合わせ、垂直サイズ調整及び左右ピン調整に関す るものである。偏向回路５０は２ｆｘフライバツクパルスをワイドスクリーンプ ロセッサ３０、ｌｆｇ−２ｆａ変換器４０及びＹＵＶ−ＲＧＢ変換器２４０に供 給する。

ワイドスクリーンテレビジョン全体に対する動作電圧は、例えば、ＡＣ主電源に より付勢するようにできる電源７０によって生成される。

ワイドスクリーンプロセッサ３０を第３図により詳細に示す。ワイドスクリーン プロセッサの主要な成分は、ゲートアレー３００、画面白画面回路３０１、アナ ログ−デジタル変換器とデジタル−アナログ変換器、第２のチューナ２０８、ワ イドスクリーンプロセッサ・マイクロプロセッサ３４０及びワイドスクリーン出 力エンフーダ２２７である。１ｆ＋＋および２ｆ＋＋シヤーシの両方に共通のワ イドスクリーンプロセッサの詳細な部分、例えば、ＰＩＦ回路、が第４図に示さ れている。ＰＩＦ回路３０１の重要な部分を構成する画面内画面プロセッサ３２ ０は第５図により詳細に示されている。また、第６図には、ゲートアレ−３００ がより詳細に示されている。第３図に示した、主及び副信号路の部分を構成する 多数の素子については、既に詳細に記述した。

第２のチューナ２０８には、ＩＦ段２２４とオーディオ段２２６が付設されてい る。また、第２のチューナ２０ＢはＷＳＰ　μＰ３４０と共に動作する。ＷＳＰ 　μＰ３４０１を入／出力１１０部３４０Ａとアナログ出力部３４０　Ｂとを含 んでいる。Ｉ１０部３４０Ａは色ｌｌ（ティント）制御信号とカラー制御信号、 外部ＲＧＢビデオ源を選択するためのＩＮＴ／ＥＸＴ信号、及び、スイッチｓｗ ｉ−ｓｗａ用の制御信号を供給する。１１０部は、また、偏向回路と陰極線管を 保護するために、ＲＧＢインタフェースからのＥＸＴ　５ＹＮＣＤＥＴ信号をモ ニタする。アナログ出力部３４０Ｂは、それぞれのインタフェース回路２５４． ２５６および２５８を通して、垂直サイズ、左右調整及び水平位相用制御信号を 供給する。

ゲートアレー３００は主及び副信号路からのビデオ情報を組合わせて、複合ワイ ドスクリーン表示、例えば、第１図の異なる部分に示されているものの１つを作 る働きをする。ゲートアレー用のクロック情報は、低域通過フィルタ３７６と協 同して動作する位相ロックループ３７４によって供給される。主ビデオ信号はア ナログ形式で、ＹＭ、ＵＭ及びＶＭで示した信号として、ＹＵＶフォーマットで ワイドスクリーンプロセッサに供給される。

これらの主信号は、第４図により詳細に示すアナログ−特表平５−５０７８２３ 　（７） デジタル変換器３４２と３４６によってアナログからデジタル形式に変換される 。

カラー成分信号は、総合的に表記Ｕ及びＶによって示されており、これらは、Ｒ −Ｙ及びＢ−Ｙ信号、あるいは、■及びＱ信号に付すことができる。システムク ロック周波数は１０２４ｆ　ｎ−これは約１６ＭＨｚである、なので、サンプル されたルミナンスの帯域幅は８ＭＨｚに制限される。Ｕ及びＶ信号は５００ＫＨ ｚ、あるいは、ワイド■については１．５ＭＨｚに制限されるので、カラー成分 データのサンプルは、１つのアナログ−デジタル変換器とアナログスイッチで行 うことができる。このアナログスイッチ、即ち、マルチプレクサ３４４のための 選択線ＵＶＭＵＸは、システムクロックを２で除して得た８ＭＨｚの信号である 。ｌクロック幅の線開始ＳＱＬパルスが、各水平ビデオ線の始点でこの信号を同 期的に０にリセットする。ついで、ＵＶ　ＭＵＸ線は、その水平線を通して、各 クロックサイクル毎に状態が反転する。線の長さはクロックサイクルの偶数倍な ので、一旦初期化されると、ＵＶ　ＭＵＸの状態は、中断されることなく、０． １、ＯＳ　１・・・・と変化する。アナログ−デジタル変換器３４２と３４６か らのＹ及びＵｖデータストリームは、アナログ−デジタル変換器が各々、ｌクロ ックサイクルの遅延を持っているので、シフトしている。このデータシフトに対 応するために、主信号処理路３０４の補間器制御器からのクロックゲート情報も 同じように遅延させられなければならない。このクロックゲート情報が遅延して いないと、削除が行われた時、ＵＶデータは正しく対をなすように組合わされな い。この点は、各ＵＶ対が１つのベクトルを表すので、重要なことである。１つ のベクトルからＵ成分は、他のベクトルからのＶ成分と対にすると、カラーシフ トが生じてしまう。先行する対からのＶサンプルは、その時のリサンプルと共に 削除される。このＵＶマルチプレクス法は、各カラー成分（Ｕ、Ｖ）サンプル対 に対して２つのルミナンスサンプルがあるので、２：１：ｌと称される。Ｕ及び Ｖの双方に対するナイキスト周波数はルミナンスのナイキスト周波数の２分の１ に実効的に減じられる。従って、ルミナンス成分に対するアナログ−デジタル変 換器の出力のナイキスト周波数は８ＭＨｚとなり、一方、カラー成分に対するア ナログ−デジタル変換器の出力のナイキスト周波数は４ＭＨｚとなる。

ＰＩＦ回路及び／またはゲートアレーは、データ圧縮をしても副データの解像度 が増強されるようにする手段を含むことができる。例えば、対（ベアド）ピクセ ル圧縮及びディザリングとディザリングを含む、多くのデータ減縮及びデータ回 復構想が開発されている。さらに、ビット数が異なる異なったディザリングシー ケンスや、ビット数が異なる異なった対ビクセル圧縮が考えられている。多数の 特定のデータ減縮及び回復構想の１つをＷＳＰ　μＰ３４０によって選択して、 各特定の画面表示フォーマットについて表示ビデオの解像度を最大にするように することができる。

ゲートアレーは、ＦＩＦＯ３５６と３５８として実現できる線メモリと協同して 動作する補間器を含んでいる。補間器とＦＩＦＯは主信号を必要に応じて再サン プル（リサンプル）するために使用される。別に設けた補間器によって、副信号 を再サンプルできる。ゲートアレー中のクロック及び同期回路が主及び副信号を 組合わせて、ＹＭＸ、Ｕ　ＭＸ及びＶ　ＭＸ成分を有する１つの出力ビデオ信号 を作ることを含む、生及び副の両信号のデータ操作を制御する。上記出力成分は デジタル−アナログ変換器３６０　、３６２及び３６４によってアナログ形式に 変換される。Ｙ、Ｕ及びＶで示すアナログ形式の信号は、非飛越し走査への変換 のために、１１Ｎ　−２ｆ、変換器４０に供給される。また、Ｙ、Ｕ及びＶ信号 はエンコーダ２２７によってＹ／Ｃフォーマットに符号化されて、パネルのジャ ックに、ワイドフォーマット比出力信号ＹＯＵＴ　ＥＸＴ　／ＣＯＵＴ　ＥＸＴ が生成される。スイッチＳＷ５が、エンコーダ２２７のための同期信号を、ゲー トアレーからのＣ５ＹＮＣＭＮと、ＰＩＦ回路からのＣ５ＹＮＣＡＵＸから選択 する。スイッチＳＷ６は、ワイドスクリーンパネル出力用の同期信号として、Ｙ ＭとＣ５ＹＮＣＡＵＸのどちらかを選択する。

水平同期回路の部分がより詳細に第１２図に示されてぃる。位相比較５２２８は 、低域通過フィルタ２３０、電圧制御発振器２３２、除算器２３４及びキャパシ タ２３６を含む位相ロックループの一部をなしている。電圧制御発振器２３２は 、セラミック共振器または同等のもの２３８に応動して、３２ｆｔｔで動作する 。電圧ｙｓｍ発振器の出力は、３２で除算されて、適切な周波数の第２の入力信 号として位相比較Ｎ２２８に供給される。分周器２３４の出力は工ｆ、１ＲＥＦ タイミング信号である。３２ｆＨＲＥＦタイミング信号と１　ｆｉｔ　ＲＥＦタ イミング信号は１６分のｌカウンタ４００に供給される。２ｆｔ＋出力がパルス 幅回路４０２に供給される。分周器４００を１ｆ＋＋ＲＥＦ信号によってプリセ ットすることにより、この分周器は、確実に、ビデオ信号入力部の位相ロックル ープと同期的に動作する。パルス幅回路４０２は２　ｆ、−ＲＥＦ信号が、位相 比較器４０４、例えば、ＣＡ　１３９１が適正な動作を行うようにするために充 分なパルス幅を持つようにする。位相比較器４０４は、低域通過フィルタ４０６ と２ｆＨ電圧制御発振器４０８を含む第２の位相ロックループの一部を構成して いる。電圧制御発振器４０８は内部２ｆＨタイミング信号を発生し、この信号は 順次走査される表示器を駆動するために用いられる。位相比較器４０４への他方 の入力信号は、２ｆＲフライバツクパルスまたはこれに関係付けられたタイミン グ信号である。位相比較器４０４を含む第２の位相ロックループを用いることは 、入力信号の各Ｉｆ、期間内で各２ｆｇ走査周期を対称になるようにするために 役立つ。このようにしなかった場合は、ラスタの分離、例えば、ビデオ線の半分 が右にシフトし、ビデオ線の半分が左にシフトするというようなことが起きる。

第１３図には、偏向回路５０が詳細に示されている。回路５００は、異なる表示 フォーマットを実現するために必要な垂直過走査の所要量に応じてラスタの垂直 のサイズを調整するために設けられている。線図的に示すように、定電流源５０ ２が垂直ランプキャパシタ５０４を充電する一定量の電流Ｉ　ＲＡＭＦを供給す る。トランジスタ５０Ｇが垂直ランプキャパシタに並列に結合されており、垂直 リセット信号に応じて、このキャパシタを周期的に放電させる。

いかなる調整もしなければ、電流Ｉｔ＾１は、ラスタに最大可能な垂直サイズを 与える。これは、第１図（ａ）に示すような、拡大４×３フオ一マツト表示比信 号源によりワイドスクリーン表示を満たすに必要とされる垂直過走査の大きさに 対応する。より小さな垂直ラスタサイズが必要とされる場合は、可調整電流源５ ０８がＩ　ＩＡＩＩＩＰから可変量の電流Ｉ　ＡＤＪを分流させて、垂直ランプ キャパシタ５０４をよりゆっくりと、より小さなピーク値まで充電する。可変電 流源５０Ｂは、垂直サイズ制御回路によって生成された、例えば、アナログ形式 の、垂直サイズ調整信号に応答する。垂直サイズ調整５００は手動垂直サイズ調 整５１０から独立しており、この手動垂直サイズ調整は、ポテンショメータある いは背面パネル調整ノブによって行うことができる。いずれの場合でも、垂直偏 向コイル５１２は適切な大きさの駆動電流を受ける。水平偏向は、位相調整回路 ５１８、左右ピン補正回路５１４．２ｆＭ位相ロックループ５２０及び水平出力 回路５１６によって与えられる。

第１４図には、ＲＧＢインタフェース６０がより詳しく示されている。最終的に 表示される信号が、ｌ　ｆｓ　２　ｆ、Ｉ変換器４０の出力と外部ＲＧＢ入力か ら選択される。ここで述べるワイドスクリーンテレビジョンを説明するために、 外部ＲＧＢ入力をワイドフォーマット表示比の順次走査源であるとする。外部Ｒ ＧＢ信号とビデオ信号入力部２０からの複合ブランキング信号がＲＧＢ−ＹＵＶ 変換器６１０に入力される。外部ＲＧＢ信号に対する外部２ｆＨ複合同期信号が 外部同期信号分離器６００に入力される。

垂直同期信号の選択はスイッチ６０８によって行われる。

水平同期信号の選択はスイッチ６０４によって行われる。

ビデオ信号の選択はスイッチ６０６によって行われる。スイッチ６０４．６０６ ．６０８の各々はＷＳＰ　μＰ３４０によって生成される内部／外部制御信号に 応答する。内部ビデオ源を選択するか外部ビデオ源を選択するかは、利用者の選 択である。しかし、外部ＲＧＢ源が接続されていない、あるいは、ターンオンさ れていない時に、使用者が不用意にそのような外部源を選択した場合、あるいは 、外部源がなくなった場合は、垂直ラスタが崩れ、陰極線管に重大な損傷を生じ させる可能性がある。そこで、外部同期検出器６０２が外部同期信号の存在を検 出する。この信号がない場合には、スイッチ無効化制御信号が各スイッチ６０４ 　、６０６．６０８に送られ、外部ＲＧＢ源からの信号がない時に、このような 外部ＲＧＢ源が選択されるコトヲ防止する。ＲＧＢ−ＹＵＶ変換器６１０　ｔ＋ 、ＷＳＰμＰ３４０から色調及びカラー制御信号を受ける。

この発明の構成によるワイドスクリーンテレビジョンを、図示はしていないが、 ２ｆ、水平走査の代わりにｌｆ８水平走査で実施することもできる。ｌｆｓ回路 を用いれば、１ｆ＊　２ｆｗ変換器もＲＧＢインタフェースも不要となる。従っ て、２ｆ＋＋走査周波数の外部ワイドフォーマット表示札ＲＧＢ信号の表示のた めの手段はなくなることになる。ｌｆｗ回路用のワイドスクリーンプロセッサと 画面内画面プロセッサは非常に類似したものとなる。ゲートアレーは実質的に同 じでよいが、全ての入力と出力を用いることはないであろう。ここに記載する種 々の解像度増強構想は、一般的に言って、テレビジョンがｌｆ、ｌ走査で動作し ようと、２ｆｉ走査で動作しようと関係なく採用できる。

第４図は、ｌｆＭ及び２ｆＨシヤーシの両方について同じとすることができる、 第３図に示したワイドスクリーンプロセッサ３０をさらに詳細に示すブロック図 である。

ＹＡＳＵＡ及びＶＡ倍信号、解像度処理回路３７０を含むことのできる画面内画 面プロセッサ３２０の入力となる。この発明の一態様によるワイドスクリーンテ レビジョンは、ビデオの伸張及び圧線ができる。第１図にその一部を示した種々 の複合表示フォーマットにより実現される特殊効果は画面内画面プロセッサ３２ ０によって生成される。このプロセッサ３２０は、解像度処理回路３７０からの 解像度処理されたデータ信号Ｙ　ＲＰ、Ｕ　ＲＰ及びＶ　ＲＰを受信するように 構成できる。解像度処理は常に必要なわけではな（、選択された表示フォーマ。

ト中に行われる。第５図に、Ｉｊ面内画面プロセッサ３２０がさらに詳細に示さ れている。画面内画面プロセッサの主要成分は、アナログ−デンタル変換器部３ ２２、人力部３２４、高速スイッチ（ＦＳＷ）及びバス部３２６、タイミング及 び制御部３２８、及びデジタル−アナログ変換部３３０である。タイミング及び 制御部３２８の詳細が第１１図に示されている。

画面内画面プロセッサ３２０は、例えば、トムソン・コンシューマ・エレクトロ ニクス・インコーホレーテッドにより開発された基本ＣＰＩＰチップを改良した ものとして実施できる。この基本ＣＰＩＰチップの詳細は、インディアナ州イン ディアナポリスのトムソン・コンシューマ・エレクトロニクス・インコーホレー テッドから発行されＴ１．ｌるｒＴｈｅ　ＣＴＣ１４０Ｐｒｃｔｕｒｅ　ｉｎ　 Ｐ：ｃ（ｕｒｅ　（ＣＰＩＰ）Ｔｅｃｈｎｉｃａｌ　Ｔｒａｉｎｉｎｇ　Ｍａｎ ｕａｌ　（ＣＴＣ１４０画面内画面（ＣＰＩＰ）技術トレーニング　マニュアル ）ｊに記載されている。

多数の特徴あるいは特殊効果が可能である。次はその一例である。基本的な特殊 効果は、第１図（Ｃ）に示すような、大きい画面上に小さい画面が置かれたもの である。

これらの大小の画面は同じビデオ信号あるいは別のビデオ信号からでもよく、ま た、入れ換えもできる。一般に、オーディオ信号は常に大きい画面に対応するよ うに切換えられる。小画面はスクリーン、上の任意の位置に動かすこともできる し、あるいは、多数の子め定められた位置に移させることができる。ズーム効果 は、小画面のサイズを、例えば、多数の子め設定されたサイズの任意のものへ大 きくしたり小さくする。ある点において、例えば、第１図（ｄ）に示す表示フォ ーマットの場合、大小の画面は同じ大きさとなる。

単一画面モード、例えば、第１図（ｂ）、第１図（ｅ）あるいは第１図（ｆ）に 示すモードの場合、使用者は、その単一画面の内容を、例えば、１．０：１〜５ ，１：１の比の範囲でステップ状にズーム・インすることができるズームモード では、使用者は画面内容をサーチし、あるいは、パンして、スクリーン上の画像 を画面の異なる領域内で動かすことができる。いずれの場合でも、小さい画面、 大きい画面あるいはズームした画面を静止画面（静止画面フォーマット）として 表示できる。この機能により、ビデオの最後の９フレームを繰返しスクリーン上 に表示するストロボフォーマットが可能となる。フレームの繰返し率は、１秒に つき３０フレームからＯフレームまで変えることができる。

この発明の別の構成によるワイドスクリーンテレビジョンで使用される画面内画 面プロセッサは上述した基本的なＣＰＩＰチップの現在の構成とは異なる。基本 的ＣＰＩＰチップを１６×９スクリーンを有するテレビジョンと使用する場合で 、ビデオスピードアップ回路を用いない場合は、広い１６Ｘ　９スクリーンを走 査することによって、実効的に水平方向に４／３倍の拡大が生じ、そのために、 アスペクト比歪みが生じてしまう。画面中の事物は水平方向に細長くなる。外部 スピードアップ回路を用いた場合は、アスペクト比歪みは生じないが、画面がス クリーン全体に表示されない。

通常のテレビジョンで使用されているような基本ＣＰＩＰチップを基にした既存 の画面内画面プロセッサは、ある望ましくない結果を伴う特別な態様で動作させ られる。入来ビデオは、主ビデオ源の水平同期信号にロックされた６４０ｆｙ＋ のクロックでサンプルされる。即ち、ＣＰＩＰチップに関連するビデオＲＡＭに 記憶されたデータは、入来する副ビデオ源に対しオーソゴナルに（ｏｒｔｈ−ｏ ｇｏｎａｌｌｙ）にサンプルされない。これが基本ＣＰＩＰ法によるフィールド 同期に対する根本的な制限である。入力サンプリング率の非オーソゴナルな性質 のために、サンプルされたデータにスキューエラーが生じてしまう。

この制限は、ビデオＲＡＭを、データの書込みと読出しに同じクロックを使わね ばならないＣＰＩチップと共に用いた結果である。例えばビデオＲＡＭ３５０の ようなビデオＲＡＭからのデータが表示される時は、スキューエラーは、画面の 垂直端縁に沿ったランダムなジッタとして現れ、一般には、非常に不快であると 考えられる。

基本ＣＰＩＰチップと異なり、この発明の構成に従う画面内画面プロセッサ３２ ０は、複数の表示モードの１つで、ビデオデータを非対称に圧縮するように変更 されている。この動作モードでは、画面は水平方向に４＝１で圧縮され、垂直方 向には３：ｌで圧縮される。この非対称圧縮モードにより、アスペクト比歪みを 有する画面が生成されて、ビデオＲＡＭに記憶される。画面中の事物は水平方向 に詰め込まれる。しかし、これらの画面が通常の通り、例えば、チャンネル走査 モードで、読出されて％１６Ｘ９フォーマット表示比スクリーン上に表示される と、画面は正しく見える。この画面はスクリーンを満たし、アスペクト比歪みは ない。この発明のこの態様による非対称圧縮モードを用いると、外部スピードア ップ回路を用いることなく、１６×９のスクリーン上に特別の表示フォーマット を生成することが可能となる。

第１１図は、例えば、上述したＣＰＩＰチップを変更した画面内画面プロセッサ のタイミング及び制御部３２８のブロック図であり、このタイミング及び制御部 ３２８は、複数の選択可能な表示モードの１つとしての非対称圧縮を行うための デシメーション（ｄｅｃｉ■ａｔｉｏｎ）回路３２８Ｃを含んでいる。残りの表 示モードは異なるサイズの副画面を生成できる。水平及び垂直デシメーション回 路の各々はＷＳＰ　μＰ３４０の制御の下に値のテーブルから圧縮係数をめるよ うにプログラムされたカウンタを含んでいる。値の範囲は１：１．２：１，３： １等とすることができる。圧縮係数は、テーブルをどのように構成するかに応じ て対称的にも非対称にもできる。圧縮比の制御は、ＷＳＰ　μＰ３４０の制御下 で、完全にプログラマブルな汎用デシメーシラン回路によって行うことができる 。

全スクリーンＰＩＦモードでは、自走発振器３４８と共に働く画面白画面プロセ ッサは、例えば適応影線くし形フィルタとすることのできるデコーダからＹ／Ｃ 入力を受取り、この信号をＹ、Ｕ、Ｖカラー成分に復号し、水平及び垂直同期パ ルスを生成する。これらの信号は、ズーム、静止、チャンネル走査などの種々の 全スクリーンモードのために、画面白画面プロセッサで処理される。

例えば、チャンネル走査モード中、ビデオ信号入力部からの水平及び垂直同期は 、サンプルされた信号（異なるチャンネル）が互いに関連性のない同期パルスを 有し、また、見かけ上、時間的にランダムな時点で切換えられるので、何度も中 断するであろう。従って、サンプルクロック（及び読出し／書込みビデオＲＡＭ クロック）は自走発振器によって決められる。静止及びズームモード用には、サ ンプルクロックは入来ビデオ水平同期信号にロックされる。これらの特別なケー スでは、入来ビデオ水平同期の周波数は表示クロック周波数と同じである。

再び第４図を参照すると、画面白画面プロセッサからのアナログ形式のＹ、ＵＳ ＶおよびＣ５ＹＮＣ（複合同期）出力は、エンコーダ回路３６６でＹ／Ｃ成分へ 再符特表千５−５０７８２３　（１０） 骨化することができる。エンコーダ回路３６６は３．５８Ｍ　８２発振器３８０ と協同して動作する。このＹ／ＣＰＩＰＥＮＣ信号は、再符号化Ｙ／Ｃ成分を主 信号のＹ／Ｃ成分の代わりに用いることを可能とするＹ／Ｃスイッチ（図示せず ）に接続してもよい。この点以後、ＰＩＰ符号化骨化Ｕ、Ｖおよび同期信号が、 シャーシの残部における水平及び垂直タイミングの基礎となる。この動作モード は、主信号路中の補間器及びＦＩＦＯの動作に基づ＜ＰＩＰのズームモードの実 行に適している。

さらに第５図を参照すると、画面白画面プロセッサ３２０は、アナログ−デジタ ル変換１１１３２２、入力部３２４、高速スイッチＦＳＷ及びバス制御部３２６ 、タイミング及び制御部３２８、及びデジタル−アナログ変換部３３０を含んで いる。一般に、画面白画面プロセッサ３２０は、ビデオ信号をデジタル化してル ミナンス（Ｙ）及び色差信号（ＵＳＶ）とし、その結果をサブサンプルして、上 述したような１メガビツトのビデオＲＡＭ３５０に記憶させる。

画面白画面プロセッサ３２０に付設されているビデオＲＡＭ３５０は１メガビツ トのメモリ容量を持つが、これは、８ビツトサンプルでビデオデータのＩフィー ルド全部を記憶するには充分な大きさではない。メモリ容量を増すことは、費用 がかかり、さらに複雑な操作回路構成が必要となるであろう。副チャンネルのサ ンプル当たりのビット数を少なくすることは、全体を通じて８ビツトサンプルで 処理される主信号に対して、量子化解像度、あるいは、帯域幅の減少を意味する 。この実効的な帯域幅減少は、副表示画面が相対的に小さい時は、通常問題とは ならないが、副表示画面が相対的に大きい、例えば、主表示画面と同じサイズの 場合は、問題となる可能性がある。解像度処理回路３７０が、副ビデオデータの 量子化解像度あるいは実効帯域幅を増強させるための１つまたはそれ以上の構想 を選択的に実施することができる。例えば、対ビクセル圧縮及びディザリングと 逆ディザリングを含む多数のデータ減縮及びデータ回復構想が開発されている。

ディザリング回路は、ビデオＲＡ　Ｍ　３５０の下流、例えば、以下に詳述する ように、ゲートアレーの副信号路中に配置する。さらに、異なるビット数を伴う 異なるディザリングと逆ディザリングシーケンス、及び、異なるビット数の異な る対ピクセル圧縮が考えられる。各特定の画面表示フォーマットに対して表示ビ デオの解像度を最大にするために、多数の特定データ減縮及び回復構想の１つを ＷＳＰ　μＰによって選ぶことができる。

ルミナンス及び色差信号は、８：１：１の６ビツトＹ。

ＵＳＶ形式で記憶される。即ち、各成分は６ビツトサンプルに量子化される。色 差サンプルの各対に対し８個のルミナンスサンプルがある。画面白画面プロセッ サ３２０は、入来ビデオデータが、入来副ビデオ同期信号にロックされた６４０ ｆＨクロック周波数でサンプルされるようなモードでは動作させられる。このモ ードでは、ビデオＲＡＭに記憶されたデータはオーソゴナルにサンプルされる。

データが画面白画面プロセッサのビデオＲＡＭ３５０から読出される時は、この データは入来副ビデオ信号にロックされた同じ６４０ｆｎクロツクを用いて読出 される。しかし、このデータはオーソゴナルにサンプルされ記憶されるが、そし て、オーソゴナルに読出せるが、主及び副ビデオ源の非同期性のために、ビデオ ＲＡＭ３５０から直接オーソゴナルには表示できない。主及び副ビデオ源は、そ れらが同じビデオ源からの信号を表示している時のみ、同期していると考えられ る。

ビデオＲＡＭ３５０からのデータの出力であるＩＩチャンネルを主チャンネルに 同期させるには、さらに処理を行う必要がある。第４図を再び参照すると、ビデ オＲＡＭの４ビツト出力ポートからの８ビツトデータブロツクを再組合わせする ために、２つの４ビツトラツチ３５２Ａと３５２Ｂが用いられる。この４ビツト ラツチは、データクロック周波数を１２８Ｏｆ＋＋から６４Ｏｆ＋＋に下げる。

一般には、ビデオ表示及び偏向系は主ビデオ信号に同期化される。前述したよう に、ワイドスクリーン表示を満たすようにするためには、主ビデオ信号はスピー ドアップされねばならない。副ビデオ信号は、第１のビデオ信号とビデオ表示と に、垂直同期せねばならない。副ビデオ信号は、フィールドメモリ中で１フィー ルド周期の何分の１かだけ遅延させ、線メモリで伸張させるようにすることがで きる。副ビデオデータの主ビデオデータへの同期化は、ビデオＲＡＭ３５０をフ ィールドメモリとして利用し、先入れ先出しくＦ　Ｉ　ＦＯ）線メモリ装置３５ ４を信号の伸張に利用することにより行われる。ＦＩＦＯ３５４のサイズは２０ ４８ｘ　８である。ＦＩＦＯのサイズは、読出し／書込みポインタの衝突（ｃｏ ｌｌｉｓｉｏｎ）を避けるに必要であると合理的に考えられる最低線記憶容量に 関係する。読出し／書込みポインタの衝突は、新しいデータがＦＩＦＯに書込ま れ得る時がくる前に、古いデータがＦＩＦＯから読出される時に生じる。読出し ／書込みポインタの衝突は、また、古いデータがＦＩＦＯから読出される時が（ る前に、新しいデータがメモリを重ね書き（ｏｖｅｒｗｒｉｔｅ）する時にも生 じる。。

ビデオＲＡ　Ｍ　３５０からの８ビツトのＤＡＴＡ　ＰＩＦデータブロックは、 ビデオデータをサンプルするために用いたものと同じ画面内画面プロセッサ６４ ０ｆＭクロック、即ち、主信号ではなく副信号にロックされた６４０ｆＨクロツ クを用いて２０４８ｘ　８　Ｆ　Ｉ　Ｆ　Ｏ３５４に書込まれる。ＦＩＦＯ３５ ４は、主ビデオチャンネルの水平同期成分にロックされた１０２４ｆ＋＋の表示 クロックを用いて読出される。互いに独立した読出し及び書込みポートクロック を持った複数線メモリ（Ｆ　Ｔ　ＦＯ）を用いることにより、第１の周波数でオ ーソゴナルにサンプルされたデータを第２の周波数でオーソゴナルに表示するこ とができる。しかし、読出し及び書込み両クロックが非同期の性質を持っている ことにより、読出し／書込みポインタの衝突を避けるための対策をとる必要がな い。

ゲートアレ３００の主信号路３ｏ４、副信号路３０６及び出力・、信号路３１２ がブロック図の形で第６図に示されている。

ゲートアレーはさらに、クロック／同期回路３２０とｗｓＰ　μＰデコーダ３１ ０を含んでいる。ｗｓＰ　μＰデコーダ３１０のＷＳＰ　ＤＡＴＡで示したデー タ及びアドレス出力ラインは、画面内画面プロセッサ３２０と解像度処理回ｒＢ ３７０と同様に、上述した主回路及び信号路にも供給される。ある回路がゲート アレーの一部をなすかなさないかは、殆ど、この発明の詳細な説明を容易にする ための便宜上の事項である。

ゲートアレーは、異なる画面表示フォーマットを実行するために、必要に応じて 、主ビデオチャンネルを伸張し、圧縮し、あるいは、切り詰める作用をする。ル ミナンス成分Ｙ　ＭＮが、ルミナンス成分の補間の性質に応じた長さの時間、先 入れ先出しくＦ　Ｉ　ＦＯ）線メモリ３５６に記憶される。組合わされたりａミ ナンス成分Ｕ／Ｖ　ＭＮはＦＩＦＯ３５８に記憶される。副信号のルミナンス及 びクロミナンス成分Ｙ　ＰＩＰＳＵ　ＰＩＰ及びＶ　ＰＩＰはデマルチプレクサ ３５５によって生成される。

ルミナンス成分は、必要とあれば、回路３５７で解像度処理を受け、必要とあれ ば、補間器３５９によって伸張されて、出力として信号Ｙ　ＡＵＸが生成される 。

ある場合には、副表示が第１図（ｄ）に示すように主信号表示と同じ大きさとな ることがある。画面内画面プロセッサ及びビデオＲＡ　Ｍ　３５０に付随するメ モリの制限のために、そのような大きな面積を満たすには、データ点、即ち、ビ クセルの数が不足することがある。そのような場合には、解像度処理回路３５７ を用いて、データ圧縮あるいは減縮の際に失われたビクセルに置き代えるべきビ クセルを副ビデオ信号に回復することができる。この解像度処理は第４図に示さ れた回路３７０によって行われるものに対応させることができる。例えば、回路 ３７０はディザリング回路とし、回路３５７をディザリング回路とすることがで きる。

ｌｖｌビデオ入力データは６４０ｆｗの周波数でサンプルされ、ビデオＲＡ　Ｍ 　３５０に記憶される。副データはビデオＲＡＭ３５０から読出され、ＶＲＡＭ 　ＯＵＴとしテ示すれている。ＰＩＦ回路３０１は、また、副画面を水平及び垂 直方向に、非対称に減縮することができると同時に、同じ整数の係数分の１に減 縮することもできる。第１０図を参照すると、副チヤンネルデータは、４ビツト ラツチ３５２Ａと３５２Ｂ、副ＦＩＦＯ３５４、タイミング回路３６９及び同期 回路３６８によって、バッファされ主チヤンネルデジタルビデオに同期化される 。ＶＲＡＭ　ＯＵＴデータは、デマルチプレクサ３５５によって、Ｙ（ルミナン ７、）　、Ｕ、　Ｖ　（カラー成分）及びＦＳＷ　ＤＡＴ　（高速スイッチデー タ）に分類される。ＦＳＷ　ＤＡＴは、どのフィールド型式がビデオＲＡＭに書 込まれたかを示す。

ＰＩＰ　ＦＳＷ信号がＰＩＦ回路から直接供給され、ビデオＲＡＭから読出され たどのフィールドが小画面モード時に表示されるべきかを決めるために、出力制 御回路３２１に供給される。

副チャンネルは６４０ｆ＋＋でサンプルされ、一方主チヤンネルは１０２４　ｆ 　Ｈでサンプルされる。副チャンネル１１Ｆ　Ｏ３５４は、データを、呵チャン ネルサンプル周波数から主チヤンネルクロック周波数に変換する。この過程にお いて、ビデオ信号は８１５（１０２４／６４０　）の圧縮を受ける。これは、副 チャンネル信号を正しく表示するに必要な４／３の圧縮より大きい。従って、副 チャンネルは、４×３の小画面を正しく表示するためには、補間器３５９によっ て伸張されねばならない。補間器３５９は補間器制御回路３７１によって制御さ れ、補間器制御回路３７１自身はＷＳＰ　μＰ　３４０に応答する。必要とされ る補間器による伸張の量は５／６である。伸張係数Ｘは次のようにして決められ る。

Ｘ冨（６４０／１０２４）　＊　（４／３）　＝５／６クロミナンス成分Ｕ　Ｐ ＩＰとＶＰＩＰは回路３６７によって、ルミナンス成分の補間の内容に応じて決 まる長さの時間遅延され、信号Ｕ　ＡＵＸとＶ　ＡＵＸが出力として生成される 。主信号と副信号のそれぞれのＹｌＵ及びＶ成分は、Ｆ　Ｉ　Ｆ　０３５４．３ ５６及び３５８の読出しイネーブル信号を制御することにより、出力信号路３１ ２中のそれぞれのマルチプレクサ３１５．３１７及び３１９で組合わされる。マ ルチプレクサ３１５．３１７．３１９は出力マルチプレクサ制御回路３２１に応 答する。この出力マルチプレクサ制御回路３２１は、画面白画面プロセッサとＷ ＳＰ　μＰ３４０からのクロック信号ＣＬＫ、線開始信号ＳＯＬ％ＨＣ０ＵＮＴ 信号、垂直ブランキングリセット信号及び高速スイッチの出力に応答する。マル チプレクサされたルミナンス及びクロミナンス成分ＹＭＸ、ＵＭＸ及びＶ　ＭＸ は、それぞれのデジタル／アナログ変換器３６０．３６２及び３６４に供給され る。第４図に示すように、このデジタル−アナログ変換器３６０．３６２．３６ ４の後段には、それぞれ低域通過フィルタ３６１．３６３．３６５が接続されて いる。画面白画面プロセッサ、ゲートアレー及びデータ減縮回路の種々の機能は ＷＳＰ　μＰ３４０によって制御されるＷＳＰ　μＰ３４０は、これに直列バス を介して接続されたＴＶ　μＰ　２１６に応答する。

この直列バスは、図示のように、データ、クロック信号、イネーブル信号及びリ セット信号用のラインを有する４本線バスとすることができる。ＷＳＰ　μＰ３ ４０はＷＳＰ　μＰデコーダ３１０を通してゲートアレーの種々の回路と交信す る。

１つのケースでは、４Ｘ３ＮＴＳＣビデオを、表示画面のアスペクト比歪みを避 けるために、係数４／３で圧縮することが必要となる。別のケースでは、通常は 垂直方向のズーミングをも伴う、水平ズーミングを行うために、ビデオを伸張す ることもある。３３％までの水平ズーミング動作は、圧縮を４／３未満に減じる ことによって行うことができる。サンプル補間器は、５−ＶＨ３７オーマツトで は５．５ＭＨｚまでとなるルミナンスビデオ帯域幅が、１０２４　ｆ　＊の時は ８ＭＨｚであるナイキスト折返し周波数の大きなパーセンテージを占めるので、 入来ビデオを新たなピクセル位置に計算しなおすために用いられる。

第６図に示すように、ルミナンスデータＹ　ＭＮは、ビデオの圧縮または伸張に 基づいてサンプル値を再計算（ｒｅｃａｌｃｕｌａＬｅ）する主信号路３０４中 の補間器３３７を通される。スイッチ、即ち、ルート選択器３２３及び３３１の 機能は、ＦＩＦＯ３５６と補間器３３７の相対位置に対する主信号路３０４のト ポロジーを反転させることである。即ち、これらのスイッチは、例えば圧縮に必 要とされる場合などに、補間器３３７がＦＩＦＯ３５６に先行するようにするか 、伸張に必要とされる場合のように、ＦＩＦＯ３５６が補間器３３７に先行する ようにするかを選択する。スイッチ３２３と３３１はルート制御回路３３５に応 答し、この回路３３５自体はＷＳＰ　μＰ３４０に応答する。小画面のモードで は、副ビデオ信号がビデオＲＡＭ３５０に記憶するために圧縮され、実用目的に は伸張のみが必要であることが想起されよう。従って、副信号路にはこれらに相 当するスイッチは不要である。

主信号路は第９図により詳細に示されている。スイッチ３２３は２つのマルチプ レクサ３２５と３２７によって具体化されている。スイッチ３３１はマルチプレ クサ３３３によって具体化されている。これら３つのマルチプレクサはルート制 御回路３３５に応答し、このルート制御回路３３５自体はＷＳＰ　μＰ３４０に 応答する。水平タイミング／同期回路３３９が、ラッチ３４７．３５１及びマル チプレクサ３５３の動作を制御し、また、ＦＩＦＯの書込みと読出しを制御する タイミング信号を発生する。クロック信号ＣＬＫと線開始信号ＳＱＬはクロック ／同期回路３２０によって生成される。アナログ−デジタル変換制御回路３６９ は、Ｙ　ＭＮ、　ＷＳ　Ｐ　ｕ　Ｐ３４０　、及びＵＶ　ＭＮ（Ｄ最上位ビット に応答する。

補間器制御回路３４９は、中間ピクセル位置値（Ｋ）、補間器補償フィルタ重み 付け（Ｃ）、及び、ルミナンスに対するクロックゲーティング情報ＣＧＹとカラ ー成分に対するクロックゲーティング情報ＣＧＵＶを生成する。

圧縮を行うためにサンプルをいくつかのクロック時に書込まれないようにし、あ るいは、伸張のために、いくつかのサンプルを複数回読出せるようにするために 、ＦＩＦＯデータの中断（デシメーシヨン）または繰返しを行わせるのが、この クロックゲーティング情報である。ルミナンスＦＩ’ＦＯから読出されたランプ の平均勾配は、それに対応する入力ランプよりも３３％急峻である。さらに、こ のランプの読出しには、データの書込みに必要とされる時間と同様、必要とされ る有効読出し時間は３３％少なくなるであろう。これによって、４／３の圧縮が 行われる。ルミナンスサンプルを再計算（ｒｅｃａｌｃｕｌａｔｅ）するのは、 補間器３３７の機能である。

伸張は圧縮と全く逆の態様で行うことができる。圧縮の場合は、書込みイネーブ ル信号には、禁止パルスの形でクロックゲーティング情報が付されている。デー タの伸張のためには、クロックゲーティング情報は読出しイネーブル信号に適用 される。これにより、データがＦＩＦＯ３５６から読出される時に、データの中 断が行われる。

この場合、伸張の後のサンプルされたデータを凹凸のある状態から滑らかになる ように再計算するのは、この処理中はＦＩＦＯ３５６に後続した位置にある補間 器３３７の機能である。伸張の場合、データは、ＦＩＦＯ３５６から読出されて いる時及び補間器３３７にクロック書込みされている時に、中断されねばならな い。これは、データが連続して補間器３３７中をクロックされる圧縮の場合と異 なる。圧縮及び伸張の両方の場合において、クロックゲーティング動作は、容易 に、同期した態様で行わせることができる。即ち、事象は、１０２４ｆ＋＋のシ ステムクロックの立上がりエツジを基礎にして生じる。

ルミナンス補間のためのこの構成には多数の利点がある。クロックゲーティング 動作、即ち、データデシメーション及びデータ繰返しは同期的に行うことができ る。

切換可能なビデオデータのトポロジーを用いて補間器とＦＩＦＯの位置の切換え を行わなければ、データの中断または繰返しのために、書込みまたは読出しクロ ックはダブルクロック（ｄｏｕｂｌｅ　ｃｌｏｃ、ｋ）されねばならなくなって しまう。この「ダブルクロックされる」という語は、ｌつのクロックサイクル中 に２つのデータ点がＦＩＦＯに書込まれる、あるいは、１つのクロックサイクル 中に２つのデータ点がＦＩＦＯから読出されねばならないという意味である。そ の結果、書込みまたは読出しクロック周波数がシステムクロック周波数の２倍と ならねばならないので、回路構成をシステムクロックに同期して動作するように することはできない。さらに、この切換可能なトポロジーは圧縮と伸張の両方の 目的に対して、１つの補間器と１つのＰ　Ｉ　ＦＯＬか必要としない。ここに記 載したビデオ切換構成を用いなければ、圧縮と伸張の両機能を達成するために、 ２つのＦＩＦＯを用いた場合のみ、ダブルクロッキングを避けることができる。

その場合は、伸張用の１つのＦＩＦＯを補間器の前に置き、圧縮用の１つのＦＩ ＦＯを補間器の後に置く必要がある。

第１６図にブロック図の形で別形のＵＶ信号路５３０を示す。信号路５３０は、 第６図及び第９図に示す主信号路３０４におけるルミナンスデータの選択可能構 成に非常に類似している。最も重要な違いは、補間器３３７の代わりに遅延整合 回路５４０が用いられている点である。マルチプレクサ５３４．５３６及び５３ ８がＵＶ−ＭＮ信号を、ＰＩＦ０３５ｇが遅延整合回路５４０に先行する信号路 か、遅延整合回路５４０がＰＩＦ０３５Ｂに先行する信号路かを通ることができ るようにする。これらのマルチプレクサはルート制御回路５３２に応答する。マ ルチプレクサ５３８の出力はデマルチプレクサ３５３、によってＵ　ＯＵＴ信号 とＶ　ＯＵＴ信号に分離される。

補間システムがビデオ圧縮を行う時は、データサンプルはＰＩＦ０３５８に書込 まれる前に削除されねばならない。このことが、マルチプレクサされたＵ／Ｖデ ータの場合に問題を生じさせる。ＵＶデータストリームがＹデータストリームと 同じクロックゲーティングパルスで削除される場合は、ＵＶシーケンスは一貫し てＵ、ＶｌＵ、Ｖ、、、、等と交番しない。例えば、ＵサンプルがＰ　Ｉ　Ｆ０ ３５８に書込まれる前に削除された場合は、シーケンスは、Ｕ、Ｖ、Ｕ、Ｖ、Ｖ 、Ｕ、Ｖ、、、、　等のようなものになろう。従って、第２のクロックゲーティ ング信号が必要となる。この信号はＣＧＵＶ　（または、信号が論理的に反転さ れた場合は、　ＣＧＵＶ）と呼ばれる。このＵＶ　Ｃ１ｏｃｋ　Ｇａｔｅ　（Ｕ Ｖり０７クゲート）は圧縮の時にのみ用いられ、ＣＧＹパルスの半分の頻度で発 生し、常にＵＶサンプル対を削除する。８１５圧縮の例を以下にリストする。

コノ例におイ’ｔ−１Ｙ（ＣＧＹ）とＵＶ　（ＣＧＵＶ）に対するＣ１ｏｃｋ　 Ｇａｔｅ　Ｗｒｉｔｅ（クロ７クゲート書込み）がどのように違うかは明らかで ある。−ＣＧＹと−ＣＧＵＶ信号が高の時、サンプルが削除される。−ＣＧＹは 常にＵサンプルで始まりＶサンプルで終わることに注目すべきである。このよう にして、ＵＶ対が共に削除されて、１つの対中のＶが次の対からのＵと共に削除 されるということが防止される。８．５圧縮１こおいて、ＵＶデータとＹデータ がどのようにＰＩＦ０３５８と３５６から読出されるかの比較を第１７（ａ）図 と第１７（ｂ）図に、それぞれ示す。ＵＶデータがＹデータに対して１クロツク サイクルまでスキューすることがわかるであろう。これはＵ／Ｖ指標データをＦ ＩＦＯデータストリーム中に記憶しておかないことによる結果である。このＵＶ データのスキューがあると、カラー成分がいくらか損なわれる。しかし、この成 分の質の低下は、高品質テレビジョンで普通に用いられている、４：１．１マル チプレクスされたカラー成分システムよりも悪くはならない。実効的なＵＶナイ キスト周波数は、ＵＶ対が間引かれる（デシメーション）ので、周期的に２ＭＨ ｚまで低下する。しかし、この周波数は「ワイドな」Ｉクロミナンス源を取り扱 うには充分である。その結果、カラー成分信号は、ＵＶ対のデシメーションが行 われている時も、非常に高い品質を維持する。

ビデオデータの圧縮には、ＦＩＦＯ３５６と３５８へのクロックゲート書込み信 号がＹ信号路及びＵＶ信号路について互いに異なる必要がある。基本的には、Ｕ 及びＶサンプルは対として削除されねばならない。なぜなら、一旦、あるサンプ ルが削除されるや、そのサンプル（それがＵサンプルであったかＶサンプルであ ったかには係わりなく）の状態に関する情報は失われてしまうからである。例え ば、ＵＶ情報を搬送するためにＦＩＦＯ３５８に９番目のビットが付加されたと すると、ＵまたはＶサンプルを単独に削除出来る。データがＦｒＦＯ３５８から 読出されるとき、この９番目のビットの状態を解釈することによって、ＵＶは正 しく分類（ｓ　ｏ　ｒ　ｔ）される。この分類情報は捨てられるので、ＵＶデー タが対として削除されねばならないということになり、その結果ＵＶのＦＩＦＯ ３５８の読出し後に行われる分類が非常に簡単になる。

デシメートされたＵＶ対の分類には１ビツトカウンタのみしか必要ではない。こ のカウンタは、ＦＩＦＯ３５８の読出しが開始されるクロックサイクルに、Ｕ　 （０）状態に同期的にリセットされる。この１ビツトカウンタは、主ＰＩＦＯ３ ５６と３５８の読出しを制御するＲＤＥＮ　ＭＮ信号によってイネーブルされる 。圧縮モードでは、ＲＤ　ＥＮ　ＭＮは、読出しが一旦始まると、各水平線上で 読出しが停止するまで、連続的に高である。

その結果得られる信号ＵＶ　ＳＥＬ　ＯＵＴは交番するＵ／Ｖ指示信号で、これ がデマルチプレクサ３５３の選択（ｓｅｌｅｃｔ）線を駆動する。このようにし て、ＵＶデータサンプルは、ＰＩＦ０３５８への書込み中、後でのリコール（ｒ ｅｃａｌｌ）のためにＵＶ同期情報が記憶できなかった場合でも、ＦｒＦ０３５ ８から読出された後、うまく分類される。

ビデオ伸張が行われる時は、ＦＩＦＯ３５６と３５８の書込みは、書込みの始め から書込みの終わりまで、中断されることなく行われる。サンプルがＦＩＦＯか ら読出される時は、ＦＩＦＯの読出しが中断され、サンプル値が保持される（繰 り返される）。このサンプル保持あるいはサンプル繰り返し作用は、ＲＤ　ＥＮ 　ＭＮ信号及びその補数−ＲＤ　ＥＮ　ＭＮの一部をなすクロックゲート読出し 情報によって行われる。

この状況では、圧縮と比較して、重要な違いに気をつけなければならない。ＵＶ サンプルの状態はそれがＰＩＦ０３５８から読出される時に知られる。ＵＶデー タはＵ、ＶＳＵ、Ｖ、、、等と、連続して交番しながらＦＩＦＯ３５８に書込ま れる。従って、データがＦＩＦＯ３５８から読出されて中断（ポーズ）する時、 信号ＵＶ５ＥＬ　ＯＵＴを作る１ビツトカウンタが中断されてＦＩＦＯデータが 保持されたことを示す。これによって、デマルチプレクサ３５３の分類が正しく 維持される。

１ビツトカウンタは、ＲＤ　ＥＮ　ＭＮ信号が１ビツトカウンタのイネーブル入 力に印加されるので、正しい時間に中断される。これにより、ＰＩＦ０３５８が 中断（ポーズ）される時、ＵＶ　ＳＥＬ　ＯＵＴ信号も中断されることが確実と なる。ＵＶデータ用のクロックゲート読出し、ＣＧＵＶがＹデータ用のクロック ゲート読出し信号ＣＧＹと同じなので、伸張を行うためには、Ｙ及びＵＶ用ＦＴ ＦＯ３５６と３５８に対する読出しイネーブル信号が別々である必要はない。伸 張の実行の方が圧縮の実行より容易であることが分かる。さらに、カラー成分ナ イキスト周波数は、伸張中は損なわれることはなく、また、２：１：１信号の質 は完全に保持される。

ここに記述するマルチプレクスカラー成分トポロジは多数の利点を持っている。

この方法は効率的であり、広帯域幅のルミナンスラスタマツピングシステムと共 に動作させるに理想的な適性を有している。クロミナンス信号の質を高度に保ち つつ、回路の複雑性を最小にすることができる。これらの特長は、部分的には次 のような工夫に基づく。ＵＶ対はＵＶのＦＩＦＯ３５８の入力において削除され る。このようにすることによって、ＦＩＦＯを通してクロックゲーティング情報 を運ぶ必要がなくなる。クロックゲーティング情報をＦＩＦＯを通して伝送しよ うとすると、ＦＩＦＯは実際のＵＶデータの精度より１ビット分広くしなければ ならない。遅延整合回路網はＵＶ補間器の代わりに用いることができ、これは補 間器３３７と同じ態様で動作する。このようにすると、非常に入り組んだ数学的 な機能を排除することができる。

さらに、ゲートアレーを集積回路で実施すると、約２０００個のゲートが節約で きる。最後に、最悪の場合のＵＶ信号の質は、圧縮中は、４　：　ｌ　：　１　 （Ｙ、　Ｕ、　Ｖ）　カラーチャンネル以下には決して低下せず、また、伸張に 際しては２：１：１の質を維持する。

副信号の補間は副信号路３０６で行われる。ＰＩＦ回路３０１が、６ビツトＹ、 ＵｌＶ、８　：　１　：　１フイールドＪモリであるビデオＲＡＭ３５０を操作 して、入来ビデオデータを記憶させる。ビデオＲＡ　Ｍ　３５０はビデオデータ の２フィールド分を複数のメモリ位置に保持する。各メモリ位置はデータの８ビ ツトを保持する。各８ビット位置には、１つの６ビツトＹ（ルミナンス）サンプ ル（６４０ｆ□でサンプルされたもの）と他に２つのビットがある。

これら他の２ビツトは、高速スイッチデータ（ＦＳＷ−ＤＡＴ）か、ＵまたはＶ サンプル（８０ｆｇでサンプルされたもの）の一部かのいずれか一方を保持して いる。ＦＳＷ　ＤＡＴの値は、どの型のフィールドがビデオＲＡＭに書込まれた かを示す。ビデオＲＡ　Ｍ　３５０にはデータの２フィールド分が記憶されてお り、全ビデオＲＡＭ３５０は表示期間中に読出されるので、両方のフィールドが 表示走査期間中に読出される。ＰＩＦ回路３０１は、高速スイッチデータを用い ることにより、どちらのフィールドをメモリから読出して表示すべきかを決める 。ＰＩＰ回路は、動きの分断という問題を解決するために、常に、書込まれてい るものと反対のフィールドの型を読出す。読出されているフィールドの型が表示 中のものと逆である場合は、ビデオＲＡＭに記憶されている偶数フィールドが、 そのフィールドがメモリから読出される時に、そのフィールドの最上部の線を削 除して反転される。その結果、小画面は動きの分断を伴うことなく正しいインタ ーレースを維持する。

クロック／同期回路３２０はＦ　Ｉ　Ｆ　０３５４．３５６及び３５８を動作さ せるために必要な読出し、書込み、及びイネーブル信号を発生する。主及び副チ ャンネルのためのＦＩＦＯは、各ビデオ線の、後で表示するのに必要な部分につ いてデータを記憶のために書込むようにイネーブルされる。データは、表示の同 じ１つまたはそれ以上の線上で各源からのデータを組合わせるために必要とされ る、主及び副チャンネルのうちの一方（両方ではなく）から書込まれる。副チャ ンネルのＦＩＦＯ３５４は副ビデオ信号に同期して書込まれるが、読出しは主ビ デオ信号に同期して行われる。主ビデオ信号成分は主ビデオ信号と同期してＰＩ Ｆ０３５６と３５８に読込まれ、主ビデオに同期してメモリから読出される。主 チャンネルと副チヤンネル間で読出し機能が切換えられる頻度は、選択された特 定の特殊効果の関数である。

切り詰め形の並置画面のような別の特殊効果の発生は、線メモリＦＩＦＯに対す る読出し及び書込みイネーブル制御信号を操作して行われる。この表示フォーマ ットのための処理が第７図と第８図に示されている。切り詰め並置表示画面の場 合は、副チャンネルの２０４８ｘ　８　Ｆ　Ｉ　Ｆ０３５４に対する書込みイネ ーブル制御信号（ＷＲＥＮＡＸ）は、第７図に示すように、表示有効線期間の（ １／２）　＊　（５／１２）　＝５／１２、即ち、約４１％（ポスト・スピード アップ（ｐｏｓｔ　５ｐｅｅｄ　ｕｐ）の場合）、または、副チャンネルの有効 線期間の６７％（ブリ・スピードアップ（ｐｒｅ　５ｐｅｅｄ　ｕｐ）の場合） の間、アクティブとなる。これは、約３３％の切り詰め（約６７％が有効画面） 及び補間器による５７６の信号伸張に相当する。第８図の上部に示す生ビデオチ ャンネルにおいては、９１０Ｘ８ＦＩＦＯ３５６と３５８に対する書込みイネー ブル制御信号（ＷＲ−ＥＮ　ＭＮ　Ｙ）は、表示有効線期間の（１／２）本（４ ／３）−０，６７、即ち、６７％の間、アクティブとなる。

これは、約３３％の切り詰め、及び、９１０ｘ８ＦＩＦＯにより主チヤンネルビ デオに対して施される４／３の圧縮比に相当する。

ＦＩＦＯの各々において、ビデオデータは、ある特定の時点で読出されるように バッファされる。データを各ＦＩＦＯから読出すことのできる時間の有効領域は 、選んだ表示フォーマットによって決まる。図示した並置切り詰めモードの例に おいては、主チヤンネルビデオは表示の左半部に表示されており、副チヤンネル ビデオは表示の右手部に表示される。各波形の任意のビデオ部分は、図示のよう に、主及び副チャンネルで異なっている。主チャンネルの９１ＱＸ８ＦＭＦＯの 読出しイネーブル制御信’ｔ　（ＲＤ　ＥＮ　ＭＮ）は、ビデオバックポーチに 直ちに続く有効ビデオの開始点で始まる表示の表示有効線期間の５０％の間、ア クティブである。副チヤンネル読出しイネーブル制御信号（ＲＤ　ＥＮ　ＡＸ） は、ＲＤ−ＥＮ　ＭＮ信号の立下がりエツジで始まり、主チヤンネルビデオのフ ロントポーチの開始点で終わる表示有効線期間の残りの５０％の間、アクティブ とされる。書込みイネーブル制御信号は、それぞれのＦＩＦＯ入カデータ特表千 ５−５０７８２３　（１５） （主またはｉ）と同期しており、一方、読出しイネーブル制御信号は主チヤンネ ルビデオと同期している。

第１図（ｄ）に示す表示フォーマットは、２つのほぼ全フィールドの画面を並置 フォーマットで表示できるので、特に望ましい。この表示は、特にワイドフォー マット表示比の表示、例えば、１６×９に有効でかつ適している。はとんどのＮ ＴＳＣ信号は４Ｘ３フオーマツトで表わされており、これは、勿論、１２×９に 相当する。２つの４Ｘ３フオ一マツト表示比のＮＴＳＣ画面を、これらの画面を ３３％切り詰めるか、または、３３％詰め込め、アスペクト比歪みを導入して、 同じ１６×９フオ一マツト表示比の表示器上に表示することができる。使用者の 好みに応じて、画面切り詰めとアスペクト比歪みとの比を０％と３３％の両限界 間の任意の点に設定できる。例えば、２つの並置画面を１６．７％詰め込み、１ ６．７％切り詰めて表示することができる。

１６×９フオーマツトの表示比の表示に要する水平表示時間は４×３フオーマツ トの表示比の表示の場合と同じである。なぜなら、両方共、正規の線の長さが６ ２．５μ秒だからである。従って、ＮＴＳＣビデオ信号は、歪みを生じさせるこ となく正しいアスペクト比を保持するためには、４／３倍にスピードアップされ ねばならない。この４／３という係数は、２つの表示フォーマットの比、４／３ ＝　（１６／９）／　（４／３）として計算される。ビデオ信号をスピードアッ プするために、この発明の態様に従って可変補間器が用いられる。

過去においては、入力と出力において異なるクロック周波数を持つＦＩＦＯが、 同様の機能の遂行のために用いられていた。比較のために、２つのＮＴＳＣｘ３ フォーマット表示比信号が１つの４×３フオ一マツト表示比の表示器上に表示す るとすれば、各画面は５０％だけ、歪ませるか、切り詰めるか、あるいはその両 方を組合わせなければならない。ワイドスクリーン関係で必要とされるスピード アップに相当するスピードアップは不要である。

要　約　嘗 ビデオカラー成分データを圧縮しまた伸張する為の回路はＦＩＦＯ線メモリ（３ ５８）と遅延回路（５４０’）を含んでいる。タイミング回路（３３９）がデー タを線メモリに書込み、データを線メモリから読出して、データの圧縮及び伸張 を行うためのｆｇＩ′ｍ信号を生成する。遅延回路はＦＥＦＯ線メモリで圧縮ま たは伸張されたデータを同様に圧縮または伸張されたルミナンスデータに整合さ せる。切換え回路Ｍ（５３４，５３Ｇ、５３８）が、線メモリが遅延回路に先行 してデータ伸張を行うための第１の信号路と、遅延回路が線メモリに先行してデ ータ圧縮を行うための第２の信号路を選択的に設定する。切換え回路網は、例え ば、マイクロプロセッサによって、圧縮あるいは伸張を必要とする選択された表 示フォーマットに従って制御される。

国際調査報告

Claims (6)

【特許請求の範囲】
1. １．メモリと； データを圧縮し伸張するために、上記データを上記メモリに書込み、また、上記 メモリから読出すための制御信号を生成する手段と； 上記メモリで圧縮または伸張されたデータを遅延させる手段と； 上記メモリが上記遅延手段に先行して上記データ伸張を行うようにされた第１の 信号路と、上記遅延手段が上記メモリに先行して上記データ圧縮を行うようにさ れた第２の信号路とを選択的に設定する切換え回路網と；を含む回路。
2. ２．さらに、上記切換え回路網を制御するための手段を含む、請求項１の回路。
3. ３．上記メモリが独立してイネーブルされる書込みポートと読出しポートを有す る先入れ先出し（ＦＩＦＯ）線メモリ装置である、請求項１の回路。
4. ４．第１のメモリと； 上記ルミナンスデータを中断しまた繰り返すために、上記第１のメモリにデータ を書込みまた上記第１のメモリからデータを読出すための制御信号を生成する手 段と； データを再サンプルするための補間器手段と；上記第１のメモリが上記補間器手 段に先行して上記ルミナンスデータ繰り返しが行われるようにされた第１のルミ ナンス信号路と、上記補間器手段が上記第１のメモリに先行して上記ルミナンス データ中断が行われるようにされた第２のルミナンス信号路とを選択的に設定す る第１の切換え回路網と；を含むルミナンス処理回路と、 第２のメモリと； 上記クロミナンスデータを中断しあるいは繰り返すために、上記第２のメモリに データを書込みまた上記メモリからデータを読出すための制御信号を生成する手 段と； 上記第２のメモリ中で中断または繰り返されたクロミナンスデータを遅延させる 手段と；上記第２のメモリが上記遅延手段に先行して上記クロミナンスデータ繰 り返しが行われるようにされた第１のクロミナンス信号路と、上記遅延手段が上 記第２のメモリに先行して上記クロミナンスデータ中断が行われるようにされた 第２のクロミナンス信号路とを選択的に設定する第２の切換え回路網と；含むク ロミナンス処理回路と； を含む信号処理システム。
5. ５．さらに、上記切換え回路網を制御するための手段を含む、請求項４のシステ ム。
6. ６．上記第１と第２の手段が先入れ先出し（ＦＩＦＯ）線メモリ装置である、請 求項４のシステム。