JP4646556B2 - ディスプレイ駆動装置 - Google Patents

Description

この発明は、映像信号をスケール変換してディスプレイを駆動することに利用されるディスプレイ駆動装置に関する。

例えば、液晶パネルの画素数に関しては、ＶＧＡ、ＸＧＡ、ＷＸＧＡなどの規格が存在する。ＶＧＡパネルの解像度は、垂直４８０本／水平６４０ドット、ＸＧＡでは垂直７６８本／水平１０２４ドットである。これに対し、例えばＮＴＳＣ、ＰＡＬにおける水平画素数は７２０ドット、垂直画素数はＮＴＳＣで２４０／フィールド（コンポーネント信号の符号化パラメータ：ＩＴＵ−Ｒ Ｒｅｃ．６０１）であり、スケーリング回路により水平方向と垂直方向とにスケーリング処理され、それぞれのパネルの水平・垂直解像度に変換する必要がある（特許文献１参照）。

入力映像信号のサンプリング周波数を１３．５ＭＨｚとした場合、それぞれのパネルへ出力されるディジタル映像信号（基本的にはＲＧＢ信号）のクロック周波数は、以下のようになる。

ＶＧＡ→（６４０／７２０）×（４８０／２４０）×１３．５ＭＨｚ＝２４ＭＨｚ
ＸＧＡ→（１０２４／７２０）×（７６８／２４０）×１３．５ＭＨｚ＝６１．４４ＭＨｚ
ＷＸＧＡ→（１２８０／７２０）×（７６８／２４０）×１３．５ＭＨｚ＝７６．８ＭＨｚ
図５は従来の水平スケーラ回路５０を示したブロック図であり、図６はこの回路５０の簡単な動作説明図である。入力ディジタル映像信号（Ｂ）は、クロックΦ１（Ａ）の立ち上がりエッジに同期してＤ型フリップフロップ５１に入力される。この例では、水平スケーラクロックΦ２は、クロックΦ１を２逓倍回路５２で２逓倍することで発生させている。また、簡単のためこの例では入力ディジタル映像信号の水平画素数を６４０ドット、パネル６０の水平画素数を１２８０ドットとしている。

ディジタル映像信号（Ｄ）は入力ディジタル映像信号（Ｂ）そのままである。Φ２による１クロック遅延（Ｅ）は、Ｄ型フリップフロップ５１の出力であり、水平スケーラ回路５０に入力したディジタル映像信号（Ｄ）を水平スケーラクロックΦ２の立ち上がりエッジで１クロック分遅延させた信号となる。例えば、図６における水平スケーラクロックΦ２の第２番目の立ち上がりタイミングでディジタル映像信号（Ｄ）の「Ａ０」が保持出力されてΦ２による１クロック遅延（Ｅ）の出力となり、水平スケーラクロックΦ２の第３番目の立ち上がりタイミングではディジタル映像信号（Ｄ）は未だ「Ａ１」になっておらず、Φ２による１クロック遅延（Ｅ）の出力は「Ａ０」のままであり、水平スケーラクロックΦ２の第４番目の立ち上がりタイミングによってΦ２による１クロック遅延（Ｅ）の出力は「Ａ１」に切り替わる。

前記１クロック遅延（Ｅ）とディジタル映像信号（Ｄ）とを用いることで水平方向の補間処理が施され、１２８０ドットの映像信号（Ｆ）が生成される。具体的には、この補間処理は、乗算器５３の出力（ディジタル映像信号（Ｄ）に対する０．５倍乗算値）と乗算器５４の出力（１クロック遅延（Ｅ）に対する０．５倍乗算値）とを加算器５５で加算した水平補間出力（Ｆ）がパネル６０に供給される。図７は、水平スケーラ回路５０におけるパネル表示の概念を示したものである。パネル６０の各画素ａ，ｂ，ｃ，ｄ，ｅ，ｆ，・・・に表示される映像データは、映像信号における第１フィールド及び第２フィールド共に、順番にＡ０，（Ａ０＋Ａ１）／２，Ａ１，（Ａ１＋Ａ２）／２，・・・となる。
特開２００２−２４４６２９号公報 特開２００３−１５２５２２号公報

このように、従来技術においてパネル６０へ伝送するディジタル映像信号の周波数は非常に高いものとなる。特に高解像度のパネルにおいては顕著であり、ＴＴＬレベルでのデータ伝送に信頼性が無くＬＶＤＳ（ｌｏｗ ｖｏｌｔａｇｅ ｄｉｆｆｅｒｅｎｔｉａｌ ｓｉｇｎａｌｉｎｇ）といった伝送規格による伝送が要求されることになる（特許文献２参照）。また、水平スケーラ回路（乗算器５３，乗算器５４，加算器５５）５０が必要になり、回路が大きくなる。

この発明は、上記の事情に鑑み、ディスプレイに伝送するディジタル映像信号の周波数を低くでき、且つ回路規模を小さくすることができるディスプレイ駆動装置を提供することを目的とする。

この発明のディスプレイ駆動装置は、上記の課題を解決するために、映像信号をスケール変換してディスプレイを駆動するディスプレイ駆動装置において、前記映像信号の同一箇所信号値をディスプレイの水平並びの隣り合う複数画素に連続して供給する手段と、映像信号における第１フィールドと第２フィールドとを判別する手段と、映像信号における第１フィールドと第２フィールドとで前記ディスプレイの画素に対する映像信号の書込位相をずらす手段と、を備えたことを特徴とする。

上記の構成であれば、前記映像信号の同一箇所信号値をディスプレイの水平並びの隣り合う複数画素に連続して供給することになるから、ディスプレイに伝送するディジタル映像信号の周波数は低くなる。映像信号における第１フィールドと第２フィールドとで前記ディスプレイの画素に対する映像信号の書込位相をずらすので、水平ドット数増加を視覚上実現することができ、水平スケーラ回路を不要にすることができる。

上記構成のディスプレイ駆動装置において、映像信号における第１フィールドと第２フィールドの一方を他方に対して遅延させることで前記書込位相をずらすようにしてもよい。また、前記ディスプレイは液晶パネルなどのホールド型ディスプレイであるのがよい。

この発明によれば、スケール変換において、映像表示パネルに伝送するディジタル映像信号の周波数を低くでき、且つ回路規模を小さくすることができるという効果を奏する。

以下、この発明の実施形態を図１乃至図４に基づいて説明する。

図１はディスプレイ駆動装置１０及び液晶パネル２０を示したブロック図であり、図２はディスプレイ駆動装置１０の簡単な動作説明図である。入力ディジタル映像信号（Ｂ）は、クロックΦ１（Ａ）の立ち上がりエッジに同期してＤ型フリップフロップ１１に入力される。この例では、水平スケーラクロックΦ２は、クロックΦ１を２逓倍回路１２で２逓倍することで発生させている。また、簡単のためこの例では入力ディジタル映像信号の水平画素数を６４０ドット、パネルの水平画素数を１２８０ドットとしている。

ディジタル映像信号（Ｄ）は入力ディジタル映像信号（Ｂ）そのままである。Φ２による１クロック遅延（Ｅ）は、Ｄ型フリップフロップ１１の出力であり、ディスプレイ駆動装置１０に入力したディジタル映像信号（Ｂ）を水平スケーラクロックΦ２の立ち上がりエッジで１クロック分遅延させた信号となる。例えば、図２における水平スケーラクロックΦ２の第２番目の立ち上がりタイミングでディジタル映像信号（Ｂ）の「Ａ０」が保持出力されることによって、「Ａ０」がΦ２による１クロック遅延（Ｅ）の出力となり、水平スケーラクロックΦ２の第３番目の立ち上がりタイミングではディジタル映像信号（Ｂ）は未だ「Ａ１」になっておらず、Φ２による１クロック遅延（Ｅ）の出力は「Ａ０」のままであり、水平スケーラクロックΦ２の第４番目の立ち上がりタイミングによってΦ２による１クロック遅延（Ｅ）の出力は「Ａ１」に切り替わる。ディジタル映像信号（Ｄ）及び１クロック遅延（Ｅ）は共に、Φ２周期の１／２の周期で出力されることになる。

フィールド判別回路１３は、水平同期信号と垂直同期信号とを入力し、現時点が第１フィールドか第２フィールドかを示す切替信号（例えば、第１フィールドの場合はhigh信号、第２フィールドの場合はlow 信号）を選択回路１４に供給する。

選択回路１４は、前記切替信号が例えばhigh信号であるときには、端子Ａの入力であるディジタル映像信号（Ｄ）を選択し、low 信号であるときには、端子Ｂの入力である１クロック遅延（Ｅ）を選択する。

液晶パネル２０は動作クロックとしてΦ２を受け取ると共に前記選択回路１４にて選択されたディジタル映像信号（Ｄ又はＥ）を受け取る。図示はしていないが、イネーブル信号がhighの時、選択されたディジタル映像信号は順次、液晶パネル２０のシフトレジスタにてシフトされる。そして、１ライン分の映像信号のシフトが終了した時点でラッチパルスにより各データがラッチ回路内に取り込まれる。このとき、図示しないゲートドライバライン選択回路にて選択されたラインナンバが０であれば、ライン０にＤ／Ａ変換された映像信号が書き込まれる。同様に、ライン選択が１，２，３と順次シフトしていき、パネル２０に画像が表示される。

ここで、ディジタル映像信号（Ｄ又はＥ）は共に、Φ２周期の１／２の周期で出力される。パネル２０の動作クロックはΦ２である。よって、映像信号における同じ画素データ（映像信号における同一箇所信号値）が液晶パネル２０の水平並びの隣り合う二つの画素に連続して供給されることになる。

映像信号における第１フィールドにおいては、当該フィールドの入力ディジタル映像信号（Ｂ）が遅延されることなくディジタル映像信号（Ｄ）として液晶パネル２０に供給される。図３に示す例であれば、液晶パネル２０の最も端の隣り合う画素ａ，ｂに画素データＡ０が書き込まれ、次の二つの隣り合う画素ｃ，ｄに画素データＡ１が書き込まれる。一方、第２フィールドにおいては、当該フィールドの入力ディジタル映像信号（Ｂ）が遅延されて１クロック遅延（Ｅ）として液晶パネル２０に供給される。従って、図３に示しているように、第２フィールドにおいては、画素ａに対する画素データは無く（ｘｘ）、液晶パネル２０の隣り合う画素ｂ，ｃに画素データＡ０が書き込まれ、次の二つの隣り合う画素ｄ，ｅに画素データＡ１が書き込まれる。

上述したパネル駆動処理による映像表示例を図４に示す。図４（ａ）は第１フィールドの入力ディジタル映像信号（Ｂ）を示しており、図４（ｂ）は第２フィールドの入力ディジタル映像信号（Ｂ）を示している。図４（ｃ）は上述したパネル駆動処理により、第１フィールド映像に対して第２フィールド映像は１クロック（Φ１）の半分右にずれたものとなる。すなわち、第１フィールド映像と第２フィールド映像との視覚上の積算効果で上記図４（ｃ）の画像をユーザは認識することになる。なお、図４（ｄ）に示しているように、第１フィールド映像に対して第２フィールド映像を１クロック（Φ１）の半分左にずらす処理を行うこととしてもよいものである。また、参考のため、画素ずらしを行わない場合の映像表示を図４（ｅ）に示している。

以上説明したように、この発明のディスプレイ駆動装置では、従来構成における水平スケーラ回路を不要にしている。すなわち、水平スケーラ回路にて１２８０ドットに水平ドット数を増やすことなく表示のフィールド毎にパネル２０上での表示位相（書込位相）を１８０度ずらす（クロックΦ１の１／２周期ずらす）ことで水平ドット数増加を視覚上実現している。このように、水平スケーラ回路が不要になるのでコストを低減できると共に、パネル２０に伝送するディジタル映像信号の周波数を低くでき（実施例では、従来に比べ半分）、ＬＶＤＳによらずにデータ伝送が行えることになる。

なお、上述した例では、第２フィールドにおいては、画素ａに対する画素データは無いものとしたが、例えば、第２フィールドにおける画素データＡ０を入力ディジタル映像信号（Ｂ）から取り出しておき、第２フィールドの１クロック遅延（Ｅ）の選択出力に先立って前記画素データＡ０を液晶パネル２０にΦ２の１／２期間供給するといった手法を採用することもできる。また、以上の説明では、液晶パネルを駆動する例を示したが、これに限るものではない。この発明のディスプレイ駆動装置は、液晶パネルなどの所謂ホールド型表示素子の駆動に用いる場合に特に画質向上が図れる。

この発明の実施形態のディスプレイ駆動装置を示したブロック図である。 映像信号の処理内容を示したタイミングチャートである。 各フィールドでの映像表示を説明した説明図である。 同図図（ａ）は第１フィールドの入力ディジタル映像信号（Ｂ）を示した説明図であり、同図（ｂ）は第２フィールドの入力ディジタル映像信号（Ｂ）を示した説明図であり、同図（ｃ）及び（ｄ）は表示位相ずらしによる表示例を示した説明図であり、同図（ｅ）は画素ずらしを行わない場合を参考に示した説明図である。 従来のディスプレイ駆動装置（水平スケーラ）を示したブロック図である。 従来の映像信号の処理内容を示したタイミングチャートである。 従来の各フィールドでの映像表示を説明した説明図である。

符号の説明

１０ ディスプレイ駆動装置
１１ Ｄ型フリップフロップ
１２ ２逓倍回路
１３ フィールド判別回路
１４ 選択回路
２０ 液晶パネル

Claims (3)

1. 映像信号をスケール変換してディスプレイを駆動するディスプレイ駆動装置において、
   前記映像信号を第１映像信号として供給する手段と、
   前記映像信号の書き込み位相をずらして第２映像信号として供給する手段と、
   現時点が第１フィールドか第２フィールドかに応じて、前記第１映像信号と第２映像信号の一方を選択して前記ディスプレイに供給する手段と、を備え、
   前記第１映像信号と第２映像信号の同一箇所信号値を前記ディスプレイの水平並びの隣り合う複数画素に連続して供給することを特徴とするディスプレイ駆動装置。
2. 請求項１に記載のディスプレイ駆動装置において、映像信号における第１フィールドと第２フィールドの一方を他方に対して遅延させることで前記書込位相をずらすことを特徴とするディスプレイ駆動装置。
3. 請求項１又は請求項２に記載のディスプレイ駆動装置において、前記ディスプレイは液晶パネルなどのホールド型ディスプレイであることを特徴とするディスプレイ駆動装置。

Images