JPH1069253A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力される映像信号の種類によらず、液晶パ
ネル上に最適な画像を得ることのできる液晶表示装置を
提供する。 【解決手段】 １水平期間の映像信号ＰＳを図３（ｃ）
に示されるＸドットの書込クロックＷＣでメモリに書込
み、図３（ｄ）に示されるＹドットの読出クロックＲＣ
でメモリから読出して、液晶パネルへ供給する。ここ
で、奇数フィールドでは図３（ｅ）、偶数フィールドで
は図３（ｆ）にそれぞれ示される読出イネーブル信号Ｒ
ＥＯ，ＲＥＥをメモリへ供給して、１画素前と同じデー
タをフィールド毎に時間的にずれたタイミングでメモリ
から出力させることによって、水平画素数を増加させ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶パネルに映像
信号を供給して画像を表示する液晶表示装置に関するも
のである。

【０００２】

【従来の技術】現在、多種多様な仕様のコンピュータが
製造されており、これらすべての映像信号を１台の液晶
ディスプレイ装置で最適に表示してやるためには、映像
信号と液晶パネル用サンプリングクロックの周波数や位
相をコンピュータごとに最適状態に設定してやる必要が
あった。しかし、コンピュータの中には映像信号にサン
プリングクロックを画素同期させると１水平期間（１
Ｈ）のサンプリングクロック数が液晶パネルの水平方向
の画素数より少なくなってしまうものもあり、このよう
なコンピュータにおいては、液晶パネル上に最適状態で
表示することは不可能であった。ここで、この問題を解
決する技術として、従来より、水平画素にダミーの画素
を挿入し１水平期間のサンプリングクロックを増やして
液晶パネルに最適な画像を得る技術が開発されている。

【０００３】しかし、液晶パネルの高精細化にともなっ
て、ＳＶＧＡ（横８００画素＊縦６００画素）やＸＧＡ
（横１０２４画素＊縦７６８画素）などの規格に対応し
た液晶パネルが製造されるようになり、コンピュータの
中には映像信号の水平画素数が上記液晶パネルの水平画
素数よりも極端に少ない場合も生じるに至った。そこ
で、このような場合に対応すべく、映像信号の水平画素
数を増やして液晶パネルに画像を拡大表示する技術の開
発が要請されてきていた。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
技術では、１水平期間にダミードットを挿入することで
１水平期間全体のドット数を増やすことは可能であった
が、映像信号そのものの画素数を増やすことはできなか
った。

【０００５】本発明は、このような問題を解消するため
になされたもので、入力される映像信号の種類によら
ず、液晶パネル上に最適な画像を得ることのできる液晶
表示装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】請求項１に係る液晶表示
装置は、入力された映像信号に基づいて画像を表示する
液晶表示手段と、映像信号における１水平期間内のドッ
ト数を変換するドット数変換手段と、ドット数変換手段
で変換された映像信号を、一定周期で、連続した少なく
とも２つの画素として繰返し液晶表示手段に表示するこ
とによって、映像信号の水平画素数を増加させる水平画
素数変換手段とを備えるものである。

【０００７】請求項２に係る液晶表示装置は、請求項１
に記載の液晶表示装置であって、その水平画素数変換手
段は、映像信号の水平画素を増加させるタイミングを１
垂直周期ごとに変化させることとするものである。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳しく説明する。なお、図中同一符号は同一
または相当部分を示す。

【０００９】図１は、本発明の実施の形態に係る液晶表
示装置の構成を示すブロック図である。

【００１０】図１に示されるように、この液晶表示装置
は、液晶パネル９と、入力されるアナログの映像信号Ｐ
Ｓをデジタルの映像信号に変換するＡ／Ｄ変換回路１
と、Ａ／Ｄ変換回路１から出力された映像信号を記憶す
るメモリ３と、外部接続される各コンピュータ（図示し
ていない）に応じて分周データを設定するマイクロコン
ピュータ８と、水平同期信号ＨＳとマイクロコンピュー
タ８により供給される分周比のデータＸ（１水平期間内
の画素数）とに基づいて、映像信号ＰＳの画素と同期し
たクロックをタイミングコントローラ４に供給するとと
もに、メモリ３への映像信号の書込に必要な書込クロッ
クＷＣと書込リセット信号ＷＲを生成するＰＬＬ回路２
と、マイクロコンピュータ８で設定された分周データに
基づいて、メモリ３に既に書込まれているデータをメモ
リ３から読出すためのクロックを１水平期間に一定数Ｙ
ドット生成し、タイミングコントローラ４に供給するＰ
ＬＬ回路６と、ＰＬＬ回路２，６から供給されるクロッ
クなどに基づいて、サンプリングクロックＳＣと水平ス
タートパルスとメモリ３から映像信号を読出すために必
要な読出クロックＲＣと読出リセット信号ＲＲおよび読
出イネーブル信号ＲＥを生成し出力するタイミングコン
トローラ４と、メモリから読出されたデジタルの映像信
号ＰＳ１をアナログの映像信号ＰＳ１に変換するＤ／Ａ
変換回路５と、Ｄ／Ａ変換回路５から出力された映像信
号ＰＳ１に所定の処理を施す信号処理回路７とを備え
る。

【００１１】なお、上記書込クロックＷＣは、メモリ３
にデジタルの映像信号ＰＳを書込むタイミングを図る信
号であり、書込リセット信号ＷＲは、書込についてのメ
モリのアドレスをリセットするための信号である。ま
た、読出クロックＲＣはメモリ３に書込まれた映像信号
ＰＳを読出すタイミングを図る信号であり、読出リセッ
ト信号ＲＲは、読出についてのメモリのアドレスをリセ
ットするための信号である。また、読出イネーブル信号
ＲＥは、そのハイ期間においてメモリ３からダミーデー
タを出力するための信号である。ここで、ダミーデータ
とは、メモリ３からデータを読出すための読出アドレス
を進めることなくメモリ３から出力されるデータを言
い、前回の読出クロックＲＣによってメモリ３から読出
されたデータと同じものである。

【００１２】また、サンプリングクロックＳＣは、液晶
パネル９の各画素に画像表示させるための信号であり、
水平スタートパルスは液晶パネル９の各水平走査線への
画像表示を開始させるための信号である。

【００１３】以下において、上記本実施の形態に係る液
晶表示装置の動作を説明する。タイミングコントローラ
４は、マイクロコンピュータ８から水平（画素数）倍率
を決定するデータを受取り、たとえば、１水平期間にお
ける画素数をＡ／Ｂ倍（Ａ，Ｂは自然数であり、Ａ＞
Ｂ）にする場合には、ハイレベルを有する読出イネーブ
ル信号ＲＥを読出クロックのＢドットに（Ａ−Ｂ）回の
割合でメモリ３へ供給する。そしてこの読出イネーブル
信号ＲＥがハイレベルの場合は、メモリ３の読出アドレ
スは進められないために、メモリ３からは同じデータが
出力される。これより結果として、映像信号の１水平期
間の画素数ＸをＸ＊Ａ／Ｂ倍にすることができる。これ
をいわゆる水平画素数の変換という。

【００１４】なお、メモリ３へデジタルの映像信号を書
込む周波数Ｘと、メモリ３から映像信号を読出す周波数
Ｙを異ならしめることをＸドットからＹドットへのドッ
ト数変換という。

【００１５】また、タイミングコントローラ４は、読出
クロックＲＣがＸ＊Ａ／Ｂドット進んだ時点以後からそ
の１水平期間の終了までの間ハイレベルの読出イネーブ
ル信号ＲＥをメモリ３に供給し、この期間映像信号ＰＳ
１にダミーデータを挿入する。液晶パネル９の１水平走
査線にＺ画素ある場合、ＰＬＬ回路６の分周データＹを
Ｚよりも大きくすることで、液晶パネル９に画像を表示
するために必要な水平スタートパルスなどのパルスを発
生させる期間を確保でき、液晶パネル９に最適な状態で
水平方向に拡大された画像を得ることができる。

【００１６】図２は、水平倍率が４／３倍であるときの
本発明の実施の形態に係る液晶表示装置の動作を示すタ
イミング図である。

【００１７】まず、図２（ｂ），（ｃ）に示されるよう
に、映像信号ＰＳは書込クロックＷＣによりメモリ３に
書込まれる。すなわち、図２（ａ）に示される１水平期
間の映像信号ＰＳは、Ｘドットからなる書込クロックＷ
Ｃにより、０番目のクロックでローレベル（以下単に
「Ｌ」とも記す）、１番目のクロックでハイレベル（以
下単に「Ｈ」とも記す）、２番目のクロックでＬ…とい
うデータとしてメモリ３に順次書込まれる。

【００１８】そして、メモリ３からは、図２（ｄ）に示
されるように、１水平期間の映像信号ＰＳとして書込ま
れたデータが１水平期間あたりＹドットからなる読出ク
ロックＲＣにより読出されドット変換がなされる。

【００１９】また、図２（ｅ）に示される読出イネーブ
ル信号ＲＥは、図２（ｄ）に示される読出クロックＲＣ
の３ドット目と７ドット目でハイレベルとなっているた
め、図２（ｄ）に示される読出クロックＲＣの３ドット
目に対しては読出クロックＲＣの２ドット目に読出され
たＬのデータが、読出クロックＲＣの７ドット目に対し
ては読出クロックＲＣの６ドット目に読出されたＨのデ
ータがそれぞれ繰返してメモリ３から読出される。した
がって、メモリ３からは読出クロックＲＣの４ドットに
つき１ドットの割合で周期的に画素データが繰返される
ことになるため、映像信号は１水平期間のＸ画素が（４
／３）＊Ｘ画素に画素数変換されたこととなる。

【００２０】さらには、読出クロックＲＣの（４／３）
＊Ｘ＋１ドット目からＹドット目までは図２（ｅ）に示
されるように読出イネーブル信号ＲＥがハイレベルであ
るため、この期間はメモリ３からダミーデータが出力さ
れる。

【００２１】以上により、メモリ３からは、図２（ｆ）
に示される映像信号ＰＳ１が読出される。ここで、ハイ
レベルの読出イネーブル信号ＲＥをタイミングコントロ
ーラ４から常に１水平期間内の一定のタイミングで出力
した場合には、１水平期間内で映像信号が増やされる位
置が変化しないこととなるため、液晶パネル９に表示さ
れる画像の縦線などに太い箇所と細い箇所が現われ、不
自然な画像となってしまう。このような問題を解消する
ために、タイミングコントローラ４は１水平期間内でハ
イレベルの読出イネーブル信号ＲＥを発生させるタイミ
ングを１垂直期間毎に変化させる。

【００２２】図３は、水平倍率が４／３倍であって、１
垂直期間毎に映像信号を増やすタイミングを変化させる
ときの本実施の形態に係る液晶表示装置の動作を示すタ
イミング図である。

【００２３】図３に示される動作は、基本的には、上記
図２を参照して説明した動作と同様なものであるが、図
３（ｅ），（ｆ）に示されるように、奇数フィールドに
おける読出イネーブル信号ＲＥＯと偶数フィールドにお
ける読出イネーブル信号ＲＥＥとでこれらの信号をハイ
レベルとするタイミングをずらす。これにより、映像信
号ＰＳ１の水平画素数を増やすタイミングを奇数フィー
ルドと偶数フィールドとで相違させ、結果として、奇数
フィールドにおいては図３（ｇ）に示される映像信号Ｐ
Ｓ１Ｏが、偶数フィールドにおいては図３（ｈ）に示さ
れる映像信号ＰＳ１Ｅがそれぞれメモリ３から出力され
る。

【００２４】このように、１垂直期間毎に映像信号の増
える箇所を異ならしめることによって、液晶パネル９上
に得られる画像において縦線などに太い箇所や細い箇所
などが現われず自然な画像を再現することができる。

【００２５】

【発明の効果】請求項１に係る液晶表示装置によれば、
映像信号自体の水平画素数を任意の倍率で増加させ、拡
大した画像を得ることができる。

【００２６】請求項２に係る液晶表示装置によれば、請
求項１に係る液晶表示装置の奏する効果とともに、縦線
などのむらのない高画質な画像を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る液晶表示装置の構成
を示すブロック図である。

【図２】図１に示される液晶表示装置の動作を説明する
ためのタイミング図である。

【図３】図１に示される液晶表示装置の動作を示すタイ
ミング図である。

【符号の説明】

２，６ ＰＬＬ回路 ３ メモリ ４ タイミングコントローラ ８ マイクロコンピュータ ９ 液晶パネル ＰＳ，ＰＳ１ 映像信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力された映像信号に基づいて画像を表
   示する液晶表示手段と、 前記映像信号における１水平期間内のドット数を変換す
   るドット数変換手段と、 前記ドット数変換手段で変換された前記映像信号を、一
   定周期で、連続した少なくとも２つの画素として繰返し
   前記液晶表示手段に表示することによって、前記映像信
   号の水平画素数を増加させる水平画素数変換手段とを備
   える液晶表示装置。
2. 【請求項２】 前記水平画素数変換手段は、前記映像信
   号の水平画素を増加させるタイミングを１垂直周期ごと
   に変化させることとする請求項１に記載の液晶表示装
   置。