JP2005099516A - 画像処理回路および画像表示装置 - Google Patents

Abstract

【課題】表示パネル等にグラフィックスを表示させる際、有効ライン数が一致しないと、一致させるための垂直補間処理時に必要なメモリ規模が大きく、また、システムの共有メモリを使用すると、そのメモリバンド幅が増大する。
【解決手段】パネル表示用（９）と別に、グラフィックス専用の水平同期発生回路（７４）を備えている。この回路からの水平同期信号ＳＹＮＣｈｇをグラフィックス発生装置（２００）の外部同期入力に与え、グラフィックスのライン表示速度を、表示パネル（２）の有効画像領域の垂直サイズに一致した速度に予め変更し、後段の拡大縮小回路（７２）によりライン補間する。これより、メモリの使用量が少なくてすむグラフィックス表示フォーマットの変換が可能となる。
【選択図】図１

Description

本発明は、外部グラフィックス発生装置で発生させたグラフィック画像を入力し、これを映像信号等の有効画像領域の垂直サイズに適合させるグラフィックス表示フォーマットの変換機能を備えた画像処理回路と、これを用いた画像表示装置とに関する。

テキストなどを表示するためのグラフィック信号と映像信号とを入力し、それぞれに信号処理を施して、信号処理後のグラフィック信号の画像を映像信号の画面に画像混合する信号処理装置が知られている（たとえば、特許文献１参照）。
この特許文献１に記載された信号処理装置は、テキストなどのグラフィック信号に所定の信号処理を施す信号処理回路（テキスト信号処理回路）と、映像信号に所定の信号処理を施す映像信号処理回路とを備え、それぞれの処理回路にフィールドメモリが接続されている。それぞれの処理回路は、接続されたフィールドメモリに一時的に蓄積されたテキストデータや映像データを適宜複数回読み出して、それぞれ目的とする処理を行っている。
このような場合、テキストなどのグラフィック信号は、映像信号表示用の水平および垂直の同期信号に最初から同期していることが一般的で、画像混合するだけで、映像信号の画像表示領域の所望の位置に所望のサイズでグラフィックスが表示されることが多い。

ところが、画像表示装置やそれに用いる画像処理装置の種類によっては、接続される外部グラフィックス発生装置（通常、ＩＣとして提供）の画像サイズ仕様が一意に決まっていないことから、様々な仕様の外部グラフィックス発生装置に対処することが要求されることがある。この場合の画像表示装置やそれに用いる画像処理装置は、接続された外部グラフィックス発生ＩＣに応じて様々な水平および垂直の同期信号の周波数に対応する必要がある。

外部グラフィックス発生ＩＣから出力される信号（外部グラフィック信号）として、一般的なＯＳＤ（On Screen Display）信号やＥＰＧ(Electronic Program Guide)信号のほかに、欧州や一般海外のＴｅｌｅｔｅｘｔ放送に対応したデコーダＩＣからのＴＥＸＴ信号や米州のクローズドキャプションデコーダからの信号などが存在する。
近年多く使用されている高解像度の固定画素パネルの画素数は、たとえばワイドＸＧＡ(eXtended Graphics Array)仕様の場合、１３６６ドット×７６８ラインとなっている。これに対して、現在欧州などで使用されている外部グラフィックス発生ＩＣから出力される外部グラフィック信号の画素数は比較的少なく、たとえば４８０ドット×２５０ライン、または、４８０ドット×５００ラインとなっている。

固定画素パネルの映像信号に、これらの外部グラフィック信号を重ねて表示する際、一般的に、表示同期のとりかたは２種類ある。図５に、この２種類の表示同期方法を示す。ここで表示パネル１００側は内蔵の画像処理ＩＣのみ示している。
図５（Ａ）は、外部グラフィックス発生ＩＣ２００が外部同期モードに非対応の場合を示している。この場合、表示パネル１００に適合したグラフィックス表示クロックＣＬＫｇを外部で独自に生成し、グラフィックスＩＣ２００に与える必要がある。
一方、図５（Ｂ）に示すように、外部グラフィックス発生ＩＣ２００が外部同期モードに対応している場合、その外部同期入力に、パネル表示用の水平同期信号ＳＹＮＣｈ（周波数ｆｈ）と垂直同期信号ＳＹＮＣｖ（周波数ｆｖ）を与える。これらの表示用同期信号ＳＹＮＣｈとＳＹＮＣｖは、表示パネル１００の、たとえば画像処理ＩＣ１０１内に設けられた表示用同期発生回路１０２で生成される。この表示用同期信号ＳＹＮＣｈとＳＹＮＣｖのグラフィックスＩＣ２００へのフィードバックによって、当該ＩＣ２００からは、パネル表示に適合した周波数のグラフィックス表示クロックＣＬＫｇが出力され、その結果、グラフィックとパネル表示映像との表示同期を簡単にとることができる。

図６（Ａ）に外部グラフィック信号の有効画像領域２０１を、図６（Ｂ）に表示パネル用映像信号の有効画像領域１０３をそれぞれ示す。
図６（Ａ）に示す有効画像領域２０１をもつグラフィックスは、同期がとられているため、表示パネルの有効画像領域１０３に表示される。ところがサイズが異なるため、グラフィックスの有効ドットデータ（有効画素データ）と有効ラインデータは、たとえば、表示パネルの有効画像領域１０３の表示開始点（左上隅）側につめて出力される。このとき、全面にテキストが表示されたグラフィックス、または、ある種のＯＳＤグラフィックスなどでは、表示パネルの有効画像領域１０３の全面に拡大して表示したい場合がある。この場合、４８０ドット×５００ラインのグラフィック信号を、１３６６ドット×７６８ラインの表示パネルの有効画像領域にまで拡大するため、水平方向に８８６ドット分、垂直方向に４６６ライン分のデータを補間により生成する画像変換を行う必要がある。

図７に、この変換を行う画像処理ＩＣ１０１内の必要な構成および機能（およびフロー）をブロックで示す。
画像処理ＩＣ１０１内に、拡大縮小(scaling)回路１０４、グラフィックス用の表示プレーン付加回路１０５、混合処理回路１０６、メモリバス１０７、および、ＤＲＡＭインターフェイス（Ｉ／Ｆ）１０８が設けられている。ここで、拡大縮小回路１０４内のブロックＢ１〜Ｂ６は、処理または制御の機能およびフローを表し、必ずしも回路などのハードウエハと対応していないことに注意を要する。拡大縮小回路１０４は、メモリバス１０７およびインターフェイス１０８を介して、ＩＣ外部のＤＲＡＭ１０９とデータのやり取りが可能に接続されている。ＤＲＡＭ１０９はグラフィックデータや映像データのフレームメモリとして機能し、それらのデータを少なくとも１フレーム分蓄える能力を有する。図解した機能およびフローは一例であるが、この図によれば、ブロックＢ１、Ｂ２、Ｂ５、Ｂ６によって、それぞれ垂直方向の縮小、垂直方向の縮小、垂直方向の拡大、水平方向の拡大の処理が実行される。これらの処理は補間により画素データを作成するものであり、水平の補間は通常、１ライン内のデータ補間である。ところが、垂直の補間は複数ラインのデータを用いたライン間のデータ補間であるため、よりメモリの消費量が大きい。このため垂直補間のためのブロックＢ１とＢ５に、ＤＲＡＭ１０９から読み出したデータを、たとえば４ライン分一時的に記憶するラインメモリ１１０が設けられている。なお、ブロックＢ３でＤＲＡＭ１０９へのデータ書き込み制御を行い、ブロックＢ４でＤＲＡＭ１０９からのデータ読み出し制御を行う。これらのブロックＢ３とＢ４に、タイミング調整のためにデータを一時的に保管し待機させるバッファメモリ１１１が設けられている。

このような構成の回路では、ＤＲＡＭ１０９などのフィールドメモリを処理に用いているが、フィールドメモリを用いない構成も可能である。その場合、フィールドメモリの代わりに、変換する画像の有効画像領域のライン数差（上記例では２６８ライン）以上のラインメモリが必要である。
フィールドメモリを用いる場合、さらに、専用にＤＲＡＭを用意する場合と、フィールドメモリを映像信号のフォーマット変換用のメモリと共有させる場合がある。フィールドメモリを共有させる場合、映像信号とグラフィック信号を独立にフィールドメモリに入出力させるために十分に大きなメモリバンド幅が必要になり、メモリバンド幅に余裕が無いときは、フィールドメモリの動作周波数を高くし、あるいは、フィールドメモリのビット幅を増やすなどの対策が必要である。またラインメモリを用いる場合は、大きな容量のＳＲＡＭを画像処理ＩＣに内蔵することになり大幅なコストアップとなる。
特開平１１−１６８７５１号公報

解決しようとする問題点は、画像表示パネル等に、外部同期機能をもつグラフィックス発生装置からのグラフィックスを表示させる際、有効ライン数が一致しないと、一致させるための処理時に必要なメモリ規模が大きく、また、システムの共有メモリを使用すると、そのバンド幅が増大することである。

本発明にかかる画像処理回路は、入力した第１のグラフィック画像を、異なる有効ライン数の第２のグラフィック画像に変換する処理を行う画像処理回路であって、接続された外部グラフィックス発生装置が発生させる前記第１のグラフィック画像で予め決められた水平同期信号と異なる周波数の新たな水平同期信号を発生させ、発生させた水平同期信号を前記外部グラフィックス発生装置の外部同期入力に与え、当該外部グラフィックス発生装置から出力される第１のグラフィック画像のライン表示速度を、前記第２のグラフィック画像を表示させる画像表示装置の有効画像領域の垂直サイズに適合した速度に変更させる水平同期発生回路と、前記ライン表示速度が変更された第１のグラフィック画像を入力し、補間によりライン数を増減して前記第２のグラフィック画像を生成する補間回路と、を有する。

本発明にかかる画像表示装置は、入力した信号に応じた画像を表示する表示部を有する画像表示装置であって、前記映像信号を入力し信号処理を施す映像処理部と、グラフィック信号を入力し信号処理を施すグラフィックス処理部と、それぞれ信号処理された前記映像信号および前記グラフィック信号を入力し、グラフィック信号を映像信号と混合し、混合画像の信号を前記表示部に出力する混合処理部と、前記表示部に供給する表示用の水平同期信号および垂直同期信号を発生させる表示用同期発生回路と、をさらに有し、前記グラフィックス処理部に、入力した第１のグラフィック画像を、異なる有効ライン数の第２のグラフィック画像に変換する処理を行う画像処理回路が設けられ、前記画像処理回路が、接続された外部グラフィックス発生装置が発生させる前記第１のグラフィック画像で予め決められた水平同期信号と異なる周波数の新たな水平同期信号を、前記表示用同期発生回路からの水平同期信号に応じて発生させ、発生させた水平同期信号を前記外部グラフィックス発生装置の外部同期入力に与え、当該外部グラフィックス発生装置から出力される第１のグラフィック画像のライン表示速度を、前記表示部の有効画像領域の垂直サイズに適合した速度に変更させる水平同期発生回路と、前記ライン表示速度が変更された第１のグラフィック画像を入力し、補間によりライン数を増減して前記第２のグラフィック画像を生成し前記混合処理部に出力する補間回路と、を有する。

上記画像処理回路（または画像表示装置）において、好適に、前記水平同期発生回路は、前記第２のグラフィック画像を表示させる表示装置の表示用クロックを入力し、入力した表示用クロックを、当該表示用クロックの周波数と、前記外部グラフィックス発生装置で予め決められた第１のグラフィック画像の水平同期信号の周波数とに応じて決まる分周比で分周し、外部同期用の前記新たな水平同期信号を発生させる。
さらに好適に、前記水平同期発生回路は、前記表示装置の表示用クロックを入力しパルス数を係数するカウンタと、カウンタの計数値が前記分周比に応じた値に達したときに、当該カウンタをリセットするリセット回路と、前記カウンタのリセットごとに出力されるパルスを入力し、入力したパルスの時間幅を前記外部同期用の水平同期信号に必要な同期期間に調整して出力する同期期間設定回路と、を有する。

本発明によれば、接続された外部グラフィックス発生装置が検出されると、たとえば外部または内蔵の回路により分周比が設定される。分周比は、たとえば、映像信号や第２のグラフィック画像を表示させる表示装置（または表示部）の水平同期信号の周波数と、その表示クロックの周波数とに応じて決められ、カウンタをリセットするリセット回路のリセットに用いられる。カウンタに、表示装置の表示クロックが入力されると、カウンタが表示クロックのパルス数を計数する。この計数値が上記分周比に達すると、リセット回路の働きによりカウンタがリセットされる。リセット後のカウンタは、以後入力される表示クロックのパルス数を再び１から計数し始め、計数したパルス数が分周比と同じになると再びリセットされる。このようにカウンタは、１から分周比までの数値を繰り返し計数し、また、そのリセットごとにパルスを出力する。このリセットごとのパルスは同期期間設定回路に入力され、同期期間設定回路によって、そのパルスの時間幅がグラフィック画像の水平同期期間に調整される。パルス時間幅調整後のパルス列は、外部同期用の新たな水平同期信号として外部グラフィックス発生装置に出力される。
外部同期用の水平同期信号が入力されると、それに応じたグラフィックス表示クロックが外部グラフィックス発生装置により生成される。また、外部グラフィックス発生装置から出力される第１のグラフィック画像のライン表示速度が、外部同期用の水平同期信号に応じて、たとえば表示装置（または表示部）の有効画像領域の垂直サイズに適合した速度に変更される。
ライン表示速度が変更された第１のグラフィック画像は補間回路に入力され、ここで表示装置（または表示部）のライン表示速度に適合した状態で所望のサイズの第２のグラフィック画像に変換され、その後、表示装置（または表示部）で表示される。

本発明の画像処理回路および画像表示装置によれば、外部グラフィック発生装置から供給される第１のグラフィック画像を、有効ライン数が異なる第２のグラフィック画像に変換する際に、同期信号発生回路で外部同期用の水平同期信号を新たに発生させ、これを外部グラフィックス発生装置の外部同期入力に与えることにより、当該外部グラフィックス発生装置から出力される第１のグラフィック画像のライン表示速度が、第２のグラフィック画像を表示させる表示装置（または表示部）の有効画像領域の垂直サイズに適合したものとなる。そのため、第２のグラフィック画像の有効ラインが、第１のグラフィック画像の有効ラインより多い場合であっても、補間回路でライン間補間により新たなラインデータを生成する必要がない。その結果、従来のグラフィック画像変換で必要であったフィールドメモリやラインメモリの使用量が大幅に減る。つまり、映像信号のフォーマット変換用とグラフィック画像変換用でフィールドメモリを別々に設ける場合、グラフィック画像変換用の外付けのフィールドメモリが不要となる。一方、グラフィックス変換用メモリをラインメモリで構成させた場合、従来、最低でもグラフィック画像の有効ライン数を超える多量のラインメモリが必要であったが、本発明により、ラインメモリの総使用量が垂直補間で必要な数ライン分のみとなり、ラインメモリを内蔵させるためのコストが大幅に削減される。
また、映像信号のフォーマット変換とグラフィック画像変換でフィールドメモリを共有している場合、そのメモリバンド幅をグラフィック画像変換のために大きくする必要がなく、当該フィールドメモリを映像信号の変換用に専念させることができるようになる。

本発明にかかる画像処理回路および画像表示装置の実施の形態を、以下、図面を参照して説明する。

図１は、実施の形態にかかる画像表示装置のブロック図である。
図解した画像表示装置１は、大別すると、画像を表示する表示部２、表示部２に表示する画像の信号を処理する信号処理ＩＣ３、表示部２の表示用クロックＣＬＫを生成するＶＣＯ(Voltage Controlled Oscillator)４、および、信号処理ＩＣの処理に用いるフレームメモリとしてのＤＲＡＭ５を有する。

表示部２は、ＬＣＤやプラズマディスプレイ等の固定画素を有する表示パネルであり、固有の解像度を有し、解像度に応じて要求する同期信号や表示クロックの周波数が異なる。

信号処理ＩＣ３は、入力した映像信号Ｓ１を処理する映像処理部６、入力したグラフィック信号に搬送された第１のグラフィック画像Ｇ１に画像変換等の処理を施すグラフィックス処理部７、グラフィックス処理部７で画像変換等を経て生成されたグラフィック画像Ｇ３を映像処理部６から出力された映像信号Ｓ２に混合する混合処理部８を有する。グラフィックス処理部７が、本発明の「画像処理回路」の一実施態様を構成する。
また、信号処理ＩＣ３内に、混合処理部８からの信号を表示部２に表示させるときの表示用水平同期信号ＳＹＮＣｈ（周波数ｆｈ）および表示用垂直同期信号ＳＹＮＣｖ（周波数ｆｖ）を発生させる表示用同期発生回路９、ＤＲＡＭ５の入出力インターフェイス（Ｉ／Ｆ）１０、および、メモリバス１１が設けられている。メモリバス１１に、たとえばＩＰ(Interlace-Progressive）変換やスケーリング（拡大縮小）など、フレームメモリのデータを用いて行う処理を実行する部分６２および６３が接続されている。このため、これらの処理の実行部６２および６３は、ＤＲＡＭインターフェイス回路１０を介して外部メモリ（ＤＲＡＭ）５とのデータのやり取りが可能である。

映像処理部６は、映像信号の入力回路６１、ＩＰ変換回路６２、拡大縮小回路６３、ＹＵＶ処理回路６４、および、ＲＧＢ処理回路６５を有する。
必要に応じてＩＰ変換された入力映像信号Ｓ１は、拡大縮小回路６３で、表示部２の解像度に適合した垂直サイズと水平サイズに変換され、ＹＵＶ処理回路６４で、ＹＵＶフォーマットでの画質調整、たとえば黒レベルやコントラストの調整が行われる。続くＲＧＢ処理回路６５で、ＹＵＶ映像信号がＲＧＢのフォーマットに変換された後、ガンマ補正等の処理が施され、映像信号Ｓ２として混合処理部８に出力される。

グラフィックス処理部７は、グラフィックス入力回路７１、本発明の「補間回路」としての拡大縮小回路７２、グラフィックス用表示プレーンの付加回路７３、および、外部グラフィックス用の水平同期発生回路７４を有する。水平同期発生回路７４で発生した外部グラフィックス用の水平同期信号ＳＹＮＣｈｇ（周波数ｆｈｇ）は、当該画像表示装置１の外部に設けられた外部グラフィックス発生ＩＣ２００の外部同期入力に供給される。外部グラフィックス発生ＩＣ２００は、任意に選択して接続される既成のＩＣであり、ＯＳＤまたはＥＰＧの信号、ならびに、ＴＥＸＴ信号またはクローズドキャプション信号などに搬送された画像（第１のグラフィック画像Ｇ１）を発生させ、出力する装置である。
また、外部グラフィックス発生ＩＣ２００の外部同期入力に、表示用同期発生回路９で発生した表示用の垂直同期信号ＳＹＮＣｖ（周波数ｆｖ）が供給される。
外部グラフィックス発生ＩＣ２００は、これら外部から入力した水平同期信号ＳＹＮＣｈｇ、ＳＹＮＣｖに応じた周波数のグラフィックス表示クロックＣＬＫｇを生成し、グラフィックス入力回路７１に出力する。

本実施の形態で、２つの同期信号のうち水平同期信号ＳＹＮＣｈｇの周波数ｆｈｇは、グラフィック画像の有効画像領域の垂直表示期間（有効ラインの全表示期間）が、表示部２の有効画像領域の垂直表示期間と同じとなるように設定されている。このため、外部グラフィックス発生ＩＣ２００から出力される第１のグラフィック画像Ｇ１を、グラフィックス表示クロックＣＬＫｇを用いて表示部２に表示させると、第１のグラフィック画像Ｇ１のライン表示速度が、表示部２の有効画像領域の垂直サイズに適合したものとなる。

このようなライン表示速度の変更のために、水平同期発生回路７４をグラフィックス専用に設け、そこで発生した外部グラフィックス用の水平同期信号ＳＹＮＣｈｇを外部グラフィックス発生ＩＣ２００にフィードバックすることが、本実施の形態の大きな特徴の１つである。以下、この水平同期発生回路７４の、より詳細な構成および動作について説明する。

図２に、グラフィックス用水平同期発生回路７４の構成例を示す。
図解した水平同期発生回路７４は、外部のＶＣＯ４から入力した表示用クロックＣＬＫを入力し、そのパルス数を計数するカウンタ７５、カウンタ７５の計数値をリセットするリセット回路７６、および、同期期間設定回路７７を含む。リセット回路７６は、一方の入力にカウンタ７５の計数値が入力される比較器７６Ａと、比較器７６Ａの出力が一方の入力に接続され、他方の入力に表示用垂直同期信号ＳＹＮＣｖが供給されるオアゲート回路７６Ｂとを有する。オアゲート回路７６Ｂの出力はカウンタ７５のリセット入力に接続されている。

比較器７６Ａの他方の入力に、分周比設定回路７８が接続されている。分周比設定回路７８は、その機能を当該水平同期発生回路７４内にもたせてもよいが、通常、図１で省略している信号処理ＩＣ３内の、あるいは、信号処理ＩＣ３の外部に設けられた画像表示装置１の全体の制御を行うマイクロコンピュータなどの制御回路の一機能（プログラム上の機能）として実現される。

図２に示す信号ＩＤは、接続された外部グラフィックス発生ＩＣ２００の識別信号を表している。この信号ＩＤが検出されると、それに応じて、分周比設定回路７８により分周比が設定される。分周比は、たとえば、表示部２の表示用水平同期信号ＳＹＮＣｈの周波数ｆｈと、その表示クロックＣＬＫの周波数ｆ０とに応じて決められ、比較器７６Ａに出力される。比較器７６Ａは、２つの入力を比較し、カウンタ７５の計数値が分周比と同じになったときにパルスを出力する。このパルスは、オアゲート回路７６Ｂを通ってカウンタ７５のリセット入力に与えられ、その結果、カウンタ７５がリセットされる。なお、オアゲート回路７６Ｂは、表示部２の垂直同期信号ＳＹＮＣｖのパルスが入力されたときにもカウンタ７５をリセットするように構成されていることから、フレーム表示の開始点でも同期がとられる。リセット後のカウンタ７５は、以後入力される表示クロックＣＬＫのパルス数を再び１から計数し始め、計数したパルス数が分周比と同じになったときに再びリセットされる。このようにカウンタ７５は、１から分周比までの数値を繰り返し計数し、また、そのリセットごとにパルスを出力する。

このリセットごとに出力されるパルスは同期期間設定回路７７に入力され、同期期間設定回路７７によって、そのパルスの時間幅がグラフィック画像の水平同期期間に調整される。パルス時間幅調整後のパルス列は、外部同期用の水平同期信号ＳＹＮＣｈｇとして外部グラフィックス発生ＩＣ２００に出力される。

前述したように、外部グラフィックス発生ＩＣ２００は、同期信号ＳＹＮＣｈｇおよびＳＹＮＣｖに応じてグラフィックス表示クロックＣＬＫｇを発生させ、また、とくに水平同期信号ＳＹＮＣｈｇの周波数ｆｈｇに対応して、出力する第１のグラフィック画像Ｇ１のライン表示速度を変更することができる。
図１に示すように、ライン表示速度が変更された第１のグラフィック画像Ｇ１は拡大縮小回路７２に入力され、そこで所望のサイズの第２のグラフィック画像Ｇ２に変換される。その後、グラフィックス用表示プレーンの付加回路７３で第２のグラフィック画像Ｇ２に表示プレーンが合成され、第３のグラフィック画像Ｇ３として混合処理部８に出力される。その後、前述したように、第３のグラフィック画像Ｇ３が、信号処理後の映像信号Ｓ２に搬送された画像と混合処理部８で混合され、混合後の画像が表示部２で表示される。

表示部２で表示可能な信号の有効画像領域の一例を図３（Ｂ）に示す。また、図３（Ａ）に、図３（Ｂ）の有効画像領域と垂直表示期間（有効ラインの全表示期間）が一致するように調整されたグラフィック信号（第１のグラフィック画像Ｇ１）の有効画像領域の一例を示す。
ここで、図３（Ａ）に示す有効画像領域２０２は、図６（Ａ）に示す本発明適用前の有効画像領域２０１と比較すると、有効ライン数は５００ラインと同数である。ところが、本発明適用後の有効画像領域２０２のライン表示速度が、本発明適用前の有効画像領域２０１のライン表示速度より遅く調整され、その結果、有効画像領域２０２の有効ラインの全表示期間が、表示部２の有効ラインの全表示期間と同じになっている。

以下、このようなライン表示期間を合わせるための分周比の設定手法を、具体的な数値を例示して説明する。
図３（Ｂ）に示す表示部２はワイドＸＧＡ仕様であり、全画素数が１６５６ドット×９６６ライン、有効画像領域の画素数が１３６６ドット×７６８ラインとなっている。１フレームを表示させるための垂直同期信号ＳＹＮＣｖの周波数ｆｖが５０Ｈｚであることから、表示クロックＣＬＫの周波数ｆ０は８０ＭＨｚほど必要で、このとき表示用水平同期信号ＳＹＮＣｈの周波数ｆｈは４８．３ｋＨｚとなる。
ワイドＸＧＡで７６８ラインを表示させる時間と同じ時間で、５００ラインを表示させるためには、ライン表示速度をライン数の比率で低下させてグラフィック画像を表示させればよい。そのために必要な外部グラフィックス用の水平同期信号ＳＹＮＣｈｇの周波数ｆｈｇは、ｆｈｇ＝４８．３ｋＨｚ×（５００／７６８）で求めることができ、ｆｈｇ＝３１．４５ｋＨｚとなる。

水平同期信号は、表示用のクロックＣＬＫを分周して発生させるのが一般的であり、その点では、図１に示す表示用同期発生回路９と、外部グラフィックス用水平同期発生回路７４は同じである。ところが、外部グラフィックス用水平同期発生回路７４は、表示用同期発生回路９とは独自に分周比を設定できる。外部グラフィックス用水平同期発生回路７４の分周比は、上述したライン表示期間を表示部２側と合わせるための分周比であることから、表示クロック周波数ｆ０＝８０ＭＨｚを、上述した方法で求めたグラフィックス用水平同期周波数ｆｈｇ＝３１．４５ｋＨｚで割ることで得られる。つまり、必要な分周比は（８０ＭＨｚ）／（３１．４５ｋＨｚ）＝２５４４となる。

分周比設定回路７８をマイクロコンピュータの一機能として実現した場合、マイクロコンピュータは、レジスタ制御により、入力した識別信号ＩＤに応じたグラフィックスのライン表示期間を表示部２のライン表示期間と合わせるために必要な水平同期周波数ｆｈｇを算出する。また、マイクロコンピュータに、通常、表示クロックＣＬＫが入力されていることから、その表示クロック周波数ｆ０と、算出した水平同期周波数ｆｈｇとを用いて分周比が算出される。
算出された分周比は外部グラフィックス用水平同期発生回路７４に入力され、そこで表示クロックＣＬＫが分周されて、周波数ｆｈｇ＝３１．４５ｋＨｚの外部グラフィックス用水平同期信号ＳＹＮＣｈｇが生成される。

このようにライン表示期間を合わせる処理の目的は、図１に示す拡大縮小回路７２でメモリ使用量を減らすためである。
その目的に即して構成された拡大縮小回路７２の構成例を、図４のブロック図に示す。なお、この構成例は、グラフィックス表示クロックＣＬＫｇの周波数ｆｇを、取り扱いが容易な中間周波数、たとえば４０ＭＨｚに変換し、この中間周波数で補間処理により画像の拡大縮小を行った後、中間周波数からさらに高い表示用周波数ｆ０＝８０ＭＨｚに変換するものである。

図解した拡大縮小回路７２は、中間周波数へのクロック乗り換え部８１、垂直拡大縮小部８２、水平拡大縮小部８３、表示用周波数へのクロック乗換え部８４、クロック乗り換えおよび垂直拡大縮小のためのラインメモリ８５、および、クロック乗り換えのためのラインメモリ８６を有する。なお、クロック乗り換え部８１と８４は機能を表示したブロックであり、必ずしもハードウエアで構成させる必要はない。また、ラインメモリ８５は、垂直拡大縮小回路８２がキュービック関数を用いたライン間のデータ補間を行うことを前提としていることに対応して４ライン構成となっているが、そのライン数は用いる補間方法に応じて決められる。

ライン表示速度が変更された第１のグラフィック画像Ｇ１は最初の４ライン分のデータがラインメモリ８５に入力され、一時的に蓄積される。垂直拡大縮小回路８２は、その蓄積された４ラインデータを適宜読み出して、１ライン分のデータをキュービック補間により新たに生成する。たとえば、図３（Ａ）に示す例では、最終的な表示周波数ｆ０＝８０ＭＨｚでは７６８ライン表示可能な領域に５００ラインしかデータがない状態であるため、数ラインおきに等間隔で新たなラインを合計２６８ライン補間により生成する必要がある。この例では、おおよそ２ラインおきに１ラインを生成し、一般に、このとき生成するライン位置に表示画面上で隣接する上側２ラインと下側２ラインが用いられる。

この１ラインのデータ生成を１つの処理サイクルとすると、１フレームの垂直補間で、処理サイクルが２６８サイクル実行される。この間、ラインメモリ８５は１処理サイクル終了ごとに順次２ラインずつ、蓄積するラインデータを先入れ先出し方式で変更する。
ラインメモリ８５を、たとえば２ポートのＳＲＡＭで構成した場合、このラインメモリ８５へのデータ書き込みとデータ読み出しを非同期で行うことができ、その間にクロック乗り換えが実行できる。つまり、第１のグラフィック画像Ｇ１とともに送られてきたグラフィックス表示クロックＣＬＫｇ（周波数ｆｇ＝３１．２５ＭＨｚ）で書き込み動作を行うが、読み出し時には、別に生成した中間周波数４０ＭＨｚを用いる。なお、中間周波数４０ＭＨｚは、通常、表示部２の表示クロックＣＬＫを分周して生成されるが、その分周回路は図示を省略している。

生成された新たなラインデータを含む、たとえば７６８ラインのデータは、ラインごとに順次、水平拡大縮小回路８３に送られ、ここでライン内データのキュービック補間により新たな画素数のラインデータに変換される。たとえば図３の例では、１ラインが４８０ドットのラインデータを用いて、１ラインが１３６６ドットの新たなラインデータが生成される。このデータ生成では隣接するラインデータは用いられないことから、水平拡大縮小回路８３にラインメモリが設けられていない。

この水平補間後のラインデータに対し、たとえば２ポートＳＲＡＭで構成された１つのラインメモリ８６への書き込みと読み出しが行われる。このとき書き込みを中間周波数４０ＭＨｚで行い、読み出しを周波数８０ＭＨｚで行う非同期動作により、中間周波数クロックから表示用クロックへの乗り換えができる（クロック乗換え部８４）。なお、中間周波数クロックを用いずに、８０ＭＨｚで垂直および水平の拡大縮小処理ができる場合、このクロック乗換え部８４とラインメモリ８６は省略することが可能である。

このようなサイズ変更処理により、拡大縮小回路７２からは、たとえば１３６６ドット×７６８ラインの最大画像有効領域を有する第２のグラフィック画像Ｇ２が出力され、この画像Ｇ２に表示プレーンが合成され、さらに映像信号Ｓ２と混合された後、表示部２に送られて表示される。これらの処理を行うグラフィックス用表示プレーンの付加回路７３および混合処理部８は、表示部２と同じクロック周波数ｆ０＝８０ＭＨｚで駆動される。

このような構成の拡大縮小回路７２は、入力する第１のグラフィック画像Ｇ１のライン表示速度が表示部２の垂直サイズに合わせて遅くされているため、隣接する数ラインを用いて順次、垂直の拡大縮小処理が実行できる。そのため、必要なメモリが、２段階のクロック乗り換えの場合に必要な１ラインを加えても数ライン（本例では合計５ライン）分のラインメモリだけですむ。

したがって、本実施の形態では、従来のように１フレーム分の画像データを一端蓄積する必要がなく、グラフィックス処理にフレームメモリが不要である。このため、図１に示すように、グラフィックス用の拡大縮小回路７２をメモリバス１１に接続していない。
また、フレームメモリに代えてラインメモリ構成とした場合のように、数百ライン分の大規模なラインメモリを設ける必要もない。
さらに、図１に示すＤＲＡＭ（フレームメモリ）１１を、映像信号のフォーマット変換、すなわちＩＰ変換や拡大縮小の画像変換用の専用メモリとして用いることができ、そのメモリバンド幅を、映像信号のフォーマット変換に適した値に設定できる。その結果、映像信号のフォーマット変換の処理速度を高く維持できる。

本発明の実施の形態にかかる画像表示装置の構成図 グラフィックス用水平同期発生回路の構成図 表示部の表示信号の有効画像領域（図３（Ｂ））と、その有効画像領域と垂直表示期間が一致するように調整されたグラフィック信号の有効画像領域（図３（Ａ））とを示す図 グラフィック用の拡大縮小回路の構成図 外部グラフィックス発生ＩＣが外部同期モードに非対応の場合（図５（Ａ））と、対応している場合（図５（Ｂ））とで、当該ＩＣと画像処理ＩＣとの従来の接続例を示す図 従来の外部グラフィック信号の有効画像領域（図６（Ａ））と、表示パネル用映像信号の有効画像領域（図６（Ｂ））を示す図 従来のグラフィックス用拡大縮小回路の構成および機能を示す図

符号の説明

１…画像表示装置、２…表示部（または表示装置）、３…信号処理ＩＣ、４…ＶＣＯ、５…ＤＲＡＭ（フレームメモリ）、６…映像処理部、７…グラフィックス処理部、８…混合処理部、９…表示用同期発生回路、７２…グラフィックス用の拡大縮小回路、７４…外部グラフィックス用水平同期発生回路、７５…カウンタ、７６…リセット回路、７７…同期期間設定回路、７８…分周比設定回路、８１，８４…クロック乗換え部、８２…垂直拡大縮小部、８３…水平拡大縮小部、８５…補間用ラインメモリ、８６…クロック乗り換え用ラインメモリ、２００…外部グラフィックス発生ＩＣ（外部グラフィックス発生装置）、ＳＹＮＣｈ…水平同期信号、ＳＹＮＣｖ…垂直同期信号、ＣＬＫ…表示部の表示用クロック、ＣＬＫｇ…グラフィックス表示用クロック、ｆ０…表示部の表示用クロック周波数、ｆｈ…表示部の水平同期周波数、ｆｈｇ…グラフィックス用水平同期周波数、ｆｖ…表示部の垂直同期周波数、Ｇ１…第１のグラフィック画像、Ｇ２…第２のグラフィック画像、Ｓ２…処理後の映像信号

Claims (13)

1. 入力した第１のグラフィック画像を、異なる有効ライン数の第２のグラフィック画像に変換する処理を行う画像処理回路であって、
   接続された外部グラフィックス発生装置が発生させる前記第１のグラフィック画像で予め決められた水平同期信号と異なる周波数の新たな水平同期信号を発生させ、発生させた水平同期信号を前記外部グラフィックス発生装置の外部同期入力に与え、当該外部グラフィックス発生装置から出力される第１のグラフィック画像のライン表示速度を、前記第２のグラフィック画像を表示させる画像表示装置の有効画像領域の垂直サイズに適合した速度に変更させる水平同期発生回路と、
   前記ライン表示速度が変更された第１のグラフィック画像を入力し、補間によりライン数を増減して前記第２のグラフィック画像を生成する補間回路と、
   を有する画像処理回路。
2. 前記水平同期発生回路は、前記第２のグラフィック画像を表示させる表示装置の表示用クロックを入力し、入力した表示用クロックを、当該表示用クロックの周波数と、前記外部グラフィックス発生装置で予め決められた第１のグラフィック画像の水平同期信号の周波数とに応じて決まる分周比で分周し、外部同期用の前記新たな水平同期信号を発生させる
   請求項１に記載の画像処理回路。
3. 前記水平同期発生回路は、
   前記表示装置の表示用クロックを入力しパルス数を係数するカウンタと、
   カウンタの計数値が前記分周比に応じた値に達したときに、当該カウンタをリセットするリセット回路と、
   前記カウンタのリセットごとに出力されるパルスを入力し、入力したパルスの時間幅を前記外部同期用の水平同期信号に必要な同期期間に調整して出力する同期期間設定回路と、
   を有する請求項２に記載の画像処理回路。
4. 映像信号を入力し信号処理を施す映像処理部と、
   グラフィック信号を入力し信号処理を施すグラフィックス処理部と、
   それぞれ信号処理された前記映像信号および前記グラフィック信号を入力し、グラフィック信号を映像信号と混合する混合処理部とを有し、
   前記グラフィックス処理部内に画像処理回路が設けられ、
   当該画像処理回路は、前記水平同期発生回路および前記補間回路を備え、前記外部グラフィックス発生装置により発生した前記第１のグラフィック画像を、前記映像信号の画面内で所望のサイズの前記第２のグラフィック画像に変換する
   請求項１に記載の画像処理回路。
5. 前記水平同期発生回路は、前記第２のグラフィック画像を表示させる表示装置の表示用クロックを入力し、入力した表示用クロックを、当該表示用クロックの周波数と、前記外部グラフィックス発生装置で予め決められた第１のグラフィック画像の水平同期信号の周波数とに応じて決まる分周比で分周し、外部同期用の前記新たな水平同期信号を発生させる
   請求項４に記載の画像処理回路。
6. 前記外部グラフィックス発生装置が接続されたことを検出し、当該外部グラフィックス発生装置に応じた前記分周比を設定する分周比設定回路を、さらに有する
   請求項５に記載の画像処理回路。
7. 前記映像信号の水平同期信号および垂直同期信号を発生させ、発生させた水平同期信号を前記表示装置に出力し、発生させた垂直同期信号を表示装置と前記外部グラフィックス発生装置に出力する映像表示用の同期発生回路をさらに有する
   請求項５に記載の画像処理回路。
8. 前記補間回路が垂直と水平の補間を行うことにより発生される前記第２のグラフィック画像が、前記映像信号の画面と同じ有効ライン数と有効ライン長を有する最大有効画像サイズに規定されている
   請求項１に記載の画像処理回路。
9. 入力した信号に応じた画像を表示する表示部を有する画像表示装置であって、
   前記映像信号を入力し信号処理を施す映像処理部と、
   グラフィック信号を入力し信号処理を施すグラフィックス処理部と、
   それぞれ信号処理された前記映像信号および前記グラフィック信号を入力し、グラフィック信号を映像信号と混合し、混合画像の信号を前記表示部に出力する混合処理部と、
   前記表示部に供給する表示用の水平同期信号および垂直同期信号を発生させる表示用同期発生回路と、をさらに有し、
   前記グラフィックス処理部に、入力した第１のグラフィック画像を、異なる有効ライン数の第２のグラフィック画像に変換する処理を行う画像処理回路が設けられ、
   前記画像処理回路が、
   接続された外部グラフィックス発生装置が発生させる前記第１のグラフィック画像で予め決められた水平同期信号と異なる周波数の新たな水平同期信号を、前記表示用同期発生回路からの水平同期信号に応じて発生させ、発生させた水平同期信号を前記外部グラフィックス発生装置の外部同期入力に与え、当該外部グラフィックス発生装置から出力される第１のグラフィック画像のライン表示速度を、前記表示部の有効画像領域の垂直サイズに適合した速度に変更させる水平同期発生回路と、
   前記ライン表示速度が変更された第１のグラフィック画像を入力し、補間によりライン数を増減して前記第２のグラフィック画像を生成し前記混合処理部に出力する補間回路と、
   を有する画像表示装置。
10. 前記水平同期発生回路は、前記表示部の表示用クロックを入力し、入力した表示用クロックを、当該表示用クロックの周波数と、前記外部グラフィックス発生装置で予め決められた第１のグラフィック画像の水平同期信号の周波数とに応じて決まる分周比で分周し、外部同期用の前記新たな水平同期信号を発生させる
    請求項９に記載の画像表示装置。
11. 前記水平同期発生回路は、
    前記表示部の表示用クロックを入力しパルス数を係数するカウンタと、
    カウンタの計数値が前記分周比に応じた値に達したときに、当該カウンタをリセットするリセット回路と、
    前記カウンタのリセットごとに出力されるパルスを入力し、入力したパルスの時間幅を前記外部同期用の水平同期信号に必要な同期期間に調整して出力する同期期間設定回路と、
    を有する請求項１０に記載の画像表示装置。
12. 前記外部グラフィックス発生装置が接続されたことを検出し、当該外部グラフィックス発生装置に応じた前記分周比を設定する分周比設定回路を、さらに有する
    請求項１０に記載の画像表示装置。
13. 前記補間回路が垂直と水平の補間を行うことにより発生される前記第２のグラフィック画像が、前記映像信号の画面と同じ有効ライン数と有効ライン長を有する最大有効画像サイズに規定されている
    請求項９に記載の画像表示装置。
    

Images