KR20180059648A

KR20180059648A - 표시 장치 및 이의 구동 방법

Info

Publication number: KR20180059648A
Application number: KR1020160158649A
Authority: KR
Inventors: 구자헌; 김학선; 이경훈
Original assignee: 삼성디스플레이 주식회사
Priority date: 2016-11-25
Filing date: 2016-11-25
Publication date: 2018-06-05
Also published as: KR102568911B1; US10332479B2; US20210056926A1; US11295697B2; US10832631B2; US20190279596A1; US20180151149A1

Abstract

표시 장치는 매트릭스 형태로 배열되는 복수의 픽셀들을 포함하는 표시 패널 및 제1 프레임의 제1 액티브 구간에 대응하는 제1 영상 신호를 수신하고, 상기 제1 영상 신호를 근거로 상기 표시 패널을 구동시키고, 상기 제1 프레임의 제1 변환 액티브 구간에 대응하는 제1 출력 신호를 출력하는 제어부를 포함하고, 상기 제어부는 상기 제1 영상 신호를 수신하고, 상기 제1 영상 신호에 대응되는 제1 영상 신호 픽셀 규격을 상기 복수의 픽셀들에 대응되는 패널 픽셀 규격으로 변환하여 상기 제1 출력 신호를 생성하는 타이밍 변경부, 및 상기 타이밍 변경부로부터 상기 제1 출력 신호를 수신하고, 상기 제1 영상 신호에 근거하여 프레임 주파수를 감소시킨 상기 제1 출력 신호를 출력하는 주파수 변경부를 포함하고, 상기 제1 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제1 변환 액티브 구간의 길이는 은 상기 제1 액티브 구간의 길이보다 크다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}

본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 좀 더 구체적으로 표시 패널의 충전율을 개선시킨 표시 장치 및 이의 구동 방법에 관한 것이다.

본 발명은 디스플레이장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는, 픽셀클럭신호의 개수를 기설정된 개수와 일치시키는 디스플레이장치 및 그 제어방법에 관한 것이다.

일반적으로 디스플레이장치는 컴퓨터나 TV 방송시스템 등의 영상신호원으로부터 입력되는 일정 디스플레이 모드의 영상신호를 입력받아 화면 상에 표시한다.　이러한, 디스플레이장치는 종래의 CRT(Cathode Ray Tube)를 사용하는 디스플레이장치로부터 LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 등과 같은 평판 디스플레이장치로 점진적으로 변화되어 가는 추세이다.

평판 디스플레이장치는 CRT 방식의 디스플레이장치와는 달리 영상신호원으로부터 아날로그 영상신호를 입력받고, 입력된 아날로그 영상신호를 디지털 영상신호로 변환하여 영상을 표시한다. 여기서, 아날로그 영상신호는 평판 디스플레이장치에 구비된 아날로그-디지털 컨버터(A/D Converter)에 의해 디지털 영상신호로 변환된다. 그리고, 컨버터를 통해 변환된 디지털 영상신호는 미리 설정된 신호처리 과정을 거쳐 LCD 패널이나 PDP 패널로 제공되어 화면 상에 각기 대응하는 단위 화소(Pixel)가 구동됨으로써, 영상이 표시된다.

컴퓨터 등의 영상신호원으로부터 제공되는 영상신호의 디스플레이 모드는 그 해상도가 640*480, 800*600, 1024*768, 1600*1200 및 1920*1200 등과 같이 다양할 수 있다. 여기서, 디스플레이장치에 설정된 해상도가 1024*768 인데, 해상도가 640*480 인 영상신호가 영상신호원으로부터 입력되는 경우 디스플레이장치 내의 스케일러를 사용하여 해상도를 조절할 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 매트릭스 형태로 배열되는 복수의 픽셀들을 포함하는 표시 패널 및 제1 프레임의 제1 액티브 구간에 대응하는 제1 영상 신호를 수신하고, 상기 제1 영상 신호를 근거로 상기 표시 패널을 구동시키고, 상기 제1 프레임의 제1 변환 액티브 구간에 대응하는 제1 출력 신호를 출력하는 제어부를 포함하고, 상기 제어부는 상기 제1 영상 신호를 수신하고, 상기 제1 영상 신호에 대응되는 제1 영상 신호 픽셀 규격을 상기 복수의 픽셀들에 대응되는 패널 픽셀 규격으로 변환하여 상기 제1 출력 신호를 생성하는 타이밍 변경부, 및 상기 타이밍 변경부로부터 상기 제1 출력 신호를 수신하고, 상기 제1 영상 신호에 근거하여 프레임 주파수를 감소시킨 상기 제1 출력 신호를 출력하는 주파수 변경부를 포함하고, 상기 제1 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제1 변환 액티브 구간의 길이는 상기 제1 액티브 구간의 길이보다 크다. 상기 제1 영상 신호 픽셀 규격의 열의 개수는 상기 패널 픽셀 규격의 열의 개수보다 크고, 상기 변환 액티브 구간은 상기 제1 액티브 구간을 포함한다.

상기 제어부는 상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호를 근거로 상기 표시 패널을 구동시키고, 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 더 출력하고, 상기 타이밍 변경부는 상기 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 출력 신호를 더 생성하고, 상기 주파수 변경부는 상기 타이밍 변경부로부터 상기 제1 출력 신호 및 상기 제2 출력 신호를 수신하고, 상기 제1 출력 신호와 상기 제2 출력 신호가 동일한 경우에 프레임 주파수를 감소시킨 상기 제1 출력 신호 및 상기 제2 출력 신호를 출력하고, 상기 제1 출력 신호와 상기 제2 출력 신호가 상이한 경우에 프레임 주파수를 유지시킨 상기 제1 출력 신호 및 상기 제2 출력 신호를 출력한다.

상기 제2 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제2 변환 액티브 구간의 길이는 상기 제2 액티브 구간의 길이보다 크다.

상기 제어부는 상기 제1 출력 신호를 근거로, 상기 제어부의 내부 클럭 신호의 주파수를 변경시키는 클럭 주파수 변경부를 더 포함한다.

상기 클럭 주파수 변경부는 PLL(Phase-Locked Loop) 회로를 포함한다.

상기 제어부는 상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호를 근거로 상기 표시 패널을 구동시키고, 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 더 출력하고, 상기 타이밍 변경부는 상기 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 출력 신호를 더 생성하고, 상기 주파수 변경부는 상기 타이밍 변경부로부터 상기 제1 출력 신호 및 상기 제2 출력 신호를 수신하고, 프레임 주파수를 제1 프레임 주파수만큼 감소시킨 상기 제1 출력 신호 및 프레임 주파수를 상기 제1 프레임 주파수보다 큰 제2 프레임 주파수만큼 감소시킨 상기 제2 출력 신호를 생성한다.

상기 제1 프레임 주파수는 1[HZ]이고 상기 제2 프레임 주파수는 2[HZ]이다.

상기 제1 영상 신호의 수직 블랭크 구간의 길이는 상기 제1 출력 신호의 수직 블랭크 구간의 길이보다 크다.

본 발명의 일 실시예에 다른 표시 장치의 구동 방법은 제1 프레임의 제1 액티브 구간에 대응하는 제1 영상 신호를 수신하는 단계, 상기 제1 영상 신호에 대응되는 제1 영상 신호 픽셀 규격을 상기 복수의 픽셀들로 대응되는 패널 픽셀 규격으로 변환하여 상기 제1 프레임의 제1 변환 액티브 구간에 대응하는 제1 출력 신호를 생성하는 단계, 상기 제1 출력 신호를 수신하는 단계, 상기 제1 영상 신호에 근거하여 프레임 주파수를 감소시킨 상기 제1 출력 신호를 출력하는 단계, 및 상기 제1 출력 신호를 통해 표시 패널을 구동시키는 단계를 포함하고, 상기 제1 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제1 변환 액티브 구간의 길이는 상기 제1 액티브 구간의 길이보다 크다.

상기 제1 영상 신호 픽셀 규격의 열의 개수는 상기 패널 픽셀 규격의 열의 개수보다 크고, 상기 변환 액티브 구간은 상기 제1 액티브 구간을 포함한다.

본 발명의 일 실시예에 따른 표시 장치의 구동 방법은 상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 수신하는 단계, 상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 생성하는 단계, 상기 제2 출력 신호를 수신하는 단계, 상기 제2 출력 신호를 출력하는 단계, 및 상기 제2 출력 신호를 통해 상기 표시 패널을 구동시키는 단계를 더 포함하고, 상기 제2 출력 신호를 출력하는 단계에서 상기 제1 출력 신호와 상기 제2 출력 신호가 동일한 경우에 프레임 주파수를 감소시킨 상기 제2 출력 신호를 출력하고, 상기 제1 영상 신호와 상기 제2 영상 신호가 상이한 경우에 프레임 주파수를 유지시킨 상기 제2 출력 신호를 출력한다.

상기 제1 출력 신호를 근거로 내부 클럭 신호의 주파수를 변경하는 단계를 더 포함한다.

상기 내부 클럭 신호의 주파수를 변경하는 단계에서 PLL(Phase-Locked Loop) 회로가 이용된다.

본 발명의 일 실시예에 따른 표시 장치의 구동 방법은 상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 수신하는 단계, 상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 생성하는 단계, 상기 제2 출력 신호를 수신하는 단계, 상기 제2 출력 신호를 출력하는 단계, 및 상기 제2 출력 신호를 통해 상기 표시 패널을 구동시키는 단계를 더 포함하고, 상기 제1 출력 신호를 출력하는 단계에서, 프레임 주파수를 제1 프레임 주파수만큼 감소시켜 상기 제1 출력 신호를 출력하고, 상기 제2 출력 신호를 출력하는 단계에서, 프레임 주파수를 상기 제1 프레임 주파수보다 큰 제2 프레임 주파수만큼 감소시킨 상기 제2 출력 신호를 출력한다.

제1 영상 신호가 상기 타이밍 변경부에 의해서 상기 제1 출력 신호로 변환되면서, 규격이 축소되고, 블랭크 시간이 줄어듬에 따라 픽셀 라인들 각각의 게이트 온 구간이 늘어나게 되어 표시 패널의 충전율이 향상될 수 있다. 나아가 주파수 변경 출력부에 의해서 프레임 주파수가 감소됨에 따라, 픽셀 라인들 각각의 게이트 온 구간이 더 늘어나게 되어 표시 패널의 충전율은 더 향상될 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 2는 본 발명의 일 실시예에 따른 제어부의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 제1 영상 신호 픽셀 규격 및 패널 픽셀 규격의 도식도이다.
도 4는 본 발명의 일 실시예에 따른 타이밍 변경부의 효과를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 주파수 변경 출력부의 효과를 설명하기 위한 도면이다.
도 6은 본 발명의 효과를 설명하기 위한 표를 도시한 도면이다.
도 7은 본 발명의 다른 일 실시예에 따른 제어부의 블록도이다.
도 8은 본 발명의 일 실시예 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치(1000)의 개략적인 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)는 영상을 표시하는 표시 패널(400), 표시 패널(400)을 구동하는 게이트 드라이버(200) 및 데이터 드라이버(300), 게이트 드라이버(200)와 데이터 드라이버(300)의 구동을 제어하는 제어부(100)를 포함한다.

제어부(100)는 표시 장치(1000)의 외부로부터 영상 신호(IPS) 및 다수의 제어 신호(CS)를 수신한다. 제어부(100)는 데이터 드라이버(300)의 인터페이스 사양에 맞도록 영상 신호(IPS)의 데이터 포맷을 변환하여 후술할 출력 신호(OPS)를 생성하고, 출력 신호(OPS)를 데이터 드라이버(300)에 제공한다.

또한, 제어부(100)는 다수의 제어 신호(CS)에 근거하여 데이터 제어 신호(DCS, 예를 들어, 출력개시신호, 수평개시신호 등) 및 게이트 제어 신호(GCS, 예를 들어, 수직개시신호, 수직클럭신호, 및 수직클럭바신호)를 생성한다. 데이터 제어 신호(DCS)는 데이터 드라이버(300)로 제공되고, 게이트 제어 신호(GCS)는 게이트 드라이버(200)에 제공된다.

게이트 드라이버(200)는 제어부(100)로부터 제공되는 게이트 제어 신호(GCS)에 응답해서 게이트 신호들을 순차적으로 출력한다.

데이터 드라이버(300)는 제어부(100)로부터 제공되는 데이터 제어 신호(DCS)에 응답해서 출력 신호(OPS)를 데이터 전압들로 변환하여 출력한다. 출력된 데이터 전압들은 표시 패널(400)로 인가된다.

표시 패널(400)은 다수의 게이트 라인(GL1~GLn), 다수의 데이터 라인(DL1~DLm), 복수의 픽셀들(PX)을 포함한다. 설명의 편의를 위해 도 1에는 하나의 픽셀(PX)가 도시되었으나, 실질적으로 복수의 픽셀들(PX)이 매트릭스 형태로 배열될 수 있다.

픽셀들(PX) 각각은 레드, 그린, 및 블루 중 서로 다른 주요 컬러를 표시할 수 있다. 다만 이에 한정되지 않고 픽셀들(PX)은 다양한 색상의 컬러를 표시할 수 있다.

다수의 게이트 라인(GL1~GLn)은 제2 방향(DR2)으로 연장되고 제2 방향(DR2)과 수직한 제1 방향(DR1)으로 서로 평행하게 배열된다. 다수의 게이트 라인(GL1~GLn)은 게이트 드라이버(200)와 연결되어, 게이트 드라이버(200)로부터 게이트 신호들을 수신한다.

다수의 데이터 라인(DL1~DLm)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 서로 평행하게 배열된다. 다수의 데이터 라인(DL1~DLm)은 데이터 드라이버(300)와 연결되어 데이터 드라이버(300)로부터 데이터 전압들을 수신한다.

픽셀들(PX) 각각은 다수의 게이트 라인(GL1~GLn) 중 대응하는 게이트 라인 및 다수의 데이터 라인(DL1~DLm) 중 대응하는 데이터 라인과 연결 되어 구동 될 수 있다.

도 2는 본 발명의 일 실시예에 따른 제어부(100)의 블록도이다. 도 3은 본 발명의 일 실시예에 따른 제1 영상 신호 픽셀 규격(RD) 및 패널 픽셀 규격(PPSD)의 도식도이다. 도 4는 본 발명의 일 실시예에 따른 타이밍 변경부(201)의 효과를 설명하기 위한 도면이다. 도 5는 본 발명의 일 실시예에 따른 주파수 변경 출력부(203)의 효과를 설명하기 위한 도면이다. 도 6은 본 발명의 효과를 설명하기 위한 표를 도시한 도면이다.

도 2를 참조하면 제어부(100)는 타이밍 변경부(201), 클럭 주파수 변경부(202), 주파수 변경 출력부(203)를 포함할 수 있다.

본 도면에서 영상 신호(IPS, 이하 제1 영상 신호(IPS)로 지칭)는 하나의 프레임(이하 제1 프레임으로 지칭)의 제1 액티브 구간(미도시)에 대응하는 것으로 전제하여 설명하도록 하고, 출력 신호(이하 제1 출력 신호(OPS)로 지칭)는 제1 프레임의 제1 변환 액티브 구간(미도시)에 대응하는 것을 전제하여 설명하도록 한다.

도 2에서는 하나의 프레임에 대응하는 영상 신호 및 출력 신호 만을 설명하였지만, 이에 한정되지 않으며, 본 발명은 2개 이상의 프레임에 대응하는 영상 신호 및 출력 신호에도 적용될 수 있음은 물론이다.

제1 액티브 구간은 제1 영상 신호(IPS)가 제1 프레임에서 표시 패널(400, 도 1에 도시됨)을 통해서 출력되는 구간을 지시할 수 있다. 제1 변환 액티브 구간은 제1 출력 신호(OPS)가 제1 프레임에서 표시 패널(400)을 통해서 출력되는 구간을 지시할 수 있다. 본 발명의 일 예로 제1 액티브 구간 및 제1 변환 액티브 구간 각각은 제1 프레임보다 작은 구간일 수 있다. 이에 대해서는 도 4에서 설명하도록 한다.

타이밍 변경부(201)는 제1 영상 신호(IPS)를 수신할 수 있다. 타이밍 변경부(201)는 제1 영상 신호(IPS)에 대응되는 제1 영상 신호 픽셀 규격(RD)을 복수의 픽셀들(PX)에 대응되는 패널 픽셀 규격(PPSD)으로 변환하여 제1 출력 신호(OPS')를 생성할 수 있다.

도 2 및 도 3을 참조하면, 제1 영상 신호 픽셀 규격(RD)은 패널 픽셀 규격(PPSD)보다 클 수 있다. 좀 더 상세하게 설명하면, 제1 영상 신호 픽셀 규격(RD)의 행의 개수는 패널 픽셀 규격(PPSD)의 행의 개수보다 클 수 있고, 제1 영상 신호 픽셀 규격(RD)의 열의 개수는 패널 픽셀 규격(PPSD)의 열의 개수보다 클 수 있다. 본 발명의 일 예로, 제1 영상 신호 픽셀 규격(RD)의 열의 개수는 4336개일 수 있고, 행의 개수는 2317개일 수 있다. 다만 이에 한정되지 않으며, 스케일러(미도시)를 통해 제1 영상 신호 픽셀 규격(RD)은 다양한 규격을 가질 수 있다.

본 발명의 일 예로 패널 픽셀 규격(PPSD)의 열의 개수는 3840개일 수 있으며, 행의 개수는 2160개 일 수 있다. 다만 이에 한정되지 않으며, 표시 장치의 표시 패널의 규격이 다양함에 따라, 패널 픽셀 규격(PPSD) 역시 다양할 수 있다.

본 발명의 일 예로 타이밍 변경부(201)는 블랭크 시간 감축부(213) 및 규격 변환부(214)를 포함할 수 있다.

블랭크 시간 감축부(213)는 제1 프레임의 블랭크 시간을 감축하거나 제거할 수 있다. 본 발명의 일 예로 블랭크 시간 감축부(213)는 제1 프레임의 수직 블랭크 시간을 제거할 수 있다. 수직 블랭크 시간이 제거 됨으로써, 액티브 구간이 늘어나게 되고, 결론적으로 전술한 바와 같이 제1 변환 액티브 구간이 제1 액티브 구간보다 커지게 된다.

규격 변환부(214)는 제1 영상 신호(IPS)의 제1 영상 신호 픽셀 규격(RD)을 패널 픽셀 규격(PPSD)으로 변환시킬 수 있다. 제1 영상 신호 픽셀 규격(RD)과 패널 픽셀 규격(PPSD)은 전술하였는 바 생략하도록 한다.

도 2 내지 도 4를 참조하면, 제1 타이밍도(T1)는 타이밍 변경부(201) 통과하지 않은 제1 영상 신호(IPS)가 표시 패널(400)을 구동시키는 경우에 픽셀 라인들(G1'~G2160') 각각의 게이트 온 구간을 나타내고 있다.

제2 타이밍도(T2)는 타이밍 변경부(201)에 의해서 생성된 제1 출력 신호(OPS')가 표시 패널을 구동시키는 경우에 픽셀 라인들(G1~G2160) 각각의 게이트 온 구간을 나타내고 있다.

도 4에서는 패널 픽셀 규격(PPSD)의 열의 개수는 3840개이고, 행의 개수는 2160개 인 것을 전제로 설명하지만 이에 한정되는 것은 아니다.

제1 타이밍도(T1)를 참조하면, 액티브 구간에 대응하여 제1 픽셀 라인부터 제2160 픽셀 라인(G1'~G2160')까지 순차적으로 턴 온(turn on, 즉 게이트 온)되어 영상이 표시될 수 있다. 제1 픽셀 라인(G1')은 복수의 픽셀들(PX)에서 제1 행에 배치되는 픽셀들에 대응할 수 있고, 제2 픽셀 라인(G2')은 복수의 픽셀들(PX)에서 제2 행에 배치되는 픽셀들에 대응할 수 있고, 제3 픽셀 라인(G3')은 복수의 픽셀들(PX)에서 제3 행에 배치되는 픽셀들에 대응할 수 있다. 또한 제2159 픽셀 라인(G2159')은 복수의 픽셀들(PX)에서 제2159 행에 배치되는 픽셀들에 대응할 수 있고, 제2160 픽셀 라인(G2160')은 복수의 픽셀들(PX)에서 제2160 행에 배치되는 픽셀들에 대응할 수 있다.

제1 타이밍도(T1)에서 각각의 픽셀 라인들(G1~G2160)의 게이트 온 구간(P1)은 동일할 수 있다. 본 발명의 일 예로, 제1 타이밍도(T1)에서 2160개의 게이트 온 구간(P1)이 순차적으로 도시되어 있고, 각각의 구간 길이는 동일할 수 있다.

제2 타이밍도(T2)의 액티브 구간은 제1 타이밍도(T1)의 액티브 구간(즉, 제1 액티브 구간)보다 길 수 있다. 전술한 바와 같이 타이밍 변경부(201)에 의해서 제1 타이밍도(T1)에서 존재하고 있던 수직 블랭크 시간이 제거될 수 있고, 제거된 구간이 모두 액티브 구간으로 활용될 수 있기 때문이다. 따라서 제2 타이밍도(T2)를 참조하면, 늘어난 액티브 구간에 대응하여 제1 픽셀라인부터 제2160 픽셀 라인(G1~G2160)까지 순차적으로 턴 온되어 영상이 표시될 수 있다. 제2 타이밍도(T2)의 각각의 픽셀 라인들(G1~G2160)에 도시된 게이트 온 구간인 제2 구간(P2)의 길이는 제1 타이밍도(T1)의 각각의 픽셀 라인들(G1'~G2160')에 도시된 게이트 온 구간인 제1 구간(P1)의 길이보다 클 수 있다.

도 2를 참조하면 클럭 주파수 변경부(202)는 메모리부(211) 및 클럭 생성부(212)를 포함할 수 있다. 메모리부(211)는 타이밍 변경부(201)로부터 규격이 변환되고, 블랭크 시간이 변경된 제1 출력 신호(OPS')를 수신하고, 제1 출력 신호(OPS')를 저장할 수 있다.

클럭 생성부(212)는 메모리부로부터 규격과 블랭크 시간이 변경된 제1 출력 신호(OPS')를 수신하고, 제1 출력 신호(OPS')에 동기하여 제어부(100)의 내부 클럭 신호의 주파수를 변경시킬 수 있다. 즉, 클럭 생성부(212)는 제1 출력 신호(OPS')에 동기하여 주파수를 변경시킨 내부 클럭 신호를 포함하는 게이트 제어 신호(GCS)를 출력하고, 게이트 제어 신호(GCS)는 전술한 바와 같이 게이트 드라이버(200, 도 1에 도시됨)을 제어할 수 있다. 본 발명의 일 예로, 클럭 생성부(212)는 PLL(Phase-Locked Loop) 회로를 포함할 수 있다.

도 2 내지 도 5를 참조하면, 주파수 변경 출력부(203)는 타이밍 변경부(201)로부터 규격 및 블랭크 시간이 축소된 제1 출력 신호(OPS')를 수신할 수 있다. 주파수 변경 출력부(203)는 제1 출력 신호(OPS')의 프레임 주파수(frame frequency)를 변경할 수 있다. 본 발명의 일 예로, 주파수 변경 출력부(203)는 제1 출력 신호(OPS')의 주파수를 60Hz에서 50Hz로 변경할 수 있다.

도 5에는 제2 타이밍도(T2) 및 제3 타이밍도(T3)가 도시되어 있다. 제2 타이밍도(T2)는 전술하였는 바, 이하 제3 타이밍도(T3)에 대해서 설명하도록 한다.

제3 타이밍도(T3)는 프레임 주파수 50Hz로 감소된 제1 출력 신호(OPS)가 표시 패널(400)을 구동시키는 경우에 픽셀 라인들(G1''~G2160'') 각각의 게이트 온 구간(P3)을 나타내고 있다.

도 5에서는 패널 픽셀 규격(PPSD)의 열의 개수는 3840개이고, 행의 개수는 2160개 인 것을 전제로 설명하지만 이에 한정되는 것은 아니다.

제1 변환 액티브 구간은 제1 액티브 구간을 포함할 수 있다. 제3 타이밍도(T3)에서 제2 타이밍도(T2)와 마찬가지로 타이밍 변경부(201)에 의해서 수직 블랭크 시간이 제거되었고, 나아가 주파수 변경 출력부(203)에 의해서 프레임 주파수가 감소되어(예를 들면 50Hz로 감소) 제2 타이밍도(T2)의 경우보다 제3 타이밍도(T3)의 액티브 구간(즉, 제1 변환 액티브 구간)은 더 늘어날 수 있다.

따라서, 제3 타이밍도(T3)의 각각의 픽셀 라인들(G1''~G2160'')에 도시된 게이트 온 구간인 제3 구간(P3)의 길이는 제2 타이밍도(T2)의 각각의 픽셀 라인들(G1~G2160)에 도시된 게이트 온 구간인 제2 구간(P2)의 길이보다 클 수 있다.

도 6은 타이밍 변경부(201) 및 주파수 변경 출력부(203)에 의한 효과를 표로 도시하고 있다.

도 6의 표는 FHD 제품에 대한 설명하고 있지만 FHD 제품에 한정되지 않으며 다양한 제품에 적용될 수 있음은 물론이다. 프레임 주파수가 60Hz인 경우에 A 제품은 타이밍 변경부(201)에 의해서 규격과 블랭크 시간이 축소되지 않았고, 이 경우 충전 시간은 4.82us가 될 수 있다. 반면 프레임 주파수가 60Hz인 경우에 B 제품은 타이밍 변경부(201)에 의해서 규격과 블랭크 시간이 축소되어 충전 시간이 5.14us가 되는 것을 확인할 수 있다. 즉 충전율이 6.6% 증가된 것을 확인할 수 있다.

또한 주파수 변경 출력부(203)에 의해서 프레임 주파수를 50Hz로 감소시킨 B제품의 경우 충전율이 5.14us에서 6.17us로 증가되는 것을 확인할 수 있다.

결론적으로 제1 영상 신호(IPS)가 타이밍 변경부(201)에 의해서 제1 출력 신호(OPS')로 변환되면서, 규격이 축소되고, 블랭크 시간이 줄어듬에 따라 픽셀 라인들 각각의 게이트 온 구간이 늘어나게 되어 표시 패널의 충전율이 향상될 수 있다. 나아가 주파수 변경 출력부(203)에 의해서 프레임 주파수가 감소됨에 따라, 픽셀 라인들 각각의 게이트 온 구간이 더 늘어나게 되어 표시 패널의 충전율은 더 향상될 수 있다.

도 7은 본 발명의 다른 일 실시예에 따른 제어부(100')의 블록도이다.

본 도면에서는 영상 신호는 제1 영상 신호(IPS1) 및 제2 영상 신호(IPS2)를 포함할 수 있고, 제1 영상 신호(IPS1)는 하나의 프레임(이하 제1 프레임으로 지칭)의 제1 액티브 구간에 대응하는 것으로 전제하여 설명하도록 하고, 제2 영상 신호(IPS2)는 제1 프레임에 후속하는 프레임(이하 제2 프레임)의 제2 액티브 구간에 대응하는 것으로 전제하여 설명하도록 한다.

또한, 출력 신호는 제1 출력 신호(OPS1) 및 제2 출력 신호(OPS2)를 포함할 수 있고, 제1 출력 신호(OPS1)는 제1 프레임의 제1 변환 액티브 구간에 대응하는 것을 전제하여 설명하도록 하고, 제2 출력 신호(OPS2)는 제2 프레임의 제2 변환 액티브 구간에 대응하는 것을 전제하여 설명하도록 한다.

도 7에서는 두 개의 프레임에 대응하는 영상 신호 및 출력 신호 만을 설명하였지만, 이에 한정되지 않으며, 본 발명은 3개 이상의 프레임에 대응하는 영상 신호 및 출력 신호에도 적용될 수 있음은 물론이다.

도 7을 참조하면, 타이밍 변경부(201)는 제1 영상 신호(IPS1) 및 제2 영상 신호(IPS2)를 수신할 수 있다. 타이밍 변경부(201)는 제1 영상 신호 픽셀 규격(RD, 도 3에 도시됨)을 패널 픽셀 규격(PPSD, 도 3에 도시됨)으로 변환하고 제2 영상 신호(IPS2)에 대응하는 제2 영상 신호 픽셀 규격(미도시)을 패널 픽셀 규격(PPSD)으로 변환하고 각각의 블랭크 시간을 축소시켜 제1 출력 신호(OPS1') 및 제2 출력 신호(OPS2')를 생성할 수 있다.

클럭 주파수 변경부(202)는 제1 출력 신호(OPS1') 및 제2 출력 신호(OPS2')를 수신하고, 제1 출력 신호(OPS1') 및 제2 출력 신호(OPS2')를 근거로 하여, 게이트 제어 신호(GCS)를 출력할 수 있다.

도 2와 비교하여, 도 7의 제어부(100')는 주파수 제어부(501)를 더 포함할 수 있다.

주파수 제어부(501)는 도 2에서 설명한 주파수 변경 출력부(203) 및 비교부(511)를 포함할 수 있다.

비교부(511)는 제1 출력 신호(OPS1') 및 제2 출력 신호(OPS2')를 수신할 수 있다. 비교부(511)는 제1 출력 신호(OPS1')와 제2 출력 신호(OPS2')가 동일한 지 여부를 판단할 수 있다. 비교부(511)는 제1 출력 신호(OPS1')와 제2 출력 신호(OPS2')가 동일한 경우에는 정지 영상으로 판단할 수 있고, 제1 출력 신호(OPS1')와 제2 출력 신호(OPS2')가 상이한 경우에는 동영상올 판단할 수 있다.

주파수 변경 출력부(203)는 제1 출력 신호(OPS1')와 제2 출력 신호(OPS2')가 정지 영상으로 판단된 경우에는 각각 프레임 주파수를 감소시킨 제1 출력 신호(OPS1)와 제2 출력 신호(OPS2)를 출력할 수 있다.

주파수 변경 출력부(203)는 제1 출력 신호(OPS1')와 제2 출력 신호(OPS2')가 동영상으로 판단된 경우에는 프레임 주파수를 감소시키지 않고, 수신된 제1 출력 신호(OPS1')와 제2 출력 신호(OPS2')를 그대로 출력할 수 있다. 동영상인 경우에 프레임 주파수를 감소시키게 되면 화면 끌림 현상이 발생되어 화질 저하의 문제점이 발생할 수 있기 때문이다.

나머지 구성들에 대한 내용은 도 2 내지 도 6에서 설명하였는 바 생략하도록 한다.

도 8은 본 발명의 일 실시예 따른 표시 장치의 구동 방법을 설명하기 위한 도면이다.

도 7 및 도 8을 참조하면 주파수 변경 출력부(203)는 프레임 주파수를 제1 프레임 주파수만큼 감소시킨 제1 출력 신호를 출력할 수 있고, 프레임 주파수를 제2 프레임 주파수만큼 감소시킨 제2 출력 신호를 출력할 수 있다. 본 발명의 일 예에서 제1 프레임 주파수는 1Hz일 수 있고, 제2 프레임 주파수는 2Hz일 수 있다.

결론적으로 비교부(511)가 제1 출력 신호(OPS1')와 제2 출력 신호(OPS2') 각각이 정지 영상으로 판단하는 경우에 주파수 변경 출력부(203)는 각각의 프레임 주파수를 시간에 따라 서서히 감소시킬 수 있다. 도 8에서는 두 개의 프레임마다 주파수를 1Hz씩 감소시키는 영상 화면을 도시하고 있지만, 이에 한정되지 않으며 다양한 방법을 통해서 주파수 변경 출력부(203)는 출력 신호의 프레임 주파수를 서서히 감소시킬 수 있다.

이처럼 주파수 변경 출력부(203)가 출력 신호의 프레임 주파수를 서서히 감소시킴으로써, 표시 패널(400, 도 1에 도시됨)의 충전율을 향상시키기 위해 급격하게 출력 신호의 프레임 주파수를 감소시킴에 따라 발생되는 플리커(flicker) 현상을 감소시킬 수 있다.

도 9는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 설명하기 위한 순서도이다.

본 도면에서 영상 신호(이하 제1 영상 신호(IPS)로 지시함)는 하나의 프레임(이하 제1 프레임으로 지시함)의 제1 액티브 구간(미도시)에 대응하는 것으로 전제하여 설명하도록 하고, 출력 신호(이하 제1 출력 신호(OPS)로 지시함)는 제1 프레임의 제1 변환 액티브 구간(미도시)에 대응하는 것을 전제하여 설명하도록 한다.

도 2 및 도 9를 참조하면 타이밍 변경부(201)는 제1 영상 신호(IPS)를 수신할 수 있다.(S1) 타이밍 변경부(201)는 전술한 바와 같이 제1 영상 신호(IPS)의 규격 및 블랭크 시간을 축소시켜 제1 출력 신호(OPS')를 생성할 수 있다.(S2)

그리고 주파수 변경 출력부(203)는 제1 출력 신호(OPS')를 수신할 수 있다. 주파수 변경 출력부(203)는 프레임 주파수 감소시킨(S3) 제1 출력 신호(OPS)를 데이터 드라이버(300, 도 1에 도시됨)에 출력할 수 있다.(S4)

데이터 드라이버(300)는 제1 출력 신호(OPS)를 데이터 전압으로 변환하여 표시 패널(400, 도 1에 도시됨)에 출력함으로써, 표시 패널(400)을 구동시킬 수 있다.(S5)

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 제어부 213: 블랭크 시간 감축부 201: 타이밍 변경부 214: 규격 변환부
203: 주파수 변경 출력부 511: 비교부

Claims

매트릭스 형태로 배열되는 복수의 픽셀들을 포함하는 표시 패널; 및
제1 프레임의 제1 액티브 구간에 대응하는 제1 영상 신호를 수신하고, 상기 제1 영상 신호를 근거로 상기 표시 패널을 구동시키고, 상기 제1 프레임의 제1 변환 액티브 구간에 대응하는 제1 출력 신호를 출력하는 제어부를 포함하고,
상기 제어부는 상기 제1 영상 신호를 수신하고, 상기 제1 영상 신호에 대응되는 제1 영상 신호 픽셀 규격을 상기 복수의 픽셀들에 대응되는 패널 픽셀 규격으로 변환하여 상기 제1 출력 신호를 생성하는 타이밍 변경부; 및
상기 타이밍 변경부로부터 상기 제1 출력 신호를 수신하고, 상기 제1 영상 신호에 근거하여 프레임 주파수를 감소시킨 상기 제1 출력 신호를 출력하는 주파수 변경부를 포함하고,
상기 제1 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제1 변환 액티브 구간의 길이는 상기 제1 액티브 구간의 길이보다 큰 표시 장치.
제1 항에 있어서,
상기 제1 영상 신호 픽셀 규격의 열의 개수는 상기 패널 픽셀 규격의 열의 개수보다 크고, 상기 제1 변환 액티브 구간은 상기 제1 액티브 구간을 포함하는 표시 장치.
제1 항에 있어서,
상기 제어부는 상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호를 근거로 상기 표시 패널을 구동시키고, 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 더 출력하고,
상기 타이밍 변경부는 상기 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 출력 신호를 더 생성하고,
상기 주파수 변경부는 상기 타이밍 변경부로부터 상기 제1 출력 신호 및 상기 제2 출력 신호를 수신하고, 상기 제1 출력 신호와 상기 제2 출력 신호가 동일한 경우에 프레임 주파수를 감소시킨 상기 제1 출력 신호 및 상기 제2 출력 신호를 출력하고, 상기 제1 출력 신호와 상기 제2 출력 신호가 상이한 경우에 프레임 주파수를 유지시킨 상기 제1 출력 신호 및 상기 제2 출력 신호를 출력하는 표시 장치.
제3 항에 있어서,
상기 제2 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제2 변환 액티브 구간의 길이는 상기 제2 액티브 구간의 길이보다 큰 표시 장치.
제1 항에 있어서,
상기 제어부는 상기 제1 출력 신호를 근거로, 상기 제어부의 내부 클럭 신호의 주파수를 변경시키는 클럭 주파수 변경부를 더 포함하는 표시 장치.
제5 항에 있어서,
상기 클럭 주파수 변경부는 PLL(Phase-Locked Loop) 회로를 포함하는 표시 장치.
제1 항에 있어서,
상기 제어부는 상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호를 근거로 상기 표시 패널을 구동시키고, 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 더 출력하고,
상기 타이밍 변경부는 상기 제2 영상 신호를 더 수신하고, 상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 출력 신호를 더 생성하고,
상기 주파수 변경부는 상기 타이밍 변경부로부터 상기 제1 출력 신호 및 상기 제2 출력 신호를 수신하고, 프레임 주파수를 제1 프레임 주파수만큼 감소시킨 상기 제1 출력 신호 및 프레임 주파수를 상기 제1 프레임 주파수보다 큰 제2 프레임 주파수만큼 감소시킨 상기 제2 출력 신호를 생성하는 표시 장치.
제7 항에 있어서,
상기 제1 프레임 주파수는 1[HZ]이고 상기 제2 프레임 주파수는 2[HZ]인 표시 장치.
제1 항에 있어서,
상기 제1 영상 신호의 수직 블랭크 구간의 길이는 상기 제1 출력 신호의 수직 블랭크 구간의 길이보다 큰 표시 장치.
제1 프레임의 제1 액티브 구간에 대응하는 제1 영상 신호를 수신하는 단계;
상기 제1 영상 신호에 대응되는 제1 영상 신호 픽셀 규격을 상기 복수의 픽셀들로 대응되는 패널 픽셀 규격으로 변환하여 상기 제1 프레임의 제1 변환 액티브 구간에 대응하는 제1 출력 신호를 생성하는 단계;
상기 제1 출력 신호를 수신하는 단계;
상기 제1 영상 신호에 근거하여 프레임 주파수를 감소시킨 상기 제1 출력 신호를 출력하는 단계; 및
상기 제1 출력 신호를 통해 표시 패널을 구동시키는 단계를 포함하고,
상기 제1 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제1 변환 액티브 구간의 길이는 상기 제1 액티브 구간의 길이보다 큰 표시 장치의 구동 방법.
제10 항에 있어서,
상기 제1 영상 신호 픽셀 규격의 열의 개수는 상기 패널 픽셀 규격의 열의 개수보다 크고, 상기 변환 액티브 구간은 상기 제1 액티브 구간을 포함하는 표시 장치의 구동 방법.
제10 항에 있어서,
상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 수신하는 단계;
상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 생성하는 단계;
상기 제2 출력 신호를 수신하는 단계;
상기 제2 출력 신호를 출력하는 단계; 및
상기 제2 출력 신호를 통해 상기 표시 패널을 구동시키는 단계를 더 포함하고,
상기 제2 출력 신호를 출력하는 단계에서 상기 제1 출력 신호와 상기 제2 출력 신호가 동일한 경우에 프레임 주파수를 감소시킨 상기 제2 출력 신호를 출력하고, 상기 제1 영상 신호와 상기 제2 영상 신호가 상이한 경우에 프레임 주파수를 유지시킨 상기 제2 출력 신호를 출력하는 표시 장치의 구동 방법.
제12 항에 있어서,
상기 제2 영상 신호 픽셀 규격의 행의 개수는 상기 패널 픽셀 규격의 행의 개수보다 크고, 상기 제2 변환 액티브 구간의 길이는 상기 제2 액티브 구간의 길이보다 큰 표시 장치의 구동 방법.
제10 항에 있어서,
상기 제1 출력 신호를 근거로 내부 클럭 신호의 주파수를 변경하는 단계를 더 포함하는 표시 장치의 구동 방법.
제14 항에 있어서,
상기 내부 클럭 신호의 주파수를 변경하는 단계에서 PLL(Phase-Locked Loop) 회로가 이용되는 표시 장치의 구동 방법.
제10 항에 있어서,
상기 제1 프레임에 후속하는 제2 프레임의 제2 액티브 구간에 대응하는 제2 영상 신호를 수신하는 단계;
상기 제2 영상 신호에 대응되는 제2 영상 신호 픽셀 규격을 상기 패널 픽셀 규격으로 변환하여 상기 제2 프레임의 제2 변환 액티브 구간에 대응하는 제2 출력 신호를 생성하는 단계;
상기 제2 출력 신호를 수신하는 단계;
상기 제2 출력 신호를 출력하는 단계; 및
상기 제2 출력 신호를 통해 상기 표시 패널을 구동시키는 단계를 더 포함하고,
상기 제1 출력 신호를 출력하는 단계에서, 프레임 주파수를 제1 프레임 주파수만큼 감소시켜 상기 제1 출력 신호를 출력하고,
상기 제2 출력 신호를 출력하는 단계에서, 프레임 주파수를 상기 제1 프레임 주파수보다 큰 제2 프레임 주파수만큼 감소시킨 상기 제2 출력 신호를 출력하는 표시 장치의 구동 방법.
제16 항에 있어서,
상기 제1 프레임 주파수는 1[HZ]이고 상기 제2 프레임 주파수는 2[HZ]인 표시 장치의 구동 방법.
제10 항에 있어서,
상기 제1 영상 신호의 수직 블랭크 구간의 길이는 상기 제1 출력 신호의 수직 블랭크 구간의 길이보다 큰 표시 장치의 구동 방법.