KR102156783B1 - 표시장치와 이의 구동방법 - Google Patents

표시장치와 이의 구동방법 Download PDF

Info

Publication number
KR102156783B1
KR102156783B1 KR1020140096834A KR20140096834A KR102156783B1 KR 102156783 B1 KR102156783 B1 KR 102156783B1 KR 1020140096834 A KR1020140096834 A KR 1020140096834A KR 20140096834 A KR20140096834 A KR 20140096834A KR 102156783 B1 KR102156783 B1 KR 102156783B1
Authority
KR
South Korea
Prior art keywords
psr
driving
signal
frequency
gate
Prior art date
Application number
KR1020140096834A
Other languages
English (en)
Other versions
KR20150069994A (ko
Inventor
오대석
윤상순
박용화
신승환
정문수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140096834A priority Critical patent/KR102156783B1/ko
Publication of KR20150069994A publication Critical patent/KR20150069994A/ko
Priority to US14/750,987 priority patent/US9767747B2/en
Priority to CN201510456035.0A priority patent/CN105321486B/zh
Application granted granted Critical
Publication of KR102156783B1 publication Critical patent/KR102156783B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 인터페이스를 통해 시스템 보드부와 회로 보드부 간의 신호 전송이 이루어지고, 소비전력의 절감을 위한 패널 셀프 리프레시(Panel Self-Refresh; 이하 PSR로 약기 함) 구동을 하는 표시장치에 있어서, 상기 회로 보드부는 상기 시스템 보드부로부터 PSR 온신호가 공급되면 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 주파수보다 빠른 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하는 PSR 제어부를 포함하는 표시장치를 제공한다.

Description

표시장치와 이의 구동방법{Display Device and Driving Method of the same}
본 발명은 표시장치와 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 표시장치 중 일부 예컨대, 액정표시장치나 유기전계발광표시장치에는 매트릭스 형태로 배치된 복수의 서브 픽셀을 포함하는 표시 패널과 표시 패널을 구동하는 구동부가 포함된다. 구동부에는 표시 패널에 게이트신호(또는 스캔신호)를 공급하는 게이트 구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
액정표시장치나 유기전계발광표시장치와 같은 표시장치는 매트릭스 형태로 배치된 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀로부터 빛이 출사 됨으로써 영상을 표시할 수 있게 된다.
액정표시장치나 유기전계발광표시장치와 같은 표시장치는 정지영상에 대한 데이터신호가 공급되면 소비전력을 저감하기 위해 패널 셀프 리프레시(Panel Self-Refresh; 이하 PSR로 약기 함) 구동을 한다.
PSR은 표시장치의 시스템 전력 절감 성능을 향상시키고 휴대용 어플리케이션 환경에서 배터리 수명을 늘리기 위해 제안된 기술이다. PSR 기술은 표시장치의 내부에 탑재되어 있는 메모리를 활용하여 전력 소모를 최소화하면서도 화면을 그대로 표시할 수 있어, 휴대용 어플리케이션 환경에서 배터리 사용 시간을 크게 늘릴 수 있다.
PSR 기술은 정지영상에 대한 데이터신호가 공급되면 플리커(Flicker) 현상이 발생하지 않는 최저 주파수인 48Hz까지 구동하게 할 수 있다. 하지만, 종래에 제안된 PSR 기술은 PSR Off (LCM 60Hz 구동)에서 PSR On (LCM 48Hz 구동)으로 전환되는 시점에서 데이터전압의 충전시간(Charging Time) 증가로 인한 휘도 변화가 인지되는 문제가 발생하고 있어 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 PSR 구동시 표시 패널에서 휘도 변화가 인지되는 문제를 개선 또는 제거하여 표시품질을 향상시키고 데이터 구동부를 일시 정지하여 소비전력을 절감할 수 있는 표시장치와 이의 구동방법을 제공하는 것이다. 또한, 본 발명은 PSR 구동시 구동 주파수가 변환되는 과도기 시점에서 발생하는 플리커를 개선할 수 있는 표시장치와 이의 구동방법을 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 인터페이스를 통해 시스템 보드부와 회로 보드부 간의 신호 전송이 이루어지고, 소비전력의 절감을 위한 패널 셀프 리프레시(Panel Self-Refresh; 이하 PSR로 약기 함) 구동을 하는 표시장치에 있어서, 상기 회로 보드부는 상기 시스템 보드부로부터 PSR 온신호가 공급되면 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 주파수보다 빠른 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하는 PSR 제어부를 포함하는 표시장치를 제공한다.
상기 PSR 제어부는 상기 시스템 보드부로부터 상기 PSR 온신호가 공급되면 상기 데이터 구동부를 일정 시간 동안 정지시킬 수 있다.
상기 PSR 제어부는 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 제어부의 내부에 포함되고, 상기 PSR 제어부는 상기 타이밍 제어부에 의해 생성된 내부 데이터 인에이블 신호의 시작 시점에 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 시작 시점을 대응시키고, 상기 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 펄스폭을 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 펄스폭보다 좁힐 수 있다.
상기 PSR 제어부는 상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 상기 기준 주파수보다 빠른 주파수로 변경하게 됨에 따라 1 프레임 시간에서 남는 시간을 블랭크 구간으로 처리하고, 상기 블랭크 구간 동안 상기 데이터 구동부를 정지시킬 수 있다.
상기 데이터 구동부는 버티칼 블랭크 구간과 상기 블랭크 구간을 합한 시간만큼 구동을 멈출 수 있다.
상기 PSR 제어부는 상기 시스템 보드부로부터 공급된 PSR 신호에 대응하여 선택신호를 출력하는 주파수 제어부와, PSR 오프 구동에 대응하여 상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 제어하기 위한 제1제어신호를 생성하는 제1제어신호 생성부와, PSR 온 구동에 대응하여 상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 제어하기 위한 제2제어신호를 생성하는 제2제어신호 생성부와, 상기 선택신호에 대응하여 상기 제1제어신호와 상기 제2제어신호 중 하나를 선택적으로 출력하는 제1먹스를 포함할 수 있다.
상기 제2제어신호 생성부는 타이밍 제어부에 의해 생성된 내부 데이터 인에이블 신호의 시작 시점에 상기 제2제어신호에 포함된 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 시작 시점을 대응시키고, 상기 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 펄스폭을 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 펄스폭보다 좁힐 수 있다.
상기 PSR 제어부는 상기 PSR 오프 구동에 대응하여 상기 데이터 구동부를 활성화하기 위한 제1논리신호를 생성하는 로우신호 생성부와, 상기 PSR 온 구동에 대응하여 상기 데이터 구동부를 비활성화하기 위한 제2논리신호를 생성하는 하이신호 생성부와, 상기 선택신호에 대응하여 상기 제1논리신호와 상기 제2논리신호 중 하나를 선택적으로 출력하는 제2먹스를 포함할 수 있다.
다른 측면에서 본 발명은 인터페이스를 통해 시스템 보드부와 회로 보드부 간의 신호 전송이 이루어지고, 소비전력의 절감을 위한 패널 셀프 리프레시(Panel Self-Refresh; 이하 PSR로 약기 함) 구동을 하는 표시장치의 구동방법에 있어서, 상기 시스템 보드부로부터 PSR 온신호가 공급되면 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 주파수보다 빠른 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하는 단계; 상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 상기 기준 주파수보다 빠른 주파수로 변경하게 됨에 따라 1 프레임 시간에서 남는 시간을 블랭크 구간으로 처리하는 단계; 및 버티칼 블랭크 구간과 상기 블랭크 구간을 합한 시간만큼 상기 데이터 구동부를 일시 정지시키는 단계를 포함하는 표시장치의 구동방법을 제공한다.
상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 변경하는 단계는 타이밍 제어부에 의해 생성된 내부 데이터 인에이블 신호의 시작 시점에 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 시작 시점을 대응시키고, 상기 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 펄스폭을 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 펄스폭보다 좁힐 수 있다.
다른 측면에서 본 발명은 인터페이스를 통해 시스템 보드부와 회로 보드부 간의 신호 전송이 이루어지고, 소비전력의 절감을 위한 패널 셀프 리프레시 구동을 하는 표시장치에 있어서, 상기 회로 보드부는 상기 시스템 보드부로부터 PSR 온신호가 공급되면 iHz(i는 1 이상 정수)의 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하고, kHz(k는 60 이상 정수)의 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하되, 상기 iHz의 주파수와 상기 kHz의 주파수 사이에 위치하는 과도기 시점에 jHz(j는 i보다 크고 k보다 작은 정수)의 보상 주파수를 삽입하는 PSR 제어부를 포함하는 표시장치를 제공한다.
상기 PSR 제어부는 상기 iHz의 주파수와 상기 kHz의 주파수 사이에 위치하는 과도기 시점에 점진적인 형태로 변환되는 복수의 보상 주파수를 삽입할 수 있다.
본 발명은 PSR 구동시 시스템 보드부에 의해 설정된 주파수보다 빠른 주파수로 표시 패널을 구동하여 휘도 변화가 인지되는 문제를 개선 또는 제거하고 표시품질을 향상시킬 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다. 또한, 본 발명은 PSR 구동시 시스템 보드부에 설정된 주파수보다 빠른 주파수로 게이트 구동부와 데이터 구동부를 동작시킨 이후 남는 시간 동안 데이터 구동부를 일시 정지하여 소비전력을 절감할 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다. 또한, 본 발명은 PSR 구동시 구동 주파수가 변환되는 과도기 시점에서 발생하는 플리커를 개선할 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 표시장치의 일부를 개략적으로 나타낸 도면.
도 2는 도 1에 도시된 서브 픽셀의 개략적인 회로 구성도.
도 3은 본 발명의 제1실시예에 따른 표시장치의 일부를 장치별로 구분하여 나타낸 도면.
도 4는 비교예에 따른 PSR 구동의 문제점을 설명하기 위한 파형도.
도 5는 본 발명의 제1실시예에 따른 PSR 구동 방식을 설명하기 위한 흐름도.
도 6은 본 발명의 제1실시예를 구현하기 위한 PSR 제어부의 블록도.
도 7은 타이밍 제어부의 내부 데이터 인에이블 신호의 생성과 관련된 설명을 위한 파형도.
도 8은 본 발명의 제1실시예에 따른 PSR On 구동시 제어신호들의 변화를 나타낸 파형도.
도 9는 본 발명의 제1실시예에 따른 PSR On 구동시 게이트 출력 인에이블신호의 변화를 설명하기 위한 파형도.
도 10은 본 발명의 제1실시예에 따른 PSR On 구동의 주파수 변화와 관련된 부분을 설명하기 위한 파형도.
도 11은 실험예에 따른 PSR 구동시 인터레이스 방식과 프로그레시브 방식의 혼재에 따른 문제를 설명하기 위한 도면.
도 12는 실험예에 따른 프로그레시브 방식과 인터레이스 방식의 충전 및 홀딩 시간에 대해 설명하기 위한 도면.
도 13은 실험예에 따른 필드의 구성 예를 설명하기 위한 도면.
도 14는 실험예에 따른 PSR 구동시 주파수 전환으로 인한 전압 변동의 차이를 설명하기 위한 도면.
도 15는 본 발명의 제2실시예에 따른 PSR 구동 방식을 설명하기 위한 주파수 변경 흐름도.
도 16은 본 발명의 제2실시예를 구현하기 위한 PSR 제어부의 블록도.
도 17은 도 16에 도시된 PSR 제어부의 이부를 나타낸 도면.
도 18은 도 16에 도시된 주파수 제어부를 나타낸 도면.
도 19는 본 발명의 제2실시예가 적용된 사례를 확인할 수 있는 극성 신호를 부여주는 파형도.
도 20은 본 발명의 제2실시예가 적용된 표시장치를 측정한 광학 측정 파형도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
<제1실시예>
도 1은 본 발명의 제1실시예에 따른 표시장치의 일부를 개략적으로 나타낸 도면이고, 도 2는 도 1에 도시된 서브 픽셀의 개략적인 회로 구성도이며, 도 3은 본 발명의 제1실시예에 따른 표시장치의 일부를 장치별로 구분하여 나타낸 도면이고, 도 4는 비교예에 따른 PSR 구동의 문제점을 설명하기 위한 파형도이다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명의 제1실시예에 따른 표시장치에는 시스템 보드부(SBD), 회로 보드부(CBD) 및 표시 모듈부(DBD)가 포함된다.
시스템 보드부(SBD)에는 영상 처리부(110), 프레임 메모리부(115), 프레임 메모리 제어부(117) 및 eDP 송신부(119)가 포함된다.
영상 처리부(110)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE) 및 클록신호(CLK) 등을 생성한다. 영상 처리부(110)는 프레임 메모리부(115)로부터 공급된 데이터신호(DDATA)와 더불어 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE) 및 클록신호(CLK) 등을 출력한다.
프레임 메모리부(115)는 외부로부터 공급된 데이터신호(DDATA)를 프레임 단위로 저장하고 저장된 데이터신호(DDATA)를 프레임 단위로 영상 처리부(110)에 공급한다.
프레임 메모리 제어부(117)는 프레임 메모리부(115)를 제어한다. 프레임 메모리 제어부(117)는 영상 처리부(110)와 연동하여 프레임 메모리부(115)에 저장된 데이터신호(DDATA)를 영상 처리부(110)에 공급한다.
eDP 송신부(119)는 임베디드 표시장치 포트(embedded Display Port)로서, VESA(Video Electronics Standards Association: 비디오 전자공학 표준위원회)에 의해 정해진 표시장치 포트(Display Port ;DP) 인터페이스에 대응되는 인터페이스(IF)이다. eDP 송신부(119)는 시스템 보드부(SBD)로부터 생성되는 각종 신호등을 회로 보드부(CBD)로 전달하는 역할을 한다.
회로 보드부(CBD)에는 eDP 수신부(139), 리모트 프레임 메모리부(120) 및 타이밍 제어부(130)가 포함된다.
eDP 수신부(139)는 eDP 송신부(119)와 같은 임베디드 표시장치 포트로 구성된 인터페이스(IF)이다. eDP 수신부(139)는 eDP 송신부(119)로부터 송신된 각종 신호등을 수신하고 수신된 각종 신호등을 회로 보드부(CBD)에 전달하는 역할을 한다.
리모트 프레임 메모리부(120)는 프레임 메모리부와 프레임 메모리부를 제어하는 제어부가 통합된 장치이다. 리모트 프레임 메모리부(120)는 시스템 보드부(SBD)로부터 전송된 데이터신호(DDATA)를 일시 저장하고, 저장된 데이터신호(DDATA)를 타이밍 제어부(130)에 공급한다.
타이밍 제어부(130)는 eDP 수신부(139)로부터 수신된 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 클럭신호(CLK), d데이터신호(DDATA)를 공급받는다. 타이밍 제어부(110)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터 구동부(150)와 게이트 구동부(140)의 동작 타이밍을 제어한다.
타이밍 제어부(110)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍 제어부(110)에서 생성되는 제어신호들에는 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(150)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함된다.
게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스(Gate Start Pulse), 게이트 쉬프트 클럭(Gate Shift Clock), 게이트 출력 인에이블신호(Gate Output Enable) 등이 포함된다. 데이터 타이밍 제어신호(DDC)에는 소스 샘플링 클럭(Source Sampling Clock), 극성제어신호(Polarity), 소스 출력 인에이블신호(Source Output Enable) 등이 포함된다.
표시 모듈부(DBD)에는 표시 패널(160), 데이터 구동부(150) 및 게이트 구동부(140)가 포함된다.
데이터 구동부(150)는 타이밍 제어부(110)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(110)로부터 공급되는 디지털 형태의 데이터신호(DDATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터 구동부(150)는 디지털 형태의 데이터신호(DDATA)를 감마전압 생성부로부터 출력된 감마계조전압에 대응하여 아날로그 형태의 데이터신호(ADATA)로 변환한다. 데이터 구동부(150)는 데이터라인들(DL1 ~ DLn)을 통해 변환된 데이터신호(ADATA)를 표시 패널(160)에 포함된 서브 픽셀들(SP)에 공급한다.
게이트 구동부(140)는 타이밍 제어부(110)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 표시 패널(160)에 포함된 서브 픽셀들(SP)의 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 게이트신호(게이트 하이전압)를 순차적으로 생성한다. 게이트 구동부(140)는 게이트라인들(SL1 ~ SLm)을 통해 생성된 게이트신호를 표시 패널(160)에 포함된 서브 픽셀들(SP)에 공급한다.
표시 패널(160)은 게이트 구동부(140)로부터 출력된 게이트신호와 데이터 구동부(150)로부터 출력된 데이터신호(ADATA)에 대응하여 영상을 표시한다. 표시 패널(160)은 하부기판과 상부기판 사이에 위치하는 서브 픽셀들(SP)을 포함한다. 서브 픽셀들(SP)은 게이트신호와 데이터신호(ADATA)에 대응하여 동작한다.
하나의 서브 픽셀에는 게이트라인(GL1)과 데이터라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 데이터신호(ADATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 서브 픽셀들(SP)은 픽셀회로(PC)의 구성에 따라 액정소자를 포함하는 액정표시 패널로 구성되거나 유기발광소자를 포함하는 유기발광표시 패널로 구성된다.
표시 패널(160)이 액정표시 패널로 형성된 경우, 서브 픽셀들(SP)에는 스위칭 박막트랜지스터(SW), 스토리지 커패시터, 화소전극, 공통전극, 액정층, 컬러필터 및 블랙매트릭스 등이 각각 포함된다.
표시 패널(160)이 액정표시 패널로 형성된 경우, 서브 픽셀들(SP)은 게이트 구동부(140) 및 데이터 구동부(150)로부터 게이트신호 및 데이터신호가 공급되면 스위칭 박막트랜지스터(SW)의 구동으로 스토리지 커패시터에 데이터전압이 저장된다. 이후, 화소전극에는 데이터전압이 공급되고 공통전극에는 공통전압이 공급되며 이들 간에 형성된 전계에 의해 액정층은 틸트된다. 액정표시 패널은 위와 같은 과정에서, 백라이트유닛으로부터 제공된 광의 투과율이 액정층에 의해 제어됨으로써 영상을 표시하게 된다.
표시 패널(160)이 액정표시 패널로 구성된 경우, 이는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다.
표시 패널(160)이 유기전계발광표시 패널로 형성된 경우, 서브 픽셀들(SP)에는 스위칭 박막트랜지스터(SW), 구동 박막트랜지스터, 커패시터 및 유기발광다이오드 등이 각각 포함된다.
표시 패널(160)이 유기전계발광표시 패널로 형성된 경우, 서브 픽셀들(SP)은 게이트 구동부(140) 및 데이터 구동부(150)로부터 게이트신호 및 데이터신호가 공급되면 스위칭 박막트랜지스터(SW)의 구동으로 커패시터에 데이터전압이 저장된다. 이후, 구동 박막트랜지스터가 데이터전압에 의해 구동하면 유기발광다이오드의 애노드전극과 캐소드전극으로 구동전류가 흐르게 된다. 유기전계발광표시 패널은 위와 같은 과정에서, 유기발광다오드를 통해 흐르는 구동전류에 의해 광량이 제어됨으로써 영상을 표시하게 된다.
표시 패널(160)이 유기발광표시 패널로 구성된 경우, 이는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.
한편, eDP 송신부(119) 및 eDP 수신부(139)를 포함하는 표시장치는 eDP 규격에 따라 패널 셀프 리프레시(Panel Self-Refresh, 이하, PSR로 약기 함) 기술이 지원된다. PSR은 표시장치의 시스템 전력 절감 성능을 향상시키고 휴대용 어플리케이션 환경에서 배터리 수명을 늘리기 위해 제안된 기술이다.
PSR 기술은 표시장치의 내부에 탑재되어 있는 메모리를 활용하여 전력 소모를 최소화하면서도 화면을 그대로 표시할 수 있어, 휴대용 어플리케이션 환경에서 배터리 사용 시간을 크게 늘릴 수 있다. PSR 기술은 정지영상에 대한 데이터신호가 공급되면 플리커(Flicker) 현상이 발생하지 않는 최저 주파수인 48Hz까지 구동하게 할 수 있다.
하지만, 도 4에 도시된 바와 같이, 종래에 제안된 PSR 기술은 데이터전압의 충전시간(Charging Time) 증가로 인한 휘도 변화가 인지되는 문제가 발생하고 있다.
구체적으로, PSR On/Off 구동시 게이트신호(GATE signal)와 데이터신호(DATA signal)를 제어하는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)는 타이밍 제어부의 내부에서 생성된 내부 데이터 인에이블 신호(NDE)를 기준으로 변경된다.
그러므로, PSR Off (LCM 60Hz 구동)에서 PSR On (LCM 48Hz 구동)으로 전환되면 대략 25% 정도의 주파수 차이가 존재하게 되므로 주파수가 전환되는 시점에서 충전시간(Charging Time)이 증가하게 되므로 휘도 변화가 인지된다.
이에 따라, 본 발명의 제1실시예는 타이밍 제어부(130)의 내부에 PSR 제어부(131)를 구성하고, PSR 적용 시 표시 모듈부(DBD)에서 발생하고 있는 휘도 변화 인지 문제를 개선하는데, 이에 대한 설명을 구체화하면 다음과 같다.
도 5는 본 발명의 제1실시예에 따른 PSR 구동 방식을 설명하기 위한 흐름도이다.
도 1 내지 도 5에 도시된 바와 같이, 시스템 보드부(SBD)의 영상 처리부(110)에 데이터신호(DDATA)가 입력되면(S110), 시스템 보드부(SBD)의 영상 처리부(110)는 입력된 데이터신호(DDATA)가 정지영상인지 또는 동영상인지 여부를 판단한다(S120).
시스템 보드부(SBD)의 영상 처리부(110)는 입력된 데이터신호(DDATA)가 정지영상인지 또는 동영상인지 여부를 다양한 방법으로 판단할 수 있다. 예컨대, 시스템 보드부(SBD)의 영상 처리부(110)는 연속적으로 입력되는 데이터신호(DDATA)를 프레임 단위로 비교하고, 비교결과 이웃한 프레임들 간에 데이터신호(DDATA)의 변화량이 미리 정해진 임계값 미만이면 그때의 데이터신호(DDATA)를 정지영상으로 판단할 수 있다. 반면, 비교결과 이웃한 프레임들 간에 데이터신호(DDATA)의 변화량이 임계값 이상이면 그 데이터신호(DDATA)를 동영상으로 판단한다.
-PSR Off 구동-
한편, 입력된 데이터신호(DDATA)가 동영상에 해당하면(N), 시스템 보드부(SBD)의 eDP 송신부(119)는 PSR 오프신호(PSR Off)를 송신하게 된다. 이에 따라, PSR 구동은 비활성화된다. PSR 구동이 비활성화되면, 시스템 보드부(SBD)의 영상처리부(110)는 프레임 메모리부(115)를 통해 데이터신호(DDATA)를 불러들인 후 eDP 송신부(119)를 통해 전송한다(S130).
그러면, 회로 보드부(CBD)의 eDP 수신부(139)는 eDP 송신부(119)를 통해 전송된 데이터신호(DDATA)를 수신하고(S140), 타이밍 제어부(130)에 수신된 데이터신호(DDATA)를 전달한다(S150).
회로 보드부(CBD)의 타이밍 제어부(130)는 수신된 데이터신호(DDATA)를 데이터 구동부(150)에 공급한다. 그러면 데이터 구동부(150)는 타이밍 제어부(130)로부터 공급된 데이터신호(DDATA)를 감마계조전압에 대응하여 아날로그 형태의 데이터신호(ADATA)로 변환한 후 표시 패널(160)에 공급한다(S160).
-PSR On 구동-
한편, 입력된 데이터신호(DDATA)가 정지영상에 해당하면(Y), 시스템 보드부(SBD)의 eDP 송신부(119)는 PSR 온신호(PSR On)를 송신하게 된다. 이에 따라, PSR 구동은 활성화된다. PSR 구동이 활성화되면, 시스템 보드부(SBD)의 전원은 다운된다(S170). 이에 따라, 시스템 보드부(SBD)에 포함된 일부 장치는 구동을 정지하고 휴지 구간으로 전환된다.
시스템 보드부(SBD)의 영상처리부(110) 등이 휴지 구간으로 전환되면, 회로 보드부(CBS)의 타이밍 제어부(130)는 리모트 프레임 메모리부(120)로부터 이전에 수신된 데이터신호(DDATA)를 공급받는다(S180).
회로 보드부(CBD)의 타이밍 제어부(130)는 리모트 프레임 메모리부(120)로부터 공급된 데이터신호(DDATA)를 데이터 구동부(150)에 공급한다. 그러면 데이터 구동부(150)는 타이밍 제어부(130)로부터 공급된 데이터신호(DDATA)를 감마계조전압에 대응하여 아날로그 형태의 데이터신호(ADATA)로 변환한 후 표시 패널(160)에 공급한다(S190).
그리고 회로 보드부(CBD)의 타이밍 제어부(130)에 포함된 PSR 제어부(131)는 게이트 구동부(140) 및 데이터 구동부(150)의 구동 주파수를 변경함과 더불어 데이터 구동부(150)를 특정 구간에 한하여 일시 정지시킨다(S210).
위와 같은 흐름으로 PSR 구동을 하기 위해 PSR 제어부(131)는 다음과 같이 구성된다. 앞서 설명된 PSR 구동 방식은 하기에서 설명되는 PSR 제어부(131)의 구성 및 동작에 의해 구체화되므로 이하의 설명과 함께 해석된다.
도 6은 본 발명의 제1실시예를 구현하기 위한 PSR 제어부의 블록도이며, 도 7은 타이밍 제어부의 내부 데이터 인에이블 신호의 생성과 관련된 설명을 위한 파형도이고, 도 8은 본 발명의 제1실시예에 따른 PSR On 구동시 제어신호들의 변화를 나타낸 파형도이며, 도 9는 본 발명의 제1실시예에 따른 PSR On 구동시 게이트 출력 인에이블신호의 변화를 설명하기 위한 파형도이고, 도 10은 본 발명의 제1실시예에 따른 PSR On 구동의 주파수 변화와 관련된 부분을 설명하기 위한 파형도이다.
도 6 내지 도 10에 도시된 바와 같이, PSR 제어부(131)는 PSR 온/오프 구동과 관련하여 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하는 제어신호(D-IC Control Signal)와 데이터 구동부를 특정 구간에 한하여 일시 정지시키는 논리신호(LITEST)를 출력한다.
PSR 제어부(131)에는 주파수 제어부(132), 제1제어신호 생성부(133), 제2제어신호 생성부(134), 로우신호 생성부(135), 하이신호 생성부(136), 제1먹스(137) 및 제2먹스(138)가 포함된다.
주파수 제어부(132)는 PSR 신호(PSR)의 상태에 따라 타이밍 제어부로부터 출력되는 구동 주파수를 제어하는 선택신호를 출력한다. 주파수 제어부(132)는 PSR 오프신호(PSR Off)가 공급되면 PSR 오프 구동과 관련된 신호가 출력되도록 로직 로우(L)에 해당하는 선택신호를 출력한다. 반면, 주파수 제어부(132)는 PSR 온신호(PSR On)가 공급되면 PSR 온 구동과 관련된 신호가 출력되도록 로직 하이(H)에 해당하는 선택신호를 출력한다.
제1제어신호 생성부(133)는 PSR 오프 구동시 게이트 구동부 및 데이터 구동부의 구동 주파수를 제어하는 제1제어신호(D-IC Control Signal1)를 생성한다. 예컨대, 제1제어신호 생성부(133)는 게이트 구동부의 구동 주파수를 제어하기 위한 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 게이트 구동부의 구동 주파수를 제어하기 위한 소스 출력 인에이블신호(SOE)를 생성한다.
제1제어신호 생성부(133)로부터 출력된 제1제어신호(D-IC Control Signal1)는 표시 패널의 PSR 오프 구동(또는 노말 구동)을 위한 주파수로 생성된다. 예컨대, 표시 패널의 일반적인 구동 주파수가 kHz(k는 60 이상 정수이지만 이하 60Hz로 기재함)인 경우, 제1제어신호 생성부(133)는 제1제어신호(D-IC Control Signal)에 포함된 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)를 60Hz에 대응하여 생성한다.
제2제어신호 생성부(134)는 PSR 온 구동시 게이트 구동부 및 데이터 구동부의 구동 주파수를 제어하는 제2제어신호(D-IC Control Signal2)를 생성한다. 예컨대, 제2제어신호 생성부(134)는 게이트 구동부의 구동 주파수를 제어하기 위한 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 게이트 구동부의 구동 주파수를 제어하기 위한 소스 출력 인에이블신호(SOE)를 생성한다.
제2제어신호 생성부(134)로부터 출력된 제2제어신호(D-IC Control Signal2)는 표시 패널의 PSR 온 구동(또는 절전 구동)을 위한 주파수로 생성된다. 타이밍 제어부는 도 7과 같이 영상 처리부로부터 공급된 데이터 인에이블 신호(DE)를 1 수평시간(1H) 이상 지연(Delay)하여 내부 데이터 인에이블 신호(NDE)를 생성한다. 때문에, 타이밍 제어부에 포함된 PSR 제어부(131)의 제2제어신호 생성부(134)는 내부 데이터 인에이블 신호(NDE)를 기반으로 제2제어신호(D-IC Control Signal2)를 생성한다.
제2제어신호 생성부(134)는 도 8과 같이 내부 데이터 인에이블 신호(NDE)를 기반으로 제2제어신호(D-IC Control Signal2)를 변경하되, 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 주파수보다 빠른 iHz(iHz는 48Hz와 같거나 이보다 높은 주파수)의 주파수로 변경한다.
구체적으로, 제2제어신호 생성부(134)는 내부 데이터 인에이블 신호(NDE)의 시작 시점과 제2제어신호(D-IC Control Signal2)에 포함된 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)의 시작 시점을 대응시킨다. 그리고 제2제어신호(D-IC Control Signal2)에 포함된 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)의 펄스폭(Pulse Width)을 좁힌다.
예컨대, 도 9와 같이 종래에 제안된 PSR On 구동 방식은 시스템 보드부에 설정된 구동 주파수에 대응하여 48Hz로 구동해야 한다. 이 경우, 게이트 출력 인에이블신호(GOE)의 로직하이에 대한 시작 시점은 3.75㎲로 지연되고 이의 펄스폭(Pulse Width)은 1.25㎲로 늘어난다. 그러나, 시스템 보드부에 설정된 절전 구동 주파수에 대응하여 48Hz로 구동하면 도 4를 참조하여 설명한 바와 같이 충전시간(Charging Time) 증가로 인한 휘도 변화가 인지되는 문제가 발생한다.
반면, 본 발명의 제1실시예에 따른 PSR On 구동 방식은 시스템 보드부에 설정된 구동 주파수가 아닌 별도로 생성된 구동 주파수에 대응하여 iHz로 구동한다. 즉, 본 발명의 제1실시예에 따른 PSR On 구동 방식은 시스템 보드부에 설정된 구동 주파수를 따르지 않고 회로 보드부에 의해 새롭게 생성 또는 변경된 구동 주파수를 따르게 된다.
제2제어신호 생성부(134)는 앞서 설명한 바와 같이 내부 데이터 인에이블 신호(NDE)의 시작 시점과 제2제어신호(D-IC Control Signal2)에 포함된 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)의 시작 시점을 대응시킨다.
그리고 제2제어신호 생성부(134)는 제2제어신호(D-IC Control Signal2)에 포함된 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)가 48Hz보다 빠른 iHz의 주파수로 생성되도록 이들의 펄스폭(Pulse Width)을 좁힌다.
예컨대, 도 9와 같이 노말 구동(Normal) 구동이 60Hz라면 PSR On 구동시에도 60Hz와 동일 또는 유사한 조건으로 제2제어신호(D-IC Control Signal)의 구동 주파수를 변경한다. 그러면, 게이트 출력 인에이블신호(GOE)의 로직하이에 대한 시작 시점은 노말 구동(Normal)시의 게이트 출력 인에이블신호(GOE)의 로직하이와 동일하게 3㎲가 되고 이의 펄스폭(Pulse Width)은 1㎲가 된다. 즉, 제2제어신호 생성부(134)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)의 펄스폭을 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 펄스폭보다 좁힌다.
제2제어신호 생성부(134)는 표시 패널이 iHz의 빠른 구동 주파수로 고속 구동할 수 있도록 제2제어신호(D-IC Control Signal2)를 생성하고 이후 남는 시간을 블랭크 처리(BP)한다.
예컨대, 도 10의 (a)와 같이 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 주파수는 48Hz이다. 하지만, 도 10의 (b)와 같이 제2제어신호 생성부(134)는 48Hz보다 빠른 60Hz로 제2제어신호(D-IC Control Signal2)를 생성한다. 1 프레임 시간을 기준으로 48Hz는 20.84ms에 해당하고 60Hz는 16.67ms에 해당한다. 따라서, iHz의 빠른 구동 주파수로 고속 구동을 하게 되면 1 프레임 시간에서 남는 시간은 4.17ms가 되므로, 이 시간은 블랭크 구간(BP)이 된다.
위의 설명에서, 노말 구동이 60Hz인 경우 iHz는 48Hz와 60Hz의 사이값 중 하나로 선택된다. 하지만, 노말 구동은 60Hz가 아닌 120Hz 등과 같이 다양한 주파수 범위를 가질 수 있는바, iHz의 주파수 범위는 이에 한정되지 않는다.
한편, 프레임과 프레임 사이에는 버티칼 블랭크 구간(Vertical Blank Interval; VBI)이 존재하므로 블랭크 구간(BP)과 버티칼 블랭크 구간(VBI)이 합쳐짐(도 8의 BP+VBI 참조)에 따라 실질적으로는 버티칼 블랭크 구간이 길어진 것과 같은 양상을 보이게 된다.
로우신호 생성부(135)는 PSR 오프 구동시 데이터 구동부가 정상적인 상태로 구동할 수 있도록 활성화하는 로직 로우신호(LITEST Control Signal_Low)(또는 제1논리신호)를 생성한다. 로우신호 생성부(135)로부터 로직 로우신호(LITEST Control Signal_Low)가 출력되면 데이터 구동부는 노말 구동을 하게 된다.
하이신호 생성부(136)는 PSR 온 구동시 데이터 구동부가 일시적으로 정지 상태가 되도록 비활성화하는 로직 하이신호(LITEST Control Signal_High)(또는 제2논리신호)를 생성한다. 하이신호 생성부(136)로부터 로직 하이신호(LITEST Control Signal_High)가 출력되면 데이터 구동부는 일시 정지하게 된다.
한편, 하이신호 생성부(136)는 제2제어신호 생성부(134)와 연동하여 로직 하이신호(LITEST Control Signal_High)를 생성한다. 앞서 설명한 바와 같이, 제2제어신호 생성부(134)는 iHz의 빠른 구동 주파수로 표시 패널을 고속 구동한 이후 남는 시간을 블랭크 처리한다.
하이신호 생성부(136)는 제2제어신호 생성부(134)와 연동하여 블랭크 처리되는 시간부터 버티칼 블랭크 구간이 종료되는 구간에 동기하도록 로직 하이신호(LITEST Control Signal_High)를 생성한다. 그러므로, 하이신호 생성부(136)로부터 로직 하이신호(LITEST Control Signal_High)가 출력되면 데이터 구동부는 블랭크 구간과 버티칼 블랭크 구간을 합한 시간만큼 구동을 멈추게 된다.
위의 설명에서는 로우신호 생성부(135)와 하이신호 생성부(136)가 별도의 블록으로 분리되어 구성된 것을 일례로 설명하였다. 하지만, 로우신호 생성부(135)와 하이신호 생성부(136)는 하나로 통합되어 구성될 수도 있다.
제1먹스(137) 및 제2먹스(138)는 주파수 제어부(132)로부터 출력된 선택신호에 대응하여 동작한다. 제1먹스(137) 및 제2먹스(138)는 선택신호에 대응하여 입력된 2개의 신호 중 하나의 신호가 선택적으로 출력되도록 동작하는 2 입력 1 출력 멀티플렉서로 각각 구성된다.
제1먹스(137)는 주파수 제어부(132)로부터 로직 로우(L)에 해당하는 선택신호가 출력되면, 제1제어신호 생성부(133)로부터 생성된 제1제어신호(D-IC Control Signal1)가 출력되도록 동작한다. 그리고 제2먹스(138)는 로우신호 생성부(135)로부터 제1논리신호인 로직 로우신호(LITEST Control Signal_Low)가 출력되도록 동작한다.
이와 달리, 제1먹스(137)는 주파수 제어부(132)로부터 로직 하이(H)에 해당하는 선택신호가 출력되면, 제2제어신호 생성부(134)로부터 생성된 제2제어신호(D-IC Control Signal2)가 출력되도록 동작한다. 그리고 제2먹스(138)는 하이신호 생성부(136)로부터 제2논리신호인 로직 하이신호(LITEST Control Signal_High)가 출력되도록 동작한다.
앞서 설명한 바와 같이 PSR 제어부(131)가 구성됨에 따라 시스템 보드부로부터 PSR 온신호(PSR On)가 공급되면, 게이트 구동부 및 데이터 구동부는 시스템 보드부에 의해 설정된 주파수보다 빠른 주파수로 표시 패널을 구동하게 된다. 그러므로, PSR 구동시 주파수 전환에 따른 충전시간(Charging Time)의 증가로 인하여 표시 패널에 휘도 변화가 인지되는 문제는 개선 또는 제거된다. 그리고 데이터 구동부는 시스템 보드부에 의해 설정된 주파수보다 빠른 주파수로 동작한 이후 남는 시간 동안 구동을 정지하게 되므로 소비전력이 절감된다.
이상 본 발명은 PSR 구동시 시스템 보드부에 의해 설정된 주파수보다 빠른 주파수로 표시 패널을 구동하여 휘도 변화가 인지되는 문제를 개선 또는 제거하고 표시품질을 향상시킬 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다. 또한, 본 발명은 PSR 구동시 시스템 보드부에 설정된 주파수보다 빠른 주파수로 게이트 구동부와 데이터 구동부를 동작시킨 이후 남는 시간 동안 데이터 구동부를 일시 정지하여 소비전력을 절감할 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다.
<제2실시예>
도 11은 실험예에 따른 PSR 구동시 인터레이스 방식과 프로그레시브 방식의 혼재에 따른 문제를 설명하기 위한 도면이고, 도 12는 실험예에 따른 프로그레시브 방식과 인터레이스 방식의 충전 및 홀딩 시간에 대해 설명하기 위한 도면이며, 도 13은 실험예에 따른 필드의 구성 예를 설명하기 위한 도면이고, 도 14는 실험예에 따른 PSR 구동시 주파수 전환으로 인한 전압 변동의 차이를 설명하기 위한 도면이다.
본 발명의 제1실시예와 같이 PSR 구동을 하면 주파수 전환에 따른 충전시간의 증가로 인하여 표시 패널에 휘도 변화가 인지되는 문제는 개선 또는 제거된다. 이후, 제1실시예의 효과를 높이기 위해 iHz 구동시 영상을 m(m은 2 이상 정수)개의 필드로 구분하고 인터레이스(interlace) 방식으로 구동하고 60Hz 구동시 프로그레시브(progressive) 방식으로 구동하는 실험을 하였다. 이때, iHz는 48Hz와 60Hz의 사이값 중 하나가 아닌 1Hz로 선택하였다.
실험예는 제1실시예 대비 주파수를 최대한 낮추고 인터레이스(interlace) 방식과 프로그레시브(progressive) 방식으로 구동 방식을 변경했을 때 해당 구동 방식을 그대로 적용할 수 있는지 여부를 판단해 볼 수 있는 지표는 물론 문제점을 파악하는 등의 여러 가지 과정이 되기도 한다.
그런데, 실험예와 같이 PSR 신호에 따라 주파수를 낮추고 1Hz 인터레이스 방식에서 60Hz 프로그레시브 방식으로 변환하면 인터레이스 방식의 특성상 도 11에 도시된 바와 같이 필드 각각의 충전(charging) 및 홀딩(holding) 기간의 편차로 인하여 깜박임(점선의 네모 박스 참조)이 인지되는 것으로 나타났다.
이하, 프로그레시브 방식과 인터레이스 방식의 충전 및 홀딩 기간과 관련된 설명을 구체화한다. 다만, 이하에서는 인터레이스 방식에서 사용되는 주파수를 실험예와 동일하게 1Hz로 정의하지만 이는 하나의 예일 뿐 1Hz ~ 48Hz의 범위에 존재하는 주파수를 포함할 수 있음은 물론이다.
도 12의 (a)에 도시된 바와 같이, 60Hz 프로그레시브 구동 방식은 1초 동안 시스템 보드부로부터 입력되는 60장의 영상 화면이 1/60초 단위로 표시 패널에 충전되도록 구동한다. 이로 인하여, 충전 기간(Charging period)과 홀딩 기간(Holding period)은 총 60 필드 내에서 2 필드마다 나타난다.
도 12의 (b)에 도시된 바와 같이, 1Hz 인터레이스 구동 방식은 ¼로 분할된 화면이 1초에 4번(1,16,31,46) 꼴로 표시 패널에 충전되도록 구동한다. 이로 인하여, 충전 기간(Charging period)과 홀딩 기간(Holding period)은 총 60 필드 내에서 15 필드마다 나타난다. 이때, 1Hz 인터레이스 구동 방식에서 사용되는 필드는 도 13과 같이 4개의 필드로 구성된다.
도 14에 도시된 바와 같이, PSR 신호에 따라 1Hz 인터레이스 구동 방식에서 60Hz 프로그레시브 구동 방식으로 변경되는 시점을 살펴보면 다음과 같다. 1Hz 인터레이스의 첫 번째에 위치하는 제1필드(1st field)는 1/60s(초)에 충전을 한 후 60/60s(초) 동안 커패시터에 전압을 유지한 뒤에 충전을 하게 된다. 이와 달리, 1Hz 인터레이스의 마지막 번째에 위치하는 제46필드(46th field)는 15/60s(초) 동안 커패시터에 전압을 유지한 뒤에 충전을 하게 된다.
쉽게 설명하면 1Hz 인터레이스 구동 방식은 필드 구동을 하게 됨에 따라 각 필드의 전압 변동(전압 변동 차는 다음과 같이 Field1 > Field2 > Field3 > Field4의 순이 되는 것으로 나타났다)이 다르다. 이로 인하여, 각 필드의 전압 변동의 차이는 결국 60Hz 프로그레시브 구동 방식으로 변경되는 과도기 시점에서 가장 크게 나타나게 됨에 따라 깜박임으로 인지된다.
본 발명은 소비전력을 저감하기 위해 정지영상인 경우 저 주파수(예: 1Hz)로 구동시키고 정지영상이 아닌 동영상인 경우 다시 고 주파수(예: 60Hz)로 구동하게 된다. 그런데, 실험결과 프로그레시브 방식과 인터레이스 방식을 혼합하여 사용할 경우 주파수를 변환하면 주파수 변환이 큰 과도기 시점에서 플리커(flicker)를 유발하는 깜빡임이 인지되므로 이를 다음과 같이 개선한다.
도 15는 본 발명의 제2실시예에 따른 PSR 구동 방식을 설명하기 위한 주파수 변경 흐름도이고, 도 16은 본 발명의 제2실시예를 구현하기 위한 PSR 제어부의 블록도이며, 도 17은 도 16에 도시된 PSR 제어부의 이부를 나타낸 도면이고, 도 18은 도 16에 도시된 주파수 제어부를 나타낸 도면이다.
본 발명의 제2실시예에 따른 PSR 구동 방식 또한 제1실시예와 같이 입력된 데이터신호가 정지영상에 해당하면, PSR 구동은 활성화된다. PSR 구동이 활성화되면, 시스템 보드부의 전원은 다운되어 시스템 보드부에 포함된 일부 장치는 구동을 정지하고 휴지 구간으로 전환된다. 이때, 시스템 보드부의 영상처리부 등이 휴지 구간으로 전환되면, 회로 보드부의 타이밍 제어부는 리모트 프레임 메모리부로부터 이전에 수신된 데이터신호를 공급받을 수 있으나 이에 한정되지 않는다.
그리고 회로 보드부의 타이밍 제어부에 포함된 PSR 제어부는 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경함과 더불어 데이터 구동부를 특정 구간에 한하여 일시 정지시킬 수 있다.
한편, 본 발명의 제2실시예에 따른 PSR 제어부는 게이트 구동부 및 데이터 구동부의 구동 주파수가 1Hz에서 60Hz로 변경될 때, 주파수 편차에 따른 문제를 개선 및 제거하기 위해 이들의 사이에 위치하는 과도기 시점에 보상 필드(또는 주파수 보상)를 삽입한다.
도 15에 도시된 바와 같이, 1Hz 인터레이스 방식에서 60Hz 프로그레시브 방식으로 변환시 이들의 사이에 위치하는 과도기 시점에 7.5Hz의 주파수를 갖는 4 필드(보상 필드)를 일정 시간 동안 출력한 결과 제1필드(Field1) ~ 제4필드(Field4) 간의 홀딩(holding) 편차가 저감되어 깜박임이 인지되지 않는 것으로 나타났다.
도 15를 통해 알 수 있듯이, 본 발명의 제2실시예는 1Hz 인터레이스 방식에서 60Hz 프로그레시브 방식으로 변환시 이들의 과도기 시점에 일정 시간 동안 7.5Hz의 주파수를 갖는 4 필드의 보상 필드에 해당하는 중간 단계를 거친다.
한편, 위의 설명에서는 실험예와 동일하게 1Hz 인터레이스 방식에서 60Hz 프로그레시브 방식으로 변환시 과도기 시점에 7.5Hz의 주파수를 갖는 4 필드(보상 필드)를 일정 시간 동안 출력한 결과 깜박임이 인지되지 않는 것으로 나타났다.
그러므로, 제2실시예에서는 해당 실험을 기반으로 보상 필드를 7.5Hz의 주파수를 갖는 4 필드로 정의한 것일 뿐이다. 따라서, 당업자라면 인터레이스 방식과 프로그레시브 방식에서 사용되는 주파수가 다른 값으로 선택될 경우 본 발명을 통해 7.5Hz의 주파수를 갖는 4 필드가 아닌 다른 값으로 보상 필드를 생성할 수 있음은 물론이다. 이하에서는 i 또는 jHz의 주파수를 갖는 m 필드 인터레이스를 i 또는 jHz의 4필드 인터레이스로 약기 한다.
도 16에 도시된 바와 같이, PSR 제어부(131)는 PSR 온/오프 구동과 관련하여 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하는 제어신호(D-IC Control Signal)를 출력한다.
도시되어 있진 않지만, 제2실시예의 PSR 제어부(131) 또한 제1실시예의 PSR 제어부(131, 도 5에 도시)와 같이 데이터 구동부를 특정 구간에 한하여 일시 정지시키는 논리신호(LITEST)를 출력할 수 있다. 이 경우, 제2실시예의 PSR 제어부(131)에는 로우신호 생성부(135), 하이신호 생성부(136), 제2먹스(138)가 더 포함된다.
PSR 제어부(131)에는 주파수 제어부(132), 제1제어신호 생성부(133), 제2제어신호 생성부(134), 제3제어신호 생성부(139) 및 제1먹스(137)가 포함된다.
주파수 제어부(132)는 PSR 신호(PSR)의 상태에 따라 타이밍 제어부로부터 출력되는 구동 주파수를 제어하는 선택신호를 출력한다. 주파수 제어부(132)는 PSR 오프신호(PSR Off)가 공급되면 PSR 오프 구동과 관련된 신호가 출력되도록 제1선택신호를 출력한다. 반면, 주파수 제어부(132)는 PSR 온신호(PSR On)가 공급되면 PSR 온 구동과 관련된 신호가 출력되도록 제2 및 제3선택신호를 출력한다.
제1제어신호 생성부(133)는 PSR 오프 구동시 게이트 구동부 및 데이터 구동부의 구동 주파수를 제어하는 제1제어신호(D-IC Control Signal1)를 생성한다. 예컨대, 제1제어신호 생성부(133)는 게이트 구동부의 구동 주파수를 제어하기 위한 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 게이트 구동부의 구동 주파수를 제어하기 위한 소스 출력 인에이블신호(SOE)를 생성한다.
제1제어신호 생성부(133)로부터 출력된 제1제어신호(D-IC Control Signal1)는 표시 패널의 PSR 오프 구동(또는 노말 구동)을 위한 주파수로 생성된다. 예컨대, 표시 패널의 일반적인 구동 주파수가 60Hz인 경우, 제1제어신호 생성부(133)는 제1제어신호(D-IC Control Signal)에 포함된 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE), 소스 출력 인에이블신호(SOE)를 60Hz에 대응하여 생성한다.
제2제어신호 생성부(134)는 PSR 온 구동시 게이트 구동부 및 데이터 구동부의 구동 주파수를 제어하는 제2제어신호(D-IC Control Signal2)를 생성한다. 예컨대, 제2제어신호 생성부(134)는 게이트 구동부의 구동 주파수를 제어하기 위한 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 게이트 구동부의 구동 주파수를 제어하기 위한 소스 출력 인에이블신호(SOE)를 생성한다.
제2제어신호 생성부(134)로부터 출력된 제2제어신호(D-IC Control Signal2)는 표시 패널의 PSR 온 구동(또는 절전 구동)을 위한 주파수로 생성된다. 타이밍 제어부는 도 7과 같이 영상 처리부로부터 공급된 데이터 인에이블 신호(DE)를 1 수평시간(1H) 이상 지연(Delay)하여 내부 데이터 인에이블 신호(NDE)를 생성한다.
때문에, 타이밍 제어부에 포함된 PSR 제어부(131)의 제2제어신호 생성부(134)는 내부 데이터 인에이블 신호(NDE)를 기반으로 제2제어신호(D-IC Control Signal2)를 생성한다. 제2제어신호 생성부(134)는 도 8과 같이 내부 데이터 인에이블 신호(NDE)를 기반으로 제2제어신호(D-IC Control Signal2)를 iHz(iHz는 1Hz와 같거나 이보다 높은 주파수)의 주파수로 변경한다.
제3제어신호 생성부(139)는 PSR 온 구동시 게이트 구동부 및 데이터 구동부의 구동 주파수를 제어하는 제3제어신호(D-IC Control Signal3)를 생성한다. 예컨대, 제3제어신호 생성부(139)는 도 17과 같이 게이트 구동부의 구동 주파수를 제어하기 위한 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 게이트 구동부의 구동 주파수를 제어하기 위한 소스 출력 인에이블신호(SOE)를 생성한다.
제3제어신호 생성부(139)로부터 출력된 제3제어신호(D-IC Control Signal3)는 표시 패널의 PSR 온 구동(또는 절전 구동)시 과도기 시점을 보상하기 위한 주파수로 생성된다. 제3제어신호 생성부(139)는 내부 데이터 인에이블 신호(NDE)를 기반으로 제3제어신호(D-IC Control Signal3)를 jHz(jHz는 iHz보다 높고 60Hz보다 낮은 주파수)의 주파수로 변경한다. 제3제어신호 생성부(139)는 예컨대, 7.5Hz의 4 필드 인터레이스 방식으로 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 소스 출력 인에이블신호(SOE)를 생성한다.
도 18에 도시된 바와 같이, 주파수 제어부(132)는 PSR 신호(PSR)의 상태에 따라 타이밍 제어부로부터 출력되는 구동 주파수를 제어하는 선택신호(FCS)를 출력한다.
주파수 제어부(132)에는 비교기(132a), 카운터(132b) 및 인코더(132c)가 포함된다. 비교기(132a)는 PSR 신호(PSR)의 상태(변화)를 판단하는 역할을 한다. 카운터(132b)는 비교기(132a)와 연동하여 PSR 신호(PSR)가 변하면 경과 시간을 기록하고 지정된 시간이 지나면 과도기 시점에 보상 필드가 삽입되도록 주파수를 변환하는 역할을 한다. 인코더(132c)는 비교기(132a) 및 카운터(132b)와 연동하여 선택신호(FCS)를 출력하는 역할을 한다.
예컨대, 제1제어신호 생성부(133)는 주파수 제어부(132)로부터 제1선택신호(FCS, 01)가 출력되면 60Hz 프로그레시브 방식으로 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 소스 출력 인에이블신호(SOE)를 생성한다.
예컨대, 제2제어신호 생성부(134)는 주파수 제어부(132)로부터 제2선택신호(FCS, 10)가 출력되면 1Hz의 4필드 인터레이스 방식으로 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 소스 출력 인에이블신호(SOE)를 생성한다.
예컨대, 제3제어신호 생성부(139)는 주파수 제어부(132)로부터 제3선택신호(FCS, 11)가 출력되면 7.5Hz의 4필드 인터레이스 방식으로 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE)와 소스 출력 인에이블신호(SOE)를 생성한다.
이상과 같이 PSR 제어부는 주파수 관점에서 보면 iHz의 주파수와 kHz의 주파수 사이에 위치하는 과도기 시점에 jHz(j는 i보다 크고 k보다 작은 정수)의 보상 주파수를 삽입하는 방식으로 플리커를 개선한다.
도 19는 본 발명의 제2실시예가 적용된 사례를 확인할 수 있는 극성 신호를 부여주는 파형도이고, 도 20은 본 발명의 제2실시예가 적용된 표시장치를 측정한 광학 측정 파형도이다.
도 19는 PSR 제어부(131)가 PSR 신호(PSR)를 인식하여 1Hz의 4필드 인터레이스 방식에서 60Hz의 프로그레시브 방식으로 구동 주파수 변환 시 7.5Hz에 해당하는 주파수를 추가하였음을 확인할 수 있는 극성(POL)신호를 나타낸다.
도 20의 (a)에 도시된 바와 같이, 실험예는 1Hz의 4필드 인터레이스 방식에서 60Hz의 프로그레시브 방식으로 구동 주파수 변환 시, 각 필드의 전압 변동의 차이가 크게 나타나게 됨에 따라 약 3nit에 해당하는 휘도 변화(화면 깜빡임 인지 수준)가 나타났다. 인한 깜박임이 인지되었다.
반면, 도 20의 (b)에 도시된 바와 같이, 제2실시예는 1Hz의 4필드 인터레이스 방식에서 60Hz의 프로그레시브 방식으로 구동 주파수 변환 시, 보상 필드의 삽입으로 전압 변동의 차이를 줄이게 됨에 따라 약 1nit에 해당하는 휘도 변화(화면 깜빡임 미인지 수준)가 나타났다.
본 발명의 제2실시예는 1Hz의 4필드 인터레이스 방식에서 60Hz의 프로그레시브 방식으로 구동 주파수 변환 시 과도기 시점에 해당하는 구간에 일정 시간 동안 보상 필드(또는 보상 주파수)를 삽입하여 플리커를 개선한다.
본 발명의 제2실시예에서는 1Hz의 4필드 인터레이스 방식에서 60Hz의 프로그레시브 방식으로 구동 주파수가 변환하는 것을 일례로 하였지만 이의 반대 즉 60Hz의 프로그레시브 방식에서 1Hz의 4필드 인터레이스 방식으로 구동 주파수가 변환되는 과도기 시점에 적용할 수도 있다.
본 발명의 제2실시예에서는 단순히 주파수 측면에서만 보면 1Hz -> 7.5Hz -> 60Hz로 구동 주파수가 변환되는 것을 일례로 설명하였다. 그러나, 제2실시예는 휘도 인지 최소화를 위해 구동 주파수가 1Hz -> 5Hz -> 7.5Hz -> 15Hz -> 30Hz -> 60Hz 등과 같이 점진적인 형태로 변환되는 복수의 보상 주파수가 삽입되도록 설계될 수도 있다. 이 경우, 구동 주파수가 더 자연스럽게(또는 부드럽게) 가변되므로 휘도 변화가 인지되는 문제를 더욱 개선할 수 있게 된다.
위의 설명에서는 제1실시예와 제2실시예를 구분하여 설명하였으나, 제1 및 제2실시예의 PSR 제어부를 결합 조합하면 다양한 구동 환경 및 구동 방식에 대응하여 표시장치를 구현할 수 있게 되므로 휘도 변화가 인지되는 문제를 개선 또는 제거함은 물론 표시품질을 더욱 향상시킬 수 있을 것이다.
이상 본 발명의 제2실시예는 PSR 구동시 구동 주파수가 변환되는 과도기 시점에서 발생하는 플리커를 개선할 수 있는 표시장치와 이의 구동방법을 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
SBD: 시스템 보드부 CBD: 회로 보드부
DBD: 표시 모듈부 139: eDP 수신부
120: 리모트 프레임 메모리부 130: 타이밍 제어부
131: PSR 제어부 132: 주파수 제어부
133: 제1제어신호 생성부 134: 제2제어신호 생성부
135: 로우신호 생성부 136: 하이신호 생성부
137: 제1먹스 138: 제2먹스
139: 제3제어신호 생성부

Claims (12)

  1. 인터페이스를 통해 시스템 보드부와 회로 보드부 간의 신호 전송이 이루어지고, 소비전력의 절감을 위한 패널 셀프 리프레시(Panel Self-Refresh; 이하 PSR로 약기 함) 구동을 하는 표시장치에 있어서,
    상기 회로 보드부는
    상기 시스템 보드부로부터 PSR 온신호가 공급되면 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 주파수보다 빠른 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하는 PSR 제어부를 PSR 제어부를 포함하고,
    상기 PSR 제어부는
    상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 상기 기준 주파수보다 빠른 주파수로 변경하게 됨에 따라 1 프레임 시간에서 남는 시간을 블랭크 구간으로 처리하는 표시장치.
  2. 제1항에 있어서,
    상기 PSR 제어부는
    상기 시스템 보드부로부터 상기 PSR 온신호가 공급되면 상기 데이터 구동부를 일정 시간 동안 정지시키는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 PSR 제어부는
    상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 제어부의 내부에 포함되고,
    상기 PSR 제어부는 상기 타이밍 제어부에 의해 생성된 내부 데이터 인에이블 신호의 시작 시점에 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 시작 시점을 대응시키고,
    상기 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 펄스폭을 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 펄스폭보다 좁히는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 PSR 제어부는
    상기 블랭크 구간 동안 상기 데이터 구동부를 정지시키는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서,
    상기 데이터 구동부는
    버티칼 블랭크 구간과 상기 블랭크 구간을 합한 시간만큼 구동을 멈추는 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서,
    상기 PSR 제어부는
    상기 시스템 보드부로부터 공급된 PSR 신호에 대응하여 선택신호를 출력하는 주파수 제어부와,
    PSR 오프 구동에 대응하여 상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 제어하기 위한 제1제어신호를 생성하는 제1제어신호 생성부와,
    PSR 온 구동에 대응하여 상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 제어하기 위한 제2제어신호를 생성하는 제2제어신호 생성부와,
    상기 선택신호에 대응하여 상기 제1제어신호와 상기 제2제어신호 중 하나를 선택적으로 출력하는 제1먹스를 포함하는 표시장치.
  7. 제6항에 있어서,
    상기 제2제어신호 생성부는
    타이밍 제어부에 의해 생성된 내부 데이터 인에이블 신호의 시작 시점에 상기 제2제어신호에 포함된 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 시작 시점을 대응시키고, 상기 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 펄스폭을 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 펄스폭보다 좁히는 것을 특징으로 하는 표시장치.
  8. 제7항에 있어서,
    상기 PSR 제어부는
    상기 PSR 오프 구동에 대응하여 상기 데이터 구동부를 활성화하기 위한 제1논리신호를 생성하는 로우신호 생성부와,
    상기 PSR 온 구동에 대응하여 상기 데이터 구동부를 비활성화하기 위한 제2논리신호를 생성하는 하이신호 생성부와,
    상기 선택신호에 대응하여 상기 제1논리신호와 상기 제2논리신호 중 하나를 선택적으로 출력하는 제2먹스를 포함하는 표시장치.
  9. 인터페이스를 통해 시스템 보드부와 회로 보드부 간의 신호 전송이 이루어지고, 소비전력의 절감을 위한 패널 셀프 리프레시(Panel Self-Refresh; 이하 PSR로 약기 함) 구동을 하는 표시장치의 구동방법에 있어서,
    상기 시스템 보드부로부터 PSR 온신호가 공급되면 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 주파수보다 빠른 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하는 단계;
    상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 상기 기준 주파수보다 빠른 주파수로 변경하게 됨에 따라 1 프레임 시간에서 남는 시간을 블랭크 구간으로 처리하는 단계; 및
    버티칼 블랭크 구간과 상기 블랭크 구간을 합한 시간만큼 상기 데이터 구동부를 일시 정지시키는 단계를 포함하는 표시장치의 구동방법.
  10. 제9항에 있어서,
    상기 게이트 구동부 및 상기 데이터 구동부의 구동 주파수를 변경하는 단계는
    타이밍 제어부에 의해 생성된 내부 데이터 인에이블 신호의 시작 시점에 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 시작 시점을 대응시키고,
    상기 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블신호 및 소스 출력 인에이블신호의 펄스폭을 상기 시스템 보드부에 의해 설정된 PSR 온 구동의 기준 펄스폭보다 좁히는 것을 특징으로 하는 표시장치의 구동방법.
  11. 인터페이스를 통해 시스템 보드부와 회로 보드부 간의 신호 전송이 이루어지고, 소비전력의 절감을 위한 패널 셀프 리프레시 구동을 하는 표시장치에 있어서,
    상기 회로 보드부는
    상기 시스템 보드부로부터 PSR 온신호가 공급되면 iHz(i는 1 이상 정수)의 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하고, kHz(k는 60 이상 정수)의 주파수로 게이트 구동부 및 데이터 구동부의 구동 주파수를 변경하되,
    상기 iHz의 주파수와 상기 kHz의 주파수 사이에 위치하는 과도기 시점에 jHz(j는 i보다 크고 k보다 작은 정수)의 보상 주파수를 삽입하는 PSR 제어부를 포함하는 표시장치.
  12. 제11항에 있어서,
    상기 PSR 제어부는
    상기 iHz의 주파수와 상기 kHz의 주파수 사이에 위치하는 과도기 시점에 점진적인 형태로 변환되는 복수의 보상 주파수를 삽입하는 것을 특징으로 하는 표시장치.
KR1020140096834A 2013-12-13 2014-07-29 표시장치와 이의 구동방법 KR102156783B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140096834A KR102156783B1 (ko) 2013-12-13 2014-07-29 표시장치와 이의 구동방법
US14/750,987 US9767747B2 (en) 2014-07-29 2015-06-25 Display device and method of driving the same
CN201510456035.0A CN105321486B (zh) 2014-07-29 2015-07-29 显示装置以及驱动其的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20130155398 2013-12-13
KR1020130155398 2013-12-13
KR1020140096834A KR102156783B1 (ko) 2013-12-13 2014-07-29 표시장치와 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20150069994A KR20150069994A (ko) 2015-06-24
KR102156783B1 true KR102156783B1 (ko) 2020-09-17

Family

ID=55182160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096834A KR102156783B1 (ko) 2013-12-13 2014-07-29 표시장치와 이의 구동방법

Country Status (3)

Country Link
US (1) US9767747B2 (ko)
KR (1) KR102156783B1 (ko)
CN (1) CN105321486B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
KR102498805B1 (ko) * 2015-09-30 2023-02-09 엘지디스플레이 주식회사 액정표시장치
KR20170049735A (ko) * 2015-10-28 2017-05-11 삼성디스플레이 주식회사 표시 장치
CN105427828A (zh) * 2016-01-08 2016-03-23 京东方科技集团股份有限公司 显示面板驱动电路、显示面板驱动方法和显示装置
KR102486797B1 (ko) 2016-03-09 2023-01-11 삼성전자 주식회사 전자 장치 및 전자 장치의 디스플레이 구동 방법
KR102529261B1 (ko) * 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
KR102417628B1 (ko) * 2016-05-31 2022-07-05 엘지디스플레이 주식회사 타이밍 콘트롤러, 그를 포함한 표시장치, 및 그의 구동방법
KR102540111B1 (ko) * 2016-07-27 2023-06-07 삼성전자 주식회사 전자 장치 및 전자 장치의 동작 방법
CN106205460B (zh) * 2016-09-29 2018-11-23 京东方科技集团股份有限公司 显示装置的驱动方法、时序控制器和显示装置
KR102568911B1 (ko) * 2016-11-25 2023-08-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN107195275B (zh) * 2017-07-27 2019-09-06 青岛海信电器股份有限公司 一种多分区动态背光驱动方法及电视
KR102420998B1 (ko) * 2017-08-04 2022-07-13 엘지디스플레이 주식회사 통신 방법과 이를 이용한 표시장치
CN107610664B (zh) * 2017-09-25 2019-08-13 惠科股份有限公司 一种电路板以及显示器
CN107633801B (zh) * 2017-10-31 2021-04-30 武汉天马微电子有限公司 显示面板和显示装置
CN107610671A (zh) * 2017-11-07 2018-01-19 合肥京东方光电科技有限公司 控制时序的方法和装置、驱动电路、显示面板、电子设备
KR102385833B1 (ko) * 2017-11-27 2022-04-12 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102423867B1 (ko) * 2017-12-28 2022-07-21 엘지디스플레이 주식회사 디스플레이 장치를 포함하는 전자 장치 및 그 구동 방법
KR102581307B1 (ko) * 2018-01-03 2023-09-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
CN108399883B (zh) * 2018-03-05 2022-03-15 京东方科技集团股份有限公司 显示面板的驱动方法及装置、显示装置
JP7015193B2 (ja) * 2018-03-15 2022-02-02 株式会社ジャパンディスプレイ 表示装置
KR102559088B1 (ko) * 2018-08-07 2023-07-24 엘지디스플레이 주식회사 액정 표시장치와 그 구동방법
KR20200033359A (ko) 2018-09-19 2020-03-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109285506A (zh) * 2018-12-04 2019-01-29 惠科股份有限公司 一种显示装置及其驱动方法和驱动系统
KR102678855B1 (ko) * 2019-01-28 2024-06-28 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
TWI683301B (zh) * 2019-02-18 2020-01-21 友達光電股份有限公司 顯示裝置以及畫面顯示方法
EP3979230A4 (en) * 2019-05-31 2022-11-23 LG Electronics Inc. DISPLAY DEVICE AND ASSOCIATED CONTROL METHOD
KR102681577B1 (ko) * 2019-09-02 2024-07-05 주식회사 엘엑스세미콘 저전력 구동을 위한 디스플레이 구동장치
US11804166B2 (en) * 2019-09-24 2023-10-31 Lg Electronics Inc. Signal processing device and image display apparatus including same
CN114327344A (zh) * 2020-01-06 2022-04-12 Oppo广东移动通信有限公司 用于控制显示屏的显示频率的方法、装置及电子设备
CN111816133A (zh) * 2020-07-07 2020-10-23 深圳市华星光电半导体显示技术有限公司 液晶显示器及其漏电补偿方法
CN111883038A (zh) 2020-07-28 2020-11-03 惠科股份有限公司 像素的灰阶值确定方法、显示面板和计算机可读存储介质
CN112017612A (zh) * 2020-09-10 2020-12-01 Tcl华星光电技术有限公司 时序控制器及其控制方法、具有该时序控制器的显示装置
KR20220049216A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN112201194B (zh) * 2020-10-21 2022-08-23 Tcl华星光电技术有限公司 显示面板及显示装置
CN112542146B (zh) * 2020-11-03 2023-01-10 惠科股份有限公司 一种逻辑运算电路和显示驱动电路
KR102690775B1 (ko) * 2020-11-20 2024-08-02 엘지디스플레이 주식회사 데이터 구동 회로, 컨트롤러 및 디스플레이 장치
EP4250282A1 (en) 2021-06-07 2023-09-27 Samsung Electronics Co., Ltd. Display device and control method thereof
CN114373433A (zh) * 2022-03-22 2022-04-19 惠科股份有限公司 显示面板、显示面板的驱动方法和显示装置
CN118675428A (zh) * 2023-03-16 2024-09-20 荣耀终端有限公司 一种显示屏控制方法及电子设备
CN117524077A (zh) * 2023-03-30 2024-02-06 武汉华星光电技术有限公司 显示面板的显示控制方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079739A1 (en) * 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
US20080170023A1 (en) * 2002-12-14 2008-07-17 Lg.Philips Lcd Co., Ltd. Aligning method of ferroelectric liquid crystal display and ferroelectric liquid crystal display apparatus using the same
US20120242671A1 (en) 2011-03-24 2012-09-27 David Wyatt Method and apparatus to support a self-refreshing display device coupled to a graphics controller
WO2013115088A1 (ja) 2012-02-02 2013-08-08 シャープ株式会社 表示装置およびその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
CN102543023B (zh) 2012-01-10 2014-04-02 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
US9064449B2 (en) * 2012-01-20 2015-06-23 Sharp Laboratories Of America, Inc. Electronic devices configured for adapting refresh behavior
US20130278614A1 (en) * 2012-04-18 2013-10-24 Andrew Sultenfuss Information Handling System Display Adaptive Self-Refresh

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080170023A1 (en) * 2002-12-14 2008-07-17 Lg.Philips Lcd Co., Ltd. Aligning method of ferroelectric liquid crystal display and ferroelectric liquid crystal display apparatus using the same
US20080079739A1 (en) * 2006-09-29 2008-04-03 Abhay Gupta Graphics processor and method for controlling a display panel in self-refresh and low-response-time modes
US20120242671A1 (en) 2011-03-24 2012-09-27 David Wyatt Method and apparatus to support a self-refreshing display device coupled to a graphics controller
WO2013115088A1 (ja) 2012-02-02 2013-08-08 シャープ株式会社 表示装置およびその駆動方法

Also Published As

Publication number Publication date
KR20150069994A (ko) 2015-06-24
CN105321486B (zh) 2018-11-06
US20160035297A1 (en) 2016-02-04
CN105321486A (zh) 2016-02-10
US9767747B2 (en) 2017-09-19

Similar Documents

Publication Publication Date Title
KR102156783B1 (ko) 표시장치와 이의 구동방법
US9390666B2 (en) Display device capable of driving at low speed
KR102554967B1 (ko) 프레임 주파수를 변경할 수 있는 표시 장치 및 그것의 구동 방법
KR102034049B1 (ko) 액정 표시 장치의 백라이트 드라이버 및 그 구동 방법
KR100791841B1 (ko) 프레임 신호에 동기된 백라이트 신호를 발생하기 위한장치와 방법
US8803925B2 (en) Liquid crystal display and scanning back light driving method thereof
JP4527958B2 (ja) 液晶表示装置
KR102529503B1 (ko) 표시장치 및 이의 구동방법
KR102325816B1 (ko) 저속 구동이 가능한 표시장치와 그 구동방법
EP2557560A2 (en) Display device and driving method thereof
US20140320465A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
US20120038690A1 (en) Stereoscopic image display and method for driving the same
KR20180010351A (ko) 표시 장치
US9728151B2 (en) Display panel driving and scanning method and system
JP2010152337A (ja) 表示装置、およびその表示装置の駆動方法
KR101765798B1 (ko) 액정표시장치 및 그 구동방법
KR20100076626A (ko) 표시 장치 및 이의 구동 방법
US8456403B2 (en) Liquid crystal display and driving method thereof
US20100315408A1 (en) Liquid crystal display and method of driving the same
KR20070071496A (ko) 액정 표시장치의 구동장치 및 구동방법
KR20170005210A (ko) 표시장치 및 그 구동방법
KR20180024425A (ko) 표시 장치 및 그의 구동 방법
KR101213924B1 (ko) 액정표시장치 및 그의 구동방법
KR20120131047A (ko) 영상 표시장치의 구동장치와 그 구동방법
KR20120037661A (ko) 입체 영상 표시장치와 그 감마 보정 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant