JP2003512652A - 単一水平走査レンジ陰極線管モニタ装置 - Google Patents

単一水平走査レンジ陰極線管モニタ装置

Info

Publication number
JP2003512652A
JP2003512652A JP2001532524A JP2001532524A JP2003512652A JP 2003512652 A JP2003512652 A JP 2003512652A JP 2001532524 A JP2001532524 A JP 2001532524A JP 2001532524 A JP2001532524 A JP 2001532524A JP 2003512652 A JP2003512652 A JP 2003512652A
Authority
JP
Japan
Prior art keywords
display signal
signal
resolution
output
initial display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001532524A
Other languages
English (en)
Other versions
JP4477274B2 (ja
Inventor
ヨシヒサ ナルイ
パブロ エー エスピノーザ
Original Assignee
ソニー エレクトロニクス インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23675093&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2003512652(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ソニー エレクトロニクス インク filed Critical ソニー エレクトロニクス インク
Publication of JP2003512652A publication Critical patent/JP2003512652A/ja
Application granted granted Critical
Publication of JP4477274B2 publication Critical patent/JP4477274B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G1/167—Details of the interface to the display terminal specific for a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 単一水平走査レンジＣＲＴモニタ装置は、外部信号源から複数の入力解像度のうちの１つを有するデジタルフォーマットの初期表示信号が供給されるレシーバと、このレシーバに接続され、初期表示信号の入力解像度を検出し、初期表示信号を、複数の異なる出力解像度から選択され、検出された初期表示信号の解像度に対応する出力解像度を有するデジタル出力信号に変換する変換器とを備える。複数の異なる出力解像度において、水平解像度は全て等しく、及び全てのデジタル出力信号は、等しい水平走査周波数を有する。

Description

【発明の詳細な説明】
【０００１】 発明の背景 本発明は、コンピュータ用モニタ装置に関し、詳しくは、異なる出力表示信号
フォーマットを有するパーソナルコンピュータ用の単一水平走査レンジ陰極線管
（cathode ray tube：以下、ＣＲＴという。）モニタ装置に関する。
【０００２】 パーソナルコンピュータ（personal computer：以下、ＰＣという。）の製造
業者間では、ＰＣのディスプレイカードによって生成される表示信号の解像度及
び周波数を標準化した統一の規格は定められていない。また、複数の表示信号周
波数に適応することができるアナログモニタ装置の構造は複雑であり、製造コス
トも高い。このようなモニタ装置をＦＩＧ．１に示す。このモニタ装置において
、ＰＣ１０はディスプレイカード（図示せず）を備え、ディスプレイカードが有
するデジタル／アナログ（digital to analog：以下、Ｄ／Ａという。）変換器
１２は、アナログ表示信号をＰＣによって設定された周波数及び解像度でＣＲＴ
マルチプル走査周波数モニタ１４（以下、単にモニタという。）に出力する。モ
ニタ１４は、周波数を検出して、初期表示信号の走査周波数を自らの走査周波数
に適応化する必要がある。このようなモニタ装置は、構成が複雑で、製造コスト
が高いという問題を有している。
【０００３】 更に、他の構成を有するモニタ装置をＦＩＧ．２に示す。この構成においても
、ＰＣ１０は、ディスプレイカード（図示せず）を備え、ディスプレイカードが
有するデジタル／アナログ（Ｄ／Ａ）変換器は、出力アナログ表示信号を、ＰＣ
１０によって設定された周波数及び解像度で単一走査周波数液晶表示（liquid c
rystal display：以下、ＬＣＤという。）モニタ１６に出力する。ＬＣＤモニタ
１６は、アナログ／デジタル（analog to digital：以下、Ａ／Ｄという。）変
換器１８を備え、Ａ／Ｄ変換器１８は、受信したアナログ信号をデジタル信号に
変換する。ＬＣＤモニタ１６側に設けられたスケーリングエンジン２０は、デジ
タル表示信号をＬＣＤモニタ１６に互換性がある周波数及び解像度に変換して、
ＬＣＤモニタ１６内の表示回路（図示せず）に供給する。このような構成では、
Ａ／Ｄ変換器及びＬＣＤパネルの製造コストが高いという問題がある。
【０００４】 更に、他の構成を有するモニタ装置をＦＩＧ．３に示す。この構成においても
、ＰＣ１０は、ディスプレイカード（図示せず）を備え、ディスプレイカードが
有するデジタル／アナログ（Ｄ／Ａ）変換器１２は、出力アナログ表示信号を、
ＰＣ１０によって設定された周波数及び解像度で単一走査ＣＲＴモニタ２２のＡ
／Ｄ変換器２４に出力する。Ａ／Ｄ変換器２４の出力信号は、スケーリングエン
ジン２６に供給され、スケーリングエンジン２６は、デジタル表示信号を、ＣＲ
Ｔモニタ２２に互換性がある周波数及び解像度に変換して、Ｄ／Ａ変換器２８に
供給する。Ｄ／Ａ変換器２８のアナログ出力表示信号は、ＣＲＴモニタ２２に供
給され、このＣＲＴモニタ２２に互換性がある解像度及び周波数で映像が表示さ
れる。このようなモニタ装置も、構成が複雑で製造コストが高いという問題を有
している。
【０００５】 更に、ＦＩＧ．４に示す構成においては、内部スケーリングエンジン３２を有
するＰＣ３０は、単一走査ＬＣＤモニタ１６に互換性がある解像度及び周波数で
デジタル表示信号を出力する。このような構成は、ホスト側のコストが低いとい
う利点があるが、例えばデスクトップ用の汎用ＬＣＤが高価であるという問題が
ある。
【０００６】 そこで、構成が単純で製造コストが低く、パーソナルコンピュータが備える表
示回路に互換性があり、様々な周波数及び表示解像度に対応して映像を表示でき
る単一水平走査レンジモニタ装置、好ましくは単一水平走査レンジＣＲＴモニタ
装置の実現が望まれている。
【０００７】 発明の開示 上述及び他の目的は、本発明に基づく、例えばパーソナルコンピュータ等の外
部信号源からデジタルフォーマットの初期表示信号を受け取る単一水平走査レン
ジモニタ装置により達成される。初期表示信号は、複数の入力解像度及び走査周
波数のうちの１つの入力解像度及び周波数を有していてもよい。初期表示信号が
供給される変換器は、初期表示信号の入力解像度を検出し、初期表示信号を、複
数の異なる垂直出力解像度から選択され、検出された初期表示信号の入力解像度
に対応する垂直出力解像度と、モニタの単一の水平走査周波数とを有するデジタ
ル出力表示信号に変換する。
【０００８】 モニタは、好ましくは、陰極線管（ＣＲＴ）モニタとする。幾つかの具体例に
おいて、初期表示信号は、この初期表示信号の水平解像度にかかわらず、単一の
所定の水平解像度を有する出力信号に変換される。好ましい具体例においては、
変換器は、集積回路チップにより実現される。
【０００９】 モニタは、初期表示データが入力される表示データ入力回路を有する。この表
示データ入力回路は、外部信号源からデジタルフォーマットの初期表示信号を受
け取るレシーバであってもよい。好ましい具体例においては、変換器は、フレー
ムメモリを含む回路として実現される。表示信号の変換は、フレームメモリに対
するデータの書込及び読出を制御することにより実現される。変換器は、フレー
ムメモリに加えて、初期表示信号の解像度を検出し、解像度検出信号を出力する
解像度検出器と、初期表示信号のフレームメモリへの書込と、フレームメモリか
らモニタへのデジタル表示出力信号の読出とを切り換える切換手段とを備える。
アドレスカウンタコントローラは、データを書き込むためのフレームメモリのア
ドレス及びデータを読み出すためのフレームメモリのアドレスを制御する。解像
度検出器に接続された垂直同期パルス発生器は、初期表示信号の検出された解像
度の関数として、複数の垂直同期周波数のうちのから選択された１つの垂直同期
周波数に基づいて垂直同期パルスを発生する。水平同期パルス発生器は、単一の
水平走査周波数に基づいて水平同期パルスを発生する。データ出力クロック信号
発生器は、水平出力解像度と水平ブランキング期間の和に等しい単一の水平走査
周波数及び乗算係数の積として、データ出力クロック信号を生成する。
【００１０】 第２のマルチプレクサは、表示データ入力回路からクロック信号と垂直同期信
号とを受け取る。第２のマルチプレクサは、アドレスカウンタと、データ出力ク
ロック信号発生器と、水平同期パルス発生器とに接続されており、表示データ入
力回路からの水平同期信号及びクロック信号の組み合わせ又はクロック信号発生
器からのデータ出力クロック信号及び水平同期パルス発生器からの水平同期パル
スの組み合わせをアドレスカウンタコントローラに選択的に供給する。セクタコ
ントローラは、第１のマルチプレクサ及び第２のマルチプレクサを同期させて制
御し、交互に、初期解像度及び走査周波数にて初期表示データをフレームメモリ
に書き込み、モニタの要求に整合する初期表示データと異なる解像度及び走査周
波数にてフレームメモリからデジタル出力表示信号を読み出す。
【００１１】 変換器をモニタ内に設ける具体例では、パーソナルコンピュータから供給され
る表示信号は、デジタルフォーマットであることが望ましい。レシーバは、表示
データ入力回路の一部として組み込まれ、デジタル表示信号を受け取り、このデ
ジタル表示信号を変換器に供給する。好ましい具体例においては、このレシーバ
は、トランジションミニマイズドディファレンシャルスケーリング（transition
-minimized differential scaling：ＴＭＤＳ）レシーバ、ローボルテージディ
ファレンシャルシグナリング（low voltage differential signaling：ＬＶＤＳ
）レシーバ、ローボルテージディファレンシャルシグナリングディスプレイイン
タフェース（low voltage differential signaling display interface：ＬＤＩ
）レシーバ又はギガビットビデオインタフェース（gigabit video interface：
ＧＶＩＦ）レシーバである。
【００１２】 レシーバがＴＭＤＳレシーバである好ましい具体例においては、レシーバから
のクロック信号は、トランジションミニマイズドディファレンシャルスケーリン
グ（ＴＭＤＳ）クロック信号である。水平同期パルス発生器は、データ出力クロ
ック信号を生成するための位相ロックループ（ＰＬＬ）回路を備える。好ましい
具体例においては、水平同期パルス発生器は、８０ｋＨｚの周波数を有する水平
同期パルスを発生する。一方、垂直同期パルス発生器は、検出された解像度に応
じて、７９．９Ｈｚ、９５．１Ｈｚ、１２４．８Ｈｚ、９８．９Ｈｚ、８８．４
Ｈｚ、及び７５．１Ｈｚから選択された周波数を有する垂直同期パルスを発生す
る。
【００１３】 上述の好ましい具体例、特に変換器が集積回路により実現されている具体例に
おいて、変換器は、「入力」欄の数値を初期表示信号の画素解像度とし、「変換
後」欄の数値を出力表示信号の画素解像度とし、「ｆＨ」欄の数値を出力表示信
号のｋＨｚ単位の水平走査周波数とし、「ｖＨ」欄の数値を出力表示信号のＨｚ
単位の垂直同期周波数とし、「クロック」欄の数値をＭＨｚ単位のデータ出力ク
ロック（ｆＨ×（水平解像度）×定数により算出される。）とする以下の表に基
づいて、初期表示信号の解像度を変換する。これらの具体例において、定数は、
約１．３５である。
【００１４】
【表５】
【００１５】 更に、他の具体例において、変換器は、以下の表に基づいて初期表示信号の解
像度を変換する。ここでは、「クロック」を算出するための定数を約１．３６と
する。
【００１６】
【表６】
【００１７】 本発明は、上述の単一水平走査レンジモニタ装置の構成要素により実行される
処理ステップを有する適応化方法を提供する。
【００１８】 好ましい実施の形態の詳細な説明 本発明の第１の実施例においては、ＦＩＧ．５に示すように、ＰＣ３６は、デ
ジタル表示データトランスミッタとして機能するデジタルビデオインタフェース
ボード３８を備える。トランスミッタは、トランジションミニマイズドディファ
レンシャルスケーリング（transition-minimized differential scaling：ＴＭ
ＤＳ）トランスミッタ、ローボルテージディファレンシャルシグナリング（low
voltage differential signaling：ＬＶＤＳ）トランスミッタ、ローボルテージ
ディファレンシャルシグナリングディスプレイインタフェース（low voltage di
fferential signaling display interface：ＬＤＩ）トランスミッタ又はギガビ
ットビデオインタフェース（gigabit video interface：ＧＶＩＦ）トランスミ
ッタの１つである。ＰＣ３６は、解像度、ｆＨ（水平走査周波数）及びｆＶ（垂
直走査周波数）に関するトランスミッタのフォーマットに基づいてデジタル表示
データを出力する。好ましい実施例においては、このトランスミッタとして、符
号化されたＲＧＢビデオ表示データを送信するジェネシスマイクロチップ社（Ge
nesis Microchip Inc.）により製造されたＴＭＤＳトランスミッタを用いる。
【００１９】 ＰＣ３６からのデジタルデータは、接続ケーブル等を介して単一走査周波数Ｃ
ＲＴ（以下、単にＣＲＴモニタという。）モニタ２２に供給される。ＣＲＴモニ
タ２２においては、トランスミッタ３８に対応するレシーバ４０がＰＣ３６から
供給される入力表示データを受信する。すなわち、レシーバ４０は、対応するＴ
ＭＤＳ、ＬＶＤＳ、ＬＤＩ又はＧＶＩＦレシーバである。この具体例では、レシ
ーバ４０として、シリコンイメージ社（Sillicon Image）により製造された型式
番号Ｓｉｌ１５１を使用している。レシーバ４０は、ＣＲＴモニタ２２内のスケ
ーリングエンジン４２に受信デジタル表示データを出力する。
【００２０】 このスケーリングエンジン４２は、ＰＣ３６によって出力され、レシーバ４０
によって受信されたデジタル表示信号に対し、ＦＩＧ．９Ａに示す表に基づく変
換処理を実行する。例えば、スケーリングエンジン４２は、元の解像度が６４０
×４８０画素の表示信号を変換して、水平走査周波数（ｆＨ）が８０ｋＨｚ、垂
直走査周波数（ｆＶ）が７９．９Ｈｚで解像度が１４００×９６０画素のデジタ
ル表示信号を出力する。データ出力クロックの周波数は、１５１．６８ＭＨｚで
ある。また、表示信号の元の解像度が１０２４×７６８画素である場合、スケー
リングエンジン４２は、これらの信号を、ｆＨが８０ｋＨｚ、ｆＶが９８．９Ｈ
ｚで解像度が１４００×７６８画素のデジタル表示信号に変換する。この実施例
では、出力デジタル表示信号の水平解像度は、初期の表示データの水平解像度に
かかわらず、１４００画素で一定である。
【００２１】 スケーリングエンジン４２は、米国特許第５，６０２，５９９号に開示され、
１９９９年、ＣＡ９５１３１、カリフォルニア州サンホセコンコースディーアー
ル（Concourse Dr., San Jose CA 95131）のジェネシスマイクロチップ社（Gebe
sis Microchip Inc.）により製造されている型式番号ｇｍＺ１、ｇｍＺ２、ｇｍ
Ｚ３、ｇｍＺｄ１又はｇｍＺＲＸ１の集積回路チップにより実現することができ
る。或いは、スケーリングエンジン４２は、特別にプログラミングされたマイク
ロコンピュータとして実現してもよい。
【００２２】 スケーリングエンジン４２は、ＣＲＴモニタ２２内に設けられたオンボードメ
モリ又はメモリ４４を用いて変換処理を行う。例えば、このメモリは、ダイナミ
ックランダムアクセスメモリ（dynamic random access memory：以下、ＤＲＡＭ
という。）であってもよい。スケーリングエンジン４２からのデジタル表示信号
出力は、Ｄ／Ａ変換器（実際には、各色用のＤ／Ａ変換器に分離されている）に
よって変換され、単一走査ＣＲＴモニタ２２上に表示される。
【００２３】 ここで、ＦＩＧ．５に示す実施例のより具体的な構成をＦＩＧ．６に示す。こ
の好ましい具体例において、ＰＣ３６が有するデジタルビデオインタフェースボ
ード３８は、ＴＭＤＳトランスミッタ４８である。ＴＭＤＳフォーマットのデジ
タルＲＧＢ信号は、ケーブル又は他の種類の接続を介して、ＣＲＴモニタ２２内
のＴＭＤＳレシーバ５０に供給される。適切なレシーバの１つとしては、例えば
、ジェネシスマイクロチップ社製の型式番号ｇｍＺＲＸ１がある。ＴＭＤＳレシ
ーバ５０は、初期の表示信号を、８ビットのデジタルＲＧＢ信号としてスケーリ
ングチップ４４に供給する。スケーリングチップ４４内のマイクロプロセッサ５
２は、必要なタイミング信号を生成するとともに、スケーリングのための演算処
理を行う。
【００２４】 スケーリングチップ４４は、ＲＧＢ信号用の独立したメモリプレーン（memory plane）を有するフレームメモリ４２にデジタル表示データを書き込む。各メモ
リプレーンは、実行される解像度変換に応じて、例えば１０２４×７６個の８ビ
ットカラー「ワード」を有する。それぞれがＲＧＢ信号に対して８ビットのカラ
ーワード形式を有するスケーリングチップ４４からの出力デジタル表示データは
、ＦＩＧ．９Ａに示す変換テーブルに基づく解像度に変換され、それぞれＤ／Ａ
変換器４６Ｒ、４６Ｇ、４６Ｂに供給される。Ｄ／Ａ変換器４６Ｒ、４６Ｇ、４
６Ｂは、デジタル表示データをＲＧＢアナログ出力表示信号に変換し、ＣＲＴモ
ニタ２２に供給し、ＣＲＴモニタ２２は、このＲＧＢアナログ出力信号に基づい
て映像を表示する。
【００２５】 ここで、ＦＩＧ．７を参照して、発明の他の実施例について説明する。なお、
上述した実施例に共通である構成要素は、同じ参照番号を付して、それらの動作
の説明は省略する。この実施例において、ディスクリート回路（discrete circu
it）は、スケーリングチップ４４に代わるものである。ＴＭＤＳレシーバ５０か
ら出力された８ビットのＲＧＢ信号は、第１の切換スイッチ５４に供給される。
切換スイッチ５４は、各デジタルＲＧＢ信号を、第１のダイナミックＲＡＭ（Ｄ
ＲＡＭ）５８の入出力端子（I/O terminal）又は第２のＤＲＡＭ６０の入出力端
子に選択的に供給する。ＤＲＡＭ５８、６０は、フレームメモリを構成している
。第２の切換スイッチ５６は、ＤＲＡＭ５８、６０の入出力端子を、独立したＤ
／Ａ変換器４６Ｒ、４６Ｇ、４６ＢからなるＤ／Ａ変換器４６に接続し、Ｄ／Ａ
変換器４６は、アナログ表示信号をＣＲＴモニタ２２に供給する。
【００２６】 また、ＴＭＤＳレシーバ５０は、水平同期信号Ｈ.ＳＹＮＣ、垂直同期信号Ｖ.
ＳＹＮＣ及びＴＭＤクロック信号ＴＭＤＳＣＬＫを出力する。Ｈ.ＳＹＮＣ信号
及びＶ.ＳＹＮＣ信号は、解像度検出器６２に供給される。また、Ｖ.ＳＹＮＣ信
号は、ＴＭＤＳＣＬＫ信号と共に、第３の切換スイッチ６８に供給される。Ｖ.
ＳＹＮＣ信号は、更にセクタコントローラ７２に供給される。切換スイッチ６８
は、Ｖ.ＳＹＮＣ信号を、第１のアドレスカウンタコントローラ６４の入力端子
と第２のアドレスカウンタコントローラ６６の入力端子に交互に供給する。また
、切換スイッチ６８は、同時に、ＴＭＤＳＣＬＫを、第１のアドレスカウンタコ
ントローラ６４の他の入力端子と第２のアドレスカウンタコントローラ６６の他
の入力端子に交互に供給する。
【００２７】 アドレスカウンタコントローラ６４、６６は、それぞれＤＲＡＭ５８、６０の
アドレス線に接続され、表示データが格納されるとともに、読み出されるＤＲＡ
Ｍ５８、６０のアドレスを制御する。また、アドレスカウンタコントローラ６４
、６６は、第４の切換スイッチ７０に接続されている。水平同期信号発生器７８
は、８０ｋＨｚの（「ｆＨ」）Ｈ.ＳＹＮＣ信号を発生し、ＣＲＴモニタ２２、
フェーズロックループ（ＰＬＬ）回路７４、Ｄ／Ａ変換器４６、垂直同期信号発
生器８０、セクタコントローラ７２及び第４の切換スイッチ７０に供給する。Ｐ
ＬＬ回路７４は、水平走査周波数がｆＨのＨ.ＳＹＮＣ信号が供給され、ｆＨと
解像度乗算器回路７６からの乗数の積に等しい周波数のデータ出力クロック信号
（ＲｅａｄＣＬＫ）を出力する。乗数は、表示出力信号の水平解像度と水平帰線
期間を加えたものに等しい。この具体例では、ＲｅａｄＣＬＫ＝ｆＨ×（水平解
像度）ｘ（定数）である。ＲｅａｄＣＬＫ信号は、切換スイッチ７０及びＤ／Ａ
変換器４６に供給される。なお、垂直同期信号発生器８０には、解像度検出器６
２の出力が供給される。ＦＩＧ．９Ｂに示すように、垂直同期信号発生器８０は
、初期の表示信号の検出された解像度に応じて、ＣＲＴモニタ２２に対するその
出力Ｖ.ＳＹＮＣ信号の周波数ｆＶを変更する。
【００２８】 セクタコントローラ７２は、切換スイッチ５４、５６、６８、７０の動作を制
御する。動作において、切換スイッチ５４、５６は、第１のマルチプレクサとし
て互いに同期して動作し、切換スイッチ５４は、書き込む入力表示信号をＤＲＡ
Ｍ５８に供給するように接続され、切換スイッチ５６は、格納された表示信号を
Ｄ／Ａ変換器４６を介してＤＲＡＭ６０からＣＲＴモニタ２２に読み出すように
接続される。切換スイッチ６８、７０は、第２のマルチプレクサを構成しており
、セクタコントローラ７２は、切換スイッチ６８と切換スイッチ７０、切換スイ
ッチ５４と切換スイッチ５６とが互いに同期して動作するように制御し、切換ス
イッチ５４は、表示データをＤＲＡＭ５８に書き込むように接続され、切換スイ
ッチ５６は、ＤＲＡＭ６０から表示データを読み出すように接続され、切換スイ
ッチ６８は、ＴＭＤＳレシーバ５０からのＴＭＤＳＣＬＫ及びＶ.ＳＹＮＣ信号
をアドレスカウンタコントローラ６４に供給するように接続される。同時に、セ
クタコントローラ７２は、ＰＬＬ回路７４からのＲｅａｄＣＬＫ信号及び水平同
期信号発生器７８からのＨ.ＳＹＮＣ信号をアドレスカウンタコントローラ６６
に供給するように切換スイッチ７０を制御する。
【００２９】 また、セクタコントローラ７２は、切換スイッチ５４、５６、６８、７０の接
続が同時に、それぞれ２つのＤＲＡＭ５８、６０及びアドレスカウンタコントロ
ーラ６４、６６の他方に接続されるように切換スイッチ５４、５６、６８、７０
を制御する。このように、ＴＭＤＳレシーバ５０からの受信デジタル表示データ
の第１のセットは１の解像度及び周波数のセットでＤＲＡＭ５８に書き込まれ、
これに対して、受信デジタル表示データの第２セットが異なる解像度及び周波数
のセットでＤＲＡＭ６０から読み出される。そして、切換スイッチ５４、５６、
６８、７０の接続を同時に、それぞれ２つのＤＲＡＭ５８、６０の他方に接続さ
れるように変更することによって、処理が逆転され、表示データの第１セットが
、変換された解像度及び周波数でＤＲＡＭ５８から読み出され、これに対して、
ＴＭＤＳレシーバ５０からの受信表示データの第３のセットが、ＤＲＡＭ６０に
格納される。
【００３０】 ここで、ＦＩＧ．８を参照して、ＤＲＡＭ５８及び６０の読出及び書込処理の
タイミングについて、更に詳細に説明する。ＦＩＧ．８に示すように、ＴＭＤＳ
レシーバ５０から受信された入力表示データのフレームメモリであるＤＲＡＭ５
８、６０への書込は、ＴＭＤＳレシーバ５０からの６０ＨｚのＶ.ＳＹＮＣ信号
によって制御される。ＦＩＧ．８において、これはＤＲＡＭ５６に対する第１の
「入力」期間８２によって示される。ＤＲＡＭ５８、６０からＣＲＴモニタ２２
へのデータの読出は、垂直同期信号発生器８０からの９８．９ＨｚのＶ.ＳＹＮ
Ｃ信号に同期している。これは、表示データがＤＲＡＭ６０から読み出される出
力期間８４によって示される。ＤＲＡＭ５８に格納されている表示データは、次
に、期間８６で読み出される。なお、ここで使用される特定のｆＨ及びｆＶの値
は、例示的に示したものに過ぎず、他の値を用いてもよい。
【００３１】 ＤＲＡＭ５８、６０のうちの１つに格納されている全ての表示データは、２つ
の９８．９ ＨｚのＶ.ＳＹＮＣ期間で読み出すことができるが、この読出所要
時間よりＤＲＡＭ５８、６０への書込所要時間の方が短い。したがって、ＦＩＧ
．８に示す出力期間８４の所要時間は、入力期間８２の所要時間よりも長い。こ
のように、データ書込期間とデータ読出期間の所要時間は等しくないので、第１
のデータの読出／書込サイクルの後、同じメモリに対する読出動作と書込動作が
オーバーラップする期間が生じる可能性がある。例えば、ＤＲＡＭのうちの１つ
から、他のＤＲＡＭへの全てのデータが入力される前に、全ての表示データの読
出が完了することがある。この場合、データが読み出されているＤＲＡＭは、単
純に読出を繰り返し、同じデータを再表示する。この処理は、期間９０及び期間
９２に対応する。
【００３２】 期間８６の後、例えば、期間９０における３つの連続する９８．９ ＨｚのＶ
.ＳＹＮＣ期間のうちの最初の２つのＶ.ＳＹＮＣにおいて、表示データがＤＲＡ
Ｍ６０から読み出される。ＤＲＡＭ５８には、ＴＭＤＳレシーバ５０からのＶ.
ＳＹＮＣのタイミングでデータが書き込まれているので、ＤＲＡＭ５８への受信
表示データの書込は、期間９０が開始してから２つ以上の９８．９ ＨｚのＶ.
ＳＹＮＣ期間が経過するまで、完了しない。換言すると、全ての表示データは、
ＤＲＡＭ５８へのデータ書込の処理が期間９２の間で完了する前に、ＤＲＡＭ６
０から読み出される。したがって、ＤＲＡＭ５８においては、この時点でデータ
が読み出される準備ができていない。このため、期間９０の第１の部分の間にＤ
ＲＡＭ６０から表示データを一旦読み出し、期間９０の最後の９８．９ Ｈｚの
Ｖ.ＳＹＮＣ期間９４において、同じ表示データを再び読み出す。このように、
同じ表示データを繰り返し表示しても、ＣＲＴモニタ２２のユーザが違和感を抱
くことはない。この処理は、各表示データの読出／書込サイクル毎に繰り返され
る。
【００３３】 上述の実施例では、スケーリングエンジンをモニタ内に設けている。他の実施
例においては、スケーリングエンジンをＰＣ内に設けてもよい。ここで、ＦＩＧ
．１０を参照して、スケーリングエンジン３４が組み込まれたＰＣ３０を備える
本発明の第２の実施例について説明する。このスケーリングエンジン３４は、Ｐ
Ｃ３０の内部で、デジタル表示信号出力に対し、上述と同様の変換処理を実行し
、変換されたデジタル表示信号を、単一水平走査周波数ＣＲＴモニタ２２のＤ／
Ａ変換器２８に供給し、これにより、単一水平走査レンジＣＲＴモニタ２２に映
像が表示される。この変換処理は、例えば、ＦＩＧ．９Ａの条件に基づいて実行
することができる。ここで、ＣＲＴモニタ２２の水平走査周波数ｆＨは、この第
２の実施例では、８０ｋＨｚである。また、スケーリングエンジン３４は、米国
特許第５，６０２，５９９号に開示され、１９９９年、ＣＡ９５１３１、カリフ
ォルニア州サンホセコンコースディーアール（Concourse Dr., San Jose CA 951
31）のジェネシスマイクロチップ社（Gebesis Microchip Inc.）により製造され
ている型式番号ｇｍＺ１、ｇｍＺ２、ｇｍＺ３、ｇｍＺｄ１又はｇｍＺＲＸ１の
集積回路チップにより実現することができる。或いは、スケーリングエンジン３
４は、特別にプログラミングされたマイクロコンピュータとして実現してもよい
。更に、スケーリングエンジン３４は、ＦＩＧ．７に示す具体例と実質的に同様
の構成を有し、このＦＩＧ．７に示す具体例のＴＭＤＳレシーバ５０をＰＣ３０
のディスプレイアダプタに置き換えたものであってもよい。この具体例では、変
換処理は、ＦＩＧ．９Ｂに基づいて行われる。
【００３４】 以上、複数の異なるデジタル表示出力を有するパーソナルコンピュータに対し
て経済的且つ容易にインタフェースを行うことができる単一水平走査レンジＣＲ
Ｔモニタ装置について説明した。
【００３５】 本発明を好ましい実施の形態により説明したが、本発明の趣旨及び範囲から逸
脱することなく、様々な変更及び修正が可能である。請求の範囲に示す構造、要
素、動作、及び機能的手段及びステップと均等なものは、特に明示されている他
の要素を組み合わせて実現されるあらゆる構造、要素、動作、及び機能的手段及
びステップを包含する。
【図面の簡単な説明】
【図１】 ＦＩＧ．１は、複数の走査周波数に対応するＣＲＴモニタを採用したモニタ装
置の第１の具体例を示すブロック図である。
【図２】 ＦＩＧ．２は、Ａ／Ｄ変換器を組み込んだＬＣＤモニタを採用したモニタ装置
の第２の具体例を示すブロック図である。
【図３】 ＦＩＧ．３は、単一走査ＣＲＴモニタを採用したモニタ装置の第３の具体例を
示すブロック図である。
【図４】 ＦＩＧ．４は、ＬＣＤモニタにデジタル出力表示信号を供給するためのスケー
リングエンジンをＰＣ内に組み込んだモニタ装置の第４の具体例を示すブロック
図である。
【図５】 デジタル表示信号レシーバ、メモリ、スケーリングエンジン及びＤ／Ａ変換器
を組み込んだＣＲＴ単一走査周波数モニタと、デジタル表示信号を出力するデジ
タルインタフェースビデオボードを組み込んだＰＣとを備える本発明の第１の実
施例のブロック図である。
【図６】 ＦＩＧ．６は、ＦＩＧ．５に示す構成のより詳細なブロック図である。
【図７】 ＦＩＧ．６は、ＦＩＧ．５に示す構成の変形例の詳細なブロック図である。
【図８】 ＦＩＧ．８は、ＦＩＧ．７に示す実施例におけるフレームメモリに対する読出
及び書込動作を説明するタイムチャートである。
【図９】 ＦＩＧ．９Ａ及びＦＩＧ．９Ｂは、本発明に基づく２つの異なる具体例におけ
る周波数及び解像度変換処理に用いられる変換表を示す図である。
【図１０】 ＦＩＧ．１０は、本発明の第２の実施例のブロック図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ， ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ， ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，Ｋ Ｅ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ Ｆターム(参考） 5C058 AA06 BA35 BB04 BB05 BB13 BB17 BB19 5C082 AA01 BC19 BD01 CA84 DA76 MM06 MM07

Claims (42)

    【特許請求の範囲】
  1. 【請求項１】 外部信号源から複数の入力解像度のうちの１つを有するデジタ
    ルフォーマットの初期表示信号が供給される単一水平走査レンジモニタ装置にお
    いて、 単一の水平走査周波数を有する陰極線管と、 上記初期表示信号が供給され、該初期表示信号の入力解像度を検出し、該初期
    表示信号を、複数の異なる垂直出力解像度から選択され、上記検出された初期表
    示信号の入力解像度に対応する垂直出力解像度と、上記陰極線管の単一の水平走
    査周波数とを有するデジタル出力表示信号に変換し、該デジタル出力表示信号を
    上記陰極線管に供給する変換器とを備える単一水平走査レンジモニタ装置。
  2. 【請求項２】 上記変換器は、フレームメモリを備えることを特徴とする請求
    項１記載の単一水平走査レンジモニタ装置。
  3. 【請求項３】 上記外部信号源は、上記初期表示信号をデジタルフォーマット
    で供給し、当該単一水平走査レンジモニタ装置は、上記初期表示信号を受信して
    、該初期表示信号を上記変換器に供給するレシーバを備えることを特徴とする請
    求項１記載の単一水平走査レンジモニタ装置。
  4. 【請求項４】 上記レシーバは、トランジションミニマイズドディファレンシ
    ャルスケーリング（ＴＭＤＳ）レシーバであることを特徴とする請求項３記載の
    単一水平走査レンジモニタ装置。
  5. 【請求項５】 上記レシーバは、ローボルテージディファレンシャルシグナリ
    ング（ＬＶＤＳ）レシーバであることを特徴とする請求項３記載の単一水平走査
    レンジモニタ装置。
  6. 【請求項６】 上記レシーバは、ローボルテージディファレンシャルシグナリ
    ングディスプレイインタフェース（ＬＤＩ）レシーバであることを特徴とする請
    求項３記載の単一水平走査レンジモニタ装置。
  7. 【請求項７】 上記レシーバは、ギガビットビデオインタフェース（ＧＶＩＦ
    ）レシーバであることを特徴とする請求項３記載の単一水平走査レンジモニタ装
    置。
  8. 【請求項８】 デジタル出力表示信号を対応するアナログ出力表示信号に変換
    するデジタル／アナログ変換器を備える請求項１記載の単一水平走査レンジモニ
    タ装置。
  9. 【請求項９】 上記初期表示信号及びデジタル出力表示信号は、赤、緑、青に
    対応する信号成分を含み、上記デジタル／アナログ変換器は、該各信号成分に対
    応する個別の変換器を備えることを特徴とする請求項８記載の単一水平走査レン
    ジモニタ装置。
  10. 【請求項１０】 上記変換器は、初期デジタル表示信号の水平解像度にかかわ
    らず、上記初期表示信号を所定の水平解像度の１つを有するデジタル出力表示信
    号に変換することを特徴とする請求項１記載の水平走査レンジモニタ装置。
  11. 【請求項１１】 上記変換器は、「入力」欄の数値を上記初期表示信号の画素
    解像度とし、「変換後」欄の数値を上記出力表示信号の画素解像度とし、「ｆＨ
    」欄の数値を上記出力表示信号のｋＨｚ単位の水平走査周波数とし、「ｖＨ」欄
    の数値を上記出力表示信号のＨｚ単位の垂直同期周波数とし、「クロック」欄の
    数値をＭＨｚ単位のデータ出力クロックとする以下の表に基づいて、初期表示信
    号の解像度を変換するスケーリング回路を備える請求項１記載の単一水平走査レ
    ンジモニタ装置。 【表１】
  12. 【請求項１２】 単一の水平走査周波数を有するモニタと、 外部信号源から、入力解像度、クロック信号、水平同期信号、垂直同期信号の
    うちの１つの入力情報を含むデジタルフォーマットの初期表示信号が入力される
    表示データ入力回路と、 上記表示データ入力回路から上記初期表示信号と、水平同期信号及び垂直同期
    信号とが供給され、該初期表示信号の入力解像度を検出し、該初期表示信号を、
    複数の異なる垂直出力解像度から選択され、上記検出された初期表示信号の入力
    解像度に対応する垂直出力解像度と、上記モニタの単一の水平走査周波数とを有
    するデジタル出力表示信号に変換し、該デジタル出力表示信号を上記モニタに供
    給する変換器とを備える単一水平走査レンジモニタ装置において、 上記変換器は、 フレームメモリと、 上記初期表示信号の解像度を検出し、解像度検出信号を出力する解像度検出器
    と、 上記表示データ入力回路、上記フレームメモリ及び上記モニタの間に設けられ
    、上記初期表示信号の上記フレームメモリへの書込と、上記フレームメモリから
    上記モニタへのデジタル表示出力信号の読出とを切り換える第１のマルチプレク
    サと、 データを書き込むための上記フレームメモリのアドレス及びデータを読み出す
    ための上記フレームメモリのアドレスを制御するアドレスカウンタコントローラ
    と、 上記初期表示信号の検出された解像度の関数として、複数の垂直同期周波数の
    うちのから選択された１つの垂直同期周波数に基づいて垂直同期パルスを発生す
    る垂直同期パルス発生器と、 上記単一の水平走査周波数に基づいて水平同期パルスを発生する水平同期パル
    ス発生器と、 上記単一の水平走査周波数及び上記デジタル表示出力信号の水平解像度の関数
    として、データ出力クロック信号を発生するデータ出力クロック信号発生器と、 上記表示データ入力回路のクロック出力端子、上記データ出力クロック信号発
    生器、及び上記水平同期パルス発生器の間に設けられ、上記表示データ入力回路
    からの水平同期信号及びクロック信号の組み合わせ又は上記クロック信号発生器
    からのデータ出力クロック信号及び上記水平同期パルス発生器からの水平同期パ
    ルスの組み合わせを上記アドレスカウンタコントローラに選択的に供給する第２
    のマルチプレクサと、 上記第１のマルチプレクサ及び第２のマルチプレクサを同期させて制御し、交
    互に、初期解像度及び走査周波数にて上記初期表示データを上記フレームメモリ
    に書き込み、上記モニタの要求に整合する上記初期表示データと異なる解像度及
    び走査周波数にて上記フレームメモリから上記デジタル出力表示信号を読み出す
    セクタコントローラとを備える単一水平走査レンジモニタ装置。
  13. 【請求項１３】 上記変換器は、上記モニタ内に設けられていることを特徴と
    する請求項１２記載の単一水平走査レンジモニタ装置。
  14. 【請求項１４】 上記変換器は、上記外部信号源内に設けられていることを特
    徴とする請求項１２記載の単一水平走査レンジモニタ装置。
  15. 【請求項１５】 上記モニタは、陰極線管であることを特徴とする請求項１２
    記載の単一水平走査レンジモニタ装置。
  16. 【請求項１６】 上記セクタコントローラは、上記表示データ入力回路から垂
    直同期信号を受け取り、上記水平同期パルス発生器から水平同期パルス受け取る
    ことを特徴とする請求項１２記載の単一水平走査レンジモニタ装置。
  17. 【請求項１７】 上記解像度検出器は、上記表示データ入力回路から水平同期
    信号及び垂直同期信号を受け取ることを特徴とする請求項１２記載の単一水平走
    査レンジモニタ装置。
  18. 【請求項１８】 上記外部信号源は、上記初期表示信号をデジタルフォーマッ
    トで送信するトランスミッタを備え、上記表示データ入力回路は、上記初期表示
    信号を受信し、該初期表示信号を上記変換器に供給するレシーバを備えることを
    特徴とする請求項１２記載の単一水平走査レンジモニタ装置。
  19. 【請求項１９】 上記レシーバは、トランジションミニマイズドディファレン
    シャルスケーリング（ＴＭＤＳ）クロック信号を上記表示データ入力回路のクロ
    ック出力端子に出力することを特徴とする請求項１８記載の単一水平走査レンジ
    モニタ装置。
  20. 【請求項２０】 上記フレームメモリは、交互に書込及び読出が行われる少な
    くとも２つのメモリバンクと、上記メモリバンクへのデータの書込及び上記メモ
    リバンクからのデータの読出を交互に行う一対のアドレスコントローラとを備え
    ることを特徴とする請求項１２記載の単一水平走査レンジモニタ装置。
  21. 【請求項２１】 上記データ出力クロック信号発生器は、上記水平同期パルス
    と、所定の単一の水平解像度の関数である乗算係数とが供給される位相ロックル
    ープ回路（ＰＬＬ）を備え、単一の水平走査周波数と上記乗算係数との積に等し
    い周波数を有するデータ出力クロック信号を発生することを特徴とする請求項１
    ２記載の単一水平走査レンジモニタ装置。
  22. 【請求項２２】 上記水平同期パルス発生器は、８０ｋＨｚの周波数を有する
    水平同期パルスを発生することを特徴とする請求項１２記載の単一水平走査レン
    ジモニタ装置。
  23. 【請求項２３】 上記垂直同期パルス発生器は、検出された解像度に応じて、
    ７９．９Ｈｚ、９５．１Ｈｚ、１２４．８Ｈｚ、９８．９Ｈｚ、８８．４Ｈｚ、
    及び７５．１Ｈｚから選択された周波数を有する垂直同期パルスを発生すること
    を特徴とする請求項１２記載の単一水平走査レンジモニタ装置。
  24. 【請求項２４】 上記変換器は、「入力」欄の数値を上記初期表示信号の画素
    解像度とし、「変換後」欄の数値を上記出力表示信号の画素解像度とし、「ｆＨ
    」欄の数値を上記出力表示信号のｋＨｚ単位の水平走査周波数とし、「ｖＨ」欄
    の数値を上記出力表示信号のＨｚ単位の垂直同期周波数とし、「クロック」欄の
    数値をＭＨｚ単位のデータ出力クロックとする以下の表に基づいて、初期表示信
    号の解像度を変換することを特徴とする請求項１２記載の単一水平走査レンジモ
    ニタ装置。 【表２】
  25. 【請求項２５】 コンピュータにより生成された複数の入力解像度のうちの１
    つを有するデジタルフォーマットの初期表示信号を受け取り、単一の水平走査周
    波数を有する単一水平走査レンジモニタに表示するために該初期表示信号を適応
    化する適応化方法において、 上記初期表示信号の入力解像度を検出する検出ステップと、 上記初期表示信号を、複数の異なる垂直出力解像度から選択され、上記検出さ
    れた初期表示信号の入力解像度に対応する垂直出力解像度と、上記陰極線管の単
    一の水平走査周波数とを有するデジタル出力表示信号に変換する変換ステップと
    、 上記デジタル出力表示信号を上記単一水平走査レンジモニタに供給して表示さ
    せる供給ステップとを有する適応化方法。
  26. 【請求項２６】 上記変換ステップは、初期デジタル表示信号の水平解像度に
    かかわらず、上記初期表示信号を所定の水平解像度の１つを有するデジタル出力
    表示信号に変換するステップを有することを特徴とする請求項２５記載の適応化
    方法。
  27. 【請求項２７】 上記変換ステップは、フレームメモリにデータを書き込み及
    びフレームメモリからデータを読み出すステップを有することを特徴とする請求
    項２５記載の適応化方法。
  28. 【請求項２８】 上記コンピュータから上記初期表示信号を受信する受信ステ
    ップを有する請求項２５記載の適応化方法。
  29. 【請求項２９】 上記受信ステップは、トランジションミニマイズドディファ
    レンシャルスケーリング（ＴＭＤＳ）処理を行うステップを有することを特徴と
    する請求項２８記載の適応化方法。
  30. 【請求項３０】 上記受信ステップは、ローボルテージディファレンシャルシ
    グナリング（ＬＶＤＳ）処理を行うステップを有することを特徴とする請求項２
    ８記載の適応化方法。
  31. 【請求項３１】 上記受信ステップは、ローボルテージディファレンシャルシ
    グナリングディスプレイインタフェース（ＬＤＩ）処理を行うステップを有する
    ことを特徴とする請求項２８記載の適応化方法。
  32. 【請求項３２】 上記受信ステップは、ギガビットビデオインタフェース（Ｇ
    ＶＩＦ）処理を行うステップを有することを特徴とする請求項２８記載の適応化
    方法。
  33. 【請求項３３】 上記デジタル出力表示信号を対応するアナログ出力表示信号
    に変換するデジタル／アナログ変換ステップを有する請求項２５記載の適応化方
    法。
  34. 【請求項３４】 上記初期表示信号及びデジタル出力表示信号は、赤、緑、青
    に対応する信号成分を含み、上記デジタル／アナログ変換ステップは、該各信号
    成分に対応して個別に変換を行うことを特徴とする請求項３３記載の適応化方法
    。
  35. 【請求項３５】 上記変換ステップは、「入力」欄の数値を上記初期表示信号
    の画素解像度とし、「変換後」欄の数値を上記出力表示信号の画素解像度とし、
    「ｆＨ」欄の数値を上記出力表示信号のｋＨｚ単位の水平走査周波数とし、「ｖ
    Ｈ」欄の数値を上記出力表示信号のＨｚ単位の垂直同期周波数とし、「クロック
    」欄の数値をＭＨｚ単位のデータ出力クロックとする以下の表に基づいて、初期
    表示信号の解像度を変換するスケーリングステップを有することを特徴とする請
    求項２５記載の適応化方法。 【表３】
  36. 【請求項３６】 コンピュータにより生成された複数の入力解像度のうちの１
    つを有するデジタルフォーマットの初期表示信号を受け取り、単一の水平走査周
    波数を有する単一水平走査レンジモニタに表示するために該初期表示信号を適応
    化する適応化方法において、 上記初期表示信号を受信し、該初期表示信号を入力解像度、クロック信号、水
    平同期信号、垂直同期信号のうちの１つとともに出力する受信ステップと、 上記初期表示信号の入力解像度を検出する検出ステップと、 上記初期表示信号を、複数の異なる垂直出力解像度から選択され、上記検出さ
    れた初期表示信号の入力解像度に対応する垂直出力解像度と、上記モニタの単一
    の水平走査周波数とを有するデジタル出力表示信号に変換する変換ステップと、 上記デジタル出力表示信号を上記モニタに供給する供給ステップとを有し、 上記変換ステップは、上記初期表示信号を交互にフレームメモリに書き込み及
    びフレームメモリから読み出すステップと、 アドレスカウンタコントローラにより、上記フレームメモリにデータを書き込
    むためのアドレス及び上記フレームメモリからデータを読み出すためのアドレス
    を制御するステップと、 上記初期表示信号の検出された解像度の関数として、複数の垂直同期周波数の
    うちのから選択された１つの垂直同期周波数に基づいて垂直同期パルスを発生す
    る垂直同期パルス発生ステップと、 上記単一の水平走査周波数に基づいて水平同期パルスを発生する水平同期パル
    ス発生ステップと、 データ出力クロック信号を発生するデータ出力クロック信号発生ステップと、
    上記初期表示データを発生するステップからの水平同期信号及びクロック信号の
    組み合わせ又は上記データ出力クロック信号発生ステップからのデータ出力クロ
    ック信号及び上記水平同期パルス発生ステップからの水平同期パルスの組み合わ
    せを上記アドレスカウンタコントローラに選択的に供給し、交互に、初期解像度
    及び走査周波数にて上記初期表示データを上記フレームメモリに書き込み、上記
    モニタの要求に整合する上記初期表示データと異なる解像度及び走査周波数にて
    上記フレームメモリから上記デジタル出力表示信号を読み出して上記単一水平走
    査レンジモニタに供給するステップを有する適応化方法。
  37. 【請求項３７】 上記単一水平走査レンジモニタは、陰極線管であることを特
    徴とする請求項３６記載の適応化方法。
  38. 【請求項３８】 上記受信ステップからのクロック信号は、トランジションミ
    ニマイズドディファレンシャルスケーリング（ＴＭＤＳ）クロック信号であるこ
    とを特徴とする請求項３６記載の適応化方法。
  39. 【請求項３９】 上記フレームメモリは、交互に書込及び読出が行われる少な
    くとも２つのメモリバンクを備えることを特徴とする請求項３６記載の適応化方
    法。
  40. 【請求項４０】 上記水平同期パルス発生ステップは、８０ｋＨｚの周波数を
    有する水平同期パルスを発生することを特徴とする請求項３６記載の適応化方法
    。
  41. 【請求項４１】 上記垂直同期パルス発生ステップは、検出された解像度に応
    じて、７９．９Ｈｚ、９５．１Ｈｚ、１２４．８Ｈｚ、９８．９Ｈｚ、８８．４
    Ｈｚ、及び７５．１Ｈｚから選択された周波数を有する垂直同期パルスを発生す
    ることを特徴とする請求項３６記載の適応化方法。
  42. 【請求項４２】 上記変換ステップは、「入力」欄の数値を上記初期表示信号
    の画素解像度とし、「変換後」欄の数値を上記出力表示信号の画素解像度とし、
    「ｆＨ」欄の数値を上記出力表示信号のｋＨｚ単位の水平走査周波数とし、「ｖ
    Ｈ」欄の数値を上記出力表示信号のＨｚ単位の垂直同期周波数とし、「クロック
    」欄の数値をＭＨｚ単位のデータ出力クロックとする以下の表に基づいて、初期
    表示信号の解像度を変換することを特徴とする請求項３６記載の適応化方法。 【表４】
JP2001532524A 1999-10-21 2000-10-23 単一水平走査レンジ陰極線管モニタ装置 Expired - Fee Related JP4477274B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/422,484 1999-10-21
US09/422,484 US6313813B1 (en) 1999-10-21 1999-10-21 Single horizontal scan range CRT monitor
PCT/US2000/029209 WO2001029811A1 (en) 1999-10-21 2000-10-23 Single horizontal scan range crt monitor

Publications (2)

Publication Number Publication Date
JP2003512652A true JP2003512652A (ja) 2003-04-02
JP4477274B2 JP4477274B2 (ja) 2010-06-09

Family

ID=23675093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001532524A Expired - Fee Related JP4477274B2 (ja) 1999-10-21 2000-10-23 単一水平走査レンジ陰極線管モニタ装置

Country Status (7)

Country Link
US (2) US6313813B1 (ja)
EP (1) EP1222650B1 (ja)
JP (1) JP4477274B2 (ja)
KR (1) KR20020062292A (ja)
AU (1) AU1225801A (ja)
CA (1) CA2387072C (ja)
WO (1) WO2001029811A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099516A (ja) * 2003-09-25 2005-04-14 Sony Corp 画像処理回路および画像表示装置
WO2006100873A1 (ja) * 2005-03-22 2006-09-28 Mitsubishi Denki Kabushiki Kaisha デジタル映像伝送装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000023063A (ja) * 1998-06-26 2000-01-21 Sony Corp 映像再生装置及び再生方法
JP2001034245A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 画像表示制御システム、画像信号発生装置および画像表示装置
JP2001175231A (ja) * 1999-12-17 2001-06-29 Sony Corp 同期周波数の変換回路
US6845450B1 (en) * 2000-02-25 2005-01-18 Genesis Microchip Inc. Display unit storing and using a cryptography key
JP2001320680A (ja) * 2000-05-09 2001-11-16 Sony Corp 信号処理装置および方法
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置
KR20040029052A (ko) * 2001-08-27 2004-04-03 코닌클리케 필립스 일렉트로닉스 엔.브이. 컴퓨터 시스템 디바이스용 처리 모듈
KR100418703B1 (ko) 2001-08-29 2004-02-11 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR100429993B1 (ko) * 2001-09-12 2004-05-03 엘지전자 주식회사 영상처리기의 시스템클럭신호 보상 방법 및 장치
US7012610B2 (en) * 2002-01-04 2006-03-14 Ati Technologies, Inc. Portable device for providing dual display and method thereof
JP2004086146A (ja) * 2002-06-27 2004-03-18 Fujitsu Display Technologies Corp 液晶表示装置の駆動方法及び駆動制御回路、及びそれを備えた液晶表示装置
KR100754647B1 (ko) * 2002-09-17 2007-09-05 삼성전자주식회사 휴대단말기의 텔레비전 영상신호 표시장치 및 방법
KR100492532B1 (ko) * 2002-10-24 2005-06-02 엘지전자 주식회사 디지털 인터페이스의 디스플레이 포맷절환방법
KR100494713B1 (ko) * 2003-03-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치
US20070201833A1 (en) * 2006-02-17 2007-08-30 Apple Inc. Interface for defining aperture
US20080129751A1 (en) * 2006-12-04 2008-06-05 George Lyons Smart Blanking Graphics Controller, Device Having Same, And Method
KR101367134B1 (ko) * 2007-01-04 2014-03-14 삼성디스플레이 주식회사 표시 장치의 구동 장치
KR101431543B1 (ko) * 2008-01-21 2014-08-21 삼성전자주식회사 영상 부호화/복호화 장치 및 방법
JP6843550B2 (ja) * 2016-08-19 2021-03-17 シナプティクス・ジャパン合同会社 表示ドライバ及び表示装置

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058835A (en) 1974-11-08 1977-11-15 Westinghouse Electric Corporation Scan conversion apparatus
JPS56156872A (en) * 1980-05-08 1981-12-03 Hitachi Ltd Character display unit
US4504852A (en) 1982-09-10 1985-03-12 Beehler, Pavitt, Siegemund, Jagger & Martella Method and apparatus for video standard conversion
US4673929A (en) * 1984-04-16 1987-06-16 Gould Inc. Circuit for processing digital image data in a high resolution raster display system
US4646151A (en) * 1985-02-01 1987-02-24 General Electric Company Television frame synchronizer with independently controllable input/output rates
US5159683A (en) 1986-07-29 1992-10-27 Western Digital Corporation Graphics controller adapted to automatically sense the type of connected video monitor and configure the control and display signals supplied to the monitor accordingly
US4716460A (en) * 1986-10-08 1987-12-29 Sperry Corporation Display refresh memory apparatus utilizing one half frame updating
US4918436A (en) 1987-06-01 1990-04-17 Chips And Technology, Inc. High resolution graphics system
US4888795A (en) * 1987-06-30 1989-12-19 Nec Corporation Videotelephone apparatus for transmitting high and low resolution video signals over telephone exchange lines
JP2892009B2 (ja) 1988-05-28 1999-05-17 株式会社東芝 表示制御方式
US6331862B1 (en) * 1988-07-06 2001-12-18 Lg Philips Lcd Co., Ltd. Image expansion display and driver
US5050102A (en) * 1989-04-28 1991-09-17 Sun Microsystems, Inc. Apparatus for rapidly switching between output display frames using a shared frame gentification memory
JPH0362090A (ja) 1989-07-31 1991-03-18 Toshiba Corp フラットパネル表示制御回路
KR910006834A (ko) 1989-09-29 1991-04-30 아오이 죠이치 전원회로의 제조건에 의해 휘도를 변경시킬수 있는 디스플레이 제어장치
US5189401A (en) 1991-06-14 1993-02-23 Unisys Corporation AX and EGA video display apparatus utilizing a VGA monitor
US5488389A (en) * 1991-09-25 1996-01-30 Sharp Kabushiki Kaisha Display device
KR940008811B1 (ko) * 1991-10-17 1994-09-26 삼성전자 주식회사 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법
JPH05303348A (ja) 1992-04-24 1993-11-16 Nec Eng Ltd Ｌｃｄビデオ信号インタフェース装置
US5289277A (en) * 1992-11-05 1994-02-22 Zenith Electronics Corp. High definition television signal format converter
JP3527259B2 (ja) * 1993-04-12 2004-05-17 松下電器産業株式会社 映像信号処理装置及び処理方法
KR950012664B1 (ko) * 1993-08-18 1995-10-19 엘지전자주식회사 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
JP3048812B2 (ja) 1993-12-15 2000-06-05 三菱電機株式会社 ディスプレイモニタ
EP0665527B1 (en) 1994-01-28 1999-05-06 Sun Microsystems, Inc. Flat panel display interface for a high resolution computer graphics system
US5812210A (en) 1994-02-01 1998-09-22 Hitachi, Ltd. Display apparatus
US5446496A (en) * 1994-03-31 1995-08-29 Hewlett-Packard Company Frame rate conversion with asynchronous pixel clocks
JP3123358B2 (ja) * 1994-09-02 2001-01-09 株式会社日立製作所 ディスプレイ装置
US6014126A (en) 1994-09-19 2000-01-11 Sharp Kabushiki Kaisha Electronic equipment and liquid crystal display
US5978041A (en) * 1994-10-24 1999-11-02 Hitachi, Ltd. Image display system
US6301299B1 (en) * 1994-10-28 2001-10-09 Matsushita Electric Industrial Co., Ltd. Memory controller for an ATSC video decoder
US5796442A (en) * 1994-11-02 1998-08-18 Texas Instruments Incorporated Multi-format television reciever
JP3544022B2 (ja) * 1995-03-14 2004-07-21 キヤノン株式会社 表示装置用のデータ処理装置
JPH08278486A (ja) 1995-04-05 1996-10-22 Canon Inc 表示制御装置及び方法及び表示装置
US5867178A (en) 1995-05-08 1999-02-02 Apple Computer, Inc. Computer system for displaying video and graphic data with reduced memory bandwidth
US5986707A (en) * 1995-06-07 1999-11-16 Geshwind; David Michael Methods and devices for the creation of images employing variable-geometry pixels
JPH09128330A (ja) 1995-11-06 1997-05-16 Sony Corp 映像表示装置
US5710604A (en) * 1996-02-09 1998-01-20 Texas Instruments Incorporated Video memory device for color-sequential-type displays
KR0177111B1 (ko) * 1996-02-24 1999-05-01 김광호 Tv 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치
JPH10108143A (ja) * 1996-09-27 1998-04-24 Sony Corp 画像表示制御装置および方法
JP3742167B2 (ja) * 1996-12-18 2006-02-01 株式会社東芝 画像表示制御装置
US6356314B1 (en) * 1997-03-10 2002-03-12 Komatsu Ltd. Image synthesizing device and image conversion device for synthesizing and displaying an NTSC or other interlaced image in any region of a VCA or other non-interlaced image
US6177922B1 (en) 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
JP3020898B2 (ja) * 1997-07-22 2000-03-15 株式会社エイ・ティ・アール人間情報通信研究所 アフィンカメラ補正による三次元位置の線形推定方法
JPH1197124A (ja) 1997-09-22 1999-04-09 Japan Aviation Electron Ind Ltd 高速伝送方式及びコネクタ
US6118486A (en) 1997-09-26 2000-09-12 Sarnoff Corporation Synchronized multiple format video processing method and apparatus
US6057889A (en) * 1997-09-26 2000-05-02 Sarnoff Corporation Format-responsive video processing system
US6353460B1 (en) * 1997-09-30 2002-03-05 Matsushita Electric Industrial Co., Ltd. Television receiver, video signal processing device, image processing device and image processing method
US6069663A (en) * 1997-10-06 2000-05-30 Sony Corporation Auto-configuring television and television encoder for computer-style display input
US6226040B1 (en) * 1998-04-14 2001-05-01 Avermedia Technologies, Inc. (Taiwan Company) Apparatus for converting video signal
US6307543B1 (en) 1998-09-10 2001-10-23 Silicon Image, Inc. Bi-directional data transfer using two pair of differential lines as a single additional differential pair
US6411267B1 (en) * 1999-11-17 2002-06-25 Sony Corporation Monitor adjustment by data manipulation
US6550700B1 (en) * 2000-11-27 2003-04-22 The Quaker Oats Company Granular material test milling processes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099516A (ja) * 2003-09-25 2005-04-14 Sony Corp 画像処理回路および画像表示装置
WO2006100873A1 (ja) * 2005-03-22 2006-09-28 Mitsubishi Denki Kabushiki Kaisha デジタル映像伝送装置
JP2006267230A (ja) * 2005-03-22 2006-10-05 Mitsubishi Electric Corp デジタル映像伝送装置
US8462270B2 (en) 2005-03-22 2013-06-11 Mitsubishi Electric Corporation Digital image transmission apparatus for transmitting video signals having varied clock frequencies

Also Published As

Publication number Publication date
US6313813B1 (en) 2001-11-06
EP1222650B1 (en) 2017-07-26
CA2387072A1 (en) 2001-04-26
EP1222650A1 (en) 2002-07-17
KR20020062292A (ko) 2002-07-25
AU1225801A (en) 2001-04-30
CA2387072C (en) 2011-10-11
JP4477274B2 (ja) 2010-06-09
WO2001029811A1 (en) 2001-04-26
US6816131B2 (en) 2004-11-09
US20020030695A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP2003512652A (ja) 単一水平走査レンジ陰極線管モニタ装置
US5953074A (en) Video adapter circuit for detection of analog video scanning formats
US6078361A (en) Video adapter circuit for conversion of an analog video signal to a digital display image
EP0734011A2 (en) Field synchronization of independent frame buffers
EP0493882B1 (en) Bus interface circuit for a multimedia system
US6195079B1 (en) On-screen user interface for a video adapter circuit
EP0490502A2 (en) Analog image signal processor circuit for a multimedia system
EP0918278B1 (en) Circuit for simultaneous driving of liquid crystal display panel and television
JP3451722B2 (ja) 映像データ転送装置
US6300982B1 (en) Flat panel display apparatus and method having on-screen display function
MXPA00007414A (es) Dispositivo de visualizacion de imagen fuera de rango y metodo de monitoreo.
WO1998023094A2 (en) Adapter circuit for a flat panel display monitor
JP4183556B2 (ja) ディスプレイ装置及びマルチディスプレイシステム
JP2002244632A (ja) 情報処理装置および表示制御方法
JPH0968954A (ja) 液晶ディスプレイ付き座標入力装置
JP3484763B2 (ja) 映像データ転送装置およびコンピュータシステム
JPH06180571A (ja) 画像処理装置
JPH07160213A (ja) 画像表示システム
US20020113891A1 (en) Multi-frequency video encoder for high resolution support
JP3266108B2 (ja) 自動表示位置調整方式
JP3474104B2 (ja) スキャンコンバータ
JPH1023359A (ja) 表示装置
JP2001215937A (ja) 映像信号処理装置
EP1115104A1 (en) Image processor and image display
JPH11133939A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080521

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080521

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100311

R150 Certificate of patent or registration of utility model

Ref document number: 4477274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees