JPH10108143A - 画像表示制御装置および方法 - Google Patents

画像表示制御装置および方法

Info

Publication number
JPH10108143A
JPH10108143A JP8256836A JP25683696A JPH10108143A JP H10108143 A JPH10108143 A JP H10108143A JP 8256836 A JP8256836 A JP 8256836A JP 25683696 A JP25683696 A JP 25683696A JP H10108143 A JPH10108143 A JP H10108143A
Authority
JP
Japan
Prior art keywords
image
lines
pixel data
data
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP8256836A
Other languages
English (en)
Inventor
Toshihiko Kawai
利彦 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8256836A priority Critical patent/JPH10108143A/ja
Priority to TW86112842A priority patent/TW379504B/zh
Priority to US08/932,149 priority patent/US6144362A/en
Publication of JPH10108143A publication Critical patent/JPH10108143A/ja
Priority to US09/560,860 priority patent/US6958780B1/en
Abandoned legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4113—PC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/478—Supplemental services, e.g. displaying phone caller identification, shopping application
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/488—Data services, e.g. news ticker
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Abstract

(57)【要約】 （修正有） 【課題】 コンピュータグラフィックスの正方形の画素
の画像を、MPEG２画像の長方形の画素で、真円で表示さ
せる。 【解決手段】 グラフィックス処理部７５で生成され
た、６４０×４８０画素のデータのうち、２ライン分を
１Ｈバッファ１３１，１３２に保持させ、ライン変換処
理回路１３３で重み付け制御回路１１０より出力される
重み付け係数を乗算して、２本のラインから１本のライ
ンを生成し、６４０×４３２画素のデータとする。グラ
フィックス処理部からの垂直同期信号ａをディレイ回路
１０１で１４Ｈ分だけ遅延させて、MPEG２ビデオデコー
ダ７７の出力する垂直同期信号ｂと位相比較回路１０２
で位相比較させ、ａの垂直同期信号の発生タイミング
を、ｂの発生タイミングより１４Ｈ分だけ早くさせる。
これにより、処理回路１０５Ｂ内におけるライン変換処
理回路１３３の前段に設けるメモリの容量を２ライン分
だけとして、ライン変換処理を破綻無く実行できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像表示制御装置
および方法に関し、特に、正方形の画素で構成されるア
スペクト比の画像を長方形の画素で構成されるアスペク
ト比の画像として表示する場合に、真円率が１になるよ
うにして表示させるようにした、画像表示制御装置およ
び方法に関する。
【０００２】
【従来の技術】家庭用のテレビジョン受像機あるいはモ
ニタ（以下、このようなNTSC方式のテレビジョン信号を
表示するCRTディスプレイをＴＶモニタと称する）は、
ドットピッチが大きく、画面のリフレッシュレートが低
い（毎秒３０フレーム）ため、パーソナルコンピュータ
で生成したグラフィックス画像を表示しようとすると、
パーソナルコンピュータ用のディスプレイ（以下、ディ
スプレイモニタと称する）に較べて画像が粗くなり、適
切な画像を表示することが困難となる。
【０００３】しかしながら、例えば、リビングルームに
設置されたＴＶモニタに、パーソナルコンピュータで生
成されたグラフィックス画像を表示できるようにすれ
ば、テレビの画像とコンピュータグラフィックスの画像
とを、１台のモニタで楽しむことができる。そこで、従
来より、VGA/NTSCスキャンコンバータを用いて、パーソ
ナルコンピュータで生成されたグラフィックス画像をＴ
Ｖモニタに表示するようにしていた。このスキャンコン
バータは、パーソナルコンピュータから供給される画像
データをフレームメモリに一旦書き込み、次にテレビジ
ョン受像機の垂直同期周波数で、その画像データを読み
出した後、NTSCエンコーダでコンポジットビデオ信号に
変換した後、ＴＶモニタへ出力表示するものである。
【０００４】しかしながら、このように、スキャンコン
バータは、フレームメモリを内蔵しているため、パーソ
ナルコンピュータに組み込むと、パーソナルコンピュー
タ全体の製造コストが高くなるという問題があった。
【０００５】一方、パーソナルコンピュータにDVD(Digi
tal Versatile Disc)プレーヤを登載し、このDVDプレー
ヤで再生されたMPEG(Moving Picture Expert Group)２
のビットストリームをMPEG２デコーダでデコードして、
ＴＶモニタに表示する利用形態も考えられる。
【０００６】しかしながら、このような利用形態におい
て、MPEG２デコーダでデコードされた画像（以下、MPEG
２画像と称する）の上に、パーソナルコンピュータのグ
ラフィックスコントローラで生成したグラフィックス画
像をオーバーレイ表示すると、次のような問題が発生す
る。
【０００７】すなわち、現行テレビジョン方式における
コンポーネント信号のデジタル符号化規則は、ITU-R(In
ternational Telecommunication Union Radio Communic
ation Sector)勧告ITU-R BT.６０１として制定されてい
る。これは、輝度、色差のアナログ信号をデジタル信号
へ変換するときのサンプリング周波数、量子化レベルな
どを規定するものである。
【０００８】このITU-R BT.６０１においては、サンプ
リング周波数が１３．５MHz、１ライン（走査線）あた
りの輝度信号の有効画素数が７２０画素と規定されてい
る。一方、NTSC規格においては、１フレームを５２５本
のラインで構成することが規定され、そのうちの実際に
画面上に表示される有効ライン数は、約４８０本程度と
なっている。
【０００９】一方、国際標準ISO/ITC(International Or
ganization for Standardization/International Elect
rotechnical Commission)１３８１８であるMPEG２のMP@
ML(MainProfile@Main Level)では、７２０画素／ライ
ン、５７６ライン／フレーム、３０フレーム／秒と規定
されている。
【００１０】このように、MPEG２画像は、７２０×４８
０ドットの画素データにより構成されている。そしてMP
EG２デコーダからは、インタレーススキャン方式によ
り、７２０×２４０ドットの奇数フィールドの画像デー
タと、７２０×２４０ドットの偶数フィールドの画像デ
ータが、交互に、毎秒６０フィールドの周期で出力さ
れ、その結果、７２０×４８０ドットのMPEG２画像が、
毎秒３０フレームの周期で表示される。画面上で画像を
構成するドットは、画素(Picture Element)または、ピ
クセル(Pixel)と称される。
【００１１】ここで、４対３のアスペクト比のＴＶモニ
タに対して、７２０×４８０（アスペクト比に換算して
３対２）画素のMPEG２画像を表示すると、図１１に示す
ように、表示画面上には、各画素が垂直方向に長い長方
形の画素による画像として表示される。
【００１２】ただし、MPEG２画像の７２０×４８０画素
のすべての画素が、ＴＶモニタに表示されるのではな
く、垂直方向と水平方向に、それぞれ約１０％程度のオ
ーバースキャン領域が形成されるので、実際に画面上に
表示されるのは、６４８×４３２画素程度ということに
なる。図１２（Ａ）は、このような画像の見える領域
と、画像が存在するが見えない領域（オーバースキャン
領域）との関係を表している。
【００１３】一方、コンピュータグラフィックス画像と
して代表的なVGA(Video Graphics Array)画像は、米国
のIBM社が策定したIBM PC AT互換機のグラフィックスの
規格であり、図１１に示すように、１フレームが６４０
×４８０画素で構成される。そして、VGA画像は、図１
２（Ｂ）に示すように、そのすべての画素がディスプレ
イモニタ上に表示されるようになされている。
【００１４】このVGA画像を４対３のアスペクト比のＴ
Ｖモニタに表示すると、VGA画像を構成する６４０×４
８０画素の画像は、アスペクト比に換算すると４対３の
画像となるので、１画素は正方形状の画素となる。
【００１５】そこで、図１１に示すように、７２０×４
８０画素のMPEG２画像を表示するＴＶモニタ上に、６４
０×４８０画素のVGA画像を合成してオーバーレイ表示
するようにすると、両者の画素のアスペクト比が異なる
ため、VGA画像は縦方向に延びた画像として表示されて
しまう。すなわち、真円率が１ではなくなってしまう。
【００１６】そこで、図１３に示すように、６４０×４
８０画素のVGA画像をMPEG２画像と同一の４対３のアス
ペクト比の画像となるように、ライン数を４８０／４３
２変換して、６４０×４３２画素の画像にした後、MPEG
２画像と合成すると、正しい真円率でVGA画像を表示す
ることができる。
【００１７】ところで、このように４８０ラインで構成
されるVGA画像を４３２ラインに変換して表示する場
合、ＴＶモニタ上には、インタレーススキャン方式で表
示する必要があるため、１フィールドのライン数は、さ
らに１／２の２１６本とする必要がある。
【００１８】すなわち、図１４に示すように、１フィー
ルドのMPEG２画像の２４０ラインが表示される範囲の上
下１２ラインを除く２１６ラインに、インタレーススキ
ャン方式の１フィールド分のVGA画像を配置するように
すれば、正しい真円率でVGA画像をMPEG２画像にオーバ
ーレイして表示することができる。
【００１９】ところで、この２１６本のラインは、４８
０本のノンインタレーススキャン方式のVGA画像の近傍
のラインの画素データを処理して生成することになる。
いま、VGAノンインタレーススキャン方式の画像がNTSC
方式の画像の２倍のレートで動作しているものとする
と、１フィールドの期間に４８０本のVGAノンインタレ
ース画像が走査されることになる。そこで、インタレー
ススキャン方式の１フィールド分の２１６本のラインか
らなるVGA画像は、４８０本のラインからなるノンイン
タレーススキャン方式のVGA画像を処理することで生成
すればよい。
【００２０】この場合、図１４に示すように、２１６本
のインタレーススキャン方式のVGA画像のラインのう
ち、例えば領域ｒで示す範囲のラインは、ノンインタレ
ーススキャン方式の４８０本のラインのVGA画像の領域
Ｒのラインから生成することになる。しかしながら、図
１４を参照して明らかなように、領域ｒのラインを生成
するタイミングにおいては、領域Ｒのラインはまだ供給
されてこないことになる。そこで、通常、ノンインタレ
ーススキャン方式のVGA画像をフレームメモリに一旦記
憶し、フレームメモリに記憶された画像データのうち、
所定の領域の所定のラインの画素データを読み出して、
インタレーススキャン方式のVGA画像のラインを生成す
るようにしている。
【００２１】
【発明が解決しようとする課題】しかしながら、このよ
うに、ライン数の変換にフレームメモリを用いるように
すると、装置がコスト高となる課題があった。
【００２２】本発明はこのような状況に鑑みてなされた
ものであり、低コストで、コンピュータグラフィックス
の画像を、ＴＶモニタ上に正しい真円率で表示できるよ
うにするものである。
【００２３】
【課題を解決するための手段】請求項１に記載の画像表
示制御装置は、第１の画像の画素データをライン単位で
記憶する記憶手段と、記憶手段に記憶された、少なくと
も２ライン分の画素データを処理して、第１の画像が第
２のアスペクト比で表示されるように、第１の画像の１
画面を構成するライン数を変換する変換手段と、変換手
段による変換処理で画素データが破綻しないように、記
憶手段の記憶動作のタイミングを制御する制御手段とを
備えることを特徴とする。
【００２４】請求項７に記載の画像表示制御方法は、第
１の画像の画素データをライン単位で記憶する記憶ステ
ップと、記憶ステップで記憶された、少なくとも２ライ
ン分の画素データを処理して、第１の画像が第２のアス
ペクト比で表示されるように、第１の画像の１画面を構
成するライン数を変換する変換ステップと、変換ステッ
プによる変換処理で画素データが破綻しないように、記
憶ステップの記憶動作のタイミングを制御する制御ステ
ップとを備えることを特徴とする。
【００２５】請求項１に記載の画像表示制御装置および
請求項７に記載の画像表示制御方法においては、少なく
とも２ライン分の画素データを処理して、第１の画像が
第２のアスペクト比で表示されるように、１画面を構成
するライン数を変換する処理が行われる。従って、少な
くとも２ライン分の画素データを記憶するだけでよく、
低コスト化が可能となる。
【００２６】
【発明の実施の形態】図１は、本発明の画像表示制御装
置を応用した、ＡＶシステムの構成例を示している。こ
の実施の形態においては、パーソナルコンピュータ１
が、チューナ、アンプ、ビデオディスクプレーヤなどの
ＡＶ機器２とともに、テレビジョン受像機３に接続され
ている。テレビジョン受像機３は、画像を表示するＣＲ
Ｔ４と、音声信号を出力するスピーカ５とを有してい
る。
【００２７】また、キーボード１１は、複数のキー１２
とタッチパッド１３を有し、それらの操作に対応する赤
外線信号を、赤外線発信部１４からパーソナルコンピュ
ータ１に出射するようになされている。
【００２８】図２は、パーソナルコンピュータ１の外観
形状を表している。パーソナルコンピュータ１は、その
幅が２２５mm、高さが９４mm、奥行きが３５０mmとされ
ている。また、パーソナルコンピュータ１の前面には、
開閉自在なドア２１が設けられ、ドア２１の左右には、
面２２が設けられている。図中、左側の面２２には、電
源をオンまたはオフするとき操作されるパワースイッチ
２３と、キーボード１１の赤外線発信部１４より出射さ
れた赤外線を受信する赤外線受信部２４が形成されてい
る。
【００２９】また、パーソナルコンピュータ１の上面に
は、パーソナルコンピュータ１に対して接続される周辺
機器を載置した場合に、その周辺機器の脚部が上面に安
定して配置されるように、周辺機器の脚部に対応する位
置に、凹部２５が形成されている。
【００３０】図３は、パーソナルコンピュータ１のドア
２１を開放した状態を示している。同図に示すように、
ドア２１を開放すると、DVD(Digital Versatile Disc)
ドライブ３３が露出するようになされている。また、こ
のDVDドライブ３３の下方には、シリアルインタフェー
スとしてのUSB端子３１とIEEE(Institute of Electrica
l and Electronics Engineers)１３９４規格の１３９４
端子３２が設けられている。
【００３１】図４は、パーソナルコンピュータ１の背面
のドア４１を開放した状態を示している。同図に示すよ
うに、ドア４１を開放すると、PCカード挿入口４２が露
出するようになされている。また、PCカード挿入口４２
の下方には、USB端子４３、１３９４端子４４の他、プ
リンタを接続するプリンタ端子４５と、コンピュータグ
ラフィックスデータを出力するVGA端子４６が設けられ
ている。
【００３２】図５は、パーソナルコンピュータ１の内部
の構成例を表している。CPU(Central Processing Unit)
７１は、例えば、Intel社のPentium（商標）が用いられ
る。このCPUは、１６６MHzの周波数の内部クロック、ま
たは６６MHzの周波数の外部クロックにより動作する。R
AM７２は、１６MBのメインメモリであり、CPU７１によ
り処理されるデータ、プログラムなどを、適宜記憶す
る。ROM７３は、CPU７１が各種の処理を実行する上にお
いて必要なプログラムを記憶している。EEPROM(Electri
cally Erasable Programmable Read Only Memory)７４
は、パーソナルコンピュータ１の電源をオフした後も記
憶する必要があるデータなどを、適宜記憶する。
【００３３】グラフィックス処理部７５は、動画処理
（動画データの表示形式であるYUV信号からグラフィッ
クス信号データ形式のRGB信号へ変換する色空間変換、
所望の画面寸法で表示するためのスケーリング（拡大ま
たは縮小）処理など）を行う他、３次元グラフィックス
処理（例えば、３次元の物体を２次画面の画面に投影す
るためのラスタライズ処理、オブジェクトの表面を滑ら
かに見せるためのグローシェーディング処理、半透明の
オブジェクトを表現するためのアルファブレンディング
処理など）を行ったり、さらに、その処理結果をディス
プレイメモリ７６に書き込み、合成回路８５に出力する
処理などを行う。
【００３４】MPEG２ビデオデコーダ７７は、DVDドライ
ブ３３によりDVDから再生されたデータをデコードし、
合成回路８５に出力する。デジタルサウンド処理部８１
は、ADPCM(Adaptive Difference Pulse Code Modulatio
n)音源の伸長、MPEGオーディオデータの伸長、残響音や
サラウンドなどの効果音生成FM(Frequency Modulatio
n)、サウンド構成（すなわち、異なる周波数と振幅の複
数の正弦波を合成することによりオーディオ信号を生成
する処理）、あるいはMIDI(Musical Instrument Digita
l Interface)ウエーブテーブル合成処理などを行う。MI
DIウエーブテーブル合成処理とは、楽器音の音素となる
デジタルデータを記憶したウエーブテーブルを用いて、
内蔵するシンセサイザで、MIDIデータの再生を行う処理
である。それぞれの処理されたオーディオ信号は、内蔵
されているオーディオミキサによってミキシングされ、
アナログオーディオ信号に変換され、テレビジョン受像
機３のスピーカ５に出力される。
【００３５】Intercast（商標）用ボード７８は、イン
ターキャストの放送をアンテナ９１を介して受信し、復
調する処理を行うボードである。インターキャストにお
いては、映像信号の垂直帰線期間に、World Wide Web(W
WW)のページの基となるHTML(Hyper Text Markup Langua
ge)データを挿入して送信する。受信されたデータは、
ハードディスクドライブ(HDD)８０で駆動されるハード
ディスクに蓄積される。ハードディスクドライブ８０の
HTMLデータの中を行き来することで、使用者は、疑似的
に、インターラクティブな環境を手にすることができ
る。
【００３６】例えば、スポーツ番組の場合、番組の内容
にあわせて、スコアや決定的なシーンの静止画、ビデオ
クリップなどが、このインターキャストで送信される。
これらの静止画やビデオクリップは、関連情報とリンク
されており、例えばアナログ電話回線を介してリンク先
にアクセスし、その関連情報を得ることができるように
なされている。このインターキャストは、Intel社が開
発したものである。
【００３７】DSVD(Digital Simultaneous Voice & Dat
a)モデム７９は、Intel社の開発したDSVD方式で音声と
データとを時分割多重して、モジュラージャック９２を
介して電話回線に出力するとともに、電話回線を介して
入力されたDSVD方式の信号から、音声信号とデータとを
復調分離する処理を行う。この方式においては、デジタ
ル圧縮した音声信号と通常の音声信号とが、Ｖ．４２プ
ロトコルのヘッダを使って多重化される。音声信号が存
在しない場合、最大のデータ転送速度は２８．８ｋビッ
ト／秒となり、音声信号がある場合、１９．２ｋビット
／秒となる。また、音声信号の伝送速度は、９．６ｋビ
ット／秒となる。音声信号の圧縮伸長方式は、ロックウ
エル社のDigiTalk（商標）や、DSPグループのTrueSpeec
h（商標）などが用いられる。
【００３８】キーボードコントローラ８４は、赤外線受
信部２４からの信号を受け取り、その受信信号に対応す
る信号をCPU７１に出力するようになされている。
【００３９】合成回路８５は、グラフィックス処理部７
５の出力と、MPEG２ビデオデコーダ７７の出力とを必要
に応じて合成し、NTSCエンコーダ８６に出力するように
なされている。NTSCエンコーダ８６は、合成回路８５よ
り入力されたビデオデータをNTSC方式のアナログビデオ
信号に変換して、テレビジョン受像機３に出力するよう
になされている。
【００４０】バスは、便宜上、１つのみが示されている
が、実際には、CPU７１とRAM７２を接続するローカルバ
ス、キーボードコントローラ８４に接続されているISA
(Industry Standard Architecture)バス、およびその他
のROM７３乃至HDD８０などが接続されているPCI(Periph
eral Component Interconnect)バスにより構成されてい
る。ISAバスは、８ビットまたは１６ビットのバスであ
り、PCIバスは３２ビットまたは６４ビットのバスであ
る。PCIバスは、２５MHz乃至６６MHzの間の速度で動作
し、最大５２８KB／秒のスループットを実現する。この
速度は、ISAバスの４２倍以上の速度である。
【００４１】拡張スロット８２は、PCIバスのための拡
張スロットであり、拡張スロット８３は、ISAバスのた
めの拡張スロットである。この拡張スロットに、適宜、
所定の機能の周辺回路（例えばSCSIボード）を接続する
ことで、所望の機能を実現することができる。
【００４２】なお、ローカルバスとPCIバスの間、およ
びPCIバスとISAバスの間には、それぞれ専用のバスブリ
ッジ回路（図示せず）が設けられている。
【００４３】図６は、合成回路８５の構成例を表してい
る。グラフィックス処理部７５の出力する垂直同期信号
(Vsync)は、ディレイ回路１０１により、１４Ｈ（ライ
ン）分だけ遅延された後、位相比較回路（ＰＣ）１０２
に供給されるようになされている。ディレイ回路１０１
には、１４Ｈ分の遅延時間を形成するために、グラフィ
ックス処理部７５から水平同期信号(Hsync)が供給され
ている。
【００４４】位相比較回路１０２にはまた、MPEG２ビデ
オデコーダ７７の出力する垂直同期信号が入力されてお
り、位相比較回路１０２は、ディレイ回路１０１を介し
てグラフィックス処理部７５より供給される垂直同期信
号と、MPEG２ビデオデコーダ７７より供給される垂直同
期信号の位相を比較し、その位相誤差を電圧制御発振器
(Voltage Controlled Oscillator(VCO))１０３に出力し
ている。VCO１０３は、位相比較回路１０２より供給さ
れる位相誤差に対応して、所定の位相のクロックを発生
し、グラフィックス処理部７５に出力している。
【００４５】書込制御回路１０４は、グラフィックス処
理部７５より供給される水平同期信号に同期した書き込
み制御信号を発生し、処理回路１０５Ｂの１Ｈバッファ
１３１，１３２，１３４に出力している。また、読出制
御回路１０６は、MPEG２ビデオデコーダ７７の出力する
水平同期信号に同期した読出制御信号を生成し、処理回
路１０５Ｂの１Ｈバッファ１３１，１３２，１３４に出
力している。
【００４６】ラインカウンタ１０７は、MPEG２ビデオデ
コーダ７７の出力する水平同期信号をカウントし、その
カウント値を読出制御回路１０６、重み付け制御回路１
１０、およびキー生成回路１０９に出力している。ピク
セルカウンタ１０８は、MPEG２ビデオデコーダ７７の出
力するピクセルクロック(PixCLK)をカウントし、そのカ
ウント値をキー生成回路１０９に出力している。
【００４７】重み付け制御回路１１０は、ラインカウン
タ１０７の出力するカウント値に対応する重み付け係数
を発生し、処理回路１０５Ｂのライン変換処理回路１３
３に出力している。キー生成回路１０９には、デフォル
トの基準値として、４０画素（ドット）と２４ラインの
値が入力されており、ピクセルカウンタ１０８のカウン
ト値とラインカウンタ１０７のカウント値が、これらの
デフォルトの基準値と所定の関係になったとき、所定の
キー信号をマルチプレクサ１１１に出力するようになさ
れている。
【００４８】処理回路１０５Ｂにおいては、１Ｈバッフ
ァ１３１と１Ｈバッファ１３２がグラフィックス処理部
７５より出力された青の画素データを１ライン（１Ｈ）
分だけ記憶し、記憶値をライン変換処理回路１３３に出
力するようになされている。ライン変換処理回路１３３
は、重み付け制御回路１１０より供給される重み付け係
数に対応して、１Ｈバッファ１３１と１Ｈバッファ１３
２により供給されるデータを処理し、１Ｈバッファ１３
４に出力するようになされている。１Ｈバッファ１３４
より読み出されたデータは、マルチプレクサ１１１に供
給されている。
【００４９】青の画素データを処理する処理回路１０５
Ｂと同様に、赤または緑の画素データを処理する処理回
路１０５Ｒと１０５Ｇが設けられており、これらの回路
は、処理回路１０５Ｂと基本的に同様の構成とされてい
る。
【００５０】マルチプレクサ１１１は、処理回路１０５
Ｂ，１０５Ｇ，１０５Ｒより供給されたグラフィックス
処理部７５より供給されたVGA画像のＲ，Ｇ，Ｂデータ
と、MPEG２ビデオデコーダ７７より供給されたＲ，Ｇ，
Ｂのデータとを合成し、NTSCエンコーダ８６に出力して
いる。
【００５１】図７は、キーボード１１の内部の構成例を
表している。検出回路１４１は、キー１２の中から操作
されたキーを検出するようになされている。また、検出
回路１４１は、タッチパッド１３の操作された点Ｐの座
標データ（Ｘ，Ｙ）を検出する。そして、検出回路１４
１は、検出結果を送信モジュール１４２に出力する。送
信モジュール１４２は、検出回路１４１より入力された
信号を送信信号に変換し、赤外線発信部１４に出力し、
赤外線信号として発信させる。
【００５２】電池１４３は、電源回路１４４に所定の電
力を供給している。電源回路１４４は、検出回路１４１
と送信モジュール１４２に対して必要な電力を供給して
いる。電源スイッチ１４５は、キーボード１１を使用し
たり、使用を中止するとき操作される。
【００５３】次に、その動作について説明する。例えば
DVDを再生するとき、ユーザは、パーソナルコンピュー
タ１のドア２１を開放し、DVDドライブ３３に図示せぬD
VDを装着する。そして、キーボード１１の電源スイッチ
１４５を操作して、キーボード１１の電源をオンした
後、キー１２のうち所定のものを操作してDVDの再生を
指令する。
【００５４】検出回路１４１は、キー１２からの信号の
入力を受け、操作されたキーに対応する検出信号を送信
モジュール１４２に出力する。送信モジュール１４２
は、この検出信号を送信信号に変換し、赤外線発信部１
４から赤外線信号として、パーソナルコンピュータ１に
出射させる。
【００５５】パーソナルコンピュータ１においては、赤
外線受信部２４で、この赤外線信号を受信する。キーボ
ードコントローラ８４は、赤外線受信部２４からの信号
を検出すると、その検出結果に対応する信号を、CPU７
１に出力する。CPU７１は、入力された信号に対応し
て、DVDドライブ３３を制御し、DVDの再生を開始させ
る。
【００５６】DVDドライブ３３において、DVDより再生さ
れたデータのうちビデオデータは、MPEG２ビデオデコー
ダ７７に供給され、デコードされる。MPEG２ビデオデコ
ーダ７７より出力されたデータは、合成回路８５のマル
チプレクサ１１１を介して、NTSCエンコーダ８６に供給
される。NTSCエンコーダ８６は、入力されたデータをア
ナログのNTSC信号に変換し、テレビジョン受像機（ＴＶ
モニタ）３に出力し、そのCRT４に表示させる。これに
より、７２０×４８０画素のMPEG２画像が、真円で、長
方形画素により表示される。
【００５７】一方、DVDドライブ３３より出力されたデ
ータのうち、オーディオデータは、デジタルサウンド処
理部８１に入力され、デコードされる。デコードされた
オーディオデータはD/A変換された後、テレビジョン受
像機３のスピーカ５に出力され、放音される。
【００５８】以上のようにして、テレビジョン受像機３
により、DVDに記録されているプログラムを視聴するこ
とができる。
【００５９】また、キーボード１１を操作して、コンピ
ュータグラフィックスの画像の生成を指令すると、上述
した場合と同様にして、キーボード１１からパーソナル
コンピュータ１に対して、赤外線信号により、その指令
が入力される。CPU７１は、この指令の入力を受けたと
き、グラフィックス処理部７５を制御して、６４０×４
８０画素で構成される所定のVGA画像のデータを生成さ
せる。グラフィックス処理部７５より出力されたVGA画
像のＲ，Ｇ，Ｂデータは、それぞれ処理回路１０５Ｒ，
１０５Ｇ，１０５Ｂに供給される。
【００６０】処理回路１０５Ｂにおいては、次のような
処理が行われる。なお、処理回路１０５Ｒ，１０５Ｇに
おいても、処理回路１０５Ｂと同様の処理が行われる
が、代表して処理回路１０５Ｂの動作だけを説明する。
【００６１】グラフィックス処理部７５より出力された
青の画素データの最初のラインＬ1の画素データは、１
Ｈバッファ１３１に記憶される。また、次のラインＬ2
の画素データが出力されると、これが１Ｈバッファ１３
１に記憶され、それまでそこに記憶されていたラインＬ
1の画素データは１Ｈバッファ１３１から１Ｈバッファ
１３２に転送、記憶される。以下、同様に、第３番目の
データＬ3，Ｌ4，・・・が、１Ｈバッファ１３１，１３
２に、順次記憶される。
【００６２】ライン変換処理回路１３３は、１Ｈバッフ
ァ１３１と１Ｈバッファ１３２より供給される隣接する
２ラインのデータに対して、重み付け制御回路１１０よ
り供給される重み付け係数ｗ1またはｗ2の重み付け係数
を乗算した後、加算して、新たなラインＭＬiを生成す
る。この重み付けのための係数ｗ1，ｗ2は、図８に示す
ように変化される。
【００６３】すなわち、図８に示すように、１Ｈバッフ
ァ１３２により出力されるラインＬ1の画素データに対
して、重み付け係数ｗ1として０．９が乗算され、１Ｈ
バッファ１３１より出力されるＬ2の画素データに対し
て、重み付け係数ｗ2として、０．１が乗算される。こ
れにより、ライン変換処理回路１３３の出力ＭＬ1は、
０．９Ｌ1＋０．１Ｌ2となる。
【００６４】また、１Ｈバッファ１３２がラインＬ2を
出力し、１Ｈバッファ１３１がラインＬ3を出力してい
るとき、係数ｗ1，ｗ2は、それぞれ０．８または０．２
とされる。その結果、このときライン変換処理回路１３
３の出力ＭＬ2は、０．８Ｌ2＋０．２Ｌ3となる。
【００６５】以下、同様にして、係数ｗ1は、１ライン
毎に、０．１ずつ、順次減少され、係数ｗ2は、０．１
ずつ、順次、増加される。そして、ラインＬ1乃至Ｌ10
の１０本のラインから、９本のラインＭＬ1乃至ＭＬ9が
生成される。図８に示す処理は、１０ライン毎に、繰り
返し実行される。これにより、グラフィックス画像の４
８０ラインから４３２（＝４８０×９／１０）ラインが
生成される。
【００６６】ライン変換処理回路１３３より出力された
４３２ラインのデータのうち、奇数フィールドにおいて
は、奇数番目のラインＭＬ1，ＭＬ3，ＭＬ5，ＭＬ7，・
・・の合計２１６本のラインの画素データだけが、後段
の１Ｈバッファ１３４に書き込まれ、偶数フィールドに
おいては、偶数番目のラインＭＬ2，ＭＬ4，ＭＬ6，Ｍ
Ｌ8，・・・の合計２１６本のラインのデータだけが、
１Ｈバッファ１３４に書き込まれる。すなわち、これに
より、インタレーススキャン方式のラインのデータに変
換される。
【００６７】１Ｈバッファ１３４より読み出された各フ
ィールドにおいて２１６本のデータは、マルチプレクサ
１１１に入力される。マルチプレクサ１１１は、このデ
ータを、MPEG２ビデオデコーダ７７よりMPEG２画像のデ
ータが供給されている場合には、これと重畳して、MPEG
２画像の画素データ入力されていない場合には、そのま
ま、NTSCエンコーダ８６に供給する。NTSCエンコーダ８
６は、入力されたデータを、上述した場合と同様に、NT
SC方式の信号に変換した後、テレビジョン受像機３のCR
T４に出力し、表示させる。
【００６８】ところで、図９に示すように、MPEG２画像
のフィールドにおいては、垂直同期信号の前後の１４ラ
インを除く２４０ラインに、MPEG２の２４０本のライン
が配置されるが、VGAインタレーススキャン方式の１フ
ィールドの２１６本のラインは、MPEG２画像の２４０本
のラインのうちの、最初と最後の１２本のラインを除く
２１６のラインの位置に配置される。このため、キー生
成回路１０９は、ラインカウンタ１０７のカウント値
（MPEG２画像のライン数を表す）の値が、０からデフォ
ルトの基準値２４の１／２の１２までの値のとき、並び
に、２２９から２４０までの値のとき、制御信号を出力
せず、カウント値が１３から２２８までの値のとき、マ
ルチプレクサ１１１に制御信号を出力する。マルチプレ
クサ１１１は、処理回路１０５Ｒ，１０５Ｇ，１０５Ｂ
より供給されたVGA画像のインタレース画像データを、
キー生成回路１０９より制御信号が入力されているとき
だけ、NTSCエンコーダ８６に出力する。
【００６９】また、図１３に示したように、VGA画像の
１ラインの画素数は６４０個であるから、MPEG２画像の
７２０個の画素のうちの最初と最後の４０個の画素のタ
イミングにおいては、VGA画像の画素データは実質的に
存在しない。そこで、キー生成回路１０９は、ピクセル
カウンタ１０８のカウント値（MPEG２画像のラインの画
素数を表す）が４０までの値のとき、および６４１以上
の値とき、制御信号を出力せず、４１乃至６８０までの
値のとき、制御信号を出力する。マルチプレクサ１１１
は、この制御信号に対応して、水平方向の６４０個のVG
A画像の画素データをNTSCエンコーダ８６に供給する。
【００７０】さらに、図８を参照して説明したように、
新たなラインＭＬ432を生成するには、それ以前に、２
本のラインＬ479，Ｌ480が処理回路１０５Ｒ，１０５
Ｇ，１０５Ｂに取り込まれている必要がある。しかしな
がら、図６に示したように、処理回路１０５Ｂ，１０５
Ｇ，１０５Ｒは、フレームメモリを有していない。ライ
ン変換処理回路１３３の前段には、１Ｈバッファ１３
１，１３２による合計２ライン分のバッファしか接続さ
れていない。そこで、図６の実施の形態においては、イ
ンタレーススキャン方式のVGA画像の２１６本のライン
のうち、最後のラインを生成するタイミングより、２ラ
インだけ前のタイミングにおいて、ノンインタレースス
キャン方式のVGA画像の４８０本のラインのうちの最後
のラインが供給されるように、グラフィックス処理部７
５におけるノンインタレーススキャン方式のVGA画像の
垂直同期信号の発生タイミングを、インタレーススキャ
ン方式のMPEG２画像の垂直同期信号の発生タイミングよ
り１４ライン分だけ早くなるようにする。
【００７１】このため、図６の合成回路８５において
は、グラフィックス処理部７５が出力するVGA画像の垂
直同期信号を、その１４ライン分だけ、ディレイ回路１
０１により遅延させた後、位相比較回路１０２に供給す
るようにしている。その結果、位相比較回路１０２は、
グラフィックス処理部７５より出力された垂直同期信号
を１４ライン分だけ遅延した垂直同期信号が、MPEG２画
像の垂直同期信号と位相同期するように位相誤差信号を
発生するので、図９に示すように、グラフィックス処理
部７５で生成される垂直同期信号の発生タイミングは、
MPEG２ビデオデコーダ７７で生成される垂直同期信号よ
り、１４ライン分だけ早くなることになる。
【００７２】従って、処理回路１０５Ｂから奇数フィー
ルドの２１６ラインの最後のラインＭＬ431（または、
偶数フィールドの２１６本の最後のラインＭＬ432）を
出力するタイミングにおいては、１Ｈバッファ１３１と
１３２には、ラインＬ479，Ｌ4 80が、それぞれ保持され
ていることになる。従って、ライン変換処理回路１３３
におけるライン変換処理が、データの不足により破綻す
る（ラインＭＬiを生成することができなくなる）よう
なことがなく、リアルタイムでライン変換処理を行うこ
とが可能となる。
【００７３】なお、上記発明の実施の形態においては、
ディレイ回路１０１により、グラフィックス処理部７５
とMPEG２ビデオデコーダ７７における垂直同期信号のタ
イミングを調整するようにしたが、グラフィックス処理
部７５における各種のパラメータを設定するレジスタCR
TC(CRT(Cathode Ray Tube) Controller)に、例えばVCO
１０３より供給されるクロックに同期した垂直同期信号
のタイミングより１４ライン分だけ位相的に進んだ垂直
同期信号を内部的に生成するように、パラメータを設定
するようにしてもよい。
【００７４】図１０は、テレビジョン受像機３の表示例
を表している。CRT４の領域Ａには、MPEG２ビデオデコ
ーダ７７より出力されたMPEG２画像が、動画像表示され
ている。領域Ｂには、MPEG２画像を表示中に、CPU７１
が動作させているファクシミリ送受信のアプリケーショ
ンソフトウエアが、ファクシミリの受信時に表示するウ
ィンドウが表示されている。このウィンドウには、「FA
Xが届きました」のメッセージが表示されている。
【００７５】領域Ｃには、CPU７１に対して、電話送受
信のソフトウエアを起動させるときクリックされるアイ
コンが表示されている。領域Ｄには、マイコンピュータ
のディレクトリに存在するフォルダやファイルを表示す
るウィンドウを開くとき操作されるアイコンが表示され
ている。さらに、領域Ｅには、Intercast用ボード７８
により受信したテレビジョン映像をピクチャインピクチ
ャ表示する子画面（縮小画面）が表示されている。これ
らの領域Ｂ乃至Ｅにおける表示は、すべてグラフィック
ス処理部７５で生成され、表示されるものである。これ
らの領域の画像は、上述したように、正しい真円率でMP
EG２画像に重畳表示される。
【００７６】なお、上記実施の形態においては、グラフ
ィックス画像を６４０×４８０画素で構成し、MPEG２画
像を７２０×４８０画素で構成するようにしたが、画素
数は、これに限定されるものでないことは明かである。
さらに、アスペクト比の異なる画像は、これらに限定さ
れるものではない。
【００７７】
【発明の効果】以上の如く、請求項１に記載の画像表示
制御装置および請求項７に記載の画像表示制御方法によ
れば、ライン数変換のために必要な画素データを、ライ
ン単位で記憶するようにしたので、低コストで、第１の
画像を第２の画像として、真円で表示することが可能と
なる。
【図面の簡単な説明】
【図１】本発明の画像表示制御装置を応用したＡＶシス
テムの構成例を示す斜視図である。
【図２】図１のパーソナルコンピュータの前面から見た
外観の構成を示す斜視図である。
【図３】図２のパーソナルコンピュータのドアを開放し
た状態を示す斜視図である。
【図４】図１のパーソナルコンピュータの後面のドアを
開放した状態を示す斜視図である。
【図５】図１のパーソナルコンピュータの内部の構成例
を示すブロック図である。
【図６】図５の合成回路の構成例を示すブロック図であ
る。
【図７】図１のキーボードの内部の構成例を示すブロッ
ク図である。
【図８】ライン数の変換を説明する図である。
【図９】MPEG２画像の垂直同期信号とVGA画像の垂直同
期信号のタイミングを説明する図である。
【図１０】グラフィックス画像とMPEG２画像の表示例を
示す図である。
【図１１】MPEG２画像とVGA画像のアスペクト比を説明
する図である。
【図１２】グラフィックスとテレビジョン画像の表示範
囲を説明する図である。
【図１３】MPEG２画像とVGA画像を正しい真円率で合成
表示する原理を説明する図である。
【図１４】MPEG２画像とVGA画像の垂直同期信号のタイ
ミングを説明する図である。
【符号の説明】
１ パーソナルコンピュータ， ３ テレビジョン受像
機， ４ ＣＲＴ，５ スピーカ， １１ キーボー
ド， １２ キー， １３ タッチパッド，１４ 赤外
線発信部， ２４ 赤外線受信部， ３３ DVDドライ
ブ， ７５グラフィックス処理部， ７７ MPEG２ビデ
オデコーダ， ８５ 合成回路，８６ NTSCエンコー
ダ， １０５Ｒ，１０５Ｇ，１０５Ｂ 処理回路， １
１０重み付け制御回路， １３１，１３２ １Ｈバッフ
ァ， １３３ ライン変換処理回路， １３４ １Ｈバ
ッファ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 第１のアスペクト比の第１の画像を、第
    ２のアスペクト比の第２の画像として表示させる画像表
    示制御装置において、 前記第１の画像の画素データをライン単位で記憶する記
    憶手段と、 前記記憶手段に記憶された、少なくとも２ライン分の画
    素データを処理して、前記第１の画像が前記第２のアス
    ペクト比で表示されるように、前記第１の画像の１画面
    を構成するライン数を変換する変換手段と、 前記変換手段による変換処理で前記画素データが破綻し
    ないように、前記記憶手段の記憶動作のタイミングを制
    御する制御手段とを備えることを特徴とする画像表示制
    御装置。
  2. 【請求項２】 前記制御手段は、前記記憶手段より読み
    出された画素データにより構成されるラインが、インタ
    レーススキャン方式のラインとなるように、ライン単位
    でその記憶動作のタイミングを制御することを特徴とす
    る請求項１に記載の画像表示制御装置。
  3. 【請求項３】 前記第１の画像は、ノンインタレースス
    キャン方式の４８０ラインで構成され、 前記第２の画像はインタレーススキャン方式の４８０ラ
    インで構成され、 前記記憶手段は、２ライン分の画素データを記憶し、 前記変換手段は、２ライン分の画素データを処理して４
    ８０ラインを４３２ラインに変換し、 前記制御手段は、前記第１の画像の開始のタイミング
    を、前記第２の画像の開始のタイミングより、１４ライ
    ン分だけ早くすることを特徴とする請求項２に記載の画
    像表示制御装置。
  4. 【請求項４】 前記変換手段によりライン数が変換され
    た前記第１の画像の画素データを、前記第２の画像の画
    素データと合成する合成手段をさらに備えることを特徴
    とする請求項１に記載の画像表示制御装置。
  5. 【請求項５】 インタレーススキャン方式のラインを構
    成するように、前記記憶手段よりライン単位で読み出さ
    れ、前記変換手段によりライン数が変換された前記第１
    の画像の画素データを、前記第２の画像の画素データと
    合成する合成手段をさらに備えることを特徴とする請求
    項１に記載の画像表示制御装置。
  6. 【請求項６】 前記第１の画像は、正方形画素からなる
    コンピュータグラフィックスの画像であり、前記第２の
    画像は、長方形画素からなるMPEG方式の画像であること
    を特徴とする請求項５に記載の画像表示制御装置。
  7. 【請求項７】 第１のアスペクト比の第１の画像を、第
    ２のアスペクト比の第２の画像として表示させる画像表
    示制御方法において、 前記第１の画像の画素データをライン単位で記憶する記
    憶ステップと、 前記記憶ステップで記憶された、少なくとも２ライン分
    の画素データを処理して、前記第１の画像が前記第２の
    アスペクト比で表示されるように、前記第１の画像の１
    画面を構成するライン数を変換する変換ステップと、 前記変換ステップによる変換処理で前記画素データが破
    綻しないように、前記記憶ステップの記憶動作のタイミ
    ングを制御する制御ステップとを備えることを特徴とす
    る画像表示制御方法。
JP8256836A 1996-09-27 1996-09-27 画像表示制御装置および方法 Abandoned JPH10108143A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8256836A JPH10108143A (ja) 1996-09-27 1996-09-27 画像表示制御装置および方法
TW86112842A TW379504B (en) 1996-09-27 1997-09-05 Image displaying and controlling apparatus and method
US08/932,149 US6144362A (en) 1996-09-27 1997-09-17 Image displaying and controlling apparatus and method
US09/560,860 US6958780B1 (en) 1996-09-27 2000-04-28 Image displaying and controlling apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8256836A JPH10108143A (ja) 1996-09-27 1996-09-27 画像表示制御装置および方法

Publications (1)

Publication Number Publication Date
JPH10108143A true JPH10108143A (ja) 1998-04-24

Family

ID=17298105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8256836A Abandoned JPH10108143A (ja) 1996-09-27 1996-09-27 画像表示制御装置および方法

Country Status (3)

Country Link
US (2) US6144362A (ja)
JP (1) JPH10108143A (ja)
TW (1) TW379504B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004036575A1 (en) * 2002-10-17 2004-04-29 Samsung Electronics Co., Ltd. Information storage medium including device-aspect-ratio information, method and apparatus therefor
AU2007200750B2 (en) * 2000-05-17 2010-08-12 Symstream Technology Holdings No.2 Pty Ltd Octave pulse data method & apparatus
WO2016194505A1 (ja) * 2015-06-02 2016-12-08 オリンパス株式会社 表示制御装置及び撮像装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973734A (en) 1997-07-09 1999-10-26 Flashpoint Technology, Inc. Method and apparatus for correcting aspect ratio in a camera graphical user interface
US6678006B1 (en) * 1998-01-07 2004-01-13 Ati Technologies, Inc. Method and apparatus for video processing that includes sub-picture scaling
US6504575B1 (en) * 1998-02-27 2003-01-07 Flashpoint Technology, Inc. Method and system for displaying overlay bars in a digital imaging device
JP2000083201A (ja) * 1998-09-04 2000-03-21 Sony Corp 映像機器
JP4321893B2 (ja) * 1998-11-30 2009-08-26 株式会社ルネサステクノロジ ライン遅延生成回路
US6317141B1 (en) 1998-12-31 2001-11-13 Flashpoint Technology, Inc. Method and apparatus for editing heterogeneous media objects in a digital imaging device
JP2001045434A (ja) * 1999-08-03 2001-02-16 Sony Corp ディジタル放送受信装置及び画像印刷方法
US6373500B1 (en) * 1999-08-19 2002-04-16 Micron Technology, Inc. Method for implementing picture-in-picture function for multiple computers
US6313813B1 (en) * 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor
DE10159469B4 (de) * 2000-12-29 2011-09-29 Robert Bosch Gmbh Verfahren zur Anzeige und Anzeigevorrichtung
KR100377361B1 (ko) * 2001-02-27 2003-03-26 삼성전자주식회사 모듈 및/또는 모듈 기능의 선택에 대한 식별음을 제공하는모듈라 텔레비젼
US7057627B2 (en) * 2001-03-05 2006-06-06 Broadcom Corporation Video and graphics system with square graphics pixels
EP2239725B1 (en) * 2001-06-07 2013-10-23 Genoa Color Technologies Ltd. System and method of data conversion for wide gamut displays
US20030202015A1 (en) * 2002-04-30 2003-10-30 Battles Amy E. Imaging device user interface method and apparatus
US7064765B2 (en) * 2002-06-24 2006-06-20 Hewlett-Packard Development Company, L.P. System and method for grabbing frames of graphical data
US9009595B2 (en) * 2003-02-05 2015-04-14 Joseph P. Catanese User manipulation of video feed to computer screen regions
US9330060B1 (en) 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
US8660182B2 (en) * 2003-06-09 2014-02-25 Nvidia Corporation MPEG motion estimation based on dual start points
US7852405B1 (en) * 2003-06-27 2010-12-14 Zoran Corporation Method and apparatus for high definition capture
KR100565058B1 (ko) * 2003-08-22 2006-03-30 삼성전자주식회사 최적의 디스플레이 환경을 설정하는 ｄｖｄ 플레이어 및그 동작 방법
US7511714B1 (en) * 2003-11-10 2009-03-31 Nvidia Corporation Video format conversion using 3D graphics pipeline of a GPU
US7486337B2 (en) * 2003-12-22 2009-02-03 Intel Corporation Controlling the overlay of multiple video signals
US8135362B2 (en) 2005-03-07 2012-03-13 Symstream Technology Holdings Pty Ltd Symbol stream virtual radio organism method and apparatus
TW200701176A (en) * 2005-06-28 2007-01-01 Etron Technology Inc Video signal displaying system
US8731071B1 (en) 2005-12-15 2014-05-20 Nvidia Corporation System for performing finite input response (FIR) filtering in motion estimation
US20070211171A1 (en) * 2006-03-09 2007-09-13 Production Resource Group, L.L.C. Console Lighting Effects
US8724702B1 (en) 2006-03-29 2014-05-13 Nvidia Corporation Methods and systems for motion estimation used in video coding
US8660380B2 (en) * 2006-08-25 2014-02-25 Nvidia Corporation Method and system for performing two-dimensional transform on data value array with reduced power consumption
US9224145B1 (en) 2006-08-30 2015-12-29 Qurio Holdings, Inc. Venue based digital rights using capture device with digital watermarking capability
DE102006053261B4 (de) 2006-11-11 2015-04-16 Visus Technology Transfer Gmbh System zur Wiedergabe medizinischer Bilder
US8756482B2 (en) * 2007-05-25 2014-06-17 Nvidia Corporation Efficient encoding/decoding of a sequence of data frames
US20080291209A1 (en) * 2007-05-25 2008-11-27 Nvidia Corporation Encoding Multi-media Signals
US9118927B2 (en) * 2007-06-13 2015-08-25 Nvidia Corporation Sub-pixel interpolation and its application in motion compensated encoding of a video signal
US8873625B2 (en) * 2007-07-18 2014-10-28 Nvidia Corporation Enhanced compression in representing non-frame-edge blocks of image frames
US8666181B2 (en) * 2008-12-10 2014-03-04 Nvidia Corporation Adaptive multiple engine image motion detection system and method
US9218792B2 (en) 2008-12-11 2015-12-22 Nvidia Corporation Variable scaling of image data for aspect ratio conversion
US8212924B2 (en) * 2009-05-12 2012-07-03 Himax Technologies Limited System and method for processing multimedia data using an audio-video link
WO2013081600A1 (en) * 2011-11-30 2013-06-06 Intel Corporation Reducing power for 3d workloads
US9723216B2 (en) 2014-02-13 2017-08-01 Nvidia Corporation Method and system for generating an image including optically zoomed and digitally zoomed regions
CN105389776B (zh) 2014-09-02 2019-05-03 辉达公司 图像缩放技术

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0266079B2 (en) * 1986-10-31 1999-01-27 British Broadcasting Corporation Interpolating lines of video signals
US5027212A (en) * 1989-12-06 1991-06-25 Videologic Limited Computer based video/graphics display system
US5504536A (en) * 1990-03-26 1996-04-02 Canon Kabushiki Kaisha Image display apparatus
JPH0468986A (ja) * 1990-07-09 1992-03-04 Sony Corp 動画像差検出装置
DE69210303T2 (de) * 1991-05-23 1996-11-14 Hitachi Ltd Breitbildschirmfernsehempfänger mit Bildseitenverhältnisumwandlungsfunktion und Verfahren zur Darstellung eines vergrösserten Abschnittes
US5349385A (en) * 1992-08-06 1994-09-20 Florida Atlantic University Adaptive scan converter
JP3240697B2 (ja) * 1992-08-11 2001-12-17 松下電器産業株式会社 映像拡大装置
JP3231142B2 (ja) * 1993-06-18 2001-11-19 株式会社日立製作所 映像圧縮拡大回路及び装置
JPH07184138A (ja) * 1993-12-24 1995-07-21 Toshiba Corp ２画面映像処理回路
JPH07298160A (ja) * 1994-04-25 1995-11-10 Hitachi Ltd ビデオｃｄ再生装置内蔵テレビジョン装置
US5510843A (en) * 1994-09-30 1996-04-23 Cirrus Logic, Inc. Flicker reduction and size adjustment for video controller with interlaced video output
US5796442A (en) * 1994-11-02 1998-08-18 Texas Instruments Incorporated Multi-format television reciever
JP3319667B2 (ja) * 1994-12-20 2002-09-03 松下電器産業株式会社 映像フォーマット変換装置
KR960036638A (ko) * 1995-03-31 1996-10-28 김광호 텔레비젼장치에서 이미지의 수직 신장장치 및 방법
US5963261A (en) * 1996-04-29 1999-10-05 Philips Electronics North America Corporation Low cost scan converter for television receiver

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2007200750B2 (en) * 2000-05-17 2010-08-12 Symstream Technology Holdings No.2 Pty Ltd Octave pulse data method & apparatus
WO2004036575A1 (en) * 2002-10-17 2004-04-29 Samsung Electronics Co., Ltd. Information storage medium including device-aspect-ratio information, method and apparatus therefor
WO2016194505A1 (ja) * 2015-06-02 2016-12-08 オリンパス株式会社 表示制御装置及び撮像装置
JP2016225911A (ja) * 2015-06-02 2016-12-28 オリンパス株式会社 表示制御装置及び撮像装置
US10277811B2 (en) 2015-06-02 2019-04-30 Olympus Corporation Display control device and imaging device

Also Published As

Publication number Publication date
TW379504B (en) 2000-01-11
US6144362A (en) 2000-11-07
US6958780B1 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
JPH10108143A (ja) 画像表示制御装置および方法
CN1107406C (zh) 高清晰度电视机
US5631710A (en) Television system containing a video compact disk reproducer
KR980013377A (ko) 영상신호 변환장치와 델레비젼신호처리장치
JPH10191191A (ja) 映像表示装置
JP3068988B2 (ja) インターレース型及びノンインターレース型ビデオ信号表示装置
US7203236B2 (en) Moving picture reproducing device and method of reproducing a moving picture
JPH1042204A (ja) 映像信号処理装置
KR100275700B1 (ko) 영상신호 규격 변환장치
US5739868A (en) Apparatus for processing mixed YUV and color palettized video signals
JPH02308689A (ja) 文字図形情報表示装置
EP0979005B1 (en) Image decoder
US7324742B2 (en) Video-signal processing apparatus and method, recording medium and program
KR100678355B1 (ko) 영상표시및제어장치와그의방법
JP3559758B2 (ja) 映像圧縮拡大装置
JPS63232771A (ja) テレビジヨン受信装置
JP4357239B2 (ja) 映像信号処理装置及び映像表示装置
JPS5985185A (ja) テレビジヨン受信装置
JP3449950B2 (ja) 映像信号規格変換装置
TWI269591B (en) Image playing device, system and method
JP2001352526A (ja) 走査線変換回路および受信装置
JP2000098962A (ja) 固定画素表示装置および固定画素表示方法
JPH11177950A (ja) コンピュータスクリーンにビデオイメージを出力するビデオ通信装置
JPH10149150A (ja) 画像表示制御装置および方法、並びに記録媒体
JPH11313269A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050627

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050826