JP3231142B2 - 映像圧縮拡大回路及び装置 - Google Patents
映像圧縮拡大回路及び装置Info
- Publication number
- JP3231142B2 JP3231142B2 JP14667493A JP14667493A JP3231142B2 JP 3231142 B2 JP3231142 B2 JP 3231142B2 JP 14667493 A JP14667493 A JP 14667493A JP 14667493 A JP14667493 A JP 14667493A JP 3231142 B2 JP3231142 B2 JP 3231142B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- memory
- interpolation
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/27—Circuits special to multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Studio Circuits (AREA)
- Details Of Television Scanning (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は映像信号のディジタル処
理に係り、特に、映像信号によって得られる映像のアス
ペクト比と表示装置における画面のアスペクト比が異な
る場合でも、映像を任意の大きさに圧縮，拡大して、表
示装置の画面のアスペクト比に合致させることにより、
映像を画面に違和感なく表示させることができる映像圧
縮拡大回路及び装置に関するものである。
理に係り、特に、映像信号によって得られる映像のアス
ペクト比と表示装置における画面のアスペクト比が異な
る場合でも、映像を任意の大きさに圧縮，拡大して、表
示装置の画面のアスペクト比に合致させることにより、
映像を画面に違和感なく表示させることができる映像圧
縮拡大回路及び装置に関するものである。
【０００２】
【従来の技術】高品位テレビの試験放送が１９９１年よ
り始まり、画面のアスペクト比が１６：９の受信機も家
庭用としての普及が始まりつつある。画面のアスペクト
比が１６：９の受信機は、従来放送との整合性をとるこ
とが普及の重要なポイントであり、従来放送のアスペク
ト比をいかに１６：９に変換するかが大きな課題となっ
ている。さらに、最近のパッケージソフト等に多数存在
する映画サイズ、即ち、映像の上下に黒帯が付いて全体
のアスペクト比が４：３である、いわゆるレターボック
スの映像（映像のアスペクト比は様々である）は、画面
のアスペクト比が１６：９の表示装置に映した場合、垂
直方向に拡大することによって１６：９に近いアスペク
ト比を得ることができるため、垂直方向への拡大も必須
の技術となっている。
り始まり、画面のアスペクト比が１６：９の受信機も家
庭用としての普及が始まりつつある。画面のアスペクト
比が１６：９の受信機は、従来放送との整合性をとるこ
とが普及の重要なポイントであり、従来放送のアスペク
ト比をいかに１６：９に変換するかが大きな課題となっ
ている。さらに、最近のパッケージソフト等に多数存在
する映画サイズ、即ち、映像の上下に黒帯が付いて全体
のアスペクト比が４：３である、いわゆるレターボック
スの映像（映像のアスペクト比は様々である）は、画面
のアスペクト比が１６：９の表示装置に映した場合、垂
直方向に拡大することによって１６：９に近いアスペク
ト比を得ることができるため、垂直方向への拡大も必須
の技術となっている。
【０００３】例えば、特開平１−１９４７８４号公報で
は、ラインメモリの書き込み周波数と読みだし周波数を
変えることによって映像を水平方向に圧縮し、アスペク
ト比が１６：９の画面の中にアスペクト比が４：３の映
像をはめ込む方法と、偏向回路の出力振幅を変化させる
ことによって映像を垂直方向に拡大し、上下の映像の一
部分を切って表示する方法とを併用する方式が開示され
ている。
は、ラインメモリの書き込み周波数と読みだし周波数を
変えることによって映像を水平方向に圧縮し、アスペク
ト比が１６：９の画面の中にアスペクト比が４：３の映
像をはめ込む方法と、偏向回路の出力振幅を変化させる
ことによって映像を垂直方向に拡大し、上下の映像の一
部分を切って表示する方法とを併用する方式が開示され
ている。
【０００４】また、特開平３−１１８９１号公報では、
映像の垂直方向の拡大をディジタル信号処理で行う技術
が開示されている。図２に、ディジタル信号処理によっ
て走査線を補間し、映像を垂直方向に拡大する、この既
提案例における構成を示す。
映像の垂直方向の拡大をディジタル信号処理で行う技術
が開示されている。図２に、ディジタル信号処理によっ
て走査線を補間し、映像を垂直方向に拡大する、この既
提案例における構成を示す。
【０００５】図２において、２０１、２０２はディジタ
ル化された映像信号の入力端子と出力端子、２０３は少
なくとも１２０ライン程度の容量を持ったメモリ、２０
４は１ラインメモリ、２０５、２０６は入力信号を係数
倍するＲＯＭテーブル、２０７は加算器、２０８はメモ
リ２０３の制御信号の入力端子、２０９はＲＯＭ２０
５，２０６のテーブルを切り換える制御信号の入力端子
である。
ル化された映像信号の入力端子と出力端子、２０３は少
なくとも１２０ライン程度の容量を持ったメモリ、２０
４は１ラインメモリ、２０５、２０６は入力信号を係数
倍するＲＯＭテーブル、２０７は加算器、２０８はメモ
リ２０３の制御信号の入力端子、２０９はＲＯＭ２０
５，２０６のテーブルを切り換える制御信号の入力端子
である。
【０００６】この既提案例では、メモリ２０３は、入力
端子２０８からの制御信号に従って、あらかじめ定めら
れたライン周期で同一ラインを再度読みだすよう制御さ
れる。１ラインメモリ２０４で１ライン映像信号を遅延
した結果、ＲＯＭ２０５、２０６には上下２ラインの走
査線信号が供給され、入力端子２０９からの制御信号に
よって選択されたＲＯＭテーブルにおける係数が乗ぜら
れ、加算器２０７より正しい走査線の重心を持った信号
を得ることができる。
端子２０８からの制御信号に従って、あらかじめ定めら
れたライン周期で同一ラインを再度読みだすよう制御さ
れる。１ラインメモリ２０４で１ライン映像信号を遅延
した結果、ＲＯＭ２０５、２０６には上下２ラインの走
査線信号が供給され、入力端子２０９からの制御信号に
よって選択されたＲＯＭテーブルにおける係数が乗ぜら
れ、加算器２０７より正しい走査線の重心を持った信号
を得ることができる。
【０００７】この様にして得られた拡大映像は、順次走
査の信号では、偏向回路の出力振幅を変化させることに
よって拡大した場合に比べて、走査線の間隔が変化しな
いため、大画面の表示装置においても高画質な映像を得
ることができる。
査の信号では、偏向回路の出力振幅を変化させることに
よって拡大した場合に比べて、走査線の間隔が変化しな
いため、大画面の表示装置においても高画質な映像を得
ることができる。
【０００８】この様に、アスペクト比が４：３の映像
を、アスペクト比が１６：９の画面に表示させるため
に、様々な工夫が為されていた。
を、アスペクト比が１６：９の画面に表示させるため
に、様々な工夫が為されていた。
【０００９】
【発明が解決しようとする課題】上記した２つの既提案
例は、それぞれ、アスペクト比が４：３の映像を、アス
ペクト比が１６：９の画面に表示させる方式としては優
れている。しかしながら、最近のパッケージソフトに多
く見られる映画ソフトのレターボックスの映像には、様
々なアスペクト比を持ったものが存在し、これらを、画
面のアスペクト比が１６：９である表示装置にとって最
適な大きさに合わせることは困難になっている。
例は、それぞれ、アスペクト比が４：３の映像を、アス
ペクト比が１６：９の画面に表示させる方式としては優
れている。しかしながら、最近のパッケージソフトに多
く見られる映画ソフトのレターボックスの映像には、様
々なアスペクト比を持ったものが存在し、これらを、画
面のアスペクト比が１６：９である表示装置にとって最
適な大きさに合わせることは困難になっている。
【００１０】また、大半を占めるアスペクト比が４：３
の映像を圧縮して表示する方法については、特に、プロ
ジェクションタイプの表示装置において、画面が焼き付
く恐れもある。
の映像を圧縮して表示する方法については、特に、プロ
ジェクションタイプの表示装置において、画面が焼き付
く恐れもある。
【００１１】本発明の目的は、上記した従来技術の問題
点を解決し、映像全体を任意の大きさに縮小，拡大し、
表示装置の画面のアスペクト比に合致した映像を得るこ
とができる映像縮小拡大回路及び装置を提供することに
ある。
点を解決し、映像全体を任意の大きさに縮小，拡大し、
表示装置の画面のアスペクト比に合致した映像を得るこ
とができる映像縮小拡大回路及び装置を提供することに
ある。
【００１２】また、本発明の他の目的は、映像を部分的
に縮小，拡大し、表示装置の画面のアスペクト比に合致
した映像を得ることができる映像縮小拡大回路を提供す
ることにある。
に縮小，拡大し、表示装置の画面のアスペクト比に合致
した映像を得ることができる映像縮小拡大回路を提供す
ることにある。
【００１３】
【課題を解決するための手段】本発明は、ライン単位で
制御可能なメモリ手段と、設定された拡大率に応じたラ
イン周期で再度同一ラインを読みだすよう制御するため
の垂直拡大制御手段と、設定された拡大率に応じた画素
周期で再度同一画素を読みだすよう制御するための水平
拡大制御手段と、前記メモリ手段の書き込みクロックよ
り前記書き込みクロック周波数以上の高い周波数の読み
だしクロックを生成するクロック発生手段と、前記水平
拡大制御手段の出力信号と前記垂直拡大制御手段の出力
信号と前記クロック生成手段の出力信号を合成し前記メ
モリ手段の制御信号を生成する合成手段と、を備えるこ
とにより達成できる。
制御可能なメモリ手段と、設定された拡大率に応じたラ
イン周期で再度同一ラインを読みだすよう制御するため
の垂直拡大制御手段と、設定された拡大率に応じた画素
周期で再度同一画素を読みだすよう制御するための水平
拡大制御手段と、前記メモリ手段の書き込みクロックよ
り前記書き込みクロック周波数以上の高い周波数の読み
だしクロックを生成するクロック発生手段と、前記水平
拡大制御手段の出力信号と前記垂直拡大制御手段の出力
信号と前記クロック生成手段の出力信号を合成し前記メ
モリ手段の制御信号を生成する合成手段と、を備えるこ
とにより達成できる。
【００１４】
【作用】前記メモリ手段は入力映像信号を前記書き込み
クロックに従って書き込む。この時、入力映像信号はラ
イン単位で管理されて書き込まれる。一方、垂直拡大制
御手段は、設定された拡大率に従って前記メモリ手段の
読みだしに関するライン周期を演算によって求め、制御
信号を出力する。同様に水平拡大制御手段は、設定され
た拡大率に従って前記メモリ手段の読みだしに関する画
素周期を演算によって求め、制御信号を出力する。ま
た、クロック発生手段は入力された書き込みクロックか
ら、映像の水平圧縮率にしたがった新たな読みだしクロ
ックを生成する。前記合成手段は前記垂直拡大制御手段
と前記水平拡大制御手段からの制御信号と前記読みだし
クロックとを合成し、前記メモリ手段に供給する。
クロックに従って書き込む。この時、入力映像信号はラ
イン単位で管理されて書き込まれる。一方、垂直拡大制
御手段は、設定された拡大率に従って前記メモリ手段の
読みだしに関するライン周期を演算によって求め、制御
信号を出力する。同様に水平拡大制御手段は、設定され
た拡大率に従って前記メモリ手段の読みだしに関する画
素周期を演算によって求め、制御信号を出力する。ま
た、クロック発生手段は入力された書き込みクロックか
ら、映像の水平圧縮率にしたがった新たな読みだしクロ
ックを生成する。前記合成手段は前記垂直拡大制御手段
と前記水平拡大制御手段からの制御信号と前記読みだし
クロックとを合成し、前記メモリ手段に供給する。
【００１５】一般的には、１６：９のアスペクト比を持
った画面に、４：３のアスペクト比を持った映像を正し
い真円率を持って表示する場合、新たな読みだしクロッ
クを前記書き込みクロックの４／３倍の周波数とし、拡
大率を１倍に設定すると前記メモリ手段のライン単位で
の再度同一ラインを読みだす周期と、画素単位で再度同
一画素を読みだす周期は無限大となり、単に読みだしク
ロックが４／３倍の周波数になったこととなり、映像を
水平方向に圧縮して表示することとなる。したがって、
１６：９のアスペクト比を持った画面に、４：３のアス
ペクト比を持った映像がはめ込まれたかたちとなる。
った画面に、４：３のアスペクト比を持った映像を正し
い真円率を持って表示する場合、新たな読みだしクロッ
クを前記書き込みクロックの４／３倍の周波数とし、拡
大率を１倍に設定すると前記メモリ手段のライン単位で
の再度同一ラインを読みだす周期と、画素単位で再度同
一画素を読みだす周期は無限大となり、単に読みだしク
ロックが４／３倍の周波数になったこととなり、映像を
水平方向に圧縮して表示することとなる。したがって、
１６：９のアスペクト比を持った画面に、４：３のアス
ペクト比を持った映像がはめ込まれたかたちとなる。
【００１６】大きな拡大率を設定した場合、例えば４／
３倍を例にとると、前記垂直拡大制御手段によって、ラ
イン単位で再度同一のラインを読みだす周期は４ライン
に設定され、４ラインに１回同一ラインが読みだされ
る。また、前記水平拡大制御手段は同様に４画素に１画
素同一画素を読みだすように制御し、従って、垂直水平
方向とも４／３倍に拡大された映像信号が出力される。
前記設定値の指定を変えることによって任意の拡大率を
得ることができる。
３倍を例にとると、前記垂直拡大制御手段によって、ラ
イン単位で再度同一のラインを読みだす周期は４ライン
に設定され、４ラインに１回同一ラインが読みだされ
る。また、前記水平拡大制御手段は同様に４画素に１画
素同一画素を読みだすように制御し、従って、垂直水平
方向とも４／３倍に拡大された映像信号が出力される。
前記設定値の指定を変えることによって任意の拡大率を
得ることができる。
【００１７】
【実施例】本発明の一実施例を図１に示す。図１におい
て、１０１はディジタル化した映像信号の入力端子、１
０２は映像信号の出力端子、１０３はフィールドメモ
リ、１０４は垂直補間拡大回路、１０５は１ラインメモ
リ、１０６は垂直補間回路、１０７は水平補間拡大回
路、１０８は画素遅延回路、１０９は水平補間回路、１
１０は垂直拡大制御回路、１１１はメモリ制御回路、１
１２は垂直補間係数発生回路、１１３は水平拡大制御回
路、１１４は画像遅延制御回路、１１５は水平補間係数
発生回路、１１６は第１の遅延回路、１１７は第２の遅
延回路、１１８は書き込みクロックの入力端子、１１９
は読みだしクロック発生回路、１２０は垂直拡大率設定
値の入力端子、１２１は水平拡大率設定値の入力端子、
１２２はメモリ制御信号の合成回路である。
て、１０１はディジタル化した映像信号の入力端子、１
０２は映像信号の出力端子、１０３はフィールドメモ
リ、１０４は垂直補間拡大回路、１０５は１ラインメモ
リ、１０６は垂直補間回路、１０７は水平補間拡大回
路、１０８は画素遅延回路、１０９は水平補間回路、１
１０は垂直拡大制御回路、１１１はメモリ制御回路、１
１２は垂直補間係数発生回路、１１３は水平拡大制御回
路、１１４は画像遅延制御回路、１１５は水平補間係数
発生回路、１１６は第１の遅延回路、１１７は第２の遅
延回路、１１８は書き込みクロックの入力端子、１１９
は読みだしクロック発生回路、１２０は垂直拡大率設定
値の入力端子、１２１は水平拡大率設定値の入力端子、
１２２はメモリ制御信号の合成回路である。
【００１８】図１において、入力端子１０１から入力さ
れた映像信号は、入力端子１１８からの書き込みクロッ
クによってラインごとに管理され、順次フィールドメモ
リ１０３に書き込まれる。クロック発生回路１１９は、
入力された書き込みクロックの約４／３倍の周波数を持
つ読みだしクロックを発生し、合成回路１２２を通して
フィールドメモリ１０３に供給する。従って、映像が水
平方向に圧縮された映像信号がフィールドメモリ１０３
より読みだされることとなる。垂直拡大制御回路１１０
は、拡大率に応じたライン周期でフィールドメモリ１０
３から映像信号を読みだすよう、合成回路１２２を介し
て制御する。また、同様の周期で垂直拡大回路１０４に
含まれる１ラインメモリ１０５の書き込みを停止させ、
フィールドメモリ１０３の出力信号のライン遅延出力を
得る。この様子を図３に示す。
れた映像信号は、入力端子１１８からの書き込みクロッ
クによってラインごとに管理され、順次フィールドメモ
リ１０３に書き込まれる。クロック発生回路１１９は、
入力された書き込みクロックの約４／３倍の周波数を持
つ読みだしクロックを発生し、合成回路１２２を通して
フィールドメモリ１０３に供給する。従って、映像が水
平方向に圧縮された映像信号がフィールドメモリ１０３
より読みだされることとなる。垂直拡大制御回路１１０
は、拡大率に応じたライン周期でフィールドメモリ１０
３から映像信号を読みだすよう、合成回路１２２を介し
て制御する。また、同様の周期で垂直拡大回路１０４に
含まれる１ラインメモリ１０５の書き込みを停止させ、
フィールドメモリ１０３の出力信号のライン遅延出力を
得る。この様子を図３に示す。
【００１９】図３は垂直方向に４／３倍に拡大する場合
の走査線の様子を示す説明図である。（ｂ）はフィール
ドメモリ１０３の出力信号であり、メモリ制御回路１１
１によるラインリセット（ａ）のタイミングで同一走査
線が繰返し読みだされる。（ｃ）は１ラインメモリ１０
５の書き込み禁止制御信号でラインリセット（ａ）の１
ライン前で書き込みを停止させ、１ラインメモリ１０５
の出力信号（ｄ）を得る。この結果、垂直補間回路１０
６には上下２つの走査線の信号が供給されることとな
る。すなわち、(ｂ）と（ｄ）は必ず隣合わせの走査線
の信号となる。
の走査線の様子を示す説明図である。（ｂ）はフィール
ドメモリ１０３の出力信号であり、メモリ制御回路１１
１によるラインリセット（ａ）のタイミングで同一走査
線が繰返し読みだされる。（ｃ）は１ラインメモリ１０
５の書き込み禁止制御信号でラインリセット（ａ）の１
ライン前で書き込みを停止させ、１ラインメモリ１０５
の出力信号（ｄ）を得る。この結果、垂直補間回路１０
６には上下２つの走査線の信号が供給されることとな
る。すなわち、(ｂ）と（ｄ）は必ず隣合わせの走査線
の信号となる。
【００２０】垂直補間回路１０６では、垂直拡大制御回
路１１０からの制御信号にしたがって、補間演算（ｅ）
により走査線信号を作成する。
路１１０からの制御信号にしたがって、補間演算（ｅ）
により走査線信号を作成する。
【００２１】図４に、垂直拡大制御回路１１０の構成を
示す。図４において、１２０は拡大率に応じて決められ
た拡大設定値の入力端子、４０２は補間係数の出力端
子、４０３はメモリ制御信号の出力端子、４０４は１ラ
イン周期のパルスの入力端子、４０５は補間係数と入力
端子１２０から入力された拡大設定値を加算する加算
器、４０６は加算器４０５の出力信号のラッチ回路、４
０７は加算器４０５の桁上がり信号のラッチ回路であ
る。
示す。図４において、１２０は拡大率に応じて決められ
た拡大設定値の入力端子、４０２は補間係数の出力端
子、４０３はメモリ制御信号の出力端子、４０４は１ラ
イン周期のパルスの入力端子、４０５は補間係数と入力
端子１２０から入力された拡大設定値を加算する加算
器、４０６は加算器４０５の出力信号のラッチ回路、４
０７は加算器４０５の桁上がり信号のラッチ回路であ
る。
【００２２】この構成例は、出力される補間係数の精度
を８ビットとしたものである。拡大設定値とフィードバ
ックされた補間係数を、入力端子４０４から入力される
パルスに従って加算器４０５で繰り返し加算することに
より、各ラインにおける新たな補間係数が順次得られ
る。また、この時、加算器４０５の桁上がり信号は、フ
ィールドメモリ１０３で同一ラインを繰り返し読みだす
ためのメモリ制御信号となる。拡大率の設定値ｘと実際
の拡大率ｚの関係は８ビットのシステムの場合、次の式
で表すことができる。
を８ビットとしたものである。拡大設定値とフィードバ
ックされた補間係数を、入力端子４０４から入力される
パルスに従って加算器４０５で繰り返し加算することに
より、各ラインにおける新たな補間係数が順次得られ
る。また、この時、加算器４０５の桁上がり信号は、フ
ィールドメモリ１０３で同一ラインを繰り返し読みだす
ためのメモリ制御信号となる。拡大率の設定値ｘと実際
の拡大率ｚの関係は８ビットのシステムの場合、次の式
で表すことができる。
【００２３】
【数１】ｚ＝２５６／（２５６−ｘ） 上式から判るようにビット精度をあげることによって、
理論的には任意の拡大率を得ることができる。
理論的には任意の拡大率を得ることができる。
【００２４】一方、垂直補間回路１０６によって得られ
た走査線は、図３（ｆ）に示す入力映像信号（入力端子
１０１から入力された映像信号）に対して（ｇ）の位置
に重心がある信号となる。これを実際の走査線の位置
（ｈ）に表示することで、映像が垂直方向に拡大された
映像信号が得られる。
た走査線は、図３（ｆ）に示す入力映像信号（入力端子
１０１から入力された映像信号）に対して（ｇ）の位置
に重心がある信号となる。これを実際の走査線の位置
（ｈ）に表示することで、映像が垂直方向に拡大された
映像信号が得られる。
【００２５】水平方向の拡大も垂直方向の拡大と同様の
構成で行なうことができる。水平拡大制御回路１１３で
生成した遅延制御信号は合成回路１２２を通してフィー
ルドメモリ１０３に供給される。フィールドメモリ１０
３では、遅延制御信号に従って、拡大倍に応じた周期で
同一画素を再度読みだす制御を行ない、映像が水平方向
に拡大された映像信号を得る。さらに、水平拡大回路１
０７では、水平拡大制御回路１１３からの制御信号にし
たがって水平補間を行なって、映像が水平方向に拡大さ
れ、かつ重心のそろった映像信号を得る。遅延回路１１
６、１１７は、フィールドメモリ１０３の制御と画素遅
延回路１０８、水平補間回路１０９との遅延時間調整の
ために、挿入される。
構成で行なうことができる。水平拡大制御回路１１３で
生成した遅延制御信号は合成回路１２２を通してフィー
ルドメモリ１０３に供給される。フィールドメモリ１０
３では、遅延制御信号に従って、拡大倍に応じた周期で
同一画素を再度読みだす制御を行ない、映像が水平方向
に拡大された映像信号を得る。さらに、水平拡大回路１
０７では、水平拡大制御回路１１３からの制御信号にし
たがって水平補間を行なって、映像が水平方向に拡大さ
れ、かつ重心のそろった映像信号を得る。遅延回路１１
６、１１７は、フィールドメモリ１０３の制御と画素遅
延回路１０８、水平補間回路１０９との遅延時間調整の
ために、挿入される。
【００２６】この様に、本実施例では、フィールドメモ
リ１０３と１ラインメモリ１０５等を用いることによっ
て、アスペクト比が４：３の映像をアスペクト比が１
６：９の画面に表示させるために映像を水平方向に一旦
圧縮し、同時に、映像を垂直方向及び水平方向に任意の
大きさに拡大することが、簡単な回路構成で実現でき
る。例えば、フィールドメモリとして日立製のフィール
ドメモリＨＭ５３０２８１を用いれば、ラインリセット
機能を用いて同一ラインを繰り返し読みだすことがで
き、制御が簡単になる。
リ１０３と１ラインメモリ１０５等を用いることによっ
て、アスペクト比が４：３の映像をアスペクト比が１
６：９の画面に表示させるために映像を水平方向に一旦
圧縮し、同時に、映像を垂直方向及び水平方向に任意の
大きさに拡大することが、簡単な回路構成で実現でき
る。例えば、フィールドメモリとして日立製のフィール
ドメモリＨＭ５３０２８１を用いれば、ラインリセット
機能を用いて同一ラインを繰り返し読みだすことがで
き、制御が簡単になる。
【００２７】図５に、本発明の他の実施例を示す。図５
において、５０１はフィールドメモリ１０３の制御信号
を遅延する遅延回路、５０２は補間係数の遅延回路であ
り、その他の構成要素は図１の実施例と同じである。本
実施例は、水平拡大回路１０７で水平方向の拡大を行な
った後に、垂直拡大回路１０４で垂直方向の拡大を行な
っている点が、図１の実施例の構成と異なっている。回
路の動作は図１の実施例と同様である。
において、５０１はフィールドメモリ１０３の制御信号
を遅延する遅延回路、５０２は補間係数の遅延回路であ
り、その他の構成要素は図１の実施例と同じである。本
実施例は、水平拡大回路１０７で水平方向の拡大を行な
った後に、垂直拡大回路１０４で垂直方向の拡大を行な
っている点が、図１の実施例の構成と異なっている。回
路の動作は図１の実施例と同様である。
【００２８】本実施例では遅延回路１１６、１１７の遅
延量が図１の実施例に比べて極めて小さく、回路規模を
削減できる効果がある。遅延回路５０１、５０２はライ
ン単位で制御するため、垂直拡大制御回路１１０の制御
信号発生タイミングを考慮することによって、ほとんど
遅延を行なう必要は無くなる。すなわち、本実施例の構
成を採ることによって、さらに小さな回路規模で任意の
圧縮，拡大が可能な回路を提供することができる。
延量が図１の実施例に比べて極めて小さく、回路規模を
削減できる効果がある。遅延回路５０１、５０２はライ
ン単位で制御するため、垂直拡大制御回路１１０の制御
信号発生タイミングを考慮することによって、ほとんど
遅延を行なう必要は無くなる。すなわち、本実施例の構
成を採ることによって、さらに小さな回路規模で任意の
圧縮，拡大が可能な回路を提供することができる。
【００２９】図６に、本発明の別の実施例を示す。図６
において、６０１は水平拡大制御回路１１３と同様の構
成を成す第２の水平拡大制御回路であり、その他は図１
の実施例と同じである。本実施例は、水平拡大制御回路
１１３の他に同様の働きをする第２の水平拡大制御回路
６０１を備えていることが、図１の実施例と異なる。回
路の動作は図１の実施例と同様である。
において、６０１は水平拡大制御回路１１３と同様の構
成を成す第２の水平拡大制御回路であり、その他は図１
の実施例と同じである。本実施例は、水平拡大制御回路
１１３の他に同様の働きをする第２の水平拡大制御回路
６０１を備えていることが、図１の実施例と異なる。回
路の動作は図１の実施例と同様である。
【００３０】第１の水平拡大制御回路１１３は、入力端
子１２１より与えられた拡大設定値に従ってフィールド
メモリ１０３を制御し、映像が水平方向に拡大された映
像信号を得る。第２の水平拡大制御回路６０１は、第１
の水平拡大制御回路１１３のリセットタイミングに対し
て、フィールドメモリ１０３と水平補間拡大回路１０７
との間の遅延時間差を持ってリセットし、水平補間拡大
回路１０７中の画素遅延回路１０８を制御する遅延制御
信号と、水平補間回路１０９を制御する係数値を供給す
る。この結果、図１の実施例で必要となった遅延回路１
１６、１１７が不必要となる。従って、回路の遅延時間
を考慮し、図１の遅延回路１１６、１１７と図６の第２
の水平拡大制御回路６０１のうち、回路規模の小さい方
の実施例を選択することによって、最適な回路を構成す
ることができる。
子１２１より与えられた拡大設定値に従ってフィールド
メモリ１０３を制御し、映像が水平方向に拡大された映
像信号を得る。第２の水平拡大制御回路６０１は、第１
の水平拡大制御回路１１３のリセットタイミングに対し
て、フィールドメモリ１０３と水平補間拡大回路１０７
との間の遅延時間差を持ってリセットし、水平補間拡大
回路１０７中の画素遅延回路１０８を制御する遅延制御
信号と、水平補間回路１０９を制御する係数値を供給す
る。この結果、図１の実施例で必要となった遅延回路１
１６、１１７が不必要となる。従って、回路の遅延時間
を考慮し、図１の遅延回路１１６、１１７と図６の第２
の水平拡大制御回路６０１のうち、回路規模の小さい方
の実施例を選択することによって、最適な回路を構成す
ることができる。
【００３１】前述の実施例では、垂直拡大制御回路１１
０と水平拡大制御回路１１３によって、映像全体を垂直
方向、水平方向とも任意の大きさに圧縮，拡大すること
ができた。これは、現行方式の映像信号による映像のう
ち、レターボックスタイプの映画のような横長の映像を
アスペクト比が１６：９の画面を持った表示装置に映す
際、無信号の黒帯部分を少なくするうえで大きな効果が
あった。しかしながら、通常のアスペクト比が４：３の
映像では、拡大することによって画面からはみ出し、見
えなくなってしまう部分も大きい。さらには、レターボ
ックスの映像においても、そのサイズによっては、拡大
した場合に、上下のサイズを合わせることによって左右
の映像が見えなくなったり、左右のサイズを合わせるこ
とによって上下に黒帯の部分が残ったりして、違和感を
与えることがあった。また、黒帯の部分は画面の焼き付
きを起こすという問題点も指摘されている。
０と水平拡大制御回路１１３によって、映像全体を垂直
方向、水平方向とも任意の大きさに圧縮，拡大すること
ができた。これは、現行方式の映像信号による映像のう
ち、レターボックスタイプの映画のような横長の映像を
アスペクト比が１６：９の画面を持った表示装置に映す
際、無信号の黒帯部分を少なくするうえで大きな効果が
あった。しかしながら、通常のアスペクト比が４：３の
映像では、拡大することによって画面からはみ出し、見
えなくなってしまう部分も大きい。さらには、レターボ
ックスの映像においても、そのサイズによっては、拡大
した場合に、上下のサイズを合わせることによって左右
の映像が見えなくなったり、左右のサイズを合わせるこ
とによって上下に黒帯の部分が残ったりして、違和感を
与えることがあった。また、黒帯の部分は画面の焼き付
きを起こすという問題点も指摘されている。
【００３２】そこで、この様な問題点を解決した実施例
を、図７を用いて説明する。すなわち、本実施例は、前
述の実施例における垂直拡大制御回路１１０，水平拡大
制御回路１１３を改良したものであり、図７はそのう
ち、垂直拡大制御回路１１０の構成を示すブロック図で
ある。
を、図７を用いて説明する。すなわち、本実施例は、前
述の実施例における垂直拡大制御回路１１０，水平拡大
制御回路１１３を改良したものであり、図７はそのう
ち、垂直拡大制御回路１１０の構成を示すブロック図で
ある。
【００３３】図７において、７０１は画面のライン数を
カウントする垂直カウンタ、７０２はある関数に従って
垂直カウンタ７０１の値を変換する数値変換器、その他
は図４の構成例と同じである。本実施例によれば、図４
の構成例で示した入力端子１２０からの拡大率の設定値
が、画面の位置によって数値変換器７０２の設定にした
がい自由に変換できるため、映像における任意の位置を
任意の倍率で拡大することができる。数値変換器７０２
は簡単な関数であれば論理回路で構成することができ
る。また、複雑な関数においてはＲＯＭ等を用いたルッ
クアップテーブル方式を採っても良い。この実施例の使
用例を図８に示す。
カウントする垂直カウンタ、７０２はある関数に従って
垂直カウンタ７０１の値を変換する数値変換器、その他
は図４の構成例と同じである。本実施例によれば、図４
の構成例で示した入力端子１２０からの拡大率の設定値
が、画面の位置によって数値変換器７０２の設定にした
がい自由に変換できるため、映像における任意の位置を
任意の倍率で拡大することができる。数値変換器７０２
は簡単な関数であれば論理回路で構成することができ
る。また、複雑な関数においてはＲＯＭ等を用いたルッ
クアップテーブル方式を採っても良い。この実施例の使
用例を図８に示す。
【００３４】図８（ａ）は、現行方式の映像信号による
映像を水平方向に圧縮して、アスペクト比が１６：９の
画面に表示したものである。この映像は、横長のレター
ボックスタイプのもので、そのアスペクト比はほぼ２：
１のものを想定しており、圧縮前における全体（映像及
び黒帯の部分）のアスペクト比は４：３である。（ｂ）
は（ａ）を垂直方向，水平方向とも４／３倍に拡大した
ものであり、１６：９の画面では映像の水平方向の大き
さがほぼ合致する。しかしながら、前述のようにこの場
合には上下に黒帯の部分が多少残ってしまい違和感を生
ずる画面となる。
映像を水平方向に圧縮して、アスペクト比が１６：９の
画面に表示したものである。この映像は、横長のレター
ボックスタイプのもので、そのアスペクト比はほぼ２：
１のものを想定しており、圧縮前における全体（映像及
び黒帯の部分）のアスペクト比は４：３である。（ｂ）
は（ａ）を垂直方向，水平方向とも４／３倍に拡大した
ものであり、１６：９の画面では映像の水平方向の大き
さがほぼ合致する。しかしながら、前述のようにこの場
合には上下に黒帯の部分が多少残ってしまい違和感を生
ずる画面となる。
【００３５】（ｃ）は図７に示す数値変換器７０２にお
ける関数を示したものである。縦軸は垂直カウンタ７０
１の値であり、横軸は拡大率を示している。この関数は
画面の中央付近で４／３倍の拡大率を与え、画面上下の
端部で拡大率を大きくし、垂直方向の平均拡大率を３／
２倍としたものである。この様な関数を数値変換器７０
２において定義することにより、（ｄ）に示すように黒
帯が無く、アスペクト比が１６：９の画面に収まった映
像を提供することができる。この時、画面の中央部分で
は、水平と垂直方向の拡大率が一致しているため、正し
い真円率で表示しており、真円率が変化しているのは画
面の端部のみであるので、映像としての違和感はほとん
ど無くなる。
ける関数を示したものである。縦軸は垂直カウンタ７０
１の値であり、横軸は拡大率を示している。この関数は
画面の中央付近で４／３倍の拡大率を与え、画面上下の
端部で拡大率を大きくし、垂直方向の平均拡大率を３／
２倍としたものである。この様な関数を数値変換器７０
２において定義することにより、（ｄ）に示すように黒
帯が無く、アスペクト比が１６：９の画面に収まった映
像を提供することができる。この時、画面の中央部分で
は、水平と垂直方向の拡大率が一致しているため、正し
い真円率で表示しており、真円率が変化しているのは画
面の端部のみであるので、映像としての違和感はほとん
ど無くなる。
【００３６】一方、（ｅ）は、垂直方向，水平方向とも
３／２倍に拡大した場合であり、垂直方向のサイズはア
スペクト比が１６：９の画面に一致するが、水平方向は
映像の欠ける部分が生じてしまう。この場合には、水平
拡大制御回路１１３に関して前述の数値変換器７０２の
概念を導入する。数値変換器７０２の入力信号は水平カ
ウンタ（図示せず）のカウント値となり、拡大率を決め
る関数は（ｆ）のように画面の水平方向の両端で拡大率
が小さくなるものを選択する。この時、水平方向の平均
拡大率が４／３倍となるように設定すると、（ｇ）に示
すようにアスペクト比が１６：９の画面に全ての映像が
収まるようにすることができる。この場合も（ｄ）と同
様に映像に歪が発生するのは水平方向の両端だけであ
り、ほとんど違和感は無い映像となる。
３／２倍に拡大した場合であり、垂直方向のサイズはア
スペクト比が１６：９の画面に一致するが、水平方向は
映像の欠ける部分が生じてしまう。この場合には、水平
拡大制御回路１１３に関して前述の数値変換器７０２の
概念を導入する。数値変換器７０２の入力信号は水平カ
ウンタ（図示せず）のカウント値となり、拡大率を決め
る関数は（ｆ）のように画面の水平方向の両端で拡大率
が小さくなるものを選択する。この時、水平方向の平均
拡大率が４／３倍となるように設定すると、（ｇ）に示
すようにアスペクト比が１６：９の画面に全ての映像が
収まるようにすることができる。この場合も（ｄ）と同
様に映像に歪が発生するのは水平方向の両端だけであ
り、ほとんど違和感は無い映像となる。
【００３７】この様に、本実施例では、図７に示す数値
変換器７０２を導入して、図１に示したような映像を任
意の大きさに拡大できる回路と組み合わせることによっ
て、映像を部分的に圧縮，拡大することができるので、
アスペクト比が１６：９の画面に、アスペクト比が４：
３の映像や、レターボックスの映像を違和感無く表示さ
せることが可能となる。
変換器７０２を導入して、図１に示したような映像を任
意の大きさに拡大できる回路と組み合わせることによっ
て、映像を部分的に圧縮，拡大することができるので、
アスペクト比が１６：９の画面に、アスペクト比が４：
３の映像や、レターボックスの映像を違和感無く表示さ
せることが可能となる。
【００３８】図９に、本発明のさらに別の実施例を示
す。図９において、９０１は映像信号の入力端子、９０
２はアスペクト比が４：３の画面を持つディスプレイ、
９０３は入力映像信号にＹ／Ｃ分離等の信号処理を行な
ってディスプレイ９０２へ供給する映像処理回路、９０
４は映像信号から同期信号を取り出す同期処理回路、９
０５は映像信号の拡大圧縮率を設定するモード設定回
路、９０６は同期処理回路９０４の出力信号からモード
設定回路９０５の指定するモードにしたがいディスプレ
イ９０２を駆動するための垂直偏向電流を出力する垂直
偏向回路、９０７は同期処理回路９０４の出力信号から
モード設定回路９０５の指定するモードにしたがいディ
スプレイ９０２を駆動するための水平偏向電流を出力す
る水平偏向回路、９０８、９０９は垂直偏向回路９０６
と水平偏向回路９０７の偏向電流出力に補正を加える第
１、第２の偏向電流補正回路、９１０は高圧発生回路で
ある。
す。図９において、９０１は映像信号の入力端子、９０
２はアスペクト比が４：３の画面を持つディスプレイ、
９０３は入力映像信号にＹ／Ｃ分離等の信号処理を行な
ってディスプレイ９０２へ供給する映像処理回路、９０
４は映像信号から同期信号を取り出す同期処理回路、９
０５は映像信号の拡大圧縮率を設定するモード設定回
路、９０６は同期処理回路９０４の出力信号からモード
設定回路９０５の指定するモードにしたがいディスプレ
イ９０２を駆動するための垂直偏向電流を出力する垂直
偏向回路、９０７は同期処理回路９０４の出力信号から
モード設定回路９０５の指定するモードにしたがいディ
スプレイ９０２を駆動するための水平偏向電流を出力す
る水平偏向回路、９０８、９０９は垂直偏向回路９０６
と水平偏向回路９０７の偏向電流出力に補正を加える第
１、第２の偏向電流補正回路、９１０は高圧発生回路で
ある。
【００３９】本実施例では、映像の部分的な圧縮，拡大
を偏向回路及び偏向電流補正回路によって行なっている
点が前述の実施例と異なる。垂直偏向回路９０６は同期
処理回路９０４からの垂直パルスにしたがって、ディス
プレイ９０２を駆動する垂直ののこぎり波を発生する。
同様に、水平偏向回路９０７は同期処理回路９０４から
の水平パルスにしたがって、ディスプレイ９０２を駆動
する水平ののこぎり波を発生する。この時、垂直偏向回
路９０６、水平偏向回路９０７は、モード設定回路９０
５により設定されたモードによって、発生するのこぎり
波の傾きと位相をそれぞれ変える。したがって、映像は
垂直方向，水平方向に全体的に拡大される。
を偏向回路及び偏向電流補正回路によって行なっている
点が前述の実施例と異なる。垂直偏向回路９０６は同期
処理回路９０４からの垂直パルスにしたがって、ディス
プレイ９０２を駆動する垂直ののこぎり波を発生する。
同様に、水平偏向回路９０７は同期処理回路９０４から
の水平パルスにしたがって、ディスプレイ９０２を駆動
する水平ののこぎり波を発生する。この時、垂直偏向回
路９０６、水平偏向回路９０７は、モード設定回路９０
５により設定されたモードによって、発生するのこぎり
波の傾きと位相をそれぞれ変える。したがって、映像は
垂直方向，水平方向に全体的に拡大される。
【００４０】一方、第１の偏向電流補正回路９０８は垂
直偏向回路９０６に、また、第２の偏向電流補正回路９
０９は水平偏向回路９０７に、それぞれ補正を加え、の
こぎり波に部分的な歪を与える。この補正により、のこ
ぎり波の傾きが部分的に変化し、映像は画面の場所ごと
に拡大圧縮率が変わることとなる。
直偏向回路９０６に、また、第２の偏向電流補正回路９
０９は水平偏向回路９０７に、それぞれ補正を加え、の
こぎり波に部分的な歪を与える。この補正により、のこ
ぎり波の傾きが部分的に変化し、映像は画面の場所ごと
に拡大圧縮率が変わることとなる。
【００４１】本実施例は、アスペクト比が４：３の画面
にレターボックス形式の映像を表示する場合に特に有効
である。この実施例の使用例を図１０に示す。
にレターボックス形式の映像を表示する場合に特に有効
である。この実施例の使用例を図１０に示す。
【００４２】図１０（ａ）は、アスペクト比が４：３の
画面にレターボックス形式の映像を表示したものであ
る。レターボックス映像は、第２世代のＥＤＴＶ方式で
取り入れられる方法で、今後普及することが予想され
る。第２世代のＥＤＴＶでは、上下の無画部に高精細情
報が挿入されるため、アスペクト比が４：３の画面上で
は多少不自然さが残ると考えられる。（ｂ）は、垂直偏
向回路９０６と水平偏向回路９０７を用いて映像を垂直
方向，水平方向に全体的に拡大し、無画部の領域を減ら
す工夫を施したものである。しかしながら、左右両端に
見えなくなる部分が存在するため問題が残る。（ｃ）は
第２の偏向電流補正回路９０９を用いて、水平ののこぎ
り波の傾きを左右両端で小さくして映像を圧縮し、第１
の偏向電流補正回路９０８を用いて、垂直ののこぎり波
の傾きを上下両端で大きくして映像を拡大したものであ
る。したがって、必要な映像のほとんどすべてが表示可
能となる。（ｄ）は（ｃ）の表示方法をとった場合、表
示した映像に生ずる歪を表したものである。中央部
（ア）は歪が無く、歪が最も大きくなるのは四隅（エ）
であり、ほとんど問題とならない。
画面にレターボックス形式の映像を表示したものであ
る。レターボックス映像は、第２世代のＥＤＴＶ方式で
取り入れられる方法で、今後普及することが予想され
る。第２世代のＥＤＴＶでは、上下の無画部に高精細情
報が挿入されるため、アスペクト比が４：３の画面上で
は多少不自然さが残ると考えられる。（ｂ）は、垂直偏
向回路９０６と水平偏向回路９０７を用いて映像を垂直
方向，水平方向に全体的に拡大し、無画部の領域を減ら
す工夫を施したものである。しかしながら、左右両端に
見えなくなる部分が存在するため問題が残る。（ｃ）は
第２の偏向電流補正回路９０９を用いて、水平ののこぎ
り波の傾きを左右両端で小さくして映像を圧縮し、第１
の偏向電流補正回路９０８を用いて、垂直ののこぎり波
の傾きを上下両端で大きくして映像を拡大したものであ
る。したがって、必要な映像のほとんどすべてが表示可
能となる。（ｄ）は（ｃ）の表示方法をとった場合、表
示した映像に生ずる歪を表したものである。中央部
（ア）は歪が無く、歪が最も大きくなるのは四隅（エ）
であり、ほとんど問題とならない。
【００４３】本実施例の方式は図８に示したアスペクト
比が１６：９の画面に表示する場合においても効果があ
る。また、前述のディジタル処理による拡大圧縮率の可
変方式に比べて、比較的簡単であり、アナログ方式の表
示装置に関しては、特に有効な方法である。
比が１６：９の画面に表示する場合においても効果があ
る。また、前述のディジタル処理による拡大圧縮率の可
変方式に比べて、比較的簡単であり、アナログ方式の表
示装置に関しては、特に有効な方法である。
【００４４】
【発明の効果】本発明によれば、例えば、アスペクト比
が４：３の映像をアスペクト比が１６：９の画面に表示
させるに当たって、映像全体を任意の大きさに縮小，拡
大することができるので、画面のアスペクト比に合致し
た映像を得ることができ、映像を違和感なく画面に表示
させることができる。
が４：３の映像をアスペクト比が１６：９の画面に表示
させるに当たって、映像全体を任意の大きさに縮小，拡
大することができるので、画面のアスペクト比に合致し
た映像を得ることができ、映像を違和感なく画面に表示
させることができる。
【００４５】また、映像を部分的に縮小，拡大すること
ができるので、映像全体の拡大により映像が部分的に失
われたり黒帯の部分が残ったりする等の問題点を解決で
き、画面のアスペクト比に合致した映像を得ることがで
きる。その結果、焼き付きを防ぐことも可能となる。
ができるので、映像全体の拡大により映像が部分的に失
われたり黒帯の部分が残ったりする等の問題点を解決で
き、画面のアスペクト比に合致した映像を得ることがで
きる。その結果、焼き付きを防ぐことも可能となる。
【００４６】しかも、いずれの場合も、小さな回路規模
で実現することができる。
で実現することができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】既提案例における構成を示すブロック図であ
る。
る。
【図３】図１の回路における動作内容及び映像の拡大の
原理を説明するための説明図である。
原理を説明するための説明図である。
【図４】図１の垂直拡大制御回路の構成を示すブロック
図である。
図である。
【図５】本発明の他の実施例を示すブロック図である。
【図６】本発明の別の実施例を示すブロック図である。
【図７】本発明のさらに他の実施例における垂直拡大制
御回路の構成を示すブロック図である。
御回路の構成を示すブロック図である。
【図８】図７の実施例の使用例を示す説明図である。
【図９】本発明のさらに別の実施例を示すブロック図で
ある。
ある。
【図１０】図１０の実施例の使用例を示す説明図であ
る。
る。
１０３…フィールドメモリ、１０４…垂直補間拡大回
路、１０５…１ラインメモリ、１０６…垂直補間回路、
１０７…水平補間拡大回路、１０８…画素遅延回路、１
０９…水平補間回路、１１０…垂直拡大制御回路、１１
１…メモリ制御回路、１１２…垂直補間係数発生回路、
１１３…水平拡大制御回路、１１４…画素遅延制御回
路、１１５…水平補間係数発生回路、１１６、１１７…
遅延回路、１２０…垂直拡大率設定値の入力端子、１２
１…水平拡大率設定値の入力端子、１２２…メモリ制御
信号の合成回路、４０２…補間係数の出力端子、４０３
…メモリ制御信号の出力端子、４０５…加算器、４０
６、４０８…ラッチ回路、５０１、５０２…遅延回路、
６０１…水平拡大制御回路、７０１…カウンタ、７０２
…数値変換器、９０３…映像信号処理回路、９０４…同
期処理回路、９０５…モード設定回路、９０６…垂直偏
向回路、９０７…水平偏向回路、９０８、９０９…偏向
電流補正回路、９１０…高圧回路。
路、１０５…１ラインメモリ、１０６…垂直補間回路、
１０７…水平補間拡大回路、１０８…画素遅延回路、１
０９…水平補間回路、１１０…垂直拡大制御回路、１１
１…メモリ制御回路、１１２…垂直補間係数発生回路、
１１３…水平拡大制御回路、１１４…画素遅延制御回
路、１１５…水平補間係数発生回路、１１６、１１７…
遅延回路、１２０…垂直拡大率設定値の入力端子、１２
１…水平拡大率設定値の入力端子、１２２…メモリ制御
信号の合成回路、４０２…補間係数の出力端子、４０３
…メモリ制御信号の出力端子、４０５…加算器、４０
６、４０８…ラッチ回路、５０１、５０２…遅延回路、
６０１…水平拡大制御回路、７０１…カウンタ、７０２
…数値変換器、９０３…映像信号処理回路、９０４…同
期処理回路、９０５…モード設定回路、９０６…垂直偏
向回路、９０７…水平偏向回路、９０８、９０９…偏向
電流補正回路、９１０…高圧回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 敏則 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 高田 春樹 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 鳥越 忍 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 江田 隆則 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 石橋 浩一 神奈川県横浜市戸塚区吉田町292番地 株式会社日立画像情報システム内 (56)参考文献 特開 平１−194784（ＪＰ，Ａ) 特開 平３−11891（ＪＰ，Ａ) 特開 昭62−291278（ＪＰ，Ａ) 特開 平５−64027（ＪＰ，Ａ) 特開 昭61−206380（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/01 H04N 5/262 H04N 5/46
Claims (10)
- 【請求項１】 所定値以上の記憶容量を持ち、少なくと
もライン周期で制御され得るメモリ手段と、該メモリ手
段に映像信号を書き込むための書き込みクロックから、
該書き込みクロックの周波数以上の周波数を持つクロッ
クを生成し、書き込まれた前記映像信号を前記メモリ手
段より読みだすための読みだしクロックとして出力する
クロック発生手段と、前記映像信号を前記メモリ手段よ
り読みだす際、第１の設定値に応じたライン周期毎に同
一ラインを繰返し読みだすよう前記メモリ手段を制御す
る信号を、生成して出力する垂直拡大制御手段と、前記
映像信号を前記メモリ手段より読みだす際、第２の設定
値に応じた画素周期毎に前記メモリ手段から同一画素を
繰返し読みだすよう前記メモリ手段を制御する信号を、
生成して出力する水平拡大制御手段と、前記垂直拡大制
御手段からの出力信号と前記水平拡大制御手段からの出
力信号と前記クロック発生手段からの読みだしクロック
とを合成して、前記メモリ手段に供給する合成手段と、
を備えて成り、前記メモリ手段より読みだされる映像信
号として、映像を水平方向，垂直方向とも任意の大きさ
に圧縮、拡大した映像信号を得るようにした映像圧縮拡
大回路において、 前記垂直拡大制御手段は前記メモリ手段を制御する信号
の他に、前記第１の設定値に応じた補間係数を作成して
出力し、前記水平拡大制御手段は前記メモリ手段を制御
する信号の他に、前記第２の設定値に応じた補間係数を
作成して出力するとともに、 前記メモリ手段の後段には、前記メモリ手段から読みだ
された前記映像信号を１ライン遅延して出力し、前記垂
直拡大制御手段からの出力信号にしたがってその動作が
制御されるラインメモリと、前記メモリ手段から読みだ
された前記映像信号と前記ラインメモリからの出力信号
とを用い、前記垂直拡大制御手段から出力された補間係
数にしたがって、補間信号を生成して出力する垂直補間
手段と、前記水平拡大制御手段から出力される信号及び
補間係数をそれぞれ遅延して出力する第１及び第２の遅
延手段と、前記垂直補間手段からの出力信号を１画素遅
延して出力し、前記第１の遅延手段からの出力信号にし
たがってその動作が制御される画素遅延手段と、前記垂
直補間手段からの出力信号と前記画素遅延手段から の出
力信号とを用い、前記第２の遅延手段から出力された補
間係数にしたがって、補間信号を生成して出力する水平
補間手段と、を有することを特徴とする映像圧縮拡大回
路。 - 【請求項２】 所定値以上の記憶容量を持ち、少なくと
もライン周期で制御され得るメモリ手段と、該メモリ手
段に映像信号を書き込むための書き込みクロックから、
該書き込みクロックの周波数以上の周波数を持つクロッ
クを生成し、書き込まれた前記映像信号を前記メモリ手
段より読みだすための読みだしクロックとして出力する
クロック発生手段と、前記映像信号を前記メモリ手段よ
り読みだす際、第１の設定値に応じたライン周期毎に同
一ラインを繰返し読みだすよう前記メモリ手段を制御す
る信号を、生成して出力する垂直拡大制御手段と、前記
映像信号を前記メモリ手段より読みだす際、第２の設定
値に応じた画素周期毎に前記メモリ手段から同一画素を
繰返し読みだすよう前記メモリ手段を制御する信号を、
生成して出力する水平拡大制御手段と、前記垂直拡大制
御手段からの出力信号と前記水平拡大制御手段からの出
力信号と前記クロック発生手段からの読みだしクロック
とを合成して、前記メモリ手段に供給する合成手段と、
を備えて成り、前記メモリ手段より読みだされる映像信
号として、映像を水平方向，垂直方向とも任意の大きさ
に圧縮、拡大した映像信号を得るようにした映像圧縮拡
大回路において、 前記垂直拡大制御手段は前記メモリ手段を制御する信号
の他に、前記第１の設定値に応じた補間係数を作成して
出力し、前記水平拡大制御手段は前記メモリ手段を制御
する信号の他に、前記第２の設定値に応じた補間係数を
作成して出力するとともに、 前記メモリ手段の後段には、前記水平拡大制御手段から
出力される信号及び補間係数をそれぞれ遅延して出力す
る第１及び第２の遅延手段と、前記メモリ手段から読み
だされた前記映像信号を１画素遅延して出力し、前記第
１の遅延手段からの出力信号にしたがってその動作が制
御される画素遅延手段と、前記メモリ手段から読みださ
れた前記映像信号と前記画素遅延手段からの出力信号と
を用い、前記第２の遅延手段から出力された補間係数に
したがって、補間信号を生成して出力する水平補間手段
と、前記垂直拡大制御手段から出力される信号及び補間
係 数をそれぞれ遅延して出力する第３及び第４の遅延手
段と、前記水平補間手段からの出力信号を１ライン遅延
して出力し、前記第３の遅延手段からの出力信号にした
がってその動作が制御されるラインメモリと、前記水平
補間手段からの出力信号と前記ラインメモリからの出力
信号とを用い、前記第４の遅延手段から出力された補間
係数にしたがって、補間信号を生成して出力する垂直補
間手段と、を有することを特徴とする映像圧縮拡大回
路。 - 【請求項３】 所定値以上の記憶容量を持ち、少なくと
もライン周期で制御され得るメモリ手段と、該メモリ手
段に映像信号を書き込むための書き込みクロックから、
該書き込みクロックの周波数以上の周波数を持つクロッ
クを生成し、書き込まれた前記映像信号を前記メモリ手
段より読みだすための読みだしクロックとして出力する
クロック発生手段と、前記映像信号を前記メモリ手段よ
り読みだす際、第１の設定値に応じたライン周期毎に同
一ラインを繰返し読みだすよう前記メモリ手段を制御す
る信号を、生成して出力する垂直拡大制御手段と、前記
映像信号を前記メモリ手段より読みだす際、第２の設定
値に応じた画素周期毎に前記メモリ手段から同一画素を
繰返し読みだすよう前記メモリ手段を制御する信号を、
生成して出力する水平拡大制御手段と、前記垂直拡大制
御手段からの出力信号と前記水平拡大制御手段からの出
力信号と前記クロック発生手段からの読みだしクロック
とを合成して、前記メモリ手段に供給する合成手段と、
を備えて成り、前記メモリ手段より読みだされる映像信
号として、映像を水平方向，垂直方向とも任意の大きさ
に圧縮、拡大した映像信号を得るようにした映像圧縮拡
大回路において、 前記垂直拡大制御手段は前記メモリ手段を制御する信号
の他に、前記第１の設定値に応じた補間係数を作成して
出力するとともに、 前記メモリ手段の後段には、前記メモリ手段から読みだ
された前記映像信号を１ライン遅延して出力し、前記垂
直拡大制御手段からの出力信号にしたがってその動作が
制御されるラインメモリと、前記メモリ手段から読みだ
された前記映像信号と前記ラインメモリからの出力信号
とを用い、前記垂直拡大制御手段から出力された補間係
数にしたがって、補間信号を生成して出力する垂直補間
手段と、前記垂直補間手段からの出力信号を１画素遅延
して出力する画素遅延手段と、前 記第２の設定値に応じ
た画素周期毎に前記画素遅延手段を制御する信号を生成
して出力するともに、前記第２の設定値に応じた補間係
数を生成して出力する第２の水平拡大制御手段と、前記
垂直補間手段からの出力信号と前記画素遅延手段からの
出力信号とを用い、前記第２の水平拡大制御手段から出
力された補間係数にしたがって、補間信号を生成して出
力する水平補間手段と、を有することを特徴とする映像
圧縮拡大回路。 - 【請求項４】 請求項１，２または３に記載の映像圧縮
拡大回路において、前記垂直拡大制御手段は、第１のレ
ジスタと、前記第１の設定値と前記第１のレジスタから
の出力とを加算して出力し、該第１のレジスタに供給す
る加算手段と、該加算手段の出力する桁上がりを記憶す
る第２のレジスタと、で構成され、前記第１のレジスタ
の出力を前記補間係数として出力するとともに、前記第
２のレジスタの出力を前記メモリ手段及びラインメモリ
を制御する信号として出力することを特徴とする映像圧
縮拡大回路。 - 【請求項５】 請求項４に記載の映像圧縮拡大回路にお
いて、前記垂直拡大制御手段は、前記映像信号の垂直ラ
イン数を順次数えて、その値を出力するカウンタ手段
と、該カウンタ手段から出力された値を、その値に応じ
た所定の値に順次変換し、得られた値を前記第１の設定
値として出力する数値変換手段を有し、前記映像の垂直
方向の拡大率を部分的に変更することを特徴とする映像
圧縮拡大回路。 - 【請求項６】 請求項１または２に記載の映像圧縮拡大
回路において、前記水平拡大制御手段は、第１のレジス
タと、前記第２の設定値と前記第１のレジスタからの出
力とを加算して出力し、該第１のレジスタに供給する加
算手段と、該加算手段の出力する桁上がりを記憶する第
２のレジスタと、で構成され、前記第１のレジスタの出
力を前記補間係数として出力するとともに、前記第２の
レジスタの出力を前記メモリ手段及び画素遅延手段を制
御する信号として出力することを特徴とする映像圧縮拡
大回路。 - 【請求項７】 請求項６に記載の映像圧縮拡大回路にお
いて、前記水平拡大制御手段は、前記映像信号の水平画
素数を順次数えて、その値を出力するカウンタ手段と、
該カウンタ手段から出力された値を、その値に応じた所
定の値に順次 変換し、得られた値を前記第２の設定値と
して出力する数値変換手段を有し、前記映像の水平方向
の拡大率を部分的に変更することを特徴とする映像圧縮
拡大回路。 - 【請求項８】 所定値以上の記憶容量を持ち、少なくと
もライン周期で制御され得るメモリ手段と、該メモリ手
段に映像信号を書き込むための書き込みクロックから、
該書き込みクロックの周波数以上の周波数を持つクロッ
クを生成し、書き込まれた前記映像信号を前記メモリ手
段より読みだすための読みだしクロックとして出力する
クロック発生手段と、前記映像信号を前記メモリ手段よ
り読みだす際、第１の設定値に応じたライン周期毎に同
一ラインを繰返し読みだすよう前記メモリ手段を制御す
る信号を、生成して出力する垂直拡大制御手段と、前記
映像信号を前記メモリ手段より読みだす際、第２の設定
値に応じた画素周期毎に前記メモリ手段から同一画素を
繰返し読みだすよう前記メモリ手段を制御する信号を、
生成して出力する水平拡大制御手段と、前記垂直拡大制
御手段からの出力信号と前記水平拡大制御手段からの出
力信号と前記クロック発生手段からの読みだしクロック
とを合成して、前記メモリ手段に供給する合成手段と、
を備えて成り、前記メモリ手段より読みだされる映像信
号により、水平方向、垂直方向とも任意の大きさに圧
縮、拡大した映像を表示するようにした映像圧縮拡大装
置において、 前記垂直拡大制御手段は前記メモリ手段を制御する信号
の他に、前記第１の設定値に応じた補間係数を作成して
出力し、前記水平拡大制御手段は前記メモリ手段を制御
する信号の他に、前記第２の設定値に応じた補間係数を
作成して出力するとともに、 前記メモリ手段の後段に
は、前記メモリ手段から読みだされた前記映像信号を１
ライン遅延して出力し、前記垂直拡大制御手段からの出
力信号にしたがってその動作が制御されるラインメモリ
と、前記メモリ手段から読みだされた前記映像信号と前
記ラインメモリからの出力信号とを用い、前記垂直拡大
制御手段から出力された補間係数にしたがって、補間信
号を生成して出力する垂直補間手段と、前記水平拡大制
御手段から出力される信号及び補間係数をそれぞれ遅延
して出力する第１及び第２の遅延手段と、前記垂直補間
手段からの出力信号を１画素遅延して出力し、前記第１
の遅延手段からの出力信号にしたがってその 動作が制御
される画素遅延手段と、前記垂直補間手段からの出力信
号と前記画素遅延手段からの出力信号とを用い、前記第
２の遅延手段から出力された補間係数にしたがって、補
間信号を生成して出力する水平補間手段と、を有するこ
とを特徴とする映像圧縮拡大装置。 - 【請求項９】 所定値以上の記憶容量を持ち、少なくと
もライン周期で制御され得るメモリ手段と、該メモリ手
段に映像信号を書き込むための書き込みクロックから、
該書き込みクロックの周波数以上の周波数を持つクロッ
クを生成し、書き込まれた前記映像信号を前記メモリ手
段より読みだすための読みだしクロックとして出力する
クロック発生手段と、前記映像信号を前記メモリ手段よ
り読みだす際、第１の設定値に応じたライン周期毎に同
一ラインを繰返し読みだすよう前記メモリ手段を制御す
る信号を、生成して出力する垂直拡大制御手段と、前記
映像信号を前記メモリ手段より読みだす際、第２の設定
値に応じた画素周期毎に前記メモリ手段から同一画素を
繰返し読みだすよう前記メモリ手段を制御する信号を、
生成して出力する水平拡大制御手段と、前記垂直拡大制
御手段からの出力信号と前記水平拡大制御手段からの出
力信号と前記クロック発生手段からの読みだしクロック
とを合成して、前記メモリ手段に供給する合成手段と、
を備えて成り、前記メモリ手段より読みだされる映像信
号により、水平方向、垂直方向とも任意の大きさに圧
縮、拡大した映像を表示するようにした映像圧縮拡大装
置において、 前記垂直拡大制御手段は前記メモリ手段を制御する信号
の他に、前記第１の設定値に応じた補間係数を作成して
出力し、前記水平拡大制御手段は前記メモリ手段を制御
する信号の他に、前記第２の設定値に応じた補間係数を
作成して出力するとともに、 前記メモリ手段の後段に
は、前記水平拡大制御手段から出力される信号及び補間
係数をそれぞれ遅延して出力する第１及び第２の遅延手
段と、前記メモリ手段から読みだされた前記映像信号を
１画素遅延して出力し、前記第１の遅延手段からの出力
信号にしたがってその動作が制御される画素遅延手段
と、前記メモリ手段から読みだされた前記映像信号と前
記画素遅延手段からの出力信号とを用い、前記第２の遅
延手段から出力された補間係数にしたがって、補間信号
を生成して出力する水平補間手段と、前記垂直拡大制御
手段から出力される信 号及び補間係数をそれぞれ遅延し
て出力する第３及び第４のの遅延手段と、前記水平補間
手段からの出力信号を１ライン遅延して出力し、前記第
３の遅延手段からの出力信号にしたがってその動作が制
御されるラインメモリと、前記水平補間手段からの出力
信号と前記ラインメモリからの出力信号とを用い、前記
第４の遅延手段から出力された補間係数にしたがって、
補間信号を生成して出力する垂直補間手段と、を有する
ことを特徴とする映像圧縮拡大装置。 - 【請求項１０】 所定値以上の記憶容量を持ち、少なく
ともライン周期で制御され得るメモリ手段と、該メモリ
手段に映像信号を書き込むための書き込みクロックか
ら、該書き込みクロックの周波数以上の周波数を持つク
ロックを生成し、書き込まれた前記映像信号を前記メモ
リ手段より読みだすための読みだしクロックとして出力
するクロック発生手段と、前記映像信号を前記メモリ手
段より読みだす際、第１の設定値に応じたライン周期毎
に同一ラインを繰返し読みだすよう前記メモリ手段を制
御する信号を、生成して出力する垂直拡大制御手段と、
前記映像信号を前記メモリ手段より読みだす際、第２の
設定値に応じた画素周期毎に前記メモリ手段から同一画
素を繰返し読みだすよう前記メモリ手段を制御する信号
を、生成して出力する水平拡大制御手段と、前記垂直拡
大制御手段からの出力信号と前記水平拡大制御手段から
の出力信号と前記クロック発生手段からの読みだしクロ
ックとを合成して、前記メモリ手段に供給する合成手段
と、を備えて成り、前記メモリ手段より読みだされる映
像信号により、水平方向、垂直方向とも任意の大きさに
圧縮、拡大した映像を表示するようにした映像圧縮拡大
装置において、 前記垂直拡大制御手段は前記メモリ手段を制御する信号
の他に、前記第１の設定値に応じた補間係数を作成して
出力するとともに、 前記メモリ手段の後段には、前記メモリ手段から読みだ
された前記映像信号を１ライン遅延して出力し、前記垂
直拡大制御手段からの出力信号にしたがってその動作が
制御されるラインメモリと、前記メモリ手段から読みだ
された前記映像信号と前記ラインメモリからの出力信号
とを用い、前記垂直拡大制御手段から出力された補間係
数にしたがって、補間信号を生成して出力する垂直補間
手段と、前記垂直補間手段からの出力信号を１画素遅延
して出力する画素遅延手段と、前 記第２の設定値に応じ
た画素周期毎に前記画素遅延手段を制御する信号を生成
して出力するともに、前記第２の設定値に応じた補間係
数を生成して出力する第２の水平拡大制御手段と、前記
垂直補間手段からの出力信号と前記画素遅延手段からの
出力信号とを用い、前記第２の水平拡大制御手段から出
力された補間係数にしたがって、補間信号を生成して出
力する水平補間手段と、を有することを特徴とする映像
圧縮拡大装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14667493A JP3231142B2 (ja) | 1993-06-18 | 1993-06-18 | 映像圧縮拡大回路及び装置 |
| US08/260,576 US5534934A (en) | 1993-06-18 | 1994-06-16 | Television receiver capable of enlarging and compressing image |
| DE69417476T DE69417476T3 (de) | 1993-06-18 | 1994-06-16 | Fernsehgerät fähig zum Vergrössern und Verkleinern des Bildes |
| EP94109332A EP0630154B2 (en) | 1993-06-18 | 1994-06-16 | Television receiver capable of enlarging and compressing image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14667493A JP3231142B2 (ja) | 1993-06-18 | 1993-06-18 | 映像圧縮拡大回路及び装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252156A Division JP3559758B2 (ja) | 2000-08-23 | 2000-08-23 | 映像圧縮拡大装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077723A JPH077723A (ja) | 1995-01-10 |
| JP3231142B2 true JP3231142B2 (ja) | 2001-11-19 |
Family
ID=15413046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14667493A Expired - Lifetime JP3231142B2 (ja) | 1993-06-18 | 1993-06-18 | 映像圧縮拡大回路及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5534934A (ja) |
| EP (1) | EP0630154B2 (ja) |
| JP (1) | JP3231142B2 (ja) |
| DE (1) | DE69417476T3 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW269091B (ja) * | 1993-12-22 | 1996-01-21 | Matsushita Electric Ind Co Ltd | |
| KR0186109B1 (ko) * | 1995-03-23 | 1999-04-15 | 구자홍 | 브이씨알의 이중화면 처리장치 |
| KR960036638A (ko) * | 1995-03-31 | 1996-10-28 | 김광호 | 텔레비젼장치에서 이미지의 수직 신장장치 및 방법 |
| US5638130A (en) * | 1995-05-25 | 1997-06-10 | International Business Machines Corporation | Display system with switchable aspect ratio |
| US6404458B1 (en) | 1995-06-28 | 2002-06-11 | Lg Electronics Inc. | Apparatus for converting screen aspect ratio |
| KR100426109B1 (ko) * | 1995-08-09 | 2004-08-16 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 화상의하단부가이동되는화상디스플레이장치 |
| KR0157566B1 (ko) * | 1995-09-30 | 1998-11-16 | 김광호 | 고화질을 위한 보간방법 및 장치 |
| JP3713084B2 (ja) * | 1995-11-30 | 2005-11-02 | 株式会社日立製作所 | 液晶表示制御装置 |
| GB2312118B (en) * | 1996-04-11 | 2000-03-01 | Sony Uk Ltd | Dual standard video signal processor |
| EP0802671B1 (en) * | 1996-04-18 | 2000-03-01 | Matsushita Electric Industrial Co., Ltd. | Digital signal processing circuit for a television receiver |
| US6256068B1 (en) | 1996-05-08 | 2001-07-03 | Matsushita Electric Industrial Co., Ltd. | Image data format conversion apparatus |
| KR100222682B1 (ko) * | 1996-05-31 | 1999-10-01 | 윤종용 | 영상 재생 장치의 수직 압축 회로 |
| JP3747523B2 (ja) * | 1996-07-02 | 2006-02-22 | ソニー株式会社 | 画像処理装置および処理方法 |
| US6380979B1 (en) * | 1996-07-02 | 2002-04-30 | Matsushita Electric Industrial Co., Ltd. | Scanning line converting circuit and interpolation coefficient generating circuit |
| JPH10108143A (ja) * | 1996-09-27 | 1998-04-24 | Sony Corp | 画像表示制御装置および方法 |
| JPH10191191A (ja) | 1996-12-26 | 1998-07-21 | Hitachi Ltd | 映像表示装置 |
| KR100207322B1 (ko) * | 1997-01-10 | 1999-07-15 | 윤종용 | 과주사량 조정장치 및 그 제어방법 |
| JP3883242B2 (ja) * | 1997-01-22 | 2007-02-21 | 本田技研工業株式会社 | 車両用ヘッドマウントディスプレイ装置 |
| US5796392A (en) | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
| US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
| US6064376A (en) * | 1997-03-13 | 2000-05-16 | United Video Properties, Inc. | Adjustable program guide display system |
| DE19717140A1 (de) * | 1997-04-23 | 1998-10-29 | Thomson Brandt Gmbh | Verfahren zur Formatumwandlung von Bildern sowie Vorrichtung zur Durchführung des Verfahrens |
| US6288745B1 (en) * | 1997-04-24 | 2001-09-11 | Mitsubishi Denki Kabushiki Kaisha | Scanner line interpolation device |
| US6100870A (en) * | 1997-05-30 | 2000-08-08 | Texas Instruments Incorporated | Method for vertical imaging scaling |
| JPH10341415A (ja) * | 1997-06-06 | 1998-12-22 | Pioneer Electron Corp | 画像処理装置 |
| US5963262A (en) * | 1997-06-30 | 1999-10-05 | Cirrus Logic, Inc. | System and method for scaling images and reducing flicker in interlaced television images converted from non-interlaced computer graphics data |
| KR100435257B1 (ko) | 1997-08-07 | 2004-07-16 | 삼성전자주식회사 | 영상신호 처리 시스템에서의 이미지 포맷 변환장치 및 방법 |
| JP3820026B2 (ja) * | 1998-03-09 | 2006-09-13 | パイオニア株式会社 | 走査線補間方法 |
| US6611269B1 (en) | 1998-06-11 | 2003-08-26 | Matsushita Electric Industrial Co., Ltd. | Video display unit and program recording medium |
| US6115072A (en) * | 1999-01-27 | 2000-09-05 | Motorola, Inc. | 16:9 aspect ratio conversion by letterbox method for an MPEG image |
| JP3613093B2 (ja) * | 1999-10-25 | 2005-01-26 | 日本電気株式会社 | 映像サイズ変換処理方法および映像サイズ変換処理装置 |
| JP3998399B2 (ja) | 1999-12-03 | 2007-10-24 | 松下電器産業株式会社 | 映像信号変換装置 |
| JP2001333392A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 水平偏向回路およびテレビジョン受像機 |
| DE10026739B4 (de) * | 2000-05-30 | 2006-10-19 | Micronas Gmbh | Verfahren und Vorrichtung zur Phasenkorrektur eines vertikal verzerrten digitalen Bilds |
| JP4144193B2 (ja) * | 2000-10-25 | 2008-09-03 | ソニー株式会社 | 表示パネル、及びディスプレイ装置 |
| KR100442239B1 (ko) * | 2001-06-01 | 2004-07-30 | 엘지전자 주식회사 | 디지털 티브이의 영상 디스플레이 방법 |
| US7071992B2 (en) * | 2002-03-04 | 2006-07-04 | Macronix International Co., Ltd. | Methods and apparatus for bridging different video formats |
| US20030189669A1 (en) * | 2002-04-05 | 2003-10-09 | Bowser Todd S. | Method for off-image data display |
| KR100506086B1 (ko) | 2002-12-26 | 2005-08-03 | 삼성전자주식회사 | 영상의 재현 품질 향상 장치 및 그 방법 |
| JP2005020512A (ja) * | 2003-06-27 | 2005-01-20 | Pioneer Electronic Corp | 映像信号処理装置 |
| US7262818B2 (en) | 2004-01-02 | 2007-08-28 | Trumpion Microelectronic Inc. | Video system with de-motion-blur processing |
| WO2005096624A1 (en) * | 2004-03-01 | 2005-10-13 | Thomson Licensing S.A. | Non-linear aspect ratio conversion |
| JPWO2006043483A1 (ja) * | 2004-10-18 | 2008-05-22 | 松下電器産業株式会社 | 映像信号処理装置 |
| JP4718950B2 (ja) * | 2005-09-26 | 2011-07-06 | Ｎｅｃカシオモバイルコミュニケーションズ株式会社 | 画像出力装置及びプログラム |
| US20070097261A1 (en) * | 2005-10-25 | 2007-05-03 | Brad Smith | Region or frame based aspect ratio scaling |
| CN100386797C (zh) * | 2005-11-03 | 2008-05-07 | 西安交通大学 | 一种利于实现数字视频图像缩放插值的行场信号产生方法 |
| DE602006006805D1 (de) † | 2006-04-18 | 2009-06-25 | Vestel Elekt Sanayi Ve Ticaret | Verfahren und System für die Bildseitenverhältnisumwandlung eines Videobildes |
| KR100720871B1 (ko) * | 2006-06-20 | 2007-05-23 | 삼성전자주식회사 | 휴대용 단말기의 저 왜곡 표시 장치 및 방법 |
| US9218792B2 (en) | 2008-12-11 | 2015-12-22 | Nvidia Corporation | Variable scaling of image data for aspect ratio conversion |
| US9723216B2 (en) | 2014-02-13 | 2017-08-01 | Nvidia Corporation | Method and system for generating an image including optically zoomed and digitally zoomed regions |
| CN105389776B (zh) | 2014-09-02 | 2019-05-03 | 辉达公司 | 图像缩放技术 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157871U (ja) * | 1980-04-25 | 1981-11-25 | ||
| US4528585A (en) * | 1983-03-30 | 1985-07-09 | Rca Corporation | Television receiver having picture magnifying apparatus |
| US4605952A (en) † | 1983-04-14 | 1986-08-12 | Rca Corporation | Compatible HDTV system employing nonlinear edge compression/expansion for aspect ratio control |
| GB2160051A (en) * | 1984-04-26 | 1985-12-11 | Philips Electronic Associated | Video signal processing arrangement |
| US4760455A (en) * | 1985-11-29 | 1988-07-26 | Canon Kabushiki Kaisha | Picture output device |
| JP2506718B2 (ja) * | 1987-02-06 | 1996-06-12 | 松下電器産業株式会社 | テレビジヨン受像機 |
| JP2615750B2 (ja) * | 1988-01-29 | 1997-06-04 | 松下電器産業株式会社 | テレビジョン受像機 |
| US4951149A (en) * | 1988-10-27 | 1990-08-21 | Faroudja Y C | Television system with variable aspect picture ratio |
| JP2535395B2 (ja) * | 1988-12-23 | 1996-09-18 | 株式会社日立製作所 | 画像表示装置 |
| JPH0311891A (ja) * | 1989-06-08 | 1991-01-21 | Toshiba Corp | ワイド・アスペクト・テレビジョン装置 |
| JPH0393370A (ja) † | 1989-09-06 | 1991-04-18 | Nippon Hoso Kyokai <Nhk> | 画像処理装置 |
| US5351087A (en) * | 1990-06-01 | 1994-09-27 | Thomson Consumer Electronics, Inc. | Two stage interpolation system |
| JP2913797B2 (ja) * | 1990-08-10 | 1999-06-28 | ソニー株式会社 | 画像拡縮処理方法 |
| JP2907988B2 (ja) * | 1990-10-05 | 1999-06-21 | 株式会社日立製作所 | ワイドテレビジョン受信機 |
| EP0514819B1 (en) * | 1991-05-23 | 1996-05-01 | Hitachi, Ltd. | Wide-screen television receiver with aspect ratio conversion function and method of displaying a magnified range |
| JP3034659B2 (ja) * | 1991-09-26 | 2000-04-17 | 株式会社日立製作所 | 拡大画面表示回路及びそれに用いられる水平フィルタ回路 |
| DE69221580T2 (de) * | 1991-10-16 | 1998-02-19 | Philips Electronics Nv | Anzeigevorrichtung für ein Bildformat mit dem Seitenverhältnis 16/9, die Bilder mit einem Seitenverhältnis 4/3 empfangen kann |
| JP2759727B2 (ja) * | 1992-04-22 | 1998-05-28 | 日本ビクター株式会社 | ディスプレイ装置 |
-
1993
- 1993-06-18 JP JP14667493A patent/JP3231142B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-16 US US08/260,576 patent/US5534934A/en not_active Expired - Lifetime
- 1994-06-16 DE DE69417476T patent/DE69417476T3/de not_active Expired - Lifetime
- 1994-06-16 EP EP94109332A patent/EP0630154B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69417476T3 (de) | 2010-09-16 |
| EP0630154A2 (en) | 1994-12-21 |
| US5534934A (en) | 1996-07-09 |
| DE69417476T2 (de) | 1999-12-09 |
| JPH077723A (ja) | 1995-01-10 |
| EP0630154A3 (en) | 1995-04-12 |
| DE69417476D1 (de) | 1999-05-06 |
| EP0630154B1 (en) | 1999-03-31 |
| EP0630154B2 (en) | 2010-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3231142B2 (ja) | 映像圧縮拡大回路及び装置 | |
| JP3228420B2 (ja) | 非対称画面圧縮 | |
| US5351087A (en) | Two stage interpolation system | |
| JP3034659B2 (ja) | 拡大画面表示回路及びそれに用いられる水平フィルタ回路 | |
| JP3257728B2 (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| JP3068988B2 (ja) | インターレース型及びノンインターレース型ビデオ信号表示装置 | |
| JP4215423B2 (ja) | 画像データ出力装置 | |
| JP3559758B2 (ja) | 映像圧縮拡大装置 | |
| JP3959425B2 (ja) | 受信装置及び表示装置 | |
| JP3716239B2 (ja) | 映像信号受信装置および映像信号表示装置 | |
| JP3028981B2 (ja) | ワイド画面テレビジョン受像機とそこに用いる映像信号処理装置 | |
| JPH07123335A (ja) | ２画面表示テレビジョン受像機 | |
| JP4186582B2 (ja) | 画像信号の処理装置および処理方法 | |
| KR100224919B1 (ko) | 영상처리장치의 화면 종횡비 변환회로 및 방법 | |
| JP3527603B2 (ja) | テレビ受像機のためのディジタル信号処理回路 | |
| JP3388974B2 (ja) | 圧縮伸長可変回路 | |
| JP3559740B2 (ja) | テレビジョン受信機 | |
| WO2001028244A1 (en) | Method and system for eliminating edge effects at the beginning of frame in video signals | |
| JPH04139965A (ja) | テレビジョン受信機 | |
| JP2003304469A (ja) | 映像信号拡大装置 | |
| JP2001157138A (ja) | 映像合成装置 | |
| JP2002218348A (ja) | 映像信号処理装置及び映像表示装置 | |
| JPH09284588A (ja) | 映像信号処理装置 | |
| JPH08163460A (ja) | 映像信号処理装置 | |
| JPH0983960A (ja) | 映像信号拡大圧縮装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |