JP4186582B2 - 画像信号の処理装置および処理方法 - Google Patents

画像信号の処理装置および処理方法 Download PDF

Info

Publication number
JP4186582B2
JP4186582B2 JP2002301996A JP2002301996A JP4186582B2 JP 4186582 B2 JP4186582 B2 JP 4186582B2 JP 2002301996 A JP2002301996 A JP 2002301996A JP 2002301996 A JP2002301996 A JP 2002301996A JP 4186582 B2 JP4186582 B2 JP 4186582B2
Authority
JP
Japan
Prior art keywords
image signal
magnification
pixel data
scl
individual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002301996A
Other languages
English (en)
Other versions
JP2004140516A (ja
Inventor
伸夫 上木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002301996A priority Critical patent/JP4186582B2/ja
Publication of JP2004140516A publication Critical patent/JP2004140516A/ja
Application granted granted Critical
Publication of JP4186582B2 publication Critical patent/JP4186582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Television Systems (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、例えばアスペクト比の変換が可能なテレビ受信機等に適用して好適な画像信号の処理装置および処理方法に関する。
【0002】
詳しくは、この発明は、第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第1の数から第2の数に変換して第2の画像信号を得る際に、第1の数および第2の数から求められる全体倍率、および第1の数または第2の数をパラメータとして含む非線形関数を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行う構成とすることによって、第2の画像信号による画像の品質の悪化を招くことなく、また第1の画像信号および第2の画像信号の種類に依らずに、例えば第2の画像信号による画像の所定部分を任意に圧縮または伸長できるようにした画像信号の処理装置および処理方法に係るものである。
【0003】
【従来の技術】
16:9のアスペクト比の表示画面を有するテレビ受信機が知られている。このようなテレビ受信機において、4:3のアスペクト比の画像を表示するための画像信号による画像を表示する場合、従来は例えば図9A〜Cに示すように表示が行われていた。図9Aでは、表示画面の左右端に無表示部分を形成している。また、図9Bでは、画像信号による画像の水平幅が表示画面の水平幅に一致するように拡大表示している。
【0004】
しかしながら、図9Aでは表示画面の左右端に無表示部分が形成され、このような無表示部分が鑑賞の妨害になる。また図9Bでは画像信号による画像の上下が切られて見ることができず、画像信号に表現されたものの全てを正しく鑑賞できないことになる。
【0005】
また、図9Cに示すように、画像信号による画像を水平方向に引き延ばして、画像の水平幅及び垂直幅が表示画面の水平幅及び垂直幅に一致するように表示することも行われている。しかしこの方法では、画像信号による画像の全てが垂直方向に押しつぶされた状態となり、極めて不自然な表示となる。
【0006】
そこで、図10Aに示すように、画像信号による画像の水平幅を表示画面の水平幅に略一致させ、それと共に、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮して画像の垂直幅を表示画面の垂直幅に略一致させるようにする。この場合には、図10Bに概念図を示すように、画像信号による画像の上下端近傍のみが圧縮される。
【0007】
これによれば、表示画面の中央では自然な画像表示が行われると共に、画像信号の視点の垂直方向の移動は少ないので、移動によって不自然な感じを受けることも少なくなる。
【0008】
ここで、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮して画像の垂直幅を表示画面の垂直幅に略一致させることは、表示装置がCRT(Cathode-Ray Tube)を用いたものであれば、垂直偏向電流に補正を加えて垂直方向の直線性を変更し、垂直方向の走査線の位置を変えることによって実現できる。
【0009】
しかし、表示装置がLCD(Liquid Crystal Display)やPDP(plasma display panel)等のフラットパネルディスプレイを用いる場合には、上述したCRTを用いた表示装置のように、垂直方向の走査線の位置を変えることはできない。
【0010】
そこで、本出願人は、先に、表示画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法で処理を行うことを提案した(例えば、特許文献1参照)。この場合、垂直方向の補間間隔が、分割された領域毎に異なったものとなることから、例えば画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮することが可能となる。
【0011】
【特許文献1】
特開平8−65595号公報(第5頁)
【0012】
【発明が解決しようとする課題】
上述したように画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法によれば、以下のような不都合がある。
【0013】
すなわち、縦スクロールする画像、例えば映画プログラムの最後の出演者などを表す文字表示画像において、分割領域の境界で画像の大きさが急に変化するように見え、不自然な画像となる。
【0014】
また、表示画面を垂直方向に複数領域に分割し、分割された領域毎に、固定の補間係数を割り当てる方法で処理を行うものであるが、表示装置が変わると表示領域(オーバースキャン量)の走査線数が変わるため、入力画像信号(例えば、480i、480p、・・・)と表示装置(例えば、1080i、XGA,・・・・)の全ての組み合わせについて、補間係数を記憶した係数ROMを持つことが必要となる。
【0015】
そこで、この発明では、第2の画像信号による画像の品質の悪化を招くことなく、また第1の画像信号および第2の画像信号の種類に変更があっても、第2の画像信号による画像の所定部分を容易に圧縮または伸長できるようにした画像信号の処理装置および処理方法を提供することにある。
【0016】
【課題を解決するための手段】
この発明に係る画像信号処理装置は、第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第1の数から該第1の数と同じあるいは異なる第2の数に変換して第2の画像信号を得る画像信号処理装置であって、第1の数と第2の数との比から全体倍率を求める全体倍率取得手段と、全体倍率取得手段で求められた全体倍率、および第1の数または第2の数をパラメータとして含み、上記所定方向の画素データと個別倍率との対応関係を規定する非線形関数を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求める個別倍率取得手段と、個別倍率取得手段で求められる第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を加算して得られた加算値の整数部を該画素データを得るために必要とする第1の画像信号の画素データを特定するアドレス情報とし、加算値の小数部を該アドレス情報で特定される画素データの合成比率を示す補間係数とする補間情報発生手段と、補間情報発生手段で発生されるアドレス情報で特定される第1の画像信号の画素データおよび補間情報発生手段で発生される補間係数を用いて、第2の画像信号の所定方向の画素データのそれぞれを得る補間手段とを備えるものである。
【0017】
また、この発明に係る画像信号処理方法は、第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第1の数から該第1の数と同じあるいは異なる第2の数に変換して第2の画像信号を得る画像信号処理方法であって、第1の数と第2の数との比から、全体倍率を求める第1のステップと、第1のステップで求められた全体倍率、および第1の数または第2の数をパラメータとして含み、上記所定方向の画素データと個別倍率との対応関係を規定する非線形関数を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求める第2のステップと、第2のステップで求められる個別倍率を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を加算して得られた加算値の整数部を該画素データを得るために必要とする第1の画像信号の画素データを特定するアドレス情報とし、加算値の小数部を該アドレス情報で特定される画素データの合成比率を示す補間係数とする第3のステップと、第3のステップで発生されるアドレス情報で特定される第1の画像信号の画素データおよび第3のステップで発生される補間係数を用いて、第2の画像信号の所定方向の画素データのそれぞれを得る第4のステップとを備えるものである。
【0018】
この発明においては、第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数が第1の数からこの第1の数と同じあるいは異なる第2の数に変換されて第2の画像信号が得られる。第1の画像信号は、例えば4:3のアスペクト比の画像を表示するためのものであって、480i信号、480p信号等である。第2の画像信号は、例えば16:9のアスペクト比の画像を表示するためのものであって、例えば1080i信号、768p信号等である。
【0019】
ここで、480i信号は、ライン数が480本でインタレース方式の画像信号を意味している。480p信号は、ライン数が480本のプログレッシブ方式の画像信号を意味している。1080i信号は、ライン数が1080本でインタレース方式の画像信号を意味している。768p信号は、ライン数が768本のプログレッシブ方式の画像信号を意味している。
【0020】
第1の数および第2の数を用いて、全体倍率が求められる。なお、第1の数と第2の数が同じ場合も考えられる。そして、全体倍率、および第1の数または第2の数をパラメータとして含む非線形関数を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率が求められる。
【0021】
この場合、個別倍率を、所定方向の少なくとも一端側または他端側で、全体倍率より小さくまたは大きくできる。これにより、例えばアスペクト比を4:3から16:9に変換する場合に、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮し、画像のその他の箇所を自然に表示することが可能となる。この場合、下端側に字幕部分が存在する画像の場合には、この字幕部分のみを圧縮できる。
【0022】
またこの場合、個別倍率を、所定方向の一方および他方に関して非対称とできる。これにより、例えば垂直方向の上端側の圧縮領域を狭くし、下端側の圧縮領域を広くでき、ニュース画面でアナウンサの頭部が不自然に縮むこと等を防止できる。
【0023】
なお、非線形関数として複数の非線形関数を用意しておき、いずれかの非線形関数を選択的に使用するようにしてもよい。これにより、画像内容に応じて、例えば圧縮する箇所を適宜切り換えることが可能となる。
【0024】
上述したように求められた個別倍率を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応して、この画素データを得るために必要とする第1の画像信号の画素データを特定するアドレス情報およびこのアドレス情報で特定される画素データの合成比率を示す補間係数が発生される。
【0025】
そして、このアドレス情報で特定される第1の画像信号の画素データと、補間係数とを用いて、第2の画像信号の所定方向の画素データのそれぞれが得られる。例えば、全体倍率が第1の数/第2の数で求められる場合、個別倍率が全体倍率より小さくなると、第1の画像信号の所定数の画素データから補間処理によって得られる第2の画像信号の画素データの個数は所定数より多くなり、結果的に画像は拡大される。その場合、逆に個別倍率が全体倍率より大きくなると、第1の画像信号の所定数の画素データから補間処理によって得られる第2の画像信号の画素データの個数は所定数より少なくなり、結果的に画像は縮小される。
【0026】
このように、この発明においては、第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第1の数から第2の数に変換して第2の画像信号を得る際に、第1の数および第2の数から求められる全体倍率および第2の数をパラメータとして含む非線形関数を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行うものである。
【0027】
非線形関数を用いて個別倍率を求め、この個別倍率に基づいて補間係数を発生させて補間処理を行うものであり、例えば所定方向が垂直方向である場合、縦スクロールする画像において画像の大きさが急に変化するということがなく、第2の画像信号による画像の品質の悪化を招くということがない。
【0028】
また、第1の数および第2の数から求められる全体倍率および第2の数をパラメータとして含む非線形関数を用いて個別倍率を求め、この個別倍率に基づいて補間情報を発生させて補間処理を行うものであり、第1の画像信号および第2の画像信号の種類に変更があっても、容易に対処できる。
【0029】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。
図1は、実施の形態としてのテレビ受信機100の構成を示している。
このテレビ受信機100は、第1の画像信号としての画像信号Vaが入力される入力端子101を有している。本実施の形態において、画像信号Vaは、4:3のアスペクト比の画像を表示するための480i信号である。480i信号は、ライン数が480本でインタレース方式の画像信号を意味している。この画像信号Vaは、図示せずも、例えばアンテナで受信されたテレビ放送信号を処理することで得られる。
【0030】
また、テレビ受信機100は、入力端子101に入力された画像信号Vaをアナログ信号からデジタル信号に変換するA/D(Analog-to-Digital)コンバータ102と、このA/Dコンバータ102でデジタル信号に変換された画像信号Vaを記憶するフレームメモリ103とを有している。
【0031】
また、テレビ受信機100は、フレームメモリ103に記憶された画像信号Vaの連続した2ラインの画素データを用いて、画像信号Vbの1ラインの画素データを得るための垂直補間フィルタ104と、画像信号Vbの注目ラインに関連して、アドレス情報ADRSおよび補間係数P,1−Pを発生する補間情報発生回路105とを有している。
【0032】
ここで、アドレス情報ADRSは、注目ラインの画素データを得るのに必要とする第1の画像信号における連続した2ラインの画素データを特定するための情報である。また、補間係数P,1−Pは、このアドレス情報ADRSで特定される2ラインの画素データの合成比率を示すものである。
【0033】
補間情報発生回路105で発生されるアドレス情報ADRSはフレームメモリ103に供給され、フレームメモリ103からはそのアドレス情報ADRSで特定される連続した2ラインの画素データが読み出されて垂直補間フィルタ104に供給される。また、補間情報発生回路105で発生される補間係数p,1−pは垂直補間フィルタ104に供給される。
【0034】
また、テレビ受信機100は、垂直補間フィルタ104より出力される第2の画像信号としての画像信号Vbをデジタル信号からアナログ信号に変換するD/A(Digital-to-Analog)コンバータ106と、このD/Aコンバータ106でアナログ信号に変換された画像信号Vbが供給される表示装置107とを有している。
【0035】
本実施の形態において、画像信号Vbは、16:9のアスペクト比の画像を表示するための768p信号である。768p信号は、ライン数が768本でプログレッシブ方式の画像信号を意味している。表示装置107は、16:9のアスペクト比の表示画面を持つ、例えばXGAに適応したLCDあるいはPDPである。
【0036】
また、テレビ受信機100は、全体倍率取得手段としての倍率算出回路108を有している。この倍率算出回路108は、画像信号Vaの垂直方向の有効ラインの数VSIZと、画像信号Vbの垂直方向の有効ライン数、つまり表示装置107の垂直方向のライン数DSP_VSIZとの情報を用いて、全体倍率V_SCL=VSIZ/DSP_VSIZを求める。ここで、V_SCL<1であるときはライン数の拡大となり、V_SCL>1であるときはライン数の縮小となる。本実施の形態に形態においては、VSIZ=240、DSP_VSIZ=768であって、V_SCL<1となる。
【0037】
また、テレビ受信機100は、個別倍率取得手段としての非線形処理回路109を有している。この非線形処理回路109は、倍率算出回路108で求められた全体倍率V_SCLおよびライン数DSP_VSIZ(以下、適宜「N」を用いる)に基づいて、画像信号Vbの垂直方向の0〜N−1の各ラインにそれぞれ対応した個別倍率V_SCL′を求めるものである。
【0038】
この非線形処理回路109は、全体倍率V_SCLおよびライン数Nをパラメータとして含む非線形関数を用いて、図2あるいは図3に示したラインxと個別倍率V_SCL′との関係を満たすように、各ラインにそれぞれ対応した個別倍率V_SCL′を求める。
【0039】
図2のCOEF1,COEF2,COEF3の各部分は、それぞれ以下の式で表される。
V_SCL′=β2+α1×(x1−x)2 ・・・(1)
V_SCL′=β2 ・・・(2)
V_SCL′=β2+α3×(x−x2)2 ・・・(3)
【0040】
ここで、x1=0.2×N、x2=0.6×Nに設定されている。また、β2,α1,α3は、それぞれ以下の式で表される。
β2=V_SCL×0.957=V_SCL×(100-4.3)/100
α1=V_SCL×(1.03-0.957)/(N×0.2)2=1.825×V_SCL/N2
α3=V_SCL×(1.1-0.957)/(N×0.4)2=0.89375×V_SCL/N2
【0041】
また、図3のCOEF4,COEF5の各部分は、それぞれ以下の式で表される。
V_SCL′=β1 ・・・(4)
V_SCL′=β1+α2×(x−x3)2 ・・・(5)
【0042】
ここで、x3=0.6×Nに設定されている。また、β1,α2は、それぞれ以下の式で表される。
β1=V_SCL×0.9741=V_SCL×(100-2.59)/100
α2=V_SCL×(1.11-0.9741)/(N×0.4)2=0.849375×V_SCL/N2
【0043】
図4は、非線形処理回路109の具体的な構成例を示している。
【0044】
画像信号Vbの垂直方向の有効ライン数N(=DSP_VSIZ)は、乗算器201〜203に供給される。乗算器201では、Nに0.2が掛算されてx1が得られる。乗算器202では、Nに0.2が掛算されてx2が得られる。乗算器203では、Nが2乗されてN2が得られる。なお、x2はx3でもある。
【0045】
乗算器201で得られるx1は減算器204に供給され、乗算器202で得られるx2は減算器205に供給される。これら減算器204,205には、xも供給される。xは、画像信号Vbの垂直方向の0〜N−1の各ラインに対応して、0〜N−1の間で順次変化する変数である。減算器204では、x1からxが差し引かれて(x1−x)が得られる。減算器205では、xからx2が差し引かれて(x−x2)が得られる。
【0046】
減算器204で得られる(x1−x)は乗算器206に供給される。この乗算器206では、(x1−x)が2乗されて(x1−x)2が得られる。減算器205で得られる(x−x2)は乗算器207に供給される。この乗算器207では、(x−x2)が2乗されて(x−x2)2が得られる。
【0047】
乗算器203で得られるN2は除算器208に供給される。この除算器208には全体倍率V_SCLも供給される。この除算器208では、V_SCLがN2で割られてV_SCL/N2が得られる。この除算器208で得られるV_SCL/N2は乗算器209〜211に供給される。乗算器209では、V_SCL/N2に1.825が掛算されてα1が得られる。乗算器210では、V_SCL/N2に0.89735が掛算されてα3が得られる。乗算器211では、V_SCL/N2に0.849375が掛算されてα2が得られる。
【0048】
乗算器209で得られるα1は乗算器212に供給される。この乗算器212には、乗算器206で得られる(x1−x)2も供給される。この乗算器212では、(x1−x)2にα1が掛算されてα1×(x1−x)2が得られる。また、乗算器210で得られるα3は乗算器213に供給される。この乗算器213には、乗算器207で得られる(x−x2)2も供給される。この乗算器213では、(x−x2)2にα3が掛算されてα3×(x−x2)2が得られる。また、乗算器211で得られるα2は乗算器214に供給される。この乗算器214には、乗算器207で得られる(x−x3)2も供給される。この乗算器214では、(x−x3)2にα2が掛算されてα2×(x−x3)2が得られる。
【0049】
全体倍率V_SCLは乗算器215,216に供給される。乗算器215では、V_SCLに0.957が掛算されてβ2が得られる。乗算器216では、V_SCLに0.9741が掛算されてβ1が得られる。乗算器215で得られるβ2は、セレクタ217に、上述した図2のCOEF2の部分の個別倍率V_SCL′を得るための(2)式の出力として供給される。同様に、乗算器216で得られるβ1は、セレクタ217に、上述した図3のCOEF4の部分の個別倍率V_SCL′を得るための(4)式の出力として供給される。
【0050】
また、乗算器215で得られるβ2は、加算器218,219に供給される。加算器218には、乗算器212で得られるα1×(x1−x)2も供給される。この加算器218では、β2にα1×(x1−x)2が加算されて、β2+α1×(x1−x)2が得られる。この加算器218の出力は、セレクタ217に、上述した図2のCOEF1の部分の個別倍率V_SCL′を得るための(1)式の出力として供給される。同様に、加算器219には、乗算器213で得られるα3×(x−x2)2も供給される。この加算器219では、β2にα3×(x−x2)2が加算されて、β2+α3×(x−x2)2が得られる。この加算器219の出力は、セレクタ217に、上述した図2のCOEF3の部分の個別倍率V_SCL′を得るための(3)式の出力として供給される。
【0051】
また、乗算器216で得られるβ1は、加算器220に供給される。この加算器220には、乗算器214で得られるα2×(x−x3)2も供給される。この加算器220では、β1にα2×(x−x3)2が加算されてβ1+α2×(x−x3)2が得られる。この加算器219の出力は、セレクタ217に、上述した図3のCOEF5の部分の個別倍率V_SCL′を得るための(5)式の出力として供給される。
【0052】
また、乗算器201,202で得られるx1,x2(=x3)、およびxが比較器221に供給される。この比較器221は、xが、▲1▼0≦x<x1、▲2▼x1≦x<x2(=x3)、▲3▼x2(=x3)≦x≦N−1のいずれの範囲にあるかを示す信号SLを出力する。この信号SLは、セレクタ217に供給される。また、セレクタ217には、ワイドズームモードであるか字幕入りモードであるか、さらには通常モードであるかを示す信号W/C/Uも供給される。
【0053】
セレクタ217は、信号W/C/Uがワイドズームモードを示すときは、信号SLに基づいて、以下のような選択動作をする。すなわち、xが▲1▼の範囲にあるときは加算器218の出力を個別倍率V_SCL′として出力し、xが▲2▼の範囲にあるときは乗算器215の出力を個別倍率V_SCL′として出力し、xが▲3▼の範囲にあるときは加算器219の出力を個別倍率V_SCL′として出力する。つまり、ワイドズームモードに設定されているときは、図2に示したラインxと個別倍率V_SCL′との関係を満たすように、各ラインにそれぞれ対応した個別倍率V_SCL′が得られる。
【0054】
また、セレクタ217は、信号W/C/Uが字幕入りモードを示すときは、信号SLに基づいて、以下のような選択動作をする。すなわち、xが▲1▼▲2▼の範囲にあるときは乗算器216の出力を個別倍率V_SCL′として出力し、xが▲3▼の範囲にあるときは加算器220の出力を個別倍率V_SCL′として出力する。つまり、字幕入りモードに設定されているときは、図3に示したラインxと個別倍率V_SCL′との関係を満たすように、各ラインにそれぞれ対応した個別倍率V_SCL′が得られる。
【0055】
また、信号W/C/Uが非線形処理を行わない通常モードを示すときは、セレクタ217はV_SCLをV_SCL′としてそのまま出力する。
【0056】
図1に戻って、補間情報発生回路105は、上述したように、画像信号Vbの注目ラインに関連して、アドレス情報ADRSおよび補間係数P,1−Pを発生する。補間情報発生回路105は、非線形処理回路109で求められる個別倍率V_SCL′を用いて、アドレス情報ADRSおよび補間係数P,1−Pを発生する。
【0057】
図5は、補間情報発生回路105の具体的な構成例を示している。
この補間情報発生回路105は、非線形処理回路109で求められるラインxの個別倍率V_SCL′をラッチする、直列接続された2個のラッチ回路300,301と、ラッチ回路301の出力と後述するラッチ回路305の出力とを加算する加算器302と、この加算器302の出力をラッチするラッチ回路305とを有している。
【0058】
ここで、ラッチ回路300,301,305は、画像信号Vbの各ラインの開始前の水平ブランキング期間に供給されるクロック信号fhのタイミングで、ラッチ動作をする。なお、ラッチ回路300,301,305は、クリア信号は図示せずも、ライン0の開始前の垂直ブランキング期間に、その出力が0となるようにクリアされる。
【0059】
また、補間情報発生回路105は、加算器302の出力に基づいて、アドレス情報ADRSを発生するアドレス情報出力回路304および補間係数P,1−Pを出力する補間係数出力回路303を有している。
【0060】
補間係数出力回路303は、加算器302の出力の小数部をPとして出力すると共に、1からこの小数部を差し引いた残りを1−Pとして出力する。また、アドレス情報出力回路304は、加算器302の出力の整数部をアドレス情報ADRSとして出力する。
【0061】
図5に示す補間情報発生回路105の動作を説明する。
画像信号Vbのライン0では、このライン0の開始前の水平ブランキング期間で、非線形処理回路109で求められるライン0の個別倍率V_SCL(0)′がラッチ回路300でラッチされる。しかし、ラッチ回路301,305の出力は0のままであるので、加算器302の出力は0となる。そのため、補間係数出力回路303からは、Pとして0が出力され、1−Pとして1が出力される。また、同様に、加算器302の出力が0であるため、アドレス情報出力回路304からはアドレス情報ADRSとして0が出力される。
【0062】
次に、画像信号Vbのライン1では、このライン1の開始前の水平ブランキング期間で、ラッチ回路300の出力である個別倍率V_SCL(0)′がラッチ回路301でラッチされる。同時に、非線形処理回路109で求められるライン1の個別倍率V_SCL(1)′がラッチ回路300でラッチされる。
【0063】
この場合、ラッチ回路305の出力は0のままであるが、ラッチ回路301の出力はV_SCL(0)′となり、加算器302の出力はV_SCL(0)′となる。そのため、補間係数出力回路303からは、PとしてV_SCL(0)′の小数部が出力され、1−Pとして1からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路304からは、アドレス情報ADRSとしてV_SCL(0)′の整数部が出力される。
【0064】
次に、画像信号Vbのライン2では、このライン2の開始前の水平ブランキング期間で、加算器302の出力であるV_SCL(0)′がラッチ回路305でラッチされ、ラッチ回路300の出力であるV_SCL(1)′がラッチ回路301でラッチされ、さらに非線形処理回路109で求められるライン2の個別倍率V_SCL(2)′がラッチ回路300でラッチされる。
【0065】
この場合、ラッチ回路301の出力はV_SCL(1)′となり、ラッチ回路305の出力はV_SCL(0)′となり、加算器302の出力はV_SCL(0)′+V_SCL(1)′となる。そのため、補間係数出力回路303からは、PとしてV_SCL(0)′+V_SCL(1)′の小数部が出力され、1−Pとして1からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路304からは、アドレス情報ADRSとしてV_SCL(0)′+V_SCL(1)′の整数部が出力される。
【0066】
以下、同様にして、画像信号Vbのxライン(x≧3)では、加算器302の出力は、V_SCL(0)′からV_SCL(x-1)′までが加算されたものとなる。そのため、補間係数出力回路303からは、Pとしてその加算値の小数部が出力され、1−Pとして1からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路304からは、アドレス情報ADRSとしてその加算値の整数部が出力される。
【0067】
次に、図1に示すテレビ受信機100の動作を説明する。
入力端子101に画像信号Vaが入力される。この画像信号Vaは、4:3のアスペクト比の画像を表示するための480i信号である。この画像信号Vaは、A/Dコンバータ102でアナログ信号からデジタル信号に変換され、その後にフレームメモリ103に書き込まれる。
【0068】
また、倍率算出回路108に、画像信号Vaの垂直方向の有効ラインの数VSIZと、画像信号Vbの垂直方向の有効ライン数、つまり表示装置107の垂直方向のライン数DSP_VSIZの情報が入力される。倍率算出回路108は、全体倍率V_SCL=VSIZ/DSP_VSIZを求める。
【0069】
この倍率算出回路108で求められた全体倍率V_SCLは、非線形処理回路109に入力される。また、この非線形処理回路109には、ライン数DSP_VSIZの情報も入力される。非線形処理回路109は、全体倍率V_SCLおよびライン数DSP_VSIZ(=N)に基づいて、画像信号Vbの垂直方向の0〜N−1の各ラインにそれぞれ対応した個別倍率V_SCL′を順次求める。
【0070】
この場合、ワイドズームモードに設定されている場合には、全体倍率V_SCLおよびライン数DSP_VSIZをパラメータとして含む非線形関数を用いて、図2に示したラインxと個別倍率V_SCL′との関係を満たすように、各ラインにそれぞれ対応した個別倍率V_SCL′が求められる。
【0071】
一方、字幕入りモードに設定されている場合には、全体倍率V_SCLおよびライン数DSP_VSIZをパラメータとして含む非線形関数を用いて、図3に示したラインxと個別倍率V_SCL′との関係を満たすように、各ラインにそれぞれ対応した個別倍率V_SCL′が求められる。
【0072】
非線形処理回路109で順次求められる画像信号Vbの垂直方向の0〜N−1の各ラインの個別倍率V_SCL′は、補間情報発生回路105に入力される。補間情報発生回路105は、その個別倍率V_SCL′を用いて、画像信号Vbの垂直方向の0〜N−1の各ラインのアドレス情報ADRSおよび補間係数P,1−Pを順次発生する。
【0073】
補間情報発生回路105で発生されるアドレス情報ADRSは、フレームメモリ103に読み出しアドレス情報として供給される。この場合、画像信号Vbのラインxでは、このラインxに対応したアドレス情報ADRSがnであるとき、画像信号Vaのnラインおよびn+1ラインの画素データが、フレームメモリ103から読み出されて垂直補間フィルタ104に供給される。
【0074】
また、補間情報発生回路105で発生される補間係数P,1−Pは、垂直補間フィルタ104に供給される。垂直補間フィルタ104は、nラインおよびn+1ラインの画素データおよび補間係数P,1−Pを用いて、画像信号Vbのラインxの画素データを生成する。この場合、nラインの画素データをd(n)′、n+1ラインの画素データをd(n+1)′とすると、ラインxの画素データd(x)は、以下の(6)式のように生成される。
d(x)=d(n)×(1−P)+d(n+1)×P ・・・(6)
【0075】
図6は、垂直補間フィルタ104における補間処理の一例を示すものである。画像信号Vbのライン0の補間位相(図5の加算器302の出力に対応)は0であり、ADRS=0で、またP=0,1−P=1となる。そのため、画像信号Vbのライン0の画素データd(0)は、画像信号Vaの画素データd(0)′と等しいものとなる。
【0076】
また、画像信号Vbのライン1の補間位相は、ライン0の個別倍率V_SCL(0)′だけ増加し、0〜1の間にあり、ADRS=0となる。そのため、画像信号Vbのライン1の画素データd(1)は、画像信号Vaのライン0,1の画素データd(0)′,d(1)′を用いて生成される。
【0077】
また、画像信号Vbのライン2の補間位相は、さらにライン1の個別倍率V_SCL(1)′だけ増加し、1〜2の間にあり、ADRS=1となる。そのため、画像信号Vbのライン2の画素データd(2)は、画像信号Vaのライン1,2の画素データd(1)′,d(2)′を用いて生成される。
【0078】
以下同様にして、画像信号Vbのライン3以降の画素データも生成されることとなる。
【0079】
このように垂直補間フィルタ104では、画像信号Vbの各ラインの画素データが補間処理によって生成される。画像信号Vbは、16:9のアスペクト比の画像を表示するための768p信号となる。この垂直補間フィルタ104で得られる画像信号Vbは、D/Aコンバータ106でデジタル信号からアナログ信号に変換され、その後に表示装置107に供給される。表示装置107には、画像信号Vbによる画像が表示される。この場合、画像信号Vbによる画像の水平幅が表示画面の水平幅に略一致するようにされる、これにより、表示装置107には、画像信号Vbによる16:9のアスペクト比の画像が表示される。
【0080】
本実施の形態によれば、非線形処理回路109では画像信号Vbの各ライン毎に個別倍率V_SCL′が設定される。そして、ワイドズームモードでは、垂直方向の上端側および下端側の個別倍率V_SCL′が全体倍率V_SCLより大きくされと共にその中央部でV_SCL′が全体倍率V_SCLより小さくされる(図2参照)。また、字幕入りモードでは、垂直方向の下端側の個別倍率V_SCL′が全体倍率V_SCLより大きくされると共にその中央部および上端側で個別倍率V_SCL′が全体倍率V_SCLより小さくされる(図3参照)。
【0081】
したがって、表示装置107に画像信号Vbによる16:9のアスペクト比の画像を表示した場合、画像の上下端近傍が圧縮されるが、表示画面の中央では自然な画像表示が行われる。また、字幕入りモードに設定した場合には、画像の字幕部分のみが圧縮されたものとなる。
【0082】
また、本実施の形態によれば、ワイドズームモードでは、垂直方向の上端側および下端側の個別倍率V_SCL′が全体倍率V_SCLより大きくされと共にその中央部でV_SCL′が全体倍率V_SCLより小さくされる(図2参照)が、この個別倍率V_SCL′は上端側および下端側に関して非対称とされている。つまり、V_SCL′>V_SCLとなる範囲は上端側は狭く、下端側が広くされている。このようにすることで、例えばニュース画面でアナウンサの頭部が不自然に縮むこと等を防止できる。
【0083】
また、本実施の形態によれば、非線形関数を用いて個別倍率V_SCL′を求め、この個別倍率V_SCL′に基づいて補間情報を発生させて補間処理を行うものであり、例えば縦スクロールする画像において、例えば従来の画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法のように、画像の大きさが急に変化するということがなく、画像信号Vbによる画像の品質悪化を軽減できる。
【0084】
また、本実施の形態によれば、画像信号Vaの垂直方向の有効ラインの数VSIZおよび画像信号Vbの垂直方向の有効ライン数、つまり表示装置107の垂直方向のライン数DSP_VSIZから求められる全体倍率V_SCL=VSIZ/DSP_VSIZ、およびライン数DSP_VSIZをパラメータとして含む非線形関数を用いて個別倍率V_SCL′を求め、この個別倍率V_SCL′に基づいて補間情報を発生させて補間処理を行うものであり、画像信号Va,Vbの種類に変更があっても、つまりVSIZ,DSP_VSIZに変更があっても容易に対処できる。
【0085】
なお、図1のテレビ受信機100における画像信号Vaから画像信号Vbを得る処理を、例えば図7に示すような画像信号処理装置400により、ソフトウェアで実現することもできる。
【0086】
まず、図7に示す画像信号処理装置400について説明する。この画像信号処理装置400は、装置全体の動作を制御するCPU401と、このCPU401の制御プログラム等が格納されたROM(read only memory)402と、CPU401の作業領域を構成するRAM(random access memory)403と、外部記憶装置としてのハードディスクドライブ(HDD)404とを有している。これらCPU401、ROM402、RAM403およびHDD404は、それぞれバス405に接続されている。
【0087】
また、画像信号処理装置400は、画像信号Vaを入力するための入力端子406と、画像信号Vbを出力するための出力端子408とを有している。端子406,408はそれぞれインタフェース407,409を介してバス405に接続されている。
【0088】
図8のフローチャートを参照して、図7に示す画像信号処理装置400におけるCPU401の処理手順を説明する。
まず、ステップST1で、処理を開始し、ステップST2で、RAM403に記憶されている画像信号Vaの垂直方向の有効ライン数VSIZと、画像信号Vbの垂直方向の有効ライン数DSP_VSIZの情報を用いて、全体倍率V_SCL=VSIZ/DSP_VSIZを求める。
【0089】
次に、ステップST3で、入力端子406より1フレーム分または1フィールド分の画像信号Vaを入力する。このように入力端子406より入力される画像信号VaをRAM403に一時的に格納する。なお、この画像信号VaがHDD404に予め記録されている場合には、このHDD404からこの画像信号Vaを読み出してRAM403に一時的に格納する。
【0090】
次に、ステップST4で、画像信号Vaの全フレームまたは全フィールドの処理が終わっているか否かを判定する。処理が終わったときは、ステップST5で、処理を終了する。一方、処理が終わっていないときは、ステップST6に進む。
【0091】
ステップST6では、画像信号Vbの注目ラインxの個別倍率V_SCL′を求める。最初の注目ラインxはライン0である。個別倍率V_SCL′は、全体倍率V_SCLおよび画像信号Vbの垂直方向の有効ライン数DSP_VSIZ(=N)をパラメータとして含む非線形関数を用いて求める。この場合、ワイドズームモードに設定されているときは、上述の(1)式〜(3)式を用い、図2に示したラインxと個別倍率V_SCL′との関係を満たすように、個別倍率V_SCL′を求める。一方、字幕入りモードに設定されているときは、上述の(4)式、(5)式を用い、図3に示したラインxと個別倍率V_SCL′との関係を満たすように、個別倍率V_SCL′を求める。
【0092】
次に、ステップST7で、ステップST6で求めた個別倍率V_SCL′を用いて、注目ラインxのアドレス情報ADRSおよび補間係数P,1−Pを求める。この場合、注目ラインxのアドレス情報ADRSおよび補間係数P,1−Pを求める際には、ラインx−1以下の個別倍率V_SCL′を加算した加算値(補間位相)に基づき、その加算値の小数部をPとし、1からその小数部を差し引いた残りを1−Pとし、さらにその加算値の整数部をアドレス情報ADRSとする。なお、注目ラインxがライン0であるときは、P=0、1−P=1、ADRS=0とする。
【0093】
次に、ステップST8で、ステップST7で求めた注目ラインxのアドレス情報ADRSおよび補間係数P,1−Pを用いて、画像信号Vbの注目ラインxの画素データを生成し、出力端子408に出力する。この場合、ADRS=nであるとき、画像信号Vaのnラインおよびn+1ラインの画素データおよび補間係数P,1−Pを用いて、上述の(6)式により、画像信号Vbの注目ラインxの画素データを生成する。
【0094】
次に、ステップST9で、全ラインの処理を終了したか否かを判定する。終了していないときは、ステップST6に戻り、画像信号Vbの次のラインの画素データを得るための処理に移る。一方、終了したときは、ステップST3に戻って、次の1フレーム分または1フィールド分の画像信号Vaの入力処理に移る。
【0095】
なお、上述実施の形態において、非線形処理回路109で画像信号Vbの0〜N−1の各ラインにそれぞれ対応した個別倍率V_SCL′を求めて用いるものを示したが、非線形処理回路109で画像信号Vaの各ラインにそれぞれ対応した個別倍率V_SCL′を求めて用いることもできる。
【0096】
その場合、上述の(1)式、(3)式、(5)式のα1〜α3を求める際のN(=DSP_VSIZ)の代わりに、画像信号Vaの垂直方向の有効ライン数VSIZを用いることになる。またその場合、xは0〜VSIZ−1の範囲で変化していくことになる。
【0097】
この場合、画像信号Vaの水平周期でカウントされる第1のカウンタのカウント値の0〜VSIZ−1に従って個別倍率V_SCL′をそれぞれ得ると共に、これと同時に画像信号Vbの水平周期でカウントされる第2のカウンタを用意し、そのカウント値が画像信号Vbのライン位置を示すものとし、画像信号Vbのラインxの個別倍率V_SCL′として、第2のカウンタのカウント値がxであるときに得られているものを用いることとする。
【0098】
また、上述実施の形態においては、画像信号Vaが480i信号であり、画像信号Vbが768p信号であって、垂直補間フィルタ104で垂直方向のライン数が増加するように補間処理をするものを示した。しかし、画像信号Va,Vbの種類はこれに限定されるものではない。したがって、画像信号Va,Vbによっては、垂直補間フィルタ104で垂直方向のライン数を減少するように補間処理することも考えられる。
【0099】
上述実施の形態においては、画像信号Vaをフレームメモリ103に一時的に記憶し、その後にこのフレームメモリ103から必要とする2ラインの画素データを読み出して補間処理をするようにしているが、逆に補間処理をした後にフレームメモリ103に記憶する構成とすることもできる。このように補間処理をした後にフレームメモリ103に記憶する構成とする場合には、上述したように垂直方向のライン数を減少するように補間処理する場合には、フレームメモリ103の容量を小さくできる利益がある。
【0100】
また、上述実施の形態においては、全体倍率V_SCLをVSIZ/DSP_VSIZとしているが、その逆数であるDSP_VSIZ/VSIZとして求めるようにしてもよい。その場合には、図2、図3に示すラインxと個別倍率V_SCL′との関係で、縦軸の正負を逆とする必要がある。またその場合、補間情報発生回路105(図5参照)では、この個別倍率V_SCL′をそのまま用いることはできず、1/V_SCL′の形にして用いる必要がある。
【0101】
また、上述実施の形態においては、ワイドズームモードと字幕入りモードとで2つの非線形関数を切り換えて用いて個別倍率V_SCL′を発生させるものを示したが、さらに多くの非線形関数を用意しておき、画像内容に応じて切り換え使用が可能となるようにしてもよい。
【0102】
また、上述実施の形態においては、アスペクト比を4:3から16:9に変換するものを示したが、この逆あるいは、その他のアスペクト比の変換にも、この発明を同様に適用することができる。なお、アスペクト比を16:9から4:3に変換する場合には、例えば図2、図3に示すラインxと個別倍率V_SCL′との関係で、縦軸の正負を逆とする必要がある。
【0103】
また、上述実施の形態においては、画像信号の垂直方向の画素データの補間処理を示したものであるが、この発明は水平方向の画素データの補間処理にも同様に適用できることは勿論である。
【0104】
【発明の効果】
この発明によれば、第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第1の数から第2の数に変換して第2の画像信号を得る際に、第1の数および第2の数から求められる全体倍率、および第1の数または第2の数をパラメータとして含む非線形関数を用いて、第2の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行うものであり、第2の画像信号による画像の品質の悪化を招くことなく、また第1の画像信号および第2の画像信号の種類に依らずに、例えば第2の画像信号による画像の所定部分を任意に圧縮または伸長できる。
【図面の簡単な説明】
【図1】実施の形態としてのテレビ受信機の構成を示すブロック図である。
【図2】ラインxと個別倍率V_SCL′との関係(ワイドズームモード)を示す図である。
【図3】ラインxと個別倍率V_SCL′との関係(字幕入りモード)を示す図である。
【図4】非線形処理回路の具体的な構成例を示す接続図である。
【図5】補間情報発生回路の具体的な構成例を示すブロック図である。
【図6】補間処理を説明するための図である。
【図7】補間処理をソフトウェアで実現するための画像信号処理装置を示すブロック図である。
【図8】画像信号処理(補間処理)を示すフローチャートである。
【図9】従来のテレビ受信機の表示を説明するための図である。
【図10】従来のテレビ受信機の表示を説明するための図である。
【符号の説明】
100・・・テレビ受信機、101・・・入力端子、102・・・A/Dコンバータ、103・・・フレームメモリ、104・・・垂直補間フィルタ、105・・・補間情報発生回路、106・・・D/Aコンバータ、107・・・表示装置、108・・・倍率算出回路、109・・・非線形処理回路、400・・・画像信号処理装置

Claims (5)

  1. 第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第1の数から該第1の数と同じあるいは異なる第2の数に変換して第2の画像信号を得る画像信号処理装置であって、
    上記第1の数と上記第2の数との比から全体倍率を求める全体倍率取得手段と、
    上記全体倍率取得手段で求められた全体倍率、および上記第1の数または上記第2の数をパラメータとして含み、上記所定方向の画素データと個別倍率との対応関係を規定する非線形関数を用いて、上記第2の画像信号の上記所定方向の画素データのそれぞれに対応した個別倍率を求める個別倍率取得手段と、
    上記個別倍率取得手段で求められる上記第2の画像信号の上記所定方向の画素データのそれぞれに対応した個別倍率を加算して得られた加算値の整数部を該画素データを得るために必要とする上記第1の画像信号の画素データを特定するアドレス情報とし、上記加算値の小数部を該アドレス情報で特定される画素データの合成比率を示す補間係数とする補間情報発生手段と、
    上記補間情報発生手段で発生されるアドレス情報で特定される上記第1の画像信号の画素データおよび上記補間情報発生手段で発生される補間係数を用いて、上記第2の画像信号の上記所定方向の画素データのそれぞれを得る補間手段と
    を備える画像信号処理装置。
  2. 上記個別倍率取得手段で求められる個別倍率は、上記所定方向の一方および他方に関して非対称であ
    求項1に記載の画像信号処理装置。
  3. 上記非線形関数として複数の非線形関数が用意され、
    上記複数の非線形関数のうちいずれかの非線形関数を選択する関数選択手段をさらに備え、
    上記個別倍率取得手段は、上記関数選択手段で選択された非線形関数を用い
    求項1に記載の画像信号処理装置。
  4. 上記個別倍率取得手段で求められる個別倍率は、
    上記所定方向の少なくとも一端側または他端側で、上記全体倍率取得手段で求められた全体倍率より小さくまたは大きくな
    求項1に記載の画像信号処理装置。
  5. 第1の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第1の数から該第1の数と同じあるいは異なる第2の数に変換して第2の画像信号を得る画像信号処理方法であって、
    上記第1の数と上記第2の数との比から、全体倍率を求める第1のステップと、
    上記第1のステップで求められた全体倍率、および上記第1の数または上記第2の数をパラメータとして含み、上記所定方向の画素データと個別倍率との対応関係を規定する非線形関数を用いて、上記第2の画像信号の上記所定方向の画素データのそれぞれに対応した個別倍率を求める第2のステップと、
    上記第2のステップで求められる個別倍率を用いて、上記第2の画像信号の上記所定方向の画素データのそれぞれに対応した上記個別倍率を加算して得られた加算値の整数部を該画素データを得るために必要とする上記第1の画像信号の画素データを特定するアドレス情報とし、上記加算値の小数部を該アドレス情報で特定される画素データの合成比率を示す補間係数とする第3のステップと、
    上記第3のステップで発生されるアドレス情報で特定される上記第1の画像信号の画素データおよび上記第3のステップで発生される補間係数を用いて、上記第2の画像信号の上記所定方向の画素データのそれぞれを得る第4のステップと
    を備える画像信号処理方法。
JP2002301996A 2002-10-16 2002-10-16 画像信号の処理装置および処理方法 Expired - Fee Related JP4186582B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002301996A JP4186582B2 (ja) 2002-10-16 2002-10-16 画像信号の処理装置および処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002301996A JP4186582B2 (ja) 2002-10-16 2002-10-16 画像信号の処理装置および処理方法

Publications (2)

Publication Number Publication Date
JP2004140516A JP2004140516A (ja) 2004-05-13
JP4186582B2 true JP4186582B2 (ja) 2008-11-26

Family

ID=32450197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002301996A Expired - Fee Related JP4186582B2 (ja) 2002-10-16 2002-10-16 画像信号の処理装置および処理方法

Country Status (1)

Country Link
JP (1) JP4186582B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10187656B2 (en) 2015-09-09 2019-01-22 Samsung Electronics Co., Ltd. Image processing device for adjusting computational complexity of interpolation filter, image interpolation method, and image encoding method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670550B2 (ja) * 2005-08-25 2011-04-13 カシオ計算機株式会社 表示制御装置及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10187656B2 (en) 2015-09-09 2019-01-22 Samsung Electronics Co., Ltd. Image processing device for adjusting computational complexity of interpolation filter, image interpolation method, and image encoding method

Also Published As

Publication number Publication date
JP2004140516A (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
JP2533393B2 (ja) Ntsc―hdコンバ―タ
JP4237272B2 (ja) 動的係数荷重による縮小およびフリッカ低減の方法および装置
US6266092B1 (en) Method and apparatus for video line multiplication with enhanced sharpness
US6166773A (en) Method and apparatus for de-interlacing video fields to progressive scan video frames
US6961479B1 (en) Image processing device, image processing method, image-processing program recorded medium
US7421150B2 (en) Coordinate conversion apparatus and method
US6128539A (en) Method and apparatus for forming image scaling filters
JP4186582B2 (ja) 画像信号の処理装置および処理方法
KR100497556B1 (ko) 화상처리장치및방법
KR100730499B1 (ko) 화상 변환 장치 및 방법
US7423692B2 (en) De-interlace method and method for generating de-interlace algorithm
JP4268696B2 (ja) 画像処理装置および処理方法
JPH10145817A (ja) 画像信号のip変換およびフォ−マット変換の信号処理回路
JP3415883B2 (ja) 画像拡大圧縮回路
US8588553B2 (en) Scaling method and device for image signals
JP3158802B2 (ja) 補間機能付き映像装置
JP3028981B2 (ja) ワイド画面テレビジョン受像機とそこに用いる映像信号処理装置
JP3545577B2 (ja) 走査線変換装置
JP3527603B2 (ja) テレビ受像機のためのディジタル信号処理回路
KR100224919B1 (ko) 영상처리장치의 화면 종횡비 변환회로 및 방법
JP2000148059A (ja) ライン数変換処理回路およびこれを搭載した表示装置
EP1665780A1 (en) Robust de-interlacing of video signals
TWI524776B (zh) 倍頻解交錯方法及其控制器
JPH04339480A (ja) 拡大表示装置の直線補間回路
JP2003503906A (ja) インターレース法で生成されるイメージシーケンスのピクチャ周波数を2逓倍する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050818

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080819

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees