JP2004140516A - 画像信号の処理装置および処理方法 - Google Patents
画像信号の処理装置および処理方法 Download PDFInfo
- Publication number
- JP2004140516A JP2004140516A JP2002301996A JP2002301996A JP2004140516A JP 2004140516 A JP2004140516 A JP 2004140516A JP 2002301996 A JP2002301996 A JP 2002301996A JP 2002301996 A JP2002301996 A JP 2002301996A JP 2004140516 A JP2004140516 A JP 2004140516A
- Authority
- JP
- Japan
- Prior art keywords
- image signal
- magnification
- pixel data
- scl
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Television Systems (AREA)
Abstract
【課題】画像信号Ｖａの所定方向の画素数を第１の数から第２の数に変換して画像信号Ｖｂを得る際に、画像信号Ｖｂによる画像の品質の悪化を招くことなく、また画像信号Ｖａ，Ｖｂの種類に変更があっても、画像信号Ｖｂによる画像の所定部分を容易に圧縮または伸長可能とする。
【解決手段】画像信号Ｖａ，Ｖｂのライン数ＶＳＩＺ，ＤＳＰ＿ＶＳＩＺを用いて、全体倍率Ｖ＿ＳＣＬを求める。非線形処理回路１０９は、Ｖ＿ＳＣＬ及びＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて、画像信号Ｖｂの各ラインに対応した個別倍率Ｖ＿ＳＣＬ′を求める。個別倍率Ｖ＿ＳＣＬ′を用いて、画像信号Ｖｂの各ラインに対応して、この各ラインの画素データを得るために必要とする画像信号Ｖａのラインを特定するアドレス情報ＡＤＲＳ及び補間係数Ｐ，１−Ｐを得る。補間フィルタ１０４は、画像信号Ｖａの画素データ及び補間係数Ｐ，１−Ｐを用いて補間処理をする。
【選択図】 図３
【解決手段】画像信号Ｖａ，Ｖｂのライン数ＶＳＩＺ，ＤＳＰ＿ＶＳＩＺを用いて、全体倍率Ｖ＿ＳＣＬを求める。非線形処理回路１０９は、Ｖ＿ＳＣＬ及びＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて、画像信号Ｖｂの各ラインに対応した個別倍率Ｖ＿ＳＣＬ′を求める。個別倍率Ｖ＿ＳＣＬ′を用いて、画像信号Ｖｂの各ラインに対応して、この各ラインの画素データを得るために必要とする画像信号Ｖａのラインを特定するアドレス情報ＡＤＲＳ及び補間係数Ｐ，１−Ｐを得る。補間フィルタ１０４は、画像信号Ｖａの画素データ及び補間係数Ｐ，１−Ｐを用いて補間処理をする。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばアスペクト比の変換が可能なテレビ受信機等に適用して好適な画像信号の処理装置および処理方法に関する。
【０００２】
詳しくは、この発明は、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から第２の数に変換して第２の画像信号を得る際に、第１の数および第２の数から求められる全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行う構成とすることによって、第２の画像信号による画像の品質の悪化を招くことなく、また第１の画像信号および第２の画像信号の種類に依らずに、例えば第２の画像信号による画像の所定部分を任意に圧縮または伸長できるようにした画像信号の処理装置および処理方法に係るものである。
【０００３】
【従来の技術】
１６：９のアスペクト比の表示画面を有するテレビ受信機が知られている。このようなテレビ受信機において、４：３のアスペクト比の画像を表示するための画像信号による画像を表示する場合、従来は例えば図９Ａ〜Ｃに示すように表示が行われていた。図９Ａでは、表示画面の左右端に無表示部分を形成している。また、図９Ｂでは、画像信号による画像の水平幅が表示画面の水平幅に一致するように拡大表示している。
【０００４】
しかしながら、図９Ａでは表示画面の左右端に無表示部分が形成され、このような無表示部分が鑑賞の妨害になる。また図９Ｂでは画像信号による画像の上下が切られて見ることができず、画像信号に表現されたものの全てを正しく鑑賞できないことになる。
【０００５】
また、図９Ｃに示すように、画像信号による画像を水平方向に引き延ばして、画像の水平幅及び垂直幅が表示画面の水平幅及び垂直幅に一致するように表示することも行われている。しかしこの方法では、画像信号による画像の全てが垂直方向に押しつぶされた状態となり、極めて不自然な表示となる。
【０００６】
そこで、図１０Ａに示すように、画像信号による画像の水平幅を表示画面の水平幅に略一致させ、それと共に、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮して画像の垂直幅を表示画面の垂直幅に略一致させるようにする。この場合には、図１０Ｂに概念図を示すように、画像信号による画像の上下端近傍のみが圧縮される。
【０００７】
これによれば、表示画面の中央では自然な画像表示が行われると共に、画像信号の視点の垂直方向の移動は少ないので、移動によって不自然な感じを受けることも少なくなる。
【０００８】
ここで、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮して画像の垂直幅を表示画面の垂直幅に略一致させることは、表示装置がＣＲＴ（Ｃａｔｈｏｄｅ−Ｒａｙ Ｔｕｂｅ）を用いたものであれば、垂直偏向電流に補正を加えて垂直方向の直線性を変更し、垂直方向の走査線の位置を変えることによって実現できる。
【０００９】
しかし、表示装置がＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やＰＤＰ（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ）等のフラットパネルディスプレイを用いる場合には、上述したＣＲＴを用いた表示装置のように、垂直方向の走査線の位置を変えることはできない。
【００１０】
そこで、本出願人は、先に、表示画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法で処理を行うことを提案した（例えば、特許文献１参照）。この場合、垂直方向の補間間隔が、分割された領域毎に異なったものとなることから、例えば画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮することが可能となる。
【００１１】
【特許文献１】
特開平８−６５５９５号公報（第５頁）
【００１２】
【発明が解決しようとする課題】
上述したように画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法によれば、以下のような不都合がある。
【００１３】
すなわち、縦スクロールする画像、例えば映画プログラムの最後の出演者などを表す文字表示画像において、分割領域の境界で画像の大きさが急に変化するように見え、不自然な画像となる。
【００１４】
また、表示画面を垂直方向に複数領域に分割し、分割された領域毎に、固定の補間係数を割り当てる方法で処理を行うものであるが、表示装置が変わると表示領域（オーバースキャン量）の走査線数が変わるため、入力画像信号（例えば、４８０ｉ、４８０ｐ、・・・）と表示装置（例えば、１０８０ｉ、ＸＧＡ，・・・・）の全ての組み合わせについて、補間係数を記憶した係数ＲＯＭを持つことが必要となる。
【００１５】
そこで、この発明では、第２の画像信号による画像の品質の悪化を招くことなく、また第１の画像信号および第２の画像信号の種類に変更があっても、第２の画像信号による画像の所定部分を容易に圧縮または伸長できるようにした画像信号の処理装置および処理方法を提供することにある。
【００１６】
【課題を解決するための手段】
この発明に係る画像信号処理装置は、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数からこの第１の数と同じあるいは異なる第２の数に変換して第２の画像信号を得る画像信号処理装置であって、第１の数および第２の数を用いて、全体倍率を求める全体倍率取得手段と、この全体倍率取得手段で求められた全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求める個別倍率取得手段と、この個別倍率取得手段で求められる個別倍率を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応して、この画素データを得るために必要とする第１の画像信号の画素データを特定するアドレス情報およびこのアドレス情報で特定される画素データの合成比率を示す補間係数を発生する補間情報発生手段と、この補間情報発生手段で発生されるアドレス情報で特定される第１の画像信号の画素データおよび補間情報発生手段で発生される補間係数を用いて、第２の画像信号の所定方向の画素データのそれぞれを得る補間手段とを備えるものである。
【００１７】
また、この発明に係る画像信号処理方法は、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数からこの第１の数と同じあるいは異なる第２の数に変換して第２の画像信号を得る画像信号処理方法であって、第１の数および第２の数を用いて、全体倍率を求める第１のステップと、この第１のステップで求められた全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求める第２のステップと、この第２のステップで求められる個別倍率を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応して、この画素データを得るために必要とする第１の画像信号の画素データを特定するアドレス情報およびこのアドレス情報で特定される画素データの合成比率を示す補間係数を発生する第３のステップと、この第３のステップで発生されるアドレス情報で特定される第１の画像信号の画素データおよび第３のステップで発生される補間係数を用いて、第２の画像信号の所定方向の画素データのそれぞれを得る第４のステップとを備えるものである。
【００１８】
この発明においては、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数が第１の数からこの第１の数と同じあるいは異なる第２の数に変換されて第２の画像信号が得られる。第１の画像信号は、例えば４：３のアスペクト比の画像を表示するためのものであって、４８０ｉ信号、４８０ｐ信号等である。第２の画像信号は、例えば１６：９のアスペクト比の画像を表示するためのものであって、例えば１０８０ｉ信号、７６８ｐ信号等である。
【００１９】
ここで、４８０ｉ信号は、ライン数が４８０本でインタレース方式の画像信号を意味している。４８０ｐ信号は、ライン数が４８０本のプログレッシブ方式の画像信号を意味している。１０８０ｉ信号は、ライン数が１０８０本でインタレース方式の画像信号を意味している。７６８ｐ信号は、ライン数が７６８本のプログレッシブ方式の画像信号を意味している。
【００２０】
第１の数および第２の数を用いて、全体倍率が求められる。なお、第１の数と第２の数が同じ場合も考えられる。そして、全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率が求められる。
【００２１】
この場合、個別倍率を、所定方向の少なくとも一端側または他端側で、全体倍率より小さくまたは大きくできる。これにより、例えばアスペクト比を４：３から１６：９に変換する場合に、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮し、画像のその他の箇所を自然に表示することが可能となる。この場合、下端側に字幕部分が存在する画像の場合には、この字幕部分のみを圧縮できる。
【００２２】
またこの場合、個別倍率を、所定方向の一方および他方に関して非対称とできる。これにより、例えば垂直方向の上端側の圧縮領域を狭くし、下端側の圧縮領域を広くでき、ニュース画面でアナウンサの頭部が不自然に縮むこと等を防止できる。
【００２３】
なお、非線形関数として複数の非線形関数を用意しておき、いずれかの非線形関数を選択的に使用するようにしてもよい。これにより、画像内容に応じて、例えば圧縮する箇所を適宜切り換えることが可能となる。
【００２４】
上述したように求められた個別倍率を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応して、この画素データを得るために必要とする第１の画像信号の画素データを特定するアドレス情報およびこのアドレス情報で特定される画素データの合成比率を示す補間係数が発生される。
【００２５】
そして、このアドレス情報で特定される第１の画像信号の画素データと、補間係数とを用いて、第２の画像信号の所定方向の画素データのそれぞれが得られる。例えば、全体倍率が第１の数／第２の数で求められる場合、個別倍率が全体倍率より小さくなると、第１の画像信号の所定数の画素データから補間処理によって得られる第２の画像信号の画素データの個数は所定数より多くなり、結果的に画像は拡大される。その場合、逆に個別倍率が全体倍率より大きくなると、第１の画像信号の所定数の画素データから補間処理によって得られる第２の画像信号の画素データの個数は所定数より少なくなり、結果的に画像は縮小される。
【００２６】
このように、この発明においては、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から第２の数に変換して第２の画像信号を得る際に、第１の数および第２の数から求められる全体倍率および第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行うものである。
【００２７】
非線形関数を用いて個別倍率を求め、この個別倍率に基づいて補間係数を発生させて補間処理を行うものであり、例えば所定方向が垂直方向である場合、縦スクロールする画像において画像の大きさが急に変化するということがなく、第２の画像信号による画像の品質の悪化を招くということがない。
【００２８】
また、第１の数および第２の数から求められる全体倍率および第２の数をパラメータとして含む非線形関数を用いて個別倍率を求め、この個別倍率に基づいて補間情報を発生させて補間処理を行うものであり、第１の画像信号および第２の画像信号の種類に変更があっても、容易に対処できる。
【００２９】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。
図１は、実施の形態としてのテレビ受信機１００の構成を示している。
このテレビ受信機１００は、第１の画像信号としての画像信号Ｖａが入力される入力端子１０１を有している。本実施の形態において、画像信号Ｖａは、４：３のアスペクト比の画像を表示するための４８０ｉ信号である。４８０ｉ信号は、ライン数が４８０本でインタレース方式の画像信号を意味している。この画像信号Ｖａは、図示せずも、例えばアンテナで受信されたテレビ放送信号を処理することで得られる。
【００３０】
また、テレビ受信機１００は、入力端子１０１に入力された画像信号Ｖａをアナログ信号からデジタル信号に変換するＡ／Ｄ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ）コンバータ１０２と、このＡ／Ｄコンバータ１０２でデジタル信号に変換された画像信号Ｖａを記憶するフレームメモリ１０３とを有している。
【００３１】
また、テレビ受信機１００は、フレームメモリ１０３に記憶された画像信号Ｖａの連続した２ラインの画素データを用いて、画像信号Ｖｂの１ラインの画素データを得るための垂直補間フィルタ１０４と、画像信号Ｖｂの注目ラインに関連して、アドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを発生する補間情報発生回路１０５とを有している。
【００３２】
ここで、アドレス情報ＡＤＲＳは、注目ラインの画素データを得るのに必要とする第１の画像信号における連続した２ラインの画素データを特定するための情報である。また、補間係数Ｐ，１−Ｐは、このアドレス情報ＡＤＲＳで特定される２ラインの画素データの合成比率を示すものである。
【００３３】
補間情報発生回路１０５で発生されるアドレス情報ＡＤＲＳはフレームメモリ１０３に供給され、フレームメモリ１０３からはそのアドレス情報ＡＤＲＳで特定される連続した２ラインの画素データが読み出されて垂直補間フィルタ１０４に供給される。また、補間情報発生回路１０５で発生される補間係数ｐ，１−ｐは垂直補間フィルタ１０４に供給される。
【００３４】
また、テレビ受信機１００は、垂直補間フィルタ１０４より出力される第２の画像信号としての画像信号Ｖｂをデジタル信号からアナログ信号に変換するＤ／Ａ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ）コンバータ１０６と、このＤ／Ａコンバータ１０６でアナログ信号に変換された画像信号Ｖｂが供給される表示装置１０７とを有している。
【００３５】
本実施の形態において、画像信号Ｖｂは、１６：９のアスペクト比の画像を表示するための７６８ｐ信号である。７６８ｐ信号は、ライン数が７６８本でプログレッシブ方式の画像信号を意味している。表示装置１０７は、１６：９のアスペクト比の表示画面を持つ、例えばＸＧＡに適応したＬＣＤあるいはＰＤＰである。
【００３６】
また、テレビ受信機１００は、全体倍率取得手段としての倍率算出回路１０８を有している。この倍率算出回路１０８は、画像信号Ｖａの垂直方向の有効ラインの数ＶＳＩＺと、画像信号Ｖｂの垂直方向の有効ライン数、つまり表示装置１０７の垂直方向のライン数ＤＳＰ＿ＶＳＩＺとの情報を用いて、全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺを求める。ここで、Ｖ＿ＳＣＬ＜１であるときはライン数の拡大となり、Ｖ＿ＳＣＬ＞１であるときはライン数の縮小となる。本実施の形態に形態においては、ＶＳＩＺ＝２４０、ＤＳＰ＿ＶＳＩＺ＝７６８であって、Ｖ＿ＳＣＬ＜１となる。
【００３７】
また、テレビ受信機１００は、個別倍率取得手段としての非線形処理回路１０９を有している。この非線形処理回路１０９は、倍率算出回路１０８で求められた全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺ（以下、適宜「Ｎ」を用いる）に基づいて、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求めるものである。
【００３８】
この非線形処理回路１０９は、全体倍率Ｖ＿ＳＣＬおよびライン数Ｎをパラメータとして含む非線形関数を用いて、図２あるいは図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求める。
【００３９】
図２のＣＯＥＦ１，ＣＯＥＦ２，ＣＯＥＦ３の各部分は、それぞれ以下の式で表される。
Ｖ＿ＳＣＬ′＝β２＋α１×（ｘ１−ｘ）２ ・・・（１）
Ｖ＿ＳＣＬ′＝β２ ・・・（２）
Ｖ＿ＳＣＬ′＝β２＋α３×（ｘ−ｘ２）２ ・・・（３）
【００４０】
ここで、ｘ１＝０．２×Ｎ、ｘ２＝０．６×Ｎに設定されている。また、β２，α１，α３は、それぞれ以下の式で表される。
β２＝Ｖ＿ＳＣＬ×０．９５７＝Ｖ＿ＳＣＬ×（１００−４．３）／１００
α１＝Ｖ＿ＳＣＬ×（１．０３−０．９５７）／（Ｎ×０．２）２＝１．８２５×Ｖ＿ＳＣＬ／Ｎ２
α３＝Ｖ＿ＳＣＬ×（１．１−０．９５７）／（Ｎ×０．４）２＝０．８９３７５×Ｖ＿ＳＣＬ／Ｎ２
【００４１】
また、図３のＣＯＥＦ４，ＣＯＥＦ５の各部分は、それぞれ以下の式で表される。
Ｖ＿ＳＣＬ′＝β１ ・・・（４）
Ｖ＿ＳＣＬ′＝β１＋α２×（ｘ−ｘ３）２ ・・・（５）
【００４２】
ここで、ｘ３＝０．６×Ｎに設定されている。また、β１，α２は、それぞれ以下の式で表される。
β１＝Ｖ＿ＳＣＬ×０．９７４１＝Ｖ＿ＳＣＬ×（１００−２．５９）／１００
α２＝Ｖ＿ＳＣＬ×（１．１１−０．９７４１）／（Ｎ×０．４）２＝０．８４９３７５×Ｖ＿ＳＣＬ／Ｎ２
【００４３】
図４は、非線形処理回路１０９の具体的な構成例を示している。
【００４４】
画像信号Ｖｂの垂直方向の有効ライン数Ｎ（＝ＤＳＰ＿ＶＳＩＺ）は、乗算器２０１〜２０３に供給される。乗算器２０１では、Ｎに０．２が掛算されてｘ１が得られる。乗算器２０２では、Ｎに０．２が掛算されてｘ２が得られる。乗算器２０３では、Ｎが２乗されてＮ２が得られる。なお、ｘ２はｘ３でもある。
【００４５】
乗算器２０１で得られるｘ１は減算器２０４に供給され、乗算器２０２で得られるｘ２は減算器２０５に供給される。これら減算器２０４，２０５には、ｘも供給される。ｘは、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインに対応して、０〜Ｎ−１の間で順次変化する変数である。減算器２０４では、ｘ１からｘが差し引かれて（ｘ１−ｘ）が得られる。減算器２０５では、ｘからｘ２が差し引かれて（ｘ−ｘ２）が得られる。
【００４６】
減算器２０４で得られる（ｘ１−ｘ）は乗算器２０６に供給される。この乗算器２０６では、（ｘ１−ｘ）が２乗されて（ｘ１−ｘ）２が得られる。減算器２０５で得られる（ｘ−ｘ２）は乗算器２０７に供給される。この乗算器２０７では、（ｘ−ｘ２）が２乗されて（ｘ−ｘ２）２が得られる。
【００４７】
乗算器２０３で得られるＮ２は除算器２０８に供給される。この除算器２０８には全体倍率Ｖ＿ＳＣＬも供給される。この除算器２０８では、Ｖ＿ＳＣＬがＮ２で割られてＶ＿ＳＣＬ／Ｎ２が得られる。この除算器２０８で得られるＶ＿ＳＣＬ／Ｎ２は乗算器２０９〜２１１に供給される。乗算器２０９では、Ｖ＿ＳＣＬ／Ｎ２に１．８２５が掛算されてα１が得られる。乗算器２１０では、Ｖ＿ＳＣＬ／Ｎ２に０．８９７３５が掛算されてα３が得られる。乗算器２１１では、Ｖ＿ＳＣＬ／Ｎ２に０．８４９３７５が掛算されてα２が得られる。
【００４８】
乗算器２０９で得られるα１は乗算器２１２に供給される。この乗算器２１２には、乗算器２０６で得られる（ｘ１−ｘ）２も供給される。この乗算器２１２では、（ｘ１−ｘ）２にα１が掛算されてα１×（ｘ１−ｘ）２が得られる。また、乗算器２１０で得られるα３は乗算器２１３に供給される。この乗算器２１３には、乗算器２０７で得られる（ｘ−ｘ２）２も供給される。この乗算器２１３では、（ｘ−ｘ２）２にα３が掛算されてα３×（ｘ−ｘ２）２が得られる。また、乗算器２１１で得られるα２は乗算器２１４に供給される。この乗算器２１４には、乗算器２０７で得られる（ｘ−ｘ３）２も供給される。この乗算器２１４では、（ｘ−ｘ３）２にα２が掛算されてα２×（ｘ−ｘ３）２が得られる。
【００４９】
全体倍率Ｖ＿ＳＣＬは乗算器２１５，２１６に供給される。乗算器２１５では、Ｖ＿ＳＣＬに０．９５７が掛算されてβ２が得られる。乗算器２１６では、Ｖ＿ＳＣＬに０．９７４１が掛算されてβ１が得られる。乗算器２１５で得られるβ２は、セレクタ２１７に、上述した図２のＣＯＥＦ２の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（２）式の出力として供給される。同様に、乗算器２１６で得られるβ１は、セレクタ２１７に、上述した図３のＣＯＥＦ４の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（４）式の出力として供給される。
【００５０】
また、乗算器２１５で得られるβ２は、加算器２１８，２１９に供給される。加算器２１８には、乗算器２１２で得られるα１×（ｘ１−ｘ）２も供給される。この加算器２１８では、β２にα１×（ｘ１−ｘ）２が加算されて、β２＋α１×（ｘ１−ｘ）２が得られる。この加算器２１８の出力は、セレクタ２１７に、上述した図２のＣＯＥＦ１の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（１）式の出力として供給される。同様に、加算器２１９には、乗算器２１３で得られるα３×（ｘ−ｘ２）２も供給される。この加算器２１９では、β２にα３×（ｘ−ｘ２）２が加算されて、β２＋α３×（ｘ−ｘ２）２が得られる。この加算器２１９の出力は、セレクタ２１７に、上述した図２のＣＯＥＦ３の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（３）式の出力として供給される。
【００５１】
また、乗算器２１６で得られるβ１は、加算器２２０に供給される。この加算器２２０には、乗算器２１４で得られるα２×（ｘ−ｘ３）２も供給される。この加算器２２０では、β１にα２×（ｘ−ｘ３）２が加算されてβ１＋α２×（ｘ−ｘ３）２が得られる。この加算器２１９の出力は、セレクタ２１７に、上述した図３のＣＯＥＦ５の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（５）式の出力として供給される。
【００５２】
また、乗算器２０１，２０２で得られるｘ１，ｘ２（＝ｘ３）、およびｘが比較器２２１に供給される。この比較器２２１は、ｘが、▲１▼０≦ｘ＜ｘ１、▲２▼ｘ１≦ｘ＜ｘ２（＝ｘ３）、▲３▼ｘ２（＝ｘ３）≦ｘ≦Ｎ−１のいずれの範囲にあるかを示す信号ＳＬを出力する。この信号ＳＬは、セレクタ２１７に供給される。また、セレクタ２１７には、ワイドズームモードであるか字幕入りモードであるか、さらには通常モードであるかを示す信号Ｗ／Ｃ／Ｕも供給される。
【００５３】
セレクタ２１７は、信号Ｗ／Ｃ／Ｕがワイドズームモードを示すときは、信号ＳＬに基づいて、以下のような選択動作をする。すなわち、ｘが▲１▼の範囲にあるときは加算器２１８の出力を個別倍率Ｖ＿ＳＣＬ′として出力し、ｘが▲２▼の範囲にあるときは乗算器２１５の出力を個別倍率Ｖ＿ＳＣＬ′として出力し、ｘが▲３▼の範囲にあるときは加算器２１９の出力を個別倍率Ｖ＿ＳＣＬ′として出力する。つまり、ワイドズームモードに設定されているときは、図２に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が得られる。
【００５４】
また、セレクタ２１７は、信号Ｗ／Ｃ／Ｕが字幕入りモードを示すときは、信号ＳＬに基づいて、以下のような選択動作をする。すなわち、ｘが▲１▼▲２▼の範囲にあるときは乗算器２１６の出力を個別倍率Ｖ＿ＳＣＬ′として出力し、ｘが▲３▼の範囲にあるときは加算器２２０の出力を個別倍率Ｖ＿ＳＣＬ′として出力する。つまり、字幕入りモードに設定されているときは、図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が得られる。
【００５５】
また、信号Ｗ／Ｃ／Ｕが非線形処理を行わない通常モードを示すときは、セレクタ２１７はＶ＿ＳＣＬをＶ＿ＳＣＬ′としてそのまま出力する。
【００５６】
図１に戻って、補間情報発生回路１０５は、上述したように、画像信号Ｖｂの注目ラインに関連して、アドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを発生する。補間情報発生回路１０５は、非線形処理回路１０９で求められる個別倍率Ｖ＿ＳＣＬ′を用いて、アドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを発生する。
【００５７】
図５は、補間情報発生回路１０５の具体的な構成例を示している。
この補間情報発生回路１０５は、非線形処理回路１０９で求められるラインｘの個別倍率Ｖ＿ＳＣＬ′をラッチする、直列接続された２個のラッチ回路３００，３０１と、ラッチ回路３０１の出力と後述するラッチ回路３０５の出力とを加算する加算器３０２と、この加算器３０２の出力をラッチするラッチ回路３０５とを有している。
【００５８】
ここで、ラッチ回路３００，３０１，３０５は、画像信号Ｖｂの各ラインの開始前の水平ブランキング期間に供給されるクロック信号ｆｈのタイミングで、ラッチ動作をする。なお、ラッチ回路３００，３０１，３０５は、クリア信号は図示せずも、ライン０の開始前の垂直ブランキング期間に、その出力が０となるようにクリアされる。
【００５９】
また、補間情報発生回路１０５は、加算器３０２の出力に基づいて、アドレス情報ＡＤＲＳを発生するアドレス情報出力回路３０４および補間係数Ｐ，１−Ｐを出力する補間係数出力回路３０３を有している。
【００６０】
補間係数出力回路３０３は、加算器３０２の出力の小数部をＰとして出力すると共に、１からこの小数部を差し引いた残りを１−Ｐとして出力する。また、アドレス情報出力回路３０４は、加算器３０２の出力の整数部をアドレス情報ＡＤＲＳとして出力する。
【００６１】
図５に示す補間情報発生回路１０５の動作を説明する。
画像信号Ｖｂのライン０では、このライン０の開始前の水平ブランキング期間で、非線形処理回路１０９で求められるライン０の個別倍率Ｖ＿ＳＣＬ（０）′がラッチ回路３００でラッチされる。しかし、ラッチ回路３０１，３０５の出力は０のままであるので、加算器３０２の出力は０となる。そのため、補間係数出力回路３０３からは、Ｐとして０が出力され、１−Ｐとして１が出力される。また、同様に、加算器３０２の出力が０であるため、アドレス情報出力回路３０４からはアドレス情報ＡＤＲＳとして０が出力される。
【００６２】
次に、画像信号Ｖｂのライン１では、このライン１の開始前の水平ブランキング期間で、ラッチ回路３００の出力である個別倍率Ｖ＿ＳＣＬ（０）′がラッチ回路３０１でラッチされる。同時に、非線形処理回路１０９で求められるライン１の個別倍率Ｖ＿ＳＣＬ（１）′がラッチ回路３００でラッチされる。
【００６３】
この場合、ラッチ回路３０５の出力は０のままであるが、ラッチ回路３０１の出力はＶ＿ＳＣＬ（０）′となり、加算器３０２の出力はＶ＿ＳＣＬ（０）′となる。そのため、補間係数出力回路３０３からは、ＰとしてＶ＿ＳＣＬ（０）′の小数部が出力され、１−Ｐとして１からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路３０４からは、アドレス情報ＡＤＲＳとしてＶ＿ＳＣＬ（０）′の整数部が出力される。
【００６４】
次に、画像信号Ｖｂのライン２では、このライン２の開始前の水平ブランキング期間で、加算器３０２の出力であるＶ＿ＳＣＬ（０）′がラッチ回路３０５でラッチされ、ラッチ回路３００の出力であるＶ＿ＳＣＬ（１）′がラッチ回路３０１でラッチされ、さらに非線形処理回路１０９で求められるライン２の個別倍率Ｖ＿ＳＣＬ（２）′がラッチ回路３００でラッチされる。
【００６５】
この場合、ラッチ回路３０１の出力はＶ＿ＳＣＬ（１）′となり、ラッチ回路３０５の出力はＶ＿ＳＣＬ（０）′となり、加算器３０２の出力はＶ＿ＳＣＬ（０）′＋Ｖ＿ＳＣＬ（１）′となる。そのため、補間係数出力回路３０３からは、ＰとしてＶ＿ＳＣＬ（０）′＋Ｖ＿ＳＣＬ（１）′の小数部が出力され、１−Ｐとして１からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路３０４からは、アドレス情報ＡＤＲＳとしてＶ＿ＳＣＬ（０）′＋Ｖ＿ＳＣＬ（１）′の整数部が出力される。
【００６６】
以下、同様にして、画像信号Ｖｂのｘライン（ｘ≧３）では、加算器３０２の出力は、Ｖ＿ＳＣＬ（０）′からＶ＿ＳＣＬ（ｘ−１）′までが加算されたものとなる。そのため、補間係数出力回路３０３からは、Ｐとしてその加算値の小数部が出力され、１−Ｐとして１からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路３０４からは、アドレス情報ＡＤＲＳとしてその加算値の整数部が出力される。
【００６７】
次に、図１に示すテレビ受信機１００の動作を説明する。
入力端子１０１に画像信号Ｖａが入力される。この画像信号Ｖａは、４：３のアスペクト比の画像を表示するための４８０ｉ信号である。この画像信号Ｖａは、Ａ／Ｄコンバータ１０２でアナログ信号からデジタル信号に変換され、その後にフレームメモリ１０３に書き込まれる。
【００６８】
また、倍率算出回路１０８に、画像信号Ｖａの垂直方向の有効ラインの数ＶＳＩＺと、画像信号Ｖｂの垂直方向の有効ライン数、つまり表示装置１０７の垂直方向のライン数ＤＳＰ＿ＶＳＩＺの情報が入力される。倍率算出回路１０８は、全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺを求める。
【００６９】
この倍率算出回路１０８で求められた全体倍率Ｖ＿ＳＣＬは、非線形処理回路１０９に入力される。また、この非線形処理回路１０９には、ライン数ＤＳＰ＿ＶＳＩＺの情報も入力される。非線形処理回路１０９は、全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺ（＝Ｎ）に基づいて、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を順次求める。
【００７０】
この場合、ワイドズームモードに設定されている場合には、全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて、図２に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が求められる。
【００７１】
一方、字幕入りモードに設定されている場合には、全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて、図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が求められる。
【００７２】
非線形処理回路１０９で順次求められる画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインの個別倍率Ｖ＿ＳＣＬ′は、補間情報発生回路１０５に入力される。補間情報発生回路１０５は、その個別倍率Ｖ＿ＳＣＬ′を用いて、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを順次発生する。
【００７３】
補間情報発生回路１０５で発生されるアドレス情報ＡＤＲＳは、フレームメモリ１０３に読み出しアドレス情報として供給される。この場合、画像信号Ｖｂのラインｘでは、このラインｘに対応したアドレス情報ＡＤＲＳがｎであるとき、画像信号Ｖａのｎラインおよびｎ＋１ラインの画素データが、フレームメモリ１０３から読み出されて垂直補間フィルタ１０４に供給される。
【００７４】
また、補間情報発生回路１０５で発生される補間係数Ｐ，１−Ｐは、垂直補間フィルタ１０４に供給される。垂直補間フィルタ１０４は、ｎラインおよびｎ＋１ラインの画素データおよび補間係数Ｐ，１−Ｐを用いて、画像信号Ｖｂのラインｘの画素データを生成する。この場合、ｎラインの画素データをｄ（ｎ）′、ｎ＋１ラインの画素データをｄ（ｎ＋１）′とすると、ラインｘの画素データｄ（ｘ）は、以下の（６）式のように生成される。
ｄ（ｘ）＝ｄ（ｎ）×（１−Ｐ）＋ｄ（ｎ＋１）×Ｐ ・・・（６）
【００７５】
図６は、垂直補間フィルタ１０４における補間処理の一例を示すものである。画像信号Ｖｂのライン０の補間位相（図５の加算器３０２の出力に対応）は０であり、ＡＤＲＳ＝０で、またＰ＝０，１−Ｐ＝１となる。そのため、画像信号Ｖｂのライン０の画素データｄ（０）は、画像信号Ｖａの画素データｄ（０）′と等しいものとなる。
【００７６】
また、画像信号Ｖｂのライン１の補間位相は、ライン０の個別倍率Ｖ＿ＳＣＬ（０）′だけ増加し、０〜１の間にあり、ＡＤＲＳ＝０となる。そのため、画像信号Ｖｂのライン１の画素データｄ（１）は、画像信号Ｖａのライン０，１の画素データｄ（０）′，ｄ（１）′を用いて生成される。
【００７７】
また、画像信号Ｖｂのライン２の補間位相は、さらにライン１の個別倍率Ｖ＿ＳＣＬ（１）′だけ増加し、１〜２の間にあり、ＡＤＲＳ＝１となる。そのため、画像信号Ｖｂのライン２の画素データｄ（２）は、画像信号Ｖａのライン１，２の画素データｄ（１）′，ｄ（２）′を用いて生成される。
【００７８】
以下同様にして、画像信号Ｖｂのライン３以降の画素データも生成されることとなる。
【００７９】
このように垂直補間フィルタ１０４では、画像信号Ｖｂの各ラインの画素データが補間処理によって生成される。画像信号Ｖｂは、１６：９のアスペクト比の画像を表示するための７６８ｐ信号となる。この垂直補間フィルタ１０４で得られる画像信号Ｖｂは、Ｄ／Ａコンバータ１０６でデジタル信号からアナログ信号に変換され、その後に表示装置１０７に供給される。表示装置１０７には、画像信号Ｖｂによる画像が表示される。この場合、画像信号Ｖｂによる画像の水平幅が表示画面の水平幅に略一致するようにされる、これにより、表示装置１０７には、画像信号Ｖｂによる１６：９のアスペクト比の画像が表示される。
【００８０】
本実施の形態によれば、非線形処理回路１０９では画像信号Ｖｂの各ライン毎に個別倍率Ｖ＿ＳＣＬ′が設定される。そして、ワイドズームモードでは、垂直方向の上端側および下端側の個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより大きくされと共にその中央部でＶ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより小さくされる（図２参照）。また、字幕入りモードでは、垂直方向の下端側の個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより大きくされると共にその中央部および上端側で個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより小さくされる（図３参照）。
【００８１】
したがって、表示装置１０７に画像信号Ｖｂによる１６：９のアスペクト比の画像を表示した場合、画像の上下端近傍が圧縮されるが、表示画面の中央では自然な画像表示が行われる。また、字幕入りモードに設定した場合には、画像の字幕部分のみが圧縮されたものとなる。
【００８２】
また、本実施の形態によれば、ワイドズームモードでは、垂直方向の上端側および下端側の個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより大きくされと共にその中央部でＶ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより小さくされる（図２参照）が、この個別倍率Ｖ＿ＳＣＬ′は上端側および下端側に関して非対称とされている。つまり、Ｖ＿ＳＣＬ′＞Ｖ＿ＳＣＬとなる範囲は上端側は狭く、下端側が広くされている。このようにすることで、例えばニュース画面でアナウンサの頭部が不自然に縮むこと等を防止できる。
【００８３】
また、本実施の形態によれば、非線形関数を用いて個別倍率Ｖ＿ＳＣＬ′を求め、この個別倍率Ｖ＿ＳＣＬ′に基づいて補間情報を発生させて補間処理を行うものであり、例えば縦スクロールする画像において、例えば従来の画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法のように、画像の大きさが急に変化するということがなく、画像信号Ｖｂによる画像の品質悪化を軽減できる。
【００８４】
また、本実施の形態によれば、画像信号Ｖａの垂直方向の有効ラインの数ＶＳＩＺおよび画像信号Ｖｂの垂直方向の有効ライン数、つまり表示装置１０７の垂直方向のライン数ＤＳＰ＿ＶＳＩＺから求められる全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺ、およびライン数ＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて個別倍率Ｖ＿ＳＣＬ′を求め、この個別倍率Ｖ＿ＳＣＬ′に基づいて補間情報を発生させて補間処理を行うものであり、画像信号Ｖａ，Ｖｂの種類に変更があっても、つまりＶＳＩＺ，ＤＳＰ＿ＶＳＩＺに変更があっても容易に対処できる。
【００８５】
なお、図１のテレビ受信機１００における画像信号Ｖａから画像信号Ｖｂを得る処理を、例えば図７に示すような画像信号処理装置４００により、ソフトウェアで実現することもできる。
【００８６】
まず、図７に示す画像信号処理装置４００について説明する。この画像信号処理装置４００は、装置全体の動作を制御するＣＰＵ４０１と、このＣＰＵ４０１の制御プログラム等が格納されたＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）４０２と、ＣＰＵ４０１の作業領域を構成するＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）４０３と、外部記憶装置としてのハードディスクドライブ（ＨＤＤ）４０４とを有している。これらＣＰＵ４０１、ＲＯＭ４０２、ＲＡＭ４０３およびＨＤＤ４０４は、それぞれバス４０５に接続されている。
【００８７】
また、画像信号処理装置４００は、画像信号Ｖａを入力するための入力端子４０６と、画像信号Ｖｂを出力するための出力端子４０８とを有している。端子４０６，４０８はそれぞれインタフェース４０７，４０９を介してバス４０５に接続されている。
【００８８】
図８のフローチャートを参照して、図７に示す画像信号処理装置４００におけるＣＰＵ４０１の処理手順を説明する。
まず、ステップＳＴ１で、処理を開始し、ステップＳＴ２で、ＲＡＭ４０３に記憶されている画像信号Ｖａの垂直方向の有効ライン数ＶＳＩＺと、画像信号Ｖｂの垂直方向の有効ライン数ＤＳＰ＿ＶＳＩＺの情報を用いて、全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺを求める。
【００８９】
次に、ステップＳＴ３で、入力端子４０６より１フレーム分または１フィールド分の画像信号Ｖａを入力する。このように入力端子４０６より入力される画像信号ＶａをＲＡＭ４０３に一時的に格納する。なお、この画像信号ＶａがＨＤＤ４０４に予め記録されている場合には、このＨＤＤ４０４からこの画像信号Ｖａを読み出してＲＡＭ４０３に一時的に格納する。
【００９０】
次に、ステップＳＴ４で、画像信号Ｖａの全フレームまたは全フィールドの処理が終わっているか否かを判定する。処理が終わったときは、ステップＳＴ５で、処理を終了する。一方、処理が終わっていないときは、ステップＳＴ６に進む。
【００９１】
ステップＳＴ６では、画像信号Ｖｂの注目ラインｘの個別倍率Ｖ＿ＳＣＬ′を求める。最初の注目ラインｘはライン０である。個別倍率Ｖ＿ＳＣＬ′は、全体倍率Ｖ＿ＳＣＬおよび画像信号Ｖｂの垂直方向の有効ライン数ＤＳＰ＿ＶＳＩＺ（＝Ｎ）をパラメータとして含む非線形関数を用いて求める。この場合、ワイドズームモードに設定されているときは、上述の（１）式〜（３）式を用い、図２に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、個別倍率Ｖ＿ＳＣＬ′を求める。一方、字幕入りモードに設定されているときは、上述の（４）式、（５）式を用い、図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、個別倍率Ｖ＿ＳＣＬ′を求める。
【００９２】
次に、ステップＳＴ７で、ステップＳＴ６で求めた個別倍率Ｖ＿ＳＣＬ′を用いて、注目ラインｘのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを求める。この場合、注目ラインｘのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを求める際には、ラインｘ−１以下の個別倍率Ｖ＿ＳＣＬ′を加算した加算値（補間位相）に基づき、その加算値の小数部をＰとし、１からその小数部を差し引いた残りを１−Ｐとし、さらにその加算値の整数部をアドレス情報ＡＤＲＳとする。なお、注目ラインｘがライン０であるときは、Ｐ＝０、１−Ｐ＝１、ＡＤＲＳ＝０とする。
【００９３】
次に、ステップＳＴ８で、ステップＳＴ７で求めた注目ラインｘのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを用いて、画像信号Ｖｂの注目ラインｘの画素データを生成し、出力端子４０８に出力する。この場合、ＡＤＲＳ＝ｎであるとき、画像信号Ｖａのｎラインおよびｎ＋１ラインの画素データおよび補間係数Ｐ，１−Ｐを用いて、上述の（６）式により、画像信号Ｖｂの注目ラインｘの画素データを生成する。
【００９４】
次に、ステップＳＴ９で、全ラインの処理を終了したか否かを判定する。終了していないときは、ステップＳＴ６に戻り、画像信号Ｖｂの次のラインの画素データを得るための処理に移る。一方、終了したときは、ステップＳＴ３に戻って、次の１フレーム分または１フィールド分の画像信号Ｖａの入力処理に移る。
【００９５】
なお、上述実施の形態において、非線形処理回路１０９で画像信号Ｖｂの０〜Ｎ−１の各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求めて用いるものを示したが、非線形処理回路１０９で画像信号Ｖａの各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求めて用いることもできる。
【００９６】
その場合、上述の（１）式、（３）式、（５）式のα１〜α３を求める際のＮ（＝ＤＳＰ＿ＶＳＩＺ）の代わりに、画像信号Ｖａの垂直方向の有効ライン数ＶＳＩＺを用いることになる。またその場合、ｘは０〜ＶＳＩＺ−１の範囲で変化していくことになる。
【００９７】
この場合、画像信号Ｖａの水平周期でカウントされる第１のカウンタのカウント値の０〜ＶＳＩＺ−１に従って個別倍率Ｖ＿ＳＣＬ′をそれぞれ得ると共に、これと同時に画像信号Ｖｂの水平周期でカウントされる第２のカウンタを用意し、そのカウント値が画像信号Ｖｂのライン位置を示すものとし、画像信号Ｖｂのラインｘの個別倍率Ｖ＿ＳＣＬ′として、第２のカウンタのカウント値がｘであるときに得られているものを用いることとする。
【００９８】
また、上述実施の形態においては、画像信号Ｖａが４８０ｉ信号であり、画像信号Ｖｂが７６８ｐ信号であって、垂直補間フィルタ１０４で垂直方向のライン数が増加するように補間処理をするものを示した。しかし、画像信号Ｖａ，Ｖｂの種類はこれに限定されるものではない。したがって、画像信号Ｖａ，Ｖｂによっては、垂直補間フィルタ１０４で垂直方向のライン数を減少するように補間処理することも考えられる。
【００９９】
上述実施の形態においては、画像信号Ｖａをフレームメモリ１０３に一時的に記憶し、その後にこのフレームメモリ１０３から必要とする２ラインの画素データを読み出して補間処理をするようにしているが、逆に補間処理をした後にフレームメモリ１０３に記憶する構成とすることもできる。このように補間処理をした後にフレームメモリ１０３に記憶する構成とする場合には、上述したように垂直方向のライン数を減少するように補間処理する場合には、フレームメモリ１０３の容量を小さくできる利益がある。
【０１００】
また、上述実施の形態においては、全体倍率Ｖ＿ＳＣＬをＶＳＩＺ／ＤＳＰ＿ＶＳＩＺとしているが、その逆数であるＤＳＰ＿ＶＳＩＺ／ＶＳＩＺとして求めるようにしてもよい。その場合には、図２、図３に示すラインｘと個別倍率Ｖ＿ＳＣＬ′との関係で、縦軸の正負を逆とする必要がある。またその場合、補間情報発生回路１０５（図５参照）では、この個別倍率Ｖ＿ＳＣＬ′をそのまま用いることはできず、１／Ｖ＿ＳＣＬ′の形にして用いる必要がある。
【０１０１】
また、上述実施の形態においては、ワイドズームモードと字幕入りモードとで２つの非線形関数を切り換えて用いて個別倍率Ｖ＿ＳＣＬ′を発生させるものを示したが、さらに多くの非線形関数を用意しておき、画像内容に応じて切り換え使用が可能となるようにしてもよい。
【０１０２】
また、上述実施の形態においては、アスペクト比を４：３から１６：９に変換するものを示したが、この逆あるいは、その他のアスペクト比の変換にも、この発明を同様に適用することができる。なお、アスペクト比を１６：９から４：３に変換する場合には、例えば図２、図３に示すラインｘと個別倍率Ｖ＿ＳＣＬ′との関係で、縦軸の正負を逆とする必要がある。
【０１０３】
また、上述実施の形態においては、画像信号の垂直方向の画素データの補間処理を示したものであるが、この発明は水平方向の画素データの補間処理にも同様に適用できることは勿論である。
【０１０４】
【発明の効果】
この発明によれば、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から第２の数に変換して第２の画像信号を得る際に、第１の数および第２の数から求められる全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行うものであり、第２の画像信号による画像の品質の悪化を招くことなく、また第１の画像信号および第２の画像信号の種類に依らずに、例えば第２の画像信号による画像の所定部分を任意に圧縮または伸長できる。
【図面の簡単な説明】
【図１】実施の形態としてのテレビ受信機の構成を示すブロック図である。
【図２】ラインｘと個別倍率Ｖ＿ＳＣＬ′との関係（ワイドズームモード）を示す図である。
【図３】ラインｘと個別倍率Ｖ＿ＳＣＬ′との関係（字幕入りモード）を示す図である。
【図４】非線形処理回路の具体的な構成例を示す接続図である。
【図５】補間情報発生回路の具体的な構成例を示すブロック図である。
【図６】補間処理を説明するための図である。
【図７】補間処理をソフトウェアで実現するための画像信号処理装置を示すブロック図である。
【図８】画像信号処理（補間処理）を示すフローチャートである。
【図９】従来のテレビ受信機の表示を説明するための図である。
【図１０】従来のテレビ受信機の表示を説明するための図である。
【符号の説明】
１００・・・テレビ受信機、１０１・・・入力端子、１０２・・・Ａ／Ｄコンバータ、１０３・・・フレームメモリ、１０４・・・垂直補間フィルタ、１０５・・・補間情報発生回路、１０６・・・Ｄ／Ａコンバータ、１０７・・・表示装置、１０８・・・倍率算出回路、１０９・・・非線形処理回路、４００・・・画像信号処理装置
【発明の属する技術分野】
この発明は、例えばアスペクト比の変換が可能なテレビ受信機等に適用して好適な画像信号の処理装置および処理方法に関する。
【０００２】
詳しくは、この発明は、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から第２の数に変換して第２の画像信号を得る際に、第１の数および第２の数から求められる全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行う構成とすることによって、第２の画像信号による画像の品質の悪化を招くことなく、また第１の画像信号および第２の画像信号の種類に依らずに、例えば第２の画像信号による画像の所定部分を任意に圧縮または伸長できるようにした画像信号の処理装置および処理方法に係るものである。
【０００３】
【従来の技術】
１６：９のアスペクト比の表示画面を有するテレビ受信機が知られている。このようなテレビ受信機において、４：３のアスペクト比の画像を表示するための画像信号による画像を表示する場合、従来は例えば図９Ａ〜Ｃに示すように表示が行われていた。図９Ａでは、表示画面の左右端に無表示部分を形成している。また、図９Ｂでは、画像信号による画像の水平幅が表示画面の水平幅に一致するように拡大表示している。
【０００４】
しかしながら、図９Ａでは表示画面の左右端に無表示部分が形成され、このような無表示部分が鑑賞の妨害になる。また図９Ｂでは画像信号による画像の上下が切られて見ることができず、画像信号に表現されたものの全てを正しく鑑賞できないことになる。
【０００５】
また、図９Ｃに示すように、画像信号による画像を水平方向に引き延ばして、画像の水平幅及び垂直幅が表示画面の水平幅及び垂直幅に一致するように表示することも行われている。しかしこの方法では、画像信号による画像の全てが垂直方向に押しつぶされた状態となり、極めて不自然な表示となる。
【０００６】
そこで、図１０Ａに示すように、画像信号による画像の水平幅を表示画面の水平幅に略一致させ、それと共に、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮して画像の垂直幅を表示画面の垂直幅に略一致させるようにする。この場合には、図１０Ｂに概念図を示すように、画像信号による画像の上下端近傍のみが圧縮される。
【０００７】
これによれば、表示画面の中央では自然な画像表示が行われると共に、画像信号の視点の垂直方向の移動は少ないので、移動によって不自然な感じを受けることも少なくなる。
【０００８】
ここで、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮して画像の垂直幅を表示画面の垂直幅に略一致させることは、表示装置がＣＲＴ（Ｃａｔｈｏｄｅ−Ｒａｙ Ｔｕｂｅ）を用いたものであれば、垂直偏向電流に補正を加えて垂直方向の直線性を変更し、垂直方向の走査線の位置を変えることによって実現できる。
【０００９】
しかし、表示装置がＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やＰＤＰ（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ）等のフラットパネルディスプレイを用いる場合には、上述したＣＲＴを用いた表示装置のように、垂直方向の走査線の位置を変えることはできない。
【００１０】
そこで、本出願人は、先に、表示画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法で処理を行うことを提案した（例えば、特許文献１参照）。この場合、垂直方向の補間間隔が、分割された領域毎に異なったものとなることから、例えば画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮することが可能となる。
【００１１】
【特許文献１】
特開平８−６５５９５号公報（第５頁）
【００１２】
【発明が解決しようとする課題】
上述したように画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法によれば、以下のような不都合がある。
【００１３】
すなわち、縦スクロールする画像、例えば映画プログラムの最後の出演者などを表す文字表示画像において、分割領域の境界で画像の大きさが急に変化するように見え、不自然な画像となる。
【００１４】
また、表示画面を垂直方向に複数領域に分割し、分割された領域毎に、固定の補間係数を割り当てる方法で処理を行うものであるが、表示装置が変わると表示領域（オーバースキャン量）の走査線数が変わるため、入力画像信号（例えば、４８０ｉ、４８０ｐ、・・・）と表示装置（例えば、１０８０ｉ、ＸＧＡ，・・・・）の全ての組み合わせについて、補間係数を記憶した係数ＲＯＭを持つことが必要となる。
【００１５】
そこで、この発明では、第２の画像信号による画像の品質の悪化を招くことなく、また第１の画像信号および第２の画像信号の種類に変更があっても、第２の画像信号による画像の所定部分を容易に圧縮または伸長できるようにした画像信号の処理装置および処理方法を提供することにある。
【００１６】
【課題を解決するための手段】
この発明に係る画像信号処理装置は、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数からこの第１の数と同じあるいは異なる第２の数に変換して第２の画像信号を得る画像信号処理装置であって、第１の数および第２の数を用いて、全体倍率を求める全体倍率取得手段と、この全体倍率取得手段で求められた全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求める個別倍率取得手段と、この個別倍率取得手段で求められる個別倍率を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応して、この画素データを得るために必要とする第１の画像信号の画素データを特定するアドレス情報およびこのアドレス情報で特定される画素データの合成比率を示す補間係数を発生する補間情報発生手段と、この補間情報発生手段で発生されるアドレス情報で特定される第１の画像信号の画素データおよび補間情報発生手段で発生される補間係数を用いて、第２の画像信号の所定方向の画素データのそれぞれを得る補間手段とを備えるものである。
【００１７】
また、この発明に係る画像信号処理方法は、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数からこの第１の数と同じあるいは異なる第２の数に変換して第２の画像信号を得る画像信号処理方法であって、第１の数および第２の数を用いて、全体倍率を求める第１のステップと、この第１のステップで求められた全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求める第２のステップと、この第２のステップで求められる個別倍率を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応して、この画素データを得るために必要とする第１の画像信号の画素データを特定するアドレス情報およびこのアドレス情報で特定される画素データの合成比率を示す補間係数を発生する第３のステップと、この第３のステップで発生されるアドレス情報で特定される第１の画像信号の画素データおよび第３のステップで発生される補間係数を用いて、第２の画像信号の所定方向の画素データのそれぞれを得る第４のステップとを備えるものである。
【００１８】
この発明においては、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数が第１の数からこの第１の数と同じあるいは異なる第２の数に変換されて第２の画像信号が得られる。第１の画像信号は、例えば４：３のアスペクト比の画像を表示するためのものであって、４８０ｉ信号、４８０ｐ信号等である。第２の画像信号は、例えば１６：９のアスペクト比の画像を表示するためのものであって、例えば１０８０ｉ信号、７６８ｐ信号等である。
【００１９】
ここで、４８０ｉ信号は、ライン数が４８０本でインタレース方式の画像信号を意味している。４８０ｐ信号は、ライン数が４８０本のプログレッシブ方式の画像信号を意味している。１０８０ｉ信号は、ライン数が１０８０本でインタレース方式の画像信号を意味している。７６８ｐ信号は、ライン数が７６８本のプログレッシブ方式の画像信号を意味している。
【００２０】
第１の数および第２の数を用いて、全体倍率が求められる。なお、第１の数と第２の数が同じ場合も考えられる。そして、全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率が求められる。
【００２１】
この場合、個別倍率を、所定方向の少なくとも一端側または他端側で、全体倍率より小さくまたは大きくできる。これにより、例えばアスペクト比を４：３から１６：９に変換する場合に、画像信号による画像の上下端近傍の少なくとも一方を垂直方向に圧縮し、画像のその他の箇所を自然に表示することが可能となる。この場合、下端側に字幕部分が存在する画像の場合には、この字幕部分のみを圧縮できる。
【００２２】
またこの場合、個別倍率を、所定方向の一方および他方に関して非対称とできる。これにより、例えば垂直方向の上端側の圧縮領域を狭くし、下端側の圧縮領域を広くでき、ニュース画面でアナウンサの頭部が不自然に縮むこと等を防止できる。
【００２３】
なお、非線形関数として複数の非線形関数を用意しておき、いずれかの非線形関数を選択的に使用するようにしてもよい。これにより、画像内容に応じて、例えば圧縮する箇所を適宜切り換えることが可能となる。
【００２４】
上述したように求められた個別倍率を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応して、この画素データを得るために必要とする第１の画像信号の画素データを特定するアドレス情報およびこのアドレス情報で特定される画素データの合成比率を示す補間係数が発生される。
【００２５】
そして、このアドレス情報で特定される第１の画像信号の画素データと、補間係数とを用いて、第２の画像信号の所定方向の画素データのそれぞれが得られる。例えば、全体倍率が第１の数／第２の数で求められる場合、個別倍率が全体倍率より小さくなると、第１の画像信号の所定数の画素データから補間処理によって得られる第２の画像信号の画素データの個数は所定数より多くなり、結果的に画像は拡大される。その場合、逆に個別倍率が全体倍率より大きくなると、第１の画像信号の所定数の画素データから補間処理によって得られる第２の画像信号の画素データの個数は所定数より少なくなり、結果的に画像は縮小される。
【００２６】
このように、この発明においては、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から第２の数に変換して第２の画像信号を得る際に、第１の数および第２の数から求められる全体倍率および第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行うものである。
【００２７】
非線形関数を用いて個別倍率を求め、この個別倍率に基づいて補間係数を発生させて補間処理を行うものであり、例えば所定方向が垂直方向である場合、縦スクロールする画像において画像の大きさが急に変化するということがなく、第２の画像信号による画像の品質の悪化を招くということがない。
【００２８】
また、第１の数および第２の数から求められる全体倍率および第２の数をパラメータとして含む非線形関数を用いて個別倍率を求め、この個別倍率に基づいて補間情報を発生させて補間処理を行うものであり、第１の画像信号および第２の画像信号の種類に変更があっても、容易に対処できる。
【００２９】
【発明の実施の形態】
以下、図面を参照しながら、この発明の実施の形態について説明する。
図１は、実施の形態としてのテレビ受信機１００の構成を示している。
このテレビ受信機１００は、第１の画像信号としての画像信号Ｖａが入力される入力端子１０１を有している。本実施の形態において、画像信号Ｖａは、４：３のアスペクト比の画像を表示するための４８０ｉ信号である。４８０ｉ信号は、ライン数が４８０本でインタレース方式の画像信号を意味している。この画像信号Ｖａは、図示せずも、例えばアンテナで受信されたテレビ放送信号を処理することで得られる。
【００３０】
また、テレビ受信機１００は、入力端子１０１に入力された画像信号Ｖａをアナログ信号からデジタル信号に変換するＡ／Ｄ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ）コンバータ１０２と、このＡ／Ｄコンバータ１０２でデジタル信号に変換された画像信号Ｖａを記憶するフレームメモリ１０３とを有している。
【００３１】
また、テレビ受信機１００は、フレームメモリ１０３に記憶された画像信号Ｖａの連続した２ラインの画素データを用いて、画像信号Ｖｂの１ラインの画素データを得るための垂直補間フィルタ１０４と、画像信号Ｖｂの注目ラインに関連して、アドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを発生する補間情報発生回路１０５とを有している。
【００３２】
ここで、アドレス情報ＡＤＲＳは、注目ラインの画素データを得るのに必要とする第１の画像信号における連続した２ラインの画素データを特定するための情報である。また、補間係数Ｐ，１−Ｐは、このアドレス情報ＡＤＲＳで特定される２ラインの画素データの合成比率を示すものである。
【００３３】
補間情報発生回路１０５で発生されるアドレス情報ＡＤＲＳはフレームメモリ１０３に供給され、フレームメモリ１０３からはそのアドレス情報ＡＤＲＳで特定される連続した２ラインの画素データが読み出されて垂直補間フィルタ１０４に供給される。また、補間情報発生回路１０５で発生される補間係数ｐ，１−ｐは垂直補間フィルタ１０４に供給される。
【００３４】
また、テレビ受信機１００は、垂直補間フィルタ１０４より出力される第２の画像信号としての画像信号Ｖｂをデジタル信号からアナログ信号に変換するＤ／Ａ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ）コンバータ１０６と、このＤ／Ａコンバータ１０６でアナログ信号に変換された画像信号Ｖｂが供給される表示装置１０７とを有している。
【００３５】
本実施の形態において、画像信号Ｖｂは、１６：９のアスペクト比の画像を表示するための７６８ｐ信号である。７６８ｐ信号は、ライン数が７６８本でプログレッシブ方式の画像信号を意味している。表示装置１０７は、１６：９のアスペクト比の表示画面を持つ、例えばＸＧＡに適応したＬＣＤあるいはＰＤＰである。
【００３６】
また、テレビ受信機１００は、全体倍率取得手段としての倍率算出回路１０８を有している。この倍率算出回路１０８は、画像信号Ｖａの垂直方向の有効ラインの数ＶＳＩＺと、画像信号Ｖｂの垂直方向の有効ライン数、つまり表示装置１０７の垂直方向のライン数ＤＳＰ＿ＶＳＩＺとの情報を用いて、全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺを求める。ここで、Ｖ＿ＳＣＬ＜１であるときはライン数の拡大となり、Ｖ＿ＳＣＬ＞１であるときはライン数の縮小となる。本実施の形態に形態においては、ＶＳＩＺ＝２４０、ＤＳＰ＿ＶＳＩＺ＝７６８であって、Ｖ＿ＳＣＬ＜１となる。
【００３７】
また、テレビ受信機１００は、個別倍率取得手段としての非線形処理回路１０９を有している。この非線形処理回路１０９は、倍率算出回路１０８で求められた全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺ（以下、適宜「Ｎ」を用いる）に基づいて、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求めるものである。
【００３８】
この非線形処理回路１０９は、全体倍率Ｖ＿ＳＣＬおよびライン数Ｎをパラメータとして含む非線形関数を用いて、図２あるいは図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求める。
【００３９】
図２のＣＯＥＦ１，ＣＯＥＦ２，ＣＯＥＦ３の各部分は、それぞれ以下の式で表される。
Ｖ＿ＳＣＬ′＝β２＋α１×（ｘ１−ｘ）２ ・・・（１）
Ｖ＿ＳＣＬ′＝β２ ・・・（２）
Ｖ＿ＳＣＬ′＝β２＋α３×（ｘ−ｘ２）２ ・・・（３）
【００４０】
ここで、ｘ１＝０．２×Ｎ、ｘ２＝０．６×Ｎに設定されている。また、β２，α１，α３は、それぞれ以下の式で表される。
β２＝Ｖ＿ＳＣＬ×０．９５７＝Ｖ＿ＳＣＬ×（１００−４．３）／１００
α１＝Ｖ＿ＳＣＬ×（１．０３−０．９５７）／（Ｎ×０．２）２＝１．８２５×Ｖ＿ＳＣＬ／Ｎ２
α３＝Ｖ＿ＳＣＬ×（１．１−０．９５７）／（Ｎ×０．４）２＝０．８９３７５×Ｖ＿ＳＣＬ／Ｎ２
【００４１】
また、図３のＣＯＥＦ４，ＣＯＥＦ５の各部分は、それぞれ以下の式で表される。
Ｖ＿ＳＣＬ′＝β１ ・・・（４）
Ｖ＿ＳＣＬ′＝β１＋α２×（ｘ−ｘ３）２ ・・・（５）
【００４２】
ここで、ｘ３＝０．６×Ｎに設定されている。また、β１，α２は、それぞれ以下の式で表される。
β１＝Ｖ＿ＳＣＬ×０．９７４１＝Ｖ＿ＳＣＬ×（１００−２．５９）／１００
α２＝Ｖ＿ＳＣＬ×（１．１１−０．９７４１）／（Ｎ×０．４）２＝０．８４９３７５×Ｖ＿ＳＣＬ／Ｎ２
【００４３】
図４は、非線形処理回路１０９の具体的な構成例を示している。
【００４４】
画像信号Ｖｂの垂直方向の有効ライン数Ｎ（＝ＤＳＰ＿ＶＳＩＺ）は、乗算器２０１〜２０３に供給される。乗算器２０１では、Ｎに０．２が掛算されてｘ１が得られる。乗算器２０２では、Ｎに０．２が掛算されてｘ２が得られる。乗算器２０３では、Ｎが２乗されてＮ２が得られる。なお、ｘ２はｘ３でもある。
【００４５】
乗算器２０１で得られるｘ１は減算器２０４に供給され、乗算器２０２で得られるｘ２は減算器２０５に供給される。これら減算器２０４，２０５には、ｘも供給される。ｘは、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインに対応して、０〜Ｎ−１の間で順次変化する変数である。減算器２０４では、ｘ１からｘが差し引かれて（ｘ１−ｘ）が得られる。減算器２０５では、ｘからｘ２が差し引かれて（ｘ−ｘ２）が得られる。
【００４６】
減算器２０４で得られる（ｘ１−ｘ）は乗算器２０６に供給される。この乗算器２０６では、（ｘ１−ｘ）が２乗されて（ｘ１−ｘ）２が得られる。減算器２０５で得られる（ｘ−ｘ２）は乗算器２０７に供給される。この乗算器２０７では、（ｘ−ｘ２）が２乗されて（ｘ−ｘ２）２が得られる。
【００４７】
乗算器２０３で得られるＮ２は除算器２０８に供給される。この除算器２０８には全体倍率Ｖ＿ＳＣＬも供給される。この除算器２０８では、Ｖ＿ＳＣＬがＮ２で割られてＶ＿ＳＣＬ／Ｎ２が得られる。この除算器２０８で得られるＶ＿ＳＣＬ／Ｎ２は乗算器２０９〜２１１に供給される。乗算器２０９では、Ｖ＿ＳＣＬ／Ｎ２に１．８２５が掛算されてα１が得られる。乗算器２１０では、Ｖ＿ＳＣＬ／Ｎ２に０．８９７３５が掛算されてα３が得られる。乗算器２１１では、Ｖ＿ＳＣＬ／Ｎ２に０．８４９３７５が掛算されてα２が得られる。
【００４８】
乗算器２０９で得られるα１は乗算器２１２に供給される。この乗算器２１２には、乗算器２０６で得られる（ｘ１−ｘ）２も供給される。この乗算器２１２では、（ｘ１−ｘ）２にα１が掛算されてα１×（ｘ１−ｘ）２が得られる。また、乗算器２１０で得られるα３は乗算器２１３に供給される。この乗算器２１３には、乗算器２０７で得られる（ｘ−ｘ２）２も供給される。この乗算器２１３では、（ｘ−ｘ２）２にα３が掛算されてα３×（ｘ−ｘ２）２が得られる。また、乗算器２１１で得られるα２は乗算器２１４に供給される。この乗算器２１４には、乗算器２０７で得られる（ｘ−ｘ３）２も供給される。この乗算器２１４では、（ｘ−ｘ３）２にα２が掛算されてα２×（ｘ−ｘ３）２が得られる。
【００４９】
全体倍率Ｖ＿ＳＣＬは乗算器２１５，２１６に供給される。乗算器２１５では、Ｖ＿ＳＣＬに０．９５７が掛算されてβ２が得られる。乗算器２１６では、Ｖ＿ＳＣＬに０．９７４１が掛算されてβ１が得られる。乗算器２１５で得られるβ２は、セレクタ２１７に、上述した図２のＣＯＥＦ２の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（２）式の出力として供給される。同様に、乗算器２１６で得られるβ１は、セレクタ２１７に、上述した図３のＣＯＥＦ４の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（４）式の出力として供給される。
【００５０】
また、乗算器２１５で得られるβ２は、加算器２１８，２１９に供給される。加算器２１８には、乗算器２１２で得られるα１×（ｘ１−ｘ）２も供給される。この加算器２１８では、β２にα１×（ｘ１−ｘ）２が加算されて、β２＋α１×（ｘ１−ｘ）２が得られる。この加算器２１８の出力は、セレクタ２１７に、上述した図２のＣＯＥＦ１の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（１）式の出力として供給される。同様に、加算器２１９には、乗算器２１３で得られるα３×（ｘ−ｘ２）２も供給される。この加算器２１９では、β２にα３×（ｘ−ｘ２）２が加算されて、β２＋α３×（ｘ−ｘ２）２が得られる。この加算器２１９の出力は、セレクタ２１７に、上述した図２のＣＯＥＦ３の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（３）式の出力として供給される。
【００５１】
また、乗算器２１６で得られるβ１は、加算器２２０に供給される。この加算器２２０には、乗算器２１４で得られるα２×（ｘ−ｘ３）２も供給される。この加算器２２０では、β１にα２×（ｘ−ｘ３）２が加算されてβ１＋α２×（ｘ−ｘ３）２が得られる。この加算器２１９の出力は、セレクタ２１７に、上述した図３のＣＯＥＦ５の部分の個別倍率Ｖ＿ＳＣＬ′を得るための（５）式の出力として供給される。
【００５２】
また、乗算器２０１，２０２で得られるｘ１，ｘ２（＝ｘ３）、およびｘが比較器２２１に供給される。この比較器２２１は、ｘが、▲１▼０≦ｘ＜ｘ１、▲２▼ｘ１≦ｘ＜ｘ２（＝ｘ３）、▲３▼ｘ２（＝ｘ３）≦ｘ≦Ｎ−１のいずれの範囲にあるかを示す信号ＳＬを出力する。この信号ＳＬは、セレクタ２１７に供給される。また、セレクタ２１７には、ワイドズームモードであるか字幕入りモードであるか、さらには通常モードであるかを示す信号Ｗ／Ｃ／Ｕも供給される。
【００５３】
セレクタ２１７は、信号Ｗ／Ｃ／Ｕがワイドズームモードを示すときは、信号ＳＬに基づいて、以下のような選択動作をする。すなわち、ｘが▲１▼の範囲にあるときは加算器２１８の出力を個別倍率Ｖ＿ＳＣＬ′として出力し、ｘが▲２▼の範囲にあるときは乗算器２１５の出力を個別倍率Ｖ＿ＳＣＬ′として出力し、ｘが▲３▼の範囲にあるときは加算器２１９の出力を個別倍率Ｖ＿ＳＣＬ′として出力する。つまり、ワイドズームモードに設定されているときは、図２に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が得られる。
【００５４】
また、セレクタ２１７は、信号Ｗ／Ｃ／Ｕが字幕入りモードを示すときは、信号ＳＬに基づいて、以下のような選択動作をする。すなわち、ｘが▲１▼▲２▼の範囲にあるときは乗算器２１６の出力を個別倍率Ｖ＿ＳＣＬ′として出力し、ｘが▲３▼の範囲にあるときは加算器２２０の出力を個別倍率Ｖ＿ＳＣＬ′として出力する。つまり、字幕入りモードに設定されているときは、図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が得られる。
【００５５】
また、信号Ｗ／Ｃ／Ｕが非線形処理を行わない通常モードを示すときは、セレクタ２１７はＶ＿ＳＣＬをＶ＿ＳＣＬ′としてそのまま出力する。
【００５６】
図１に戻って、補間情報発生回路１０５は、上述したように、画像信号Ｖｂの注目ラインに関連して、アドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを発生する。補間情報発生回路１０５は、非線形処理回路１０９で求められる個別倍率Ｖ＿ＳＣＬ′を用いて、アドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを発生する。
【００５７】
図５は、補間情報発生回路１０５の具体的な構成例を示している。
この補間情報発生回路１０５は、非線形処理回路１０９で求められるラインｘの個別倍率Ｖ＿ＳＣＬ′をラッチする、直列接続された２個のラッチ回路３００，３０１と、ラッチ回路３０１の出力と後述するラッチ回路３０５の出力とを加算する加算器３０２と、この加算器３０２の出力をラッチするラッチ回路３０５とを有している。
【００５８】
ここで、ラッチ回路３００，３０１，３０５は、画像信号Ｖｂの各ラインの開始前の水平ブランキング期間に供給されるクロック信号ｆｈのタイミングで、ラッチ動作をする。なお、ラッチ回路３００，３０１，３０５は、クリア信号は図示せずも、ライン０の開始前の垂直ブランキング期間に、その出力が０となるようにクリアされる。
【００５９】
また、補間情報発生回路１０５は、加算器３０２の出力に基づいて、アドレス情報ＡＤＲＳを発生するアドレス情報出力回路３０４および補間係数Ｐ，１−Ｐを出力する補間係数出力回路３０３を有している。
【００６０】
補間係数出力回路３０３は、加算器３０２の出力の小数部をＰとして出力すると共に、１からこの小数部を差し引いた残りを１−Ｐとして出力する。また、アドレス情報出力回路３０４は、加算器３０２の出力の整数部をアドレス情報ＡＤＲＳとして出力する。
【００６１】
図５に示す補間情報発生回路１０５の動作を説明する。
画像信号Ｖｂのライン０では、このライン０の開始前の水平ブランキング期間で、非線形処理回路１０９で求められるライン０の個別倍率Ｖ＿ＳＣＬ（０）′がラッチ回路３００でラッチされる。しかし、ラッチ回路３０１，３０５の出力は０のままであるので、加算器３０２の出力は０となる。そのため、補間係数出力回路３０３からは、Ｐとして０が出力され、１−Ｐとして１が出力される。また、同様に、加算器３０２の出力が０であるため、アドレス情報出力回路３０４からはアドレス情報ＡＤＲＳとして０が出力される。
【００６２】
次に、画像信号Ｖｂのライン１では、このライン１の開始前の水平ブランキング期間で、ラッチ回路３００の出力である個別倍率Ｖ＿ＳＣＬ（０）′がラッチ回路３０１でラッチされる。同時に、非線形処理回路１０９で求められるライン１の個別倍率Ｖ＿ＳＣＬ（１）′がラッチ回路３００でラッチされる。
【００６３】
この場合、ラッチ回路３０５の出力は０のままであるが、ラッチ回路３０１の出力はＶ＿ＳＣＬ（０）′となり、加算器３０２の出力はＶ＿ＳＣＬ（０）′となる。そのため、補間係数出力回路３０３からは、ＰとしてＶ＿ＳＣＬ（０）′の小数部が出力され、１−Ｐとして１からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路３０４からは、アドレス情報ＡＤＲＳとしてＶ＿ＳＣＬ（０）′の整数部が出力される。
【００６４】
次に、画像信号Ｖｂのライン２では、このライン２の開始前の水平ブランキング期間で、加算器３０２の出力であるＶ＿ＳＣＬ（０）′がラッチ回路３０５でラッチされ、ラッチ回路３００の出力であるＶ＿ＳＣＬ（１）′がラッチ回路３０１でラッチされ、さらに非線形処理回路１０９で求められるライン２の個別倍率Ｖ＿ＳＣＬ（２）′がラッチ回路３００でラッチされる。
【００６５】
この場合、ラッチ回路３０１の出力はＶ＿ＳＣＬ（１）′となり、ラッチ回路３０５の出力はＶ＿ＳＣＬ（０）′となり、加算器３０２の出力はＶ＿ＳＣＬ（０）′＋Ｖ＿ＳＣＬ（１）′となる。そのため、補間係数出力回路３０３からは、ＰとしてＶ＿ＳＣＬ（０）′＋Ｖ＿ＳＣＬ（１）′の小数部が出力され、１−Ｐとして１からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路３０４からは、アドレス情報ＡＤＲＳとしてＶ＿ＳＣＬ（０）′＋Ｖ＿ＳＣＬ（１）′の整数部が出力される。
【００６６】
以下、同様にして、画像信号Ｖｂのｘライン（ｘ≧３）では、加算器３０２の出力は、Ｖ＿ＳＣＬ（０）′からＶ＿ＳＣＬ（ｘ−１）′までが加算されたものとなる。そのため、補間係数出力回路３０３からは、Ｐとしてその加算値の小数部が出力され、１−Ｐとして１からその小数部を差し引いた残りが出力される。また、アドレス情報出力回路３０４からは、アドレス情報ＡＤＲＳとしてその加算値の整数部が出力される。
【００６７】
次に、図１に示すテレビ受信機１００の動作を説明する。
入力端子１０１に画像信号Ｖａが入力される。この画像信号Ｖａは、４：３のアスペクト比の画像を表示するための４８０ｉ信号である。この画像信号Ｖａは、Ａ／Ｄコンバータ１０２でアナログ信号からデジタル信号に変換され、その後にフレームメモリ１０３に書き込まれる。
【００６８】
また、倍率算出回路１０８に、画像信号Ｖａの垂直方向の有効ラインの数ＶＳＩＺと、画像信号Ｖｂの垂直方向の有効ライン数、つまり表示装置１０７の垂直方向のライン数ＤＳＰ＿ＶＳＩＺの情報が入力される。倍率算出回路１０８は、全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺを求める。
【００６９】
この倍率算出回路１０８で求められた全体倍率Ｖ＿ＳＣＬは、非線形処理回路１０９に入力される。また、この非線形処理回路１０９には、ライン数ＤＳＰ＿ＶＳＩＺの情報も入力される。非線形処理回路１０９は、全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺ（＝Ｎ）に基づいて、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を順次求める。
【００７０】
この場合、ワイドズームモードに設定されている場合には、全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて、図２に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が求められる。
【００７１】
一方、字幕入りモードに設定されている場合には、全体倍率Ｖ＿ＳＣＬおよびライン数ＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて、図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′が求められる。
【００７２】
非線形処理回路１０９で順次求められる画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインの個別倍率Ｖ＿ＳＣＬ′は、補間情報発生回路１０５に入力される。補間情報発生回路１０５は、その個別倍率Ｖ＿ＳＣＬ′を用いて、画像信号Ｖｂの垂直方向の０〜Ｎ−１の各ラインのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを順次発生する。
【００７３】
補間情報発生回路１０５で発生されるアドレス情報ＡＤＲＳは、フレームメモリ１０３に読み出しアドレス情報として供給される。この場合、画像信号Ｖｂのラインｘでは、このラインｘに対応したアドレス情報ＡＤＲＳがｎであるとき、画像信号Ｖａのｎラインおよびｎ＋１ラインの画素データが、フレームメモリ１０３から読み出されて垂直補間フィルタ１０４に供給される。
【００７４】
また、補間情報発生回路１０５で発生される補間係数Ｐ，１−Ｐは、垂直補間フィルタ１０４に供給される。垂直補間フィルタ１０４は、ｎラインおよびｎ＋１ラインの画素データおよび補間係数Ｐ，１−Ｐを用いて、画像信号Ｖｂのラインｘの画素データを生成する。この場合、ｎラインの画素データをｄ（ｎ）′、ｎ＋１ラインの画素データをｄ（ｎ＋１）′とすると、ラインｘの画素データｄ（ｘ）は、以下の（６）式のように生成される。
ｄ（ｘ）＝ｄ（ｎ）×（１−Ｐ）＋ｄ（ｎ＋１）×Ｐ ・・・（６）
【００７５】
図６は、垂直補間フィルタ１０４における補間処理の一例を示すものである。画像信号Ｖｂのライン０の補間位相（図５の加算器３０２の出力に対応）は０であり、ＡＤＲＳ＝０で、またＰ＝０，１−Ｐ＝１となる。そのため、画像信号Ｖｂのライン０の画素データｄ（０）は、画像信号Ｖａの画素データｄ（０）′と等しいものとなる。
【００７６】
また、画像信号Ｖｂのライン１の補間位相は、ライン０の個別倍率Ｖ＿ＳＣＬ（０）′だけ増加し、０〜１の間にあり、ＡＤＲＳ＝０となる。そのため、画像信号Ｖｂのライン１の画素データｄ（１）は、画像信号Ｖａのライン０，１の画素データｄ（０）′，ｄ（１）′を用いて生成される。
【００７７】
また、画像信号Ｖｂのライン２の補間位相は、さらにライン１の個別倍率Ｖ＿ＳＣＬ（１）′だけ増加し、１〜２の間にあり、ＡＤＲＳ＝１となる。そのため、画像信号Ｖｂのライン２の画素データｄ（２）は、画像信号Ｖａのライン１，２の画素データｄ（１）′，ｄ（２）′を用いて生成される。
【００７８】
以下同様にして、画像信号Ｖｂのライン３以降の画素データも生成されることとなる。
【００７９】
このように垂直補間フィルタ１０４では、画像信号Ｖｂの各ラインの画素データが補間処理によって生成される。画像信号Ｖｂは、１６：９のアスペクト比の画像を表示するための７６８ｐ信号となる。この垂直補間フィルタ１０４で得られる画像信号Ｖｂは、Ｄ／Ａコンバータ１０６でデジタル信号からアナログ信号に変換され、その後に表示装置１０７に供給される。表示装置１０７には、画像信号Ｖｂによる画像が表示される。この場合、画像信号Ｖｂによる画像の水平幅が表示画面の水平幅に略一致するようにされる、これにより、表示装置１０７には、画像信号Ｖｂによる１６：９のアスペクト比の画像が表示される。
【００８０】
本実施の形態によれば、非線形処理回路１０９では画像信号Ｖｂの各ライン毎に個別倍率Ｖ＿ＳＣＬ′が設定される。そして、ワイドズームモードでは、垂直方向の上端側および下端側の個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより大きくされと共にその中央部でＶ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより小さくされる（図２参照）。また、字幕入りモードでは、垂直方向の下端側の個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより大きくされると共にその中央部および上端側で個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより小さくされる（図３参照）。
【００８１】
したがって、表示装置１０７に画像信号Ｖｂによる１６：９のアスペクト比の画像を表示した場合、画像の上下端近傍が圧縮されるが、表示画面の中央では自然な画像表示が行われる。また、字幕入りモードに設定した場合には、画像の字幕部分のみが圧縮されたものとなる。
【００８２】
また、本実施の形態によれば、ワイドズームモードでは、垂直方向の上端側および下端側の個別倍率Ｖ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより大きくされと共にその中央部でＶ＿ＳＣＬ′が全体倍率Ｖ＿ＳＣＬより小さくされる（図２参照）が、この個別倍率Ｖ＿ＳＣＬ′は上端側および下端側に関して非対称とされている。つまり、Ｖ＿ＳＣＬ′＞Ｖ＿ＳＣＬとなる範囲は上端側は狭く、下端側が広くされている。このようにすることで、例えばニュース画面でアナウンサの頭部が不自然に縮むこと等を防止できる。
【００８３】
また、本実施の形態によれば、非線形関数を用いて個別倍率Ｖ＿ＳＣＬ′を求め、この個別倍率Ｖ＿ＳＣＬ′に基づいて補間情報を発生させて補間処理を行うものであり、例えば縦スクロールする画像において、例えば従来の画面を垂直方向に複数領域に分割し、分割された領域毎に固定の補間係数を割り当てる方法のように、画像の大きさが急に変化するということがなく、画像信号Ｖｂによる画像の品質悪化を軽減できる。
【００８４】
また、本実施の形態によれば、画像信号Ｖａの垂直方向の有効ラインの数ＶＳＩＺおよび画像信号Ｖｂの垂直方向の有効ライン数、つまり表示装置１０７の垂直方向のライン数ＤＳＰ＿ＶＳＩＺから求められる全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺ、およびライン数ＤＳＰ＿ＶＳＩＺをパラメータとして含む非線形関数を用いて個別倍率Ｖ＿ＳＣＬ′を求め、この個別倍率Ｖ＿ＳＣＬ′に基づいて補間情報を発生させて補間処理を行うものであり、画像信号Ｖａ，Ｖｂの種類に変更があっても、つまりＶＳＩＺ，ＤＳＰ＿ＶＳＩＺに変更があっても容易に対処できる。
【００８５】
なお、図１のテレビ受信機１００における画像信号Ｖａから画像信号Ｖｂを得る処理を、例えば図７に示すような画像信号処理装置４００により、ソフトウェアで実現することもできる。
【００８６】
まず、図７に示す画像信号処理装置４００について説明する。この画像信号処理装置４００は、装置全体の動作を制御するＣＰＵ４０１と、このＣＰＵ４０１の制御プログラム等が格納されたＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）４０２と、ＣＰＵ４０１の作業領域を構成するＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）４０３と、外部記憶装置としてのハードディスクドライブ（ＨＤＤ）４０４とを有している。これらＣＰＵ４０１、ＲＯＭ４０２、ＲＡＭ４０３およびＨＤＤ４０４は、それぞれバス４０５に接続されている。
【００８７】
また、画像信号処理装置４００は、画像信号Ｖａを入力するための入力端子４０６と、画像信号Ｖｂを出力するための出力端子４０８とを有している。端子４０６，４０８はそれぞれインタフェース４０７，４０９を介してバス４０５に接続されている。
【００８８】
図８のフローチャートを参照して、図７に示す画像信号処理装置４００におけるＣＰＵ４０１の処理手順を説明する。
まず、ステップＳＴ１で、処理を開始し、ステップＳＴ２で、ＲＡＭ４０３に記憶されている画像信号Ｖａの垂直方向の有効ライン数ＶＳＩＺと、画像信号Ｖｂの垂直方向の有効ライン数ＤＳＰ＿ＶＳＩＺの情報を用いて、全体倍率Ｖ＿ＳＣＬ＝ＶＳＩＺ／ＤＳＰ＿ＶＳＩＺを求める。
【００８９】
次に、ステップＳＴ３で、入力端子４０６より１フレーム分または１フィールド分の画像信号Ｖａを入力する。このように入力端子４０６より入力される画像信号ＶａをＲＡＭ４０３に一時的に格納する。なお、この画像信号ＶａがＨＤＤ４０４に予め記録されている場合には、このＨＤＤ４０４からこの画像信号Ｖａを読み出してＲＡＭ４０３に一時的に格納する。
【００９０】
次に、ステップＳＴ４で、画像信号Ｖａの全フレームまたは全フィールドの処理が終わっているか否かを判定する。処理が終わったときは、ステップＳＴ５で、処理を終了する。一方、処理が終わっていないときは、ステップＳＴ６に進む。
【００９１】
ステップＳＴ６では、画像信号Ｖｂの注目ラインｘの個別倍率Ｖ＿ＳＣＬ′を求める。最初の注目ラインｘはライン０である。個別倍率Ｖ＿ＳＣＬ′は、全体倍率Ｖ＿ＳＣＬおよび画像信号Ｖｂの垂直方向の有効ライン数ＤＳＰ＿ＶＳＩＺ（＝Ｎ）をパラメータとして含む非線形関数を用いて求める。この場合、ワイドズームモードに設定されているときは、上述の（１）式〜（３）式を用い、図２に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、個別倍率Ｖ＿ＳＣＬ′を求める。一方、字幕入りモードに設定されているときは、上述の（４）式、（５）式を用い、図３に示したラインｘと個別倍率Ｖ＿ＳＣＬ′との関係を満たすように、個別倍率Ｖ＿ＳＣＬ′を求める。
【００９２】
次に、ステップＳＴ７で、ステップＳＴ６で求めた個別倍率Ｖ＿ＳＣＬ′を用いて、注目ラインｘのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを求める。この場合、注目ラインｘのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを求める際には、ラインｘ−１以下の個別倍率Ｖ＿ＳＣＬ′を加算した加算値（補間位相）に基づき、その加算値の小数部をＰとし、１からその小数部を差し引いた残りを１−Ｐとし、さらにその加算値の整数部をアドレス情報ＡＤＲＳとする。なお、注目ラインｘがライン０であるときは、Ｐ＝０、１−Ｐ＝１、ＡＤＲＳ＝０とする。
【００９３】
次に、ステップＳＴ８で、ステップＳＴ７で求めた注目ラインｘのアドレス情報ＡＤＲＳおよび補間係数Ｐ，１−Ｐを用いて、画像信号Ｖｂの注目ラインｘの画素データを生成し、出力端子４０８に出力する。この場合、ＡＤＲＳ＝ｎであるとき、画像信号Ｖａのｎラインおよびｎ＋１ラインの画素データおよび補間係数Ｐ，１−Ｐを用いて、上述の（６）式により、画像信号Ｖｂの注目ラインｘの画素データを生成する。
【００９４】
次に、ステップＳＴ９で、全ラインの処理を終了したか否かを判定する。終了していないときは、ステップＳＴ６に戻り、画像信号Ｖｂの次のラインの画素データを得るための処理に移る。一方、終了したときは、ステップＳＴ３に戻って、次の１フレーム分または１フィールド分の画像信号Ｖａの入力処理に移る。
【００９５】
なお、上述実施の形態において、非線形処理回路１０９で画像信号Ｖｂの０〜Ｎ−１の各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求めて用いるものを示したが、非線形処理回路１０９で画像信号Ｖａの各ラインにそれぞれ対応した個別倍率Ｖ＿ＳＣＬ′を求めて用いることもできる。
【００９６】
その場合、上述の（１）式、（３）式、（５）式のα１〜α３を求める際のＮ（＝ＤＳＰ＿ＶＳＩＺ）の代わりに、画像信号Ｖａの垂直方向の有効ライン数ＶＳＩＺを用いることになる。またその場合、ｘは０〜ＶＳＩＺ−１の範囲で変化していくことになる。
【００９７】
この場合、画像信号Ｖａの水平周期でカウントされる第１のカウンタのカウント値の０〜ＶＳＩＺ−１に従って個別倍率Ｖ＿ＳＣＬ′をそれぞれ得ると共に、これと同時に画像信号Ｖｂの水平周期でカウントされる第２のカウンタを用意し、そのカウント値が画像信号Ｖｂのライン位置を示すものとし、画像信号Ｖｂのラインｘの個別倍率Ｖ＿ＳＣＬ′として、第２のカウンタのカウント値がｘであるときに得られているものを用いることとする。
【００９８】
また、上述実施の形態においては、画像信号Ｖａが４８０ｉ信号であり、画像信号Ｖｂが７６８ｐ信号であって、垂直補間フィルタ１０４で垂直方向のライン数が増加するように補間処理をするものを示した。しかし、画像信号Ｖａ，Ｖｂの種類はこれに限定されるものではない。したがって、画像信号Ｖａ，Ｖｂによっては、垂直補間フィルタ１０４で垂直方向のライン数を減少するように補間処理することも考えられる。
【００９９】
上述実施の形態においては、画像信号Ｖａをフレームメモリ１０３に一時的に記憶し、その後にこのフレームメモリ１０３から必要とする２ラインの画素データを読み出して補間処理をするようにしているが、逆に補間処理をした後にフレームメモリ１０３に記憶する構成とすることもできる。このように補間処理をした後にフレームメモリ１０３に記憶する構成とする場合には、上述したように垂直方向のライン数を減少するように補間処理する場合には、フレームメモリ１０３の容量を小さくできる利益がある。
【０１００】
また、上述実施の形態においては、全体倍率Ｖ＿ＳＣＬをＶＳＩＺ／ＤＳＰ＿ＶＳＩＺとしているが、その逆数であるＤＳＰ＿ＶＳＩＺ／ＶＳＩＺとして求めるようにしてもよい。その場合には、図２、図３に示すラインｘと個別倍率Ｖ＿ＳＣＬ′との関係で、縦軸の正負を逆とする必要がある。またその場合、補間情報発生回路１０５（図５参照）では、この個別倍率Ｖ＿ＳＣＬ′をそのまま用いることはできず、１／Ｖ＿ＳＣＬ′の形にして用いる必要がある。
【０１０１】
また、上述実施の形態においては、ワイドズームモードと字幕入りモードとで２つの非線形関数を切り換えて用いて個別倍率Ｖ＿ＳＣＬ′を発生させるものを示したが、さらに多くの非線形関数を用意しておき、画像内容に応じて切り換え使用が可能となるようにしてもよい。
【０１０２】
また、上述実施の形態においては、アスペクト比を４：３から１６：９に変換するものを示したが、この逆あるいは、その他のアスペクト比の変換にも、この発明を同様に適用することができる。なお、アスペクト比を１６：９から４：３に変換する場合には、例えば図２、図３に示すラインｘと個別倍率Ｖ＿ＳＣＬ′との関係で、縦軸の正負を逆とする必要がある。
【０１０３】
また、上述実施の形態においては、画像信号の垂直方向の画素データの補間処理を示したものであるが、この発明は水平方向の画素データの補間処理にも同様に適用できることは勿論である。
【０１０４】
【発明の効果】
この発明によれば、第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から第２の数に変換して第２の画像信号を得る際に、第１の数および第２の数から求められる全体倍率、および第１の数または第２の数をパラメータとして含む非線形関数を用いて、第２の画像信号の所定方向の画素データのそれぞれに対応した個別倍率を求め、この個別倍率を用いて所定方向の補間処理を行うものであり、第２の画像信号による画像の品質の悪化を招くことなく、また第１の画像信号および第２の画像信号の種類に依らずに、例えば第２の画像信号による画像の所定部分を任意に圧縮または伸長できる。
【図面の簡単な説明】
【図１】実施の形態としてのテレビ受信機の構成を示すブロック図である。
【図２】ラインｘと個別倍率Ｖ＿ＳＣＬ′との関係（ワイドズームモード）を示す図である。
【図３】ラインｘと個別倍率Ｖ＿ＳＣＬ′との関係（字幕入りモード）を示す図である。
【図４】非線形処理回路の具体的な構成例を示す接続図である。
【図５】補間情報発生回路の具体的な構成例を示すブロック図である。
【図６】補間処理を説明するための図である。
【図７】補間処理をソフトウェアで実現するための画像信号処理装置を示すブロック図である。
【図８】画像信号処理（補間処理）を示すフローチャートである。
【図９】従来のテレビ受信機の表示を説明するための図である。
【図１０】従来のテレビ受信機の表示を説明するための図である。
【符号の説明】
１００・・・テレビ受信機、１０１・・・入力端子、１０２・・・Ａ／Ｄコンバータ、１０３・・・フレームメモリ、１０４・・・垂直補間フィルタ、１０５・・・補間情報発生回路、１０６・・・Ｄ／Ａコンバータ、１０７・・・表示装置、１０８・・・倍率算出回路、１０９・・・非線形処理回路、４００・・・画像信号処理装置
Claims (5)
- 第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から該第１の数と同じあるいは異なる第２の数に変換して第２の画像信号を得る画像信号処理装置であって、
上記第１の数および上記第２の数を用いて、全体倍率を求める全体倍率取得手段と、
上記全体倍率取得手段で求められた全体倍率、および上記第１の数または上記第２の数をパラメータとして含む非線形関数を用いて、上記第２の画像信号の上記所定方向の画素データのそれぞれに対応した個別倍率を求める個別倍率取得手段と、
上記個別倍率取得手段で求められる個別倍率を用いて、上記第２の画像信号の上記所定方向の画素データのそれぞれに対応して、該画素データを得るために必要とする上記第１の画像信号の画素データを特定するアドレス情報および該アドレス情報で特定される画素データの合成比率を示す補間係数を発生する補間情報発生手段と、
上記補間情報発生手段で発生されるアドレス情報で特定される上記第１の画像信号の画素データおよび上記補間情報発生手段で発生される補間係数を用いて、上記第２の画像信号の上記所定方向の画素データのそれぞれを得る補間手段と
を備えることを特徴とする画像信号処理装置。 - 上記個別倍率取得手段で求められる個別倍率は、上記所定方向の一方および他方に関して非対称である
ことを特徴とする請求項１に記載の画像信号処理装置。 - 上記非線形関数として複数の非線形関数が用意され、
上記複数の非線形関数のうちいずれかの非線形関数を選択する関数選択手段をさらに備え、
上記個別倍率取得手段は、上記関数選択手段で選択された非線形関数を用いる
ことを特徴とする請求項１に記載の画像信号処理装置。 - 上記個別倍率取得手段で求められる個別倍率は、
上記所定方向の少なくとも一端側または他端側で、上記全体倍率取得手段で求められた全体倍率より小さくまたは大きくなる
ことを特徴とする請求項１に記載の画像信号処理装置。 - 第１の画像信号の所定方向である水平方向または垂直方向の画素データの個数を第１の数から該第１の数と同じあるいは異なる第２の数に変換して第２の画像信号を得る画像信号処理方法であって、
上記第１の数および上記第２の数を用いて、全体倍率を求める第１のステップと、
上記第１のステップで求められた全体倍率、および上記第１の数または上記第２の数をパラメータとして含む非線形関数を用いて、上記第２の画像信号の上記所定方向の画素データのそれぞれに対応した個別倍率を求める第２のステップと、
上記第２のステップで求められる個別倍率を用いて、上記第２の画像信号の上記所定方向の画素データのそれぞれに対応して、該画素データを得るために必要とする上記第１の画像信号の画素データを特定するアドレス情報および該アドレス情報で特定される画素データの合成比率を示す補間係数を発生する第３のステップと、
上記第３のステップで発生されるアドレス情報で特定される上記第１の画像信号の画素データおよび上記第３のステップで発生される補間係数を用いて、上記第２の画像信号の上記所定方向の画素データのそれぞれを得る第４のステップと
を備えることを特徴とする画像信号処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301996A JP4186582B2 (ja) | 2002-10-16 | 2002-10-16 | 画像信号の処理装置および処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002301996A JP4186582B2 (ja) | 2002-10-16 | 2002-10-16 | 画像信号の処理装置および処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140516A true JP2004140516A (ja) | 2004-05-13 |
| JP4186582B2 JP4186582B2 (ja) | 2008-11-26 |
Family
ID=32450197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002301996A Expired - Fee Related JP4186582B2 (ja) | 2002-10-16 | 2002-10-16 | 画像信号の処理装置および処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4186582B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007060380A (ja) * | 2005-08-25 | 2007-03-08 | Casio Comput Co Ltd | 表示制御装置及びプログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102402671B1 (ko) | 2015-09-09 | 2022-05-26 | 삼성전자주식회사 | 보간 필터의 연산 복잡도를 조절할 수 있는 영상 처리 장치, 영상 보간 방법 및 영상 부호화 방법 |
-
2002
- 2002-10-16 JP JP2002301996A patent/JP4186582B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007060380A (ja) * | 2005-08-25 | 2007-03-08 | Casio Comput Co Ltd | 表示制御装置及びプログラム |
| JP4670550B2 (ja) * | 2005-08-25 | 2011-04-13 | カシオ計算機株式会社 | 表示制御装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4186582B2 (ja) | 2008-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3231142B2 (ja) | 映像圧縮拡大回路及び装置 | |
| JP2533393B2 (ja) | Ｎｔｓｃ―ｈｄコンバ―タ | |
| EP0951777B1 (en) | Method and apparatus for scaling and reducing flicker with dynamic coefficient weighting | |
| US5831592A (en) | Scaling image signals using horizontal pre scaling, vertical scaling, and horizontal scaling | |
| US6400852B1 (en) | Arbitrary zoom “on -the -fly” | |
| TWI383677B (zh) | Image display device and method | |
| US20020145610A1 (en) | Video processing engine overlay filter scaler | |
| JP4146528B2 (ja) | 画像処理装置 | |
| WO1998020670A2 (en) | System for converting computer graphics to television format with scaling requiring no frame buffers | |
| JP2000032401A (ja) | 強調された鮮鋭度を有するビデオ走査線の増殖のための方法および装置 | |
| WO1997014247A1 (en) | Method and apparatus for video scaling and convolution for displaying computer graphics on a conventional television monitor | |
| US6166773A (en) | Method and apparatus for de-interlacing video fields to progressive scan video frames | |
| JP3322613B2 (ja) | 映像信号変換器 | |
| US6961479B1 (en) | Image processing device, image processing method, image-processing program recorded medium | |
| US20010003454A1 (en) | Method and apparatus for mapping a digital versatile disk (dvd) image onto high resolution computer display device | |
| JP4186582B2 (ja) | 画像信号の処理装置および処理方法 | |
| JP4470323B2 (ja) | 画像変換装置および方法 | |
| JP4299496B2 (ja) | 表示装置およびテレビ受像機 | |
| JP3559758B2 (ja) | 映像圧縮拡大装置 | |
| JP2006276870A (ja) | 画像処理装置 | |
| JPH10145817A (ja) | 画像信号のｉｐ変換およびフォ−マット変換の信号処理回路 | |
| JP4379677B2 (ja) | 画像処理装置および方法、記録媒体、プログラム、並びに表示装置 | |
| JP3028981B2 (ja) | ワイド画面テレビジョン受像機とそこに用いる映像信号処理装置 | |
| JPH07123335A (ja) | ２画面表示テレビジョン受像機 | |
| JP3527603B2 (ja) | テレビ受像機のためのディジタル信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |