JP3613093B2 - 映像サイズ変換処理方法および映像サイズ変換処理装置 - Google Patents
映像サイズ変換処理方法および映像サイズ変換処理装置 Download PDFInfo
- Publication number
- JP3613093B2 JP3613093B2 JP30224799A JP30224799A JP3613093B2 JP 3613093 B2 JP3613093 B2 JP 3613093B2 JP 30224799 A JP30224799 A JP 30224799A JP 30224799 A JP30224799 A JP 30224799A JP 3613093 B2 JP3613093 B2 JP 3613093B2
- Authority
- JP
- Japan
- Prior art keywords
- size conversion
- video
- size
- interpolation
- interpolation coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 141
- 238000003672 processing method Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 23
- 230000001186 cumulative effect Effects 0.000 description 51
- 230000015654 memory Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 23
- 238000004364 calculation method Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformation in the plane of the image
- G06T3/40—Scaling the whole image or part thereof
- G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Description
【０００１】
【発明の属する技術分野】
本発明は、映像データのサイズ変換処理を行う映像サイズ変換処理方法および装置に関する。
【０００２】
【従来の技術】
映像データのサイズ変換処理を行う場合、オリジナル映像の１フィールド画像での画素データの映像上の位置と、サイズ変換処理を行った後の画素データの映像上の位置の、相対的な距離情報を補間係数として用い補間処理を施し行っていた。
【０００３】
従来の映像サイズ変換処理装置におけるサイズ変換処理は、サイズ変換率の逆数の累積加算値の小数部を補間係数として用いる方法が知られている（特開平９−３２６９５８号公報参照）。図１５はこの従来装置の構成を示すブロック図である。
【０００４】
この従来装置は、図１５のように、オリジナル映像の画素数と所望されるサイズ変換後の画素数との除算演算を行う除算器１００と、除算器１００からの演算結果をサンプリングクロック毎に累積加算し、その加算結果から水平方向での補間係数を算出する水平補間係数発生回路１０１と、除算器１００からの演算結果を水平周波数クロック毎に累積加算し、その加算結果から垂直方向での補間係数を算出する垂直補間係数発生回路１０２、水平補間係数発生回路１０１および垂直補間係数発生回路１０２での累積加算情報の整数部を用いメモリからデータを読み出す際のアドレス情報を生成するアドレス発生回路１０３と、オリジナル映像の１フィールド画像データを保存するメモリ１０４と、水平補間係数発生回路１０１もしくは垂直補間係数発生回路１０２からの補間係数に対し１を基準に１−ｐもしくは１−ｑに反転する反転１０５および反転１０６と、水平補間係数発生回路１０１と垂直補間係数発生回路１０２からの補間係数を乗算する乗算器１０７、乗算器１０８と、乗算器１０９および乗算器１０ａと、乗算器１０７、乗算器１０８と、乗算器１０９および乗算器１０ａによって乗算された補間係数とメモリ１０４からのオリジナル映像の１フィールド画像データを乗算する乗算器１０ｂ、乗算器１０ｃと、乗算器１０ｄおよび乗算器１０ｅと、乗算器１０ｂ、乗算器１０ｃと、乗算器１０ｄおよび乗算器１０ｅとによりそれぞれ乗算された映像データを加算する加算器１０ｆと、加算器１０ｇおよび加算器１０ｈから構成されている。
【０００５】
次に、この従来装置の動作について図１６を参照して説明する。
【０００６】
図１６は、オリジナル映像の１フィールド画像における画素の位置と、サイズ変換後の画素の、サイズ変換率が２／３の場合での相対的な位置を水平方向に対して示した図である。サイズ変換率２／３において、水平補間係数発生回路１０１では、サイズ変換率２／３の逆数の１．５が累積加算される。図１６では、オリジナル映像の１フィールド画像の第０画素であるＤＳ０を基準としてサイズ変換がなされ、サイズ変換後にＤＳ１に対応する画素ＤＤ０が、ＤＳ０から１．５画素分の距離に位置することを示す。この図から、サイズ変換後のＤＤ０に対する水平方向の補間係数ｐは０．５となることがわかる。このようにサイズ変換後の各画素に対するオリジナル映像の１フィールド画像画素からの補間係数を算出し、補間をかけていくことにより、折り返しひずみの少ないサイズ変換された映像を得ることが出来る。
【０００７】
また従来の映像サイズ変換処理装置におけるサイズ変換処理として、サイズ変換率の逆数の累積加算値の小数部と、サイズ変換率ごとに得られるオフセット値を加算した値を補間係数として用いる方法が知られている（特開平１１−２５２６５号公報参照）。図１７はこの従来装置の構成を示すブロック図である。
【０００８】
この図１７の従来装置は、所望のサイズ変換率を設定する倍率設定部２０３と、設定されるサイズ変換率により補間係数を算出する補間係数発生部２０１と、設定されるサイズ変換率により補間係数を算出するオフセット回路２０２と、補間係数発生部２０１からの補間係数を受け入力映像信号ＳＩに対して補間処理を行う補間処理部２００と、補間処理部２００からの補間処理がなされた映像データを格納するためのフィールドメモリ２０５と、フィールドメモリ２０５へのデータの書き込みおよびフィールドメモリ２０５からのデータの読み出しの制御を行う読み書き制御部２０４から構成される。読み書き制御部２０４からの制御によりフィールドメモリ２０５から読み出された映像データは、この出力映像信号ＳＯとして外部に出力される。
【０００９】
次に、この従来装置の動作について図１８を参照して説明する。
【００１０】
図１８は、オリジナル映像の１フィールド画像における画素の位置と、サイズ変換後の画素の、サイズ変換率が２／３の場合での相対的な位置を水平方向に対して示した図である。この従来装置における補間係数の算出方法は、図１５および図１６を参照して述べた従来装置のそれとほぼ同様である。補間係数の算出方法の違いは、サイズ変換率の逆数の累積加算値のうちの小数部に対し、サイズ変換率に応じたオフセット値を加算している点である。この従来装置に置いてオフセット値ｂは、サイズ変換率ａ＝ｄ／ｓとすると、ｂ＝１／（２×ｄ）としてもとめる。このように補間係数を算出することにより、補間処理における補間係数の値が各画素とも平均の取れた距離情報によって得られることになるため映像のサイズ変換による折り返しひずみが軽減される。
【００１１】
【発明が解決しようとする課題】
しかし、これらのような従来装置には次のような問題点があった。
【００１２】
第１の問題点は、図１５の従来装置では、サイズ変換後の画素間の距離とオリジナル映像の１フィールド画像の画素間の距離の差分によって補間係数が算出されているため、両距離が一致する場合としない場合が生じ、画素間の補間がかけられる場合と、かけられない場合が生じてしまい、サイズ変換後の各画素間での情報量比の不均一が現れるため、映像が劣化してしまうことである。
【００１３】
第２の問題点は、図１７の従来装置を用いることにより、サイズ変換後の各画素間での情報量比の不均一による映像の劣化は現れにくいが、図１５の従来装置も、図１７の従来装置も補間係数の算出をオリジナル映像の１フィールド画像の画素の位置とサイズ変換後の画素の位置の距離の情報をもとに行っているため、オリジナル映像の画素データが表現する映像上の空間の垂直方向の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の垂直方向の広さの比率とは補間係数の値として差分が生じてしまうため補間として不完全となり、サイズ変換された映像に劣化が現れてしまうことである。
【００１４】
本発明の課題は、上述した問題点を除去できる映像サイズ変換処理方法および装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明によれば、オリジナル映像に対して、サイズ変換率に従ったサイズ変換処理を行い、サイズ変換された映像を出力する映像サイズ変換処理方法であって、前記サイズ変換率をもとに補間係数を発生する補間係数発生ステップと、前記補間係数をもとに前記オリジナル映像に対して補間処理を行ない、前記サイズ変換された映像を出力する補間処理ステップとを、有する前記映像サイズ変換処理方法において、
前記補間係数発生ステップは、前記サイズ変換率をもとに、前記オリジナル映像の画素データが表現する映像上の空間の広さに対する前記サイズ変換された映像の画素データが表現する映像上の空間の広さの比率を持った補間係数を発生するステップであることを特徴とする映像サイズ変換処理方法が得られる。
【００１６】
更に本発明によれば、オリジナル映像に対して、サイズ変換率に従ったサイズ変換処理を行い、サイズ変換された映像を出力する映像サイズ変換処理装置であって、前記サイズ変換率をもとに補間係数を発生する補間係数発生手段と、前記補間係数をもとに前記オリジナル映像に対して補間処理を行ない、前記サイズ変換された映像を出力する補間処理手段とを、有する前記映像サイズ変換処理装置において、
前記補間係数発生手段は、前記サイズ変換率をもとに、前記オリジナル映像の画素データが表現する映像上の空間の広さに対する前記サイズ変換された映像の画素データが表現する映像上の空間の広さの比率を持った補間係数を発生する手段であることを特徴とする映像サイズ変換処理装置が得られる。
【００１７】
【発明の実施の形態】
次に本発明の実施例について図面を参照して説明する。
【００１８】
図１は本発明の一実施例に係る映像サイズ変換処理装置のブロック図である。
【００１９】
まず、図１を参照して本発明の特徴を説明する。
【００２０】
本発明による映像サイズ変換処理装置は、映像に対して拡大・縮小などのサイズ変換処理を、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率によって補間処理を行うことにより、折り返し歪みなどの劣化の少ないサイズ変換映像の生成を、比較的小規模な回路構成で実現するものである。
【００２１】
図１において、水平倍率記憶部４に対し設定されたサイズ変換率の値をもとに、水平補間処理部２で補間処理を行う際の、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比を持った水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を水平補間係数発生部３によって生成する。ここで、水平補間係数ｈｗ１、ｈｗ２およびｗ３は、ピクセルクロックの倍の周波数のクロックのタイミングで生成される。水平補間係数の算出は、水平補間係数発生部３によって、オリジナル映像の１フィールド画像の画素データ数の計数値と、サイズ変換率の逆数の累積加算値をもとに行われる。水平補間係数発生部３によって生成された水平補間係数を用いることにより、水平補間処理部２において着目画素近傍の画素間で補間のとられた画素データを得ることができる。垂直方向の補間処理も、水平同期信号のタイミングで処理を行うこと以外は同じ方法で、垂直補間処理部５、垂直補間係数発生部６および垂直倍率設定部７を用いて行われる。
【００２２】
これにより、オリジナル映像の１フィールド画像に対して水平方向にｈａ倍（ｈａは０＜ｈａ≦２）、垂直方向にｖａ倍（ｖａは０＜ｖａ≦１）にサイズ変換され、折り返し歪み等の劣化の少ない映像データを得ることが出来る。水平方向のサイズ変換に関しては、動作タイミングがピクセルクロックの倍の周波数で動作するため２倍までの拡大を行うことが出来る。
【００２３】
次に図１に示した本発明の前記実施例による映像サイズ変換処理装置を詳細に説明する。
【００２４】
図１において、映像サイズ変換処理装置１は、水平補間係数発生部３と垂直補間係数発生部６によって発生される水平補間係数および垂直補間係数により入力映像信号ＳＩに対して水平方向・垂直方向にそれぞれ補間処理を行う水平補間処理部２と垂直補間処理部５を有している。水平補間係数発生部３は、水平倍率記憶部４に設定されている水平方向へのサイズ変換率と入力映像信号ＳＩと同期した同期信号をもとに、オリジナル映像の画素データが表現する映像上の空間の水平方向の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の水平方向の広さの比を持った水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を発生する。ここで、水平補間係数ｈｗ１、ｈｗ２およびｈｗ３は、入力映像信号ＳＩのピクセルクロックの倍の周波数のクロックをもとに発生される。また水平補間係数発生部３は、垂直補間処理部５と書き込み制御部９に対して、水平補間処理部２より出力される画素データのうち有効な画素データを示す水平画素イネーブル信号を発生する。垂直補間係数発生部６は、垂直倍率記憶部７に設定されている垂直方向へのサイズ変換率と入力映像信号ＳＩと同期した同期信号をもとに、オリジナル映像の画素データが表現する映像上の空間の垂直方向の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の垂直方向の広さの比を持った垂直補間係数ｖｗ１、ｖｗ２およびｖｗ３を発生する。ここで、垂直補間係数ｖｗ１、ｖｗ２およびｖｗ３は、入力映像信号ＳＩの水平同期信号をもとに発生される。垂直補間係数発生部６はまた、書き込み制御部９に対して、垂直補間処理部５より出力される画素データのうち有効な画素データを示す垂直画素イネーブル信号を発生する。書き込み制御部９は、水平補間係数発生部３によって発生される水平画素イネーブル信号と、垂直補間係数発生部６によって発生される垂直画素イネーブル信号と、入力映像信号ＳＩの同期信号をもとに、垂直補間処理部５より出力される画素データをフィールドメモリ８に対して書き込む際の制御を行う。
【００２５】
次に水平補間処理部２および垂直補間処理部５の詳細な構成について説明する。これらの補間処理部は、入力された映像信号を１画素期間だけ遅延させるラッチ回路もしくは１水平期間だけ遅延させるラインメモリと、乗算器、加算器から実現することができる。
【００２６】
図２および図３は、それぞれ、図１の装置の水平補間処理部２および垂直補間処理部５を示している。水平補間処理部２および垂直補間処理部５は、ほぼ同一構成のため、以下は、水平補間処理部２を例にとり説明する。
【００２７】
図２において、水平補間処理部２は、入力された映像信号を１画素期間だけ遅延させる第１および第２のラッチ回路２１および２２と、入力映像信号ＳＩ、第１のラッチ回路２１からの出力映像信号および第２のラッチ回路２２からの出力映像信号に対して、水平補間係数ｈｗ１、ｈｗ２およびｈｗ３をそれぞれ乗算する第１、第２および第３の乗算器２３、２４および２５と、第１、第２および第３の乗算器２３、２４および２５からの乗算結果を加算する加算器２６と、加算器２６からの加算結果に対してサイズ変換率ｈａを乗算する乗算器２７から構成される。第１および第２のラッチ回路２１および２２は、それぞれの入力端子が、第１のラッチ回路２１は直接入力映像信号ＳＩに接続され、第２のラッチ回路２２は第１のラッチ回路２１の出力に接続されており、ピクセルクロックによりそれぞれの入力データをラッチする。これにより入力映像信号ＳＩ端子からの入力データと、第１および第２のラッチ回路２１および２２の出力データを同時刻に見た場合、水平方向に時間的に並んだ３画素分の情報が得られる。第１、第２および第３の乗算器２３、２４および２５は、入力映像信号ＳＩ端子、第１および第２のラッチ回路２１および２２の出力端子に接続され、それぞれのデータに対して、水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を乗算しその乗算結果を加算器２６に出力し、加算器２６での加算結果を乗算器２７によってサイズ変換率ｈａで乗算する。これらの動作により、水平補間処理部２では、入力映像信号ＳＩの水平方向に対して時系列に並んだ３画素分の画素データをもとに水平補間係数ｈｗ１、ｈｗ２およびｈｗ３での補間処理が行われる。垂直補間処理部５として用いられる場合には、図３を参照すると、第１および第２のラッチ回路２１および２２が、第１および第２のラインメモリ５１および５２に置き換えられればよい。また、縮小処理のみに限定する場合で、第１および第２のラインメモリ５１および５２の容量を小規模化する場合では、第１および第２のラインメモリ５１および５２への書き込みおよび読み出しの制御時に、水平補間係数発生回路３からの水平画素イネーブル信号を使用することにより、第１および第２のラインメモリ５１および５２の規模を低減する事が出来る。第１および第２のラインメモリ５１および５２の規模は、本装置に対して入力されるオリジナル映像の１フィールド画像の水平方向の有効画素数と水平倍率記憶部４に設定される値により算出し決定すればよい。
【００２８】
次に水平補間係数発生部３の詳細な構成について説明する。水平補間係数発生部３は、例えば除算器、カウンタ、累積加算器、比較器および演算器の組み合わせで実現することができる。
【００２９】
図４は、図１の装置の水平補間係数発生部３の一例のブロック図である。図４において、水平補間係数発生部３は、水平倍率記憶部４に記憶された水平方向に対する所望のサイズ変換率の、オリジナル映像の１フィールド画像側のサイズの比率を表すｈｓと、サイズ変換された映像のサイズの比率を表すｈｄから、サイズ変換率の逆数を演算し演算結果ｈｗｐを出力する第１の除算器３１と、同じくｈｓおよびｈｄからサイズ変換率を演算し演算結果ｈａを出力する第２の除算器３２と、ピクセルクロックを計数し計数値ｈｒｃを出力する第１のカウンタ３３と、ピクセルクロックと、第１の比較器３５および第２の比較器３６からの比較結果を示す信号を用いて第１の除算器３１からのｈｗｐをピクセルクロックの倍の周波数のクロックのタイミングによって累積加算を行い累積加算結果ｈｗｃを出力する第１の累積加算器３４と、第１のカウンタ３３の計数値ｈｒｃが第１の累積加算器３４の累積加算結果ｈｗｃ以上である場合にそれを示す信号を出力する第１の比較器３５と、第１のカウンタ３３の計数値ｈｒｃと第１の累積加算器３４の累積加算結果ｈｗｃとの差分が第１の除算器３１の演算結果ｈｗｐ以上である場合にそれを示す信号を出力する第２の比較器３６と、第１のカウンタ３３からの計数値ｈｒｃと第１の累積加算器３４からの累積加算結果ｈｗｃと第１の除算器３１からの演算結果ｈｗｐから水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を算出する第１、第２および第３の補間係数演算器３７、３８および３９とから構成される。ここで、上記「オリジナル映像の１フィールド画像側のサイズの比率」とは、サイズ変換率において、オリジナル映像とサイズ変換後の映像とを対比したときに、オリジナル映像側の比率を意味する。また、上記「サイズ変換された映像のサイズの比率」とは、サイズ変換率において、オリジナル映像とサイズ変換後の映像とを対比したときに、サイズ変換後の映像側の比率を意味する。また第１の比較器３５は、ピクセルクロックおよび第２の比較器３６からの比較結果を示す信号も用いて、水平補間処理部２から出力される映像信号中の画素データが有効であるか否かを示す水平画素イネーブル信号を出力する。ここで、第１の補間係数演算器３７は、ｈｗ１＝（１−ｈｒｃ＋ｈｗｃ）として第１の水平補間係数ｈｗ１を出力する。第２の補間係数演算器３８は、ｈｗｐ≦（ｈｗ１＋１）であった場合にはｈｗ２＝（ｈｗｐ−ｈｗ１）として、そうでない場合にはｈｗ２＝１として第２の水平補間係数ｈｗ２を出力する。第３の補間係数演算器３９は、ｈｗｐ≦（ｈｗ１＋１）であった場合にはｈｗ３＝０として、そうでない場合にはｈｗ３＝（ｈｗｐ−ｈｗ１−１）として第３の水平補間係数ｈｗ３を出力する。
【００３０】
次に垂直補間係数発生部６の詳細な構成について説明する。垂直補間係数発生部６は、例えば除算器、カウンタ、累積加算器、比較器および演算器の組み合わせで実現することができる。
【００３１】
図５は、図１の装置の垂直補間係数発生部６の一例のブロック図である。図５において、垂直補間係数発生部６は、垂直倍率記憶部７に記憶された垂直方向に対する所望のサイズ変換率の、オリジナル映像の１フィールド画像側のサイズの比率を表すｖｓと、サイズ変換された映像のサイズの比率を表すｖｄから、サイズ変換率の逆数を演算し演算結果ｖｗｐを出力する第３の除算器６１と、同じくｖｓおよびｖｄからサイズ変換率を演算し演算結果ｖａを出力する第４の除算器６２と、水平同期信号を計数し計数値ｖｒｃを出力する第２のカウンタ６３と、水平同期信号および第３の比較器６５からの比較結果を示す信号を用いて第３の除算器６１からのｖｗｐを水平同期信号のタイミングによって累積加算を行い累積加算結果ｖｗｃを出力する第２の累積加算器６４と、第２のカウンタ６３の計数値ｖｒｃが第２の累積加算器６４の累積加算結果ｖｗｃ以上である場合にそれを示す信号を出力する第３の比較器６５と、第２のカウンタ６３からの計数値ｖｒｃと第２の累積加算器６４からの累積加算結果ｖｗｃと第３の除算器６１からの演算結果ｖｗｐから垂直補間係数ｖｗ１、ｖｗ２およびｖｗ３を算出する第４、第５および第６の補間係数演算器６７、６８および６９とから構成される。また第３の比較器６５は、水平同期信号も用いて、垂直補間処理部５から出力される映像信号中の画素データが有効であるか否かを示す垂直画素イネーブル信号を出力する。ここで、第４の補間係数演算器６７は、ｖｗ１＝（１−ｖｒｃ＋ｖｗｃ）として第４の垂直補間係数ｖｗ１を出力する。第５の補間係数演算器６８は、ｖｗｐ≦（ｖｗ１＋１）であった場合にはｖｗ２＝（ｖｗｐ−ｖｗ１）として、そうでない場合にはｖｗ２＝１として第５の垂直補間係数ｖｗ２を出力する。第６の補間係数演算器６９は、ｖｗｐ≦（ｖｗ１＋１）であった場合にはｖｗ２＝０として、そうでない場合にはｖｗ２＝（ｖｗｐ−ｖｗ１−１）として第６の垂直補間係数ｖｗ３を出力する。このように、垂直補間係数発生部６は、図４に示す水平補間係数発生部３とほぼ同様の構成となっており、水平補間係数発生部３から第２の比較器３６を省略し、また、カウンタおよび累積加算器の計数タイミングを水平同期信号のタイミングによって行うよう変更することで実現することができる。
【００３２】
次に、図１の装置の動作について説明する。
【００３３】
通常、映像信号のサイズ変換処理を行う場合、入力映像信号ＳＩに対して、画素データ量の低減もしくは増加を行う。本発明では、映像信号のサイズ変換率を２／３、４／３および５／８と仮定し、入力映像信号ＳＩに対してサイズ変換処理を行う。ただし、水平方向のサイズ変換処理と垂直方向へのサイズ変換処理は、垂直方向へのサイズ変換は縮小のみとしていること以外は同等であるため、ここでは水平方向へのサイズ変換処理のみが行われる場合について説明する。
【００３４】
図６は、サイズ変換率を２／３とした場合の図１の装置の水平補間係数発生部３の動作を示すタイミングチャートである。
【００３５】
図６を参照すると、Ｔ０１において、第１のカウンタ３３はピクセルクロックの計数値ｈｒｃである１を計数し、第１の累積加算器３４はサイズ変換率２／３における第１の除算器３１からの演算結果ｈｗｐである１．５を累積加算した累積加算結果ｈｗｃである１．５を計数する。Ｔ０２では、ｈｒｃがｈｗｃよりも小さい値であるため、第１のカウンタ３３の計数値ｈｒｃは２となるが、第１の累積加算器３４はｈｗｐの累積加算を行わず累積加算結果ｈｗｃは１．５の値のままとなる。ここで、Ｔ０３〜Ｔ０４においてｈｒｃがｈｗｃ以上であるため水平画素イネーブル信号がイネーブルを示す値となる。Ｔ０４では、ｈｒｃがｈｗｃ以上の値であるため、第１のカウンタ３３の計数値ｈｒｃは３となり、第１の累積加算器３４はｈｗｐの累積加算を行い累積加算結果ｈｗｃは３となる。ここで、Ｔ０５〜Ｔ０６においてｈｒｃがｈｗｃ以上（ここでは等しい値）であるため水平画素イネーブル信号がイネーブルを示す値となる。第１、第２および第３の水平補間係数ｈｗ１、ｈｗ２およびｈｗ３は、第１、第２および第３の補間係数演算器３７、３８および３９によって、第１のカウンタ３３および第１の累積加算器３４からの演算結果ｈｒｃおよびｈｗｃによってそれぞれ演算される。これらの動作により、サイズ変換率が２／３ではオリジナル映像の１フィールド画像信号中の３画素に２画素分の水平画素イネーブル信号が発生される。この水平画素イネーブル信号を用いて書き込み制御部９によってフィールドメモリ８に対して画素データを格納していくことにより、フィールドメモリ８には映像サイズがサイズ変換された映像信号が得られる。
【００３６】
図７を参照すると、フィールドメモリ８内に格納された映像信号は、第１、第２および第３の補間係数演算器３７、３８および３９によって演算された水平補間係数ｈｗ１、ｈｗ２およびｈｗ３をもとに水平補間処理部２によって補間処理がなされているため、オリジナル映像の画素データをＤＳｎ、サイズ変換後の映像の画素データをＤＤｎとした場合に、ＤＤ０およびＤＤ１は、同図中の式に表される係数の補間が行われるため、サイズ変換率が２／３である場合のオリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率が加味された補間処理を行うことができる。
【００３７】
図８は、サイズ変換率を４／３とした場合の図１の装置の水平補間係数発生部３の動作を示すタイミングチャートである。
【００３８】
図８を参照すると、Ｔ１１において、第１のカウンタ３３はピクセルクロックの計数値ｈｒｃである１を計数し、第１の累積加算器３４はサイズ変換率４／３における第１の除算器３１からの演算結果ｈｗｐである０．７５を累積加算した累積加算結果ｈｗｃである０．７５を計数する。このため、Ｔ１２〜Ｔ１３においてｈｒｃがｈｗｃ以上であるため水平画素イネーブル信号がイネーブルを示す値とり、Ｔ１３〜Ｔ１５においても同様に動作する。Ｔ１５においても、ｈｒｃがｈｗｃ以上の値であるため、第１のカウンタ３３の計数値ｈｒｃは３となり、第１の累積加算器３４はｈｗｐの累積加算を行い累積加算結果ｈｗｃは２．２５となる。これにより、Ｔ１５〜Ｔ１６では、ｈｒｃとｈｗｃの差分値が第１の除算器３１の演算結果であるｈｗｐの値以上（ここでは等しい値）となるため、第２の比較器３６がそれを検知し、その比較信号をもとにＴ１５〜Ｔ１６においても水平画素イネーブル信号をイネーブルを示す値とし、また、Ｔ１６において累積加算器３４に対して第１の除算器の演算結果ｈｗｐを累積加算させるように制御する。Ｔ１６〜Ｔ１７においてもｈｒｃがｈｗｃ以上であるため水平画素イネーブル信号がイネーブルを示す値とる。これらの動作により、サイズ変換率が４／３ではオリジナル映像の１フィールド画像信号中の３画素に４画素分の水平画素イネーブル信号が発生される。この水平画素イネーブル信号を用いて書き込み制御部９によってフィールドメモリ８に対して画素データを格納していくことにより、フィールドメモリ８には映像サイズがサイズ変換された映像信号が得られる。
【００３９】
図９を参照すると、フィールドメモリ８内に格納された映像信号は、第１、第２および第３の補間係数演算器３７、３８および３９によって演算された水平補間係数ｈｗ１、ｈｗ２およびｈｗ３をもとに水平補間処理部２によって補間処理がなされているため、オリジナル映像の画素データをＤＳｎ、サイズ変換後の映像の画素データをＤＤｎとした場合に、ＤＤ０、ＤＤ１、ＤＤ２およびＤＤ３は、同図中の式に表される係数の補間が行われるため、サイズ変換率が４／３である場合にもオリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率が加味された補間処理を行うことができる。
【００４０】
また図１０を参照すると、本発明によってサイズ変換率を５／８とした場合にも、たとえばＤＤ１のように、オリジナル映像の１フィールド画像信号中のＤＳ１、ＤＳ２およびＤＳ３の画素データからの補間が必要な場合にも、それぞれの画素データの要素を含んだ、オリジナル映像の１フィールド画像上の画素データに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率が加味された補間処理を行うことができる。
【００４１】
垂直方向のサイズ変換においても、垂直補間係数発生部６および垂直補間処理部５のよって、処理単位が水平方向のライン単位となるが、ほぼ同様の処理が行われる。
【００４２】
これらの動作により、フィールドメモリ８には、入力映像信号ＳＩに対して、水平方向および垂直方向に所望のサイズ変換率に変換された映像信号が得られる。
【００４３】
次に、上述した一実施例に係る映像サイズ変換処理装置の効果を説明する。
【００４４】
第１の効果は、映像信号のサイズ変換処理を行う際に、オリジナル映像の１フィールド画像中の高域周波数成分を抑制するためのローパスフィルタを必要としないことである。このため装置の規模を低減することができる。
【００４５】
その理由は、オリジナル映像の１フィールド画像信号中の画素データと、サイズ変換後の映像の画素データとの間で相関のとられた補間係数に基づく入力映像信号の補間処理を実行する補間処理手段を備えているため、補間処理を行うと同時に入力映像信号中の高域周波数成分が抑制されるためである。
【００４６】
第２の効果は、サイズ変換後の各画素間での情報量比の不均一や、情報量比の不足が起きにくいことである。このためサイズ変換処理によって映像の劣化の少ない映像信号を得ることができる。
【００４７】
その理由は、サイズ変換における補間処理を、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率をもとにした補間係数を用いて行っているためである。
【００４８】
次に、本発明のもう一つの実施例について説明する。
【００４９】
この実施例は、図１の装置の水平補間係数発生部３および垂直補間係数発生部６として、図１１および図１２に示した水平補間係数発生部３および垂直補間係数発生部６を用いている。
【００５０】
図１１および図１２を参照して、水平補間係数発生部３に対しては第１のカウンタ３３および第１の累積加算器３４にリセット信号として水平同期信号が、垂直補間係数発生部６に対しては第２のカウンタ６３および第２の累積加算器６４にリセット信号として垂直同期信号が入力されている。映像信号内の水平方向への補間係数は、各水平同期期間内で同一なため、水平補間係数発生部３においては、水平同期信号をリセット信号として第１のカウンタ３３および第１の累積加算器３４の計数を水平同期期間ごとにリセットして行うことによって、計数能力の低いカウンタもしくは累積加算器に置き換えることができる。また、映像信号が時系列に映像が数フィールド分連続する場合において、各映像内の垂直方向への補間係数が各映像間で同一であるため、垂直補間係数発生部６おいては、垂直同期信号をリセット信号として第２のカウンタ６３および第２の累積加算器６４にリセットして行うことにより、計数能力の低いカウンタもしくは累積加算器に置き換えることができる。
【００５１】
この実施例では、水平補間係数発生部３および垂直補間係数発生部６に設けられるカウンタおよび累積加算器の計数能力の低減、すなわち、ビット数の低減を行うことができるという新たな効果を有する。
【００５２】
図１３を参照すると、図１の装置の水平補間係数発生部３のもう一つの例が示されている。図１３に図示の水平補間係数発生部３は、水平方向に対して拡大処理を行う必要がない場合に有効なものであり、図４の水平補間係数発生部３を、図５の垂直補間係数発生部６と同様の構成にしたものである。なお、図１３の水平補間係数発生部３は、第１のカウンタ３３および第１の累積加算器３４の計数をピクセルクロックで行っている。
【００５３】
このようにすることで、図１３では、水平補間係数発生部３を構成する回路規模を低減することができる。
【００５４】
図１４を参照すると、図１の装置の水平補間係数発生部３の別の例が示されている。
【００５５】
図１４の水平補間係数発生部３は、図４の水平補間係数発生部３の第１のカウンタ３３のかわりに第３の累積加算器３２３を設け、第１の除算器３１を無くした構成となっている。
【００５６】
図１４において、第３の累積加算器３２３は、水平倍率記憶部４からの所望のサイズ変換処理におけるサイズ変換後の映像サイズの比率を表すｈｄを累積加算している。第４の累積加算器３２４は、水平倍率記憶部４からの所望のサイズ変換処理におけるオリジナル映像の１フィールド画像の映像サイズの比率を表すｈｓを累積加算している。第５の除算器３２２は、オリジナル映像の１フィールド画像の映像サイズの比から、その逆数を演算し演算結果ｈａを出力する。ここで、第７の補間係数演算器３２７は、ｈｗ１＝（ｈｄ−ｈｒｃ＋ｈｗｃ）として第１の水平補間係数ｈｗ１を出力する。第８の補間係数演算器３２８は、ｈｓ≦（ｈｗ１＋ｈｄ）であった場合にはｈｗ２＝（ｈｓ−ｈｗ１）として、そうでない場合にはｈｗ２＝ｈｄとして第２の水平補間係数ｈｗ２を出力する。第９の補間係数演算器３２９は、ｈｓ≦（ｈｗ１＋ｈｄ）であった場合にはｈｗ２＝０として、そうでない場合にはｈｗ２＝（ｈｓ−ｈｗ１−ｈｄ）として第３の水平補間係数ｈｗ３を出力する。ハードウェアによって、除算器を構成する場合、その回路規模は精度により増大してしまう。また、第１の累積加算器３４は、第１の除算器３１からの演算結果を累積加算するため、小数部の演算が必要になる。この小数部の演算もハードウェアによって構成する場合、回路規模が複雑化し大きくなってしまうという問題がある。この例では、第３の累積加算器３２３および第４の累積加算器３２４によって、オリジナル映像の１フィールド画像側のサイズの比率を表すｈｓと、サイズ変換された映像のサイズの比率を表すｈｄを直接累積加算しているため、小数部の演算器を必要とせず、水平補間係数発生部３内の各構成要素の回路を簡易化することができる。また、水平補間係数をもとに補間処理を行う水平補間処理部２内の乗算器についても同様に小数部の演算を必要としないため簡易化することができる。
【００５７】
また、垂直補間係数発生部６に関しても、同様の構成をとることにより、垂直補間係数発生部６および垂直補間処理部５の構成を簡易化できる。
【００５８】
図１４に示した例では、映像サイズ変換処理装置内の水平補間係数発生部３および垂直補間係数発生部６内の各構成要素において、小数部の演算を省くことにより映像サイズ変換処理装置の構成を簡易化することができるという新たな効果を有する。
【００５９】
【発明の効果】
以上説明したように本発明によれば、以下のような効果を奏する。
【００６０】
第１の効果は、映像信号のサイズ変換処理を行う際に、オリジナル映像の１フィールド画像中の高域周波数成分を抑制するためのローパスフィルタを必要としないことである。このため装置の規模を低減することができる。
【００６１】
その理由は、オリジナル映像の１フィールド画像信号中の画素データと、サイズ変換後の映像の画素データとの間で相関のとられた補間係数に基づく入力映像信号の補間処理を実行する補間処理手段を備えているため、補間処理を行うと同時に入力映像信号中の高域周波数成分が抑制されるためである。
【００６２】
第２の効果は、サイズ変換後の各画素間での情報量比の不均一や、情報量比の不足が起きにくいことである。このためサイズ変換処理によって映像の劣化の少ない映像信号を得ることができる。
【００６３】
その理由は、サイズ変換における補間処理を、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率をもとにした補間係数を用いて行っているためである。
【図面の簡単な説明】
【図１】本発明の一実施例に係る映像サイズ変換処理装置のブロック図である。
【図２】図１の装置の水平補間処理部のブロック図である。
【図３】図１の装置の垂直補間処理部のブロック図である。
【図４】図１の装置の水平補間係数発生部の一例のブロック図である。
【図５】図１の装置の垂直補間係数発生部の一例のブロック図である。
【図６】サイズ変換率を２／３とした場合の図１の装置の水平補間係数発生部の動作を示すタイミングチャートである。
【図７】サイズ変換率を２／３とした場合の図１の装置の水平補間係数発生部の動作の説明に使用する図である。
【図８】サイズ変換率を４／３とした場合の図１の装置の水平補間係数発生部の動作を示すタイミングチャートである。
【図９】サイズ変換率を４／３とした場合の図１の装置の水平補間係数発生部の動作の説明に使用する図である。
【図１０】サイズ変換率を５／８とした場合の図１の装置の水平補間係数発生部の動作の説明に使用する図である。
【図１１】図１の装置の水平補間係数発生部のもう一つの例のブロック図である。
【図１２】図１の装置の垂直補間係数発生部のもう一つの例のブロック図である。
【図１３】図１の装置の水平補間係数発生部の更にもう一つの例のブロック図である。
【図１４】図１の装置の水平補間係数発生部の別の例のブロック図である。
【図１５】従来装置の構成を示すブロック図である。
【図１６】図１５の装置の動作の説明に使用する図である。
【図１７】もう一つの従来装置の構成を示すブロック図である。
【図１８】図１７の装置の動作の説明に使用する図である。
【符号の説明】
ＳＩ 入力映像信号
ＳＯ 出力映像信号
１ 映像サイズ変換処理装置
２ 水平補間処理部
３ 水平補間係数発生部
４ 水平倍率記憶部
５ 垂直補間処理部
６ 垂直補間係数発生部
７ 垂直倍率記憶部
８ フィールドメモリ
９ 書き込み制御部
【発明の属する技術分野】
本発明は、映像データのサイズ変換処理を行う映像サイズ変換処理方法および装置に関する。
【０００２】
【従来の技術】
映像データのサイズ変換処理を行う場合、オリジナル映像の１フィールド画像での画素データの映像上の位置と、サイズ変換処理を行った後の画素データの映像上の位置の、相対的な距離情報を補間係数として用い補間処理を施し行っていた。
【０００３】
従来の映像サイズ変換処理装置におけるサイズ変換処理は、サイズ変換率の逆数の累積加算値の小数部を補間係数として用いる方法が知られている（特開平９−３２６９５８号公報参照）。図１５はこの従来装置の構成を示すブロック図である。
【０００４】
この従来装置は、図１５のように、オリジナル映像の画素数と所望されるサイズ変換後の画素数との除算演算を行う除算器１００と、除算器１００からの演算結果をサンプリングクロック毎に累積加算し、その加算結果から水平方向での補間係数を算出する水平補間係数発生回路１０１と、除算器１００からの演算結果を水平周波数クロック毎に累積加算し、その加算結果から垂直方向での補間係数を算出する垂直補間係数発生回路１０２、水平補間係数発生回路１０１および垂直補間係数発生回路１０２での累積加算情報の整数部を用いメモリからデータを読み出す際のアドレス情報を生成するアドレス発生回路１０３と、オリジナル映像の１フィールド画像データを保存するメモリ１０４と、水平補間係数発生回路１０１もしくは垂直補間係数発生回路１０２からの補間係数に対し１を基準に１−ｐもしくは１−ｑに反転する反転１０５および反転１０６と、水平補間係数発生回路１０１と垂直補間係数発生回路１０２からの補間係数を乗算する乗算器１０７、乗算器１０８と、乗算器１０９および乗算器１０ａと、乗算器１０７、乗算器１０８と、乗算器１０９および乗算器１０ａによって乗算された補間係数とメモリ１０４からのオリジナル映像の１フィールド画像データを乗算する乗算器１０ｂ、乗算器１０ｃと、乗算器１０ｄおよび乗算器１０ｅと、乗算器１０ｂ、乗算器１０ｃと、乗算器１０ｄおよび乗算器１０ｅとによりそれぞれ乗算された映像データを加算する加算器１０ｆと、加算器１０ｇおよび加算器１０ｈから構成されている。
【０００５】
次に、この従来装置の動作について図１６を参照して説明する。
【０００６】
図１６は、オリジナル映像の１フィールド画像における画素の位置と、サイズ変換後の画素の、サイズ変換率が２／３の場合での相対的な位置を水平方向に対して示した図である。サイズ変換率２／３において、水平補間係数発生回路１０１では、サイズ変換率２／３の逆数の１．５が累積加算される。図１６では、オリジナル映像の１フィールド画像の第０画素であるＤＳ０を基準としてサイズ変換がなされ、サイズ変換後にＤＳ１に対応する画素ＤＤ０が、ＤＳ０から１．５画素分の距離に位置することを示す。この図から、サイズ変換後のＤＤ０に対する水平方向の補間係数ｐは０．５となることがわかる。このようにサイズ変換後の各画素に対するオリジナル映像の１フィールド画像画素からの補間係数を算出し、補間をかけていくことにより、折り返しひずみの少ないサイズ変換された映像を得ることが出来る。
【０００７】
また従来の映像サイズ変換処理装置におけるサイズ変換処理として、サイズ変換率の逆数の累積加算値の小数部と、サイズ変換率ごとに得られるオフセット値を加算した値を補間係数として用いる方法が知られている（特開平１１−２５２６５号公報参照）。図１７はこの従来装置の構成を示すブロック図である。
【０００８】
この図１７の従来装置は、所望のサイズ変換率を設定する倍率設定部２０３と、設定されるサイズ変換率により補間係数を算出する補間係数発生部２０１と、設定されるサイズ変換率により補間係数を算出するオフセット回路２０２と、補間係数発生部２０１からの補間係数を受け入力映像信号ＳＩに対して補間処理を行う補間処理部２００と、補間処理部２００からの補間処理がなされた映像データを格納するためのフィールドメモリ２０５と、フィールドメモリ２０５へのデータの書き込みおよびフィールドメモリ２０５からのデータの読み出しの制御を行う読み書き制御部２０４から構成される。読み書き制御部２０４からの制御によりフィールドメモリ２０５から読み出された映像データは、この出力映像信号ＳＯとして外部に出力される。
【０００９】
次に、この従来装置の動作について図１８を参照して説明する。
【００１０】
図１８は、オリジナル映像の１フィールド画像における画素の位置と、サイズ変換後の画素の、サイズ変換率が２／３の場合での相対的な位置を水平方向に対して示した図である。この従来装置における補間係数の算出方法は、図１５および図１６を参照して述べた従来装置のそれとほぼ同様である。補間係数の算出方法の違いは、サイズ変換率の逆数の累積加算値のうちの小数部に対し、サイズ変換率に応じたオフセット値を加算している点である。この従来装置に置いてオフセット値ｂは、サイズ変換率ａ＝ｄ／ｓとすると、ｂ＝１／（２×ｄ）としてもとめる。このように補間係数を算出することにより、補間処理における補間係数の値が各画素とも平均の取れた距離情報によって得られることになるため映像のサイズ変換による折り返しひずみが軽減される。
【００１１】
【発明が解決しようとする課題】
しかし、これらのような従来装置には次のような問題点があった。
【００１２】
第１の問題点は、図１５の従来装置では、サイズ変換後の画素間の距離とオリジナル映像の１フィールド画像の画素間の距離の差分によって補間係数が算出されているため、両距離が一致する場合としない場合が生じ、画素間の補間がかけられる場合と、かけられない場合が生じてしまい、サイズ変換後の各画素間での情報量比の不均一が現れるため、映像が劣化してしまうことである。
【００１３】
第２の問題点は、図１７の従来装置を用いることにより、サイズ変換後の各画素間での情報量比の不均一による映像の劣化は現れにくいが、図１５の従来装置も、図１７の従来装置も補間係数の算出をオリジナル映像の１フィールド画像の画素の位置とサイズ変換後の画素の位置の距離の情報をもとに行っているため、オリジナル映像の画素データが表現する映像上の空間の垂直方向の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の垂直方向の広さの比率とは補間係数の値として差分が生じてしまうため補間として不完全となり、サイズ変換された映像に劣化が現れてしまうことである。
【００１４】
本発明の課題は、上述した問題点を除去できる映像サイズ変換処理方法および装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明によれば、オリジナル映像に対して、サイズ変換率に従ったサイズ変換処理を行い、サイズ変換された映像を出力する映像サイズ変換処理方法であって、前記サイズ変換率をもとに補間係数を発生する補間係数発生ステップと、前記補間係数をもとに前記オリジナル映像に対して補間処理を行ない、前記サイズ変換された映像を出力する補間処理ステップとを、有する前記映像サイズ変換処理方法において、
前記補間係数発生ステップは、前記サイズ変換率をもとに、前記オリジナル映像の画素データが表現する映像上の空間の広さに対する前記サイズ変換された映像の画素データが表現する映像上の空間の広さの比率を持った補間係数を発生するステップであることを特徴とする映像サイズ変換処理方法が得られる。
【００１６】
更に本発明によれば、オリジナル映像に対して、サイズ変換率に従ったサイズ変換処理を行い、サイズ変換された映像を出力する映像サイズ変換処理装置であって、前記サイズ変換率をもとに補間係数を発生する補間係数発生手段と、前記補間係数をもとに前記オリジナル映像に対して補間処理を行ない、前記サイズ変換された映像を出力する補間処理手段とを、有する前記映像サイズ変換処理装置において、
前記補間係数発生手段は、前記サイズ変換率をもとに、前記オリジナル映像の画素データが表現する映像上の空間の広さに対する前記サイズ変換された映像の画素データが表現する映像上の空間の広さの比率を持った補間係数を発生する手段であることを特徴とする映像サイズ変換処理装置が得られる。
【００１７】
【発明の実施の形態】
次に本発明の実施例について図面を参照して説明する。
【００１８】
図１は本発明の一実施例に係る映像サイズ変換処理装置のブロック図である。
【００１９】
まず、図１を参照して本発明の特徴を説明する。
【００２０】
本発明による映像サイズ変換処理装置は、映像に対して拡大・縮小などのサイズ変換処理を、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率によって補間処理を行うことにより、折り返し歪みなどの劣化の少ないサイズ変換映像の生成を、比較的小規模な回路構成で実現するものである。
【００２１】
図１において、水平倍率記憶部４に対し設定されたサイズ変換率の値をもとに、水平補間処理部２で補間処理を行う際の、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比を持った水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を水平補間係数発生部３によって生成する。ここで、水平補間係数ｈｗ１、ｈｗ２およびｗ３は、ピクセルクロックの倍の周波数のクロックのタイミングで生成される。水平補間係数の算出は、水平補間係数発生部３によって、オリジナル映像の１フィールド画像の画素データ数の計数値と、サイズ変換率の逆数の累積加算値をもとに行われる。水平補間係数発生部３によって生成された水平補間係数を用いることにより、水平補間処理部２において着目画素近傍の画素間で補間のとられた画素データを得ることができる。垂直方向の補間処理も、水平同期信号のタイミングで処理を行うこと以外は同じ方法で、垂直補間処理部５、垂直補間係数発生部６および垂直倍率設定部７を用いて行われる。
【００２２】
これにより、オリジナル映像の１フィールド画像に対して水平方向にｈａ倍（ｈａは０＜ｈａ≦２）、垂直方向にｖａ倍（ｖａは０＜ｖａ≦１）にサイズ変換され、折り返し歪み等の劣化の少ない映像データを得ることが出来る。水平方向のサイズ変換に関しては、動作タイミングがピクセルクロックの倍の周波数で動作するため２倍までの拡大を行うことが出来る。
【００２３】
次に図１に示した本発明の前記実施例による映像サイズ変換処理装置を詳細に説明する。
【００２４】
図１において、映像サイズ変換処理装置１は、水平補間係数発生部３と垂直補間係数発生部６によって発生される水平補間係数および垂直補間係数により入力映像信号ＳＩに対して水平方向・垂直方向にそれぞれ補間処理を行う水平補間処理部２と垂直補間処理部５を有している。水平補間係数発生部３は、水平倍率記憶部４に設定されている水平方向へのサイズ変換率と入力映像信号ＳＩと同期した同期信号をもとに、オリジナル映像の画素データが表現する映像上の空間の水平方向の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の水平方向の広さの比を持った水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を発生する。ここで、水平補間係数ｈｗ１、ｈｗ２およびｈｗ３は、入力映像信号ＳＩのピクセルクロックの倍の周波数のクロックをもとに発生される。また水平補間係数発生部３は、垂直補間処理部５と書き込み制御部９に対して、水平補間処理部２より出力される画素データのうち有効な画素データを示す水平画素イネーブル信号を発生する。垂直補間係数発生部６は、垂直倍率記憶部７に設定されている垂直方向へのサイズ変換率と入力映像信号ＳＩと同期した同期信号をもとに、オリジナル映像の画素データが表現する映像上の空間の垂直方向の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の垂直方向の広さの比を持った垂直補間係数ｖｗ１、ｖｗ２およびｖｗ３を発生する。ここで、垂直補間係数ｖｗ１、ｖｗ２およびｖｗ３は、入力映像信号ＳＩの水平同期信号をもとに発生される。垂直補間係数発生部６はまた、書き込み制御部９に対して、垂直補間処理部５より出力される画素データのうち有効な画素データを示す垂直画素イネーブル信号を発生する。書き込み制御部９は、水平補間係数発生部３によって発生される水平画素イネーブル信号と、垂直補間係数発生部６によって発生される垂直画素イネーブル信号と、入力映像信号ＳＩの同期信号をもとに、垂直補間処理部５より出力される画素データをフィールドメモリ８に対して書き込む際の制御を行う。
【００２５】
次に水平補間処理部２および垂直補間処理部５の詳細な構成について説明する。これらの補間処理部は、入力された映像信号を１画素期間だけ遅延させるラッチ回路もしくは１水平期間だけ遅延させるラインメモリと、乗算器、加算器から実現することができる。
【００２６】
図２および図３は、それぞれ、図１の装置の水平補間処理部２および垂直補間処理部５を示している。水平補間処理部２および垂直補間処理部５は、ほぼ同一構成のため、以下は、水平補間処理部２を例にとり説明する。
【００２７】
図２において、水平補間処理部２は、入力された映像信号を１画素期間だけ遅延させる第１および第２のラッチ回路２１および２２と、入力映像信号ＳＩ、第１のラッチ回路２１からの出力映像信号および第２のラッチ回路２２からの出力映像信号に対して、水平補間係数ｈｗ１、ｈｗ２およびｈｗ３をそれぞれ乗算する第１、第２および第３の乗算器２３、２４および２５と、第１、第２および第３の乗算器２３、２４および２５からの乗算結果を加算する加算器２６と、加算器２６からの加算結果に対してサイズ変換率ｈａを乗算する乗算器２７から構成される。第１および第２のラッチ回路２１および２２は、それぞれの入力端子が、第１のラッチ回路２１は直接入力映像信号ＳＩに接続され、第２のラッチ回路２２は第１のラッチ回路２１の出力に接続されており、ピクセルクロックによりそれぞれの入力データをラッチする。これにより入力映像信号ＳＩ端子からの入力データと、第１および第２のラッチ回路２１および２２の出力データを同時刻に見た場合、水平方向に時間的に並んだ３画素分の情報が得られる。第１、第２および第３の乗算器２３、２４および２５は、入力映像信号ＳＩ端子、第１および第２のラッチ回路２１および２２の出力端子に接続され、それぞれのデータに対して、水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を乗算しその乗算結果を加算器２６に出力し、加算器２６での加算結果を乗算器２７によってサイズ変換率ｈａで乗算する。これらの動作により、水平補間処理部２では、入力映像信号ＳＩの水平方向に対して時系列に並んだ３画素分の画素データをもとに水平補間係数ｈｗ１、ｈｗ２およびｈｗ３での補間処理が行われる。垂直補間処理部５として用いられる場合には、図３を参照すると、第１および第２のラッチ回路２１および２２が、第１および第２のラインメモリ５１および５２に置き換えられればよい。また、縮小処理のみに限定する場合で、第１および第２のラインメモリ５１および５２の容量を小規模化する場合では、第１および第２のラインメモリ５１および５２への書き込みおよび読み出しの制御時に、水平補間係数発生回路３からの水平画素イネーブル信号を使用することにより、第１および第２のラインメモリ５１および５２の規模を低減する事が出来る。第１および第２のラインメモリ５１および５２の規模は、本装置に対して入力されるオリジナル映像の１フィールド画像の水平方向の有効画素数と水平倍率記憶部４に設定される値により算出し決定すればよい。
【００２８】
次に水平補間係数発生部３の詳細な構成について説明する。水平補間係数発生部３は、例えば除算器、カウンタ、累積加算器、比較器および演算器の組み合わせで実現することができる。
【００２９】
図４は、図１の装置の水平補間係数発生部３の一例のブロック図である。図４において、水平補間係数発生部３は、水平倍率記憶部４に記憶された水平方向に対する所望のサイズ変換率の、オリジナル映像の１フィールド画像側のサイズの比率を表すｈｓと、サイズ変換された映像のサイズの比率を表すｈｄから、サイズ変換率の逆数を演算し演算結果ｈｗｐを出力する第１の除算器３１と、同じくｈｓおよびｈｄからサイズ変換率を演算し演算結果ｈａを出力する第２の除算器３２と、ピクセルクロックを計数し計数値ｈｒｃを出力する第１のカウンタ３３と、ピクセルクロックと、第１の比較器３５および第２の比較器３６からの比較結果を示す信号を用いて第１の除算器３１からのｈｗｐをピクセルクロックの倍の周波数のクロックのタイミングによって累積加算を行い累積加算結果ｈｗｃを出力する第１の累積加算器３４と、第１のカウンタ３３の計数値ｈｒｃが第１の累積加算器３４の累積加算結果ｈｗｃ以上である場合にそれを示す信号を出力する第１の比較器３５と、第１のカウンタ３３の計数値ｈｒｃと第１の累積加算器３４の累積加算結果ｈｗｃとの差分が第１の除算器３１の演算結果ｈｗｐ以上である場合にそれを示す信号を出力する第２の比較器３６と、第１のカウンタ３３からの計数値ｈｒｃと第１の累積加算器３４からの累積加算結果ｈｗｃと第１の除算器３１からの演算結果ｈｗｐから水平補間係数ｈｗ１、ｈｗ２およびｈｗ３を算出する第１、第２および第３の補間係数演算器３７、３８および３９とから構成される。ここで、上記「オリジナル映像の１フィールド画像側のサイズの比率」とは、サイズ変換率において、オリジナル映像とサイズ変換後の映像とを対比したときに、オリジナル映像側の比率を意味する。また、上記「サイズ変換された映像のサイズの比率」とは、サイズ変換率において、オリジナル映像とサイズ変換後の映像とを対比したときに、サイズ変換後の映像側の比率を意味する。また第１の比較器３５は、ピクセルクロックおよび第２の比較器３６からの比較結果を示す信号も用いて、水平補間処理部２から出力される映像信号中の画素データが有効であるか否かを示す水平画素イネーブル信号を出力する。ここで、第１の補間係数演算器３７は、ｈｗ１＝（１−ｈｒｃ＋ｈｗｃ）として第１の水平補間係数ｈｗ１を出力する。第２の補間係数演算器３８は、ｈｗｐ≦（ｈｗ１＋１）であった場合にはｈｗ２＝（ｈｗｐ−ｈｗ１）として、そうでない場合にはｈｗ２＝１として第２の水平補間係数ｈｗ２を出力する。第３の補間係数演算器３９は、ｈｗｐ≦（ｈｗ１＋１）であった場合にはｈｗ３＝０として、そうでない場合にはｈｗ３＝（ｈｗｐ−ｈｗ１−１）として第３の水平補間係数ｈｗ３を出力する。
【００３０】
次に垂直補間係数発生部６の詳細な構成について説明する。垂直補間係数発生部６は、例えば除算器、カウンタ、累積加算器、比較器および演算器の組み合わせで実現することができる。
【００３１】
図５は、図１の装置の垂直補間係数発生部６の一例のブロック図である。図５において、垂直補間係数発生部６は、垂直倍率記憶部７に記憶された垂直方向に対する所望のサイズ変換率の、オリジナル映像の１フィールド画像側のサイズの比率を表すｖｓと、サイズ変換された映像のサイズの比率を表すｖｄから、サイズ変換率の逆数を演算し演算結果ｖｗｐを出力する第３の除算器６１と、同じくｖｓおよびｖｄからサイズ変換率を演算し演算結果ｖａを出力する第４の除算器６２と、水平同期信号を計数し計数値ｖｒｃを出力する第２のカウンタ６３と、水平同期信号および第３の比較器６５からの比較結果を示す信号を用いて第３の除算器６１からのｖｗｐを水平同期信号のタイミングによって累積加算を行い累積加算結果ｖｗｃを出力する第２の累積加算器６４と、第２のカウンタ６３の計数値ｖｒｃが第２の累積加算器６４の累積加算結果ｖｗｃ以上である場合にそれを示す信号を出力する第３の比較器６５と、第２のカウンタ６３からの計数値ｖｒｃと第２の累積加算器６４からの累積加算結果ｖｗｃと第３の除算器６１からの演算結果ｖｗｐから垂直補間係数ｖｗ１、ｖｗ２およびｖｗ３を算出する第４、第５および第６の補間係数演算器６７、６８および６９とから構成される。また第３の比較器６５は、水平同期信号も用いて、垂直補間処理部５から出力される映像信号中の画素データが有効であるか否かを示す垂直画素イネーブル信号を出力する。ここで、第４の補間係数演算器６７は、ｖｗ１＝（１−ｖｒｃ＋ｖｗｃ）として第４の垂直補間係数ｖｗ１を出力する。第５の補間係数演算器６８は、ｖｗｐ≦（ｖｗ１＋１）であった場合にはｖｗ２＝（ｖｗｐ−ｖｗ１）として、そうでない場合にはｖｗ２＝１として第５の垂直補間係数ｖｗ２を出力する。第６の補間係数演算器６９は、ｖｗｐ≦（ｖｗ１＋１）であった場合にはｖｗ２＝０として、そうでない場合にはｖｗ２＝（ｖｗｐ−ｖｗ１−１）として第６の垂直補間係数ｖｗ３を出力する。このように、垂直補間係数発生部６は、図４に示す水平補間係数発生部３とほぼ同様の構成となっており、水平補間係数発生部３から第２の比較器３６を省略し、また、カウンタおよび累積加算器の計数タイミングを水平同期信号のタイミングによって行うよう変更することで実現することができる。
【００３２】
次に、図１の装置の動作について説明する。
【００３３】
通常、映像信号のサイズ変換処理を行う場合、入力映像信号ＳＩに対して、画素データ量の低減もしくは増加を行う。本発明では、映像信号のサイズ変換率を２／３、４／３および５／８と仮定し、入力映像信号ＳＩに対してサイズ変換処理を行う。ただし、水平方向のサイズ変換処理と垂直方向へのサイズ変換処理は、垂直方向へのサイズ変換は縮小のみとしていること以外は同等であるため、ここでは水平方向へのサイズ変換処理のみが行われる場合について説明する。
【００３４】
図６は、サイズ変換率を２／３とした場合の図１の装置の水平補間係数発生部３の動作を示すタイミングチャートである。
【００３５】
図６を参照すると、Ｔ０１において、第１のカウンタ３３はピクセルクロックの計数値ｈｒｃである１を計数し、第１の累積加算器３４はサイズ変換率２／３における第１の除算器３１からの演算結果ｈｗｐである１．５を累積加算した累積加算結果ｈｗｃである１．５を計数する。Ｔ０２では、ｈｒｃがｈｗｃよりも小さい値であるため、第１のカウンタ３３の計数値ｈｒｃは２となるが、第１の累積加算器３４はｈｗｐの累積加算を行わず累積加算結果ｈｗｃは１．５の値のままとなる。ここで、Ｔ０３〜Ｔ０４においてｈｒｃがｈｗｃ以上であるため水平画素イネーブル信号がイネーブルを示す値となる。Ｔ０４では、ｈｒｃがｈｗｃ以上の値であるため、第１のカウンタ３３の計数値ｈｒｃは３となり、第１の累積加算器３４はｈｗｐの累積加算を行い累積加算結果ｈｗｃは３となる。ここで、Ｔ０５〜Ｔ０６においてｈｒｃがｈｗｃ以上（ここでは等しい値）であるため水平画素イネーブル信号がイネーブルを示す値となる。第１、第２および第３の水平補間係数ｈｗ１、ｈｗ２およびｈｗ３は、第１、第２および第３の補間係数演算器３７、３８および３９によって、第１のカウンタ３３および第１の累積加算器３４からの演算結果ｈｒｃおよびｈｗｃによってそれぞれ演算される。これらの動作により、サイズ変換率が２／３ではオリジナル映像の１フィールド画像信号中の３画素に２画素分の水平画素イネーブル信号が発生される。この水平画素イネーブル信号を用いて書き込み制御部９によってフィールドメモリ８に対して画素データを格納していくことにより、フィールドメモリ８には映像サイズがサイズ変換された映像信号が得られる。
【００３６】
図７を参照すると、フィールドメモリ８内に格納された映像信号は、第１、第２および第３の補間係数演算器３７、３８および３９によって演算された水平補間係数ｈｗ１、ｈｗ２およびｈｗ３をもとに水平補間処理部２によって補間処理がなされているため、オリジナル映像の画素データをＤＳｎ、サイズ変換後の映像の画素データをＤＤｎとした場合に、ＤＤ０およびＤＤ１は、同図中の式に表される係数の補間が行われるため、サイズ変換率が２／３である場合のオリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率が加味された補間処理を行うことができる。
【００３７】
図８は、サイズ変換率を４／３とした場合の図１の装置の水平補間係数発生部３の動作を示すタイミングチャートである。
【００３８】
図８を参照すると、Ｔ１１において、第１のカウンタ３３はピクセルクロックの計数値ｈｒｃである１を計数し、第１の累積加算器３４はサイズ変換率４／３における第１の除算器３１からの演算結果ｈｗｐである０．７５を累積加算した累積加算結果ｈｗｃである０．７５を計数する。このため、Ｔ１２〜Ｔ１３においてｈｒｃがｈｗｃ以上であるため水平画素イネーブル信号がイネーブルを示す値とり、Ｔ１３〜Ｔ１５においても同様に動作する。Ｔ１５においても、ｈｒｃがｈｗｃ以上の値であるため、第１のカウンタ３３の計数値ｈｒｃは３となり、第１の累積加算器３４はｈｗｐの累積加算を行い累積加算結果ｈｗｃは２．２５となる。これにより、Ｔ１５〜Ｔ１６では、ｈｒｃとｈｗｃの差分値が第１の除算器３１の演算結果であるｈｗｐの値以上（ここでは等しい値）となるため、第２の比較器３６がそれを検知し、その比較信号をもとにＴ１５〜Ｔ１６においても水平画素イネーブル信号をイネーブルを示す値とし、また、Ｔ１６において累積加算器３４に対して第１の除算器の演算結果ｈｗｐを累積加算させるように制御する。Ｔ１６〜Ｔ１７においてもｈｒｃがｈｗｃ以上であるため水平画素イネーブル信号がイネーブルを示す値とる。これらの動作により、サイズ変換率が４／３ではオリジナル映像の１フィールド画像信号中の３画素に４画素分の水平画素イネーブル信号が発生される。この水平画素イネーブル信号を用いて書き込み制御部９によってフィールドメモリ８に対して画素データを格納していくことにより、フィールドメモリ８には映像サイズがサイズ変換された映像信号が得られる。
【００３９】
図９を参照すると、フィールドメモリ８内に格納された映像信号は、第１、第２および第３の補間係数演算器３７、３８および３９によって演算された水平補間係数ｈｗ１、ｈｗ２およびｈｗ３をもとに水平補間処理部２によって補間処理がなされているため、オリジナル映像の画素データをＤＳｎ、サイズ変換後の映像の画素データをＤＤｎとした場合に、ＤＤ０、ＤＤ１、ＤＤ２およびＤＤ３は、同図中の式に表される係数の補間が行われるため、サイズ変換率が４／３である場合にもオリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率が加味された補間処理を行うことができる。
【００４０】
また図１０を参照すると、本発明によってサイズ変換率を５／８とした場合にも、たとえばＤＤ１のように、オリジナル映像の１フィールド画像信号中のＤＳ１、ＤＳ２およびＤＳ３の画素データからの補間が必要な場合にも、それぞれの画素データの要素を含んだ、オリジナル映像の１フィールド画像上の画素データに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率が加味された補間処理を行うことができる。
【００４１】
垂直方向のサイズ変換においても、垂直補間係数発生部６および垂直補間処理部５のよって、処理単位が水平方向のライン単位となるが、ほぼ同様の処理が行われる。
【００４２】
これらの動作により、フィールドメモリ８には、入力映像信号ＳＩに対して、水平方向および垂直方向に所望のサイズ変換率に変換された映像信号が得られる。
【００４３】
次に、上述した一実施例に係る映像サイズ変換処理装置の効果を説明する。
【００４４】
第１の効果は、映像信号のサイズ変換処理を行う際に、オリジナル映像の１フィールド画像中の高域周波数成分を抑制するためのローパスフィルタを必要としないことである。このため装置の規模を低減することができる。
【００４５】
その理由は、オリジナル映像の１フィールド画像信号中の画素データと、サイズ変換後の映像の画素データとの間で相関のとられた補間係数に基づく入力映像信号の補間処理を実行する補間処理手段を備えているため、補間処理を行うと同時に入力映像信号中の高域周波数成分が抑制されるためである。
【００４６】
第２の効果は、サイズ変換後の各画素間での情報量比の不均一や、情報量比の不足が起きにくいことである。このためサイズ変換処理によって映像の劣化の少ない映像信号を得ることができる。
【００４７】
その理由は、サイズ変換における補間処理を、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率をもとにした補間係数を用いて行っているためである。
【００４８】
次に、本発明のもう一つの実施例について説明する。
【００４９】
この実施例は、図１の装置の水平補間係数発生部３および垂直補間係数発生部６として、図１１および図１２に示した水平補間係数発生部３および垂直補間係数発生部６を用いている。
【００５０】
図１１および図１２を参照して、水平補間係数発生部３に対しては第１のカウンタ３３および第１の累積加算器３４にリセット信号として水平同期信号が、垂直補間係数発生部６に対しては第２のカウンタ６３および第２の累積加算器６４にリセット信号として垂直同期信号が入力されている。映像信号内の水平方向への補間係数は、各水平同期期間内で同一なため、水平補間係数発生部３においては、水平同期信号をリセット信号として第１のカウンタ３３および第１の累積加算器３４の計数を水平同期期間ごとにリセットして行うことによって、計数能力の低いカウンタもしくは累積加算器に置き換えることができる。また、映像信号が時系列に映像が数フィールド分連続する場合において、各映像内の垂直方向への補間係数が各映像間で同一であるため、垂直補間係数発生部６おいては、垂直同期信号をリセット信号として第２のカウンタ６３および第２の累積加算器６４にリセットして行うことにより、計数能力の低いカウンタもしくは累積加算器に置き換えることができる。
【００５１】
この実施例では、水平補間係数発生部３および垂直補間係数発生部６に設けられるカウンタおよび累積加算器の計数能力の低減、すなわち、ビット数の低減を行うことができるという新たな効果を有する。
【００５２】
図１３を参照すると、図１の装置の水平補間係数発生部３のもう一つの例が示されている。図１３に図示の水平補間係数発生部３は、水平方向に対して拡大処理を行う必要がない場合に有効なものであり、図４の水平補間係数発生部３を、図５の垂直補間係数発生部６と同様の構成にしたものである。なお、図１３の水平補間係数発生部３は、第１のカウンタ３３および第１の累積加算器３４の計数をピクセルクロックで行っている。
【００５３】
このようにすることで、図１３では、水平補間係数発生部３を構成する回路規模を低減することができる。
【００５４】
図１４を参照すると、図１の装置の水平補間係数発生部３の別の例が示されている。
【００５５】
図１４の水平補間係数発生部３は、図４の水平補間係数発生部３の第１のカウンタ３３のかわりに第３の累積加算器３２３を設け、第１の除算器３１を無くした構成となっている。
【００５６】
図１４において、第３の累積加算器３２３は、水平倍率記憶部４からの所望のサイズ変換処理におけるサイズ変換後の映像サイズの比率を表すｈｄを累積加算している。第４の累積加算器３２４は、水平倍率記憶部４からの所望のサイズ変換処理におけるオリジナル映像の１フィールド画像の映像サイズの比率を表すｈｓを累積加算している。第５の除算器３２２は、オリジナル映像の１フィールド画像の映像サイズの比から、その逆数を演算し演算結果ｈａを出力する。ここで、第７の補間係数演算器３２７は、ｈｗ１＝（ｈｄ−ｈｒｃ＋ｈｗｃ）として第１の水平補間係数ｈｗ１を出力する。第８の補間係数演算器３２８は、ｈｓ≦（ｈｗ１＋ｈｄ）であった場合にはｈｗ２＝（ｈｓ−ｈｗ１）として、そうでない場合にはｈｗ２＝ｈｄとして第２の水平補間係数ｈｗ２を出力する。第９の補間係数演算器３２９は、ｈｓ≦（ｈｗ１＋ｈｄ）であった場合にはｈｗ２＝０として、そうでない場合にはｈｗ２＝（ｈｓ−ｈｗ１−ｈｄ）として第３の水平補間係数ｈｗ３を出力する。ハードウェアによって、除算器を構成する場合、その回路規模は精度により増大してしまう。また、第１の累積加算器３４は、第１の除算器３１からの演算結果を累積加算するため、小数部の演算が必要になる。この小数部の演算もハードウェアによって構成する場合、回路規模が複雑化し大きくなってしまうという問題がある。この例では、第３の累積加算器３２３および第４の累積加算器３２４によって、オリジナル映像の１フィールド画像側のサイズの比率を表すｈｓと、サイズ変換された映像のサイズの比率を表すｈｄを直接累積加算しているため、小数部の演算器を必要とせず、水平補間係数発生部３内の各構成要素の回路を簡易化することができる。また、水平補間係数をもとに補間処理を行う水平補間処理部２内の乗算器についても同様に小数部の演算を必要としないため簡易化することができる。
【００５７】
また、垂直補間係数発生部６に関しても、同様の構成をとることにより、垂直補間係数発生部６および垂直補間処理部５の構成を簡易化できる。
【００５８】
図１４に示した例では、映像サイズ変換処理装置内の水平補間係数発生部３および垂直補間係数発生部６内の各構成要素において、小数部の演算を省くことにより映像サイズ変換処理装置の構成を簡易化することができるという新たな効果を有する。
【００５９】
【発明の効果】
以上説明したように本発明によれば、以下のような効果を奏する。
【００６０】
第１の効果は、映像信号のサイズ変換処理を行う際に、オリジナル映像の１フィールド画像中の高域周波数成分を抑制するためのローパスフィルタを必要としないことである。このため装置の規模を低減することができる。
【００６１】
その理由は、オリジナル映像の１フィールド画像信号中の画素データと、サイズ変換後の映像の画素データとの間で相関のとられた補間係数に基づく入力映像信号の補間処理を実行する補間処理手段を備えているため、補間処理を行うと同時に入力映像信号中の高域周波数成分が抑制されるためである。
【００６２】
第２の効果は、サイズ変換後の各画素間での情報量比の不均一や、情報量比の不足が起きにくいことである。このためサイズ変換処理によって映像の劣化の少ない映像信号を得ることができる。
【００６３】
その理由は、サイズ変換における補間処理を、オリジナル映像の画素データが表現する映像上の空間の広さに対するサイズ変換された映像の画素データが表現する映像上の空間の広さの比率をもとにした補間係数を用いて行っているためである。
【図面の簡単な説明】
【図１】本発明の一実施例に係る映像サイズ変換処理装置のブロック図である。
【図２】図１の装置の水平補間処理部のブロック図である。
【図３】図１の装置の垂直補間処理部のブロック図である。
【図４】図１の装置の水平補間係数発生部の一例のブロック図である。
【図５】図１の装置の垂直補間係数発生部の一例のブロック図である。
【図６】サイズ変換率を２／３とした場合の図１の装置の水平補間係数発生部の動作を示すタイミングチャートである。
【図７】サイズ変換率を２／３とした場合の図１の装置の水平補間係数発生部の動作の説明に使用する図である。
【図８】サイズ変換率を４／３とした場合の図１の装置の水平補間係数発生部の動作を示すタイミングチャートである。
【図９】サイズ変換率を４／３とした場合の図１の装置の水平補間係数発生部の動作の説明に使用する図である。
【図１０】サイズ変換率を５／８とした場合の図１の装置の水平補間係数発生部の動作の説明に使用する図である。
【図１１】図１の装置の水平補間係数発生部のもう一つの例のブロック図である。
【図１２】図１の装置の垂直補間係数発生部のもう一つの例のブロック図である。
【図１３】図１の装置の水平補間係数発生部の更にもう一つの例のブロック図である。
【図１４】図１の装置の水平補間係数発生部の別の例のブロック図である。
【図１５】従来装置の構成を示すブロック図である。
【図１６】図１５の装置の動作の説明に使用する図である。
【図１７】もう一つの従来装置の構成を示すブロック図である。
【図１８】図１７の装置の動作の説明に使用する図である。
【符号の説明】
ＳＩ 入力映像信号
ＳＯ 出力映像信号
１ 映像サイズ変換処理装置
２ 水平補間処理部
３ 水平補間係数発生部
４ 水平倍率記憶部
５ 垂直補間処理部
６ 垂直補間係数発生部
７ 垂直倍率記憶部
８ フィールドメモリ
９ 書き込み制御部
Claims (6)
- オリジナル映像に対して、サイズ変換率に従ったサイズ変換処理を行い、サイズ変換された映像を出力する映像サイズ変換処理方法であって、
前記サイズ変換率の逆数であるｗｐとｗｐを累積加算したｗｃとピクセルクロックを計数するｒｃとをもとに補間係数であるｗ１、ｗ２及びｗ３を発生する補間係数発生ステップと、前記補間係数をもとに前記オリジナル映像に対して補間処理を行ない、前記サイズ変換された映像を出力する補間処理ステップとを有し、
前記補間係数発生ステップは、ピクセルクロックの倍の周波数のタイミング毎に、ｗｃがｒｃ以下であればｗｃにｗｐを加算し、ピクセルクロックに同期して順次取り込まれた前記オリジナル映像の連続する３個の画素データに対応する前記補間係数について、ｗ１を１−ｒｃ＋ｗｃとし、ｗｐがｗ１＋１以下であるときは、ｗ２をｗｐ−ｗ１かつｗ３を０とし、ｗｐがｗ１＋１を上回るときは、ｗ２を１かつｗ３をｗｐ−ｗ１−１とするステップであり、
前記補間処理ステップは、前記ピクセルクロックの倍の周波数のタイミングにおいてｒｃがｗｃ以上であるときに前記３個の画素データが有効であるとして、前記補間係数に基づいて前記３個の画素データに対して補間処理を行った画素データを出力するステップであることを特徴とする映像サイズ変換処理方法。 - 請求項１に記載の映像サイズ変換処理方法において、
前記サイズ変換率が前記オリジナル映像に対する前記サイズ変換された映像の水平方向のサイズ変換率である場合に、前記補間係数発生ステップは、ピクセルクロックに同期して順次取り込まれた前記３個の画素データに対して前記水平方向のサイズ変換率に基づいて補間係数をピクセルクロック毎に発生するステップであることを特徴とする映像サイズ変換処理方法。 - 請求項１に記載の映像サイズ変換処理方法において、
前記サイズ変換率が前記オリジナル映像に対する前記サイズ変換された映像の垂直方向のサイズ変換率である場合に、前記補間係数発生ステップは、ピクセルクロックに同期して順次取り込まれた前記３個の画素データに対して前記垂直方向のサイズ変換率に基づいて補間係数をピクセルクロック毎に発生するステップであることを特徴とする映像サイズ変換処理方法。 - オリジナル映像に対して、サイズ変換率に従ったサイズ変換処理を行い、サイズ変換された映像を出力する映像サイズ変換処理装置であって、
前記サイズ変換率の逆数であるｗｐとｗｐを累積加算したｗｃとピクセルクロックを計数するｒｃとをもとに補間係数であるｗ１、ｗ２及びｗ３を発生する補間係数発生手段と、前記補間係数をもとに前記オリジナル映像に対して補間処理を行ない、前記サイズ変換された映像を出力する補間処理手段とを有し、
前記補間係数発生手段は、ピクセルクロックの倍の周波数のタイミング毎に、ｗｃがｒｃ以下であればｗｃにｗｐを加算し、ピクセルクロックに同期して順次取り込まれた前記オリジナル映像の連続する３個の画素データに対応する前記補間係数について、ｗ１を１−ｒｃ＋ｗｃとし、ｗｐがｗ１＋１以下であるときは、ｗ２をｗｐ−ｗ１かつｗ３を０とし、ｗｐがｗ１＋１を上回るときは、ｗ２を１かつｗ３をｗｐ−ｗ１−１として発生する手段であり、
前記補間処理手段は、前記ピクセルクロックの倍の周波数のタイミングにおいてｒｃがｗｃ以上であるときに前記３個の画素データが有効であるとして、前記補間係数に基づいて前記３個の画素データに対して補間処理を行った画素データを出力する手段であることを特徴とする映像サイズ変換処理装置。 - 請求項４に記載の映像サイズ変換処理装置において、
前記サイズ変換率が前記オリジナル映像に対する前記サイズ変換された映像の水平方向のサイズ変換率である場合に、前記補間係数発生手段は、ピクセルクロックに同期して順次取り込まれた前記３個の画素データに対して前記水平方向のサイズ変換率に基づいて補間係数をピクセルクロック毎に発生する手段であることを特徴とする映像サイズ変換処理装置。 - 請求項４に記載の映像サイズ変換処理装置において、
前記サイズ変換率が前記オリジナル映像に対する前記サイズ変換された映像の垂直方向のサイズ変換率である場合に、前記補間係数発生手段は、ピクセルクロックに同期して順次取り込まれた前記３個の画素データに対して前記垂直方向のサイズ変換率に基づいて補間係数をピクセルクロック毎に発生する手段であることを特徴とする映像サイズ変換処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30224799A JP3613093B2 (ja) | 1999-10-25 | 1999-10-25 | 映像サイズ変換処理方法および映像サイズ変換処理装置 |
| US09/695,033 US6806914B1 (en) | 1999-10-25 | 2000-10-25 | Method and apparatus for changing the size of image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30224799A JP3613093B2 (ja) | 1999-10-25 | 1999-10-25 | 映像サイズ変換処理方法および映像サイズ変換処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001128061A JP2001128061A (ja) | 2001-05-11 |
| JP3613093B2 true JP3613093B2 (ja) | 2005-01-26 |
Family
ID=17906730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30224799A Expired - Fee Related JP3613093B2 (ja) | 1999-10-25 | 1999-10-25 | 映像サイズ変換処理方法および映像サイズ変換処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6806914B1 (ja) |
| JP (1) | JP3613093B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166733A (ja) * | 1999-11-30 | 2001-06-22 | Koninkl Philips Electronics Nv | ビデオ信号の補間方法及びビデオ信号補間機能を有する表示装置 |
| KR100429874B1 (ko) * | 2001-07-20 | 2004-05-04 | 삼성전자주식회사 | 파노라마/워터글라스 기능 구현을 위한 영상 처리 장치 및그 방법 |
| JP2003274372A (ja) * | 2002-03-14 | 2003-09-26 | Fujitsu Ltd | ラインメモリの容量を小さくした画像フォーマット変換装置 |
| TWI271104B (en) * | 2005-09-19 | 2007-01-11 | Novatek Microelectronics Corp | Device and method for zooming images |
| TWI391900B (zh) * | 2008-04-28 | 2013-04-01 | Novatek Microelectronics Corp | 用於低色偏液晶顯示器之資料驅動電路 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245569A (ja) * | 1987-03-31 | 1988-10-12 | Yokogawa Medical Syst Ltd | 画像表示処理装置 |
| US4872054A (en) * | 1988-06-30 | 1989-10-03 | Adaptive Video, Inc. | Video interface for capturing an incoming video signal and reformatting the video signal |
| EP0393906B1 (en) * | 1989-04-21 | 1994-01-19 | Sony Corporation | Video signal interpolation |
| US5422678A (en) * | 1991-01-29 | 1995-06-06 | Seiko Epson Corp. | Video processor for enlarging and contracting an image in a vertical direction |
| JP2585957B2 (ja) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| JP3231142B2 (ja) * | 1993-06-18 | 2001-11-19 | 株式会社日立製作所 | 映像圧縮拡大回路及び装置 |
| US5600347A (en) * | 1993-12-30 | 1997-02-04 | International Business Machines Corporation | Horizontal image expansion system for flat panel displays |
| US6476868B1 (en) * | 1994-04-11 | 2002-11-05 | Canon Kabushiki Kaisha | Image pickup apparatus provided with enlargement process means for enlarging image signals output from an image pickup device |
| US5790714A (en) * | 1994-11-01 | 1998-08-04 | International Business Machines Corporation | System and method for scaling video |
| TW377431B (en) * | 1995-04-14 | 1999-12-21 | Hitachi Ltd | Method and apparatus for changing resolution |
| US5963261A (en) * | 1996-04-29 | 1999-10-05 | Philips Electronics North America Corporation | Low cost scan converter for television receiver |
| JPH09326958A (ja) | 1996-06-05 | 1997-12-16 | Sony Corp | 画像処理装置および処理方法 |
| US6380979B1 (en) * | 1996-07-02 | 2002-04-30 | Matsushita Electric Industrial Co., Ltd. | Scanning line converting circuit and interpolation coefficient generating circuit |
| JPH1042204A (ja) * | 1996-07-25 | 1998-02-13 | Hitachi Ltd | 映像信号処理装置 |
| US5739867A (en) * | 1997-02-24 | 1998-04-14 | Paradise Electronics, Inc. | Method and apparatus for upscaling an image in both horizontal and vertical directions |
| JPH1125265A (ja) | 1997-07-08 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 画像縮小装置 |
| WO1999027711A1 (fr) * | 1997-11-26 | 1999-06-03 | Sony Corporation | Appareil de traitement d'images, procede de traitement d'images et recepteur de television |
| US6239847B1 (en) * | 1997-12-15 | 2001-05-29 | Netergy Networks, Inc. | Two pass multi-dimensional data scaling arrangement and method thereof |
| US6191820B1 (en) * | 1998-04-28 | 2001-02-20 | Lg Electronics Inc. | Device and method for converting aspect ratio of video signal |
| JP4399682B2 (ja) | 1998-06-29 | 2010-01-20 | ソニー株式会社 | 画像データ処理装置および方法、並びに記録媒体 |
| US6501484B1 (en) * | 1998-09-29 | 2002-12-31 | Globalstreams, Inc. | System and method for high definition video rescaling |
| JP2000207391A (ja) | 1998-11-10 | 2000-07-28 | Sony Corp | 補間装置、補間方法及び画像表示装置 |
| US6407775B1 (en) * | 1999-04-16 | 2002-06-18 | Avid Technology, Inc. | Image resizer and frame rate converter with pulldown controller |
| JP2000350016A (ja) | 1999-06-04 | 2000-12-15 | Sony Corp | 補間装置及び補間方法 |
-
1999
- 1999-10-25 JP JP30224799A patent/JP3613093B2/ja not_active Expired - Fee Related
-
2000
- 2000-10-25 US US09/695,033 patent/US6806914B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001128061A (ja) | 2001-05-11 |
| US6806914B1 (en) | 2004-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0811950B1 (en) | Picture processing apparatus and method for enlarging or reducing a picture at any enlarging or reducing ratio | |
| KR20040045525A (ko) | 스크롤링 텍스트나 그래픽 데이터를 검출할 수 있는움직임 추정장치 및 방법 | |
| JPS60229594A (ja) | 動物体の動き内挿装置 | |
| KR100416370B1 (ko) | 비디오필드들을순차주사비디오프레임들로디인터레이싱하기위한방법및장치 | |
| US7050077B2 (en) | Resolution conversion device and method, and information processing apparatus | |
| JP4996424B2 (ja) | 信号処理装置 | |
| JP3613093B2 (ja) | 映像サイズ変換処理方法および映像サイズ変換処理装置 | |
| US6747640B2 (en) | Image display device and image display method | |
| JP2009118334A5 (ja) | ||
| CN101789234A (zh) | 数字图像缩放处理方法及集成系统 | |
| KR980003999A (ko) | Cdf 연산영역에 근거한 히스토그램 등화회로 및 그 방법 | |
| KR100294676B1 (ko) | 범용 영상 포맷 변환 장치 | |
| JP3981260B2 (ja) | 階調補正装置 | |
| US5459525A (en) | Video signal converting device and noise eliminator used therein | |
| US9247231B2 (en) | 3D image signal processing apparatus | |
| US6630962B2 (en) | Process and device for field or frame frequency conversion utilizing a dynamic calculation of the interpolation phases | |
| JPH11155099A (ja) | 電子ズーム処理装置 | |
| TWI392332B (zh) | 影像處理電路及其方法 | |
| JP3839206B2 (ja) | 映像表示装置 | |
| KR970057917A (ko) | 매크로블럭의 반픽셀처리장치 | |
| JP4784954B2 (ja) | データ転送機構 | |
| JP3271220B2 (ja) | 画像処理装置 | |
| JP2000148061A (ja) | 画像処理回路 | |
| KR100531322B1 (ko) | 포맷 변환 장치 및 그 방법 | |
| JPH11196382A (ja) | フィールド内内挿方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040315 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |