JP2003274372A - ラインメモリの容量を小さくした画像フォーマット変換装置 - Google Patents

Abstract

(57)【要約】 【課題】垂直フィルタに接続されるラインメモリの容量
を減らした画像フォーマット変換装置を提供する。 【解決手段】水平方向と垂直方向の画素データ数の縮
小、拡大を行う画像フォーマット変換装置であって、少
なくとも、第１の水平ドット数を有する第１の画像フォ
ーマットと、第１の水平ドットよりも小さい第２の水平
ドット数を有する第２の画像フォーマットとを有する画
像フォーマット群内の画像フォーマット間でフォーマッ
ト変換を行う画像フォーマット変換装置において、入力
または出力画像フォーマットの種類に応じて、水平フィ
ルタと垂直フィルタの順番を切り換える。入力画像デー
タが第１の画像フォーマットの場合は、水平フィルタを
前段に、垂直フィルタをその後段に設ける。一方、出力
画像データが第１の画像フォーマットの場合は、垂直フ
ィルタを前段に、水平フィルタをその後段に設ける。そ
れにより、垂直フィルタの前段に設けられるラインメモ
リのドット数を第２の水平ドット数にすることができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像の拡大、縮小
を行う画像フォーマット変換装置に関し、特に、垂直方
向の拡大、縮小を行う垂直フィルタの前段に設けられる
ラインメモリの容量を小さくすることができる画像フォ
ーマット変換装置に関する。

【０００２】

【従来の技術】近年において、デジタルテレビ放送の普
及に伴い、デジタルテレビ放送の受信器の開発が盛んに
行われている。デジタルテレビ放送では、ＭＰＥＧなど
の所定の圧縮形式で符号化されたデジタルデータが衛星
や放送局から送出され、各家庭内に設置された受信器で
受信される。この受信器は、符号化されたデジタルデー
タをＭＰＥＧデコーダなどで復号化し、映像、音声、文
字を含んだ信号を表示装置やビデオデコーダなどに出力
する。

【０００３】また、テレビの表示装置やビデオデコーダ
には、複数の画像フォーマットが規格化されている。例
えば、従来のＮＴＳＣ方式は、４８０ｉの画像フォーマ
ットであり、それ以外に、高解像度の画像フォーマット
として４８０Ｐ、７２０ｐ、１０８０ｉなどがある。こ
こで、ｉはインターレスを意味し、ｐはプログレッシブ
を意味する。

【０００４】図１は、テレビの画像フォーマット例を示
す図である。画像フォーマットには、上記のとおり、大
きく分けて４８０ｉ（横７２０ドット×縦２４０ライ
ン）、４８０ｐ（横７２０ドット×縦４８０ライン）、
７２０ｐ（横１２８０ドット×縦７２０ライン）、１０
８０ｉ（横１９２０ドット×縦５４０ライン）の４種類
がある。それぞれのフォーマットは、図１に示されると
おり、４８０ｉ／ｐ、７２０ｐ、１０８０ｉの順番に水
平方向と垂直方向の画素数が多くなり高解像度になる。
但し、インターレス方式は、垂直方向の画素数が半分に
なり、プログレッシブ方式ではフォーマットと同じ画素
数になる。

【０００５】このような複数の画像フォーマットの普及
により、放送される画像フォーマットと表示または録画
する画像フォーマットとが異なる場合、画像フォーマッ
ト変換が必要になる。例えば、放送データが低解像度の
画像フォーマット４８０ｉ，４８０ｐで、表示装置が高
解像度の画像フォーマット７２０ｐ，１０８０ｉの場合
は、画像を拡大するフォーマット変換が必要であり、そ
の逆の場合は、画像を縮小するフォーマット変換が必要
になる。また、７２０ｐの画像フォーマットを１０８０
ｉの画像フォーマットに変換する場合は、水平方向は拡
大が必要であり、垂直方向は間引きによる縮小が必要に
なる。従って、画像フォーマットの組合せにより、それ
ぞれ異なる変換処理が求められる。

【０００６】図２は、従来の画像フォーマット変換回路
の構成図である。図３は、フォーマット変換における縮
小と拡大を説明する図である。図２に示された画像フォ
ーマット変換回路は、１ラインの入力画素データ列ＩＮ
が順次供給され、シフトレジスタ１０を介して水平フィ
ルタ１２に入力される。水平フィルタ１２は、近接する
ｘ個の画素データから１個の画素データを生成すること
で、水平方向の拡大または縮小を行う。図３の左側は３
／８縮小を、右側は３／２拡大をそれぞれ示す。それぞ
れの縮小と拡大は、４タップの画素データから１個の画
素データを生成する例である。図３の上段は入力の画素
データＰＸ１〜ＰＸ７を示し、下段は出力の画素データ
ＰＸ１１〜ＰＸ１３をそれぞれ示す。

【０００７】図２のシフトレジスタは、タップ数がｘの
例であり、図３の縮小または拡大を行うためには、４タ
ップ、つまり４ビットのシフトレジスタになる。シフト
レジスタ１０に、４つの入力画素データＩＮが入力され
ると、水平フィルタ１２は、ドットクロックＤＣＬＫに
同期して４つの入力画素データから１つの画素データを
生成する。図３の縮小で説明すると、入力画素データＰ
Ｘ１〜ＰＸ４から出力画素データＰＸ１１が生成され、
更に、入力画素データＰＸ４〜ＰＸ７から出力画素デー
タＰＸ１２が生成される。４つの入力画素データをどの
ように配分するかは、水平フィルタ１２の構成及び変換
されるフォーマットの組合せによる。そのために、パラ
メータＨＰＲが供給される。また、図３の拡大で説明す
ると、入力画素データＰＸ１〜ＰＸ４から出力画素デー
タＰＸ１１とＰＸ１２が生成され、更に、入力画素デー
タＰＸ２〜ＰＸ５から出力画素データＰＸ１３が生成さ
れる。

【０００８】水平フィルタ１２の出力は、水平同期信号
Hsyncに応答して動作する切換回路１４を介して、１ラ
イン毎にラインメモリ１６に格納される。このラインメ
モリ１６は、垂直フィルタのタップ数がｙの例である。
そして、垂直フィルタ１８の入力タップ数ｙに等しいラ
イン数の画素データがラインメモリ１６に格納される
と、各ラインメモリ１６からＹタップの画素データが順
次読み出され、垂直フィルタ１８に入力される。垂直フ
ィルタ１８は、ドットクロックＤＣＬＫに同期してＹ個
の画素データから１つの画素データを生成し、垂直方向
の拡大、縮小を行う。垂直フィルタ１８の拡大、縮小の
動作は、水平フィルタ１２と同じである。

【０００９】

【発明が解決しようとする課題】図４は、図１で説明し
た現在規格化されているデジタルテレビの画像フォーマ
ットの組合せを示す図表である。図４の図表から明らか
なとおり、図２の画像フォーマット変換回路では、出力
画像フォーマットが１０８０ｉ（横１９２０ドット×縦
５４０ライン）の場合を考えると、ラインメモリ１６の
長さは１９２０ドット必要になる。垂直フィルタ１８の
入力タップ数をｙとすると、ラインメモリ１６の容量
は、１９２０ドット×ｙタップになる。各画素データ
は、例えばＹＣｂＣｒ各８ビットで、合計２４ビット以
上になるので、ラインメモリの容量が大きくなること
は、画像フォーマット変換回路の回路規模に大きな影響
を与える。また、ラインメモリは高速のＳＲＡＭが採用
されることが一般的であり、ラインメモリが大きくなる
ことは、画像フォーマット変換回路の消費電力の増大に
もなる。

【００１０】逆に、図２のラインメモリと垂直フィルタ
の後段に、シフトレジスタと水平フィルタを設ける構成
にすることが考えられる。この場合は、入力画像フォー
マットが１０８０ｉの場合を考えると、やはり、ライン
メモリの長さを１９２０ドットにする必要があり、ライ
ンメモリの容量を改善することはできない。

【００１１】そこで、本発明の目的は、ラインメモリの
容量を小さくした画像フォーマット変換装置を提供する
ことにある。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の一つの側面は、少なくとも、第１の水平
ドット数を有する第１の画像フォーマットと、第１の水
平ドットよりも小さい第２の水平ドット数を有する第２
の画像フォーマットとを有する画像フォーマット群内の
画像フォーマット間でフォーマット変換を行う画像フォ
ーマット変換装置において、入力または出力画像フォー
マットの種類に応じて、水平フィルタと垂直フィルタの
順番を切り換える切換回路を有することを特徴とする。

【００１３】上記の発明の側面におけるより好ましい実
施例では、入力画像データが第１の画像フォーマットの
場合は、水平フィルタを前段に、垂直フィルタをその後
段に設ける。それにより、垂直フィルタの前段に設けら
れるラインメモリのドット数を第２の画像フォーマット
に対応する第２の水平ドット数にすることができる。一
方、出力画像データが第１の画像フォーマットの場合
は、垂直フィルタを前段に、水平フィルタをその後段に
設ける。それにより、垂直フィルタの前段に設けられる
ラインメモリのドット数を、第２の画像フォーマットに
対応する第２の水平ドット数にすることができる。

【００１４】即ち、入力画像データが画像フォーマット
群のうち最大の水平ドット数を有する第１の画像フォー
マットであれば、前段で水平フィルタにより１ラインの
ドット数を縮小し、後段の垂直フィルタに設けられるラ
インメモリのドット数を第１の水平ドット数にする必要
がないようにする。逆に、出力画像データが最大の水平
ドット数を有する第１の画像フォーマットであれば、前
段で最大水平ドット数よりも少ない第２の画像フォーマ
ットの画素データをラインメモリに格納して、垂直フィ
ルタにより垂直方向の縮小処理を行い、後段でシフトレ
ジスタを有する水平フィルタにより水平方向の縮小を行
う。

【００１５】画像フォーマット群内に、上記の第１、第
２の画像フォーマットに加えて、更に、小さい水平ドッ
ト数の第３、第４の画像フォーマットが存在する場合で
も、最大水平ドット数の第１の画像フォーマットが入力
か出力かに応じて、水平フィルタと垂直フィルタの位置
を変更すれば、垂直フィルタの前段のラインメモリのド
ット数を最大水平ドット数より小さくすることができ
る。

【００１６】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を説明する。しかしながら、本発明の保護範
囲は、以下の実施の形態例に限定されるものではなく、
特許請求の範囲に記載された発明とその均等物にまで及
ぶものである。

【００１７】図５は、本実施の形態の画像フォーマット
変換装置を有する受信器の構成を示す図である。デジタ
ルテレビ放送の受信器は、セット・トップ・ボックスＳ
ＴＢと称され、デジタルテレビ信号を受信するアンテナ
２４と、受信した信号を検波するチューナ２６と、符号
化されているデジタルデータを復号化するデコーダ２８
と、デコードされた画像信号の画像フォーマットを変換
する画像フォーマット変換装置３０とを有する。デジタ
ルテレビ信号がＭＰＥＧ形式で符号化されている場合
は、デコーダ２８はＭＰＥＧデコーダになる。そして、
受信器であるセット・トップ・ボックスＳＴＢは、高解
像度の表示装置２０や所定の解像度のビデオレコーダ２
２に接続され、画像フォーマット変換装置３０によって
対応する画像フォーマットに変換された画像信号が、そ
れぞれの表示装置２０、ビデオレコーダ２２に出力され
る。

【００１８】図５中には、デジタルテレビデータ３２の
構成が示されている。デジタルテレビデータ３２は、画
像フォーマット情報３２Ａが、画像、音声、文字データ
３２Ｂに添付されている。従って、ＭＰＥＧデコーダ２
８は、受信したデジタルテレビデータを参照すること
で、受信した信号の画像フォーマットを検出することが
できる。一方、表示装置２０やビデオレコーダ２２の画
像フォーマットに応じて、セット・トップ・ボックスＳ
ＴＢに、それぞれの出力画像フォーマット情報が設定可
能になっている。表示装置２０が、例えば高解像度のハ
イビジョン対応であれば、表示装置への接続端子に対し
て、１０８０ｉや７２０ｐが出力画像フォーマットとし
て設定される。また、ビデオレコーダ２２については、
現在普及しているＮＴＳＣ方式であれば、ビデオ端子に
対して、例えば４８０ｉが出力画像フォーマットとして
設定される。

【００１９】図６は、本実施の形態における画像フォー
マット変換回路の構成図である。図１の画像フォーマッ
ト変換回路と同じ構成要素には同じ引用番号を与えてい
る。本実施の形態の画像フォーマット変換回路３０は、
シフトレジスタ１０と水平フィルタ１２とからなるユニ
ットと、切換回路１４とラインメモリ１６と垂直フィル
タ１８とからなるユニットとが、入力画像フォーマット
及び出力画像フォーマットに応じて、前段または後段に
切り換え可能に構成される。そのために、切換回路とし
て３つのセレクタ回路３１，３２，３３が設けられ、そ
れらのセレクタ回路は、それぞれのセレクタ制御信号Ｓ
１，Ｓ２，Ｓ３に応じて、入力端子Ａ，Ｂのいずれかを
選択し、切り換える。これらのセレクタ制御信号Ｓ１，
Ｓ２，Ｓ３は、後述するフォーマット変換制御回路から
供給される。

【００２０】ラインメモリ１６は、図１または図４の４
種類の画像フォーマットのうち、２番目に大きい水平ド
ット数の１２８０ドットを有し、従来例の１９２０ドッ
トよりも小さくなっている。ラインメモリ１６のライン
数は、垂直フィルタ１８の最大入力タップ数ｙに設計さ
れ、シフトレジスタ１０の段数は、水平フィルタ１２の
最大入力タップ数ｘに設計されている。各フィルタの入
力タップ数は、変換対象の画像フォーマットによって異
なる場合があり、それは、各フィルタに供給されるパラ
メータＨＰＲ，ＶＰＲにより可変設定される。

【００２１】出力画像フォーマットが最大の水平ドット
数を有するフォーマット１０８０ｉの場合は、セレクタ
回路３１，３２はそれぞれ入力端子３１Ｂ、３２Ｂが選
択され、セレクタ回路３３は入力端子３３Ａが選択され
る。その結果、画像フォーマット変換回路３０の構成
は、ラインメモリ１６と垂直フィルタ１８のユニットが
前段に、シフトレジスタ１０と水平フィルタ１２のユニ
ットが後段に設けられる第１の構成になる。即ち、出力
画像フォーマットが１０８０ｉの場合は、入力画像フォ
ーマットは、二番目に大きい水平ドット数（１２８０ド
ット）を有する７２０ｐか、更に小さい水平ドット数
（７２０ドット）を有する４８０ｐ，４８０ｉかのいず
れかであるので、最大で１２８０ドットのラインメモリ
１６であれば、入力画像データの１ライン分の画素デー
タを格納することができる。

【００２２】一方、入力画像フォーマットが最大の水平
ドット数を有するフォーマット１０８０ｉの場合は、セ
レクタ回路３１，３２はそれぞれ入力端子３１Ａ、３２
Ａが選択され、セレクタ回路３３は入力端子３３Ｂが選
択される。その結果、画像フォーマット変換回路３０の
構成は、シフトレジスタ１０と水平フィルタ１２のユニ
ットが前段に、ラインメモリ１６と垂直フィルタ１８の
ユニットが後段に設けられる第２の構成になる。即ち、
この場合は、出力画像フォーマットは、二番目に大きい
水平ドット数（１２８０ドット）を有する７２０ｐか、
更に小さい水平ドット数（７２０ドット）を有する４８
０ｐ，４８０ｉかのいずれかであるので、最大で１２８
０ドットのラインメモリ１６であれば、出力画像データ
の１ライン分の画素データを格納することができる。

【００２３】入力画像フォーマットと出力画像フォーマ
ットが、上記以外の組合せの時は、画像フォーマット変
換回路は、第１の構成または第２の構成のいずれでも良
い。上記以外の組合せでは、入力画像フォーマット及び
出力画像フォーマットのいずれもが、高々２番目の水平
ドット数を有するだけであるので、第１、第２のいずれ
の構成にしても、１２８０ドットのラインメモリ１６
が、入力画像データまたは出力画像データの１ライン分
の画素データを格納することができる。

【００２４】図７は、画像フォーマット変換回路が第１
の構成の場合における、縮小変換と拡大変換の動作を示
す図である。図７（Ａ）の縮小変換では、入力画素デー
タ列ＩＮが、セレクタ回路３２と切換回路１４を経由し
て、ラインメモリ１６にライン毎に格納される。図７で
は、入力タップ数４を例にしており、４つのラインの入
力画素データ列Ｌ１〜Ｌ４が、ラインメモリ１６に格納
される。４ライン目の入力画像データ列Ｌ４がラインメ
モリ１６に入力しはじめるタイミングで、垂直フィルタ
１８が、４つのラインメモリ１６から垂直方向の画素デ
ータを順次入力して、パラメータＶＰＲに応じた縮小変
換を行う。このパラメータＶＰＲは、入力画像フォーマ
ットと出力画像フォーマットの組合せによりあらかじめ
設定される変換パラメータである。

【００２５】垂直フィルタ１８により縮小変換された画
素データは、セレクタ回路３１を介して、シフトレジス
タ１０に順次格納される。シフトレジスタ１０に入力タ
ップ数である４個の画素データが格納されると、水平フ
ィルタ１２が、それらの４つの画素データを入力して、
パラメータＨＰＲで設定された縮小変換を行う。その出
力は、セレクタ回路３を介して、出力端子ＯＵＴに出力
画素データとして出力される。

【００２６】更に、ラインメモリ１６には、その後の５
〜７ライン目の入力画素データ列Ｌ５，Ｌ６，Ｌ７が入
力される。そして、７ライン目の入力画素データ列Ｌ７
がラインメモリ１６に入力開始するタイミングで、垂直
フィルタ１８が、ラインＬ４〜Ｌ７の画素データをライ
ンメモリ１６から入力し、縮小変換を行う。その変換さ
れた画素データは、セレクタ３１を経由して、シフトレ
ジスタ１０に順次格納される。その後の水平フィルタ１
２の縮小変換動作は、上記と同じである。

【００２７】縮小変換の場合は、入力画素データ数に比
べて出力画素データ数が少なくなる。従って、ラインメ
モリ１６には殆ど連続的に画素データが入力されるが、
垂直フィルタや水平フィルタの処理は、間欠的になる。

【００２８】一方、図７（Ｂ）の拡大変換では、ライン
メモリ１６に格納される１〜４ライン目の画素データＬ
１〜Ｌ４から、２回、垂直フィルタ１８による拡大変換
処理と、水平フィルタ１２による拡大変換処理が行われ
る。そして、５ライン目の画素データＬ５がラインメモ
リ１６に入力されるタイミングで、画素データＬ２〜Ｌ
５を入力し、垂直フィルタ１８が拡大変換処理を開始す
る。

【００２９】図４の変換テーブルに示されるとおり、入
力形式と出力形式の組合せに応じて、水平フィルタの拡
大、縮小処理、垂直フィルタの拡大、縮小処理が異な
る。例えば、第１の構成の画像フォーマット変換回路に
おいて、出力画像フォーマットが１０８０ｉに設定され
ている時は、入力画像フォーマットが７２０ｐであれ
ば、垂直フィルタは７２０ドットから５４０ドットへの
縮小処理を行い、水平フィルタは１２８０ドットから１
９２０ドットへの拡大処理を行う。また、同じ出力形式
でも、入力画像フォーマットが４８０ｉや４８０ｐの場
合は、両フィルタは拡大処理を行う。また、フォーマッ
ト４８０ｉと４８０ｐとの間の変換では、水平方向の画
素データの変換は不要である。

【００３０】更に、第１の構成の場合、入力形式が１０
８０ｉ以外の７２０ｐ，４８０ｐ，４８０ｉのいずれか
で、かつ出力形式も７２０ｐ，４８０ｐ，４８０ｉのい
ずれかであっても、変換を行うことができる。そして、
それぞれの組合せに従って、各フィルタのパラメータＶ
ＰＲ，ＨＰＲが拡大または縮小に設定される。

【００３１】図８は、画像フォーマット変換回路が第２
の構成における、縮小変換と拡大変換の動作を示す図で
ある。第２の構成では、入力画素データ列ＩＮが、セレ
クタ３１を経由してシフトレジスタ１０に順次格納され
る。入力タップ数である４つの画素データがシフトレジ
スタ１０に格納されると、水平フィルタ１２が縮小また
は拡大処理を行う。水平フィルタ１２の出力は、セレク
タ回路３２を経由して、ラインメモリ１６に順次格納さ
れる。４ライン目の画素データＬ４がラインメモリに入
力開始するタイミングで、垂直フィルタ１８が縮小また
は拡大処理を開始する。垂直フィルタ１８の出力は、セ
レクタ３３を経由して、出力端子ＯＵＴに出力される。

【００３２】図４の変換テーブルに示されるとおり、入
力形式が１０８０ｉの時は、出力形式が７２０ｐの場合
に、水平フィルタは１９２０ドットから１２８０ドット
への縮小処理を行い、垂直フィルタは５４０ドットから
７２０ドットへの拡大処理を行う。また、入力形式が７
２０ｐ，４８０ｐ，４８０ｉのいずれかで、かつ出力形
式も７２０ｐ，４８０ｐ，４８０ｉのいずれかの場合
も、第２の構成で変換処理することができる。変換テー
ブルに示されるとおり、それらの組合せによって、水平
フィルタと垂直フィルタは拡大または縮小処理を行う。

【００３３】上記で説明したとおり、入力形式と出力形
式の組合せしだいで、水平フィルタと垂直フィルタの変
換処理が異なる。これらのフィルタは、同じ拡大処理で
も、入出力形式の組合せによって、異なる拡大処理が必
要になり、また、同じ縮小処理でも、入出力形式の組合
せによって、異なる縮小処理が必要になり、更に、入出
力形式の組合せによっては、変換が不要になることもあ
る。

【００３４】図９は、図５の受信器内の画像フォーマッ
ト変換装置の構成図である。図５に示したとおり、デジ
タルテレビの受信器ＳＴＢは、表示装置用の出力端子４
３と、ビデオ用出力端子４５とを有する。それに伴い、
第１の画像フォーマット変換回路３０Ａと第２の画像フ
ォーマット変換回路３０Ｂとが設けられる。この第１及
び第２の画像フォーマット変換回路は、図６に示した回
路である。そして、これらの第１、第２の画像フォーマ
ット変換回路３０Ａ，３０Ｂに対して、フォーマット変
換制御回路４０から、セレクタ制御信号Ｓ１〜Ｓ３、Ｓ
４２，Ｓ４４とフィルタパラメータＨＰＲ，ＶＰＲとが
供給される。

【００３５】出力フォーマットメモリ４１は、出力端子
４３，４５に接続される表示装置とビデオレコーダの画
像フォーマット形式を記憶する不揮発性メモリであり、
外部から設定可能になっている。設定された出力フォー
マットデータは、フォーマット変換制御回路４０に供給
される。また、ＭＰＥＧデコーダ２８は、受信したデジ
タルテレビデータから画像フォーマット情報を検出し、
そのデータをフォーマット変換制御回路４０に供給す
る。更に、ＭＰＥＧデコーダ２８は、復号化した画像デ
ータの画素データ列を、バス４８を介してフレームメモ
リ４６に格納する。

【００３６】フォーマット変換制御回路４０には、受信
したデジタルテレビ信号の画像フォーマットデータと、
あらかじめ設定されている出力フォーマットデータとが
供給される。そして、フォーマット変換制御回路４０
は、図４の変換テーブルに応じた、フィルタパラメータ
ＨＰＲ、ＶＰＲを、第１、第２の画像フォーマット変換
回路３０Ａ，３０Ｂに供給する。更に、出力画像フォー
マットが１０８０ｉで、出力画像フォーマットが７２０
ｐ，４８０ｐ，４８０ｉのいずれかの時は、フォーマッ
ト変換制御回路４０は、変換回路３０Ａ，３０Ｂが第１
の構成になるようなセレクタ制御信号Ｓ１〜Ｓ３を第
１、第２の変換回路３０Ａ，３０Ｂに供給し、それら変
換回路の出力を選択するセレクタ制御信号Ｓ４２，Ｓ４
４を、セレクタ回路４２，４４に供給する。

【００３７】一方、入力画像フォーマットが１０８０ｉ
で、出力画像フォーマットが７２０ｐ，４８０ｐ，４８
０ｉのいずれかの時は、フォーマット変換制御回路４０
は、変換回路３０Ａ，３０Ｂが第２の構成になるような
セレクタ制御信号Ｓ１〜Ｓ３を第１、第２の変換回路３
０Ａ，３０Ｂに供給し、それら変換回路の出力を選択す
るセレクタ制御信号Ｓ４２，Ｓ４４を、セレクタ回路４
２，４４に供給する。

【００３８】そして、出力画像フォーマット及び入力画
像フォーマットが１０８０ｉ以外の時は、変換回路３０
Ａ，３０Ｂは、第１または第２の構成になるように、セ
レクタ制御信号Ｓ１〜Ｓ３を制御回路４０から供給され
る。

【００３９】既に説明したとおり、上記の変換される入
出力フォーマットの組合せに応じて、変換回路３０Ａ，
３０Ｂ内の水平、垂直フィルタのパラメータＨＰＲ，Ｖ
ＰＲが適切に設定される。

【００４０】更に、出力と入力画像フォーマットが共に
同じであれば、フォーマット変換制御回路４０は、フレ
ームメモリ４６の画像データをそのまま出力するセレク
タ制御信号Ｓ４２，Ｓ４４を、セレクタ回路４２，４４
に供給する。つまり、この時は、画像データのフォーマ
ット変換は行われない。

【００４１】以上の実施の形態例では、出力画像フォー
マットまたは入力画像フォーマットが、最大の水平ドッ
ト数を有するフォーマットか否かに応じて、画像フォー
マット変換回路が、水平フィルタと垂直フィルタとを前
段と後段とで入れ替え可能に構成される。それと同時
に、入力、出力画像フォーマットの組合せに応じて、水
平フィルタと垂直フィルタのパラメータも変更設定され
る。それにより、垂直フィルタの前段に設けられるライ
ンメモリのドット数を、変換対象である複数の画像フォ
ーマットのうち、最大の水平ドット数にする必要がな
く、二番目の水平ドット数にすれば足りることになる。
従って、ラインメモリの容量を減らすことができる。

【００４２】上記の変換対象の画像フォーマットは、一
例であり、それ以外の画像フォーマットであっても、上
記の画像フォーマット変換回路は適用可能である。ま
た、各フィルタの入力タップ数も一例であり、変換フォ
ーマットの組合せに応じて、変更可能に構成することも
できる。

【００４３】以上、実施の形態例をまとめると以下の付
記の通りである。

【００４４】（付記１）画素データを有する画像データ
の画像フォーマットを変換する画像フォーマット変換装
置において、水平方向の画素データの変換を行う水平フ
ィルタと、複数ラインの画素データを格納するラインメ
モリと、前記ラインメモリに格納された垂直方向の画素
データを入力して変換を行う垂直フィルタと、入力また
は出力画像フォーマットの種類に応じて、前記水平フィ
ルタと垂直フィルタの順番を切り換える切換回路とを有
することを特徴とする画像フォーマット変換装置。

【００４５】（付記２）付記１において、少なくとも、
第１の水平ドット数を有する第１の画像フォーマット
と、第１の水平ドットよりも小さい第２の水平ドット数
を有する第２の画像フォーマットとを有する画像フォー
マット群内の画像フォーマット間でフォーマット変換が
行われ、前記切換回路は、前記入力画像フォーマットが
前記第１の画像フォーマットの場合は、前記水平フィル
タを前段に、垂直フィルタをその後段に設け、前記出力
画像フォーマットが前記第１の画像フォーマットの場合
は、前記垂直フィルタを前段に、水平フィルタをその後
段に設けることを特徴とする画像フォーマット変換装
置。

【００４６】（付記３）付記１において、前記水平フィ
ルタの前段に設けられ、複数の画素データを格納し、前
記水平フィルタに当該複数の画素データを入力するレジ
スタを有することを特徴とする画像フォーマット変換装
置。

【００４７】（付記４）付記１または２において、更
に、入力画像フォーマット情報と出力画像フォーマット
情報とに応じて、前記切換回路に切換制御信号を供給す
るフォーマット変換制御回路を有することを特徴とする
画像フォーマット変換装置。

【００４８】（付記５）付記２において、前記ラインメ
モリは、前記第２の水平ドット数に対応する容量を有す
ることを特徴とする画像フォーマット変換装置。

【００４９】（付記６）付記１または２において、前記
水平フィルタ及び垂直フィルタは、前記入力及び出力画
像フォーマットの組合せに応じて、拡大処理または縮小
処理に変更設定されることを特徴とする画像フォーマッ
ト変換装置。

【００５０】（付記７）デジタルテレビ信号に含まれる
入力画像フォーマットを、所定の出力画像フォーマット
に変換する画像フォーマット変換装置において、水平方
向の画素データの変換を行う水平フィルタと、複数ライ
ンの画素データを格納するラインメモリと、前記ライン
メモリに格納された垂直方向の画素データを入力して変
換を行う垂直フィルタとを有する画像フォーマット変換
回路と、前記デジタルテレビ信号に含まれる入力画像フ
ォーマットまたは前記出力画像フォーマットに応じて、
前記画像フォーマット変換回路の前記水平フィルタと垂
直フィルタの順番を切換制御する制御回路とを有し、少
なくとも、第１の水平ドット数を有する第１の画像フォ
ーマットと、第１の水平ドットよりも小さい第２の水平
ドット数を有する第２の画像フォーマットとを有する画
像フォーマット群内の画像フォーマット間でフォーマッ
ト変換が行われ、前記制御回路は、前記入力画像フォー
マットが前記第１の画像フォーマットの場合は、前記水
平フィルタを前段に垂直フィルタをその後段にする第１
の構成に制御し、前記出力画像フォーマットが前記第１
の画像フォーマットの場合は、前記垂直フィルタを前段
に水平フィルタをその後段にする第２の構成に制御する
ことを特徴とする画像フォーマット変換装置。

【００５１】（付記８）付記７において、前記ラインメ
モリは、前記第２の水平ドット数に対応する容量を有す
ることを特徴とする画像フォーマット変換装置。

【００５２】（付記９）付記７において、前記画像フォ
ーマット変換回路は、第１及び第２の画像フォーマット
変換回路を有し、前記制御回路は、前記第１及び第２の
画像フォーマット変換回路の出力端子に対応して設定さ
れる出力画像フォーマットに応じて、前記第１及び第２
の画像フォーマット変換回路を第１または第２の構成に
制御することを特徴とする画像フォーマット変換装置。

【００５３】（付記１０）付記７において、前記水平フ
ィルタ及び垂直フィルタは、前記入力及び出力画像フォ
ーマットの組合せに応じて、拡大処理または縮小処理に
変更設定されることを特徴とする画像フォーマット変換
装置。

【００５４】

【発明の効果】以上、本発明によれば、画像フォーマッ
ト変換装置内の垂直フィルタと水平フィルタの順番を、
入力または出力画像フォーマットに応じて、最適に変更
可能にすることで、垂直フィルタに接続されるラインメ
モリの容量を減らすことができる。

【図面の簡単な説明】

【図１】従来の画像フォーマット変換回路の構成図であ
る。

【図２】フォーマット変換における縮小と拡大を説明す
る図である。

【図３】画像フォーマットの組合せを示す図表である。

【図４】画像フォーマット例を示す図である。

【図５】本実施の形態の画像フォーマット変換装置を有
する受信器の構成を示す図である。

【図６】本実施の形態における画像フォーマット変換回
路の構成図である。

【図７】画像フォーマット変換回路が第１の構成におけ
る、縮小変換と拡大変換の動作を示す図である。

【図８】画像フォーマット変換回路が第２の構成におけ
る、縮小変換と拡大変換の動作を示す図である。

【図９】図５の受信器内の画像フォーマット変換装置の
構成図である。

【符号の説明】 ３０ 画像フォーマット変換装置 １０ シフトレジスタ １２ 水平フィルタ １６ ラインメモリ １８ 垂直フィルタ ３１，３２，３３ 切換回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】画素データを有する画像データの画像フォ
   ーマットを変換する画像フォーマット変換装置におい
   て、 水平方向の画素データの変換を行う水平フィルタと、 複数ラインの画素データを格納するラインメモリと、 前記ラインメモリに格納された垂直方向の画素データを
   入力して変換を行う垂直フィルタと、 入力または出力画像フォーマットの種類に応じて、前記
   水平フィルタと垂直フィルタの順番を切り換える切換回
   路とを有することを特徴とする画像フォーマット変換装
   置。
2. 【請求項２】請求項１において、 少なくとも、第１の水平ドット数を有する第１の画像フ
   ォーマットと、第１の水平ドットよりも小さい第２の水
   平ドット数を有する第２の画像フォーマットとを有する
   画像フォーマット群内の画像フォーマット間でフォーマ
   ット変換が行われ、 前記切換回路は、前記入力画像フォーマットが前記第１
   の画像フォーマットの場合は、前記水平フィルタを前段
   に、垂直フィルタをその後段に設け、前記出力画像フォ
   ーマットが前記第１の画像フォーマットの場合は、前記
   垂直フィルタを前段に、水平フィルタをその後段に設け
   ることを特徴とする画像フォーマット変換装置。
3. 【請求項３】請求項１において、 前記水平フィルタの前段に設けられ、複数の画素データ
   を格納し、前記水平フィルタに当該複数の画素データを
   入力するレジスタを有することを特徴とする画像フォー
   マット変換装置。
4. 【請求項４】請求項２において、 前記ラインメモリは、前記第２の水平ドット数に対応す
   る容量を有することを特徴とする画像フォーマット変換
   装置。
5. 【請求項５】デジタルテレビ信号に含まれる入力画像フ
   ォーマットを、所定の出力画像フォーマットに変換する
   画像フォーマット変換装置において、 水平方向の画素データの変換を行う水平フィルタと、複
   数ラインの画素データを格納するラインメモリと、前記
   ラインメモリに格納された垂直方向の画素データを入力
   して変換を行う垂直フィルタとを有する画像フォーマッ
   ト変換回路と、 前記デジタルテレビ信号に含まれる入力画像フォーマッ
   トまたは前記出力画像フォーマットに応じて、前記画像
   フォーマット変換回路の前記水平フィルタと垂直フィル
   タの順番を切換制御する制御回路とを有し、 少なくとも、第１の水平ドット数を有する第１の画像フ
   ォーマットと、第１の水平ドットよりも小さい第２の水
   平ドット数を有する第２の画像フォーマットとを有する
   画像フォーマット群内の画像フォーマット間でフォーマ
   ット変換が行われ、 前記制御回路は、前記入力画像フォーマットが前記第１
   の画像フォーマットの場合は、前記水平フィルタを前段
   に垂直フィルタをその後段にする第１の構成に制御し、
   前記出力画像フォーマットが前記第１の画像フォーマッ
   トの場合は、前記垂直フィルタを前段に水平フィルタを
   その後段にする第２の構成に制御することを特徴とする
   画像フォーマット変換装置。
6. 【請求項６】請求項５において、 前記ラインメモリは、前記第２の水平ドット数に対応す
   る容量を有することを特徴とする画像フォーマット変換
   装置。
7. 【請求項７】請求項５において、 前記画像フォーマット変換回路は、第１及び第２の画像
   フォーマット変換回路を有し、 前記制御回路は、前記第１及び第２の画像フォーマット
   変換回路の出力端子に対応して設定される出力画像フォ
   ーマットに応じて、前記第１及び第２の画像フォーマッ
   ト変換回路を第１または第２の構成に制御することを特
   徴とする画像フォーマット変換装置。