JP4212212B2 - 画像信号処理装置 - Google Patents
画像信号処理装置 Download PDFInfo
- Publication number
- JP4212212B2 JP4212212B2 JP2000081885A JP2000081885A JP4212212B2 JP 4212212 B2 JP4212212 B2 JP 4212212B2 JP 2000081885 A JP2000081885 A JP 2000081885A JP 2000081885 A JP2000081885 A JP 2000081885A JP 4212212 B2 JP4212212 B2 JP 4212212B2
- Authority
- JP
- Japan
- Prior art keywords
- image signals
- output
- memory
- formats
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、複数種類のフォーマットの画像信号を得る画像信号処理装置に関する。
【0002】
【従来の技術】
デジタルテレビジョン(TV)システムにおいては、各種の縦横サイズの画像信号が取り扱われる。また、操作方式には、インターレース方式(飛び越し操作方式)と、プログレッシブ方式(順次操作方式)の2種類がある。従って、デジタルTVでは、各種のフォーマットの画像信号を取り扱わなければならない。
【0003】
これをまとめると、表1に示すような画像フォーマットの種類がある。
【0004】
【表1】
一方、受信信号は、MPEG等で符号化された信号であり、これを復号することによって画像データが得られ、これがフレームメモリに記憶される。そして、このフレームメモリに記憶された画像データが読み出され、ディスプレイ駆動用の信号に変換された後ディスプレイに供給され、ここに表示される。
【0005】
ここで、ディスプレイはそのテレビジョンセットにおいて異なり、各種のものが利用される。従って、受信した画像信号のフォーマットと、ディスプレイの要求するフォーマットが異なっている場合には、フォーマット変換を行わなければならない。
【0006】
例えば、TVが1080i(1920×1080,インターレース)のハイビジョンTV(HDTV)の場合、受信した原画像信号が1080iであればよいが、異なる場合にはフォーマット変換を行う必要がある。
【0007】
さらに、TVに表示させると同時にビデオテープレコーダ(VTR)に録画する場合もある。家庭用のVTRの場合、現在のところ画像フォーマットは480i(720×480,インターレース)が採用されている。従って、ハイビジョンTVに画像表示させつつ、VTRに録画する場合には、1080iの画像信号と、480iの画像信号の両方を同時に出力しなければならない。
【0008】
さらに、ハイビジョンTVなどにおいては、画面を分割したり、画面の一部に文字情報の領域を設けたりする場合もある。このため、TVに表示させるためには、受信した画像信号を任意の変換倍率でフォーマット変換できる機能が要求される。
【0009】
このように、デジタルTVにおいて、複数のフォーマットの画像信号を出力する機能が求められている。
【0010】
そこで、1フレーム分の画像データを記憶するフレームメモリから画像データを読み出しフォーマット変換の処理を行う回路を必要な数だけ設け、別々に処理を行い必要な数のフォーマット変換された画像信号を得ていた。
【0011】
【発明が解決しようとする課題】
このように、従来の回路では、2つ以上のフォーマット変換回路が必要になるため、回路規模が大きくなってしまう。また、各フォーマット変換回路がそれぞれ独立してフレームメモリにアクセスするため、フレームメモリへのアクセス頻度が高くなる。フレームメモリにはMPEG復号された画像データが書き込まれるのであるが、MPEG復号の際にはすでに復号されたデータを読み出す必要があり、フレームメモリへのアクセス頻度が高い。そこで、フレームメモリにおいて、アクセスに対する高度の応答性が要求され、このためメモリのコストが増大するという問題があった。
【0012】
本発明は、上記課題に鑑みなされたものであり、複数のフォーマットの画像信号を効率的に生成できる画像信号処理回路を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、デジタル画像信号をフレーム毎に記憶するフレームメモリと、このフレームメモリから読み出された複数ラインの画像信号を記憶するラインメモリと、このラインメモリに記憶されているデータを読み出し、複数種類のフォーマットの画像信号を出力するフォーマット変換手段と、このフォーマット変換手段から出力される複数種類のフォーマットの画像信号をそれぞれ別に記憶する出力メモリと、を有し、前記フォーマット変換手段は、ラインメモリから読み出した画像信号に基づき複数種類のフォーマットの画像信号を順次時分割で生成して、前記出力メモリに順次書き込むことで、異なったフォーマットの画像信号を1フレーム分ずつ出力メモリに得、この処理を繰り返し行うことで、順次入力されてくるデジタル画像から複数種類のフォーマットの画像信号を順次生成すると共に、前記出力メモリから出力先の表示タイミングに合わせて複数種類のフォーマットの画像信号をそれぞれ読み出すことを特徴とする。
【0014】
このように、本発明によれば、1つのラインメモリから読み出したデータから複数のフォーマットの画像信号を生成する。従って、フレームメモリからラインメモリへの読み出し頻度を低減することができる。また、ラインメモリが、1つでよいため回路規模を小さくすることができる。
【0015】
そして、時分割でフォーマット変換の処理を行うことで、フォーマット変換手段も1つでよく、回路規模を小さくすることができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。
【0017】
MPEG復号処理を受けた画像データは、フレームメモリ10に記憶される。ここで、MPEG復号の場合、複数フレームの画像データを復号の際に利用するため、このフレームメモリ10には、複数フレームの復号画像データが記憶される。
【0018】
フレームメモリ10から読み出された画像データは、ラインメモリ12に供給される。ここで、フォーマット変換に必要なライン数は、拡大縮小の倍率や、その手法により異なる。すなわち、ライン数を多くすればそれだけよい画像を得ることができる。そこで、このラインメモリ12はフォーマット変換において必要なライン(水平ライン)数の画像データが記憶できる大きさに設定する。例えば、1/4の縮小を行う場合には、通常4ラインのデータが必要である。そして、このラインメモリ12は、不要となったラインの画像データの上に次に必要となるラインの画像データを記憶する。
【0019】
このラインメモリ12からの画像データは、垂直フィルタ14に供給される。この垂直フィルタ14は、垂直方向のフィルタリングを行うもので、例えば1/2の縮小であれば、ライン数が1/2になるような処理を行う。この1/2の縮小処理は、例えば2ライン分のデータを平均して1ライン分のデータを順次作成すればよいが、1ラインのデータを作成するのに3以上のラインのデータを利用して重み付け平均演算を行うこともより高画質が得られ、好適である。また、拡大の場合にも、単に上下のラインのデータから補間を行うのではなく、さらに多くのラインのデータから補間することが好ましい。
【0020】
そして、垂直フィルタ14からの出力は、水平フィルタ16に供給される。この水平フィルタ16は、垂直フィルタ14から出力されるデータの1ライン内のデータ数(画素数)を変更する。すなわち、垂直フィルタからの出力は、水平方向のデータ数は変更されていないため、演算によりデータ数を所望の数に増減する。
【0021】
なお、上述の構成では、垂直方向と水平方向を分けてフォーマット変換したため、斜め方向の相関を考慮していない。垂直フィルタ14と水平フィルタ16を組み合わせ、予め定めた大きさのブロックの画像データから、必要な垂直ライン数、水平データ数のデータを作成し出力してもよい。これによって、斜め方向の相関も考慮することができる。
【0022】
ここで、ラインメモリ12からのデータの出力、垂直フィルタ14、水平フィルタ16による処理は、コントローラ18によって、制御される。
【0023】
そして、水平フィルタ16の出力がスイッチ20を介し出力される。ここで、このスイッチ20は、出力側がメイン出力と、サブ出力の2種類あり、時分割で水平フィルタ16の出力をメインまたはサブ出力として出力する。このスイッチ20もコントローラ18により制御される。なお、ラインメモリ12、垂直フィルタ14、水平フィルタ16、コントローラ18でフォーマット変換回路22が構成されている。
【0024】
そして、これらメイン出力およびサブ出力は、文字表示などのために設けられているOSD(オンスクリーンディスプレイ)用フレームメモリ24、26に書き込まれる。なお、必ずしもOSD用フレームメモリ24、26でなく、出力データ蓄積用メモリでもよい。
【0025】
なお、ラインメモリ12,垂直フィルタ14,水平フィルタ16,コントローラ18,スイッチ20によってフォーマット変換回路が構成されている。
【0026】
次に、動作について説明する。ここで、説明を簡単にするため、フレームメモリ10に記憶される原画像をライン数を2倍にしてメイン出力を得、1/2にして、サブ出力を得ると仮定する。また、水平フィルタ16はそのままの出力と仮定する。
【0027】
例えば、ラインメモリ12には、2ラインのデータが記憶されている。そして、1ライン分の新たなデータが書き込まれると、コントローラ18は、その新しい1ラインの信号と前の1ラインの信号を垂直フィルタに送る。垂直フィルタ14では、2ラインの信号から、補間により中間ラインのデータを作成し、前のラインのデータと、作成した中間ラインのデータを順に出力する。これによって、ラインメモリ12からは1つのラインのデータが2度ずつ垂直フィルタ14に供給され、垂直フィルタ14から新しい2ラインの信号が出力され、ライン数が2倍になる。このとき、スイッチ20はコントローラ18の制御によりメイン出力側を選択している。そこで、メイン出力に原画像の2倍のライン数の画像信号が得られる。
【0028】
一方、この動作を2度行った場合には、次にそのとき記憶されている2ライン分のデータをもう一度垂直フィルタ14に供給する。このとき垂直フィルタ14は、コントローラ18によってサブ出力用のモードの切り替えられている。そして、供給された2ラインのデータの補間により1ラインのデータを水平フィルタ16に出力する。これによって、2ラインの入力に対し1ラインの出力が得られる。このとき、コントローラ18により、スイッチ20においてサブ出力が選択され、原画像の1/2のライン数の画像信号がサブ出力に得られる。
【0029】
このようにして、スイッチ20からは、図2に示されるように、メイン出力2回に対し、サブ出力が1回され、これらが時分割で出力される。従って、ラインメモリ12,垂直フィルタ14,水平フィルタ16が1つでよく回路規模を小さくできる。また、フレームメモリ10から読み出したデータを2種類のフォーマットの画像信号作成のために利用するので、フレームメモリへのアクセス頻度を低減することができる。
【0030】
ここで、スイッチ20からの出力は、メイン出力とサブ出力が時分割で行われる。従って、スイッチ20からの出力はディスプレイなどの同期信号に同期していない。しかし、デジタルTVにおいては、OSD(オン・スクリーン・ディスプレイ)による通常文字表示も行う。この場合、TVセット、VTRなどにおいては、文字表示を画像表示重畳させるためのOSD用フレームメモリ24,26を有している。そして、このOSDフレームメモリ24,26からディスプレイの表示タイミングに合わせて画像データを読み出し、表示を行っている。
【0031】
従って、メイン出力およびサブ出力に得られる画像データがディスプレイなどに同期せず時分割で送られてきても、OSD用フレームメモリ24,26に一旦記憶することで、ここからディスプレイのタイミングで画像データを読み出すことができ、問題は生じない。
【0032】
このように、本実施形態によれば、ラインメモリ12、垂直フィルタ14、水平フィルタ16を時分割で用いてメイン出力およびサブ出力を得る。従って、フレームメモリ10からラインメモリ12へのデータの読み出しは、2つの出力に対し、1回でよい。また、ラインメモリ12、垂直フィルタ14、水平フィルタ16も1つでよい。従って、フレームメモリへのアクセス頻度を減少するとともに、回路規模を小さくして効率的な処理を行うことができる。
【0033】
【発明の効果】
以上説明したように、本発明によれば、1つのラインメモリから読み出したデータから複数のフォーマットの画像信号を生成する。従って、フレームメモリからラインメモリへの読み出し頻度を低減することができる。
【0034】
また、時分割でフォーマット変換の処理を行うことで、複数のフォーマットに変換する場合でも、フォーマット変換回路は1つですむので、回路規模を小さくすることができる。
【図面の簡単な説明】
【図1】 実施形態の装置の構成を示すブロック図である。
【図2】 処理のタイミングを示す図である。
【符号の説明】
10 フレームメモリ、12 ラインメモリ、14 垂直フィルタ、16 水平フィルタ、18 コントローラ、20 スイッチ、22 フォーマット変換回路、24,26 OSD用フレームメモリ。
Claims (3)
- デジタル画像信号をフレーム毎に記憶するフレームメモリと、
このフレームメモリから読み出された複数ラインの画像信号を記憶するラインメモリと、
このラインメモリに記憶されているデータを読み出し、複数種類のフォーマットの画像信号を出力するフォーマット変換手段と、
このフォーマット変換手段から出力される複数種類のフォーマットの画像信号をそれぞれ別に記憶する出力メモリと、
を有し、
前記フォーマット変換手段は、ラインメモリから読み出した画像信号に基づき複数種類のフォーマットの画像信号を順次時分割で生成して、前記出力メモリに順次書き込むことで、異なったフォーマットの画像信号を1フレーム分ずつ出力メモリに得、この処理を繰り返し行うことで、順次入力されてくるデジタル画像から複数種類のフォーマットの画像信号を順次生成すると共に、
前記出力メモリから出力先の表示タイミングに合わせて複数種類のフォーマットの画像信号をそれぞれ読み出すことを特徴とする画像信号処理装置。 - 請求項1に記載の装置において、
前記フォーマット変換手段は、ラインメモリから読み出されるデジタル画像の垂直方向のデータ数を変換する垂直フィルタと、ラインメモリから読み出されるデジタル画像の水平方向のデータ数を変換する水平フィルタと、を有し、この垂直フィルタおよび水平フィルタの機能を時分割で切り換えて複数種類のフォーマットの画像信号を順次生成することを特徴とする画像信号処理装置。 - 請求項2に記載の装置において、
前記フォーマット変換回路は、複数の出力端を有し、複数種類のフォーマットの画像信号をそれぞれ対応する出力端へ切り換えて供給するスイッチを有することを特徴とする画像信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000081885A JP4212212B2 (ja) | 2000-03-23 | 2000-03-23 | 画像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000081885A JP4212212B2 (ja) | 2000-03-23 | 2000-03-23 | 画像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001268527A JP2001268527A (ja) | 2001-09-28 |
JP4212212B2 true JP4212212B2 (ja) | 2009-01-21 |
Family
ID=18598755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000081885A Expired - Fee Related JP4212212B2 (ja) | 2000-03-23 | 2000-03-23 | 画像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4212212B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005079066A1 (ja) * | 2004-02-17 | 2005-08-25 | Matsushita Electric Industrial Co., Ltd. | 走査線変換装置 |
-
2000
- 2000-03-23 JP JP2000081885A patent/JP4212212B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001268527A (ja) | 2001-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2210196C (en) | Video signal converter and television signal processing apparatus | |
US7880808B2 (en) | Video signal processing apparatus to generate both progressive and interlace video signals | |
JP2584138B2 (ja) | テレビジョン方式変換装置 | |
JP4212212B2 (ja) | 画像信号処理装置 | |
KR100385975B1 (ko) | 비디오 포맷 변환장치 및 방법 | |
JP3300103B2 (ja) | 静止画送出装置および静止画受信表示装置 | |
JPH0865639A (ja) | 画像処理装置 | |
JP2687346B2 (ja) | 映像処理方法 | |
JP3944954B2 (ja) | インターレース画像の静止画処理装置 | |
JP2978641B2 (ja) | 映像信号表示回路 | |
JP3363480B2 (ja) | 2画面表示方法 | |
JPH11136592A (ja) | 画像処理装置 | |
JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
JP2737557B2 (ja) | 2画面表示テレビジョン受信機及び2画面処理回路 | |
JPH0638649B2 (ja) | 2画面表示機能付高画質テレビジヨン受信機 | |
JPH1023330A (ja) | 画像処理装置 | |
JPH11308551A (ja) | テレビジョン受像機 | |
JPH08107547A (ja) | テレビジョン信号変換装置 | |
JPH099164A (ja) | 多画面信号処理装置 | |
JPH0923410A (ja) | 光ディスク装置 | |
JPH099165A (ja) | 多画面表示装置 | |
JPH01241291A (ja) | 高品位画像のカラー・プリント方式 | |
JPH1051687A (ja) | 映像処理方法 | |
JPH066711A (ja) | 高品位テレビジョン装置 | |
JPH01235483A (ja) | 画像拡大処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050525 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060626 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |