JP4513313B2 - 映像信号処理装置及び方法 - Google Patents

映像信号処理装置及び方法 Download PDF

Info

Publication number
JP4513313B2
JP4513313B2 JP2003396075A JP2003396075A JP4513313B2 JP 4513313 B2 JP4513313 B2 JP 4513313B2 JP 2003396075 A JP2003396075 A JP 2003396075A JP 2003396075 A JP2003396075 A JP 2003396075A JP 4513313 B2 JP4513313 B2 JP 4513313B2
Authority
JP
Japan
Prior art keywords
interpolation
reduction
enlargement
line data
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003396075A
Other languages
English (en)
Other versions
JP2005159765A (ja
Inventor
伸夫 上木
郁男 染谷
真 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003396075A priority Critical patent/JP4513313B2/ja
Publication of JP2005159765A publication Critical patent/JP2005159765A/ja
Application granted granted Critical
Publication of JP4513313B2 publication Critical patent/JP4513313B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformations in the plane of the image
    • G06T3/40Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Studio Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Systems (AREA)

Description

本発明は、映像信号を縮小及び/又は拡大する映像信号処理装置及びその方法に関し、特に、1フレーム内で縮小及び拡大を混在させることが可能な映像信号処理装置及びその方法に関する。
液晶ディスプレイやプラズマディスプレイといった固定画素の表示装置に480i(ライン数480本のインタレース信号)、480p(ライン数480本のプログレッシブ信号)、1080i、或いは720pなど、様々なフォーマットの映像信号を表示するためには、入力映像信号の画素数を表示画面の画素数に合わせるための画素数変換が必要となる。例えば480pの入力映像信号をWVGA(Wide Video Graphics Array)の表示画面に表示する場合は、入力映像信号の画素数を720×480画素から854×480画素へと変換する必要がある。
従来、このような画素数変換を行う映像信号処理装置として、フレームメモリに書き込む前に縮小補間処理を行い、フレームメモリから読み出しながら拡大補間処理を行うものが知られている(特許文献1等を参照)。
例えば、図10に示す従来の映像信号処理装置100において縮小補間処理を行う場合、入力端子101から入力された映像信号は、入力端子102,103から入力された水平/垂直同期信号(InputHD/InputVD)と所望の縮小率とに基づいて縮小補間回路104で縮小補間処理が施され、水平/垂直同期信号(InputHD/InputVD)に基づいて書き込み制御回路105で生成されるコントロール信号に従ってフレームメモリ106に書き込まれる。そして、フレームメモリ106に書き込まれた映像信号は、出力同期発生回路107で生成された水平/垂直同期信号(OutputHD/OutputVD)に基づいて読み出し制御回路108で生成されるコントロール信号に従って読み出され、拡大補間回路109内を素通りして出力端子110から出力された後、図示しない表示装置に供給される。なお、水平/垂直同期信号(OutputHD/OutputVD)は、出力端子111,112から出力される。
一方、この映像信号処理装置100において拡大補間処理を行う場合、入力端子101から入力された映像信号は、縮小補間回路104内を素通りしてそのままフレームメモリ106に書き込まれる。そして、フレームメモリ106に書き込まれた映像信号は、出力同期発生回路107で生成された水平/垂直同期信号(OutputHD/OutputVD)に基づいて読み出し制御回路108で生成されるコントロール信号に従って読み出され、所望の拡大率に基づいて拡大補間回路109で拡大補間処理が施され、出力端子110から出力された後、図示しない表示装置に供給される。
拡大補間回路109の補間処理部分を図11に示す。図11に示すように、拡大補間回路109は、1ライン分のデータを保持するラインバッファ121,・・・,121と、補間処理としてキュービック補間を行う補間回路122とを有している。
この拡大補間回路109において、フレームメモリ106から読み出したライン毎のラインデータは、巡回的にラインバッファ121,・・・,121に保持される。そして補間回路122は、4ライン分のラインデータを用いて拡大補間処理を行い、処理後のデータを出力端子110(図10)を介して出力する。
特開平10−21387号公報
ところで、近年、表示装置としてアスペクト比16:9等の横長の表示画面を有するものが普及している。このような横長の表示画面を有する表示装置は、アスペクト比4:3の映像信号をアスペクト比16:9等の映像信号に変換する機能を備えることが必須である。
アスペクト比4:3の映像信号をアスペクト比16:9等の横長の表示画面に表示する場合、横方向(水平方向)にのびた映像となるのを防止するために映像信号のうち垂直方向の中央部を拡大し、この結果上下の映像が切れてしまうのを防止するために上部及び下部を縮小する、という非線形処理を行う場合がある。
ここで、例えば480pの映像信号をWVGAの表示画面に表示する場合などは垂直方向の有効画素数が共に480画素であるため、垂直方向の中央部については拡大補間処理を行い、上部及び下部については縮小補間処理を行う必要がある。すなわち、1フレーム内で縮小補間処理と拡大補間処理とを混在させる必要がある。しかしながら、上述した従来の映像信号変換装置100のような画素数変換を行う装置では、縮小補間処理を行う回路と拡大補間処理を行う回路とが別々に設けられているため、1フレーム内で縮小補間処理と拡大補間処理とを混在させた処理を行うことはできなかった。
本発明は、このような従来の実情に鑑みて提案されたものであり、フレームメモリに書き込む前に縮小補間処理を行い、フレームメモリから読み出しながら拡大補間処理を行う映像信号処理装置において、1フレーム内で縮小補間処理と拡大補間処理とを混在させた処理を可能とする映像信号処理装置及びその方法を提供することを目的とする。
上述した目的を達成するために、本発明に係る映像信号処理装置は、映像信号を構成する入力データがフレーム単位で書き込まれるフレームメモリと、上記フレームメモリから複数ライン分のラインデータを同時に読み出し、所定ライン数のラインデータを用いて所望の拡大率に応じて拡大補間処理を行い、又は所望の縮小率に応じて所定のラインデータを間引いた上記所定ライン数のラインデータを用いて縮小補間処理を行う拡大縮小補間手段とを備え、上記拡大縮小補間手段は、上記入力データの上記所定ライン数のラインデータを用いて縮小補間処理を行い、縮小補間処理後のデータを上記フレーム単位で上記フレームメモリに書き込み、拡大補間処理と縮小補間処理とで1つの補間フィルタを共用するようにし、拡大から縮小に切り換える場合に、切り換え時の1フレームのみ補間フィルタを用いない簡易縮小を行う。
また、上述した目的を達成するために、本発明に係る映像信号処理方法は、映像信号を構成する入力データがフレーム単位で書き込まれるフレームメモリから複数ライン分のラインデータを同時に読み出す読出工程と、所定ライン数のラインデータを用いて所望の拡大率に応じて拡大補間処理を行い、又は所望の縮小率に応じて所定のラインデータを間引いた上記所定ライン数のラインデータを用いて縮小補間処理を行う拡大縮小補間工程とを有し、上記拡大縮小補間工程では、上記入力データの上記所定ライン数のラインデータを用いて縮小補間処理を行い、縮小補間処理後のデータを上記フレーム単位で上記フレームメモリに書き込み、拡大補間処理と縮小補間処理とで1つの補間フィルタを共用するようにし、拡大から縮小に切り換える場合に、切り換え時の1フレームのみ補間フィルタを用いない簡易縮小を行う。
このような映像信号処理装置及びその方法では、所望の縮小率が例えば1/N倍(Nは2以上の整数)以上且つ1倍未満である場合、フレームメモリからNライン分のラインデータを同時に読み出し、この所望の縮小率に応じて所定のラインデータを間引いた所定ライン数のラインデータを用いて縮小補間処理を行うことができる。
本発明に係る映像信号処理装置及びその方法によれば、フレームメモリからNライン分のラインデータを同時に読み出すことで、拡大補間処理のみならず、所望の縮小率に応じて所定のラインデータを間引いた所定ライン数のラインデータを用いて縮小補間処理を行うことができる。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、フレームメモリに書き込む前に縮小補間処理を行い、フレームメモリから読み出しながら拡大補間処理を行う映像信号処理装置において、1フレーム内で縮小補間処理と拡大補間処理とを混在させた処理を可能とする映像信号処理装置に適用したものである。
(第1の実施の形態)
先ず、第1の実施の形態における映像信号処理装置の概略構成を図1に示す。図1に示すように、第1の実施の形態における映像信号処理装置1は、映像信号が入力される入力端子11と、水平/垂直同期信号(InputHD/InputVD)が入力される入力端子12,13と、映像信号に対して縮小補間処理を施す縮小補間回路14と、フレームメモリ16に対する書き込みを制御するためのコントロール信号を生成する書き込み制御回路15と、1フレーム分の映像信号が格納されるフレームメモリ16と、水平/垂直同期信号(OutputHD/OutputVD)を生成する出力同期発生回路17と、フレームメモリ16からの読み出しを制御するためのコントロール信号を生成する読み出し制御回路18と、映像信号に対して拡大補間処理及び縮小補間処理を施す拡大補間回路19と、映像信号が出力される出力端子20と、水平/垂直同期信号(OutputHD/OutputVD)が出力される出力端子21,22とから構成されている。
このうち、フレームメモリ16には、格納された映像信号を2ライン分同時に読み出せるように出力ポートが2箇所に設けられている。また、拡大補間回路19には、フレームメモリ16から読み出された2ライン分のラインデータを入力できるように入力端子が2個設けられている。
この映像信号処理装置1において縮小補間処理を行う場合、入力端子11から入力された映像信号は、入力端子12,13から入力された水平/垂直同期信号(InputHD/InputVD)と所望の縮小率とに基づいて縮小補間回路14で縮小補間処理が施され、水平/垂直同期信号(InputHD/InputVD)に基づいて書き込み制御回路15で生成されるコントロール信号に従ってフレームメモリ16に書き込まれる。そして、フレームメモリ16に書き込まれた映像信号は、出力同期発生回路17で生成された水平/垂直同期信号(OutputHD/OutputVD)に基づいて読み出し制御回路18で生成されるコントロール信号に従って読み出され、拡大補間回路19内を素通りして出力端子20から出力された後、図示しない表示装置に供給される。なお、水平/垂直同期信号(OutputHD/OutputVD)は、出力端子21,22から出力される。
一方、この映像信号処理装置1において拡大補間処理を行う場合、入力端子11から入力された映像信号は、縮小補間回路14内を素通りしてそのままフレームメモリ16に書き込まれる。そして、フレームメモリ16に書き込まれた映像信号は、出力同期発生回路17で生成された水平/垂直同期信号(OutputHD/OutputVD)に基づいて読み出し制御回路18で生成されるコントロール信号に従って読み出され、所望の拡大率に基づいて拡大補間回路19で拡大補間処理が施され、出力端子20から出力された後、図示しない表示装置に供給される。
ここで、例えばアスペクト比4:3の映像信号をアスペクト比16:9等の横長の表示画面に全画面表示又は拡大表示する場合、横方向(水平方向)にのびた映像となるのを防止するために、映像信号のうち垂直方向の中央部を拡大し、上部及び下部を縮小する非線形処理を行う必要がある。すなわち、1フレーム内で縮小補間処理と拡大補間処理とを混在させた処理を行う必要がある。そこで、映像信号処理装置1の拡大補間回路19では、図1に示したように、フレームメモリ16から2ライン分のラインデータを同時に読み出すことで拡大補間回路19における1/2倍までの縮小補間処理を実現し、1フレーム内で縮小補間処理と拡大補間処理とを混在させることを可能としている。
拡大補間回路19の補間処理部分を図2に示す。図2に示すように、拡大補間回路19は、1ライン分のラインデータを保持するラインバッファ31,・・・,31と、スイッチ32,・・・,32と、補間処理としてキュービック補間を行う補間回路33とを有している。なお、本実施の形態では補間処理としてキュービック補間を行うものとして説明するが、線形補間や最近傍補間等の他の補間処理を用いてもよいことは勿論である。
この拡大補間回路19の補間処理部分の動作について、ライン数を960ラインから768ラインへと0.8倍に縮小する場合を例として説明する。この場合、4回に1回データを間引く必要があるため、図3に示すように、フェーズが0.0になる毎に1ライン分のラインデータを間引いて補間回路33(図2)に出力する。ここで、図3におけるA,B,C,Dは、それぞれスイッチ32,・・・,32から補間回路33に出力される信号を示し、図中Lの後に付された1,2,・・・の数字は、ライン番号を示す。
図3のtからtまでの間におけるスイッチ32,・・・,32の切換制御について、図4を参照しながら説明する。先ずtの時点では、図4(A)に示すように、各スイッチを全て図中a側に接続する。これにより、スイッチ32,・・・,32からは、それぞれラインL4,L3,L2,L1のラインデータが出力される。次にtの時点では、図4(B)に示すように、各スイッチを全てb側に接続する。これにより、スイッチ32,・・・,32からは、それぞれラインL6,L5,L4,L3のラインデータが出力され、ラインバッファ31に保持されているラインL2のラインデータは間引かれる。なお、この際、拡大補間回路19は、フレームメモリ16からの読み出しアドレスを2つインクリメントする。続いてtの時点では、図4(C)に示すように、各スイッチを全てa側に接続する。これにより、スイッチ32,・・・,32からは、それぞれラインL7,L6,L5,L4のラインデータが出力される。最後にtの時点では、図4(D)に示すように、各スイッチを全てa側に接続する。これにより、スイッチ32,・・・,32からは、それぞれラインL8,L7,L6,L5のラインデータが出力される。
以上のように、本実施の形態における映像信号処理装置1では、フレームメモリ16から2ライン分のラインデータを同時に読み出すことで拡大補間回路19における1/2倍までの縮小補間処理を実現し、1フレーム内で縮小補間処理と拡大補間処理とを混在させることを可能としている。
なお、上述した実施の形態では、フレームメモリ16から2ライン分のラインデータを同時に読み出しているため、1/2倍までの縮小しか行うことができないが、Nライン分(Nは2以上の整数)のラインデータを同時に読み出すことで、1/N倍までの縮小が可能である。
(第2の実施の形態)
上述した第1の実施の形態では、拡大補間回路19の補間回路33で4タップの演算を行うキュービック補間を行うものとしたため、ラインバッファが3本分必要となり、縮小用補間フィルタと拡大用補間フィルタとをそれぞれ独立して有する構成とすると回路規模の増大を招いてしまう。その一方で、上述した拡大補間回路19では、1/N倍の縮小から拡大までシームレスにできるため、2つの補間フィルタを同時に使うことはない。
そこで、第2の実施の形態における映像信号処理装置2では、図5に示すように縮小/拡大補間回路23を設け、1つの補間フィルタをフレームメモリ16の前段・後段の何れにも接続できるような構成とする。これにより、回路規模を必要最小限に抑えつつ、所望の機能を実現することができる。
ところで、この縮小/拡大補間処理部23では縮小補間処理を行うことができるが、その範囲には限りがあるため、その範囲を超えた場合には補間フィルタを縮小側から拡大側、又は拡大側から縮小側へと切り換える必要がある。1つの表示画面に複数の映像を表示するマルチ画面表示として、ここでは2つの映像を表示画面に同時に表示する2画面表示を用いて説明するが、例えば、図6(A)に示すような2つの映像A,Bの大きさを図6(B)に示すように変化させる場合、映像Aについては拡大側から縮小側へと切り換え、映像Bについては縮小側から拡大側へと切り換える必要がある。
ここで、前述したように、拡大補間処理はフレームメモリ16からの読み出し時に行い、縮小補間処理はフレームメモリ16への書き込み時に行うものである。このため、映像を拡大から縮小へと変化させる場合には、図7に示すように、拡大側で補間フィルタを使いたいタイミングと縮小側で補間フィルタを使いたいタイミングとが同時に起きるため、補間フィルタをフリーにするために最低1V期間、等倍となる期間tを設けなければならず、一度に拡大から縮小へと変化させることができない。
そこで、このような場合には、図8に示すように、その期間tの間のみ、フレームメモリ16からの読み出しアドレスをコントロールする読み出し制御回路18で補間フィルタを用いずに間引きによる簡易縮小を行う。これにより、補間フィルタをフリーにでき、その間に補間フィルタを拡大側から縮小側へと切り換えることができる。
一方、映像を縮小から拡大へと変化させる場合には、図9のように同時に補間フィルタを使うタイミングが存在しないため、このような簡易処理を行う必要はない。
なお、図6のように2つの映像を表示している場合には、映像A用と映像B用とについてそれぞれ映像信号処理装置2を設ける必要がある。また、表示画面に一方の映像のみを拡大表示する場合には、一方の映像信号処理装置のみが拡大補間処理を行い、他方の映像信号処理装置は、その機能を停止させる。
以上、本発明を実施するための最良の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
例えば、上述の実施の形態では、フレームメモリからNライン分のラインデータを同時に読み出すことで、1フレーム内の垂直方向について縮小補間処理と拡大補間処理とを混在させた非線形処理を行うものとして説明したが、これに限定されるものではなく、1フレーム内の水平方向について縮小補間処理と拡大補間処理とを混在させた非線形処理を行うようにしても構わない。これは、図2のラインデータを画素データとし、ラインバッファをフリップフロップとすることで、実現可能である。
以上説明した本発明によれば、フレームメモリからの読み出し側で拡大補間処理のみならず縮小補間処理を行うことができるため、例えばアスペクト比4:3の映像信号をアスペクト比16:9等の横長の表示画面に表示する場合に、垂直方向の中央部を拡大し上部及び下部を縮小するという、1フレーム内で縮小補間処理と拡大補間処理とを混在させた非線形処理を行うことも可能とされる。
第1の実施の形態における映像信号処理装置の概略構成を示す図である。 同映像信号処理装置における拡大補間回路の補間処理部分の構成を示す図である。 同拡大補間回路で0.8倍の縮小補間処理を行う場合に拡大補間回路内の補間回路に供給される4ライン分のラインデータを示す図である。 同拡大補間回路で0.8倍の縮小補間処理を行う場合におけるスイッチの切換制御を説明する図である。 第2の実施の形態における映像信号処理装置の概略構成を示す図である。 映像が拡大から縮小、又は縮小から拡大へと変化する様子を示す図である。 拡大から縮小へと変化させる際に1つの補間フィルタを切り換えて用いる様子を示す図である。 拡大から縮小へと変化させる場合に生じる問題を解決する方法を説明するための図である。 縮小から拡大へと変化させる際に1つの補間フィルタを切り換えて用いる様子を示す図である。 従来の映像信号処理装置の概略構成を示す図である。 従来の映像信号処理装置における拡大補間回路の補間処理部分の構成を示す図である。
符号の説明
1,2 映像信号処理装置、14 縮小補間回路、15 書き込み制御回路、16 フレームメモリ、17 出力同期発生回路、18 読み出し制御回路、19 拡大補間回路、23 縮小/拡大補間処理部、31,・・・,31 ラインバッファ、32,・・・,32 スイッチ、33 補間回路

Claims (8)

  1. 映像信号を構成する入力データがフレーム単位で書き込まれるフレームメモリと、
    上記フレームメモリから複数ライン分のラインデータを同時に読み出し、所定ライン数のラインデータを用いて所望の拡大率に応じて拡大補間処理を行い、又は所望の縮小率に応じて所定のラインデータを間引いた上記所定ライン数のラインデータを用いて縮小補間処理を行う拡大縮小補間手段とを備え
    上記拡大縮小補間手段は、上記入力データの上記所定ライン数のラインデータを用いて縮小補間処理を行い、縮小補間処理後のデータを上記フレーム単位で上記フレームメモリに書き込み、拡大補間処理と縮小補間処理とで1つの補間フィルタを共用するようにし、拡大から縮小に切り換える場合に、切り換え時の1フレームのみ補間フィルタを用いない簡易縮小を行う
    映像信号処理装置。
  2. 上記所望の縮小率が1/N倍(Nは2以上の整数)以上且つ1倍未満である場合、上記拡大縮小補間手段は、上記フレームメモリからNライン分のラインデータを同時に読み出請求項1記載の映像信号処理装置。
  3. 上記拡大縮小補間手段は、上記フレームメモリから2ライン分のラインデータを同時に読み出すものであり、それぞれ1ライン分のラインデータを保持する3つのラインバッファと、4ライン分のラインデータを用いて拡大補間処理又は縮小補間処理を行う補間回路と、上記フレームメモリから読み出した2ライン分のラインデータと上記3つのラインバッファに保持された3ライン分のラインデータとのうち上記補間回路に出力する4ライン分のラインデータを切り換える切換手段とを有す請求項記載の映像信号処理装置。
  4. 上記拡大縮小補間手段は、1フレーム内で拡大補間処理及び縮小補間処理を混在させて行請求項1記載の映像信号処理装置。
  5. 映像信号を構成する入力データがフレーム単位で書き込まれるフレームメモリから複数ライン分のラインデータを同時に読み出す読出工程と、
    所定ライン数のラインデータを用いて所望の拡大率に応じて拡大補間処理を行い、又は所望の縮小率に応じて所定のラインデータを間引いた上記所定ライン数のラインデータを用いて縮小補間処理を行う拡大縮小補間工程とを有し、
    上記拡大縮小補間工程では、上記入力データの上記所定ライン数のラインデータを用いて縮小補間処理を行い、縮小補間処理後のデータを上記フレーム単位で上記フレームメモリに書き込み、拡大補間処理と縮小補間処理とで1つの補間フィルタを共用するようにし、拡大から縮小に切り換える場合に、切り換え時の1フレームのみ補間フィルタを用いない簡易縮小を行う
    映像信号処理方法。
  6. 上記所望の縮小率が1/N倍(Nは2以上の整数)以上且つ1倍未満である場合、上記読出工程では、上記フレームメモリからNライン分のラインデータを同時に読み出請求項記載の映像信号処理方法。
  7. 上記読出工程は、上記フレームメモリからNライン(Nは2以上の整数)分のラインデータを同時に読み出すものであり、
    上記拡大縮小補間工程は、上記フレームメモリから読み出したそれぞれ1ライン分のラインデータを(M−1)個(Mは2以上の整数)のラインバッファに保持する保持工程と、
    上記フレームメモリから読み出した2ライン分のラインデータと上記(M−1)個のラインバッファに保持された(M−1)ライン分のラインデータとを切り換えてMライン分のラインデータを出力する切換出力工程と、
    上記切換出力工程にて出力された上記Mライン分のラインデータを用いて拡大補間処理又は縮小補間処理を行う補間工程と
    を有す請求項記載の映像信号処理方法。
  8. 上記拡大縮小補間工程では、1フレーム内で拡大補間処理及び縮小補間処理を混在させて行請求項記載の映像信号処理方法。
JP2003396075A 2003-11-26 2003-11-26 映像信号処理装置及び方法 Expired - Fee Related JP4513313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003396075A JP4513313B2 (ja) 2003-11-26 2003-11-26 映像信号処理装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003396075A JP4513313B2 (ja) 2003-11-26 2003-11-26 映像信号処理装置及び方法

Publications (2)

Publication Number Publication Date
JP2005159765A JP2005159765A (ja) 2005-06-16
JP4513313B2 true JP4513313B2 (ja) 2010-07-28

Family

ID=34721674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396075A Expired - Fee Related JP4513313B2 (ja) 2003-11-26 2003-11-26 映像信号処理装置及び方法

Country Status (1)

Country Link
JP (1) JP4513313B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066634A (ja) * 1992-04-22 1994-01-14 Victor Co Of Japan Ltd ディスプレイ装置
JPH06291606A (ja) * 1993-02-03 1994-10-18 Sony Corp 双方向レートコンバータ及び撮像装置
JPH1021387A (ja) * 1996-07-02 1998-01-23 Sony Corp 画像処理装置および処理方法
JP2003036671A (ja) * 2001-07-25 2003-02-07 Matsushita Electric Ind Co Ltd メモリコア、マルチポートビデオメモリ、および画像信号処理装置
JP2003274372A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd ラインメモリの容量を小さくした画像フォーマット変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH066634A (ja) * 1992-04-22 1994-01-14 Victor Co Of Japan Ltd ディスプレイ装置
JPH06291606A (ja) * 1993-02-03 1994-10-18 Sony Corp 双方向レートコンバータ及び撮像装置
JPH1021387A (ja) * 1996-07-02 1998-01-23 Sony Corp 画像処理装置および処理方法
JP2003036671A (ja) * 2001-07-25 2003-02-07 Matsushita Electric Ind Co Ltd メモリコア、マルチポートビデオメモリ、および画像信号処理装置
JP2003274372A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd ラインメモリの容量を小さくした画像フォーマット変換装置

Also Published As

Publication number Publication date
JP2005159765A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
JP2975585B2 (ja) イメージをアップスケーリングする方法及び装置
US7456804B2 (en) Display control apparatus and display control method
KR20070120054A (ko) 영상 신호 처리 장치 및 표시 장치
US20050248585A1 (en) Image signal processing circuit and image display apparatus
JP2000330536A (ja) 液晶マルチディスプレイ表示装置
JP4557739B2 (ja) 映像変換装置、及び映像表示装置
JP4513313B2 (ja) 映像信号処理装置及び方法
JP2000324337A (ja) 画像拡大縮小装置
JP4332312B2 (ja) 映像信号処理装置、映像表示装置並びに映像信号処理方法
CN114125328A (zh) 一种多源输入的多屏幕拼接系统、方法及显示装置
JPH11164231A (ja) 液晶表示装置
KR100255987B1 (ko) 특별한신호처리기없이확대화상을표시하도록하는액정디스플레이장치의구동회로
JP3593715B2 (ja) 映像表示装置
JP2004184457A (ja) 画像処理装置及び画像表示装置
JP2004252009A (ja) 表示制御方法、表示制御装置及び表示装置
JPH04349492A (ja) マルチ映像表示システム
JP2006184619A (ja) 映像表示装置
JPH08171364A (ja) 液晶駆動装置
JP2005292414A (ja) 画像出画制御装置
JP2000341585A (ja) 画像メモリ機能付き映像装置
JPH11288257A (ja) 圧縮表示方法及びその装置
JP3543657B2 (ja) 電子ズーム回路
JP4212212B2 (ja) 画像信号処理装置
JP2718306B2 (ja) テレビジョン受像機
JP3883248B2 (ja) 画素数変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees