JP2000324337A - 画像拡大縮小装置 - Google Patents
画像拡大縮小装置Info
- Publication number
- JP2000324337A JP2000324337A JP11128425A JP12842599A JP2000324337A JP 2000324337 A JP2000324337 A JP 2000324337A JP 11128425 A JP11128425 A JP 11128425A JP 12842599 A JP12842599 A JP 12842599A JP 2000324337 A JP2000324337 A JP 2000324337A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image
- divided image
- pixel data
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 41
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformation in the plane of the image
- G06T3/40—Scaling the whole image or part thereof
- G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
Abstract
(57)【要約】
【課題】 分割画像を拡大もしくは縮小するに際し、分
割画像の境界部で画像が歪むことなく、品位のよい画像
を表示することができる画像拡大縮小装置を提供する。 【解決手段】 画素密度変換器３ａ〜３ｄは、分割画像
信号Ａ〜Ｄを画素密度変換する。画素メモリ５ｂｐ，５
ｄｐａ，５ｄｐｃ及びラインメモリ５ｃｌ，５ｄｌは、
自己の分割画像とこれに隣接する他の分割画像との自己
の分割画像側の境界部近傍にて補間画素データを生成す
るため、他の分割画像側の境界部近傍の画素データを保
存する。画素密度変換器３ａ〜３ｃは、自己の分割画像
の画素データと画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃ
及びラインメモリ５ｃｌ，５ｄｌによって保存した画素
データとを用いて、自己の分割画像を画素密度変換す
る。
割画像の境界部で画像が歪むことなく、品位のよい画像
を表示することができる画像拡大縮小装置を提供する。 【解決手段】 画素密度変換器３ａ〜３ｄは、分割画像
信号Ａ〜Ｄを画素密度変換する。画素メモリ５ｂｐ，５
ｄｐａ，５ｄｐｃ及びラインメモリ５ｃｌ，５ｄｌは、
自己の分割画像とこれに隣接する他の分割画像との自己
の分割画像側の境界部近傍にて補間画素データを生成す
るため、他の分割画像側の境界部近傍の画素データを保
存する。画素密度変換器３ａ〜３ｃは、自己の分割画像
の画素データと画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃ
及びラインメモリ５ｃｌ，５ｄｌによって保存した画素
データとを用いて、自己の分割画像を画素密度変換す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、画像拡大縮小装置
に係り、特に、１つの画像を複数に分割した分割画像を
複数の表示装置で表示して、複数の表示装置全体でその
１つの画像を表示する際に用いて好適な画像拡大縮小装
置に関する。
に係り、特に、１つの画像を複数に分割した分割画像を
複数の表示装置で表示して、複数の表示装置全体でその
１つの画像を表示する際に用いて好適な画像拡大縮小装
置に関する。
【０００２】
【従来の技術】１つの画像を複数に分割し、その分割画
像それぞれを表示装置で表示して、複数の表示装置全体
でその１つの画像を表示するマルチスクリーンと称され
る技術がある。この種の技術は、パーソナルコンピュー
タのマルチディスプレイという機能でも知られている。
図５は、１つの画像を４つの表示装置で分割して表示す
るマルチスクリーンの一例を示す図であり、楕円を４つ
の表示装置４ａ〜４ｄで表示した場合を示している。な
お、表示装置４ａ〜４ｄは、陰極線管表示装置，投写型
表示装置，平面型表示装置等の任意の表示装置である。
像それぞれを表示装置で表示して、複数の表示装置全体
でその１つの画像を表示するマルチスクリーンと称され
る技術がある。この種の技術は、パーソナルコンピュー
タのマルチディスプレイという機能でも知られている。
図５は、１つの画像を４つの表示装置で分割して表示す
るマルチスクリーンの一例を示す図であり、楕円を４つ
の表示装置４ａ〜４ｄで表示した場合を示している。な
お、表示装置４ａ〜４ｄは、陰極線管表示装置，投写型
表示装置，平面型表示装置等の任意の表示装置である。
【０００３】
【発明が解決しようとする課題】このようなマルチスク
リーンにおいて、表示装置４ａ〜４ｄ全体で表示する画
像（図５の例では楕円）を拡大もしくは縮小するため、
表示装置４ａ〜４ｄそれぞれで表示する分割画像を拡大
もしくは縮小する場合がある。画像を拡大もしくは縮小
する場合には、よく知られた画素密度変換器を用いる。
画素密度変換器は、画像を拡大もしくは縮小するに際し
て、隣接する画素、即ち、補間すべき画素の左右や上下
の画素を用いて、新たな画素を生成する。
リーンにおいて、表示装置４ａ〜４ｄ全体で表示する画
像（図５の例では楕円）を拡大もしくは縮小するため、
表示装置４ａ〜４ｄそれぞれで表示する分割画像を拡大
もしくは縮小する場合がある。画像を拡大もしくは縮小
する場合には、よく知られた画素密度変換器を用いる。
画素密度変換器は、画像を拡大もしくは縮小するに際し
て、隣接する画素、即ち、補間すべき画素の左右や上下
の画素を用いて、新たな画素を生成する。
【０００４】しかしながら、画素密度変換器を用いて分
割画像を拡大もしくは縮小する場合、分割画像の境界部
では、本来画素を補間するのに必要な左右や上下の画素
が存在しないことがある。換言すれば、本来画素を補間
するのに必要な画素データは、他の表示装置へと供給さ
れているため、その画素データを用いることができな
い。従って、従来の画像拡大縮小装置では、分割画像を
拡大縮小すると、分割画像の境界部で歪んだ画像とな
り、画像の品位を著しく損なってしまうという問題点が
あった。
割画像を拡大もしくは縮小する場合、分割画像の境界部
では、本来画素を補間するのに必要な左右や上下の画素
が存在しないことがある。換言すれば、本来画素を補間
するのに必要な画素データは、他の表示装置へと供給さ
れているため、その画素データを用いることができな
い。従って、従来の画像拡大縮小装置では、分割画像を
拡大縮小すると、分割画像の境界部で歪んだ画像とな
り、画像の品位を著しく損なってしまうという問題点が
あった。
【０００５】本発明はこのような問題点に鑑みなされた
ものであり、分割画像を拡大もしくは縮小するに際し、
分割画像の境界部で画像が歪むことなく、品位のよい画
像を表示することができる画像拡大縮小装置を提供する
ことを目的とする。
ものであり、分割画像を拡大もしくは縮小するに際し、
分割画像の境界部で画像が歪むことなく、品位のよい画
像を表示することができる画像拡大縮小装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、１つの画像を複数に分割
した分割画像を複数の表示装置で表示し、その複数の表
示装置全体で前記１つの画像を表示するに際し、前記分
割画像それぞれを画素密度変換する画素密度変換器（３
ａ〜３ｄ，１３ａ〜１３ｄ，２３ａ〜２３ｄ）を備えた
画像拡大縮小装置において、前記画素密度変換器によっ
て画素密度変換の対象とされている自己の分割画像を画
素密度変換するに際し、前記自己の分割画像とこれに隣
接する他の分割画像との前記自己の分割画像側の境界部
近傍にて補間画素データを生成するため、前記他の分割
画像側の境界部近傍の画素データを保存する保存手段
（５ｂｐ，５ｄｐａ，５ｄｐｃ，５ｃｌ，５ｄｌ）を有
し、前記画素密度変換器は、前記自己の分割画像の画素
データと前記保存手段によって保存した画素データとを
用いて、前記自己の分割画像を画素密度変換するよう構
成したことを特徴とする画像拡大縮小装置を提供するも
のである。
の技術の課題を解決するため、１つの画像を複数に分割
した分割画像を複数の表示装置で表示し、その複数の表
示装置全体で前記１つの画像を表示するに際し、前記分
割画像それぞれを画素密度変換する画素密度変換器（３
ａ〜３ｄ，１３ａ〜１３ｄ，２３ａ〜２３ｄ）を備えた
画像拡大縮小装置において、前記画素密度変換器によっ
て画素密度変換の対象とされている自己の分割画像を画
素密度変換するに際し、前記自己の分割画像とこれに隣
接する他の分割画像との前記自己の分割画像側の境界部
近傍にて補間画素データを生成するため、前記他の分割
画像側の境界部近傍の画素データを保存する保存手段
（５ｂｐ，５ｄｐａ，５ｄｐｃ，５ｃｌ，５ｄｌ）を有
し、前記画素密度変換器は、前記自己の分割画像の画素
データと前記保存手段によって保存した画素データとを
用いて、前記自己の分割画像を画素密度変換するよう構
成したことを特徴とする画像拡大縮小装置を提供するも
のである。
【０００７】
【発明の実施の形態】以下、本発明の画像拡大縮小装置
について、添付図面を参照して説明する。図１は本発明
の画像拡大縮小装置の第１実施例を示すブロック図、図
２は本発明の画像拡大縮小装置の第２実施例を示すブロ
ック図、図３は本発明の画像拡大縮小装置の第３実施例
を示すブロック図、図４は本発明の画像拡大縮小装置の
動作を説明するための図である。
について、添付図面を参照して説明する。図１は本発明
の画像拡大縮小装置の第１実施例を示すブロック図、図
２は本発明の画像拡大縮小装置の第２実施例を示すブロ
ック図、図３は本発明の画像拡大縮小装置の第３実施例
を示すブロック図、図４は本発明の画像拡大縮小装置の
動作を説明するための図である。
【０００８】＜第１実施例＞本実施例では、図５と同
様、１つの画像を４つに分割して表示する場合について
示す。図１において、映像信号発生器の一例であるビデ
オカード２ａ〜２ｄは、それぞれ、ＣＰＵ１ａ〜１ｄに
よる制御によって、分割画像信号Ａ〜Ｄを発生する。ビ
デオカード２ａ〜２ｄには共通の同期信号が供給され、
ビデオカード２ａ〜２ｄは全て同期化されている。な
お、後段の画素密度変換器３ａ〜３ｄや表示装置４ａ〜
４ｄも全て同期化されている。
様、１つの画像を４つに分割して表示する場合について
示す。図１において、映像信号発生器の一例であるビデ
オカード２ａ〜２ｄは、それぞれ、ＣＰＵ１ａ〜１ｄに
よる制御によって、分割画像信号Ａ〜Ｄを発生する。ビ
デオカード２ａ〜２ｄには共通の同期信号が供給され、
ビデオカード２ａ〜２ｄは全て同期化されている。な
お、後段の画素密度変換器３ａ〜３ｄや表示装置４ａ〜
４ｄも全て同期化されている。
【０００９】ビデオカード２ａ〜２ｄより出力された分
割画像信号Ａ〜Ｄは、それぞれ、表示装置４ａ〜４ｄで
表示される分割画像に対応している。ビデオカード２ａ
〜２ｄより出力された分割画像信号Ａ〜Ｄは、それぞ
れ、画素密度変換器３ａ〜３ｄに入力され、画素密度が
変換されることによって、拡大もしくは縮小される。画
素密度変換器３ａ〜３ｄより出力された画素密度変換後
の分割画像信号は、それぞれ、表示装置４ａ〜４ｄに入
力されて表示される。なお、表示装置４ａ〜４ｄは、陰
極線管表示装置，投写型表示装置，平面型表示装置等の
任意の表示装置である。
割画像信号Ａ〜Ｄは、それぞれ、表示装置４ａ〜４ｄで
表示される分割画像に対応している。ビデオカード２ａ
〜２ｄより出力された分割画像信号Ａ〜Ｄは、それぞ
れ、画素密度変換器３ａ〜３ｄに入力され、画素密度が
変換されることによって、拡大もしくは縮小される。画
素密度変換器３ａ〜３ｄより出力された画素密度変換後
の分割画像信号は、それぞれ、表示装置４ａ〜４ｄに入
力されて表示される。なお、表示装置４ａ〜４ｄは、陰
極線管表示装置，投写型表示装置，平面型表示装置等の
任意の表示装置である。
【００１０】画素密度変換器３ａ〜３ｄが入力された分
割画像信号Ａ〜Ｄを拡大縮小するに際し、分割画像の境
界部で歪んだ画像となることを防止するため、本発明で
は、画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとラインメ
モリ５ｃｌ，５ｄｌ及び制御部６を備えている。画素メ
モリ５ｂｐ，５ｄｐａ，５ｄｐｃとラインメモリ５ｃ
ｌ，５ｄｌ及び制御部６の動作を説明する前に、図４を
用いて分割画像の境界部で歪んだ画像となることを防止
するための原理について説明する。なお、図４の例で
は、画素密度変換器３ａ〜３ｄが直線補間（バイリニア
補間）によって分割画像信号Ａ〜Ｄを拡大縮小する場合
について示している。
割画像信号Ａ〜Ｄを拡大縮小するに際し、分割画像の境
界部で歪んだ画像となることを防止するため、本発明で
は、画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとラインメ
モリ５ｃｌ，５ｄｌ及び制御部６を備えている。画素メ
モリ５ｂｐ，５ｄｐａ，５ｄｐｃとラインメモリ５ｃ
ｌ，５ｄｌ及び制御部６の動作を説明する前に、図４を
用いて分割画像の境界部で歪んだ画像となることを防止
するための原理について説明する。なお、図４の例で
は、画素密度変換器３ａ〜３ｄが直線補間（バイリニア
補間）によって分割画像信号Ａ〜Ｄを拡大縮小する場合
について示している。
【００１１】図４において、（Ａ）は、画素密度変換器
３ａ〜３ｄそれぞれで画素密度変換する分割画像信号Ａ
〜Ｄの画素データを示している。なお、ここでは簡略化
のため、分割画像信号Ａ〜Ｄの画素データを４行４列と
して図示しているが、実際にはさらに多くの画素データ
よりなる。分割画像信号Ａ〜Ｄは、ｍ行ｎ列の画素デー
タよりなり、それぞれの画素データをａ00〜ａmn，ｂ00
〜ｂmn，ｃ00〜ｃmn，ｄ00〜ｄmnと称することとする。
図４において、（Ｂ）は、画素密度変換器３ａ〜３ｄ
が、分割画像の境界部で歪んだ画像となることなく画素
密度変換するために必要な分割画像信号Ａ′〜Ｄ′の画
素データの一例を示している。
３ａ〜３ｄそれぞれで画素密度変換する分割画像信号Ａ
〜Ｄの画素データを示している。なお、ここでは簡略化
のため、分割画像信号Ａ〜Ｄの画素データを４行４列と
して図示しているが、実際にはさらに多くの画素データ
よりなる。分割画像信号Ａ〜Ｄは、ｍ行ｎ列の画素デー
タよりなり、それぞれの画素データをａ00〜ａmn，ｂ00
〜ｂmn，ｃ00〜ｃmn，ｄ00〜ｄmnと称することとする。
図４において、（Ｂ）は、画素密度変換器３ａ〜３ｄ
が、分割画像の境界部で歪んだ画像となることなく画素
密度変換するために必要な分割画像信号Ａ′〜Ｄ′の画
素データの一例を示している。
【００１２】分割画像信号Ａ′〜Ｄ′について順に説明
する。まず、分割画像信号Ａを境界部で歪なく画素密度
変換するには、破線で囲んだ分割画像信号Ａの画素デー
タに加えて、右側の分割画像信号Ｂにおける第１列目の
画素データｂ00〜ｂm0と、下側の分割画像信号Ｃにおけ
る第１行目の画素データｃ00〜ｃ0nと、右下の分割画像
信号Ｄにおける第１行第１列の画素データｄ00が必要と
なる。分割画像信号Ｂを境界部で歪なく画素密度変換す
るには、破線で囲んだ分割画像信号Ｂの画素データに加
えて、下側の分割画像信号Ｄにおける第１行目の画素デ
ータｄ00〜ｄ0nが必要となる。分割画像信号Ｃを境界部
で歪なく画素密度変換するには、破線で囲んだ分割画像
信号Ｃの画素データに加えて、右側の分割画像信号Ｄに
おける第１列目の画素データｄ00〜ｄm0が必要となる。
分割画像信号Ｄはそのまま分割画像信号Ｄ′となる。
する。まず、分割画像信号Ａを境界部で歪なく画素密度
変換するには、破線で囲んだ分割画像信号Ａの画素デー
タに加えて、右側の分割画像信号Ｂにおける第１列目の
画素データｂ00〜ｂm0と、下側の分割画像信号Ｃにおけ
る第１行目の画素データｃ00〜ｃ0nと、右下の分割画像
信号Ｄにおける第１行第１列の画素データｄ00が必要と
なる。分割画像信号Ｂを境界部で歪なく画素密度変換す
るには、破線で囲んだ分割画像信号Ｂの画素データに加
えて、下側の分割画像信号Ｄにおける第１行目の画素デ
ータｄ00〜ｄ0nが必要となる。分割画像信号Ｃを境界部
で歪なく画素密度変換するには、破線で囲んだ分割画像
信号Ｃの画素データに加えて、右側の分割画像信号Ｄに
おける第１列目の画素データｄ00〜ｄm0が必要となる。
分割画像信号Ｄはそのまま分割画像信号Ｄ′となる。
【００１３】このように、分割画像信号Ａ〜Ｄを画素密
度変換器３ａ〜３ｄによって境界部で歪なく画素密度変
換するには、隣接する分割画像信号における左右，上
下，斜め方向の画素データを部分的に共用することが必
要である。なお、画素データの共用の仕方は、図４に限
定されることはなく、種々の態様を取り得る。前述の画
素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとラインメモリ５
ｃｌ，５ｄｌは、このように画素データを共用するため
に必要なものであり、制御部６は、共用する画素データ
を画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃやラインメモ
リ５ｃｌ，５ｄｌに書き込んだり読み出したりする制御
を行うためのものである。
度変換器３ａ〜３ｄによって境界部で歪なく画素密度変
換するには、隣接する分割画像信号における左右，上
下，斜め方向の画素データを部分的に共用することが必
要である。なお、画素データの共用の仕方は、図４に限
定されることはなく、種々の態様を取り得る。前述の画
素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとラインメモリ５
ｃｌ，５ｄｌは、このように画素データを共用するため
に必要なものであり、制御部６は、共用する画素データ
を画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃやラインメモ
リ５ｃｌ，５ｄｌに書き込んだり読み出したりする制御
を行うためのものである。
【００１４】ここで再び図１に戻り、画素メモリ５ｂｐ
は、分割画像信号Ａを画素密度変換するに際し、分割画
像信号Ｂにおける第１列目の画素データｂ00〜ｂm0を順
次保存して画素密度変換器３ａに順次入力する。画素メ
モリ５ｂｐは、１つの画素データ（例えば、ｂ00）を保
存したら、次の行における画素データ（ｂ10）が入力さ
れて更新されるまではその画素データ（ｂ00）を保持す
る。ラインメモリ５ｃｌは、分割画像信号Ａを画素密度
変換するに際し、分割画像信号Ｃにおける第１行目の画
素データｃ00〜ｃ0nを保存して画素密度変換器３ａに入
力する。また、画素メモリ５ｄｐａは、分割画像信号Ａ
を画素密度変換するに際し、分割画像信号Ｄにおける第
１行第１列の画素データｄ00を保存して画素密度変換器
３ａに入力する。
は、分割画像信号Ａを画素密度変換するに際し、分割画
像信号Ｂにおける第１列目の画素データｂ00〜ｂm0を順
次保存して画素密度変換器３ａに順次入力する。画素メ
モリ５ｂｐは、１つの画素データ（例えば、ｂ00）を保
存したら、次の行における画素データ（ｂ10）が入力さ
れて更新されるまではその画素データ（ｂ00）を保持す
る。ラインメモリ５ｃｌは、分割画像信号Ａを画素密度
変換するに際し、分割画像信号Ｃにおける第１行目の画
素データｃ00〜ｃ0nを保存して画素密度変換器３ａに入
力する。また、画素メモリ５ｄｐａは、分割画像信号Ａ
を画素密度変換するに際し、分割画像信号Ｄにおける第
１行第１列の画素データｄ00を保存して画素密度変換器
３ａに入力する。
【００１５】さらに、画素メモリ５ｄｐｃは、分割画像
信号Ｃを画素密度変換するに際し、分割画像信号Ｄにお
ける第１列目の画素データｄ00〜ｄm0を順次保存して画
素密度変換器３ｃに順次入力する。ラインメモリ５ｄｌ
は、分割画像信号Ｂを画素密度変換するに際し、分割画
像信号Ｄにおける第１行目の画素データｄ00〜ｄ0nを保
存して画素密度変換器３ｂに入力する。以上によって、
画素密度変換器３ａ〜３ｄは、境界部で歪なく画素密度
変換するために必要な図４（Ｂ）に示す分割画像信号
Ａ′〜Ｄ′を得ることができる。画素密度変換器３ａ〜
３ｄは、分割画像信号Ａ′〜Ｄ′を用いて画素密度変換
するので、拡大縮小された分割画像は歪なく品位のよい
映像となる。なお、画素密度変換器３ａ〜３ｄの具体的
構成や動作はよく知られているので、ここではその説明
を省略する。
信号Ｃを画素密度変換するに際し、分割画像信号Ｄにお
ける第１列目の画素データｄ00〜ｄm0を順次保存して画
素密度変換器３ｃに順次入力する。ラインメモリ５ｄｌ
は、分割画像信号Ｂを画素密度変換するに際し、分割画
像信号Ｄにおける第１行目の画素データｄ00〜ｄ0nを保
存して画素密度変換器３ｂに入力する。以上によって、
画素密度変換器３ａ〜３ｄは、境界部で歪なく画素密度
変換するために必要な図４（Ｂ）に示す分割画像信号
Ａ′〜Ｄ′を得ることができる。画素密度変換器３ａ〜
３ｄは、分割画像信号Ａ′〜Ｄ′を用いて画素密度変換
するので、拡大縮小された分割画像は歪なく品位のよい
映像となる。なお、画素密度変換器３ａ〜３ｄの具体的
構成や動作はよく知られているので、ここではその説明
を省略する。
【００１６】ところで、画素密度変換器３ａ〜３ｄによ
って分割画像信号Ａ〜Ｄを拡大縮小した分割画像は、分
割画像信号ＡとＢ，ＣとＤ，ＡとＣ，ＢとＤの境界にお
いて、画素データの位相の連続性が保たれていることが
必要である。分割画像信号Ａにおける補間画素データの
行及び列の開始位置は、原画素データと同一となるが、
分割画像信号Ｂ〜Ｄにおける補間画素データの行もしく
は列の開始位置は、原画素データと同一となるとは限ら
ない。従って、画素密度変換器３ｂ〜３ｄは、補間画素
データの行もしくは列の開始位相を外部より任意に制御
可能なものとする。
って分割画像信号Ａ〜Ｄを拡大縮小した分割画像は、分
割画像信号ＡとＢ，ＣとＤ，ＡとＣ，ＢとＤの境界にお
いて、画素データの位相の連続性が保たれていることが
必要である。分割画像信号Ａにおける補間画素データの
行及び列の開始位置は、原画素データと同一となるが、
分割画像信号Ｂ〜Ｄにおける補間画素データの行もしく
は列の開始位置は、原画素データと同一となるとは限ら
ない。従って、画素密度変換器３ｂ〜３ｄは、補間画素
データの行もしくは列の開始位相を外部より任意に制御
可能なものとする。
【００１７】＜第２実施例＞図２に示す第２実施例は、
基本的には第１実施例と同一である。第２実施例は、図
１中の画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとライン
メモリ５ｃｌ，５ｄｌ及び制御部６を、画素密度変換器
３ａ〜３ｄ（厳密には、３ａ〜３ｃ）内に設けて、画素
密度変換器１３ａ〜１３ｄとしたものである。画素密度
変換器１３ａは、画素メモリ５ｂｐ，５ｄｐａとライン
メモリ５ｃｌを備え、画素密度変換器１３ｂは、ライン
メモリ５ｄｌを備え、画素密度変換器１３ｃは、画素メ
モリ５ｄｐｃを備える。制御部６は、画素密度変換器１
３ａ〜１３ｃ内にそれぞれ別個に設けてもよいし、画素
密度変換器１３ａ〜１３ｃとは別に共通のものを設けて
もよい。
基本的には第１実施例と同一である。第２実施例は、図
１中の画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとライン
メモリ５ｃｌ，５ｄｌ及び制御部６を、画素密度変換器
３ａ〜３ｄ（厳密には、３ａ〜３ｃ）内に設けて、画素
密度変換器１３ａ〜１３ｄとしたものである。画素密度
変換器１３ａは、画素メモリ５ｂｐ，５ｄｐａとライン
メモリ５ｃｌを備え、画素密度変換器１３ｂは、ライン
メモリ５ｄｌを備え、画素密度変換器１３ｃは、画素メ
モリ５ｄｐｃを備える。制御部６は、画素密度変換器１
３ａ〜１３ｃ内にそれぞれ別個に設けてもよいし、画素
密度変換器１３ａ〜１３ｃとは別に共通のものを設けて
もよい。
【００１８】＜第３実施例＞図３に示す第３実施例も、
基本的には第１実施例と同一である。第３実施例も、図
１中の画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとライン
メモリ５ｃｌ，５ｄｌ及び制御部６を、画素密度変換器
３ａ〜３ｄ（厳密には、３ｂ〜３ｄ）内に設けて、画素
密度変換器２３ａ〜２３ｄとしたものである。画素密度
変換器２３ｂは、画素メモリ５ｂｐを備え、画素密度変
換器２３ｃは、ラインメモリ５ｃｌを備え、画素密度変
換器２３ｄは、画素メモリ５ｄｐａ，５ｄｐｃとライン
メモリ５ｄｌを備える。これらの画素メモリ５ｂｐ，５
ｄｐａ，５ｄｐｃとラインメモリ５ｃｌ，５ｄｌより画
素密度変換器２３ｂ〜２３ｄに対して、保存した画素デ
ータを供給する。制御部６は、画素密度変換器２３ｂ〜
１３ｄ内にそれぞれ別個に設けてもよいし、画素密度変
換器２３ｂ〜１３ｄとは別に共通のものを設けてもよ
い。
基本的には第１実施例と同一である。第３実施例も、図
１中の画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとライン
メモリ５ｃｌ，５ｄｌ及び制御部６を、画素密度変換器
３ａ〜３ｄ（厳密には、３ｂ〜３ｄ）内に設けて、画素
密度変換器２３ａ〜２３ｄとしたものである。画素密度
変換器２３ｂは、画素メモリ５ｂｐを備え、画素密度変
換器２３ｃは、ラインメモリ５ｃｌを備え、画素密度変
換器２３ｄは、画素メモリ５ｄｐａ，５ｄｐｃとライン
メモリ５ｄｌを備える。これらの画素メモリ５ｂｐ，５
ｄｐａ，５ｄｐｃとラインメモリ５ｃｌ，５ｄｌより画
素密度変換器２３ｂ〜２３ｄに対して、保存した画素デ
ータを供給する。制御部６は、画素密度変換器２３ｂ〜
１３ｄ内にそれぞれ別個に設けてもよいし、画素密度変
換器２３ｂ〜１３ｄとは別に共通のものを設けてもよ
い。
【００１９】以上説明した本実施例では、画素密度変換
器３ａ〜３ｄ，１３ａ〜１３ｄ，２３ａ〜２３ｄが直線
補間によって分割画像信号Ａ〜Ｄを拡大縮小する場合を
示したが、さらに複雑な補間方法（高次フィルタ）を用
いて分割画像信号Ａ〜Ｄを拡大縮小してもよい。この場
合には、画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとライ
ンメモリ５ｃｌ，５ｄｌを複数系統にして、１ラインで
２画素分もしくはそれ以上の画素データや２ライン分も
しくはそれ以上のラインの画素データを保存する等の変
更が必要になったり、補間開始位置を変更する必要が生
じたりする場合もあるが、基本的動作は同一である。
器３ａ〜３ｄ，１３ａ〜１３ｄ，２３ａ〜２３ｄが直線
補間によって分割画像信号Ａ〜Ｄを拡大縮小する場合を
示したが、さらに複雑な補間方法（高次フィルタ）を用
いて分割画像信号Ａ〜Ｄを拡大縮小してもよい。この場
合には、画素メモリ５ｂｐ，５ｄｐａ，５ｄｐｃとライ
ンメモリ５ｃｌ，５ｄｌを複数系統にして、１ラインで
２画素分もしくはそれ以上の画素データや２ライン分も
しくはそれ以上のラインの画素データを保存する等の変
更が必要になったり、補間開始位置を変更する必要が生
じたりする場合もあるが、基本的動作は同一である。
【００２０】即ち、画素密度変換器３ａ〜３ｄ，１３ａ
〜１３ｄ，２３ａ〜２３ｄによって画素密度変換の対象
とされている自己の分割画像を画素密度変換するに際
し、自己の分割画像とこれに隣接する他の分割画像との
自己の分割画像側の境界部近傍にて補間画素データを生
成するため、他の分割画像側の境界部近傍の画素データ
を保存する保存手段（画素メモリ５ｂｐ，５ｄｐａ，５
ｄｐｃとラインメモリ５ｃｌ，５ｄｌ等）を設ければよ
い。そして、画素密度変換器３ａ〜３ｄ，１３ａ〜１３
ｄ，２３ａ〜２３ｄは、自己の分割画像の画素データと
その保存手段によって保存した画素データとを用いて、
自己の分割画像を画素密度変換するよう構成すればよ
い。
〜１３ｄ，２３ａ〜２３ｄによって画素密度変換の対象
とされている自己の分割画像を画素密度変換するに際
し、自己の分割画像とこれに隣接する他の分割画像との
自己の分割画像側の境界部近傍にて補間画素データを生
成するため、他の分割画像側の境界部近傍の画素データ
を保存する保存手段（画素メモリ５ｂｐ，５ｄｐａ，５
ｄｐｃとラインメモリ５ｃｌ，５ｄｌ等）を設ければよ
い。そして、画素密度変換器３ａ〜３ｄ，１３ａ〜１３
ｄ，２３ａ〜２３ｄは、自己の分割画像の画素データと
その保存手段によって保存した画素データとを用いて、
自己の分割画像を画素密度変換するよう構成すればよ
い。
【００２１】
【発明の効果】以上詳細に説明したように、本発明の画
像拡大縮小装置は、画素密度変換器によって画素密度変
換の対象とされている自己の分割画像を画素密度変換す
るに際し、自己の分割画像とこれに隣接する他の分割画
像との自己の分割画像側の境界部近傍にて補間画素デー
タを生成するため、他の分割画像側の境界部近傍の画素
データを保存する保存手段を有し、画素密度変換器は、
自己の分割画像の画素データと保存手段によって保存し
た画素データとを用いて、自己の分割画像を画素密度変
換するよう構成したので、分割画像の境界部で画像が歪
むことなく、品位のよい画像を表示することができる。
像拡大縮小装置は、画素密度変換器によって画素密度変
換の対象とされている自己の分割画像を画素密度変換す
るに際し、自己の分割画像とこれに隣接する他の分割画
像との自己の分割画像側の境界部近傍にて補間画素デー
タを生成するため、他の分割画像側の境界部近傍の画素
データを保存する保存手段を有し、画素密度変換器は、
自己の分割画像の画素データと保存手段によって保存し
た画素データとを用いて、自己の分割画像を画素密度変
換するよう構成したので、分割画像の境界部で画像が歪
むことなく、品位のよい画像を表示することができる。
【図１】本発明の第１実施例を示すブロック図である。
【図２】本発明の第２実施例を示すブロック図である。
【図３】本発明の第３実施例を示すブロック図である。
【図４】本発明の動作を説明するための図である。
【図５】１つの画像を４つの表示装置で分割して表示す
るマルチスクリーンの一例を示す図である。
るマルチスクリーンの一例を示す図である。
１ａ〜１ｄ ＣＰＵ ２ａ〜２ｄ ビデオカード（映像信号発生器） ３ａ〜３ｄ，１３ａ〜１３ｄ，２３ａ〜２３ｄ 画素密
度変換器 ４ａ〜４ｄ 表示装置 ５ｂｐ，５ｄｐａ，５ｄｐｃ 画素メモリ（保存手段） ５ｃｌ，５ｄｌ ラインメモリ（保存手段）
度変換器 ４ａ〜４ｄ 表示装置 ５ｂｐ，５ｄｐａ，５ｄｐｃ 画素メモリ（保存手段） ５ｃｌ，５ｄｌ ラインメモリ（保存手段）
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/262 Ｇ０９Ｇ 5/36 ５２０Ｄ Ｆターム(参考） 5B057 CA12 CA16 CB12 CB16 CD05 CD06 CH11 DA08 DA16 5C023 AA02 AA14 AA38 DA04 DA08 5C076 AA19 AA21 AA22 AA36 BA06 BB04 5C082 BA12 BA35 BA41 BD07 CA21 CA22 CA33 CA34 CA81 CB01 MM10
Claims (3)
- 【請求項１】１つの画像を複数に分割した分割画像を複
数の表示装置で表示し、その複数の表示装置全体で前記
１つの画像を表示するに際し、前記分割画像それぞれを
画素密度変換する画素密度変換器を備えた画像拡大縮小
装置において、 前記画素密度変換器によって画素密度変換の対象とされ
ている自己の分割画像を画素密度変換するに際し、前記
自己の分割画像とこれに隣接する他の分割画像との前記
自己の分割画像側の境界部近傍にて補間画素データを生
成するため、前記他の分割画像側の境界部近傍の画素デ
ータを保存する保存手段を有し、 前記画素密度変換器は、前記自己の分割画像の画素デー
タと前記保存手段によって保存した画素データとを用い
て、前記自己の分割画像を画素密度変換するよう構成し
たことを特徴とする画像拡大縮小装置。 - 【請求項２】前記保存手段は、前記自己の分割画像の左
右方向に位置する他の分割画像の境界部近傍における１
ラインで少なくとも１画素の画素データを保存する画素
メモリと、前記自己の分割画像の上下方向に位置する他
の分割画像の境界部近傍における少なくとも１ライン分
の画素データを保存するラインメモリと、前記自己の分
割画像の斜め方向に位置する他の分割画像の境界部近傍
における少なくとも１画素の画素データを保存する画素
メモリとを備えることを特徴とする請求項１記載の画像
拡大縮小装置。 - 【請求項３】前記画素密度変換器は、補間画素データの
開始位相を任意に設定可能とされていることを特徴とす
る請求項１または２に記載の画像拡大縮小装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128425A JP2000324337A (ja) | 1999-05-10 | 1999-05-10 | 画像拡大縮小装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11128425A JP2000324337A (ja) | 1999-05-10 | 1999-05-10 | 画像拡大縮小装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000324337A true JP2000324337A (ja) | 2000-11-24 |
Family
ID=14984448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11128425A Pending JP2000324337A (ja) | 1999-05-10 | 1999-05-10 | 画像拡大縮小装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000324337A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247593A (ja) * | 2001-02-16 | 2002-08-30 | Olympus Optical Co Ltd | 画像処理装置 |
| JP2007108447A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 画像表示システム、表示装置、画像再合成装置、画像再合成方法及びプログラム |
| JP2009216954A (ja) * | 2008-03-10 | 2009-09-24 | Sony Corp | 映像信号処理装置、映像信号処理方法およびコンピュータプログラム |
| CN104396227A (zh) * | 2012-06-01 | 2015-03-04 | 富士胶片株式会社 | 摄像装置 |
| JP2015184668A (ja) * | 2014-03-26 | 2015-10-22 | キヤノン株式会社 | 画像出力装置、画像表示装置、画像表示モジュール、及び、それらの制御方法 |
| JP2016004159A (ja) * | 2014-06-17 | 2016-01-12 | キヤノン株式会社 | 画像表示装置、画像表示装置の制御方法、及び、プログラム |
| JP2016143006A (ja) * | 2015-02-04 | 2016-08-08 | シナプティクス・ディスプレイ・デバイス合同会社 | 表示装置、表示パネルドライバ、表示パネルの駆動方法 |
| JP2022505303A (ja) * | 2018-10-18 | 2022-01-14 | ソニーグループ株式会社 | Ｍｌベースのアップスケーリングのためのフレーム処理 |
-
1999
- 1999-05-10 JP JP11128425A patent/JP2000324337A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247593A (ja) * | 2001-02-16 | 2002-08-30 | Olympus Optical Co Ltd | 画像処理装置 |
| JP2007108447A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 画像表示システム、表示装置、画像再合成装置、画像再合成方法及びプログラム |
| US7965311B2 (en) | 2005-10-13 | 2011-06-21 | Sony Corporation | Apparatus and recording medium for patching divisional images to form a re-synthesized image |
| JP2009216954A (ja) * | 2008-03-10 | 2009-09-24 | Sony Corp | 映像信号処理装置、映像信号処理方法およびコンピュータプログラム |
| CN104396227A (zh) * | 2012-06-01 | 2015-03-04 | 富士胶片株式会社 | 摄像装置 |
| CN104396227B (zh) * | 2012-06-01 | 2016-10-12 | 富士胶片株式会社 | 摄像装置 |
| JP2015184668A (ja) * | 2014-03-26 | 2015-10-22 | キヤノン株式会社 | 画像出力装置、画像表示装置、画像表示モジュール、及び、それらの制御方法 |
| JP2016004159A (ja) * | 2014-06-17 | 2016-01-12 | キヤノン株式会社 | 画像表示装置、画像表示装置の制御方法、及び、プログラム |
| JP2016143006A (ja) * | 2015-02-04 | 2016-08-08 | シナプティクス・ディスプレイ・デバイス合同会社 | 表示装置、表示パネルドライバ、表示パネルの駆動方法 |
| JP2022505303A (ja) * | 2018-10-18 | 2022-01-14 | ソニーグループ株式会社 | Ｍｌベースのアップスケーリングのためのフレーム処理 |
| US11533413B2 (en) | 2018-10-18 | 2022-12-20 | Sony Group Corporation | Enhanced color reproduction for upscaling |
| JP7416774B2 (ja) | 2018-10-18 | 2024-01-17 | ソニーグループ株式会社 | Ｍｌベースのアップスケーリングのためのフレーム処理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1825457B1 (en) | Method and apparatus for processing video image signals | |
| JP2007271908A (ja) | マルチ画像生成装置 | |
| US20060203002A1 (en) | Display controller enabling superposed display | |
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| JP2010081024A (ja) | 画像補間処理装置 | |
| JPH10333669A (ja) | 画像メモリ制御装置 | |
| JP2000311241A (ja) | 画像処理装置 | |
| JP4746912B2 (ja) | 画像信号処理回路および画像表示装置 | |
| JP2007286082A (ja) | 描画処理装置 | |
| JPH104529A (ja) | 画像表示装置 | |
| JP2002182639A (ja) | 画像処理装置 | |
| JP2000122594A (ja) | 画像表示方法と画像表示装置 | |
| JP2001155673A (ja) | 走査型電子顕微鏡 | |
| JPH03236097A (ja) | 画像表示方法および装置 | |
| JP2001109442A (ja) | 映像信号処理回路 | |
| JP2601138B2 (ja) | ビデオ表示装置 | |
| JP2004252009A (ja) | 表示制御方法、表示制御装置及び表示装置 | |
| JPH03136480A (ja) | 静止画用映像演出装置 | |
| JP3408507B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH1185139A (ja) | 表示画像変換装置 | |
| JP4513313B2 (ja) | 映像信号処理装置及び方法 | |
| JP2003143474A (ja) | 映像信号処理システム | |
| JPH07225562A (ja) | 走査変換装置 | |
| JP2007279780A (ja) | 画像処理装置 | |
| JP2005242675A (ja) | 画像サイズ縮小処理方法及び画像サイズ拡大処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070220 |