JPH1185139A - 表示画像変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像を液晶パネルに表示するとき、液晶パネ
ルの画角を９０度回転しても、画像の向きを変えないで
歪みなく表示できるようにすること。 【解決手段】 Ｍ行×Ｎ列の画像データが与えられる
と、水平画像処理回路１は原画像の水平画素数ＭをＱに
変換する。また垂直画像処理回路２はライン間の内挿処
理を行い、原画像の垂直画素数ＮをＰに変換する。メモ
リ制御回路４は、Ｑ行Ｐ列に変換された画像をフィール
ドメモリ３に書き込み、これをＰ行Ｑ列の回転画像とし
て読み出す。この画像を９０°回転させた液晶パネルに
出力し、縦長の画面で画像を表示する。こうすると最小
限のメモリで、画角の異なる表示パネルに画像を歪なく
表示できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像の水平方向と
垂直方向を回転変換して液晶パネル等のディスプレイに
画像を表示する表示画像変換装置に関するものである。

【０００２】

【従来の技術】一般に、液晶パネル等のディスプレイの
多くは、横長の画面を有する。しかしながら、ビデオカ
メラやＰＤＡ等の携帯機器においては、ディスプレイの
向きを変えて画像や文字を見ることは容易である。しか
しながら、単にディスプレイの向きを回転させただけで
は、表示画像もディスプレイと共に回転してしまう。こ
のためディスプレイを回転させた状態で、画像の向き
（天地）を変えないでその画像を見るためには、画像の
上下左右が入力画像と合うように縦と横の表示を変換
し、画素信号を回転変換する必要がある。

【０００３】信号処理により画像又は表示データを回転
させる方式については、特開平４−１６６８８７号公報
に開示されているように、マルチポートメモリを使用し
て画像を９０度回転する方法が採られている。また特開
平７−１８０６８４号公報に開示されている方法では、
文字単位でデータを９０度回転し、それをマルチポート
メモリによって並べかえる方法が採られている。

【０００４】また、液晶パネルにより画像又は表示デー
タを回転させる方式については、特開平７−１７５４４
４号公報に開示されているものがある。ここでは垂直走
査用電極及び水平走査用電極を夫々アクティブマトリッ
クス表示装置の縦方向及び横方向に配置して切り換え、
表示画像を９０度回転させている。

【０００５】

【発明が解決しようとする課題】通常、入力画像は４：
３又は１６：９の画角のものが一般的である。また液晶
パネル等のディスプレイにおいても、４：３又は１６：
９の画角のものが一般的である。このため、例えば４：
３で入力された画像を、４：３のディスプレイ全体に画
像を９０度回転させて表示すると、図１９に示すように
真円が縦長の楕円となり、歪の大きい画像となる。

【０００６】また、液晶パネルの画素数や、実際に表示
するエリアの画素数によらず、画像回転を行った場合
は、メモリのサイズが必要以上に大きくなったり、また
逆に表示品位が劣化するという問題が生じる。

【０００７】上記従来の方式では、このような問題を解
決する具体的な手段が記述されておらず、様々なディス
プレイや表示方式に適合した具体的な信号処理方式の構
成についても記述されていない。

【０００８】本発明は、このような従来の問題点に鑑み
てなされたものであって、種々の画素数及び表示方法に
対し、表示パネルでの表示品位を損なうことなく、最小
限のメモリを用いて水平方向と垂直方向の画素を回転変
換し、任意の画角の表示パネルに画像を出力する表示画
像変換装置を実現することを目的とする。

【０００９】

【課題を解決するための手段】このような課題を解決す
るため、本願の請求項１記載の発明は、Ｍ行×Ｎ列の入
力画像データに対して水平方向及び垂直方向の画素を回
転変換し、表示パネルのＰ行×Ｑ列の領域に変換画像デ
ータを出力する表示画像変換装置であって、前記入力画
像データの水平方向の画素数Ｍを前記表示パネルの垂直
表示ライン数に相当する画素数Ｑに変換する水平画像処
理回路と、前記水平画像処理回路の出力画像データにお
いて、垂直方向のライン数Ｎを前記表示パネルの水平表
示画素数に相当するライン数Ｐに変換する垂直画像処理
回路と、前記垂直画像処理回路の出力するＱ行×Ｐ列の
画像データを保持するフィールドメモリと、前記フィー
ルドメモリに保持されたＱ行×Ｐ列の画像データを、Ｑ
列×Ｐ行の画像データとしてアドレス変換を行って読み
出し、前記表示パネルに前記読み出し画像データを与え
るメモリ制御回路と、を具備することを特徴とするもの
である。

【００１０】また請求項２記載の発明は、請求項１の表
示画像変換装置において、前記垂直画像処理回路は、入
力画像データが第１フィールド及び第２フィールドから
なるＭ行×Ｎ列のインターレース信号であり、前記表示
パネルの表示行数Ｐが前記入力画像データの垂直ライン
数Ｎに比べて少ないときは、前記表示パネルのｐ行目
（１≦ｐ≦Ｐ）に出力する画像データが、第１フィール
ドと第２フィールドで同一となるよう、前記水平画像処
理回路の出力画像データに対し垂直内挿処理を行うこと
を特徴とするものである。

【００１１】また請求項３記載の発明は、第１フィール
ド及び第２フィールドからなるＭ行×Ｎ列の画像データ
を入力し、前記画像データの水平方向及び垂直方向の画
素を回転変換し、表示パネルのＰ行×Ｑ列（２×Ｎ≧Ｐ
≧Ｎ）の領域に変換画像データを出力する表示画像変換
装置であって、前記入力画像データの水平方向の画素数
Ｍを前記表示パネルの垂直表示ライン数に相当する画素
数Ｑに変換する水平画像処理回路と、前記水平画像処理
回路の出力画像データにおいて、前記第１及び第２フィ
ールド毎に、垂直方向のライン数Ｎを前記表示パネルの
一部のライン数Ｐ／２に変換する垂直画像処理回路と、
前記垂直画像処理回路の出力するＱ行×Ｐ／２列の画像
データを保持するフィールドメモリと、前記フィールド
メモリに保持されたＱ行×Ｐ／２列の画像データを、Ｑ
列×Ｐ／２行の画像データとしてアドレス変換を行い、
変換画像データとして読み出すメモリ制御回路と、前記
フィールドメモリから読み出された第１フィールド及び
変換第２フィールドの変換画像データを出力仮想ライン
順に合成してＰ行×Ｑ列の画像データを生成し、前記表
示パネルに与える水平画像補正回路と、を具備すること
を特徴とするものである。

【００１２】また請求項４記載の発明は、請求項３の表
示画像変換装置において、前記垂直画像処理回路は、前
記第１フィールドにおいては、前記表示パネルの奇数行
目の表示データに相当する画像データとなり、前記第２
フィールドにおいては、前記表示パネルの偶数行目の表
示データに相当する画像データとなるよう、変換前の画
像データに対し第１フィールドと第２フィールドで夫々
異なる垂直内挿処理を行い、前記水平画像補正回路は、
前記第１フィールドの画像データを用いて前記表示パネ
ルの偶数行目の画像データを作成し、前記第２フィール
ドの画像データを用いて前記表示パネルの奇数行目の画
像データを作成することを特徴とするものである。

【００１３】また請求項５記載の発明は、Ｍ行×Ｎ列の
入力画像データに対して水平方向及び垂直方向の画素を
回転変換し、表示パネルのＰ行×Ｑ列の領域に変換画像
データを出力する表示画像変換装置であって、前記入力
画像データの水平方向の画素数Ｍを、前記表示パネルの
垂直表示ライン数に相当する画素数Ｑに変換する水平画
像処理回路と、前記水平画像処理回路から出力された画
像データに対して水平方向の輪郭を強調処理する第１の
輪郭強調回路と、前記第１の輪郭強調回路の出力画像デ
ータにおいて、垂直方向のライン数Ｎを前記表示パネル
の水平表示画素数に相当するライン数Ｐに変換する垂直
画像処理回路と、前記垂直画像処理回路の出力するＱ行
×Ｐ列の画像データを保持するフィールドメモリと、前
記フィールドメモリに保持されたＱ行×Ｐ列の画像デー
タを、Ｑ列×Ｐ行の画像データとしてアドレス変換を行
って変換画像データとして読み出すメモリ制御回路と、
前記フィールドメモリから読み出された画像データにお
いて、前記表示パネルの行方向の輪郭を強調処理し、水
平方向及び垂直方向に輪郭強調された画像データを前記
表示パネルに与える第２の輪郭強調回路と、を具備する
ことを特徴とするものである。

【００１４】また請求項６記載の発明は、Ｒ、Ｇ、Ｂ成
分について夫々Ｍ行×Ｎ列の画素値からなる画像データ
を入力し、前記画像データの水平方向及び垂直方向の画
素を回転変換し、表示パネルのＰ行×Ｑ列のＲ、Ｇ、Ｂ
領域に変換画像データを夫々出力する表示画像変換装置
であって、前記画像データのＲ成分における水平方向の
画素数Ｍを、前記表示パネルの垂直表示ライン数に相当
する画素数Ｑに変換する第１の水平画像処理回路と、前
記画像データのＧ成分における水平方向の画素数Ｍを、
前記表示パネルの垂直表示ライン数に相当する画素数Ｑ
に変換する第２の水平画像処理回路と、前記画像データ
のＢ成分における水平方向の画素数Ｍを、前記表示パネ
ルの垂直表示ライン数に相当する画素数Ｑに変換する第
３の水平画像処理回路と、前記第１の水平画像処理回路
の出力画像データにおいて、垂直方向のライン数Ｎを前
記表示パネルのＲ水平画素数に相当するライン数Ｐに変
換する第１の垂直画像処理回路と、前記第２の水平画像
処理回路の出力画像データにおいて、垂直方向のライン
数Ｎを前記表示パネルのＧ水平画素数に相当するライン
数Ｐに変換する第２の垂直画像処理回路と、前記第３の
水平画像処理回路の出力画像データにおいて、垂直方向
のライン数Ｎを前記表示パネルのＢ水平画素数に相当す
るライン数Ｐに変換する第３の垂直画像処理回路と、前
記第１の垂直画像処理回路の出力するＱ行×Ｐ列のＲ画
像データを保持する第１のフィールドメモリと、前記第
２の垂直画像処理回路の出力するＱ行×Ｐ列のＧ画像デ
ータを保持する第２のフィールドメモリと、前記第３の
垂直画像処理回路の出力するＱ行×Ｐ列のＢ画像データ
を保持する第３のフィールドメモリと、前記第１のフィ
ールドメモリに保持されたＱ行×Ｐ列のＲ画像データ
を、Ｑ列×Ｐ行のＲ画像データとしてアドレス変換を行
って１フィールドの画像データ読み出し、前記表示パネ
ルのＲ素子に前記Ｒ画像データを与える第１のメモリ制
御回路と、前記第２のフィールドメモリに保持されたＱ
行×Ｐ列のＧ画像データを、Ｑ列×Ｐ行のＲ画像データ
としてアドレス変換を行って１フィールドの画像データ
読み出し、前記表示パネルのＧ素子に前記Ｇ画像データ
を与える第２のメモリ制御回路と、前記第３のフィール
ドメモリに保持されたＱ行×Ｐ列のＢ画像データを、Ｑ
列×Ｐ行のＢ画像データとしてアドレス変換を行って１
フィールドの画像データ読み出し、前記表示パネルのＢ
素子に前記Ｂ画像データを与える第３のメモリ制御回路
と、を具備することを特徴とするものである。

【００１５】また請求項７記載の発明は、請求項６の表
示画像変換装置において、前記第ｉ（ｉ＝１，２，３）
の垂直画像処理回路は、前記表示パネルのｐ行目（１≦
ｐ≦Ｐ）のＲＧＢの画像データが画素配列に従って各々
１／３画素ずつシフトした信号となるよう、変換前の画
像データに対しＲ、Ｇ、Ｂで夫々異なる係数の垂直内挿
処理を行うことを特徴とするものである。

【００１６】また請求項８記載の発明は、Ｍ行×Ｎ列の
入力画像データに対して水平方向及び垂直方向の画素を
回転変換し、Ｒ行×Ｑ列の表示領域を有する表示パネル
のＰ行×Ｑ列（Ｐ＜Ｒ）の表示領域に変換画像データを
出力し、前記表示パネルの（Ｐ＋１〜Ｒ）行×Ｑ列の領
域に文字データを表示する表示画像変換装置であって、
前記画像データの水平方向の画素数Ｍを前記表示パネル
の垂直表示ライン数に相当する画素数Ｑに変換する水平
画像処理回路と、前記水平画像処理回路の出力画像デー
タにおいて、垂直方向のライン数Ｎを前記表示パネルの
水平表示画素数に相当するライン数Ｐに変換する垂直画
像処理回路と、前記垂直画像処理回路の出力画像データ
の下位ビットを文字データのビット信号と置き換え、画
像データと文字データとを合成するデータ合成回路と、
前記データ合成回路の出力するＱ行×Ｐ列の合成データ
を記憶するフィールドメモリと、前記フィールドメモリ
に保持されたＱ行×Ｐ列の合成データを、Ｑ列×Ｐ行の
合成データとしてアドレス変換を行って読み出すメモリ
制御回路と、前記フィールドメモリから読み出された合
成データから、画像データと文字データとに分離するデ
ータ分離回路と、前記データ分離回路から出力される文
字データの水平表示位置を変換し、前記表示パネルの
（Ｐ＋１〜Ｒ）行×Ｑ列の領域に前記文字データを出力
し、前記表示パネルの（１〜Ｐ）行×Ｑ列の領域に前記
変換画像データを出力する水平表示位置変換回路と、を
具備することを特徴とするものである。

【００１７】また請求項９記載の発明は、Ｍ行×Ｎ列の
画素を用いて歪みのない第１の画角の画像データを入力
し、又は水平方向に歪みを有する第２の画角の画像デー
タを入力し、水平方向及び垂直方向の画素を回転変換
し、入力画像データが第１の画角の場合は表示パネルの
Ｐ１行×Ｑ列の領域に変換画像データを出力し、入力画
像データが第２の画角の場合は前記表示パネルのＰ２行
×Ｑ列の領域に歪みのない変換画像データを出力する表
示画像変換装置であって、前記画像データの水平方向の
画素数Ｍを前記表示パネルの垂直表示ライン数に相当す
る画素数Ｑに変換する水平画像処理回路と、前記水平画
像処理回路の出力画像データにおいて、垂直方向のライ
ン数Ｎを前記表示パネルの水平表示画素数に相当するラ
イン数Ｐ１又はＰ２に変換する垂直画像処理回路と、前
記垂直画像処理回路の出力するＱ行×Ｐ１列又はＱ行×
Ｐ２列の画像データを保持するフィールドメモリと、前
記フィールドメモリのＱ行×Ｐ１列又はＱ行×Ｐ２列の
画像データを、Ｑ列×Ｐ１行又はＱ列×Ｐ２行の画像デ
ータとしてアドレス変換を行って変換画像データ読み出
すメモリ制御回路と、前記第１の画角の画像データが入
力された場合は、前記フィールドメモリの読み出し画像
データをそのまま前記表示パネルに与え、前記第２の画
角の画像データが入力された場合は、読み出し画像デー
タに対してはＰ２／Ｐ１の水平圧縮を行って前記表示パ
ネルに与える水平画像圧縮回路と、を具備することを特
徴とするものである。

【００１８】また請求項１０記載の発明は、Ｍ行×Ｎ１
列の第１の画像データ又はＭ行×Ｎ２列の第２の画像デ
ータを入力し、前記第１又は第２の画像データの水平方
向及び垂直方向の画素を回転変換し、表示パネルのＰ行
×Ｑ列の領域に変換画像データを出力する表示画像変換
装置であって、前記画像データの水平方向の画素数Ｍを
前記表示パネルの垂直表示ライン数に相当する画素数Ｑ
に変換する水平画像処理回路と、前記水平画像処理回路
の出力する第１又は第２の画像データにおいて、垂直方
向のライン数Ｎ１又はＮ２を前記表示パネルの水平表示
画素数に相当するライン数Ｐに変換する垂直画像処理回
路と、前記垂直画像処理回路の出力するＱ行×Ｐ列の画
像データを保持するフィールドメモリと、前記フィール
ドメモリに保持されたＱ行×Ｐ列の画像データを、Ｑ列
×Ｐ行の画像データとしてアドレス変換を行って読み出
し、前記表示パネルに前記読み出し画像データを与える
メモリ制御回路と、前記第１又は第２の画像データの何
れにおいても、水平同期信号の周期及び垂直同期信号の
周期に関わらず、入力画像データの垂直同期信号に同期
して前記表示パネルの表示ライン数Ｑを連続して駆動す
る表示パネル駆動回路と、を具備することを特徴とする
ものである。

【００１９】また請求項１１記載の発明は、請求項１，
３，５，８，９，１０のうちいずれか１項の表示画像変
換装置において、前記メモリ制御回路は、前記フィール
ドメモリで水平及び垂直方向の表示変換を行うため、書
き込みアドレスに対して読み出しアドレスが直交するよ
うに前記フィールドメモリのアドレスを制御することを
特徴とするものである。

【００２０】また請求項１２記載の発明は、請求項１，
３，５，６，８，９，１０のうちいずれか１項の表示画
像変換装置において、前記水平画像処理回路は、入力画
像データの水平方向のデータ数Ｍを表示パネルの垂直表
示ライン数Ｑに相当するデータに変換するとき、画像デ
ータの折り返し歪みを抑圧するＬＰＦと、前記ＬＰＦか
ら出力される画像データの水平方向の画素数Ｍを、表示
パネルの垂直表示ライン数Ｑに相当する画像データに変
換するための水平内挿回路と、前記水平内挿回路で変換
された画像データを時間的に圧縮し、１ラインＱ個の画
像データを生成する水平圧縮回路と、を有することを特
徴とするものである。

【００２１】また請求項１３記載の発明は、請求項１，
３，５，８，９，１０のうちいずれか１項の表示画像変
換装置において、前記垂直画像処理回路は、前記水平画
像処理回路の出力するＱ行×Ｎ列の画像データにおい
て、第ｋ列と第ｋ＋１列（ｋ＝１〜Ｎ−１の序数）の画
像データを入力したとき、前記第ｋ列の画像データを１
ライン遅延させるラインメモリと、前記ラインメモリに
保持された前記第ｋ列の画像データに対してライン毎に
異なる内挿係数Ｋを乗算する第１の乗算器と、前記第ｋ
＋１列の画像データに対して内挿係数（１−Ｋ）を乗算
する第２の乗算器と、前記第１及び第２の乗算器の出力
を加算し、加算結果を内挿ラインの画像データとして出
力する加算器と、を有することを特徴とするものであ
る。

【００２２】また請求項１４記載の発明は、請求項６の
表示画像変換装置において、前記第ｉ（ｉ＝１，２，
３）のメモリ制御回路は、前記第ｉのフィールドメモリ
の書き込みに対しては独立の制御を行い、読み出しに対
しては共通の制御を行い、前記第ｉのフィールドメモリ
で水平及び垂直方向の表示変換を行うため、書き込みア
ドレスに対して読み出しアドレスが直交するように前記
フィールドメモリのアドレスを制御することを特徴とす
るものである。

【００２３】また請求項１５記載の発明は、請求項６の
表示画像変換装置において、前記第ｉ（ｉ＝１，２，
３）の垂直画像処理回路は、前記第ｉの水平画像処理回
路の出力するＱ行×Ｎ列の画像データにおいて、第ｋ列
と第ｋ＋１列（ｋ＝１〜Ｎ−１の序数）の画像データを
入力したとき、前記第ｋ列の画像データを１ライン遅延
させるラインメモリと、前記ラインメモリに保持された
前記第ｋ列の画像データに対してライン毎に異なる内挿
係数Ｋを乗算する第１の乗算器と、前記第ｋ＋１列の画
像データに対して内挿係数（１−Ｋ）を乗算する第２の
乗算器と、前記第１及び第２の乗算器の出力を加算し、
加算結果を内挿ラインの画像データとして出力する加算
器と、を具備し、前記ｉの値によって内挿係数Ｋの値を
変化させ、仮想補間ラインの画素値を生成することを特
徴とするものである。

【００２４】

【発明の実施の形態】以下、表示画像変換装置に対する
入力データは４：３の画角をもつＭ行×Ｎ列のディジタ
ル画像データであるとし、この画像データを水平方向と
垂直方向の画素位置を変換し、Ｒ行×Ｑ列の液晶パネル
のうち、４：３の画角に相当するＰ行×Ｑ列の表示部分
に表示するものとして、以下の説明をする。

【００２５】（実施の形態１）本発明の実施の形態１に
おける表示画像変換装置について図面を参照しながら説
明する。図１は本発明の実施の形態１における表示画像
変換装置の構成を示すブロック図である。図２は外部か
ら入力された画像データと、液晶パネルに表示する画像
データとの関係を示す説明図である。外部から入力され
る画像データは、水平方向にＭ画素、垂直方向にＮ画素
の画角を有するものとし、これを図２（ａに示すように
Ｍ行、Ｎ列として表す。従って水平同期信号はＭ画素毎
に出力され、垂直同期信号はＮライン毎に出力される。
以下の説明は、このような縦行、横列を用いて行う。

【００２６】図１に示すように、本実施の形態の表示画
像変換装置は、水平画像処理回路１、垂直画像処理回路
２、フィールドメモリ３、メモリ制御回路４を含んで構
成される。この表示画像変換装置に接続された表示パネ
ルは、横Ｒ画素、縦Ｑ画素の液晶パネルとする。またこ
の液晶パネルを９０°回転してその縦横を変換して使用
するものとする。図２（ｂ）に示すように、元の画像Ｖ
１の向きを同一に保持して縦長の表示パネルに画像Ｖ２
を表示するとき、縦方向に使用する画素数ＰはＲより少
なくなる。

【００２７】図１の水平画像処理回路１は、入力画像デ
ータの水平方向の画素数Ｍを液晶パネルの垂直表示ライ
ン数Ｑ（Ｑ列）に相当の画素数に変換するものである。
水平画像処理回路１の構成例を図３に示す。この水平画
像処理回路１は、画素数（データ数ともいう）をＭから
Ｑに変換する場合の折り返しを防止するためのＬＰＦ１
１と、データ数をＭからＱに変換するための水平内挿回
路１２と、水平内挿回路１２によって変換されたデータ
のうち、表示に必要なＱ個の連続したデータのみを取り
出すための水平圧縮回路１３を含んで構成される。

【００２８】図１の垂直画像処理回路２は、水平画像処
理回路１の出力信号の垂直方向のライン数Ｎを、水平画
素数Ｒを有する液晶パネルにおいて、水平方向（列方
向）の表示画素数Ｐに変換するため、垂直方向の内挿処
理を行う回路である。この垂直画像処理回路２の構成例
を図４に示す。垂直画像処理回路２は、ラインメモリ１
０１、第１の乗算器１０２、第２の乗算器１０３、加算
器１０４を含んで構成される。重み加算係数である内挿
係数をＫとすると、第１の乗算器１０２は水平画像処理
回路１の出力信号を（１−Ｋ）で乗算する。また第２の
乗算器１０３はラインメモリ１０１で保持された１ライ
ン前の出力信号をＫで乗算する。加算器１０４はこれら
の信号を加算し、フィールドメモリ３に出力する。

【００２９】図１のフィールドメモリ３は、垂直画像処
理回路２の出力のうち、Ｑ行×Ｐ列に変換された１フィ
ールドのデータが書き込まれ、水平及び垂直の表示変換
を行って、液晶パネルに表示するＰ行×Ｑ列のデータと
して読み出されるメモリである。メモリ制御回路４は、
前述したフィールドメモリ３の書き込みと読み出しを独
立に制御し、且つ、書き込みアドレスに対し、読み出し
アドレスが直交するようにアドレス制御することによっ
て、フィールドメモリ３による水平及び垂直の表示変換
を可能にする。

【００３０】図５（Ａ）は画像処理における水平方向の
タイミング図であり、図５（Ｂ）は垂直方向のタイミン
グ図である。図５（１）に示す画素数Ｍの入力画像デー
タは、水平画像処理回路１によって図５（２）に示すよ
うに液晶パネルの垂直表示ライン数である画素数Ｑに変
換される。ここで、図５（３）に示すように、フィール
ドメモリ３の水平読み出し期間以外の時間に、水平画像
処理回路１から出力されたデータを圧縮して記録するこ
とにより、フィールドメモリ３に対して時分割でデータ
の書き込みと読み出しが可能となる。このことはフィー
ルドメモリ３に安価なＤＲＡＭ（シングルポートメモ
リ）が使用できることを意味する。メモリ制御回路４
は、１フィールドの画像の書込み後にフィールドメモリ
３のＰ画素のデータを、図５（３）に示すようにフィー
ルドメモリ３の書き込み位置とは異なる水平表示期間に
読み出す。

【００３１】一方、図５（Ｂ）に示す垂直方向タイミン
グにおいては、図５（４）で入力されたＮ列（１列はＭ
画素）の画像データは、垂直画像処理回路２により、液
晶パネルのＰ行の画像データに変換される。図５（５）
に示すように、垂直画像処理後に作られる１' 、２' 、
３’、４’、・・・Ｐ−１、Ｐのデータは、Ｎ→Ｐの変
換比に従い、その仮想的な空間位置が連続するよう、垂
直内挿処理が行われる。

【００３２】具体的には、図４に示す垂直画像処理回路
２において、水平画像処理回路１から出力された１列目
の画像データ＃１をラインメモリ１０１に保持し、２列
目の画像データ＃２が入力された時点で乗算器１０２を
用いて画像データ＃２を（１−Ｋ）で乗算する。またラ
インメモリ１０１の出力データ＃１に対して乗算器１０
３を用いてＫで乗算する。そして２つの乗算結果を加算
し、図５（５）に示す画像データ＃１’を生成する。こ
の場合画像データ＃１’の画素数はＱである。

【００３３】以下同様にして画像データ＃２と＃３から
画像データ＃２’を生成する。また画像データ＃３と＃
４から画像データ＃ｘ’を生成する。画像データ＃ｘ’
を、後段の回路で用いるか否かは、垂直方向の画像圧縮
率によって異なる。図５（５）では画像データ＃ｘ’は
用いないとしている。メモリ制御回路４は、垂直画像処
理回路２の出力のうち、図５（５）に示すように液晶パ
ネルの表示に必要なＰ行分のラインデータのみをフィー
ルドメモリ３に書き込み、その後、図５（６）で示すよ
うに液晶パネルに表示するＰ行Ｑ列分の画像データを第
１列〜第Ｑ列の順序で読み出す。

【００３４】以上の動作により、入力画像データの画素
数によらず、最小限のメモリを用いて表示品位や画像歪
み等の劣化なく、９０°回転した液晶パネルに画像デー
タを表示することができる。

【００３５】入力画像データがインターレース信号の場
合の動作を、以下に更めて説明する。画像データの垂直
ライン数Ｎに比して、液晶パネルの表示行数Ｐが少ない
ときは、液晶パネルのｐ行目（１≦ｐ≦Ｐ）の表示デー
タに相当する変換前の画像データが、第１フィールドと
第２フィールドで同一となるように垂直画像処理回路２
で垂直内挿処理を行う。上記における垂直画像処理回路
２の内挿動作について、Ｎ：Ｐ＝３：２とする場合を図
６を用いて説明する。

【００３６】インターレース信号は、図６のように第１
フィールドと第２フィールドの信号で、垂直方向に０．
５ライン分のオフセットを持っている。このため、入力
画像データと、このデータを１水平期間遅延したデータ
とに対する内挿係数Ｋを、図６に示すように同一タイミ
ングで（Ａ）に示す第１フィールドと（Ｂ）に示す第２
フィールドとで異なる値にした。即ち、垂直画像処理回
路２の出力仮想ラインを、第１フィールドと第２フィー
ルドで同一にする。ここで仮想出力ラインが例えば２．
５ラインとは、第２，第３ラインの中間のラインを示
す。これによって、入力画像データのライン数に比して
液晶パネルの表示行数が少ない場合においても、画質劣
化を最小限にとどめることができる。

【００３７】（実施の形態２）次に、入力画像データが
インターレース信号であり、かつ画像データの垂直ライ
ン数Ｎに比して、液晶パネルの表示行数Ｐが多い（２×
Ｎ≧Ｐ≧Ｎ）場合を本発明の実施の形態２として説明す
る。図７は実施の形態２における表示画像変換装置の全
体構成を示すブロック図である。本図において図１と同
じ働きをする回路については同じ符号を付し、それらの
説明を省略する。本実施の形態の表示画像変換装置は、
水平画像処理回路１、垂直画像処理回路２１、フィール
ドメモリ３、メモリ制御回路４、水平画像補正回路５を
含んで構成される。

【００３８】垂直画像処理回路２１は、第１フィールド
においては液晶パネルの奇数行目の表示データに相当す
る変換前の画像データを作成し、第２フィールドにおい
ては、液晶パネルの偶数行目の表示データに相当する変
換前の画像データを作成する。また、水平画像補正回路
５は、フィールドメモリ３の出力する第１フィールドの
画像データを時間的に補正し、液晶パネルの偶数行目の
データとして出力し、第２フィールドの画像データを液
晶パネルの奇数行目のデータとして出力する。上記にお
ける垂直画像処理回路２１及び水平画像補正回路５の動
作については、Ｎ：Ｐ＝３：４の場合を例に取り、図８
を用いて説明する。

【００３９】画像データの垂直ライン数Ｎに比して、液
晶パネルの表示行数Ｐが多い場合には、第１フィールド
の出力仮想ラインが、第２フィールドの出力仮想ライン
の中間の値を得るよう、内挿係数Ｋを設定する。実施の
形態１と同様に、１フィールド分のデータに相当する
（Ｐ／２）行×Ｑ列の画像データをフィールドメモリ３
に書き込む。ここで、フィールドメモリ３から読み出さ
れた画像データを、水平画像補正回路５によって、第１
フィールドの画像データのみを１画素分遅延させる。こ
れにより、液晶パネルに表示される画像データは、第１
フィールドと第２フィールドで水平に１画素ずれた信号
となる。このため、見かけ上は液晶パネルの水平画素数
Ｐと同等の解像度を得ることができる。

【００４０】以上のように、入力画像データのライン数
に比して、液晶パネルの表示行数が多い場合において
も、画素数の少ない液晶パネルと同等のメモリサイズ
で、液晶表示画素に相当する解像度を保持して画像を回
転変換することができる。

【００４１】（実施の形態３）次に実施の形態１の表示
画像変換装置に対し、輪郭強調を行う場合を本発明の実
施の形態３として説明する。図９は実施の形態３におけ
る表示画像変換装置の全体構成を示すブロック図であ
り、図１と同じ働きをする回路については同じ符号を付
し、それらの説明を省略する。液晶パネルに画像データ
を表示するとき、一般には画質が変化するので、これを
防止するため輪郭強調する場合がある。画像の水平方向
を輪郭強調することは、各走査ラインの画像信号をフィ
ルタリングすることにより簡単にできるが、画像の垂直
方向を輪郭強調することは、回路的に大きな負担を伴
う。

【００４２】そこで本実施の形態では、画像の回転変換
を利用し、水平方向の画像処理だけで、回転画像の上下
左右の輪郭強調を行えるようにする。本実施の形態の表
示画像変換装置は、図９に示すように水平画像処理回路
１、第１の輪郭強調回路６１、垂直画像処理回路２、フ
ィールドメモリ３、メモリ制御回路４、第２の輪郭強調
回路６２を含んで構成される。

【００４３】第１の輪郭補正回路６１は、フィールドメ
モリ３に入力される画像データに対して水平方向の輪郭
強調を行う。これは液晶パネルに表示された場合、垂直
方向に相当する輪郭強調となる。また、第２の輪郭強調
回路６２は、フィールドメモリ３による表示変換後に、
液晶パネルの水平方向に相当する輪郭強調を行う。これ
により、ラインメモリを使用することなく、簡易な構成
で水平及び垂直方向の輪郭強調が可能となる。

【００４４】（実施の形態４）次に、入力画像データの
色信号をＲ，Ｇ，Ｂとし、夫々の色信号がＭ行×Ｎ列の
データとして入力される場合を本発明の実施の形態４と
して説明する。本実施の形態では、水平方向と垂直方向
の表示を回転変換し、液晶パネルのＰ行Ｑ列の範囲に画
像を表示する。本実施の形態の液晶パネルでは、図１２
に示すようにストライプ状にＲＧＢ液晶セルが形成され
ている。

【００４５】図１０は本実施の形態４における表示画像
変換装置の構成を示すブロック図である。この表示画像
変換装置は、第１〜第３の水平画像処理回路１Ｒ，１
Ｇ，１Ｂ、第１〜第３の垂直画像処理回路２Ｒ，２Ｇ，
２Ｂ、第１〜第３のフィールドメモリ３Ｒ，３Ｇ，３
Ｂ、第１〜第３のメモリ制御回路４Ｒ，４Ｇ，４Ｂを含
んで構成される。本図においても図１と同じ働きをする
部分には同じ符合を付し、それらの詳細な説明を省略す
る。

【００４６】図１０において、垂直画像処理回路２Ｒ、
２Ｇ、２Ｂは、水平画像処理回路１Ｒ、１Ｇ、１Ｂから
夫々出力された信号の垂直方向のライン数Ｎを、液晶パ
ネルの水平表示画素数Ｐに変換するため、Ｒ信号、Ｇ信
号、Ｂ信号に対し垂直方向の内挿処理を行う。メモリ制
御回路４Ｒ、４Ｇ、４Ｂは、フィールドメモリ３Ｒ、３
Ｇ、３Ｂに対して、夫々独立に書き込みを制御し、読み
出しアドレス順序の制御により、水平及び垂直の表示変
換を行う。

【００４７】上記における垂直画像処理回路２Ｒ、２
Ｇ、２Ｂの動作について、Ｎ：Ｐ＝２：１の場合を例に
とり、図１１を用いて説明する。ここで、画素配列が図
１２に示すようにＲ、Ｇ、Ｂの順番で水平方向に交互に
配列されている。この場合、垂直画像処理回路２ＲはＲ
の信号に対し、図１１に示すように常にＫ＝１の内挿を
行う。同様に垂直画像処理回路２ＧはＧの信号に対し、
常にＫ＝０．３３の内挿を行う。また、垂直画像処理回
路２ＢはＢの信号に対し、常にＫ＝０．６６の内挿を行
う。

【００４８】メモリ制御回路４Ｒ、４Ｇ、４Ｂは、図１
１に示すようにＲとＧとＢとで異なったラインデータを
１ライン毎にフィールドメモリ３Ｒ、３Ｇ、３Ｂに夫々
書き込む。フィールドメモリ３Ｒ、３Ｇ、３Ｂから読み
出されたデータを液晶パネル上に表示すると、図１１に
示すように入力２ライン毎のデータが液晶パネルの水平
画素に表示される。このように色毎に少しづつ画素をず
らせることにより、擬似的に解像度を向上させることが
できる。

【００４９】尚、水平画像処理回路１Ｒ、１Ｇ、１Ｂを
夫々独立に制御して、液晶パネルの垂直方向に表示され
る画素数を擬似的に向上させる場合においても、同様に
可能である。

【００５０】（実施の形態５）次に、入力画像データが
４：３の画角をもつＭ行×Ｎ列の画像データと、ＯＳＤ
等の文字情報とが入力される場合を、本発明の実施の形
態５として説明する。そしてこらのデータの水平方向と
垂直方向の表示を変換し、Ｒ行×Ｑ列の液晶パネルのう
ち、４：３の画各に相当する（１〜Ｐ）行×Ｑ列に画像
データを表示し、残りの（Ｐ＋１〜Ｒ）行×Ｑ列にＯＳ
Ｄ等の文字情報を表示することを目的とする。

【００５１】図１３は本実施の形態５における表示画像
変換装置の構成を示すブロック図である。本図におい
て、図１と同じ働きをする部分には同じ符合を付し、そ
れらの説明は省略する。この表示画像変換装置は、水平
画像処理回路１、垂直画像処理回路２、データ合成回路
７１、フィールドメモリ３、メモリ制御回路４、データ
分離回路７２、水平表示位置変換回路７３、データ切換
回路７４を含んで構成される。図１４は画像データと文
字情報の合成処理を示す説明図である。

【００５２】データ合成回路７１は、垂直画像処理回路
２の出力のうち、画像データに影響の少ないＬＳＢの信
号を、図１４（ｂ）に示す文字情報の１ビット信号と置
き換える。フィールドメモリ３はこの文字情報も画像デ
ータと同様に一時記憶し、水平及び垂直の表示変換を行
ってＰ行Ｑ列のデータを出力する。データ分離回路７２
は、フィールドメモリ３から読み出されたＰ行Ｑ列のデ
ータを、画像データと１ビットの文字情報に分離する。
水平表示位置変換回路７３は、データ分離回路７２から
出力される文字情報について、１ビットのラインメモリ
等を用い（１〜Ｐ）→（Ｐ＋１〜Ｑ）の水平位置に位置
変換を行う。データ切換回路７４は図１４（ｃ）に示す
ように画像データと位置変換した文字情報を画素位置に
応じて切り換え、液晶パネルに出力する。

【００５３】このような構成により、文字情報専用に表
示変換を行うためのメモリを設けることなく、液晶パネ
ルの画像とは異なった表示位置に、文字情報を表示する
ことができる。なお、フィールドメモリ３の文字情報の
出力を、液晶パネルにおいて文字情報が表示される位置
に直接出力し、画像データに対してラインメモリ等での
水平位置変換を行って、画像データと文字情報を同時に
表示することも可能である。

【００５４】また、図１４（ｃ）に示すように、画像デ
ータの表示行数Ｐと残りの情報表示行数（Ｒ−Ｐ）は必
ずしも同一ではないため、文字情報について水平表示位
置変換回路７３により水平表示位置の変換と同時に、水
平方向の圧縮を行って文字情報を表示してもよい。ま
た、水平表示位置変換回路７３により、（Ｒ−Ｐ）行に
相当する文字情報のみの水平表示位置を変換し、液晶パ
ネルの（Ｐ＋１〜Ｑ）行に表示することも同様に可能で
ある。

【００５５】（実施の形態６）次に、入力データが４：
３及び１６：９の画角をもつＭ行×Ｎ列の画像データが
入力される場合を本発明の実施の形態６として説明す
る。この実施の形態では、図１６に示すように画像デー
タの水平方向と垂直方向の表示を変換するに際し、Ｒ行
×Ｑ列の液晶パネルのうち、４：３の入力画像に対して
は（１〜Ｐ１）行×Ｑ列に表示し、１６：９の入力画像
に関しては（１〜Ｐ２）行×Ｑ列に表示するものとす
る。

【００５６】図１５は本実施の形態６における表示画像
変換装置の構成を示すブロック図である。本図におい
て、図１と同じ働きをする部分には同じ符合を付し、そ
れらの説明を省略する。この表示画像変換装置は、水平
画像処理回路１、垂直画像処理回路２１、フィールドメ
モリ３、メモリ制御回路４、水平画像補正回路５１を含
んで構成される。

【００５７】水平画像処理回路１、垂直画像処理回路
２、フィールドメモリ３、メモリ制御回路４は、実施の
形態１の場合と同様に動作する。即ち、入力画像データ
が４：３、１６：９のいずれの画角においても、４：３
となるＰ１行×Ｑ列に相当する画像データの変換を行
う。水平画像圧縮回路５１は、画像データが４：３で入
力された場合は、フィールドメモリ３から読み出される
データをそのまま出力して、図１６（Ａ）に示すように
液晶パネルのＰ１行×Ｑ列に表示する。また画像データ
が１６：９で入力された場合は、３／４（Ｐ２／Ｐ１）
倍の水平圧縮を行い、図１６（Ｂ）に示すように液晶パ
ネルのＰ２行×Ｑ列に出力する。

【００５８】このような構成により、水平及び垂直の表
示変換の基本構成を変更することなく、いかなる画角の
入力に対しても、歪みのない画像を表示することができ
る。

【００５９】本実施の形態においては、３つ以上の異な
る画角をもつ画像データに対しても、入力データを歪み
なく表示することができる。即ち３つの水平表示画素数
Ｐ１、Ｐ２、Ｐ３の最大画素数であるＰmax の画角の画
像データが、歪みなく出力されるようにするには、フィ
ールドメモリ３の読み出しまでは画角に関係なく動作さ
せ、その後は水平画像圧縮回路５１の圧縮係数を画角に
応じて変えることにより、歪みのない画像を表示するこ
とができる。

【００６０】また、水平画像処理回路１、垂直画像処理
回路２により、Ｍ行×Ｎ列の画像データを、ｍ行×ｎ列
（Ｍ≧ｍ、Ｎ≧ｎ）の画角に変更し、フィールドメモリ
３に書き込むことによっても、歪みのない画像を表示す
ることが可能であるが、この場合は回路構成が複雑にな
る。

【００６１】（実施の形態７）次に、入力データが垂直
ライン数の異なるＭ行×Ｎ１列及びＭ行×Ｎ２列の画像
データが入力される場合を、本発明の実施の形態７とし
て説明する。図１８に示すように、Ｍ行×Ｎ１列及びＭ
行×Ｎ２列（Ｎ１＜Ｎ２）の画像データの水平方向及び
垂直方向を変換し、液晶パネルのＰ行×Ｑ列で画像デー
タを表示する場合を考える。

【００６２】図１７は本実施の形態７における表示画像
変換装置の構成を示すブロック図である。本図におい
て、図１と同じ働きをする部分には同じ符合を付し、そ
れらの説明を省略する。この表示画像変換装置は、水平
画像処理回路１、垂直画像処理回路２５、フィールドメ
モリ３、メモリ制御回路４４、液晶駆動回路８を含んで
構成される。

【００６３】本実施の形態では２種類の画像データが入
力されるものとする。第１の画像データは、例えばＮＴ
ＳＣ規格の信号であり、垂直ライン数が５２５本、フィ
ールド周波数は６０Ｈｚとする。第２の画像データは、
例えばＰＡＬ規格の信号であり、垂直ライン数が６２５
本、フィールド周波数は５０Ｈｚとする。

【００６４】垂直画像処理回路２５は、垂直ライン数が
Ｎ１の第１の画像データが入力された場合は、Ｐ／Ｎ１
の圧縮を行うための内挿処理を行う。また垂直ライン数
がＮ２の第２の画像データが入力された場合は、Ｐ／Ｎ
２の圧縮を行うための内挿処理を行う。こうして垂直ラ
イン数の異なるいずれの画像データの対しても、フィー
ルドメモリ３に書き込むライン数をＰに変換する。

【００６５】メモリ制御回路４４は、入力される信号の
垂直ライン数がＮ１、Ｎ２のいずれであっても、液晶パ
ネルの表示ライン数Ｑに相当するラインのデータをフィ
ールドメモリ３から読み出す。液晶駆動回路８は入力画
像データの水平及び垂直同期信号を基準とし、液晶パネ
ルを駆動するためのパルスを発生する。具体的には、Ｎ
ＴＳＣ規格の画像データが入力されたとき、Ｑラインの
画素データを液晶パネルに与え、１／６０秒の周期の垂
直同期信号でリフレッシュする。またＰＡＬ規格の画像
データが入力されたとき、Ｑラインの画素データを液晶
パネルに与え、１／５０秒の周期の垂直同期信号でリフ
レッシュする。この場合、いずれもフィールドメモリか
らは画像データをＱライン連続した水平期間毎に読み出
し、各画素のデータは液晶パネルの液晶セルに一時保持
される。そして液晶駆動パルスによって各画素が表示さ
れる。こうして入力画像データの垂直ライン数がＮ１、
Ｎ２のいずれであっても、表示ライン数Ｑの液晶パネル
に画像が歪みなく表示される。

【００６６】このような表示画像変換装置によれば、垂
直画素数の異なるＮＴＳＣ及びＰＡＬ等の混在するシス
テムにおいても、比較的簡易な回路構成により、同一画
素数の液晶表示エリアに、夫々の画像を歪みなく表示す
ることができる。

【００６７】以上の実施の形態１〜７において、メモリ
サイズを削減するために、奇数フィールドにおいては、
フィールドメモリの垂直方向にデータの読み出しを行う
と同時に水平方向にデータの書き込みを行い、又偶数フ
ィールドにおいては、フィールドメモリの水平方向にデ
ータの読み出しを行うと同時に、垂直方向にデータの読
み出しを行うようにフィールドメモリを制御することも
可能である。また、実施の形態１〜７の内容を組み合わ
せて所望のシステムを実現することも可能である。また
以上の実施の形態における表示パネルを液晶パネルとし
たが、各画素の表示セルがマトリックス状に構成される
ものであれば、他の表示パネルでもよい。例えばプラズ
マディスプレイ（ＰＤＰ）、エレクトロルミネセンス
（ＥＬ）、マイクロミラー等がある。

【００６８】

【発明の効果】請求項１〜５，１１〜１３記載の発明に
よれば、最小限のメモリを用いて、且つ表示品位や画像
歪み等の劣化を生じることなく、回転した表示パネルに
入力画像を表示することができる。

【００６９】特に請求項３，４，１１〜１３記載の発明
によれば、入力画像信号がインターレース信号の場合
に、表示画素数の少ない表示パネルにおいては画質劣化
を最小限にとどめることができる。また画素数の多い表
示パネルにおいては、表示画素数の１／２のメモリサイ
ズで、表示パネルの画素数に相当する解像度が得られ
る。

【００７０】特に請求項５，１１〜１３記載の発明によ
れば、ラインメモリを使用しないで水平及び垂直の輪郭
強調を行うことができる。

【００７１】また、請求項６，７，１４，１５記載の発
明によれば、ＲＧＢの画素を表示パネルの画素配列に従
って擬似的にずらすことにより、表示パネルの画素と同
等なサイズのメモリを用いて、表示パネルの画素数以上
の解像度が得られる。

【００７２】また、請求項８，１１〜１３記載の発明に
よれば、画像と文字情報とが入力された場合に、画像の
回転処理に簡易な回路を付加することにより、文字情報
も回転して画像と同時に表示することができる。

【００７３】また請求項９〜１２の発明によれば、画角
の異なる入力画像への対応もでき、ＮＴＳＣ規格やＰＡ
Ｌ規格のように垂直ライン数の異なる画像信号への対応
もできる。いずれの場合も画像を歪みなく、比較的簡易
な回路を付加することで表示パネルに表示できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における表示画像変換装
置の構成図である。

【図２】実施の形態１において、入力画像と表示画像と
の関係を示す説明図である。

【図３】本発明の各実施の形態に用いられる水平画像処
理回路の構成図である。

【図４】本発明の各実施の形態に用いられる垂直画像処
理回路の構成図である。

【図５】実施の形態１における水平方向及び垂直方向の
画像変換の動作説明図である。

【図６】実施の形態１における垂直内挿処理の動作を示
す説明図である。

【図７】本発明の実施の形態２における表示画像変換装
置の構成図である。

【図８】実施の形態２における垂直内挿処理の動作を示
す説明図である。

【図９】本発明の実施の形態３における表示画像変換装
置の構成図である。

【図１０】本発明の実施の形態４における表示画像変換
装置の構成図である。

【図１１】実施の形態４における垂直内挿処理の動作を
示す説明図である。

【図１２】実施の形態４における液晶パネルの画素配列
を示す図である。

【図１３】本発明の実施の形態５における表示画像変換
装置の構成図である。

【図１４】実施の形態５における表示画像変換装置の動
作を示す説明図である。

【図１５】本発明の実施の形態６における表示画像変換
装置の構成図である。

【図１６】実施の形態６における表示画像変換装置の動
作を示す説明図である。

【図１７】本発明の実施の形態７における表示画像変換
装置の構成図である。

【図１８】実施の形態６における表示画像変換装置の動
作を示す説明図である。

【図１９】従来の表示画像変換装置の動作を示す説明図
である。

【符号の説明】

１，１Ｒ，１Ｇ，１Ｂ 水平画像処理回路 ２，２１，２５ 垂直画像処理回路 ３，３Ｒ，３Ｇ，３Ｂ フィールドメモリ ４，４４ メモリ制御回路 ５ 水平画像補正回路 ８ 液晶駆動回路 １０ 液晶パネル １１ ＬＰＦ １２ 水平内挿回路 １３ 水平圧縮回路 ２Ｒ 第１の垂直画像処理回路 ２Ｇ 第２の垂直画像処理回路 ２Ｂ 第３の垂直画像処理回路 ４Ｒ 第１のメモリ制御回路 ４Ｇ 第２のメモリ制御回路 ４Ｂ 第３のメモリ制御回路 ５１ 水平画像圧縮回路 ６１ 第１の輪郭強調回路 ６２ 第２の輪郭強調回路 ７１ データ合成回路 ７２ データ分離回路 ７３ 水平表示位置変換回路 ７４ データ切換回路 １０１ ラインメモリ １０２，１０３ 乗算器 １０４ 加算器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｚ 9/64 9/64 Ｆ

Claims (15)

【特許請求の範囲】
1. 【請求項１】 Ｍ行×Ｎ列の入力画像データに対して水
   平方向及び垂直方向の画素を回転変換し、表示パネルの
   Ｐ行×Ｑ列の領域に変換画像データを出力する表示画像
   変換装置であって、 前記入力画像データの水平方向の画素数Ｍを前記表示パ
   ネルの垂直表示ライン数に相当する画素数Ｑに変換する
   水平画像処理回路と、 前記水平画像処理回路の出力画像データにおいて、垂直
   方向のライン数Ｎを前記表示パネルの水平表示画素数に
   相当するライン数Ｐに変換する垂直画像処理回路と、 前記垂直画像処理回路の出力するＱ行×Ｐ列の画像デー
   タを保持するフィールドメモリと、 前記フィールドメモリに保持されたＱ行×Ｐ列の画像デ
   ータを、Ｑ列×Ｐ行の画像データとしてアドレス変換を
   行って読み出し、前記表示パネルに前記読み出し画像デ
   ータを与えるメモリ制御回路と、を具備することを特徴
   とする表示画像変換装置。
2. 【請求項２】 前記垂直画像処理回路は、 入力画像データが第１フィールド及び第２フィールドか
   らなるＭ行×Ｎ列のインターレース信号であり、前記表
   示パネルの表示行数Ｐが前記入力画像データの垂直ライ
   ン数Ｎに比べて少ないときは、前記表示パネルのｐ行目
   （１≦ｐ≦Ｐ）に出力する画像データが、第１フィール
   ドと第２フィールドで同一となるよう、前記水平画像処
   理回路の出力画像データに対し垂直内挿処理を行うこと
   を特徴とする請求項１記載の表示画像変換装置。
3. 【請求項３】 第１フィールド及び第２フィールドから
   なるＭ行×Ｎ列の画像データを入力し、前記画像データ
   の水平方向及び垂直方向の画素を回転変換し、表示パネ
   ルのＰ行×Ｑ列（２×Ｎ≧Ｐ≧Ｎ）の領域に変換画像デ
   ータを出力する表示画像変換装置であって、 前記入力画像データの水平方向の画素数Ｍを前記表示パ
   ネルの垂直表示ライン数に相当する画素数Ｑに変換する
   水平画像処理回路と、 前記水平画像処理回路の出力画像データにおいて、前記
   第１及び第２フィールド毎に、垂直方向のライン数Ｎを
   前記表示パネルの一部のライン数Ｐ／２に変換する垂直
   画像処理回路と、 前記垂直画像処理回路の出力するＱ行×Ｐ／２列の画像
   データを保持するフィールドメモリと、 前記フィールドメモリに保持されたＱ行×Ｐ／２列の画
   像データを、Ｑ列×Ｐ／２行の画像データとしてアドレ
   ス変換を行い、変換画像データとして読み出すメモリ制
   御回路と、 前記フィールドメモリから読み出された第１フィールド
   及び変換第２フィールドの変換画像データを出力仮想ラ
   イン順に合成してＰ行×Ｑ列の画像データを生成し、前
   記表示パネルに与える水平画像補正回路と、を具備する
   ことを特徴とする表示画像変換装置。
4. 【請求項４】 前記垂直画像処理回路は、 前記第１フィールドにおいては、前記表示パネルの奇数
   行目の表示データに相当する画像データとなり、前記第
   ２フィールドにおいては、前記表示パネルの偶数行目の
   表示データに相当する画像データとなるよう、変換前の
   画像データに対し第１フィールドと第２フィールドで夫
   々異なる垂直内挿処理を行い、 前記水平画像補正回路は、 前記第１フィールドの画像データを用いて前記表示パネ
   ルの偶数行目の画像データを作成し、前記第２フィール
   ドの画像データを用いて前記表示パネルの奇数行目の画
   像データを作成することを特徴とする請求項３記載の表
   示画像変換装置。
5. 【請求項５】 Ｍ行×Ｎ列の入力画像データに対して水
   平方向及び垂直方向の画素を回転変換し、表示パネルの
   Ｐ行×Ｑ列の領域に変換画像データを出力する表示画像
   変換装置であって、 前記入力画像データの水平方向の画素数Ｍを、前記表示
   パネルの垂直表示ライン数に相当する画素数Ｑに変換す
   る水平画像処理回路と、 前記水平画像処理回路から出力された画像データに対し
   て水平方向の輪郭を強調処理する第１の輪郭強調回路
   と、 前記第１の輪郭強調回路の出力画像データにおいて、垂
   直方向のライン数Ｎを前記表示パネルの水平表示画素数
   に相当するライン数Ｐに変換する垂直画像処理回路と、 前記垂直画像処理回路の出力するＱ行×Ｐ列の画像デー
   タを保持するフィールドメモリと、 前記フィールドメモリに保持されたＱ行×Ｐ列の画像デ
   ータを、Ｑ列×Ｐ行の画像データとしてアドレス変換を
   行って変換画像データとして読み出すメモリ制御回路
   と、 前記フィールドメモリから読み出された画像データにお
   いて、前記表示パネルの行方向の輪郭を強調処理し、水
   平方向及び垂直方向に輪郭強調された画像データを前記
   表示パネルに与える第２の輪郭強調回路と、を具備する
   ことを特徴とする表示画像変換装置。
6. 【請求項６】 Ｒ、Ｇ、Ｂ成分について夫々Ｍ行×Ｎ列
   の画素値からなる画像データを入力し、前記画像データ
   の水平方向及び垂直方向の画素を回転変換し、表示パネ
   ルのＰ行×Ｑ列のＲ、Ｇ、Ｂ領域に変換画像データを夫
   々出力する表示画像変換装置であって、 前記画像データのＲ成分における水平方向の画素数Ｍ
   を、前記表示パネルの垂直表示ライン数に相当する画素
   数Ｑに変換する第１の水平画像処理回路と、 前記画像データのＧ成分における水平方向の画素数Ｍ
   を、前記表示パネルの垂直表示ライン数に相当する画素
   数Ｑに変換する第２の水平画像処理回路と、 前記画像データのＢ成分における水平方向の画素数Ｍ
   を、前記表示パネルの垂直表示ライン数に相当する画素
   数Ｑに変換する第３の水平画像処理回路と、前記第１の
   水平画像処理回路の出力画像データにおいて、垂直方向
   のライン数 Ｎを前記表示パネルのＲ水平画素数に相当するライン数
   Ｐに変換する第１の垂直画像処理回路と、 前記第２の水平画像処理回路の出力画像データにおい
   て、垂直方向のライン数Ｎを前記表示パネルのＧ水平画
   素数に相当するライン数Ｐに変換する第２の垂直画像処
   理回路と、 前記第３の水平画像処理回路の出力画像データにおい
   て、垂直方向のライン数Ｎを前記表示パネルのＢ水平画
   素数に相当するライン数Ｐに変換する第３の垂直画像処
   理回路と、 前記第１の垂直画像処理回路の出力するＱ行×Ｐ列のＲ
   画像データを保持する第１のフィールドメモリと、 前記第２の垂直画像処理回路の出力するＱ行×Ｐ列のＧ
   画像データを保持する第２のフィールドメモリと、 前記第３の垂直画像処理回路の出力するＱ行×Ｐ列のＢ
   画像データを保持する第３のフィールドメモリと、 前記第１のフィールドメモリに保持されたＱ行×Ｐ列の
   Ｒ画像データを、Ｑ列×Ｐ行のＲ画像データとしてアド
   レス変換を行って１フィールドの画像データ読み出し、
   前記表示パネルのＲ素子に前記Ｒ画像データを与える第
   １のメモリ制御回路と、 前記第２のフィールドメモリに保持されたＱ行×Ｐ列の
   Ｇ画像データを、Ｑ列×Ｐ行のＲ画像データとしてアド
   レス変換を行って１フィールドの画像データ読み出し、
   前記表示パネルのＧ素子に前記Ｇ画像データを与える第
   ２のメモリ制御回路と、 前記第３のフィールドメモリに保持されたＱ行×Ｐ列の
   Ｂ画像データを、Ｑ列×Ｐ行のＢ画像データとしてアド
   レス変換を行って１フィールドの画像データ読み出し、
   前記表示パネルのＢ素子に前記Ｂ画像データを与える第
   ３のメモリ制御回路と、を具備することを特徴とする表
   示画像変換装置。
7. 【請求項７】 前記第ｉ（ｉ＝１，２，３）の垂直画像
   処理回路は、 前記表示パネルのｐ行目（１≦ｐ≦Ｐ）のＲＧＢの画像
   データが画素配列に従って各々１／３画素ずつシフトし
   た信号となるよう、変換前の画像データに対しＲ、Ｇ、
   Ｂで夫々異なる係数の垂直内挿処理を行うことを特徴と
   する請求項６記載の表示画像変換装置。
8. 【請求項８】 Ｍ行×Ｎ列の入力画像データに対して水
   平方向及び垂直方向の画素を回転変換し、Ｒ行×Ｑ列の
   表示領域を有する表示パネルのＰ行×Ｑ列（Ｐ＜Ｒ）の
   表示領域に変換画像データを出力し、前記表示パネルの
   （Ｐ＋１〜Ｒ）行×Ｑ列の領域に文字データを表示する
   表示画像変換装置であって、 前記画像データの水平方向の画素数Ｍを前記表示パネル
   の垂直表示ライン数に相当する画素数Ｑに変換する水平
   画像処理回路と、 前記水平画像処理回路の出力画像データにおいて、垂直
   方向のライン数Ｎを前記表示パネルの水平表示画素数に
   相当するライン数Ｐに変換する垂直画像処理回路と、 前記垂直画像処理回路の出力画像データの下位ビットを
   文字データのビット信号と置き換え、画像データと文字
   データとを合成するデータ合成回路と、 前記データ合成回路の出力するＱ行×Ｐ列の合成データ
   を記憶するフィールドメモリと、 前記フィールドメモリに保持されたＱ行×Ｐ列の合成デ
   ータを、Ｑ列×Ｐ行の合成データとしてアドレス変換を
   行って読み出すメモリ制御回路と、 前記フィールドメモリから読み出された合成データか
   ら、画像データと文字データとに分離するデータ分離回
   路と、 前記データ分離回路から出力される文字データの水平表
   示位置を変換し、前記表示パネルの（Ｐ＋１〜Ｒ）行×
   Ｑ列の領域に前記文字データを出力し、前記表示パネル
   の（１〜Ｐ）行×Ｑ列の領域に前記変換画像データを出
   力する水平表示位置変換回路と、を具備することを特徴
   とする表示画像変換装置。
9. 【請求項９】 Ｍ行×Ｎ列の画素を用いて歪みのない第
   １の画角の画像データを入力し、又は水平方向に歪みを
   有する第２の画角の画像データを入力し、水平方向及び
   垂直方向の画素を回転変換し、入力画像データが第１の
   画角の場合は表示パネルのＰ１行×Ｑ列の領域に変換画
   像データを出力し、入力画像データが第２の画角の場合
   は前記表示パネルのＰ２行×Ｑ列の領域に歪みのない変
   換画像データを出力する表示画像変換装置であって、 前記画像データの水平方向の画素数Ｍを前記表示パネル
   の垂直表示ライン数に相当する画素数Ｑに変換する水平
   画像処理回路と、 前記水平画像処理回路の出力画像データにおいて、垂直
   方向のライン数Ｎを前記表示パネルの水平表示画素数に
   相当するライン数Ｐ１又はＰ２に変換する垂直画像処理
   回路と、 前記垂直画像処理回路の出力するＱ行×Ｐ１列又はＱ行
   ×Ｐ２列の画像データを保持するフィールドメモリと、 前記フィールドメモリのＱ行×Ｐ１列又はＱ行×Ｐ２列
   の画像データを、Ｑ列×Ｐ１行又はＱ列×Ｐ２行の画像
   データとしてアドレス変換を行って変換画像データ読み
   出すメモリ制御回路と、 前記第１の画角の画像データが入力された場合は、前記
   フィールドメモリの読み出し画像データをそのまま前記
   表示パネルに与え、前記第２の画角の画像データが入力
   された場合は、読み出し画像データに対してはＰ２／Ｐ
   １の水平圧縮を行って前記表示パネルに与える水平画像
   圧縮回路と、を具備することを特徴とする表示画像変換
   装置。
10. 【請求項１０】 Ｍ行×Ｎ１列の第１の画像データ又は
    Ｍ行×Ｎ２列の第２の画像データを入力し、前記第１又
    は第２の画像データの水平方向及び垂直方向の画素を回
    転変換し、表示パネルのＰ行×Ｑ列の領域に変換画像デ
    ータを出力する表示画像変換装置であって、 前記画像データの水平方向の画素数Ｍを前記表示パネル
    の垂直表示ライン数に相当する画素数Ｑに変換する水平
    画像処理回路と、 前記水平画像処理回路の出力する第１又は第２の画像デ
    ータにおいて、垂直方向のライン数Ｎ１又はＮ２を前記
    表示パネルの水平表示画素数に相当するライン数Ｐに変
    換する垂直画像処理回路と、 前記垂直画像処理回路の出力するＱ行×Ｐ列の画像デー
    タを保持するフィールドメモリと、 前記フィールドメモリに保持されたＱ行×Ｐ列の画像デ
    ータを、Ｑ列×Ｐ行の画像データとしてアドレス変換を
    行って読み出し、前記表示パネルに前記読み出し画像デ
    ータを与えるメモリ制御回路と、 前記第１又は第２の画像データの何れにおいても、水平
    同期信号の周期及び垂直同期信号の周期に関わらず、入
    力画像データの垂直同期信号に同期して前記表示パネル
    の表示ライン数Ｑを連続して駆動する表示パネル駆動回
    路と、を具備することを特徴とする表示画像変換装置。
11. 【請求項１１】 前記メモリ制御回路は、 前記フィールドメモリで水平及び垂直方向の表示変換を
    行うため、書き込みアドレスに対して読み出しアドレス
    が直交するように前記フィールドメモリのアドレスを制
    御することを特徴とする請求項１，３，５，８，９，１
    ０のうちいずれか１項記載の表示画像変換装置。
12. 【請求項１２】 前記水平画像処理回路は、 入力画像データの水平方向のデータ数Ｍを表示パネルの
    垂直表示ライン数Ｑに相当するデータに変換するとき、
    画像データの折り返し歪みを抑圧するＬＰＦと、 前記ＬＰＦから出力される画像データの水平方向の画素
    数Ｍを、表示パネルの垂直表示ライン数Ｑに相当する画
    像データに変換するための水平内挿回路と、 前記水平内挿回路で変換された画像データを時間的に圧
    縮し、１ラインＱ個の画像データを生成する水平圧縮回
    路と、を有することを特徴とする請求項１，３，５，
    ６，８，９，１０のうちいずれか１項記載の表示画像変
    換装置。
13. 【請求項１３】 前記垂直画像処理回路は、 前記水平画像処理回路の出力するＱ行×Ｎ列の画像デー
    タにおいて、第ｋ列と第ｋ＋１列（ｋ＝１〜Ｎ−１の序
    数）の画像データを入力したとき、前記第ｋ列の画像デ
    ータを１ライン遅延させるラインメモリと、 前記ラインメモリに保持された前記第ｋ列の画像データ
    に対してライン毎に異なる内挿係数Ｋを乗算する第１の
    乗算器と、 前記第ｋ＋１列の画像データに対して内挿係数（１−
    Ｋ）を乗算する第２の乗算器と、 前記第１及び第２の乗算器の出力を加算し、加算結果を
    内挿ラインの画像データとして出力する加算器と、を有
    するものであることを特徴とする請求項１，３，５，
    ８，９，１０のうちいずれか１項記載の表示画像変換装
    置。
14. 【請求項１４】 前記第ｉ（ｉ＝１，２，３）のメモリ
    制御回路は、 前記第ｉのフィールドメモリの書き込みに対しては独立
    の制御を行い、読み出しに対しては共通の制御を行い、
    前記第ｉのフィールドメモリで水平及び垂直方向の表示
    変換を行うため、書き込みアドレスに対して読み出しア
    ドレスが直交するように前記フィールドメモリのアドレ
    スを制御することを特徴とする請求項６記載の表示画像
    変換装置。
15. 【請求項１５】 前記第ｉ（ｉ＝１，２，３）の垂直画
    像処理回路は、 前記第ｉの水平画像処理回路の出力するＱ行×Ｎ列の画
    像データにおいて、第ｋ列と第ｋ＋１列（ｋ＝１〜Ｎ−
    １の序数）の画像データを入力したとき、前記第ｋ列の
    画像データを１ライン遅延させるラインメモリと、 前記ラインメモリに保持された前記第ｋ列の画像データ
    に対してライン毎に異なる内挿係数Ｋを乗算する第１の
    乗算器と、 前記第ｋ＋１列の画像データに対して内挿係数（１−
    Ｋ）を乗算する第２の乗算器と、 前記第１及び第２の乗算器の出力を加算し、加算結果を
    内挿ラインの画像データとして出力する加算器と、を具
    備し、 前記ｉの値によって内挿係数Ｋの値を変化させ、仮想補
    間ラインの画素値を生成するものであることを特徴とす
    る請求項６記載の表示画像変換装置。