JP2005033566A

JP2005033566A - 画像信号の処理装置および処理方法

Info

Publication number: JP2005033566A
Application number: JP2003271143A
Authority: JP
Inventors: Ikuo Someya; 郁男染谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-07-04
Filing date: 2003-07-04
Publication date: 2005-02-03
Anticipated expiration: 2023-07-04
Also published as: JP4392531B2

Abstract

【課題】ラインメモリを効率的に構成し、必要メモリ容量を抑え、コスト低減を図る。
【解決手段】画像信号Ｖil（ＵＸＧＡ信号）の入力時、画像信号処理部１０３は４：４：４の状態で、画素数の変換を行い、画像信号Ｖilに係る画像を画面全体に表示するための画像信号Ｖoutを得る。この場合、メモリ部１１８内の９ｎ（ｎはディスプレイ１０４の水平方向の画素数）画素分のメモリ容量を用いて、垂直補間フィルタ１１５の９個のラインメモリを構成する。画像信号Ｖi2（１０８０ｉ信号）の入力時、画像信号処理部１０３は４：２：２の状態で、画素数の変換を行い、画像信号Ｖi2に係る画像を画面全体に表示するための画像信号Ｖoutを得る。この場合、メモリ部１１８内の３ｎ画素分のメモリ容量を用いてＩＰ変換部１１１の３個のラインメモリを構成し、メモリ部１１８内の６ｎ画素分のメモリ容量を用いて垂直補間フィルタ１１５の９個のラインメモリを構成する。
【選択図】図１

Description

この発明は、例えば垂直方向の画素数を変換して出力画像信号を得る画像信号の処理装置および処理方法に関する。

詳しくは、この発明は、入力画像信号として赤色信号、緑色信号および青色信号からなるプログレッシブ方式の画像信号が入力されるとき、補間位置の画素データを得る垂直補間フィルタで各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態（４：４：４の状態）で処理を行って出力画像信号を得ると共に、入力画像信号として輝度信号、青色差信号および赤色差信号からなるインタレース方式の画像信号が入力されるとき、インタレース方式からプログレッシブ方式に変換する方式変換部および補間位置の画素データを得る垂直補間フィルタで各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数の半分とされた状態（４：２：２の状態）で処理を行って出力画像信号を得、方式変換部および垂直補間フィルタで用いられるラインメモリを少なくとも一部共通とすることによって、ラインメモリを効率的に構成し、必要とするメモリ容量を抑え、コストの低減を図るようにした画像信号の処理装置および処理方法に係るものである。

また、この発明は、第１のモードでは、赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号に対して、補間位置の画素データを得る第１の垂直補間フィルタで４：４：４処理を行って出力画像信号としての第２の画像信号を得、第２のモードでは、輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号に対して、インタレース方式からプログレッシブ方式に変換する方式変換部および補間位置の画素データを得る第２の垂直補間フィルタで４：２：２処理を行って出力画像信号としての第４の画像信号を得、さらに第３のモードでは、上述の第１の画像信号としての赤色信号、緑色信号および青色信号をマトリックス回路で変換した輝度信号、青色差信号および赤色差信号に対して、上述の第１の垂直補間フィルタで４：２：２処理を行って第２の画像信号を得ると共に上述の第３の画像信号に対して、上述の方式変換部および第２の垂直補間フィルタで４：２：２処理を行って第４の画像信号を得、その後上述の第２の画像信号および第４の画像信号を合成して出力画像信号としての第５の画像信号を得るものであって、第１の垂直補間フィルタ、方式変換部および第２の垂直補間フィルタで用いられるラインメモリを少なくとも一部共通とすることによって、ラインメモリを効率的に構成し、必要とするメモリ容量を抑え、コストの低減を図るようにした画像信号の処理装置および処理方法に係るものである。

従来、画像信号として、例えばテレビ放送を受信して得られるＴＶ画像信号、コンピュータで生成されるＰＣ画像信号などがある。

ＴＶ画像信号としては、４８０ｉ信号（ＳＤＴＶ信号）、７２０ｐ信号または１０８０ｉ信号（ＨＤＴＶ信号）等がある。ここで、数値はライン数を表し、「ｉ」はインタレース方式を表し、「ｐ」はプログレッシブ方式を表している。因みに、４８０ｉ信号は、７２０×４８０ドットの解像度を持ち、７２０ｐ信号は１２８０×７２０ドットの解像度を持ち、１０８０ｉ信号は１９２０×１０８０ドットの解像度を持っている。

一方、ＰＣ画像信号としては、ＶＧＡ規格の画像信号（ＶＧＡ信号）、ＳＶＧＡ規格の画像信号（ＳＶＧＡ信号）、ＸＧＡ規格の画像信号（ＸＧＡ信号）またはＵＸＧＡ規格の画像信号（ＵＸＧＡ信号）がある。因みに、ＶＧＡ信号は６４０×４８０ドットの解像度を持ち、ＳＶＧＡ信号は８００×６００ドットの解像度を持ち、ＸＧＡ信号は１０２４×７６８ドットの解像度を持ち、ＵＸＧＡ信号は１６００×１２００ドットの解像度を持っている。なお、これらＶＧＡ信号、ＳＶＧＡ信号、ＸＧＡ信号およびＵＸＧＡ信号は、プログレッシブ方式の画像信号である。

このような入力画像信号による画像をディスプレイに表示する際、ディスプレイの表示規格に対応したフォーマットの画像信号に変換することが行われる。この場合、ライン数（垂直方向の画素数）を減少させる縮小処理、あるいはそれを増加させる拡大処理が行われる。ライン数の変換は、例えばラインメモリを用いて構成される垂直補間フィルタで行うことが提案されている（特許文献１参照）。

また、入力画像信号がインタレース方式の画像信号である場合、ラインメモリを用いて構成される方式変換部でインタレース方式の画像信号をプログレッシブ方式の画像信号に変換し、その後にライン数の変換を行うことも提案されている（特許文献２参照）。

特開平７−１０７４１１号公報特開２０００−１４８０５９号公報

上述したように、垂直補間フィルタおよび方式変換部はラインメモリを用いて構成される。しかし、入力画像信号がプログレッシブ方式の画像信号である場合には方式変換部は不要であり、この方式変換部を構成するラインメモリは無駄となっている。

この発明の目的は、ラインメモリを効率的に構成し、必要とするメモリ容量を抑え、コストの低減を図ることにある。

この発明に係る画像信号処理装置は、垂直方向の画素数が第１の数である入力画像信号を、垂直方向の画素数が第２の数である出力画像信号に変換する画像信号処理装置であって、入力画像信号として、少なくとも赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号、または輝度信号、青色差信号および赤色差信号からなるインタレース方式の第２の画像信号が入力され、入力画像信号としての第２の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換する方式変換部と、入力画像信号としての第１の画像信号または方式変換部でプログレッシブ方式に変換された第２の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数を変換した出力画像信号を得る垂直補間フィルタとを備えるものである。そして、入力画像信号として第１の画像信号が入力されるとき、垂直補間フィルタは、各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理し、入力画像信号として第２の画像信号が入力されるとき、方式変換部および垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理し、方式変換部で用いられるラインメモリおよび垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされるものである。

また、この発明に係る画像信号処理方法は、垂直方向の画素数が第１の数である入力画像信号を、垂直方向の画素数が第２の数である出力画像信号に変換する画像信号処理方法であって、入力画像信号として赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号が入力されるときは、垂直補間フィルタで、この第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数を変換した出力画像信号を得、入力画像信号として輝度信号、青色差信号および赤色差信号からなるインタレース方式の第２の画像信号が入力されるときは、方式変換部で、この第２の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換し、その後に垂直補間フィルタでこのプログレッシブ方式に変換された第２の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数を変換した出力画像信号を得るものである。そして、入力画像信号として第１の画像信号が入力されるとき、垂直補間フィルタは、各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理し、入力画像信号として第２の画像信号が入力されるとき、方式変換部および垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理し、方式変換部で用いられるラインメモリおよび垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされるものである。

また、この発明に係る画像表示装置は、垂直方向の画素数が第１の数である入力画像信号を、垂直方向の画素数が第２の数である出力画像信号に変換する画像信号処理部と、この画像信号処理部で変換された出力画像信号による画像を表示する、垂直方向の画素数が上記第２の数であるディスプレイとを有し、画像信号処理部が、上述した画像信号処理装置と同様に構成されるものである。

この発明においては、垂直方向の画素数が第１の数である入力画像信号を、垂直方向の画素数が第２の数である出力画像信号に変換する。入力画像信号として、少なくとも赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号、または輝度信号、青色差信号および赤色差信号からなるインタレース方式の第２の画像信号が入力される。

入力画像信号として赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号が入力されるときは、垂直補間フィルタで、この第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データが生成され、垂直方向の画素数を変換した出力画像信号が得られる。この場合、垂直補間フィルタでは、４：４：４の状態、つまり各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理が行われる。

入力画像信号として輝度信号、青色差信号および赤色差信号からなるインタレース方式の第２の画像信号が入力されるときは、方式変換部で、この第２の画像信号がラインメモリを用いてインタレース方式からプログレッシブ方式に変換される。その後、垂直補間フィルタで、このプログレッシブ方式に変換された第２の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データが生成され、垂直方向の画素数を変換した出力画像信号が得られる。

この場合、方式変換部および垂直補間フィルタでは、４：２：２の状態、つまり各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理が行われる。

また、方式変換部および垂直補間フィルタで用いられるラインメモリは、少なくとも一部は共通とされる。方式変換部において、例えば、静止画部分ではフィールド間補間によって補間ラインが生成され、動画部分ではフィールド内補間によって補間ラインが生成される。上述した方式変換部で用いられるラインメモリは、例えばフィールド内補間用のラインメモリとされる。

４：２：２の状態で処理を行う場合、４：４：４の状態で処理を行う場合と比べて、垂直補間フィルタで用いられるラインメモリで必要とするメモリ容量が減り、その減った分のメモリ容量が方式変換部のラインメモリを構成する際に使用される。これにより、方式変換部および垂直補間フィルタで用いられるラインメモリを効率的に構成でき、必要とするメモリ容量を抑えることができる。

例えば、出力画像信号による画像信号を表示するディスプレイの水平方向の画素数をｎとするとき、全体で９ｎ画素分のメモリ容量を有するラインメモリ部を備えるようにされる。入力画像信号として第１の画像信号が入力されるとき、ラインメモリ部内の９ｎ画素分のメモリ容量を用いて垂直補間フィルタで用いられるラインメモリが構成される。また、入力画像信号として第２の画像信号が入力されるとき、ラインメモリ部内の３ｎ画素分のメモリ容量を用いて方式変換部で用いられるラインメモリが構成され、ラインメモリ部内の６ｎ画素分のメモリ容量を用いて垂直補間フィルタで用いられるラインメモリが構成される。

例えば、垂直補間フィルタの後段に、輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換するマトリックス回路が配置される。この場合、マトリックス回路は、入力画像信号として第１の画像信号が入力されるとき、垂直補間フィルタで得られた出力画像信号としての赤色信号、緑色信号および青色信号をそのまま出力するようにされる。また、このマトリックス回路は、入力画像信号として第２の画像信号が入力されるとき、垂直補間フィルタで得られた出力画像信号としての輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換して出力するようにされる。

これにより、入力画像信号として第１の画像信号および第２の画像信号のいずれが入力されても、赤色信号、緑色信号および青色信号の出力画像信号を得ることができる。そしてこの場合、入力画像信号として第１の画像信号が入力されるとき、途中で輝度信号、青色差信号および赤色差信号に変換されることなく出力画像信号を得ることができるので、マトリックス変換による画質の低下を回避できる。

この発明に係る画像信号処理装置は、赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号を、垂直方向の画素数が所定数の第２の画像信号に変換する第１の画像信号処理部と、輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号を、垂直方向の画素数が所定数の第４の画像信号に変換する第２の画像信号処理部と、第１の画像信号処理部で得られた第２の画像信号、第２の画像信号処理部で得られた第４の画像信号、または第２の画像信号および第４の画像信号を合成して得られた、第２の画像信号による画像および第４の画像信号による画像を並べて表示するための第５の画像信号を出力する画像信号出力部とを有するものである。

そして、第１の画像信号処理部は、画像信号出力部が第５の画像信号を出力するとき、第１の画像信号としての赤色信号、緑色信号および青色信号を、輝度信号、青色差信号および赤色差信号に変換して出力し、画像信号出力部が第２の画像信号を出力するとき、第１の画像信号としての赤色信号、緑色信号および青色信号をそのまま出力するマトリックス回路と、このマトリックス回路より出力される第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第２の画像信号を得る第１の垂直補間フィルタとを備えるものである。また、第２の画像信号処理部は、第３の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換する方式変換部と、この方式変換部でプログレッシブ方式に変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第４の画像信号を得る第２の垂直補間フィルタとを備えるものである。

そして、第１の画像信号処理部の第１の垂直補間フィルタは、画像信号出力部が第２の画像信号を出力するとき、各ラインにおける赤色信号、緑色信号および青色信号の画像データ数が等しい状態で処理し、画像信号出力部が第５の画像信号を出力するとき、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画像データ数の半分とされた状態で処理し、第２の画像信号処理部の方式変換部および第２の垂直補間フィルタは、画像信号出力部が上記第４の画像信号または上記第５の画像信号を出力するとき、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画像データ数の半分とされた状態で処理し、第１の画像信号処理部の第１の垂直補間フィルタ、第２の画像信号処理部の方式変換部および第２の垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされるものである。

また、この発明に係る画像信号処理方法は、第１のモードでは、第１の垂直補間フィルタで、赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第２の画像信号を得て出力し、第２のモードでは、方式変換部で、輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号をプログレッシブ方式に変換し、その後に第２の垂直補間フィルタで、該プログレッシブ方式に変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第４の画像信号を得て出力し、第３のモードでは、第１の画像信号としての赤色信号、緑色信号および青色信号を、マトリックス回路で、輝度信号、青色差信号および赤色差信号に変換し、第１の垂直補間フィルタで、この変換された第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第２の画像信号を得ると共に、第３の画像信号をプログレッシブ方式に変換し、第２の垂直補間フィルタで、この変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第４の画像信号を得、その後第２の画像信号および第４の画像信号を合成して、第２の画像信号による画像および第４の画像信号による画像を並べて表示するための第５の画像信号を得て出力する画像信号処理方法である。

そして、第１のモードでは、第１の垂直補間フィルタは、各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理し、第２のモードでは、方式変換部および第２の垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数の半分とされた状態で処理し、第３のモードでは、第１の垂直補間フィルタ、方式変換部および第２の垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数の半分とされた状態で処理し、第１の垂直補間フィルタ、方式変換部および第２の垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされるものである。

また、この発明に係る画像表示装置は、赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号を、垂直方向の画素数が所定数の第２の画像信号に変換する第１の画像信号処理部と、輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号を、垂直方向の画素数が所定数の第４の画像信号に変換する第２の画像信号処理部と、第１の画像信号処理部で得られた第２の画像信号、第２の画像信号処理部で得られた第４の画像信号、または第２の画像信号および第４の画像信号を合成して得られた、第２の画像信号による画像および第４の画像信号による画像を並べて表示するための第５の画像信号を出力する画像信号出力部と、この画像信号出力部より出力される画像信号による画像を表示するディスプレイとを有し、第１、第２の画像信号処理部が、上述した画像信号処理装置における第１、第２の画像信号処理部と同様に構成されるものである。

この発明においては、第１〜第３のモードが存在する。第１のモードでは、第１の垂直補間フィルタで、赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データが生成され、垂直方向の画素数が所定数の第２の画像信号が得られる。この場合、第１の垂直補間フィルタでは、４：４：４の状態、つまり各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理が行われる。

また、第２のモードでは、方式変換部で、輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号がプログレッシブ方式に変換され、その後に第２の垂直補間フィルタで、このプログレッシブ方式に変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データが生成され、垂直方向の画素数が所定数の第４の画像信号が得られる。この場合、方式変換部および第２の垂直補間フィルタでは、４：２：２の状態、つまり各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理が行われる。

また、第３のモードでは、第１の画像信号としての赤色信号、緑色信号および青色信号が、マトリックス回路で、輝度信号、青色差信号および赤色差信号に変換され、その後に第１の垂直補間フィルタで、この変換された第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データが生成され、垂直方向の画素数が所定数の第２の画像信号が得られると共に、第２の画像信号が方式変換部でプログレッシブ方式に変換され、第２の垂直補間フィルタで、この変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データが生成され、垂直方向の画素数が所定数の第４の画像信号が得られ、その後第２の画像信号および第４の画像信号が合成されて、第２の画像信号による画像および第４の画像信号による画像を並べて表示するための第５の画像信号が得られる。この場合、第１の垂直補間フィルタ、方式変換部および第２の垂直補間フィルタでは、４：２：２の処理、つまり各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理が行われる。

また、第１の垂直補間フィルタ、方式変換部および第２の垂直補間フィルタで用いられるラインメモリは、少なくとも一部は共通とされる。方式変換部において、例えば、静止画部分ではフィールド間補間によって補間ラインが生成され、動画部分ではフィールド内補間によって補間ラインが生成される。上述した方式変換部で用いられるラインメモリは、例えばフィールド内補間用のラインメモリとされる。

４：２：２の処理を行う場合、４：４：４の処理を行う場合と比べて、第１および第２の垂直補間フィルタで用いられるラインメモリのメモリ容量は減り、その減った分のメモリ容量は、方式変換部のラインメモリを構成する際に使用される。これにより、第１の垂直補間フィルタ、方式変換部および第２の垂直補間フィルタで用いられるラインメモリを効率的に構成でき、必要とするメモリ容量を抑えることができる。

例えば、画像信号出力部より出力される画像信号を表示するディスプレイの水平方向の画素数をｎとするとき、全体で９ｎ画素分のメモリ容量を有するラインメモリ部を備えるようにされる。画像信号出力部より第２の画像信号が出力されるとき、ラインメモリ部内の９ｎ画素分のメモリ容量を用いて第１の画像信号処理部の第１の垂直補間フィルタで用いられるラインメモリが構成される。画像信号処理部より第４の画像信号が出力されるとき、ラインメモリ部内の３ｎ画素分のメモリ容量を用いて第２の画像信号処理部の方式変換部で用いられるラインメモリが構成され、さらにラインメモリ部内の６ｎ画素分のメモリ容量を用いて第２の画像信号処理部の第２の垂直補間フィルタで用いられるラインメモリが構成される。画像信号出力部より第５の画像信号が出力されるとき、ラインメモリ部内の３ｎ画素分のメモリ容量を用いて画像信号処理部の第１の垂直補間フィルタで用いられるラインメモリが構成され、ラインメモリ部内の３ｎ画素分のメモリ容量を用いて第２の画像信号処理部の方式変換部で用いられるラインメモリが構成され、さらにラインメモリ部内の３ｎ画素分のメモリ容量を用いて第２の画像信号処理部の第２の垂直補間フィルタで用いられるラインメモリが構成される。

例えば、画像信号出力部の後段に、輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換するマトリックス回路が配置される。この場合、マトリックス回路は、画像信号出力部が第２の画像信号を出力するとき、この第２の画像信号としての赤色信号、緑色信号および青色信号をそのまま出力するようにされる。また、マトリックス回路は、画像信号出力部が第４の画像信号または第５の画像信号を出力するとき、この第４の画像信号またはこの第５の画像信号としての輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換して出力するようにされる。

これにより、第１〜第３のいずれのモードでも、赤色信号、緑色信号および青色信号の出力画像信号を得ることができる。そしてこの場合、第１のモードでは、途中で輝度信号、青色差信号および赤色差信号に変換されることなく出力画像信号を得ることができるので、マトリックス変換による画質の低下を回避できる。

この発明によれば、入力画像信号として赤色信号、緑色信号および青色信号からなるプログレッシブ方式の画像信号が入力されるとき、補間位置の画素データを得る垂直補間フィルタで各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態（４：４：４の状態）で処理を行って出力画像信号を得ると共に、入力画像信号として輝度信号、青色差信号および赤色差信号からなるインタレース方式の画像信号が入力されるとき、インタレース方式からプログレッシブ方式に変換する方式変換部および補間位置の画素データを得る垂直補間フィルタで各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数の半分とされた状態（４：２：２の状態）で処理を行って出力画像信号を得、方式変換部および垂直補間フィルタで用いられるラインメモリを少なくとも一部共通とするものであり、ラインメモリを効率的に構成でき、これにより必要とするメモリ容量を抑え、コストの低減を図ることができる。

また、この発明によれば、第１のモードでは、赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号に対して、補間位置の画素データを得る第１の垂直補間フィルタで４：４：４の状態で処理を行って出力画像信号としての第２の画像信号を得、第２のモードでは、輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号に対して、インタレース方式からプログレッシブ方式に変換する方式変換部および補間位置の画素データを得る第２の垂直補間フィルタで４：２：２の状態で処理を行って出力画像信号としての第４の画像信号を得、さらに第３のモードでは、上述の第１の画像信号としての赤色信号、緑色信号および青色信号をマトリックス回路で変換した輝度信号、青色差信号および赤色差信号に対して、上述の第１の垂直補間フィルタで４：２：２の状態で処理を行って第２の画像信号を得ると共に上述の第３の画像信号に対して、上述の方式変換部および第２の垂直補間フィルタで４：２：２の状態で処理を行って第４の画像信号を得、その後上述の第２の画像信号および第４の画像信号を合成して出力画像信号としての第５の画像信号を得るものであって、第１の垂直補間フィルタ、方式変換部および第２の垂直補間フィルタで用いられるラインメモリを少なくとも一部共通とするものであり、ラインメモリを効率的に構成でき、これにより必要とするメモリ容量を抑え、コストの低減を図ることができる。

以下、この発明の第１の実施の形態を説明する。

図１は、第１の実施の形態としての画像表示装置１００の構成を示している。

この画像表示装置１００は、装置全体の動作を制御するシステムコントローラ１０１と、入力画像信号が入力される入力端子１０２とを有している。ここで、入力画像信号は、少なくとも、第１の画像信号としての、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂからなるプログレッシブ方式の画像信号Ｖi1、または第２の画像信号としての、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒからなるインタレース方式の画像信号Ｖi2である。

また、画像表示装置１００は、画像を表示するためのディスプレイ１０４と、入力端子１０２に入力される画像信号Ｖi1またはＶi2を、このディスプレイ１０４に画像を表示するための出力画像信号Ｖoutに変換する画像信号処理部１０３とを有している。

本実施の形態において、ディスプレイ１０４は、ＳＸＧＡの表示規格（解像度１２８０×１０２４ドット）に対応した、例えばＬＣＤ(Liquid Crystal Display)、ＰＤＰ(Plasma Display Panel)等のフラットパネルディスプレイである。画像信号処理部１０３は、画像信号Ｖi1またはＶi2を、ディスプレイ１０４の表示規格に対応したフォーマットの出力画像信号Ｖoutに変換する。

図１に示す画像表示装置１００の動作を説明する。入力端子１０２には、画像信号Ｖi1またはＶi2が入力される。この画像信号Ｖi1またはＶi2は画像信号処理部１０３に供給される。画像信号処理部１０３では、システムコントローラ１０１の制御により、画像信号Ｖi1またはＶi2の水平方向および垂直方向の画素数が変換されて、ディスプレイ１０４の表示規格に対応したフォーマットの出力画像信号Ｖoutが生成される。この出力画像信号Ｖoutはディスプレイ１０４に供給される。このディスプレイ１０４の画面には、画像信号Ｖoutによる画像、つまり画像信号Ｖi1に係る画像または画像信号Ｖi2に係る画像が表示される。

次に、画像信号処理部１０３の詳細を説明する。
この画像信号処理部１０３は、方式変換部としてのＩＰ(Interlace-Progressive)変換部１１１を有している。このＩＰ変換部１１１は、インタレース方式の画像信号をプログレッシブ方式の画像信号に変換するためのものである。

このＩＰ変換部１１１は、静止画部分ではフィールドメモリを使用したフィールド間補間によって補間ラインを生成し、動画部分ではラインメモリを使用したフィールド内補間によって補間ラインを生成する。本実施の形態においては、このフィールド内補間に係る補間ラインは、１個のラインメモリを用いて上下のラインから線形補間処理によって生成される。

このＩＰ変換部１１１は、入力端子１０２に画像信号Ｖi1（プログレッシブ方式）が入力される場合にはその画像信号Ｖi1をそのまま出力し、入力端子１０２に画像信号Ｖi2（インタレース方式）が入力される場合にはその画像信号Ｖi2をプログレッシブ方式に変換して出力する。

また、このＩＰ変換部１１１は、４：２：２の状態、つまり各ラインにおける青色差信号Ｃｂおよび赤色差信号Ｃｒの画素データ数が輝度信号Ｙの画素データ数に対して半分とされた状態で処理をする。これにより、色差信号Ｃｂ，Ｃｒのそれぞれの補間ラインを得るために必要とするラインメモリのメモリ容量は、輝度信号Ｙの補間ラインを得るために必要とするラインメモリのメモリ容量の半分で済む。

上述したように、このＩＰ変換部１１１は、画像信号Ｖi2が入力される場合にはその画像信号Ｖi2をプログレッシブ方式に変換して出力するものである。この場合、このＩＰ変換部１１１から後述するマトリックス回路１２１までは、４：２：２の状態で処理が行われる。一方、ＩＰ変換部１１１は、画像信号Ｖi1が入力される場合にはその画像信号Ｖi1をそのまま出力するものである。この場合、画像信号処理部１０３の各回路では、４：４：４の状態、つまり各ラインにおける赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂの画素データ数が等しい状態で処理が行われる。

また、画像信号処理部１０３は、水平ローパスフィルタ１１２を有している。この水平ローパスフィルタ１１２には、ＩＰ変換部１１１より出力される画像信号Ｖａが入力される。この水平ローパスフィルタ１１２は、水平方向の画素数を減らすとき（以下、「水平縮小時」という）には、折り返し歪みの発生を防止するため、画像信号Ｖａの水平方向の帯域を制限して画像信号Ｖｂとして出力し、一方画像信号Ｖａの水平方向の画素数を増やすとき（以下、「水平拡大時」という）には、画像信号Ｖａをそのまま画像信号Ｖｂとして出力する。

また、画像信号処理部１０３は、補間位置の画素データを生成する補間処理を行って水平方向の画素数を変換する水平補間フィルタ１１３を有している。この水平補間フィルタ１１３には、水平ローパスフィルタ１１２より出力される画像信号Ｖｂが入力されると共に、後述する垂直エンハンサ１１６より出力される画像信号Ｖｆが入力される。

この水平補間フィルタ１１３は、水平縮小時には、画像信号Ｖｂについては水平方向の画素数を減らす方向に変換して画像信号Ｖｃとして出力し、画像信号Ｖｆについてはそのまま画像信号Ｖｇとして出力する。また、この水平補間フィルタ１１３は、水平拡大時には、画像信号Ｖｂについてはそのまま画像信号Ｖｃとして出力し、画像信号Ｖｆについては水平方向の画素数を増やす方向に変換して画像信号Ｖｇとして出力する。

この水平補間フィルタ１１３には、データバス１１９を介してＳＤＲＡＭ(Synchronous Dynamic random access memory)１３０が接続されている。この水平補間フィルタ１２３において補間処理により得られた画素データは、ＳＤＲＡＭ１２０に一時的に蓄積され、その後に所定のタイミングで読み出されて次段に供給される。

また、画像信号処理部１０３は、垂直ローパスフィルタ１１４を有している。この垂直ローパスフィルタ１１４には、水平補間フィルタ１１３より出力される画像信号Ｖｃが入力される。この垂直ローパスフィルタ１１４は、画像信号Ｖｃの垂直方向の画素数を減らすとき（以下、「垂直縮小時」という）には、折り返し歪みの発生を防止するため、その画像信号Ｖｃの垂直方向の帯域を制限して画像信号Ｖｄとして出力し、一方画像信号Ｖｃの垂直方向の画素数を増やすとき（以下、「垂直拡大時」という）には、その画像信号Ｖｃをそのまま画像信号Ｖｄとして出力する。

また、画像信号処理部１０３は、補間位置の画素データを生成する補間処理を行って垂直方向の画素数を変換する垂直補間フィルタ１１５を有している。この垂直補間フィルタ１１５には、垂直ローパスフィルタ１１４より出力される画像信号Ｖｄが入力される。この垂直補間フィルタ１１５は、垂直縮小時には、画像信号Ｖｄの垂直方向の画素数（ライン数）を減らす方向に変換して画像信号Ｖｅとして出力する。また、この垂直補間フィルタ１１５は、垂直拡大時には、画像信号Ｖｄの垂直方向の画素数を増やす方向に変換して画像信号Ｖｅとして出力する。

この垂直補間フィルタ１１５には、上述した水平補間フィルタ１１３と同様に、データバス１１９を介してＳＤＲＡＭ１２０が接続されている。この垂直補間フィルタ１１５で得られた画素データは、ＳＤＲＡＭ１２０に一時的に蓄積され、その後に所定のタイミングで読み出されて次段に供給される。

本実施の形態において、垂直補間フィルタ１１５は、補間関数としてsin(ｘ)／ｘを用いた補間処理を行う。図２は、補間関数としてsin(ｘ)／ｘを用いた場合の補間処理を示している。なお、図２においては、垂直方向の画素間隔を１として示している。

この場合、図２Ｂに示す垂直方向の画素データＣ，Ｄの間に位置する、図２Ｃの画素データＸを生成するとき、補間関数は、図２Ａに示すように、画素データＸに対応する位置に頂点が位置するように配置される。ここで、補間関数の頂点の値を１とし、画素データＢ，Ｃ，Ｄ，Ｅに対応する値を、それぞれの画素データＢ，Ｃ，Ｄ，Ｅに乗算して、その和をとることで、画素データＸが求められる。

図３は、垂直補間フィルタ１１５の構成を示している。入力信号は３個のラインメモリ４１１〜４１３の直列回路に入力される。ラインメモリ４１１〜４１３は、それぞれ１水平期間分の遅延時間を持つ遅延回路を構成している。

入力信号に乗算器４１４で係数Ｃ４が乗算されて得られた信号およびラインメモリ４１１の出力信号に乗算器４１５で係数Ｃ３が乗算されて得られた信号は加算器４１６で加算される。また、この加算器４１６の出力信号およびラインメモリ４１２の出力信号に乗算器４１７で係数Ｃ２を乗算して得られた信号は加算器４１８で加算される。

さらに、加算器４１８の出力信号およびラインメモリ４１３の出力信号に乗算器４１９で係数Ｃ３を乗算して得られた信号は加算器４２０で加算される。そして、この加算器４２０の出力信号が、垂直補間フィルタ４１０の出力信号とされる。

乗算器４１４，４１５，４１７，４１９には、それぞれ補間係数ＲＯＭ４２１，４２２，４２３，４２４より係数Ｃ４，Ｃ３，Ｃ２，Ｃ１が供給される。補間係数ＲＯＭ４２１，４２２，４２３，４２４には、図４に示すように、それぞれ補間関数の１≦ｘ＜２，０≦ｘ＜１，−１≦ｘ＜０，−２≦ｘ＜−１の範囲の値が記憶されている。

これらの補間係数ＲＯＭ４２１，４２２，４２３，４２４に、それぞれ、補間点の位相ＰＨ（図２の処理例では、画素データＸ，Ｄの垂直方向の間隔）に対応した読み出しアドレスＷＡＤを供給することで、この補間点の位相ＰＨに対応した係数Ｃ４，Ｃ３，Ｃ２，Ｃ１が読み出される。

また、図１に戻って、画像信号処理部１０３は、垂直エンハンサ１１６を有している。この垂直エンハンサ１１６には、垂直補間フィルタ１１５より出力される画像信号Ｖｅが入力される。この垂直エンハンサ１１６は、垂直拡大時には、画像のボケを軽減するため、画像信号Ｖｅの垂直方向の高域を強調して画像信号Ｖｆとして出力し、一方垂直縮小時には、その画像信号Ｖｅをそのまま画像信号Ｖｆとして出力する。

また、画像信号処理部１０３は、水平エンハンサ１１７を有している。この水平エンハンサ１１７には、水平補間フィルタ１１３より出力される画像信号Ｖｇが入力される。この水平エンハンサ１１７は、水平拡大時には、画像のボケを軽減するため、画像信号Ｖｇの水平方向の高域を強調して画像信号Ｖｈとして出力し、一方水平縮小時には、その画像信号Ｖｇをそのまま画像信号Ｖｈとして出力する。

また、画像信号処理部１０３は、ラインメモリ部１１８を有している。このラインメモリ部１１８は、ディスプレイ１０４の水平方向の画素数（ドット数）をｎとするとき、全体で９ｎ画素分のメモリ容量を備えている。本実施の形態においては、上述したように、ｎ＝１２８０である。そのため、ラインメモリ部１１８は、９×１２８０画素分のメモリ容量を持っている。

入力端子１０２に画像信号Ｖi1が入力される場合、図５Ａに示すように、ラインメモリ部１１８内の９ｎ（＝１２８０×９）画素分のメモリ容量を用いて、垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される。一方、入力端子１０２に画像信号Ｖi2が入力される場合、図５Ｂに示すように、ラインメモリ部１１８内の３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量を用いて、ＩＰ変換部１１１で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）が構成され、さらにラインメモリ部１１８内の６ｎ（＝１２８０×３＋６４０×６）画素分のメモリ容量を用いて、垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される。このように、ＩＰ変換部１１１および垂直補間フィルタ１１５で用いられるラインメモリは、少なくとも一部が共通とされる。

また、画像信号処理部１０３は、水平エンハンサ１１７の後段に、マトリックス回路１２１を有している。このマトリックス回路１２１は、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換するためのものである。

このマトリックス回路１２１は、入力端子１０２に画像信号Ｖilが入力される場合には、水平エンハンサ１１７より出力される画像信号Ｖｈが赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂであることから、当該赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂをそのまま出力画像信号Ｖoutとして出力する。また、このマトリックス回路１２１は、入力端子１０２に画像信号Ｖi2が入力される場合には、水平エンハンサ１１７より出力される画像信号Ｖｈが輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒであることから、当該輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換して出力画像信号Ｖoutとして出力する。

次に、画像信号処理部１０３の動作を説明する。ここでは、画像信号Ｖi1としてＵＸＧＡ規格の画像信号（ＵＸＧＡ信号）が入力され、画像信号Ｖi2として１０８０ｉ信号が入力される場合について説明する。なお、ＵＸＧＡ信号は、例えばコンピュータで生成されるものであり、１６００×１２００ドットの解像度を持つプログレッシブ方式の画像信号である。一方、１０８０ｉ信号は、例えばテレビ放送を受信して得られるものであり、１９２０×１０８０ドットの解像度を持つインタレース方式の画像信号である。

まず、入力端子１０２に画像信号Ｖil（ＵＸＧＡ信号）が入力される場合について説明する。この場合、ラインメモリ部１１８内の９ｎ（＝１２８０×９）画素分のメモリ容量を用いて、垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される（図５Ａ参照）。

この画像信号Ｖi1は、ＩＰ変換部１１１に供給される。この場合、画像信号Ｖilはプログレッシブ方式の画像信号であるので、ＩＰ変換部１１１はその画像信号Ｖi1をそのまま画像信号Ｖａとして出力する。このＩＰ変換部１１１より出力される画像信号Ｖａは水平ローパスフィルタ１１２に入力される。この水平ローパスフィルタ１１２は、折り返し歪みの発生を防止するため、画像信号Ｖａの水平方向の帯域を制限して画像信号Ｖｂとして出力する。

この画像信号Ｖｂは水平補間フィルタ１１３に入力される。水平補間フィルタ１１３は、画像信号Ｖｂの水平方向の画素数を減らす方向に変換して画像信号Ｖｃとして出力する。この場合、色信号Ｒ，Ｇ，Ｂのそれぞれにおいて、水平方向の画素数が１６００から１２８０に低減される。

水平補間フィルタ１１３より出力される画像信号Ｖｃは垂直ローパスフィルタ１１４に入力される。垂直ローパスフィルタ１１４は、折り返し歪みの発生を防止するため、画像信号Ｖｃの垂直方向の帯域を制限して画像信号Ｖｄとして出力する。この画像信号Ｖｄは垂直補間フィルタ１１５に入力される。垂直補間フィルタ１１５は、画像信号Ｖｄの垂直方向の画素数（ライン数）を減らす方向に変換して画像信号Ｖｅとして出力する。この場合、色信号Ｒ，Ｇ，Ｂのそれぞれにおける、垂直方向の画素数が１２００から１０２４に低減される。

垂直補間フィルタ１１５より出力される画像信号Ｖｅは垂直エンハンサ１１６に入力されるが、この垂直エンハンサ１１６からそのまま画像信号Ｖｆとして出力される。また、この画像信号Ｖｆは水平補間フィルタ１１３に入力されるが、この水平補間フィルタ１１３からそのまま画像信号Ｖｇとして出力される。

さらに、この画像信号Ｖｇは水平エンハンサ１１７に入力されるが、この水平エンハンサ１１７からそのまま画像信号Ｖｈとして出力される。この画像信号Ｖｈは、マトリックス回路１２１に供給される。この場合、画像信号Ｖｈは赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂで構成されており、マトリックス回路１２１からは、当該赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂがそのまま出力画像信号Ｖoutとして出力される。

この出力画像信号Ｖoutは、画像信号Ｖil（ＵＸＧＡ信号）が変換されて得られたものであって、水平方向の画素数が１２８０、垂直方向の画素数が１０２４とされたものとなる。したがって、この出力画像信号Ｖoutを、ＳＸＧＡの表示規格のディスプレイ１０４に供給することで、このディスプレイ１０４の画面全体に、画像信号Ｖil（ＵＸＧＡ信号）に係る画像が良好に表示される。

なお、上述では、画像信号ＶilがＵＸＧＡ信号である場合の動作を説明したが、画像信号Ｖi1としてその他の画像信号が供給される場合にも同様の動作をする。その場合、画像信号Ｖilとして供給される画像信号のフォーマットによっては、水平方向および垂直方向の画素数が増加されることとなるが、垂直補間フィルタ１１５で垂直方向の画素数が１０２４に増加されてから、水平補間フィルタ１１３で水平方向の画素数が１２８０に増加される。したがって、この画素数の増加時に垂直補間フィルタ１１５のラインメモリで必要とするメモリ容量は、上述した画素数減少時に垂直補間フィルタ１１５のラインメモリで必要とするメモリ容量（１２８０画素分）より大きくなることはない。

次に、入力端子１０２に画像信号Ｖi2（１０８０ｉ信号）が入力される場合について説明する。この場合、ラインメモリ部１１８内の３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量を用いて、ＩＰ変換部１１１で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）が構成され、さらにラインメモリ部１１８内の６ｎ（＝１２８０×３＋６４０×６）画素分のメモリ容量を用いて、垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される（図５Ｂ参照）。

この画像信号Ｖi2は、ＩＰ変換部１１１に供給される。この場合、画像信号Ｖi2はインタレース方式の画像信号であるので、ＩＰ変換部１１１はその画像信号Ｖi2をプログレッシブ方式に変換して、画像信号Ｖａとして出力する。この場合、ＩＰ変換部１１１では、４：２：２の状態、つまり各ラインにおける青色差信号Ｃｂおよび赤色差信号Ｃｒの画素データ数が輝度信号Ｙの画素データ数に対して半分とされた状態で処理が行われる。以下、この４：４：２の状態での処理は、マトリックス回路１２１まで行われる。

この場合、ＩＰ変換部１１１では、輝度信号Ｙは水平方向の画素データ数が１９２０で処理されるが、色差信号Ｃｂ，Ｃｒのそれぞれは、水平方向の画素データ数が９６０で処理される。これにより、上述したように、ＩＰ変換部１１１で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）を３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量で構成できる。

ＩＰ変換部１１１より出力される画像信号Ｖａは水平ローパスフィルタ１１２に入力される。この水平ローパスフィルタ１１２は、折り返し歪みの発生を防止するため、画像信号Ｖａの水平方向の帯域を制限して画像信号Ｖｂとして出力する。

この画像信号Ｖｂは水平補間フィルタ１１３に入力される。水平補間フィルタ１１３は、画像信号Ｖｂの水平方向の画素数を減らす方向に変換して画像信号Ｖｃとして出力する。この場合、輝度信号Ｙは水平方向の画素数が１９２０から１２８０に低減され、色差信号Ｃｂ，Ｃｒのそれぞれは、水平方向の画素数が９６０から６４０に低減される。これにより、上述したように、垂直補間フィルタ１１５で用いられる９個のラインメモリを６ｎ（＝１２８０×３＋６４０×６）画素分のメモリ容量で構成できる。

水平補間フィルタ１１３より出力される画像信号Ｖｃは垂直ローパスフィルタ１１４に入力される。この垂直ローパスフィルタ１１４は、折り返し歪みの発生を防止するため、画像信号Ｖｃの垂直方向の帯域を制限して画像信号Ｖｄとして出力する。この画像信号Ｖｄは垂直補間フィルタ１１５に入力される。垂直補間フィルタ１１５は、画像信号Ｖｄの垂直方向の画素数（ライン数）を減らす方向に変換して画像信号Ｖｅとして出力する。この場合、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｂのそれぞれにおける、垂直方向の画素数が１０８０から１０２４に低減される。

さらに、この画像信号Ｖｇは水平エンハンサ１１７に入力されるが、この水平エンハンサ１１７からそのまま画像信号Ｖｈとして出力される。この画像信号Ｖｈは、マトリックス回路１２１に供給される。この場合、画像信号Ｖｈは輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒであり、マトリックス回路１２１からは、当該輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒが変換されて得られた色信号Ｒ、緑色信号Ｇおよび青色信号Ｂが出力画像信号Ｖoutとして出力される。

この出力画像信号Ｖoutは、画像信号Ｖi1（１０８０ｉ信号）が変換されて得られたものであって、水平方向の画素数が１２８０、垂直方向の画素数が１０２４とされたものとなる。したがって、この出力画像信号Ｖoutを、ＳＸＧＡの表示規格のディスプレイ１０４に供給することで、このディスプレイ１０４の画面全体に、画像信号Ｖi2（１０８０ｉ信号）に係る画像が良好に表示される。

なお、上述では、画像信号Ｖi2が１０８０ｉ信号である場合の動作を説明したが、画像信号Ｖi2としてその他の画像信号が供給される場合にも同様の動作をする。その場合、画像信号Ｖi2として供給される画像信号のフォーマットによっては、水平方向および垂直方向の画素数が増加されることとなるが、垂直補間フィルタ１１５で垂直方向の画素数が１０２４に増加されてから、水平補間フィルタ１１３で水平方向の画素数が１２８０（６４０）に増加される。したがって、この画素数の増加時に垂直補間フィルタ１１５のラインメモリで必要とするメモリ容量は、上述した画素数減少時に垂直補間フィルタ１１５のラインメモリで必要とするメモリ容量より大きくなることはない。

このように、図１に示す画像信号処理部１０３においては、入力端子１０２に画像信号Ｖi2が入力される場合、４：２：２の状態で処理が行われる。この場合、４：４：４の状態で処理を行う場合と比べて、垂直補間フィルタ１１５で用いられるラインメモリで必要とするメモリ容量が減り、その減った分のメモリ容量が、ＩＰ変換部１１１のラインメモリを構成する際に使用される。つまり、ＩＰ変換部１１１および垂直補間フィルタ１１５で用いられるラインメモリは、少なくとも一部は共通とされる。これにより、ＩＰ変換部１１１および垂直補間フィルタ１１５で用いられるラインメモリを効率的に構成でき、必要とするメモリ容量を抑えることができる。

また、図１に示す画像信号処理部１０３においては、最終段にマトリックス回路１２１が配置される。そして、入力端子１０２に画像信号Ｖi1が入力され、水平エンハンサ１１７から出力される画像信号Ｖｈが赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂであるときは、当該赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂがそのまま出力画像信号Ｖoutとして出力される。また、入力端子１０２に画像信号Ｖi2が入力され、水平エンハンサ１１７から出力される画像信号Ｖｈが輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃａであるときは、当該輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃａが変換されて得られた赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂが出力画像信号Ｖoutとして出力される。

これにより、入力端子１０２に画像信号Ｖi1，Ｖi2のいずれが入力されても、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂの出力画像信号Ｖoutを得ることができる。そしてこの場合、入力端子１０２に画像信号Ｖi1が入力されるとき、途中で輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒに変換されることなく出力画像信号Ｖoutを得ることができるので、マトリックス変換による画質の低下を回避できる。

次に、この発明の第２の実施の形態について説明する。図６は、第２の実施の形態としての画像表示装置２００の構成を示している。この図６において、図１と対応する部分には同一符号を付し、適宜その説明を省略する。

この画像表示装置２００は、装置全体の動作を制御するシステムコントローラ２０１と、第１の画像信号としての画像信号Ｖi1が入力される入力端子２０２Ｐと、この入力端子２０２Ｐに入力される画像信号Ｖilに基づいて第２の画像信号としての画像信号Ｖ１を生成する、第１の画像信号処理部としての画像信号処理部２０３Ｐと、第３の画像信号としての画像信号Ｖi2が入力される入力端子２０２Ｔと、この入力端子２０２Ｔに入力される画像信号Ｖi2に基づいて第４の画像信号としての画像信号Ｖ２を生成する、第２の画像信号処理部としての画像信号処理部２０３Ｔとを有している。

ここで、画像信号Ｖilは、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂからなるプログレッシブ方式の画像信号であり、例えばコンピュータで生成されるものである。また、画像信号Ｖi2は、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒからなるインタレース方式の画像信号であり、例えばテレビ放送を受信して得られるものである。

画像信号処理部２０３Ｐ，２０３Ｔは、それぞれ画像信号Ｖi1，Ｖi2の水平方向および垂直方向の画素数を変換する機能を持っている。画像信号処理部２０３Ｐ，２０３Ｔは、水平方向および垂直方向のそれぞれについて、画素数を減らす縮小処理あるいは画素数を増やす拡大処理を選択的に実行する。

画像信号処理部２０３Ｐは、第１のモードであるＰＣ表示時には、画像信号Ｖilに係る画像を、後述するディスプレイ２０６の画面全体に表示するための画像信号Ｖ１を生成し、第３のモードであるＰＣ，ＴＶマルチ表示時には、画像信号Ｖilに係る画像を、後述するディスプレイ２０６の画面の一部、本実施の形態では１／４の領域に表示するための画像信号Ｖ１を生成する。

同様に、画像信号処理部２０３Ｔは、第２のモードであるＴＶ表示時には、画像信号Ｖi2に係る画像を、後述するディスプレイ２０６の画面全体に表示するための画像信号Ｖ２を生成し、第３のモードであるＰＣ，ＴＶマルチ表示時には、画像信号Ｖi2に係る画像を、後述するディスプレイ２０６の画面の一部、本実施の形態では１／４の領域に表示するための画像信号Ｖ２を生成する。

また、画像表示装置２００は、画像信号出力部としてのマルチ画面部２０４を有している。このマルチ画面部２０４は、第１のモードであるＰＣ表示時には、画像信号処理部２０３Ｐで得られた画像信号Ｖ１をそのまま出力する。また、このマルチ画面部２０４は、第２のモードであるＴＶ表示時には、画像信号処理部２０３Ｔで得られた画像信号Ｖ２をそのまま出力する。

さらに、このマルチ画面部２０４は、第３のモードであるＰＣ，ＴＶマルチ表示時には、画像信号処理部２０３Ｐで得られた画像信号Ｖ１および画像信号処理部２０３Ｔで得られた画像信号Ｖ２を合成して、これら画像信号Ｖ１，Ｖ２による画像を後述するディスプレイ２０６の画面に並べて表示するための、第５の画像信号としの画像信号Ｖ３を生成し、この画像信号Ｖ３を出力する。

また、画像表示装置２００はマトリックス回路２０５を有している。このマトリックス回路２０５には、マルチ画面部２０４より出力される画像信号Ｖ１、Ｖ２またはＶ３が供給される。このマトリックス回路２０５は、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換する。

このマトリックス回路２０５は、第１のモードであるＰＣ表示時には、マルチ画面部２０４から出力される画像信号Ｖ１が赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂであることから、当該赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂをそのまま出力画像信号Ｖoutとして出力する。また、このマトリックス回路２０５は、第２のモードであるＴＶ表示時には、マルチ画面部２０４から出力される画像信号Ｖ２が輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒであることから、当該輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換し、出力画像信号Ｖoutとして出力する。

さらに、このマトリックス回路２０５は、第３のモードであるＰＣ，ＴＶマルチ表示時には、マルチ画面部２０４から出力される画像信号Ｖ３が輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒであることから、当該輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換し、出力画像信号Ｖoutとして出力する。

また、画像表示装置２００は、マトリックス回路２０５で得られる出力画像信号Ｖoutによる画像を表示するディスプレイ２０６を有している。このディスプレイ２０６は、図１に示す画像表示装置１００におけるディスプレイ１０４と同様に、ＳＸＧＡの表示規格（解像度１２８０×１０２４ドット）に対応した、例えばＬＣＤ、ＰＤＰ等のフラットパネルディスプレイである。マトリックス回路２０５で得られる出力画像信号Ｖoutは、ディスプレイ２０６の表示規格に対応したフォーマットとされている。

図６に示す画像表示装置２００の動作を説明する。入力端子２０２Ｐには、コンピュータ等から画像信号Ｖi1が入力される。入力端子２０２Ｔには、チューナ等から画像信号Ｖi2が入力される。

第１のモードであるＰＣ表示時には、入力端子２０２Ｐに入力された画像信号Ｖi1に基づいて、画像信号処理部２０３Ｐでは、画像信号Ｖilに係る画像をディスプレイ２０６の画面全体に表示するための画像信号Ｖ１が生成される。この画像信号Ｖ１は、水平方向の画素数が１２８０、垂直方向の画素数が１０２４に変換されたものとなる。この画像信号Ｖ１はマルチ画面部２０４およびマトリックス回路２０５をそのまま通過し、出力画像信号Ｖoutとしてディスプレイ２０６に供給される。これにより、ディスプレイ２０６には、図７Ａに示すように、その画面全体に画像信号Ｖi1に係る画像（ＰＣ画像）が表示される。

また、第２のモードであるＴＶ表示時には、入力端子２０２Ｔに入力された画像信号Ｖi2に基づいて、画像信号処理部２０３Ｔでは、画像信号Ｖi2に係る画像をディスプレイ２０６の画面全体に表示するための画像信号Ｖ２が生成される。この画像信号Ｖ２は、水平方向の画素数が１２８０、垂直方向の画素数が１０２４に変換されたものとなる。この画像信号Ｖ２はマルチ画面部２０４をそのまま通過してマトリックス回路２０５に供給される。

この画像信号Ｖ２は輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒであるので、マトリックス回路２０５では、当該輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒが赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換され、出力画像信号Ｖoutとして出力される。そして、この出力画像信号Ｖoutがディスプレイ２０６に供給される。これにより、ディスプレイ２０６には、図７Ａに示すように、その画面全体に画像信号Ｖi2に係る画像（ＴＶ画像）が表示される。

また、第３のモードであるＰＣ，ＴＶマルチ表示時には、入力端子２０２Ｐに入力された画像信号Ｖi1に基づいて、画像信号処理部２０３Ｐでは、画像信号Ｖilに係る画像をディスプレイ２０６の画面の１／４の領域に表示するための画像信号Ｖ１が生成される。この画像信号Ｖ１は、水平方向の画素数が６４０、垂直方向の画素数が５１２に変換されたものとなる。

また、このＰＣ，ＴＶマルチ表示時には、入力端子２０２Ｔに入力された画像信号Ｖi2に基づいて、画像信号処理部２０３Ｔでは、画像信号Ｖi2に係る画像をディスプレイ２０６の画面の１／４の領域に表示するための画像信号Ｖ２が生成される。この画像信号Ｖ１は、水平方向の画素数が６４０、垂直方向の画素数が５１２に変換されたものとなる。

このように画像信号処理部２０３Ｐで生成された画像信号Ｖ１および画像信号処理部２０３Ｔで生成された画像信号Ｖ２は、マルチ画面部２０４に供給される。このマルチ画面部２０４では、画像信号Ｖ１，Ｖ２が合成されて、これら画像信号Ｖ１，Ｖ２による画像をディスプレイ２０６の画面に並べて表示するための画像信号Ｖ３が生成される。

このようにマルチ画面部２０４で生成される画像信号Ｖ３はマトリックス回路２０５に供給される。この画像信号Ｖ３は輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒであるので、マトリックス回路２０５では、当該輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒが赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換され、出力画像信号Ｖoutとして出力される。そして、この出力画像信号Ｖoutがディスプレイ２０６に供給される。これにより、ディスプレイ２０６には、図７Ｂに示すように、その画面に、画像信号Ｖ１による画像（ＰＣ画像）と画像信号Ｖ２による画像（ＴＶ画像）とが並べて表示される。

次に、画像信号処理部２０３Ｐの構成を説明する。この画像信号処理部２０３Ｐは、マトリックス回路１２５を有している。このマトリックス回路１２５は、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂを、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒに変換するためのものである。

このマトリックス回路１２５は、第１のモードであるＰＣ表示時には、入力端子２０２Ｐに入力される画像信号Ｖi1としての赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂをそのまま出力する。また、このマトリックス回路１２５は、第３のモードであるＰＣ，ＴＶマルチ表示時には、入力端子２０２Ｐに入力される画像信号Ｖi1としての赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂを、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒに変換して出力する。

また、この画像信号処理部２０３Ｐは、マトリックス回路１２５の後段に、水平ローパスフィルタ１１２、水平補間フィルタ１１３、垂直ローパスフィルタ１１４、垂直補間フィルタ１１５、垂直エンハンサ１１６および水平エンハンサ１１７を有している。これらは、図１に示す画像表示装置１００の画像信号処理部１０３におけるものと同様のものである。水平補間フィルタ１１３および垂直補間フィルタ１１５は、データバス１１９を介してＳＤＲＡＭ１２０に接続されている。

上述したように、第１のモードであるＰＣ表示時には、マトリックス回路１２５は、入力端子２０２Ｐに入力される画像信号Ｖi1としての赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂをそのまま出力する。そのため、このＰＣ表示時には、画像信号処理部２０３Ｐにおける処理は赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂの状態で行われ、最終的に得られる画像信号Ｖ１は赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂで構成されるものとなる。また、このＰＣ表示時には、画像信号処理部２０３Ｐでは、４：４：４の状態、つまり各ラインにおける赤色信号Ｒ、色信号Ｇおよび青色信号Ｂの画素データ数が等しい状態で処理が行われる。

また、上述したように、第３のモードであるＰＣ，ＴＶマルチ表示時には、マトリックス回路１２５は、入力端子２０２Ｐに入力される画像信号Ｖi1としての赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂを、輝度信号Ｙ、青色差信号Ｃｂ、赤色差信号Ｃｒに変換して出力する。そのため、このＰＣ，ＴＶマルチ表示時には、画像信号処理部２０３Ｐにおける処理は輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒの状態で行われ、最終的に得られる画像信号Ｖ１は輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒで構成されるものとなる。また、このＰＣ，ＴＶマルチ表示時には、画像信号処理部２０３Ｐでは、４：２：２の状態、つまり各ラインにおける青色差信号Ｃｂおよび赤色差信号Ｃｒの画素データ数が輝度信号Ｙの画素データ数に対して半分とされた状態で処理が行われる。

なお、第２のモードであるＴＶ表示時には、上述したように画像信号処理部２０３Ｐで得られる画像信号Ｖ１は使用されないので、この画像信号処理部２０３Ｐの動作は停止される。

次に、画像信号処理部２０３Ｔの構成を説明する。この画像信号処理部２０３Ｔは、ＩＰ変換部１２６を有している。このＩＰ変換部１２６は、入力端子２０２Ｔに入力される画像信号Ｖi2を、インタレース方式からプログレッシブ方式に変換する。このＩＰ変換部１２６は、上述した図１に示す画像表示装置１００の画像信号処理部１０３におけるＩＰ変換部１１１と同様に、静止画部分ではフィールドメモリを使用したフィールド間補間によって補間ラインを生成し、動画部分ではラインメモリを使用したフィールド内補間によって補間ラインを生成する。そして、このフィールド内補間に係る補間ラインは、１個のラインメモリを用いて上下のラインから線形補間処理によって生成される。

また、この画像信号処理部２０３Ｔは、ＩＰ変換部１２６の後段に、水平ローパスフィルタ１１２、水平補間フィルタ１１３、垂直ローパスフィルタ１１４、垂直補間フィルタ１１５、垂直エンハンサ１１６および水平エンハンサ１１７を有している。これらは、図１に示す画像表示装置１００の画像信号処理部１０３におけるものと同様のものである。水平補間フィルタ１１３および垂直補間フィルタ１１５は、データバス１１９を介してＳＤＲＡＭ１２０に接続されている。

上述したように画像信号Ｖi2は輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒで構成されるものであり、従って画像信号処理部２０３Ｔにおける処理は輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒの状態で行われ、最終的に得られる画像信号Ｖ２は輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒで構成されるものとなる。

また、画像信号処理部２０３Ｔでは、第２のモードであるＴＶ表示時、第３のモードであるＰＣ，ＴＶマルチ表示時のいずれにおいても、４：２：２の状態、つまり各ラインにおける青色差信号Ｃｂおよび赤色差信号Ｃｒの画素データ数が輝度信号Ｙの画素データ数に対して半分とされた状態で処理が行われる。なお、第１のモードであるＰＣ表示時には、上述したように画像信号処理部２０３Ｔで得られる画像信号Ｖ２は使用されないので、この画像信号処理部２０３Ｔの動作は停止される。

また、上述せずも、画像表示装置２００は、ラインメモリ部１２７を有している。このラインメモリ部１２７は、ディスプレイ２０６の水平方向の画素数（ドット数）をｎとするとき、全体で９ｎ画素分のメモリ容量を備えている。本実施の形態においては、上述したように、ｎ＝１２８０である。そのため、ラインメモリ部１２７は、９×１２８０画素分のメモリ容量を持っている。

第１のモードであるＰＣ表示時には、図８Ａに示すように、ラインメモリ部１２７内の９ｎ（＝１２８０×９）画素分のメモリ容量を用いて、画像信号処理部２０３Ｐの垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される。

第２のモードであるＴＶ表示時には、図８Ｂに示すように、ラインメモリ部１２７内の３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量を用いて、画像信号処理部２０３ＴのＩＰ変換部１２６で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）が構成され、さらにラインメモリ部１２７内の６ｎ（＝１２８０×３＋６４０×６）画素分のメモリ容量を用いて、画像信号処理部２０３Ｔの垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される。

第３のモードであるＰＣ，ＴＶマルチ表示時には、図８Ｃに示すように、ラインメモリ部１２７内の３ｎ（＝６４０×３＋３２０×６）画素分のメモリ容量を用いて、画像信号処理部２０３Ｐの垂直補間フィルタ１１５で用いられる９個のラインメモリが構成され、ラインメモリ部１２７内の３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量を用いて、画像信号処理部２０３ＴのＩＰ変換部１２６で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）が構成され、さらにラインメモリ部１２７内の３ｎ（＝６４０×３＋３２０×６）画素分のメモリ容量を用いて、画像信号処理部２０３Ｔの垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される。

このように、画像信号処理部２０３Ｐの垂直補間フィルタ１１５、画像信号処理部２０３ＴのＩＰ変換部１２６および垂直補間フィルタ１１５で用いられるラインメモリは、少なくとも一部が共通とされる。

次に、画像信号処理部２０３Ｐ，２０３Ｔの動作を説明する。ここでは、入力端子２０２Ｐに画像信号Ｖi1としてＵＸＧＡ規格の画像信号（ＵＸＧＡ信号）が入力され、入力端子２０２Ｔに画像信号Ｖi2として１０８０ｉ信号が入力される場合について説明する。上述したように、ＵＸＧＡ信号は１６００×１２００ドットの解像度を持つプログレッシブ方式の画像信号であり、１０８０ｉ信号は１９２０×１０８０ドットの解像度を持つインタレース方式の画像信号である。

まず、第１のモードであるＰＣ表示時の動作を説明する。この場合、画像信号処理部２０３Ｔの動作は停止されており、画像信号処理部２０３Ｐのみが動作する。この画像信号処理部２０３Ｐでは、４：４：４の状態、つまり各ラインにおける赤色信号Ｒ、色信号Ｇおよび青色信号Ｂの画素データ数が等しい状態で処理が行われる。そしてこの場合、ラインメモリ部１２７内の９ｎ（＝１２８０×９）画素分のメモリ容量を用いて、画像信号処理部２０３Ｐの垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される（図８Ａ参照）。

入力端子２０２Ｐに入力される画像信号Ｖi1（ＵＸＧＡ信号）はマトリックス回路１２５をそのまま通過して水平ローパスフィルタ１１２に入力される。この水平ローパスフィルタ１１２は、折り返し歪みの発生を防止するため、入力された画像信号Ｖａの水平方向の帯域を制限して画像信号Ｖｂとして出力する。

水平補間フィルタ１１３より出力される画像信号Ｖｃは垂直ローパスフィルタ１１４に入力される。垂直ローパスフィルタ１１４は、折り返し歪みの発生を防止するため、画像信号Ｖｃの垂直方向の帯域を制限して画像信号Ｖｄとして出力する。この画像信号Ｖｄは垂直補間フィルタ１１５に入力される。垂直補間フィルタ１１５は、画像信号Ｖｄの垂直方向の画素数（ライン数）を減らす方向に変換して画像信号Ｖｅとして出力する。この場合、色信号Ｒ，Ｇ，Ｂのそれぞれにおいて、垂直方向の画素数が１２００から１０２４に低減される。

さらに、この画像信号Ｖｇは水平エンハンサ１１７に入力されるが、この水平エンハンサ１１７からそのまま画像信号Ｖ１として出力される。この画像信号Ｖ１は、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂで構成されている。この画像信号Ｖ１は、画像信号Ｖil（ＵＸＧＡ信号）が変換されて得られたものであって、水平方向の画素数が１２８０、垂直方向の画素数が１０２４とされたものとなる。したがって、この画像信号Ｖ１を、マルチ画面部２０４およびマトリックス回路２０５を介してＳＸＧＡの表示規格のディスプレイ２０６に供給することで、このディスプレイ２０６の画面全体に、画像信号Ｖil（ＵＸＧＡ信号）に係る画像（ＰＣ画像）が良好に表示される（図７Ａ参照）。

次に、第２のモードであるＴＶ表示時の動作について説明する。この場合、画像信号処理部２０３Ｐの動作は停止されており、画像信号処理部２０３Ｔのみが動作する。この画像信号処理部２０３Ｔでは、４：２：２の状態、つまり各ラインにおける青色差信号Ｃｂおよび赤色差信号Ｃｒの画素データ数が輝度信号Ｙの画素データ数に対して半分とされた状態で処理が行われる。そしてこの場合、ラインメモリ部１２７内の３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量を用いて、ＩＰ変換部１２６で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）が構成され、さらにラインメモリ部１２７内の６ｎ（＝１２８０×３＋６４０×６）画素分のメモリ容量を用いて、垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される（図８Ｂ参照）。

入力端子２０２Ｔに入力される画像信号Ｖi2（１０８０ｉ信号）は、ＩＰ変換部１２６に供給される。ＩＰ変換部１２６はその画像信号Ｖi2をプログレッシブ方式に変換して画像信号Ｖａとして出力する。上述したように、画像信号処理部２０３Ｔでは、４：２：２の状態で処理が行われる。

この場合、ＩＰ変換部１２６では、輝度信号Ｙは水平方向の画素データ数が１９２０で処理されるが、色差信号Ｃｂ，Ｃｒのそれぞれは、水平方向の画素データ数が９６０で処理される。これにより、上述したように、ＩＰ変換部１２６で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）を３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量で構成できる。

ＩＰ変換部１２６より出力される画像信号Ｖａは水平ローパスフィルタ１１２に入力される。この水平ローパスフィルタ１１２は、折り返し歪みの発生を防止するため、画像信号Ｖａの水平方向の帯域を制限して画像信号Ｖｂとして出力する。

この画像信号Ｖｂは水平補間フィルタ１１３に入力される。水平補間フィルタ１１３は、画像信号Ｖｂの水平方向の画素数を減らす方向に変換して画像信号Ｖｃとして出力する。この場合、輝度信号Ｙは水平方向の画素数が１９２０から１２８０に低減され、色差信号Ｃｂ，Ｃｒのそれぞれにおいて、水平方向の画素数が９６０から６４０に低減される。これにより、上述したように、垂直補間フィルタ１１５で用いられる９個のラインメモリを６ｎ（＝１２８０×３＋６４０×６）画素分のメモリ容量で構成できる。

水平補間フィルタ１１３より出力される画像信号Ｖｃは垂直ローパスフィルタ１１４に入力される。この垂直ローパスフィルタ１１４は、折り返し歪みの発生を防止するため、画像信号Ｖｃの垂直方向の帯域を制限して画像信号Ｖｄとして出力する。この画像信号Ｖｄは垂直補間フィルタ１１５に入力される。垂直補間フィルタ１１５は、画像信号Ｖｄの垂直方向の画素数（ライン数）を減らす方向に変換して画像信号Ｖｅとして出力する。この場合、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｂのそれぞれにおいて、垂直方向の画素数が１０８０から１０２４に低減される。

さらに、この画像信号Ｖｇは水平エンハンサ１１７に入力されるが、この水平エンハンサ１１７からそのまま画像信号Ｖ２として出力される。この画像信号Ｖ２は、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒで構成されている。この画像信号Ｖ２は、画像信号Ｖi2（１０８０ｉ信号）が変換されて得られたものであって、水平方向の画素数が１２８０、垂直方向の画素数が１０２４とされたものとなる。したがって、この画像信号Ｖ２を、マルチ画面部２０４を介してマトリックス回路２０５に供給し、このマトリックス回路２０５で輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換した後にＳＸＧＡの表示規格のディスプレイ２０６に供給することで、このディスプレイ２０６の画面全体に、画像信号Ｖi2（１０８０ｉ信号）に係る画像（ＴＶ画像）が良好に表示される（図７Ａ参照）。

次に、第３のモードであるＰＣ，ＴＶマルチ表示時の動作を説明する。この場合、画像信号処理部２０３Ｐ，２０３Ｔの双方が動作する。これら画像信号処理部２０３Ｐ，２０３Ｔでは、それぞれ４：２：２の状態、つまり各ラインにおける青色差信号Ｃｂおよび赤色差信号Ｃｒの画素データ数が輝度信号Ｙの画素データ数に対して半分とされた状態で処理が行われる。

そしてこの場合、ラインメモリ部１２７内の３ｎ（＝６４０×３＋３２０×６）画素分のメモリ容量を用いて、画像信号処理部２０３Ｐの垂直補間フィルタ１１５で用いられる９個のラインメモリが構成され、ラインメモリ部１２７内の３ｎ（＝１９２０＋９６０×２）画素分のメモリ容量を用いて、画像信号処理部２０３ＴのＩＰ変換部１２６で用いられる３個のラインメモリ（フィールド内補間用のラインメモリ）が構成され、さらにラインメモリ部１２７内の３ｎ（＝６４０×３＋３２０×６）画素分のメモリ容量を用いて、画像信号処理部２０３Ｐの垂直補間フィルタ１１５で用いられる９個のラインメモリが構成される（図８Ｃ参照）。

入力端子２０２Ｐに入力される画像信号Ｖi1（ＵＸＧＡ信号）は、マトリックス回路１２５で、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂから、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒに変換される。このマトリックス回路１２５から出力される画像信号Ｖａは水平ローパスフィルタ１１２に入力される。この水平ローパスフィルタ１１２は、折り返し歪みの発生を防止するため、入力された画像信号Ｖａの水平方向の帯域を制限して画像信号Ｖｂとして出力する。

この画像信号Ｖｂは水平補間フィルタ１１３に入力される。水平補間フィルタ１１３は、画像信号Ｖｂの水平方向の画素数を減らす方向に変換して画像信号Ｖｃとして出力する。この場合、色信号Ｒ，Ｇ，Ｂのそれぞれにおいて、水平方向の画素数が１６００から６４０に低減される。これにより、上述したように、画像信号処理部２０３Ｐの垂直補間フィルタ１１５で用いられる９個のラインメモリを３ｎ（＝６４０×３＋３２０×６）画素分のメモリ容量で構成できる。

水平補間フィルタ１１３より出力される画像信号Ｖｃは垂直ローパスフィルタ１１４に入力される。垂直ローパスフィルタ１１４は、折り返し歪みの発生を防止するため、画像信号Ｖｃの垂直方向の帯域を制限して画像信号Ｖｄとして出力する。この画像信号Ｖｄは垂直補間フィルタ１１５に入力される。垂直補間フィルタ１１５は、画像信号Ｖｄの垂直方向の画素数（ライン数）を減らす方向に変換して画像信号Ｖｅとして出力する。この場合、色信号Ｒ，Ｇ，Ｂのそれぞれにおいて、垂直方向の画素数が１２００から５１２に低減される。

さらに、この画像信号Ｖｇは水平エンハンサ１１７に入力されるが、この水平エンハンサ１１７からそのまま画像信号Ｖ１として出力される。この画像信号Ｖ１は、輝度信号Ｙ、青色差信号Ｃｂおよび青赤色信号Ｃｒで構成されている。この画像信号Ｖ１は、画像信号Ｖil（ＵＸＧＡ信号）が変換されて得られたものであって、水平方向の画素数が６４０、垂直方向の画素数が５１２とされたものとなる。

また、入力端子２０２Ｔに入力される画像信号Ｖi2（１０８０ｉ信号）は、ＩＰ変換部１２６に供給される。ＩＰ変換部１２６はその画像信号Ｖi2をプログレッシブ方式に変換して画像信号Ｖａとして出力する。上述したように、画像信号処理部２０３Ｔでは、４：２：２の状態で処理が行われる。

この画像信号Ｖｂは水平補間フィルタ１１３に入力される。水平補間フィルタ１１３は、画像信号Ｖｂの水平方向の画素数を減らす方向に変換して画像信号Ｖｃとして出力する。この場合、輝度信号Ｙは水平方向の画素数が１９２０から６４０に低減され、色差信号Ｃｂ，Ｃｒのそれぞれは、水平方向の画素数が９６０から３２０に低減される。これにより、上述したように、画像信号処理部２０３Ｔの垂直補間フィルタ１１５で用いられる９個のラインメモリを３ｎ（＝６４０×３＋３２０×６）画素分のメモリ容量で構成できる。

水平補間フィルタ１１３より出力される画像信号Ｖｃは垂直ローパスフィルタ１１４に入力される。この垂直ローパスフィルタ１１４は、折り返し歪みの発生を防止するため、画像信号Ｖｃの垂直方向の帯域を制限して画像信号Ｖｄとして出力する。この画像信号Ｖｄは垂直補間フィルタ１１５に入力される。垂直補間フィルタ１１５は、画像信号Ｖｄの垂直方向の画素数（ライン数）を減らす方向に変換して画像信号Ｖｅとして出力する。この場合、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｂのそれぞれにおいて、垂直方向の画素数が１０８０から５１２に低減される。

さらに、この画像信号Ｖｇは水平エンハンサ１１７に入力されるが、この水平エンハンサ１１７からそのまま画像信号Ｖ２として出力される。この画像信号Ｖ２は、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒで構成されている。この画像信号Ｖ２は、画像信号Ｖi2（１０８０ｉ信号）が変換されて得られたものであって、水平方向の画素数が６４０、垂直方向の画素数が５１２とされたものとなる。

上述したように、画像信号処理部２０３Ｐ，２０３Ｔで得られる画像信号Ｖ１，Ｖ２をマルチ画面部２０４に供給し、画像信号Ｖ１，Ｖ２のそれぞれによる画像を並べて表示するための画像信号Ｖ３を得、この画像信号Ｖ３をマトリックス回路２０５で輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒから赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換し、その後にＳＸＧＡの表示規格のディスプレイ２０６に供給することで、ディスプレイ２０６の画面の各１／４の領域に、画像信号Ｖi1（ＵＸＧＡ信号）に係る画像（ＰＣ画像）および画像信号Ｖi2（１０８０ｉ信号）に係る画像（ＴＶ画像）が、並べて表示される（図７Ｂ参照）。

なお、上述では、画像信号処理部２０３Ｐに関しては、入力端子２０２Ｐに入力される画像信号ＶilがＵＸＧＡ信号である場合の動作を説明したが、画像信号Ｖi1としてその他の画像信号が供給される場合にも同様の動作をする。その場合、画像信号Ｖilとして供給される画像信号のフォーマットによっては、水平方向および垂直方向の画素数が増加されることとなるが、垂直補間フィルタ１１５で垂直方向の画素数が１０２４あるいは５１２に増加されてから、水平補間フィルタ１１３で水平方向の画素数が１２８０あるいは６４０に増加される。したがって、この画素数の増加時に垂直補間フィルタ１１５のラインメモリで必要とするメモリ容量は、上述した画素数減少時に垂直補間フィルタ１１５のラインメモリで必要とするメモリ容量より大きくなることはない。このことは、画像信号処理部２０３Ｔに関しても同様である。

このように、図６に示す画像表示装置２００の画像信号処理部２０３Ｔにおいては、第２のモードであるＴＶ表示時には、４：２：２の状態で処理が行われる。この場合、４：４：４の状態で処理を行う場合と比べて、垂直補間フィルタ１１５で用いられるラインメモリで必要とするメモリ容量が減り、その減った分のメモリ容量が、ＩＰ変換部１２６のラインメモリを構成する際に使用される。

また、図６に示す画像表示装置２００の画像信号処理部２０３Ｐ，２０３Ｔにおいては、第３のモードであるＰＣ，ＴＶマルチ表示時には、４：２：２の状態で処理が行われる。また、このＰＣ，ＴＶマルチ表示時には、垂直補間フィルタ１１５で取り扱う水平方向の画素データ数が、ＰＣ表示時、ＴＶ表示時に比べて、半分となる。この場合、画像信号処理部２０３Ｐの垂直補間フィルタ１１５で用いられるラインメモリで必要とするメモリ容量が、第１のモードであるＰＣ表示時に比べて１／３に減り、その減った分のメモリ容量が、画像信号処理部２０３ＴのＩＰ変換部１２６および垂直補間フィルタ１１５のラインメモリを構成する際に使用される。

このように画像信号処理部２０３Ｐの垂直補間フィルタ１１５、画像信号処理部２０３ＴのＩＰ変換部１２６および垂直補間フィルタ１１５で用いられるラインメモリは、少なくとも一部は共通とされる。これにより、これら画像信号処理部２０３Ｐの垂直補間フィルタ１１５、画像信号処理部２０３ＴのＩＰ変換部１２６および垂直補間フィルタ１１５で用いられるラインメモリを効率的に構成でき、必要とするメモリ容量を抑えることができる。

また、図６に示す画像表示装置２００においては、マルチ画面部２０４の後段に、輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂに変換するマトリックス回路２０５が配置される。この場合、マトリックス回路２０５は、第１のモードであるＰＣ表示時であって、マルチ画面部２０４から画像信号処理部２０３Ｐで得られる画像信号Ｖ１をそのまま出力するとき、画像信号Ｖ１としての赤色信号、緑色信号および青色信号をそのまま出力するようにされる。また、マトリックス回路２０５は、第２のモードであるＴＶ表示時あるいは第３のモードであるＰＣ，ＴＶマルチ表示時であって、マルチ画面部２０４から画像信号処理部２０３Ｔで得られる画像信号Ｖ２あるいは画像信号Ｖ１，Ｖ２を合成して得られる画像信号Ｖ３を出力するとき、画像信号Ｖ２，Ｖ３としての輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒを、赤色信号Ｒ、緑色信号Ｒおよび青色信号Ｒに変換して出力するようにされる。

これにより、第１〜第３のいずれのモードでも、赤色信号Ｒ、緑色信号Ｇおよび青色信号Ｂの出力画像信号Ｖoutを得ることができる。そしてこの場合、第１のモードでは、途中で輝度信号Ｙ、青色差信号Ｃｂおよび赤色差信号Ｃｒに変換されることなく出力画像信号Ｖoutを得ることができるので、マトリックス変換による画質の低下を回避できる。

なお、図６に示す第２の実施の形態においては、第３のモードであるＰＣ，ＴＶマルチ画面表示時には、ディスプレイ２０６の画面の各１／４の領域に、画像信号Ｖi1（ＵＸＧＡ信号）に係る画像（ＰＣ画像）および画像信号Ｖi2（１０８０ｉ信号）に係る画像が並べて表示されるものであるが、これらＰＣ画像およびＴＶ画像の配置位置は図７Ｂに示す例に限定されるものでなく、またこれらの表示領域の大きさは１／４に限定されるものではなく、さらにこれらの表示領域の大きさは同じでなくてもよい。

この発明は、方式変換部および垂直補間フィルタで用いられるラインメモリを少なくとも一部共通とするものであり、ラインメモリを効率的に構成でき、これにより必要とするメモリ容量を抑え、コストの低減を図ることができ、インタレース方式またはプログレッシブ方式の入力画像信号の垂直方向の画素数を変換して出力画像信号を得る用途に適用できる。

第１の実施の形態としての画像表示装置の構成を示すブロック図である。補間関数としてsin(ｘ)／ｘを用いた場合の補間処理を説明するための図である。垂直補間フィルタ（４タップ構成）の構成例を示すブロック図である。補間係数ＲＯＭを説明するための図である。メモリの使用状態を示す図である。第２の実施の形態としての画像表示装置の構成を示すブロック図である。ディスプレイの表示状態を示す図である。メモリの使用状態を示す図である。

符号の説明

１００・・・画像表示装置、１０１・・・システムコントローラ、１０２・・・入力端子、１０３・・・画像信号処理部、１０４・・・ディスプレイ、１１１・・・ＩＰ変換部、１１２・・・水平ローパスフィルタ、１１３・・・水平補間フィルタ、１１４・・・垂直ローパスフィルタ、１１５・・・垂直補間フィルタ、１１６・・・垂直エンハンサ、１１７・・・水平エンハンサ、１１８・・・ラインメモリ部、１１９・・・データバス、１２０・・・ＳＤＲＡＭ、１２１，１２５・・・マトリックス回路、１２６・・・ＩＰ変換部、２００・・・画像表示装置、２０１・・・システムコントローラ、２０２Ｐ，２０２Ｔ・・・入力端子、２０３Ｐ，２０３Ｔ・・・画像信号処理部、２０４・・・マルチ画面部、２０５・・・マトリックス回路、２０６・・・ディスプレイ

Claims

垂直方向の画素数が第１の数である入力画像信号を、垂直方向の画素数が第２の数である出力画像信号に変換する画像信号処理装置であって、
上記入力画像信号として、少なくとも赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号、または輝度信号、青色差信号および赤色差信号からなるインタレース方式の第２の画像信号が入力され、
上記入力画像信号としての第２の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換する方式変換部と、
上記入力画像信号としての第１の画像信号または上記方式変換部でプログレッシブ方式に変換された第２の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数を変換した上記出力画像信号を得る垂直補間フィルタとを備え、
上記入力画像信号として上記第１の画像信号が入力されるとき、上記垂直補間フィルタは、各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理し、上記入力画像信号として上記第２の画像信号が入力されるとき、上記方式変換部および上記垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理し、
上記方式変換部および上記垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされる
ことを特徴とする画像信号処理装置。
上記方式変換部で用いられるラインメモリは、フィールド内補間用のラインメモリである
ことを特徴とする請求項１に記載の画像信号処理装置。
上記垂直補間フィルタの後段に、輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換するマトリックス回路をさらに備え、
上記マトリックス回路は、
上記入力画像信号として上記第１の画像信号が入力されるとき、上記垂直補間フィルタで得られた上記出力画像信号としての赤色信号、緑色信号および青色信号をそのまま出力し、
上記入力画像信号として上記第２の画像信号が入力されるとき、上記垂直補間フィルタで得られた上記出力画像信号としての輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換して出力する
ことを特徴とする請求項１に記載の画像信号処理装置。
上記出力画像信号による画像信号を表示するディスプレイの水平方向の画素数をｎとするとき、全体で９ｎ画素分のメモリ容量を有するラインメモリ部を備え、
上記入力画像信号として上記第１の画像信号が入力されるとき、上記ラインメモリ部内の９ｎ画素分のメモリ容量を用いて上記垂直補間フィルタで用いられるラインメモリを構成し、
上記入力画像信号として上記第２の画像信号が入力されるとき、上記ラインメモリ部内の３ｎ画素分のメモリ容量を用いて上記方式変換部で用いられるラインメモリを構成し、さらに、上記ラインメモリ部内の６ｎ画素分のメモリ容量を用いて上記垂直補間フィルタで用いられるラインメモリを構成する
ことを特徴とする請求項１に記載の画像信号処理装置。
垂直方向の画素数が第１の数である入力画像信号を、垂直方向の画素数が第２の数である出力画像信号に変換する画像信号処理方法であって、
上記入力画像信号として赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号が入力されるときは、垂直補間フィルタで、該第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数を変換した上記出力画像信号を得、
上記入力画像信号として輝度信号、青色差信号および赤色差信号からなるインタレース方式の第２の画像信号が入力されるときは、方式変換部で、該第２の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換し、その後に垂直補間フィルタで該プログレッシブ方式に変換された第２の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数を変換した上記出力画像信号を得、
上記入力画像信号として上記第１の画像信号が入力されるとき、上記垂直補間フィルタは、各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理し、上記入力画像信号として上記第２の画像信号が入力されるとき、上記方式変換部および上記垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理し、
上記方式変換部で用いられるラインメモリおよび上記垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされる
ことを特徴とする画像信号処理方法。
垂直方向の画素数が第１の数である入力画像信号を、垂直方向の画素数が第２の数である出力画像信号に変換する画像信号処理部と、
上記画像信号処理部で変換された出力画像信号による画像を表示する、垂直方向の画素数が上記第２の数であるディスプレイとを有し、
上記画像信号処理部は、
上記入力画像信号として、少なくとも赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号、または輝度信号、青色差信号および赤色差信号からなるインタレース方式の第２の画像信号が入力され、
上記入力画像信号としての第２の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換する方式変換部と、
上記入力画像信号としての第１の画像信号または上記方式変換部でプログレッシブ方式に変換された第２の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数を変換した上記出力画像信号を得る垂直補間フィルタとを備え、
上記入力画像信号として上記第１の画像信号が入力されるとき、上記垂直補間フィルタは、各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理し、上記入力画像信号として上記第２の画像信号が入力されるとき、上記方式変換部および上記垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数に対して半分とされた状態で処理し、
上記方式変換部で用いられるラインメモリおよび上記垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされる
ことを特徴とする画像表示装置。
赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号を、垂直方向の画素数が所定数の第２の画像信号に変換する第１の画像信号処理部と、
輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号を、垂直方向の画素数が所定数の第４の画像信号に変換する第２の画像信号処理部と、
上記第１の画像信号処理部で得られた第２の画像信号、上記第２の画像信号処理部で得られた第４の画像信号、または上記第２の画像信号および上記第４の画像信号を合成して得られた、上記第２の画像信号による画像および上記第４の画像信号による画像を並べて表示するための第５の画像信号を出力する画像信号出力部とを有し、
上記第１の画像信号処理部は、
上記画像信号出力部が上記第５の画像信号を出力するとき、上記第１の画像信号としての赤色信号、緑色信号および青色信号を、輝度信号、青色差信号および赤色差信号に変換して出力し、上記画像信号出力部が上記第２の画像信号を出力するとき、上記第１の画像信号としての赤色信号、緑色信号および青色信号をそのまま出力するマトリックス回路と、
上記マトリックス回路より出力される第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の上記第２の画像信号を得る第１の垂直補間フィルタとを備え、
上記第２の画像信号処理部は、
上記第３の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換する方式変換部と、
上記方式変換部でプログレッシブ方式に変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の上記第４の画像信号を得る第２の垂直補間フィルタとを備え、
上記第１の画像信号処理部の第１の垂直補間フィルタは、上記画像信号出力部が上記第２の画像信号を出力するとき、各ラインにおける赤色信号、緑色信号および青色信号の画像データ数が等しい状態で処理し、上記画像信号出力部が上記第５の画像信号を出力するとき、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画像データ数の半分とされた状態で処理し、
上記第２の画像信号処理部の方式変換部および第２の垂直補間フィルタは、上記画像信号出力部が上記第４の画像信号または上記第５の画像信号を出力するとき、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画像データ数の半分とされた状態で処理し、
上記第１の画像信号処理部の第１の垂直補間フィルタ、上記第２の画像信号処理部の方式変換部および第２の垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされる
ことを特徴とする画像信号処理装置。
上記方式変換部で用いられるラインメモリは、フィールド内補間用のラインメモリである
ことを特徴とする請求項７に記載の画像信号処理装置。
上記画像信号出力部の後段に、輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換するマトリックス回路をさらに備え、
上記マトリックス回路は、
上記画像信号出力部が上記第２の画像信号を出力するとき、該第２の画像信号としての赤色信号、緑色信号および青色信号をそのまま出力し、
上記画像信号出力部が上記第４の画像信号または上記第５の画像信号を出力するとき、該第４の画像信号または該第５の画像信号としての輝度信号、青色差信号および赤色差信号を、赤色信号、緑色信号および青色信号に変換して出力する
ことを特徴とする請求項７に記載の画像信号処理装置。
上記画像信号出力部より出力される画像信号を表示するディスプレイの水平方向の画素数をｎとするとき、全体で９ｎ画素分のメモリ容量を有するラインメモリ部を備え、
上記画像信号出力部より上記第２の画像信号が出力されるとき、上記ラインメモリ部内の９ｎ画素分のメモリ容量を用いて上記第１の画像信号処理部の第１の垂直補間フィルタで用いられるラインメモリを構成し、
上記画像信号処理部より上記第４の画像信号が出力されるとき、上記ラインメモリ部内の３ｎ画素分のメモリ容量を用いて上記第２の画像信号処理部の方式変換部で用いられるラインメモリを構成し、さらに上記ラインメモリ部内の６ｎ画素分のメモリ容量を用いて上記第２の画像信号処理部の第２の垂直補間フィルタで用いられるラインメモリを構成し、
上記画像信号出力部より上記第５の画像信号が出力されるとき、上記ラインメモリ部内の３ｎ画素分のメモリ容量を用いて上記第１の画像信号処理部の第１の垂直補間フィルタで用いられるラインメモリを構成し、上記ラインメモリ部内の３ｎ画素分のメモリ容量を用いて上記第２の画像信号処理部の方式変換部で用いられるラインメモリを構成し、さらに上記ラインメモリ部内の３ｎ画素分のメモリ容量を用いて上記第２の画像信号処理部の第２の垂直補間フィルタで用いられるラインメモリを構成する
ことを特徴とする請求項７に記載の画像信号処理装置。
第１のモードでは、第１の垂直補間フィルタで、赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第２の画像信号を得て出力し、
第２のモードでは、方式変換部で、輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号をプログレッシブ方式に変換し、その後に第２の垂直補間フィルタで、該プログレッシブ方式に変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第４の画像信号を得て出力し、
第３のモードでは、上記第１の画像信号としての赤色信号、緑色信号および青色信号を、マトリックス回路で、輝度信号、青色差信号および赤色差信号に変換し、上記第１の垂直補間フィルタで、該変換された第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第２の画像信号を得ると共に、上記第３の画像信号を、上記方式変換部で、プログレッシブ方式に変換し、上記第２の垂直補間フィルタで、該変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の第４の画像信号を得、その後上記第２の画像信号および上記第４の画像信号を合成して、上記第２の画像信号による画像および上記第４の画像信号による画像を並べて表示するための第５の画像信号を得て出力する画像信号処理方法であって、
上記第１のモードでは、上記第１の垂直補間フィルタは、各ラインにおける赤色信号、緑色信号および青色信号の画素データ数が等しい状態で処理し、
上記第２のモードでは、上記方式変換部および上記第２の垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数の半分とされた状態で処理し、
上記第３のモードでは、上記第１の垂直補間フィルタ、上記方式変換部および上記第２の垂直補間フィルタは、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画素データ数の半分とされた状態で処理し、
上記第１の垂直補間フィルタ、上記方式変換部および上記第２の垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされる
ことを特徴とする画像信号処理方法。
赤色信号、緑色信号および青色信号からなるプログレッシブ方式の第１の画像信号を、垂直方向の画素数が所定数の第２の画像信号に変換する第１の画像信号処理部と、
輝度信号、青色差信号および赤色差信号からなるインタレース方式の第３の画像信号を、垂直方向の画素数が所定数の第４の画像信号に変換する第２の画像信号処理部と、
上記第１の画像信号処理部で得られた第２の画像信号、上記第２の画像信号処理部で得られた第４の画像信号、または上記第２の画像信号および上記第４の画像信号を合成して得られた、上記第２の画像信号による画像および上記第４の画像信号による画像を並べて表示するための第５の画像信号を出力する画像信号出力部と、
上記画像信号出力部より出力される画像信号による画像を表示するディスプレイとを有し、
上記第１の画像信号処理部は、
上記画像信号処理部が上記第５の画像信号を出力するとき、上記第１の画像信号としての赤色信号、緑色信号および青色信号を、輝度信号、青色差信号および赤色差信号に変換して出力し、上記画像信号出力が上記第２の画像信号を出力するとき、上記第１の画像信号としての赤色信号、緑色信号および青色信号をそのまま出力するマトリックス回路と、
上記マトリックス回路より出力される第１の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の上記第２の画像信号を得る第１の垂直補間フィルタとを備え、
上記第２の画像信号処理部は、
上記第３の画像信号をラインメモリを用いてインタレース方式からプログレッシブ方式に変換する方式変換部と、
上記方式変換部でプログレッシブ方式に変換された第３の画像信号に基づいて、ラインメモリを用いて垂直方向の補間位置の画素データを生成し、垂直方向の画素数が所定数の上記第４の画像信号を得る第２の垂直補間フィルタとを備え、
上記第１の画像信号処理部の第１の垂直補間フィルタは、上記画像信号出力部が上記第２の画像信号を出力するとき、各ラインにおける赤色信号、緑色信号および青色信号の画像データ数が等しい状態で処理し、上記画像信号出力部が上記第５の画像信号を出力するとき、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画像データ数の半分とされた状態で処理し、
上記第２の画像信号処理部の方式変換部および第２の垂直補間フィルタは、上記画像信号出力部は、上記画像信号出力部が上記第４の画像信号または上記第５の画像信号を出力するとき、各ラインにおける青色差信号および赤色差信号の画素データ数が輝度信号の画像データ数の半分とされた状態で処理し、
上記第１の画像信号処理部の第１の垂直補間フィルタ、上記第２の画像信号処理部の方式変換部および第２の垂直補間フィルタで用いられるラインメモリは、少なくとも一部が共通とされる
ことを特徴とする画像表示装置。