JPH1175220A - 映像信号変換器 - Google Patents

映像信号変換器

Info

Publication number
JPH1175220A
JPH1175220A JP9231514A JP23151497A JPH1175220A JP H1175220 A JPH1175220 A JP H1175220A JP 9231514 A JP9231514 A JP 9231514A JP 23151497 A JP23151497 A JP 23151497A JP H1175220 A JPH1175220 A JP H1175220A
Authority
JP
Japan
Prior art keywords
data
line
signal
line buffer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9231514A
Other languages
English (en)
Other versions
JP3322613B2 (ja
Inventor
Koji Horikawa
幸司 堀川
Ikou Kawamura
偉光 河村
Masayuki Ezawa
正幸 江澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23151497A priority Critical patent/JP3322613B2/ja
Priority to US09/140,458 priority patent/US6067120A/en
Publication of JPH1175220A publication Critical patent/JPH1175220A/ja
Application granted granted Critical
Publication of JP3322613B2 publication Critical patent/JP3322613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012Conversion between an interlaced and a progressive signal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00Television
    • Y10S348/91Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 ノンインタレース・インタレース変換を行う
際に、フリッカを低減し、且つ、ラインバッファの数を
低減する映像信号変換器を提供する。 【解決手段】 本発明の映像信号変換器は、ラインバッ
ファを有し、ノンインタレース信号をインタレースに変
換し、フリッカ低減処理を行うフリッカ低減部を備えて
いる。ラインバッファは、データを入力するための1つ
の入力ポートと、データを出力するための2つの出力ポ
ートを有している。ラインバッファは、データをアドレ
スに対応させて格納することと、2つのアドレスに対応
する2つのデータを読み出すこととを独立して行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、映像信号変換装置
に係わり、コンピュータ装置等から出力されたノンイン
タレースの映像信号を、テレビジョン用のインタレース
の映像信号に変換する際、最小限のラインバッファを用
いてフリッカおよび色のにじみの低減を計るものであ
る。
【0002】
【従来の技術】コンピュータ装置等から出力された映像
信号はノンインタレースの映像信号であるため、テレビ
ジョン用の映像信号に変換するためにはノンインタレー
ス・インタレース変換を要する。これには、ノンインタ
レースで入力される画面を2つのフィールド画面に分け
る処理を行なうため、垂直解像度を半分にするメモリと
水平同期周波数を変更するメモリをそれぞれ必要とし
た。
【0003】具体的には、RGB信号に対し前述の処理
を行ない、その後段で信号変換を行なう場合でも、RG
B入力信号を信号変換部を通して1つの輝度信号と2つ
の色差信号に変換した後で前述の処理を行なう場合で
も、いずれも3つのデータを保持しなくてはならない。
【0004】図22Aに示すように、垂直解像度を半分
にするため、3つのラインバッファが必要であり、水平
同期周波数を変更するため、3つのラインバッファが必
要である。
【0005】また、ノンインタレース・インタレース変
換では、インタレースの1画面を表示する周期が、ノン
インタレースの周期の1/2になるため、垂直方向の輝
度の大きな変化がある部分でフリッカ雑音が生じ易い。
【0006】フリッカを低減する方法として垂直方向の
高域周波数成分を除くことが一般的である。その方法で
は、表示ラインの上下数ラインの信号に適当な重み係数
を掛け、平均化することで実現される。しかしながら、
連続的に入力されるノンインタレース信号についてその
処理を施すには、平均の計算に関わるライン分のデータ
を保持するため、必要なライン分のデータを保持するラ
インバッファを必要とする(以後、この平均化するライ
ン数のことをタップ数と呼ぶ)。通常、平均計算に必要
なラインバッファ数は、タップ数より1本少なくてよ
い。タップ数がnである場合に必要なラインバッファの
本数は、1系統の信号について上記平均の計算に必要な
ラインバッファの本数に、全系統数、例えば3を掛け、
その結果に、水平同期周波数を変更するために必要なラ
インバッファの本数、例えば3を足すことにより求めら
れる。具体的には、 (必要なラインバッファの本数)=(n−1)×3+3
=3n となる。
【0007】図22Bは、図22Aの映像信号変換器の
ポイントa、b、c、およびdにおける信号のタイミン
グチャートを示している。
【0008】期間Iでは、第1ラインのデータが入力さ
れると、第1ラインのデータが垂直解像度変換兼フリッ
カ低減用ラインバッファに格納される。期間IIでは、第
2ラインのデータが入力される際に、垂直解像度変換兼
フリッカ低減用ラインバッファに格納された第1ライン
のデータが読み出され、第1ラインのデータと第2ライ
ンのデータと平均値が演算される。演算結果が、水平同
期周波数変換用ラインバッファに書き込まれる。期間II
および期間IIIの間に、演算結果が、入力側の水平同期
周波数の1/2である出力側の水平同期周波数に同期し
て読み出される。
【0009】特開平6−83299号公報は、3タップ
のスキャン変換回路を開示している。図23は、そのス
キャン変換回路を図示している。
【0010】3タップのフリッカ低減処理を行なうスキ
ャン変換回路の場合、垂直解像度変換兼フリッカ低減処
理用のラインバッファと水平同期周波数を変換するため
のラインバッファとは区別されない。しかしながら、ス
キャン変換回路は、9(=3×3)つのラインバッファ
を有する必要がある。
【0011】
【発明が解決しようとする課題】従来のノンインタレー
ス・インタレース変換では、前述したように、nタップ
のフリッカ低減処理を行なう場合に、3n本のラインバ
ッファを必要とした。例えば、図22Aに示す映像信号
変換器では、2タップのフリッカ低減処理を行なう場
合、6つのラインバッファを持たなくてはならない。メ
モリの数が増えると、映像信号変換器のサイズが大きく
なるという問題がある。また、メモリの数が増えると、
メモリの数が増えただけ、映像信号変換器のコストが上
昇するという問題がある。さらに、メモリの数が増える
と、メモリの数が増えただけ、それらのメモリによって
消費される電力が増えるという問題がある。
【0012】本発明は、上記問題を鑑み、ノンインタレ
ース・インタレース変換を行う際に、フリッカを低減
し、且つ、映像信号変換器の中で大部分の面積を占める
ラインバッファの数を最小限におさえた映像信号変換器
を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明の映像信号変換器
は、ノンインタレース信号を輝度信号と2つの色差信号
とに変換する信号変換部と、アドレスに対応させてデー
タを格納するラインバッファを有し、前記ノンインタレ
ース信号をインタレースに変換し、フリッカ低減処理を
行うフリッカ低減部と、テレビジョンにて用いられるイ
ンタレース信号を生成するエンコード部とを備え、前記
ラインバッファは、データを入力するための1つの入力
ポートと、データを出力するための2つの出力ポートを
有し、前記ラインバッファは、データをアドレスに対応
させて格納することと、2つのアドレスに対応する2つ
のデータを読み出すこととを独立して行い、そのことに
より、上記目的を達成できる。
【0014】本発明の他の映像信号変換器は、ノンイン
タレース信号を輝度信号と2つの色差信号とに変換する
信号変換部と、アドレスに対応させてデータを格納する
ラインバッファを有し、前記ノンインタレース信号をイ
ンタレースに変換する処理を行い、フリッカ低減処理を
行うフリッカ低減部と、テレビジョンにて用いられるイ
ンタレース信号を生成するエンコード部とを備え、前記
ラインバッファが、前記ノンインタレース信号をインタ
レースに変換する処理と前記フリッカ低減処理とで使用
され、そのことにより、上記目的を達成できる。
【0015】前記フリッカ低減部が前記信号変換部より
後段に設けられ、前記フリッカ低減部が、前記2つの色
差信号の情報量を圧縮・展開する色差圧縮・展開部を有
してもよい。
【0016】前記色差圧縮・展開部は、前記2つの色差
信号を圧縮する際に、時系列上で色差情報を1データお
きに間引き、展開する際に、間引かれたデータを間引か
れたデータの前後のデータから線形補間してもよい。
【0017】前記映像信号変換器は、色のにじみを軽減
してもよい。
【0018】前記フリッカ低減処理として加算平均処理
を行ってもよい。
【0019】前記ラインバッファにデータを格納するこ
とを制御し、前記ラインバッファに格納されたデータを
読み出すことを制御するバッファ制御部をさらに備えて
もよい。
【0020】前記ノンインタレース信号が、第1ライン
に属する第1データと該第1ラインに続く第2ラインに
属する第2データとを有し、前記ラインバッファは、該
第1データと該第2データとの平均を計算してもよい。
【0021】前記ノンインタレース信号が、第1ライン
に属する第1データと該第1ラインに続く第2ラインに
属する第2データとを有し、前記ラインバッファは、該
第1データと該第2データとの重み付き平均を計算して
もよい。
【0022】前記ノンインタレース信号が、第1ライン
に属する第1データと、該第1ラインに続く第2ライン
に属する第2データと、該第2ラインに続く第3ライン
に属する第3データとを有し、前記ラインバッファは、
該第1データと該第2データと該第3データの平均を計
算してもよい。
【0023】前記ノンインタレース信号が、第1ライン
に属する第1データと、該第1ラインに続く第2ライン
に属する第2データと、該第2ラインに続く第3ライン
に属する第3データとを有し、前記ラインバッファは、
該第1データと該第2データと該第3データの重み付き
平均を計算してもよい。
【0024】以下、作用を説明する。
【0025】本発明の映像信号変換器は、ラインバッフ
ァを有し、前記ノンインタレース信号をインタレースに
変換し、フリッカ低減処理を行うフリッカ低減部を備え
ている。ラインバッファは、データを入力するための1
つの入力ポートと、データを出力するための2つの出力
ポートを有し、前記ラインバッファは、データをアドレ
スに対応させて格納することと、2つのアドレスに対応
する2つのデータを読み出すこととを独立して行うこと
ができる。1つのアドレスヘの書き込みと、2つのアド
レスからの読み出しを同時に行なうことを可能とした場
合、ノンインタレース・インタレース変換処理とフリッ
カ低減処理でラインバッファを共用することが可能とな
り、これらの処理で要求されるメモリを削減することが
できる。
【0026】本発明の他の映像信号変換器では、ライン
バッファが、ノンインタレース信号をインタレースに変
換する処理とフリッカ低減処理とで使用される。このた
め、これらの処理で要求されるメモリを削減することが
できる。
【0027】前記フリッカ低減部が前記信号変換部より
後段に設けられ、前記フリッカ低減部が、前記2つの色
差信号の情報量を圧縮・展開する色差圧縮・展開部を有
している。人間の視覚特性が輝度情報に比べて色差情報
に鈍感であるため、色差圧縮・展開部は、2つの色差情
報を1データおきに間引き、情報量を1/2に圧縮する
ことが可能である。このため、色差信号の情報量を1/
2に圧縮してから、圧縮された信号をラインバッファに
記憶させることができる。例えば、2つ必要であったラ
インバッファが1つで済むようになる。すなわち、メモ
リを低減することができる。
【0028】前記色差圧縮・展開部は、前記2つの色差
信号を圧縮する際に、時系列上で色差情報を1データお
きに間引き、展開する際に、間引かれたデータを間引か
れたデータの前後のデータから線形補間される。間引か
れたデータが線形補間されるため、圧縮された色差信号
に近い信号が復元される。
【0029】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態を説明する。
【0030】(実施形態1)図1は、本発明の実施形態
1における映像信号変換器の構成図である。図1の映像
信号変換器は、信号変換部1、ラインバッファ4を有す
るフリッカ低減部2、バッファ制御部3、およびエンコ
ード部5を備えている。
【0031】フリッカ低減部2には、コンピュータ装置
等から出力されたノンインタレース信号(R信号、G信
号、B信号)が入力される。ノンインタレース信号の水
平同期周波数は、インタレース信号の2倍である31.
46kHzである。
【0032】ノンインタレース信号は、水平同期信号と
垂直同期信号と画素データ信号を持ち、垂直同期信号を
基準に表示される画像の一番上の走査線の画像データ信
号から下の走査線の画像データ信号へ順番に画像データ
が送られる。
【0033】フリッカ低減部2は、ノンインタレース信
号を受け取る。フリッカ低減部2は、ノンインタレース
信号をインタレース信号に変換するノンインタレース・
インタレース変換処理およびフリッカ低減処理を行う。
【0034】信号変換部1は、フリッカ低減部2から出
力されたRGB信号を、輝度信号と第1色差信号と第2
色差信号とに変換する。
【0035】バッファ制御部3は、フリッカ低減部2が
ノンインタレース・インタレース変換処理およびフリッ
カ低減処理を行なう際に、ラインバッファ4を制御す
る。
【0036】ラインバッファ4は、図2のラインバッフ
ァユニットを3つ有する。図2のラインバッファユニッ
トは、入力ポートと第1出力ポートと第2出力ポートと
を持つ。ラインバッファユニットは、1つのあるアドレ
スにデータを書き込むことと、2つのあるアドレスに対
応するデータを読み出すことを同時に行なうことが可能
である。3つのラインバッファユニットは、RGB信号
(R信号、G信号、B信号)をそれぞれ受け取る。ライ
ンバッファ4へのデータの書き込みまたはラインバッフ
ァ4からのデータの読み込みは、バッファ制御部3から
の制御信号によって行われる。
【0037】エンコード部5は、輝度信号と第1色差信
号と第2色差信号をテレビジョン用の輝度信号および色
度信号、もしくは、復号映像信号に変換し、所要のイン
タレース信号を生成する。
【0038】図3は、ノンインタレースの画像をインタ
レースの画像に変換する一例を示している。ノンインタ
レース方式では、全てのラインが順番に表示される。一
方、インタレース方式では、1フィールドが奇数フィー
ルドおよび偶数フィールドにより構成される。奇数フィ
ールドまたは偶数フィールドは、1フィールドの全ての
ライン数の1/2のライン数を持つ。奇数フィールドと
偶数フィールドとは交互に表示される。奇数フィールド
ではノンインタレース画像の奇数ラインのみが表示さ
れ、偶数フィールドでは偶数ラインのみが表示される。
奇数フィールドと偶数フィールドとが交互に表示される
が、人間の目に残される残像により、人間は奇数フィー
ルドと偶数フィールドとを1つの画像であると認識す
る。
【0039】しかしながら、奇数フィールドと偶数フィ
ールドが交互に表示されることは、フリッカ雑音が発生
する原因となる。
【0040】さらに、コンピュータ装置等から出力され
る信号は、ノンインタレース方式の信号であるため、走
査線1本毎に異なった画像データを表示する場合があ
る。特に、画面の垂直方向に急激な輝度の変化がある場
合、そのような信号をそのままインタレース信号に変換
すると、一方のフィールドが明るくなり、他方のフィー
ルドが暗くなるという状態を起こし得る。
【0041】明るいフィールドと暗いフィールドとが交
互に表示された場合、それらの画像が人間の目にフリッ
カ雑音として映る恐れがある。ノンインタレースのフィ
ールドに含まれるラインのうち、隣接するラインの輝度
差を小さくすることにより、フリッカ雑音を低減するこ
とができる。
【0042】なお、ノンインタレース信号をインタレー
ス信号に変換する際には、水平同期周波数とライン数と
を1/2にする処理が必要である。インタレース方式の
場合、1画面を更新する更新周波数は、ノンインタレー
ス方式のものが1画面を更新する更新周波数の半分であ
る。さらに、インタレース方式では、1ラインを描画す
る速度をノンインタレース方式の半分にしなければなら
ない。このため、ノンインタレース方式の信号からイン
タレース方式の信号に変換する場合、水平同期周波数を
変換する必要がある。
【0043】図4Aおよび図4Bは、ノンインタレース
・インタレース変換とフリッカ低減とを同時に行う処理
の一例を示している。なお、それらの処理では、ライン
バッファが用いられるが、水平同期周波数を変換する処
理でも同一のラインバッファが用いられる。
【0044】以下に、フリッカ低減処理を図4Aおよび
図4Bを用いて説明する。
【0045】奇数フィールドを生成するために、以下の
処理が行われる。ノンインタレース入力信号の第1ライ
ンがラインバッファに入力される。このとき、第1ライ
ンのデータがラインバッファに記憶される。次に、ノン
インタレース入力信号の第2ラインがラインバッファに
入力される。このとき、第1ラインのデータと第2ライ
ンのデータと平均が求められる。平均されたデータは、
インタレース出力信号の第1ラインとして出力される。
ノンインタレース入力信号の第3ラインがラインバッフ
ァに入力される。このとき、第3ラインのデータがライ
ンバッファに記憶される。次に、ノンインタレース入力
信号の第4ラインがラインバッファに入力される。この
とき、第3ラインのデータと第4ラインのデータとの平
均が求められる。平均化されたデータは、インタレース
出力信号の第2ラインとして出力される。第5ラインお
よび第6ラインについても同様の処理が繰り返される。
【0046】偶数フィールドを生成するために、以下の
処理が行われる。ノンインタレース入力信号の第2ライ
ンがラインバッファに入力される。このとき、第2ライ
ンのデータがラインバッファに記憶される。次に、ノン
インタレース入力信号の第3ラインがラインバッファに
入力される。このとき、第2ラインのデータと第3ライ
ンのデータとの平均が求められる。平均されたデータ
は、インタレース出力信号の第1’ラインとして出力さ
れる。ノンインタレース入力信号の第4ラインがライン
バッファに入力される。このとき、第4ラインのデータ
がラインバッファに記憶される。次に、ノンインタレー
ス入力信号の第5ラインがラインバッファに入力され
る。このとき、第4ラインのデータと第5ラインのデー
タとの平均が求められる。平均化されたデータは、イン
タレース出力信号の第2’ラインとして出力される。第
6ラインおよび第7ラインについても同様の処理が繰り
返される。
【0047】上述した処理により、各フィールドのデー
タが1/2ずつ平均化されて、フリッカ雑音の原因であ
る、ノンインタレースのフィールドで隣接するライン間
の輝度差を小さくすることができる。上述した処理によ
り、1画面のライン数を半分にすることができる。
【0048】水平同期周波数を変換するに関しては、ノ
ンインタレース入力信号のクロックを2分周したもの
が、インタレース出力信号のクロックとして生成され
る。フリッカ低減処理されたデータ、つまり、平均化さ
れたデータを、生成されたクロックに同期させ、ライン
バッファから読み出すことにより、水平同期周波数の変
換が行われる。
【0049】以下に、上述した処理を行うための具体的
な構成例を図5を用いて説明する。図5は、ラインバッ
ファを有するフリッカ低減部を示している。ラインバッ
ファは、FIFO構成を採っている。
【0050】フリッカ低減部は、メモリ20、ライトバ
ッファ21、ライトアドレスポインタ22、ライトコラ
ムデコーダ23、ライトロウデコーダ24、第1リード
アドレスポインタ25、第2リードアドレスポインタ2
6、第1リードコラムデコーダ27、第2リードコラム
デコーダ28、第1リードロウデコーダ29、第2リー
ドロウデコーダ30、第1リードバッファ31、および
第2リードバッファ32を備えている。
【0051】ライトアドレスポインタ22、第1リード
アドレスポインタ25、および第2リードアドレスポイ
ンタ26がリセットされる。具体的には、ライトアドレ
スポインタ22、第1リードアドレスポインタ25、お
よび第2リードアドレスポインタ26に入力される、ラ
イトアドレスリセット信号、第1リードアドレスリセッ
ト信号、第2リードアドレスリセット信号がアクティブ
になると、それぞれがリセットされる。なお、これらの
リセットは、ライトアドレスポインタ22、第1リード
アドレスポインタ25、および第2リードアドレスポイ
ンタ26のそれぞれで独立に行うことができる。
【0052】ライトイネーブル信号がアクティブである
期間、ライトクロックに同期してライトデータが、ライ
トアドレスポインタ22により指示されるメモリ20の
アドレスに書き込まれる。書き込みが終るとアドレスの
更新がされる。
【0053】第1リードイネーブル信号がアクティブで
ある期間、第1リードクロックに同期して第1リードデ
ータが、第1リードアドレスポインタ25により指示さ
れるメモリ20のアドレスから読み出される。なお、第
1リードバッファ31からは、第1リードアドレスポイ
ンタ25により指示されるメモリ20のアドレスに対応
するデータが読み出される。
【0054】第2リードイネーブル信号がアクティブで
ある期間、第2リードクロックに同期して第2リードデ
ータが、第2リードアドレスポインタ26により指示さ
れるメモリ20のアドレスから読み出される。なお、第
2リードバッファ32からは、第2リードアドレスポイ
ンタ26により指示されるメモリ20のアドレスに対応
するデータが読み出される。第1リードデータおよび第
2リードデータが呼び出される動作は独立して行われ
る。さらに、第1リードデータおよび第2リードデータ
が呼び出される動作と、ライトデータが書き込まれる動
作は独立して行われる。
【0055】以下に、本発明のノンインタレース・イン
タレース変換とフリッカ低減処理が同じラインバッファ
ユニットで行えることを図6および図7を用いて説明す
る。
【0056】図6は、図1に示されるフリッカ低減部2
の一例を示している。図6のフリッカ低減部2は、ライ
ンバッファユニット35、ラインバッファユニット35
に電気的に接続されているセレクタ36、および入力さ
れた信号の平均を演算する演算器37とを備えている。
図7は、フリッカ低減部2のポイントa、b、c、およ
びdにおける信号のタイミングチャートを示している。
【0057】期間Iの間に、ノンインタレース入力信号
の第1ラインのデータが、入力側の水平同期信号に同期
して、ラインバッファユニット35に書き込まれる。こ
の場合、セレクタ36は、第1ラインのデータがライン
バッファユニット35に書き込まれるように、βからの
信号を選択する。
【0058】期間IIの間に、入力側の水平同期信号に同
期して、ノンインタレース入力信号の第2ラインのデー
タが入力され、第2ラインのデータとラインバッファユ
ニット35に書き込まれた第1ラインのデータとが演算
器37によって平均化され、平均化された値が、入力側
の水平同期信号に同期して、ラインバッファユニット3
5に書き込まれる。この場合、セレクタ36は、フリッ
カ低減部2に入力されるデータとラインバッファユニッ
ト35に書き込まれたデータの平均がラインバッファユ
ニット35に書き込まれるように、αからの信号を選択
する。
【0059】この後、期間IIと期間IIIとの間に、平均
化され、ラインバッファユニット35に書き込まれてい
るデータが、入力側の水平同期信号を2分周した出力側
の水平同期信号に同期して、出力される。平均化され、
ラインバッファユニット35に書き込まれているデータ
が出力されるタイミングは、ノンインタレース入力信号
の第3ラインのデータがラインバッファユニット35に
書き込まれる前である。この様にして、フリッカ低減部
ではノンインタレース・インタレース変換処理およびフ
リッカ低減処理が行われる。
【0060】図8は、図7のタイミングチャートを詳細
に示した図である。
【0061】第1クロック信号は、入力側の水平同期信
号に基づき生成される。第2クロック信号は、出力側の
水平同期信号に基づき生成される。
【0062】期間Iの間では、FIFOライトイネーブ
ル信号がアクティブの場合、ノンインタレース入力信号
の第1ラインのデータA1、A2、A3、・・・An
が、第1クロック信号に同期して、ラインバッファに書
き込まれる。
【0063】期間IIの間では、 第1FIFOリードイ
ネーブル信号がアクティブの場合、第1クロック信号に
同期して、図6のラインバッファユニット35に書き込
まれた第1ラインのデータA1、A2、A3、・・・A
nが呼び出される。さらに、第1クロック信号に同期し
て、ノンインタレース入力信号の第2ラインのデータB
1、B2、B3、・・・Bnが入力され、第2ラインの
データB1、B2、B3、・・・Bnと第1ラインのデ
ータA1、A2、A3、・・・Anとのそれぞれが演算
器37によって平均化される。平均化された値(A1+
B1)/2、(A2+B2)/2、(A3+B3)/
2、・・・(An+Bn)/2は、 FIFOライトイ
ネーブル信号がアクティブの場合、入力側の水平同期信
号に同期して、ラインバッファユニット35に書き込ま
れる。
【0064】この後、平均化された値(A1+B1)/
2、(A2+B2)/2、(A3+B3)/2、・・・
(An+Bn)/2は、第2FIFOリードイネーブル
信号がアクティブの場合、第2クロック信号に同期し
て、出力される。
【0065】なお、期間IIの間では、ラインバッファユ
ニット35に格納されているデータAxを読み出した時
刻から第1クロック信号の1クロック後に、データAx
とデータBxとの平均を取った値がラインバッファユニ
ット35に書き込まれる。
【0066】また、第2クロック信号の周期が第1クロ
ック信号の1/2の周期であるため、更新されていない
データを読むことはない。さらに、期間IIと期間IIIの
間にはブランキング期間があるため、期間IIIでデータ
Cnが書き込まれる前には、平均化された値(An+B
n)/2の出力が終了している。このため、平均化され
た値を呼び出す前に、新たなデータがラインバッファユ
ニット35に書き込まれることはない。
【0067】タップ数が2である映像信号変換器につい
て上述したが、本発明の実施形態1における映像信号変
換器は、タップ数が2であるものに限定されない。本発
明の実施形態1における映像信号変換器は、タップ数が
kであっても上述した効果を奏する。なお、kは3以上
の自然数である。
【0068】図9は、実施形態1における他のフリッカ
低減部の一部を示している。図9の回路により、フリッ
カ低減率と垂直解像度を調整することが可能となる。
【0069】図9の回路は、ラインバッファユニット4
0、セレクタ41、演算器42、および乗算器43を備
えている。
【0070】jラインに属する第1データが、ラインバ
ッファユニット40に書き込まれる。第1データがライ
ンバッファユニット40から読み出され、読み出された
第1データに、乗算器43により所定αの値が掛けられ
る。所定の値が掛けられた第1データは、演算器42に
よって次のj+1ラインに属する第2データと加算され
る。さらに、加算された結果は、演算器42によって、
(α+1)の値で除算され、その結果はラインバッファ
ユニット40に書き込まれる。αの値を変化させること
により、フリッカ低減率と垂直解像度を調節することが
可能である。
【0071】さらに、タップ数に関係なく、本発明の実
施形態における映像信号変換器の構成は、図10に示す
構成であってもよい。
【0072】図10の映像信号変換器の構成は、信号変
換部1が接続される場所を除き図1の映像信号変換器の
構成と基本的に同じである。信号変換部1は、フリッカ
低減部2の前段に接続されている。
【0073】図10の映像信号変換器では、ノンインタ
レース信号(R信号、G信号、B信号)が、フリッカ低
減部2に入力されるのではなく、信号変換部1に入力さ
れる。フリッカ低減部2に入力される信号が、ノンイン
タレース信号(R信号、G信号、B信号)から1つの輝
度信号と2つの色差信号に置き換わるだけである。この
ため、フリッカ低減部2からは、処理された1つの輝度
信号と2つの色差信号が出力される。処理の方法は、上
述した処理の方法と同じである。
【0074】(実施形態2)実施形態1では、輝度信号
および色差信号を処理するために、3つのラインバッフ
ァユニットが必要であった。フリッカ低減部で色差信号
の情報量を1/2に圧縮し、圧縮した色差信号をライン
バッファユニットに記憶させることにより、用いられる
ラインバッファユニットを1つ減らした映像信号変換器
について、以下に説明する。
【0075】実施形態2では、人間の視覚特性が輝度情
報に比べて色差情報に鈍感であることが利用される。色
差情報を1データおきに間引き、情報量が1/2に圧縮
される。
【0076】図11は、本発明の実施形態2における映
像信号変換器の構成を示している。図11の映像信号変
換器の構成は、フリッカ低減部50の構成を除き図10
の映像信号変換器の構成と基本的に同じである。図11
の映像信号変換器は、信号変換部1、フリッカ低減部5
0、バッファ制御部3、およびエンコード部5を備えて
いる。フリッカ低減部50は、2つのラインバッファユ
ニットからなるラインバッファ51と色差圧縮・展開部
6を有している。
【0077】色差圧縮・展開部6は、2つの色差信号を
ラインバッファ51に書き込む前に、2つの色差信号の
情報量を圧縮する。また、色差圧縮・展開部6は、ライ
ンバッファ51から読み出されたデータを復元する。2
つの色差信号を圧縮・復元することにより、2つの色差
信号を保持することに必要なラインバッファを削減する
ことができる。
【0078】フリッカ低減部50における色差信号の圧
縮・展開の概念を図12を用いて説明する。
【0079】図12は、フリッカ低減部50に入力さ
れ、処理され、出力されるデータを示している。
【0080】フリッカ低減部50へは、入力側のクロッ
クに同期して(Y1,U1,V1)、(Y2,U2,V
2)、(Y3,U3,V3)、(Y4,U4,V4)、
…というデータの組が入力される。輝度信号は、入力側
のクロックに同期してラインバッファ51に格納され
る。色差信号は1データおきに間引かれ、入力側のクロ
ックに同期してラインバッファ51に格納される。
【0081】ラインバッファ51に書き込まれるデータ
は、(Y1,U1)、(Y2,V1)、(Y3,U
3)、(Y4,V3)、…という組になる。
【0082】フリッカ低減部50からデータが出力され
る際に、間引かれたデータは、適当な補間処理により復
元される。例えば、直線補間処理が行われてもよい。
【0083】なお、色差信号が1データおきに間引かれ
ることにより、色差信号を保持するためのラインバッフ
ァが1/2になるだけではなく、ノンインタレース・イ
ンタレース変換処理およびフリッカ低減処理を行なう際
の乗算・加算・除算回路等も、実施形態1に比べて少な
くすることができる。
【0084】図13は、フリッカ低減部50の詳細な構
成を示している。フリッカ低減部50は、ラインバッフ
ァユニット35、セレクタ36、演算器37、色差圧縮
部61および色差展開部62を有する色差圧縮・展開部
6を備えている。色差圧縮部61は、色差信号を1デー
タおきに間引く。色差展開部62は、間引かれたデータ
を補間する。2つの色差信号を圧縮・復元することによ
り、2つの色差信号を保持することに必要なラインバッ
ファを削減することができる。
【0085】なお、実施形態2では、2タップのフリッ
カ低減処理を行なう場合、従来の映像信号変換器に比べ
て最大1/3のラインバッファ容量でフリッカの低減を
計ることができる。図22Aに示す映像信号変換器と図
11に示す映像信号変換器とについて、フリッカの低減
効果を比較する実験を行なったが、2つの映像信号変換
器の間には、フリッカ低減効果にはほとんど差が無く、
また、画像品質の劣化等に関してもほとんど相違が認め
られない。
【0086】(実施形態3)図14は、本発明の実施形
態3における映像信号変換器の構成を示している。図1
3の映像信号変換器は、信号変換部1、フリッカ低減部
70、バッファ制御部3、およびエンコード部5を備え
ている。図13の映像信号変換器の構成は、フリッカ低
減部の構成を除いて図11の映像信号変換器の構成と同
じである。
【0087】図15は、フリッカ低減部70の詳細な構
成を示している。フリッカ低減部70は、ラインバッフ
ァユニット35を有するラインバッファ51、色差圧縮
部60と色差展開部61とを有する色差圧縮・展開部
6、色雑音低減部7、セレクタ36、および演算器37
を備えている。
【0088】色雑音低減部7は、色雑音を低減するた
め、ローパスフィルタを有する。色雑音低減部7では、
画像の水平方向の色差信号がローパスされるため、画像
の色のにじみが改善される。図15のフリッカ低減部7
0では、色差圧縮部60の後段に色雑音低減部7が設け
られている。実施形態3が色雑音低減部7を有すること
により、画像にのった雑音を低減することができる。
【0089】図14の映像信号変換器では、色雑音低減
部7がフリッカ低減部70に設けられているが、色雑音
低減部7は、信号変換部1の後段、且つ、エンコード部
5の前段であれば、どこに設けられてもよい。このこと
により、画質の改善が計られる。
【0090】なお、色差圧縮部60の前段に色雑音低減
部7が設けられている場合、色雑音低減部7の回路を共
通化することができる。
【0091】第1色差信号と第2色差信号のデータに対
し1クロック毎に水平フィルタをかけるためには、各色
差信号に1つずつ、つまり2つの水平フィルタが必要で
ある。
【0092】色差圧縮部60の前段に位置する色雑音低
減部7では、色差信号のデータが1つおきに不要である
と見なすことができる。色差情報を圧縮する際に、色差
圧縮部60がデータを時系列上で1つおきに間引くから
である。
【0093】つまり、色差圧縮部60の前段に色雑音低
減部7が位置する場合、第1色差信号と第2色差信号の
データに対し、1クロック毎に交互に水平フィルタをか
けることにより、1つの水平フィルタで色雑音を低減す
ることができる。
【0094】(実施形態4)タップ数が3である実施形
態4の映像信号変換器を図16を用いて説明する。
【0095】図16は、本発明の実施形態4における映
像信号変換器の構成を示している。図16の映像信号変
換器は、フリッカ低減部80の構成を除き図10の映像
信号変換器の構成と基本的に同じである。図16の映像
信号変換器は、信号変換部1、フリッカ低減部80、バ
ッファ制御部3、およびエンコード部5を備えている。
【0096】フリッカ低減部80の構成の一例を図17
を用いて説明する。図17のフリッカ低減部80は、第
1ラインバッファユニット84、第2ラインバッファユ
ニット85、第2ラインバッファユニット85に電気的
に接続されているセレクタ86、および入力された信号
の平均を演算する演算器87とを備えている。
【0097】実施形態4における、フリッカ低減処理を
説明する。図18Aおよび図18Bは、ノンインタレー
ス・インタレース変換とフリッカ低減とを同時に行う処
理の一例を示している。
【0098】以下に、奇数フィールドにおけるフリッカ
低減処理を図18Aを用いて説明する。
【0099】ノンインタレース入力信号の第1ラインが
入力された際に、第1ラインのデータが第2ラインバッ
ファユニット85に記憶される。ノンインタレース入力
信号の第2ラインが入力された際に、第2ラインバッフ
ァユニット85に記憶された第1ラインのデータと第2
ラインのデータとの重み付け平均が計算される。計算結
果が、インタレース出力信号の第1ラインとして出力さ
れ、同時に第2ラインのデータは第1ラインバッファユ
ニット84に記憶される。なお、奇数フィールドでは、
第0ラインのデータが存在しないため、一番上のライン
は2つのラインから求められる。
【0100】ノンインタレース入力信号の第3ラインが
入力される際に、第3ラインのデータは第2ラインバッ
ファユニット85に記憶される。ノンインタレース入力
信号の第4ラインが入力される際に、第1ラインバッフ
ァユニット84に記憶された第2ラインのデータと、第
2ラインバッファユニット85の第3ラインのデータ
と、第4ラインのデータとの重み付け平均が計算され
る。その計算結果が、インタレース出力信号の第2ライ
ンとして出力され、同時に第4ラインのデータは第1ラ
インバッファユニット84に記憶される。
【0101】ノンインタレース入力信号の第5ラインが
入力される際に、第5ラインのデータは第2ラインバッ
ファユニット85に記憶される。ノンインタレース入力
信号の第6ラインが入力される際に、第1ラインバッフ
ァユニット84に記憶された第4ラインのデータと、第
2ラインバッファユニット85の第5ラインのデータ
と、第6ラインのデータとの重み付け平均が計算され
る。その計算結果が、インタレース出力信号の第3ライ
ンとして出力され、同時に第6ラインのデータは第1ラ
インバッファユニット84に記憶される。同様の処理が
繰り返される。
【0102】以下に、偶数フィールドにおけるフリッカ
低減処理を図18Bを用いて説明する。
【0103】ノンインタレース入力信号の第1ラインが
入力される際に、第1ラインのデータは第1ラインバッ
ファユニット84に記憶される。ノンインタレース入力
信号の第2ラインが入力される際に、第2ラインのデー
タは第2ラインバッファユニット85に記憶される。ノ
ンインタレース入力信号の第3ラインが入力される際
に、第1ラインバッファユニット84に記憶された第1
ラインのデータと、第2ラインバッファユニット85の
第2ラインのデータと、第3ラインのデータとの重み付
け平均が計算される。その計算結果が、インタレース出
力信号の第1’ラインとして出力され、同時に第3ライ
ンのデータは第1ラインバッファユニット84に記憶さ
れる。
【0104】ノンインタレース入力信号の第4ラインが
入力される際に、第4ラインのデータは第2ラインバッ
ファユニット85に記憶される。ノンインタレース入力
信号の第5ラインが入力される際に、第1ラインバッフ
ァユニット84に記憶された第3ラインのデータと、第
2ラインバッファユニット85の第4ラインのデータ
と、第5ラインのデータとの重み付け平均が計算され
る。その計算結果が、インタレース出力信号の第2’ラ
インとして出力され、同時に第5ラインのデータは第1
ラインバッファユニット84に記憶される。同様の処理
が繰り返される。
【0105】つまり、奇数フィールドまたは偶数フィー
ルドにおいて、ノンインタレース方式によって入力され
る3ラインのデータの重み付け平均が、テレビジョン用
のインタレース信号の1ラインとなる。これにより、各
フィールドの情報が3ラインから1ラインに処理され
る。また、フリッカ雑音の原因である隣接する走査線の
輝度差が小さくなる。上述した処理によって、1画面の
ライン数を半分にすることができる。
【0106】水平同期周波数変換も同一のラインバッフ
ァを用いて実現できることを図19および図20を用い
て説明する。図19は、重みが2である場合における図
17のフリッカ低減部80の構成を示している。図20
は、フリッカ低減部80のポイントa、b、c、d、e
およびfにおける信号のタイミングチャートを示してい
る。
【0107】期間Iの間に、ノンインタレース入力信号
の第1ラインのデータが、入力側の水平同期信号に同期
して、第2ラインバッファユニット85に書き込まれ
る。この場合、セレクタ86は、第1ラインのデータが
第2ラインバッファユニット85に書き込まれるよう
に、βからの信号を選択する。
【0108】期間IIの間に、入力側の水平同期信号に同
期して、ノンインタレース入力信号の第2ラインのデー
タが入力され、第2ラインのデータと第2ラインバッフ
ァユニット85に書き込まれた第1ラインのデータとが
演算器87によって平均化され、平均化された値が、入
力側の水平同期信号に同期して、第2ラインバッファユ
ニット85に書き込まれる。この場合、セレクタ86
は、フリッカ低減部2に入力されるデータと第2ライン
バッファユニット85に書き込まれたデータの重み付け
平均が第2ラインバッファユニット85に書き込まれる
ように、αからの信号を選択する。また、第2ラインの
データが、第1ラインバッファユニット84に書き込ま
れる。
【0109】この後、期間IIと期間IIIとの間に、重み
付け平均され、第2ラインバッファユニット85に書き
込まれているデータが、入力側の水平同期信号を2分周
した出力側の水平同期信号に同期して、後段の処理部に
出力される。重み付け平均化され、第2ラインバッファ
ユニット85に書き込まれているデータが出力されるタ
イミングは、ノンインタレース入力信号の第3ラインの
データが第2ラインバッファユニット85に書き込まれ
る前である。
【0110】期間IIIの間に、入力側の水平同期信号に
同期して、ノンインタレース入力信号の第3ラインのデ
ータが、第2ラインバッファユニット85に書き込まれ
る。
【0111】期間IVの間に、入力側の水平同期信号に同
期して、ノンインタレース入力信号の第4ラインのデー
タが入力され、第4ラインのデータと、第1ラインバッ
ファユニット84に書き込まれた第2ラインのデータと
第2ラインバッファユニット85に書き込まれた第3ラ
インのデータを2倍した結果であるデータとの重み付け
平均が計算される。計算結果は、第2ラインバッファユ
ニット85に書き込まれる。この場合、セレクタ86
は、フリッカ低減部2に入力されるデータと第2ライン
バッファユニット85に書き込まれたデータの重み付け
平均が第2ラインバッファユニット85に書き込まれる
ように、αからの信号を選択する。また、第4ラインの
データが第1ラインバッファユニット84に書き込まれ
る。
【0112】期間IVと期間Vとの間に、重み付け平均さ
れ、第2ラインバッファユニット85に書き込まれてい
るデータが、入力側の水平同期信号を2分周した出力側
の水平同期信号に同期して、後段の処理部に出力され
る。重み付け平均化され、第2ラインバッファユニット
85に書き込まれているデータが出力されるタイミング
は、ノンインタレース入力信号の第5ラインのデータが
第2ラインバッファユニット85に書き込まれる前であ
る。
【0113】つまり、ノンインタレース入力信号のクロ
ック(水平同期信号)を2分周したものをインタレース
出力信号のクロックとし、2分周したクロックに同期さ
せてフリッカ低減処理されたデータが第2ラインバッフ
ァ85から読み出されることにより水平同期周波数が変
換される。この様にして、フリッカ低減部では、ノンイ
ンタレース・インタレース変換及びフリッカ低減処理を
実現している。
【0114】図19に示すフリッカ低減部80のデータ
の重み付け係数は、1:2:1である。重み付け係数は
上述したものに限られない。図21に示すように、フリ
ッカ低減部は、第1ラインバッファユニット84から読
み出されたデータと、第2ラインバッファユニット85
から読み出されたデータに定数αを掛けた結果であるデ
ータと、入力されるラインのデータとが加算された後、
加算された値が「定数α+2」の値で除算されるような
回路であってもよい。この場合、この定数αを変化させ
ることにより、フリッカ低減率と垂直解像度を調節する
ことが可能である。
【0115】なお、実施形態4では、信号変換部1の後
段にフリッカ低減部80が設けられてもよい。入出力信
号が、RGBデータから1つの輝度信号と2つの色差信
号とに置き換わるのみで、処理の方法は全く同一であ
る。
【0116】上述した実施形態4では、輝度信号および
色差信号を処理するために、3つのラインバッファユニ
ットが必要であった。実施形態2に示すように、フリッ
カ低減部で色差信号の情報量を1/2に圧縮し、圧縮し
た色差信号をラインバッファユニットに記憶させること
により、用いられるラインバッファユニットを1つ減ら
すように実施形態4を改変してもよい。このことによ
り、6本必要であったラインバッファユニットを4本に
することができる。
【0117】
【発明の効果】本発明の映像信号変換器は、前記ノンイ
ンタレース信号をインタレースに変換し、フリッカ低減
処理を行うフリッカ低減部を備えている。このため、本
発明の映像信号変換器は、ノンインタレース・インタレ
ース変換を行うことができる。
【0118】そのフリッカ低減部は、データを入力する
ための1つの入力ポートと、データを出力するための2
つの出力ポートを有するラインバッファを備えている。
ラインバッファは、データをアドレスに対応させて格納
することと、2つのアドレスに対応する2つのデータを
読み出すこととを独立して行うことができる。このた
め、本発明の映像信号変換器は、ラインバッファの数を
従来の映像信号変換器に比べて、低減することができ
る。本発明の映像信号変換器では、従来の映像信号変換
器に比べて、映像信号変換器のサイズを小さくすること
が可能である。本発明の映像信号変換器では、従来の映
像信号変換器に比べてラインバッファの数が少ないた
め、映像信号変換器を製作するためのコストを低くする
ことが可能である。さらに、本発明の映像信号変換器で
は、従来の映像信号変換器に比べて、ラインバッファに
て消費される電力を小さくすることが可能である。
【図面の簡単な説明】
【図1】実施形態1の映像信号変換器の構成図である。
【図2】図1のラインバッファユニットの構成図であ
る。
【図3】ノンインタレース方式とインタレース方式とを
説明するための図である。
【図4A】奇数フィールドにおけるノンインタレース・
インタレース変換とフリッカ低減とを同時に行う処理の
一例を示す図である。
【図4B】偶数フィールドにおけるノンインタレース・
インタレース変換とフリッカ低減とを同時に行う処理の
一例を示す図である。
【図5】ラインバッファの詳細な構成図である。
【図6】本発明のラインバッファユニットの一構成図で
ある。
【図7】図6のフリッカ低減部のポイントa、b、c、
およびdにおける信号のタイミングチャートを示す図で
ある。
【図8】図7のタイミングチャートを詳細に示す図であ
る。
【図9】本発明のラインバッファユニットの一構成図で
ある。
【図10】実施形態1の他の映像信号変換器の構成図で
ある。
【図11】実施形態2の映像信号変換器の構成図であ
る。
【図12】本発明における色差信号の圧縮・展開の概念
を示す図である。
【図13】図11のラインバッファユニットの一構成を
示す図である。
【図14】実施形態3の映像信号変換器の構成を示す図
である。
【図15】図14のラインバッファユニットの構成を示
す図である。
【図16】実施形態4の映像信号変換器の構成を示す図
である。
【図17】フリッカ低減部80の構成の一例を示す図で
ある。
【図18A】奇数フィールドにおけるノンインタレース
・インタレース変換とフリッカ低減とを同時に行う処理
の一例を示す図である。
【図18B】偶数フィールドにおけるノンインタレース
・インタレース変換とフリッカ低減とを同時に行う処理
の一例を示す図である。
【図19】フリッカ低減部80の構成の一例を示す図で
ある。
【図20】図19のフリッカ低減部80のポイントa、
b、c、d、eおよびfにおける信号のタイミングチャ
ートを示す図である。
【図21】フリッカ低減部の一部を示す図である。
【図22A】従来のラインバッファユニットの構成を示
す図である。
【図22B】図22Aのラインバッファユニットのポイ
ントa、b、c、およびdにおける信号のタイミングチ
ャートを示す図である。
【図23】従来の映像信号変換器の構成を示す図であ
る。
【符号の説明】
1 信号変換部 2 フリッカ低減部 3 バッファ制御部 4 ラインバッファ 5 エンコード部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年11月17日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項10
【補正方法】変更
【補正内容】

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 ノンインタレース信号を輝度信号と2つ
    の色差信号とに変換する信号変換部と、 アドレスに対応させてデータを格納するラインバッファ
    を有し、該ノンインタレース信号をインタレースに変換
    し、フリッカ低減処理を行うフリッカ低減部と、 テレビジョンにて用いられるインタレース信号を生成す
    るエンコード部とを備え、 該ラインバッファは、データを入力するための1つの入
    力ポートと、データを出力するための2つの出力ポート
    を有し、 該ラインバッファは、データをアドレスに対応させて格
    納することと、2つのアドレスに対応する2つのデータ
    を読み出すこととを独立して行う映像信号変換器。
  2. 【請求項2】 ノンインタレース信号を輝度信号と2つ
    の色差信号とに変換する信号変換部と、 アドレスに対応させてデータを格納するラインバッファ
    を有し、該ノンインタレース信号をインタレースに変換
    する処理を行い、フリッカ低減処理を行うフリッカ低減
    部と、 テレビジョンにて用いられるインタレース信号を生成す
    るエンコード部とを備え、 該ラインバッファが、該ノンインタレース信号をインタ
    レースに変換する処理と該フリッカ低減処理とで使用さ
    れる映像信号変換器。
  3. 【請求項3】 前記フリッカ低減部が前記信号変換部よ
    り後段に設けられ、該フリッカ低減部が、前記2つの色
    差信号の情報量を圧縮・展開する色差圧縮・展開部を有
    する請求項1または2に記載の映像信号変換器。
  4. 【請求項4】 前記色差圧縮・展開部は、前記2つの色
    差信号を圧縮する際に、時系列上で色差情報を1データ
    おきに間引き、 展開する際に、間引かれたデータを間引かれたデータの
    前後のデータから線形補間する請求項3に記載の映像信
    号変換器。
  5. 【請求項5】 色のにじみを軽減する色雑音低減部をさ
    らに備えた請求項1〜4のいずれか1つに記載の映像信
    号変換器。
  6. 【請求項6】 前記フリッカ低減処理として加算平均処
    理を行う請求項1〜5のいずれか1つに記載の映像信号
    変換器。
  7. 【請求項7】 前記ラインバッファにデータを格納する
    ことを制御し、該ラインバッファに格納されたデータを
    読み出すことを制御するバッファ制御部をさらに備えた
    請求項1〜6のいずれか1つに記載の映像信号変換器。
  8. 【請求項8】 前記ノンインタレース信号が、コンピュ
    ータから出力されたRGB信号である請求項1〜7のい
    ずれか1つに記載の映像信号変換器。
  9. 【請求項9】 前記ノンインタレース信号が、第1ライ
    ンに属する第1データと該第1ラインに続く第2ライン
    に属する第2データとを有し、 前記ラインバッファは、該第1データと該第2データと
    の平均を計算する請求項1〜7のいずれか1つに記載の
    映像信号変換器。
  10. 【請求項10】 前記ノンインタレース信号が、第1ラ
    インに属する第1データと該第1ラインに続く第2ライ
    ンに属する第2データとを有し、 前記ラインバッファは、該第1データと該第2データと
    の平均を計算する請求項1〜7のいずれか1つに記載の
    映像信号変換器。
  11. 【請求項11】 前記ノンインタレース信号が、第1ラ
    インに属する第1データと、該第1ラインに続く第2ラ
    インに属する第2データと、該第2ラインに続く第3ラ
    インに属する第3データとを有し、 前記ラインバッファは、該第1データと該第2データと
    該第3データの平均を計算する請求項1〜7のいずれか
    1つに記載の映像信号変換器。
  12. 【請求項12】 前記ノンインタレース信号が、第1ラ
    インに属する第1データと、該第1ラインに続く第2ラ
    インに属する第2データと、該第2ラインに続く第3ラ
    インに属する第3データとを有し、 前記ラインバッファは、該第1データと該第2データと
    該第3データの重み付き平均を計算する請求項1〜7の
    いずれか1つに記載の映像信号変換器。
JP23151497A 1997-08-27 1997-08-27 映像信号変換器 Expired - Fee Related JP3322613B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP23151497A JP3322613B2 (ja) 1997-08-27 1997-08-27 映像信号変換器
US09/140,458 US6067120A (en) 1997-08-27 1998-08-26 Video signal conversion device for reducing flicker in non-interlaced to interlaced signal conversion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23151497A JP3322613B2 (ja) 1997-08-27 1997-08-27 映像信号変換器

Publications (2)

Publication Number Publication Date
JPH1175220A true JPH1175220A (ja) 1999-03-16
JP3322613B2 JP3322613B2 (ja) 2002-09-09

Family

ID=16924690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23151497A Expired - Fee Related JP3322613B2 (ja) 1997-08-27 1997-08-27 映像信号変換器

Country Status (2)

Country Link
US (1) US6067120A (ja)
JP (1) JP3322613B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999877B2 (en) 1999-04-28 2011-08-16 Intel Corporation Displaying data on lower resolution displays

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538694B1 (en) * 1997-12-04 2003-03-25 Victor Company Of Japan, Limited Image pickup apparatus equipped with compatible-with-zooming type contour compensation circuit, compatible-with-image-pickup-conditions type image output circuit, and compatible-with-all-pixel-readout-system-solid-image-pickup-element type electronic zoom circuit
CN1123891C (zh) 1998-02-16 2003-10-08 索尼公司 存储装置和方法
US6346970B1 (en) * 1998-08-12 2002-02-12 Focus Enhancements, Inc. Two-dimensional adjustable flicker filter
JP2000115794A (ja) * 1998-09-30 2000-04-21 Toshiba Corp ちらつき防止装置及び画像表示システム並びにプログラムを記録したコンピュータ読み取り可能な記録媒体
FR2797979B1 (fr) * 1999-08-24 2002-05-24 St Microelectronics Sa Procede et systeme de filtrage anti-scintillement
US6563544B1 (en) * 1999-09-10 2003-05-13 Intel Corporation Combined vertical filter for graphic displays
JP3551870B2 (ja) * 1999-11-24 2004-08-11 日本電気株式会社 Vdt障害緩和装置/方法およびvdt障害危険性定量化装置/方法ならびに記録媒体
US6604179B2 (en) * 2000-03-23 2003-08-05 Intel Corporation Reading a FIFO in dual clock domains
US6650773B1 (en) * 2000-09-29 2003-11-18 Hewlett-Packard Development Company, L.P. Method including lossless compression of luminance channel and lossy compression of chrominance channels
US7119815B1 (en) * 2000-10-31 2006-10-10 Intel Corporation Analyzing alpha values for flicker filtering
US6919902B2 (en) 2002-06-03 2005-07-19 Seiko Epson Corporation Method and apparatus for fetching pixel data from memory
US7362374B2 (en) * 2002-08-30 2008-04-22 Altera Corporation Video interlacing using object motion estimation
US20060077213A1 (en) * 2004-09-30 2006-04-13 Chrontel, Inc. Video conversion system and method
US8059712B2 (en) 2006-01-13 2011-11-15 Adobe Systems Incorporated Independently adjusting the quality levels for luminance and chrominance channels in a digital image
CN100512373C (zh) * 2007-02-13 2009-07-08 华为技术有限公司 一种隔行显示防闪烁方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186493A (ja) * 1983-04-07 1984-10-23 Victor Co Of Japan Ltd カラ−映像信号処理装置
US5241325A (en) * 1991-10-31 1993-08-31 Hewlett-Packard Company Print cartridge cam actuator linkage
JPH0683299A (ja) * 1992-08-31 1994-03-25 Nec Home Electron Ltd スキャン変換回路
GB9219596D0 (en) * 1992-09-16 1992-10-28 Videologic Ltd Improvments relating to computer graphics and video systems
KR0144820B1 (ko) * 1994-09-30 1998-07-15 김광호 영상의 노이즈 제거 및 디테일 개선장치
US5781241A (en) * 1996-11-08 1998-07-14 Chrontel, Inc. Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999877B2 (en) 1999-04-28 2011-08-16 Intel Corporation Displaying data on lower resolution displays
US9013633B2 (en) 1999-04-28 2015-04-21 Intel Corporation Displaying data on lower resolution displays

Also Published As

Publication number Publication date
US6067120A (en) 2000-05-23
JP3322613B2 (ja) 2002-09-09

Similar Documents

Publication Publication Date Title
US5781241A (en) Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers
JP5008826B2 (ja) 高精細度デインタレース/フレーム倍増回路およびその方法
JP3322613B2 (ja) 映像信号変換器
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
US5473382A (en) Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction
US4745462A (en) Image storage using separately scanned color component variables
JP2510019B2 (ja) 画像表示方法および装置
JP3178665B2 (ja) 画像サイズ変換方法とそのための装置
JP3230405B2 (ja) 液晶表示装置及びその駆動方法
KR100378788B1 (ko) 다중-표준형2화면영상신호처리회로
JP2000148059A (ja) ライン数変換処理回路およびこれを搭載した表示装置
JPH08171364A (ja) 液晶駆動装置
JP3061158B2 (ja) 映像信号変換方法
JP3255323B2 (ja) 画像処理装置
JPH0683299A (ja) スキャン変換回路
JP3545577B2 (ja) 走査線変換装置
JPH11288257A (ja) 圧縮表示方法及びその装置
JPS63256065A (ja) 映像処理方法
JPH11143442A (ja) 画像信号処理方法および画像信号処理装置
JPH07123368A (ja) スキャンコンバータ
JP3894173B2 (ja) 映像データ転送を行うコンピュータシステム
JPH11283024A (ja) 圧縮表示方法及びその装置
JP2004165828A (ja) グラフィックスデータの処理装置
JPH09292969A (ja) 画像表示制御装置
JP2001169311A (ja) 画像比較装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees