JP2510019B2 - 画像表示方法および装置 - Google Patents
画像表示方法および装置Info
- Publication number
- JP2510019B2 JP2510019B2 JP2033420A JP3342090A JP2510019B2 JP 2510019 B2 JP2510019 B2 JP 2510019B2 JP 2033420 A JP2033420 A JP 2033420A JP 3342090 A JP3342090 A JP 3342090A JP 2510019 B2 JP2510019 B2 JP 2510019B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- image
- thinning
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000000295 complement effect Effects 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 230000009467 reduction Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 6
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 6
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 5
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001788 irregular Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Editing Of Facsimile Originals (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像表示技術に関し、特に、ビットマップ
方式の画像表示における縮小表示などに適用して有効な
技術に関する。
方式の画像表示における縮小表示などに適用して有効な
技術に関する。
たとえば、情報処理機器やテレビジョン装置などにお
ける画像表示手段として、従前の陰極線管に比較して大
幅な小型化および軽量化、さらには消費電力の低減など
を実現できるという利点を有する液晶ディスプレイが普
及している。
ける画像表示手段として、従前の陰極線管に比較して大
幅な小型化および軽量化、さらには消費電力の低減など
を実現できるという利点を有する液晶ディスプレイが普
及している。
ところで、このような液晶ディスプレイにおける画像
の表示技術としては、たとえば、特開平1-31346号公報
に開示される技術が知られている。
の表示技術としては、たとえば、特開平1-31346号公報
に開示される技術が知られている。
すなわち、飛び越し走査される1フレームの映像信号
のうち、互いに隣接し、かつ連続する奇数フィールドの
映像信号と偶数フィールドの映像信号とを、液晶駆動用
電極に重畳して印加する手段を設けるとともに、奇数フ
ィールドの映像信号と偶数フィールドの映像信号を極性
が互いに異なる交流映像信号とし、この交流映像信号の
周期はフレーム映像信号のフレーム周期と同一になるよ
うにして、表示画像の分解能をテレビジョン映像信号の
分解能より低くする(縮小する)場合における、走査線
の間引きに起因する低周波数のフリッカ(ちらつき)現
象を抑止するとともに、滑らかな動画の表示を実現しよ
うとするものである。
のうち、互いに隣接し、かつ連続する奇数フィールドの
映像信号と偶数フィールドの映像信号とを、液晶駆動用
電極に重畳して印加する手段を設けるとともに、奇数フ
ィールドの映像信号と偶数フィールドの映像信号を極性
が互いに異なる交流映像信号とし、この交流映像信号の
周期はフレーム映像信号のフレーム周期と同一になるよ
うにして、表示画像の分解能をテレビジョン映像信号の
分解能より低くする(縮小する)場合における、走査線
の間引きに起因する低周波数のフリッカ(ちらつき)現
象を抑止するとともに、滑らかな動画の表示を実現しよ
うとするものである。
ところが、上記の従来技術は、通常のテレビジョン映
像信号のようなアナログ系の場合にはそれなりの効果が
あるものの、2値画像を取り扱う場合に固有な以下のよ
うな課題に対する配慮がなされていない。
像信号のようなアナログ系の場合にはそれなりの効果が
あるものの、2値画像を取り扱う場合に固有な以下のよ
うな課題に対する配慮がなされていない。
すなわち、ビットマップ方式の画像表示において縮小
表示を行う場合、原画像を構成する複数のビット情報に
単純な間引き処理を施すだけでは、画像中の文字などを
構成する線や点の情報が欠落することが避けられず、判
読が困難になったり、擬似ハーフトーンを使用している
領域で、間引きパターンとディザパターン(たとえば、
原画像の階調情報を面積変調したもの)との干渉による
モアレ縞が発生し、画質が劣化するなどの問題がある。
表示を行う場合、原画像を構成する複数のビット情報に
単純な間引き処理を施すだけでは、画像中の文字などを
構成する線や点の情報が欠落することが避けられず、判
読が困難になったり、擬似ハーフトーンを使用している
領域で、間引きパターンとディザパターン(たとえば、
原画像の階調情報を面積変調したもの)との干渉による
モアレ縞が発生し、画質が劣化するなどの問題がある。
そこで、本発明の目的は、2値画像の縮小表示におけ
る画質の劣化を防止することが可能な画像表示技術を提
供することにある。
る画質の劣化を防止することが可能な画像表示技術を提
供することにある。
本発明の他の目的は、簡単な回路構成で変則的な縮小
倍率による2値画像の縮小表示が可能な画像表示技術を
提供することにある。
倍率による2値画像の縮小表示が可能な画像表示技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記のとおりである。
概要を簡単に説明すれば、下記のとおりである。
すなわち、本発明になる画像表示方法は、ビットマッ
プ形記憶装置に格納された2値画像の個々のビット情報
とディスプレイにおける表示画像の個々の画素とを対応
付けて表示する画像表示方法であって、ビットマップ形
記憶装置に格納された原画像のビット情報を間引くこと
によって縮小表示する際に、相互に補う形で成立する2
種以上の間引きパターンを抽出し、個々の間引きパター
ンを、ディスプレイにおける表示フレーム周期毎に切り
換えて出力するものである。
プ形記憶装置に格納された2値画像の個々のビット情報
とディスプレイにおける表示画像の個々の画素とを対応
付けて表示する画像表示方法であって、ビットマップ形
記憶装置に格納された原画像のビット情報を間引くこと
によって縮小表示する際に、相互に補う形で成立する2
種以上の間引きパターンを抽出し、個々の間引きパター
ンを、ディスプレイにおける表示フレーム周期毎に切り
換えて出力するものである。
また、本発明になる画像表示装置は、2値画像が格納
されるビットマップ形記憶装置と、このビットマップ形
記憶装置に保持された個々のビット情報と個々の画素と
を対応付けて表示するディスプレイとからなる画像表示
装置であって、ビットマップ形記憶装置に格納されたビ
ット情報から、相互に補う形で成立する2種以上の間引
きパターンを抽出する第1の手段と、ディスプレイの表
示フレーム周期毎に、個々の間引きパターンを切り換え
て出力する第2の手段とを設けたものである。
されるビットマップ形記憶装置と、このビットマップ形
記憶装置に保持された個々のビット情報と個々の画素と
を対応付けて表示するディスプレイとからなる画像表示
装置であって、ビットマップ形記憶装置に格納されたビ
ット情報から、相互に補う形で成立する2種以上の間引
きパターンを抽出する第1の手段と、ディスプレイの表
示フレーム周期毎に、個々の間引きパターンを切り換え
て出力する第2の手段とを設けたものである。
上記した本発明の画像表示方法によれば、たとえば、
従来のように原画像を構成するビット情報から単に一種
類の間引きパターンを構成する場合には必ず捨てられる
ビット情報を救済して出力することができるとともに、
出力頻度は原画像のドットのばらつきに応じて変化する
ので、縮小表示される文字画像などにおけるパターンの
欠落などが回避されるとともに、擬似ハーフトーンを使
用している領域などでは、モアレ縞などを生じることな
く原画像のドットのばらつきに比例した輝度の画像が構
成される結果、縮小画像の画質の劣化を防止することが
できる。
従来のように原画像を構成するビット情報から単に一種
類の間引きパターンを構成する場合には必ず捨てられる
ビット情報を救済して出力することができるとともに、
出力頻度は原画像のドットのばらつきに応じて変化する
ので、縮小表示される文字画像などにおけるパターンの
欠落などが回避されるとともに、擬似ハーフトーンを使
用している領域などでは、モアレ縞などを生じることな
く原画像のドットのばらつきに比例した輝度の画像が構
成される結果、縮小画像の画質の劣化を防止することが
できる。
また、通常、非整数分の1の倍率を実現する場合、従
来の単純な間引きパターンを用いる方式では、ビット情
報の採取の平等性を確保するなどの目的で複雑な補間計
算を行う回路が必要となるが、本発明の画像表示方法の
場合には単位ビット群(たとえば8ビット)から互いに
補う合う形で数ビットを採取するだけなので、簡単な回
路構成で非整数分の1の変則的な倍率を実現することが
できる。
来の単純な間引きパターンを用いる方式では、ビット情
報の採取の平等性を確保するなどの目的で複雑な補間計
算を行う回路が必要となるが、本発明の画像表示方法の
場合には単位ビット群(たとえば8ビット)から互いに
補う合う形で数ビットを採取するだけなので、簡単な回
路構成で非整数分の1の変則的な倍率を実現することが
できる。
また、上記した本発明の画像表示装置によれば、たと
えば、従来のように原画像を構成するビット情報から単
に一種類の間引きパターンを構成する場合には必ず捨て
られるビット情報を救済して出力することができるとと
もに、出力頻度は原画像のドットのばらつきに応じて変
化するので、縮小表示される文字画像などにおけるパタ
ーンの欠落などが回避されるとともに、擬似ハーフトー
ンを使用している領域などでは、モアレ縞などを生じる
ことなく、原画像のドットのばらつきに比例した輝度の
画像が構成される結果、縮小画像の画質の劣化を防止す
ることができる。
えば、従来のように原画像を構成するビット情報から単
に一種類の間引きパターンを構成する場合には必ず捨て
られるビット情報を救済して出力することができるとと
もに、出力頻度は原画像のドットのばらつきに応じて変
化するので、縮小表示される文字画像などにおけるパタ
ーンの欠落などが回避されるとともに、擬似ハーフトー
ンを使用している領域などでは、モアレ縞などを生じる
ことなく、原画像のドットのばらつきに比例した輝度の
画像が構成される結果、縮小画像の画質の劣化を防止す
ることができる。
また、通常、非整数分の1の倍率を実現する場合、従
来の単純な間引きパターンを用いる方式では、ビット情
報の採取の平等性を確保するなどの目的で複雑な補間計
算を行う回路が必要となるが、本発明の画像表示装置の
場合には単位ビット群(たとえば8ビット)から互いに
補う合う形で数ビットを採取するだけなので、簡単な回
路構成で非整数分の1の変則的な倍率を実現することが
できる。
来の単純な間引きパターンを用いる方式では、ビット情
報の採取の平等性を確保するなどの目的で複雑な補間計
算を行う回路が必要となるが、本発明の画像表示装置の
場合には単位ビット群(たとえば8ビット)から互いに
補う合う形で数ビットを採取するだけなので、簡単な回
路構成で非整数分の1の変則的な倍率を実現することが
できる。
〔実施例〕 以下、図面を参照しながら、本発明の一実施例である
画像表示方法およびそれが実施される画像表示装置の一
例について詳細に説明する。
画像表示方法およびそれが実施される画像表示装置の一
例について詳細に説明する。
第1図は、本発明の一実施例である画像表示装置の構
成の一例を示すブロック図である。
成の一例を示すブロック図である。
本実施例の画像表示装置は、2値画像データのの1画
素に1ビットが対応する形式で画像データが格納される
ビットマップメモリ100と、このビットマップメモリ100
から読み出されたビット情報に後述のような縮小処理を
施す縮小制御回路200と、縮小後のビット情報を保持す
るラインバッファメモリ300と、表示読出回路400と、液
晶ディスプレイなどからなる表示用ディスプレイ500と
で構成されている。
素に1ビットが対応する形式で画像データが格納される
ビットマップメモリ100と、このビットマップメモリ100
から読み出されたビット情報に後述のような縮小処理を
施す縮小制御回路200と、縮小後のビット情報を保持す
るラインバッファメモリ300と、表示読出回路400と、液
晶ディスプレイなどからなる表示用ディスプレイ500と
で構成されている。
また、縮小制御回路200および表示読出回路400は、表
示用ディスプレイ500における後述のような同期信号S
に同期した動作を行っている。
示用ディスプレイ500における後述のような同期信号S
に同期した動作を行っている。
なお、以下の本実施例では、説明を簡略化するため、
一例としてビットマップメモリ100におけるビット情報
が1の時は黒表示、0の時は白表示となるモノクロディ
ジタル画像を取り扱うが、1ドットに対してnビットを
割り当てれば、カラー画像を扱えることは言うまでもな
い。
一例としてビットマップメモリ100におけるビット情報
が1の時は黒表示、0の時は白表示となるモノクロディ
ジタル画像を取り扱うが、1ドットに対してnビットを
割り当てれば、カラー画像を扱えることは言うまでもな
い。
ビットマップメモリ100は、たとえば、第3図に示さ
れるようなデュアルポート型のダイナミックRAMなどか
らなるメモリ素子によって構成される。
れるようなデュアルポート型のダイナミックRAMなどか
らなるメモリ素子によって構成される。
すなわち、同図において、RASおよびCAS信号は、ADR
信号を時分割入力する際の選択条件として作用する他、
DT/OE信号などを組み合わせて当該メモリ素子の動作を
決定するのに用いられる。
信号を時分割入力する際の選択条件として作用する他、
DT/OE信号などを組み合わせて当該メモリ素子の動作を
決定するのに用いられる。
WE信号は、ライト動作信号である。DATA信号は、ラン
ダムポートのデータ入出力であり、ADR信号で指定され
たアドレスのデータを自由にアクセスできる。また、Si
O信号は、シリアルポートのデータ入出力であり、リー
ド転送という動作により、当該メモリ素子に内蔵されて
いるシリアルバッファに前もって転送されているデータ
をSC信号を与えることで順次読み出すことができる。本
実施例では、この内蔵シリアルバッファを一時的なライ
ンバッファとして用いることにしている。
ダムポートのデータ入出力であり、ADR信号で指定され
たアドレスのデータを自由にアクセスできる。また、Si
O信号は、シリアルポートのデータ入出力であり、リー
ド転送という動作により、当該メモリ素子に内蔵されて
いるシリアルバッファに前もって転送されているデータ
をSC信号を与えることで順次読み出すことができる。本
実施例では、この内蔵シリアルバッファを一時的なライ
ンバッファとして用いることにしている。
一方、表示用ディスプレイ500は、たとえば液晶ディ
スプレイなどで構成され、第4図(b)に示されるクロ
ック信号CLK0,クロック信号CLK1,クロック信号CLK2を与
えることにより、同図(a)に示されるような画面501
に画像が表示されるようになっている。
スプレイなどで構成され、第4図(b)に示されるクロ
ック信号CLK0,クロック信号CLK1,クロック信号CLK2を与
えることにより、同図(a)に示されるような画面501
に画像が表示されるようになっている。
画面501は、縦方向が80ドット、横方向が40ドットか
らなり、上下方向の半分の位置で、上画面と下画面とに
分けられ、各々にデータを与えることで全体の画像表示
が行われる。
らなり、上下方向の半分の位置で、上画面と下画面とに
分けられ、各々にデータを与えることで全体の画像表示
が行われる。
クロック信号CLK0は、垂直同期信号であり、40ライン
に1回発生する。クロック信号CLK1は、水平同期信号で
あり、1ラインに1回発生する。クロック信号CLK2は、
データ転送クロックであり1ラインに5クロック発生す
る。
に1回発生する。クロック信号CLK1は、水平同期信号で
あり、1ラインに1回発生する。クロック信号CLK2は、
データ転送クロックであり1ラインに5クロック発生す
る。
上画面および下画面へのデータは、各々、クロック信
号CLK2に同期して8ビットずつ転送される。
号CLK2に同期して8ビットずつ転送される。
すなわち、同図(b)のUD7〜0が上画面データ、LD7
〜0が下画面データである。
〜0が下画面データである。
なお、第1図に示した同期信号Sは、クロック信号CL
K0,CLK1,CLK2を示している。
K0,CLK1,CLK2を示している。
次に縮小制御回路200の構成の一例について説明す
る。本実施例の縮小制御回路200は、おおよそ次のよう
な機能を持つ。
る。本実施例の縮小制御回路200は、おおよそ次のよう
な機能を持つ。
(1).水平方向に対しデータを間引いてラインバッフ
ァメモリ300にデータを書き込む。
ァメモリ300にデータを書き込む。
(2).垂直方向に対し、データを間引く。すなわち、
ラインの飛び越し走査を行う。
ラインの飛び越し走査を行う。
(3).(1)および(2)の間引きパターンを1フレ
ーム単位に切り換える。
ーム単位に切り換える。
本実施例の縮小制御回路200における間引きパターン
は、たとえば、第2図に示されるように、8ビットから
互いに補い合うように5ビットをとって生成される間引
きパターン1および間引きパターン2からなる。すなわ
ち、本実施例の場合の縮小率は5/8である。
は、たとえば、第2図に示されるように、8ビットから
互いに補い合うように5ビットをとって生成される間引
きパターン1および間引きパターン2からなる。すなわ
ち、本実施例の場合の縮小率は5/8である。
第5図は、縮小制御回路200を構成し、水平方向にお
ける間引き処理を行う水平方向縮小制御回路200Hの一例
を示すブロック図である。
ける間引き処理を行う水平方向縮小制御回路200Hの一例
を示すブロック図である。
前述の第3図に示したように、1ライン分のデータが
16ビット単位にビットマップメモリ100からSiO信号とし
て読み出されるので、縮小制御回路200には16ビット単
位にデータが入力される。また、後述のように、縮小制
御回路200の後段に接続されるラインバッファメモリ300
は、8ビット単位に書き込める構造となっているので、
縮小制御回路200からの出力は8ビット単位に行われ
る。これは、最終的な出力が、本実施例においては、第
4図に示したように、8ビット単位に転送する仕様とな
っているためである。
16ビット単位にビットマップメモリ100からSiO信号とし
て読み出されるので、縮小制御回路200には16ビット単
位にデータが入力される。また、後述のように、縮小制
御回路200の後段に接続されるラインバッファメモリ300
は、8ビット単位に書き込める構造となっているので、
縮小制御回路200からの出力は8ビット単位に行われ
る。これは、最終的な出力が、本実施例においては、第
4図に示したように、8ビット単位に転送する仕様とな
っているためである。
一方、本実施例では、縮小倍率を5/8としているた
め、1回のシリアルリード単位が5の倍数となり、これ
を調整する必要があり、この調整動作を行うのが本回路
である。
め、1回のシリアルリード単位が5の倍数となり、これ
を調整する必要があり、この調整動作を行うのが本回路
である。
すなわち、カウンタ201は、4進カウンタであり、当
該4進カウンタ201の出力は、デコーダ202に入力されて
デコード信号を生成する。デコード信号は、それぞれAN
D回路204,205,206,207に入力されている。
該4進カウンタ201の出力は、デコーダ202に入力されて
デコード信号を生成する。デコード信号は、それぞれAN
D回路204,205,206,207に入力されている。
まず、SCに同期してSiOから16ビット単位にデータを
読み出す。読み出されたデータは、セレクタ203に入力
される際に10ビットに間引かれて入力される。この入力
パターンは、第2図に示した2種の間引きパターンとな
るように、データ線を選択することで生成される。
読み出す。読み出されたデータは、セレクタ203に入力
される際に10ビットに間引かれて入力される。この入力
パターンは、第2図に示した2種の間引きパターンとな
るように、データ線を選択することで生成される。
フリップフロップ214からセレクタ203に出力されるSE
L信号は、クロック信号CLK0の入力毎に、すなわち1フ
レームに1回ずつ切り替わるので、間引きパターン1お
よび2も同様に切り替わる。
L信号は、クロック信号CLK0の入力毎に、すなわち1フ
レームに1回ずつ切り替わるので、間引きパターン1お
よび2も同様に切り替わる。
入力された10ビットのデータは、まずフリップフロッ
プ208に格納される。続いて、SC信号1クロックにつき1
0ビットずつ順次フリップフロップ209,フリップフロッ
プ210,フリップフロップ211に格納される。また、この
格納操作と同時に、5進カウンタ212によって動作する
セレクタ213から8ビットずつ読み出され、順次、後段
のラインバッファメモリ300に送出される。
プ208に格納される。続いて、SC信号1クロックにつき1
0ビットずつ順次フリップフロップ209,フリップフロッ
プ210,フリップフロップ211に格納される。また、この
格納操作と同時に、5進カウンタ212によって動作する
セレクタ213から8ビットずつ読み出され、順次、後段
のラインバッファメモリ300に送出される。
この動作を1ライン分の必要なビット数だけ繰り返
し、動作を終了する。本実施例の場合には1ラインが40
ビット(ドット)で構成されているので、1回で1ライ
ン分の処理が完了する。
し、動作を終了する。本実施例の場合には1ラインが40
ビット(ドット)で構成されているので、1回で1ライ
ン分の処理が完了する。
次に、第6図(a)は、縮小制御回路200を構成し、
垂直方向の縮小処理を行う垂直方向縮小制御回路200Vの
一例を示すブロック図である。
垂直方向の縮小処理を行う垂直方向縮小制御回路200Vの
一例を示すブロック図である。
垂直方向の間引き制御は、ラインアドレスを計算する
際、+2するか、+1するかを選択可能とすることで実
現できる。
際、+2するか、+1するかを選択可能とすることで実
現できる。
通常、間引かないで表示する場合のラインアドレス
は、第1ライン、第2ライン,第3ライン,・・・第n
ラインと順次増加させればよいが、間引く場合には、例
えば、第2図の間引きパターン1の場合には、第2ライ
ン、第3ライン,第5ライン,第6ライン,第8ライン
・・・第nラインのようにラインアドレスを変化させる
必要がある。
は、第1ライン、第2ライン,第3ライン,・・・第n
ラインと順次増加させればよいが、間引く場合には、例
えば、第2図の間引きパターン1の場合には、第2ライ
ン、第3ライン,第5ライン,第6ライン,第8ライン
・・・第nラインのようにラインアドレスを変化させる
必要がある。
そこで、第6図(a)に示されるような回路によっ
て、このようなラインアドレスの変化を実現する。
て、このようなラインアドレスの変化を実現する。
すなわち、同図において、221は、第1ラインのアド
レスを格納するレジスタであり、このレジスタ221の値
は、インクリメンタ222およびセレクタ225を介してフリ
ップフロップ226にロードされる。このロードは、クロ
ック信号CLK0に同期して行われ、SEL=1のとき、レジ
スタ221の値はそのままロードされ、SEL=0のとき、レ
ジスタ221の値+1の値がロードされる。これは、間引
きパターン1と間引きパターン2では、1番目の操作ラ
インが異なるためである。すなわち、間引きパターン1
では1番目の走査ラインが第2ラインとなり間引きパタ
ーン2では、1番目の走査ラインが第1ラインとなる。
レスを格納するレジスタであり、このレジスタ221の値
は、インクリメンタ222およびセレクタ225を介してフリ
ップフロップ226にロードされる。このロードは、クロ
ック信号CLK0に同期して行われ、SEL=1のとき、レジ
スタ221の値はそのままロードされ、SEL=0のとき、レ
ジスタ221の値+1の値がロードされる。これは、間引
きパターン1と間引きパターン2では、1番目の操作ラ
インが異なるためである。すなわち、間引きパターン1
では1番目の走査ラインが第2ラインとなり間引きパタ
ーン2では、1番目の走査ラインが第1ラインとなる。
フリップフロップ226の出力は、インクリメンタ223,2
24およびセレクタ225を介して再度フリップフロップ226
に入力されており、これにより+1または+2の選択が
可能なカウンタを構成する。
24およびセレクタ225を介して再度フリップフロップ226
に入力されており、これにより+1または+2の選択が
可能なカウンタを構成する。
この+1または+2の選択は、後述のシーケンサから
インクリメンタ224に入力される▲▼信
号によって行われ、当該▲▼信号がイネ
ーブル状態("L")のとき+2、ディスエーブル状態("
H")のとき+1カウンタとして動作する。
インクリメンタ224に入力される▲▼信
号によって行われ、当該▲▼信号がイネ
ーブル状態("L")のとき+2、ディスエーブル状態("
H")のとき+1カウンタとして動作する。
第6図に(b)に示されるように、縦方向における間
引きパターン1と間引きパターン2は、異なる二つのイ
ンクリメントパターンを持つので、当該二つのインクリ
メントパターンを実現できるようにシーケンサを組む。
引きパターン1と間引きパターン2は、異なる二つのイ
ンクリメントパターンを持つので、当該二つのインクリ
メントパターンを実現できるようにシーケンサを組む。
本実施例のシーケンサは、クロック信号CLK1によって
カウントアップされるカウンタ227およびデコーダ228か
らなる5進カウンタと、前記2種のインクリメントパタ
ーンの各々の+2の時を検出するOR回路229およびOR回
路230と、これらの出力のいずれかを選択するセレクタ2
31および当該セレクタ231の論理出力を反転して▲
▼信号として出力インバータ232とで構成さ
れている。
カウントアップされるカウンタ227およびデコーダ228か
らなる5進カウンタと、前記2種のインクリメントパタ
ーンの各々の+2の時を検出するOR回路229およびOR回
路230と、これらの出力のいずれかを選択するセレクタ2
31および当該セレクタ231の論理出力を反転して▲
▼信号として出力インバータ232とで構成さ
れている。
このような5進シーケンサにて、第6図(b)に示さ
れるような5回1周期のカウンタのインクリメントパタ
ーンを実現することができる。
れるような5回1周期のカウンタのインクリメントパタ
ーンを実現することができる。
本実施例の場合には、このインクリメントパターンを
40回繰り返すことで1周期(フレーム)が構成される。
40回繰り返すことで1周期(フレーム)が構成される。
このように、縮小制御回路200を構成する水平方向縮
小制御回路200Hおよび垂直方向縮小制御回路200Vによ
り、縮小制御回路200における水平および垂直方向にお
ける異なる複数種の間引きパターンの生成と、当該複数
種の間引きパターンの出力の切り換えが可能となる。
小制御回路200Hおよび垂直方向縮小制御回路200Vによ
り、縮小制御回路200における水平および垂直方向にお
ける異なる複数種の間引きパターンの生成と、当該複数
種の間引きパターンの出力の切り換えが可能となる。
なお、上記の縮小制御回路200の説明では縮小率が5/8
の場合について説明したが、同様の手法により、その他
の任意の縮小率に対応することができる。
の場合について説明したが、同様の手法により、その他
の任意の縮小率に対応することができる。
また、複雑な間引きシーケンスが要求される場合に
は、間引きパターンのシーケンス部分を読み出し専用メ
モリなどの記憶素子などに記憶させておくことにより、
回路構成などの簡略化を図ることができる。
は、間引きパターンのシーケンス部分を読み出し専用メ
モリなどの記憶素子などに記憶させておくことにより、
回路構成などの簡略化を図ることができる。
一方、縮小制御回路200から出力されたデータを一時
的に保持するラインバッファメモリ300の構成の一例を
示すものが第7図である。
的に保持するラインバッファメモリ300の構成の一例を
示すものが第7図である。
本実施例のラインバッファメモリ300は、複数のFIFO
型メモリ305(FIFO1),FIFO型メモリ306(FIFO2)およ
びFIFO型メモリ307(FIFO3)、FIFO型メモリ308(FIFO
4)とを備えている。
型メモリ305(FIFO1),FIFO型メモリ306(FIFO2)およ
びFIFO型メモリ307(FIFO3)、FIFO型メモリ308(FIFO
4)とを備えている。
FIFO1およびFIFO2と、FIFO3およびFIFO4には、それぞ
れセレクタ303およびセレクタ304を介して、リードアド
レスカウンタ301およびライトアドレスカウンタ302が接
続されている。
れセレクタ303およびセレクタ304を介して、リードアド
レスカウンタ301およびライトアドレスカウンタ302が接
続されている。
FIFO1には、表示用ディスプレイ500の上半分のデータ
が、FIFO2には下半分のデータが格納され、同様に、FIF
O3には上半分のデータが、FIFO4には下半分のデータが
格納される。
が、FIFO2には下半分のデータが格納され、同様に、FIF
O3には上半分のデータが、FIFO4には下半分のデータが
格納される。
そして、FIFO1およびFIFO2と、FIFO3およびFIFO4と
は、セレクタ303および304によって、リード状態および
ライト状態を互いに逆にすることにより、表示用ディス
プレイ500における連続した画像の表示が行われるもの
である。
は、セレクタ303および304によって、リード状態および
ライト状態を互いに逆にすることにより、表示用ディス
プレイ500における連続した画像の表示が行われるもの
である。
すなわち、ライト時には、1ライン周期(第4図のク
ロック信号CLK1の1周期)中に上画面のラインデータ
と、下画面のラインデータを、順次FIFO1(または3)
と、FIFO2(または4)に書き込み、リード時には、FIF
O1(または3)と、FIFO2(または4)のラインデータ
を、表示読出回路400が同時に読み出して表示用ディス
プレイ500に出力することにより、画像の表示が行われ
る。
ロック信号CLK1の1周期)中に上画面のラインデータ
と、下画面のラインデータを、順次FIFO1(または3)
と、FIFO2(または4)に書き込み、リード時には、FIF
O1(または3)と、FIFO2(または4)のラインデータ
を、表示読出回路400が同時に読み出して表示用ディス
プレイ500に出力することにより、画像の表示が行われ
る。
このようなラインバッファメモリ300により、たとえ
ば液晶ディスプレイなどからなる本実施例の表示用ディ
スプレイ500のように、同時に2画面分のデータを必要
とする表示装置に対応している。
ば液晶ディスプレイなどからなる本実施例の表示用ディ
スプレイ500のように、同時に2画面分のデータを必要
とする表示装置に対応している。
なお、通常のビデオインターフェイスを持ち、同時に
1画面分のデータしか持つ必要がない場合には前述のよ
うなラインバッファメモリ300は一切不要であり、縮小
制御回路200の出力を表示用ディスプレイ500に与えるだ
けでよい。
1画面分のデータしか持つ必要がない場合には前述のよ
うなラインバッファメモリ300は一切不要であり、縮小
制御回路200の出力を表示用ディスプレイ500に与えるだ
けでよい。
以下、本実施例の画像表示装置の作用の一例について
説明する。
説明する。
まず、ビットマップメモリ100に格納された画像デー
タは、同期信号Sに同期して縮小制御回路200に読み出
され、ラインバッファメモリ300に1ライン毎に書き込
まれる。
タは、同期信号Sに同期して縮小制御回路200に読み出
され、ラインバッファメモリ300に1ライン毎に書き込
まれる。
このとき、縮小制御回路200は、水平方向に対しデー
タを間引いてラインバッファメモリ300にデータを書き
込むとともに、ラインの飛び越し走査を行うことで、垂
直方向に対しデータを間引き、さらに、間引きパターン
を1フレーム単位に切り換えて、ラインバッファメモリ
300のFIFO1(または3)と、FIFO2(または4)に書き
込む。
タを間引いてラインバッファメモリ300にデータを書き
込むとともに、ラインの飛び越し走査を行うことで、垂
直方向に対しデータを間引き、さらに、間引きパターン
を1フレーム単位に切り換えて、ラインバッファメモリ
300のFIFO1(または3)と、FIFO2(または4)に書き
込む。
そして、ラインバッファメモリ300に格納されたデー
タは、この書き込み動作と互いに逆になる読み出し動作
としてFIFO2(または4)と、FIFO1(または3)から表
示読出回路400により、同期信号Sに同期して読み出さ
れて表示用ディスプレイ500に出力され、当該表示用デ
ィスプレイ500に縮小画像が表示される。
タは、この書き込み動作と互いに逆になる読み出し動作
としてFIFO2(または4)と、FIFO1(または3)から表
示読出回路400により、同期信号Sに同期して読み出さ
れて表示用ディスプレイ500に出力され、当該表示用デ
ィスプレイ500に縮小画像が表示される。
この時、前述の縮小制御回路200の機能により、出力
される間引きパターンを切り換えることで、固定的な単
一の間引きパターンの場合には捨てられるビット情報が
何フレームか(間引きパターンの種類による)に1回は
出力される。
される間引きパターンを切り換えることで、固定的な単
一の間引きパターンの場合には捨てられるビット情報が
何フレームか(間引きパターンの種類による)に1回は
出力される。
すなわち、縮小制御回路200において第2図に示され
るように、もとの8ビット(ドット)のデータから相互
に補い合う5ビット(ドット)の間引きパターン1およ
び間引きパターン2を選択すると原画像は5/8に縮小さ
れて表示されることになる。
るように、もとの8ビット(ドット)のデータから相互
に補い合う5ビット(ドット)の間引きパターン1およ
び間引きパターン2を選択すると原画像は5/8に縮小さ
れて表示されることになる。
8個のドットを左から第1ビット、第2ビット・・・
第8ビットと呼ぶことにし、第1ビットのデータに着目
する。たとえば、従来のように間引きパターン1だけを
出力することで縮小を行った場合には、第1ビットのデ
ータは必ず捨てられる。
第8ビットと呼ぶことにし、第1ビットのデータに着目
する。たとえば、従来のように間引きパターン1だけを
出力することで縮小を行った場合には、第1ビットのデ
ータは必ず捨てられる。
このため、出力される画像がジグザグになったり一部
が欠落するなどして画質が劣化し、文字画像の場合など
では判読困難となるなどの問題を生じる。
が欠落するなどして画質が劣化し、文字画像の場合など
では判読困難となるなどの問題を生じる。
一方、本実施例の場合には、第2図に示される間引き
パターン1と間引きパターン2とを、たとえば1フレー
ム毎に交互に出力することにより、第1ビットのデータ
は2回に1回の割合で出力されることになり、当該第1
ビットのデータを救済して有効に利用することができ
る。
パターン1と間引きパターン2とを、たとえば1フレー
ム毎に交互に出力することにより、第1ビットのデータ
は2回に1回の割合で出力されることになり、当該第1
ビットのデータを救済して有効に利用することができ
る。
また、第1ビットのデータが黒画素の場合には、表示
用ディスプレイ500上には、普通の半分の輝度で出力さ
れる。
用ディスプレイ500上には、普通の半分の輝度で出力さ
れる。
これにより、必要以上に黒画素が強調されず、なおか
つ、すべてのドットデータを有効に出力できるようにな
る。特に、階調データを面積変調して(ディザ方式等)
入力されている写真などの画像においては、階調情報自
体も失われないため、単一の間引きパターンだけの出力
の場合に比較して、滑らかな画像が得られる。しかも、
このような効果は、「間引きパターンを切り換える」と
いう簡明な原理に基づいているので、複雑な補間計算な
どを必要とせず、上述のような簡単な回路で実現でき、
ディスプレイ表示のような実時間制御が必須な場合に有
効である。
つ、すべてのドットデータを有効に出力できるようにな
る。特に、階調データを面積変調して(ディザ方式等)
入力されている写真などの画像においては、階調情報自
体も失われないため、単一の間引きパターンだけの出力
の場合に比較して、滑らかな画像が得られる。しかも、
このような効果は、「間引きパターンを切り換える」と
いう簡明な原理に基づいているので、複雑な補間計算な
どを必要とせず、上述のような簡単な回路で実現でき、
ディスプレイ表示のような実時間制御が必須な場合に有
効である。
なお、間引きパターン数と縮小倍率との関係は、最低
必要な間引きパターン数をnとした場合、次の式で求ま
る。
必要な間引きパターン数をnとした場合、次の式で求ま
る。
1/2n-1≦縮小率<1/2n-2 ただし、n:自然数。
また、この場合の縮小率は、単に整数分の1に限ら
ず、上記の5/8倍のような倍率にも容易に適用でき、良
好な縮小画像が得られる。
ず、上記の5/8倍のような倍率にも容易に適用でき、良
好な縮小画像が得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、間引きパターンの種類は3種以上でもよ
い。
い。
また、画像表示装置の各部を構成する回路は、前記実
施例に例示したものに限定されない。
施例に例示したものに限定されない。
本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、以下のとおり
である。
よって得られる効果を簡単に説明すれば、以下のとおり
である。
すなわち、本発明になる画像表示方法によれば、ビッ
トマップ形記憶装置に格納された2値画像の個々のビッ
ト情報とディスプレイにおける表示画像の個々の画素と
を対応付けて表示する画像表示方法であって、前記ビッ
トマップ形記憶装置に格納された原画像のビット情報を
間引くことによって縮小表示する際に、相互に補う形で
成立する2種以上の間引きパターンを抽出し、個々の前
記間引きパターンを、前記ディスプレイにおける表示フ
レーム周期毎に切り換えて出力するので、たとえば、従
来のように原画像を構成するビット情報から単に一種類
の間引きパターンを構成する場合には必ず捨てられるビ
ット情報を救済して出力することができるとともに、出
力頻度は原画像のドットのばらつきに応じて変化する。
トマップ形記憶装置に格納された2値画像の個々のビッ
ト情報とディスプレイにおける表示画像の個々の画素と
を対応付けて表示する画像表示方法であって、前記ビッ
トマップ形記憶装置に格納された原画像のビット情報を
間引くことによって縮小表示する際に、相互に補う形で
成立する2種以上の間引きパターンを抽出し、個々の前
記間引きパターンを、前記ディスプレイにおける表示フ
レーム周期毎に切り換えて出力するので、たとえば、従
来のように原画像を構成するビット情報から単に一種類
の間引きパターンを構成する場合には必ず捨てられるビ
ット情報を救済して出力することができるとともに、出
力頻度は原画像のドットのばらつきに応じて変化する。
このため、縮小表示される文字画像などにおけるパタ
ーンの欠落などが回避されるとともに、擬似ハーフトー
ンを使用している領域などでは、モアレ縞などを生じる
ことなく、原画像のドットのばらつきに比例した輝度の
画像が構成されるので、縮小画像の画質の劣化を防止す
ることができる。
ーンの欠落などが回避されるとともに、擬似ハーフトー
ンを使用している領域などでは、モアレ縞などを生じる
ことなく、原画像のドットのばらつきに比例した輝度の
画像が構成されるので、縮小画像の画質の劣化を防止す
ることができる。
さらに、通常、非整数分の1の倍率を実現する場合、
従来の単純な間引きパターンを用いる方式では、ビット
情報の採取の平等性を確保するなどの目的で複雑な補間
計算を行う回路が必要となるが、本発明の画像表示方法
の場合には単位ビット群(たとえば8ビット)から互い
に補う合う形で数ビットを採取するだけなので、簡単な
回路構成で非整数分の1の変則的な倍率を実現すること
ができる。
従来の単純な間引きパターンを用いる方式では、ビット
情報の採取の平等性を確保するなどの目的で複雑な補間
計算を行う回路が必要となるが、本発明の画像表示方法
の場合には単位ビット群(たとえば8ビット)から互い
に補う合う形で数ビットを採取するだけなので、簡単な
回路構成で非整数分の1の変則的な倍率を実現すること
ができる。
また、本発明になる画像表示装置によれば、2値画像
が格納されるビットマップ形記憶装置と、このビットマ
ップ形記憶装置に保持された個々のビット情報と個々の
画素とを対応付けて表示するディスプレイとからなる画
像表示装置であって、前記ビットマップ形記憶装置に格
納されたビット情報から、相互に補う形で成立する2種
以上の間引きパターンを抽出する第1の手段と、前記デ
ィスプレイの表示フレーム周期毎に、個々の前記間引き
パターンを切り換えて出力する第2の手段とを備えてい
るので、たとえば、従来のように原画像を構成するビッ
ト情報から単に一種類の間引きパターンを構成する場合
には必ず捨てられるビット情報を救済して出力すること
ができるとともに、出力頻度は原画像のドットのばらつ
きに応じて変化する。
が格納されるビットマップ形記憶装置と、このビットマ
ップ形記憶装置に保持された個々のビット情報と個々の
画素とを対応付けて表示するディスプレイとからなる画
像表示装置であって、前記ビットマップ形記憶装置に格
納されたビット情報から、相互に補う形で成立する2種
以上の間引きパターンを抽出する第1の手段と、前記デ
ィスプレイの表示フレーム周期毎に、個々の前記間引き
パターンを切り換えて出力する第2の手段とを備えてい
るので、たとえば、従来のように原画像を構成するビッ
ト情報から単に一種類の間引きパターンを構成する場合
には必ず捨てられるビット情報を救済して出力すること
ができるとともに、出力頻度は原画像のドットのばらつ
きに応じて変化する。
このため、縮小表示される文字画像などにおけるパタ
ーンの欠落などが回避されるとともに、擬似ハーフトー
ンを使用している領域などでは、モアレ縞などを生じる
ことなく、原画像のドットのばらつきに比例した輝度の
画像が構成されるので、縮小画像の画質の劣化を防止す
ることができる。
ーンの欠落などが回避されるとともに、擬似ハーフトー
ンを使用している領域などでは、モアレ縞などを生じる
ことなく、原画像のドットのばらつきに比例した輝度の
画像が構成されるので、縮小画像の画質の劣化を防止す
ることができる。
さらに、通常、非整数分の1の倍率を実現する場合、
従来の単純な間引きパターンを用いる方式では、ビット
情報の採取の平等性を確保するなどの目的で複雑な補間
計算を行う回路が必要となるが、本発明の画像表示装置
の場合には単位ビット群(たとえば8ビット)から互い
に補う合う形で数ビットを採取するだけなので、簡単な
回路構成で非整数分の1の変則的な倍率を実現すること
ができる。
従来の単純な間引きパターンを用いる方式では、ビット
情報の採取の平等性を確保するなどの目的で複雑な補間
計算を行う回路が必要となるが、本発明の画像表示装置
の場合には単位ビット群(たとえば8ビット)から互い
に補う合う形で数ビットを採取するだけなので、簡単な
回路構成で非整数分の1の変則的な倍率を実現すること
ができる。
第1図は、本発明の一実施例である画像表示装置の構成
の一例を示すブロック図、 第2図は、間引きパターンの生成方法の一例を示す説明
図、 第3図は、ビットマップメモリの構成の一例を示す図、 第4図(a)および(b)は、表示用ディスプレイおよ
び制御信号の一例を示す説明図、 第5図は、縮小制御回路の一部の構成の一例を示すブロ
ック図、 第6図(a)および(b)は、縮小制御回路の一部の構
成の一例を示すブロック図およびその作用を説明する説
明図、 第7図は、ラインバッファメモリの構成の一例を示すブ
ロック図である。 1,2……間引きパターン、100……ビットアップメモリ、
200……縮小制御回路、200H……水平方向縮小制御回
路、200V……垂直方向縮小制御回路、201……4進カウ
ンタ、202……デコーダ、203……セレクタ、204〜207…
…AND回路、208〜211……フリップフロップ、212……5
進カウンタ、213……セレクタ、214……フリップフロッ
プ、221……レジスタ、222〜224……インクリメンタ、2
25……セレクタ、226……フリップフロップ、227……カ
ウンタ、228……デコーダ、229,230……OR回路、231…
…セレクタ、232……出力インバータ、300……ラインバ
ッファメモリ、301……リードアドレスカウンタ、302…
…ライトアドレスカウンタ、303,304……セレクタ、305
〜308……FIFO型メモリ、400……表示読出回路、500…
…表示用ディスプレイ、501……画面、CLK0,CLK1,CLK2
……クロック信号、S……同期信号。
の一例を示すブロック図、 第2図は、間引きパターンの生成方法の一例を示す説明
図、 第3図は、ビットマップメモリの構成の一例を示す図、 第4図(a)および(b)は、表示用ディスプレイおよ
び制御信号の一例を示す説明図、 第5図は、縮小制御回路の一部の構成の一例を示すブロ
ック図、 第6図(a)および(b)は、縮小制御回路の一部の構
成の一例を示すブロック図およびその作用を説明する説
明図、 第7図は、ラインバッファメモリの構成の一例を示すブ
ロック図である。 1,2……間引きパターン、100……ビットアップメモリ、
200……縮小制御回路、200H……水平方向縮小制御回
路、200V……垂直方向縮小制御回路、201……4進カウ
ンタ、202……デコーダ、203……セレクタ、204〜207…
…AND回路、208〜211……フリップフロップ、212……5
進カウンタ、213……セレクタ、214……フリップフロッ
プ、221……レジスタ、222〜224……インクリメンタ、2
25……セレクタ、226……フリップフロップ、227……カ
ウンタ、228……デコーダ、229,230……OR回路、231…
…セレクタ、232……出力インバータ、300……ラインバ
ッファメモリ、301……リードアドレスカウンタ、302…
…ライトアドレスカウンタ、303,304……セレクタ、305
〜308……FIFO型メモリ、400……表示読出回路、500…
…表示用ディスプレイ、501……画面、CLK0,CLK1,CLK2
……クロック信号、S……同期信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐伯 久徳 神奈川県横浜市中区尾上町6丁目81番地 日立ソフトウェアエンジニアリング株 式会社内 (72)発明者 森田 敏樹 神奈川県横浜市中区尾上町6丁目81番地 日立ソフトウェアエンジニアリング株 式会社内 (72)発明者 皆本 弘光 神奈川県小田原市国府津2880番地 株式 会社日立製作所小田原工場内
Claims (3)
- 【請求項1】ビットマップ形記憶装置に格納された2値
画像の個々のビット情報とディスプレイにおける表示画
像の個々の画素とを対応付けて表示する画像表示方法で
あって、前記ビットマップ形記憶装置に格納された原画
像のビット情報を間引くことによって縮小表示する際
に、相互に補う形で成立する2種以上の間引きパターン
を抽出し、個々の前記間引きパターンを、前記ディスプ
レイにおける表示フレーム周期毎に切り換えて出力する
ことを特徴とする画像表示方法。 - 【請求項2】2値画像が格納されるビットマップ形記憶
装置と、このビットマップ形記憶装置に保持された個々
のビット情報と個々の画素とを対応付けて表示するディ
スプレイとからなる画像表示装置であって、前記ビット
マップ形記憶装置に格納されたビット情報から、相互に
補う形で成立する2種以上の間引きパターンを抽出する
第1の手段と、前記ディスプレイの表示フレーム周期毎
に、個々の前記間引きパターンを切り換えて出力する第
2の手段とを備えたことを特徴とする画像表示装置。 - 【請求項3】前記ディスプレイが、液晶ディスプレイで
あることを特徴とする請求項2記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2033420A JP2510019B2 (ja) | 1990-02-14 | 1990-02-14 | 画像表示方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2033420A JP2510019B2 (ja) | 1990-02-14 | 1990-02-14 | 画像表示方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03236097A JPH03236097A (ja) | 1991-10-22 |
JP2510019B2 true JP2510019B2 (ja) | 1996-06-26 |
Family
ID=12386079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2033420A Expired - Fee Related JP2510019B2 (ja) | 1990-02-14 | 1990-02-14 | 画像表示方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2510019B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242688A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | フラッシュeepromを用いた記録再生装置 |
US6118429A (en) | 1993-09-30 | 2000-09-12 | Hitachi, Ltd. | Liquid crystal display system capable of reducing and enlarging resolution of input display data |
JP4835872B2 (ja) * | 2007-11-26 | 2011-12-14 | セイコーエプソン株式会社 | 画像処理装置 |
JP5327482B2 (ja) * | 2011-09-29 | 2013-10-30 | セイコーエプソン株式会社 | 画像処理装置及び画像処理方法 |
-
1990
- 1990-02-14 JP JP2033420A patent/JP2510019B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03236097A (ja) | 1991-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0681281B1 (en) | Vertical filtering method for raster scanner display | |
US5481275A (en) | Resolution enhancement for video display using multi-line interpolation | |
US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
JPS587183A (ja) | ビデオ信号変換装置 | |
JP3322613B2 (ja) | 映像信号変換器 | |
JP2837339B2 (ja) | 画像生成方法 | |
US5444497A (en) | Apparatus and method of transferring video data of a moving picture | |
JPH10171440A (ja) | 画像縮小装置およびその制御方法 | |
JP2510019B2 (ja) | 画像表示方法および装置 | |
JP2001509920A (ja) | 補間用のラインバッファを画素のルックアップテーブルとして用いる方法及び装置 | |
JP3178665B2 (ja) | 画像サイズ変換方法とそのための装置 | |
JPH07123335A (ja) | 2画面表示テレビジョン受像機 | |
JP3096562B2 (ja) | 立体画像再生装置 | |
JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
JPH08171364A (ja) | 液晶駆動装置 | |
JPH0571113B2 (ja) | ||
JP3255323B2 (ja) | 画像処理装置 | |
JP2697679B2 (ja) | ディザ画像表示装置 | |
JP3894173B2 (ja) | 映像データ転送を行うコンピュータシステム | |
JPH04204594A (ja) | 高精細表示装置 | |
JPH0683299A (ja) | スキャン変換回路 | |
JPH03161791A (ja) | 表示用メモリ装置 | |
JPS6240584A (ja) | 縮小表示制御装置 | |
JPH06149194A (ja) | 画像表示装置 | |
JPS61169890A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |