JPS6240584A - 縮小表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示すべき情報の欠落を防止し、縮小表示さ
せる画像処理装置に関するものである。

従来の技術 画像等の情報量の大きいデータを、表示できる情報量の
少ない表示装置で表示する場合に、等倍の元データをサ
ンプリングすることにより縮小して表示する。従来、構
成の簡易化のため、縮小の対象となる複数画素の相関を
考慮せず、画素を単純に間引く方法により縮小表示すべ
き画素データを得る手法が用いられている。また、縮小
の際のこのような単純間引き手法による情報の欠落を少
なくするために、縮小の対象となる複数画素の相関を考
慮し演算によって統合化した縮小データを得る方法も提
案されている（例えば、吹抜敬彦ｒＦＡＸ、　　ＯＡの
ための画像の信号処理」、（昭５７．１０．２０）、日
刊工業新聞社、Ｐｓ２）。

発明が解決しようとする問題点 縮小の際に単純に間引〈従来の縮小方法では、構成が簡
易である反面サンプリングによって情報が著しく欠落し
、縮小表示される画像を判読することが困難であった。

一例として第２図に示すような等倍表示すべきデータを
、縦方向、横方向それぞれ％即ち、面積比で％（以後、
縮小比％と呼ぶ）に、太線で囲まれた４画素の内、左上
角の画素をサンプリングし縮小した場合を第３図に示す
。この例から明らかなように、縮小表示の際の単純間引
きによって、情報が著しく欠落し判読が困難となる。

また、縮小の対象となる複数画素の相関を考慮し演算に
よシ縮小データを得る方法では、情報の欠落は少なくす
ることができる反面、構成が複雑になるという問題点が
あった。

本発明は、かかる点に鑑みてなされたもので、簡易な構
成で、情報の欠落を防止した縮小表示を可能にする縮小
表示制御装置を提供することを目的としている。

問題点を解決するための手段 画素（或は白画素）の個数を求め、その個数に応じて階
調レベルに変換し、階調表示が可能な表示装置に出力す
ることにより縮小表示させるものである。

作　　用 本発明では上記の構成により、縮小表示する際に、縮小
により統合化されるすべての画素の情報を保持し、これ
を階調レベルに変換することにより、縮小表示画像全体
としての情報の欠落を防止している。

実施例 第１図は本発明の縮小表示制御装置の一実施例を示すブ
ロック図である。第１図において、１１は画像記憶回路
、１２は黒画素計数回路、１３は階調レベル決定回路、
１４はセレクタ、１５は階調表示が可能な表示装置、１
６はアドレス発生回路、１７は制御回路、１８は縮小状
態設定信号である。

一例として、第２図に示すような画像情報を以後縮小比
％に縮小する場合を考える。この場合、画像情報中の２
×２画素（図中太線で囲まれた４画素）が１画素に統合
化される。まず第１図において、縮小状態設定信号１８
により、縮小比％を制御回路１７に設定する。制御回路
１７は設定された縮小比に基づきアドレス発生回路１６
、計数回路１２、階調レベル決定回路１３、セレクタ１
４にこの状態を設定する。縮小状態ではセレクタ１４は
階調レベル決定回路１３からの出力を選択する。

アドレス発生回路１６により与えられたアドレスに従い
画像記憶回路１１から読み出した統合化すべきデータは
、黒画素計数回路１２にて、その中に含まれる黒画素数
に変換する。この黒画素数に基づき階調レベル決定回路
１３は、黒画素数を階調レベルに変換する。第４図には
、統合化すべき各４画素を黒画素数に変換した状態を、
また、第６図には、これを基に階、調レベルに変換した
状態を示す。セレクタ１４は、この階調レベルに変換し
たデータを選択し、階調表示が可能な表示装置１６に送
る。これによシ、縮小により統合化される各画素の平面
的な情報を１画素の階調方向の情報に変換して保存し、
情報の欠落を防止した縮小表示が行える。

同様にして、一般に縮小比１／ｎに縮小する場合には、
１画素に統合化されるｎＸｎ画素に属す黒画素数を黒画
素計数回路１２で求め、この出力を階調レベル決定回路
１３により１画素のｎ＋１階調に変換し、階調表示が可
能な表示装置１６へ出力することにより、統合化される
各画素の情報を欠落させずに縮小表示することができる
。

また、縮小表示させない場合、即ち縮小北署の場合には
、これを縮小状態設定信号１８から、制御回路１７へ与
え、制御回路１７がアドレス発生回路１６、セレクタ１
４をこの縮小比における動作状態に設定する。これによ
り、画像記憶回路１１から書き込んだ状態における縮小
比で画像情報を読み出し、２僅レベルのデータとして表
示装置１６へ与え、縮小比と状態を表示することができ
る。

本実施例では、縮小表示により１画素に統合化される複
数画素の内の黒画素（或は白画素）の状態を黒画素（或
は白画素）数に変換する状態変換手段として黒画素計数
回路１２を用いたが、統合化される総ての画素をアドレ
スとして入力し、予めこの画素状態に対応する黒画素（
或は白画素）数をメモリ回路（図示せず）にテーブル化
しておき、このメモリ回路を用いて状態変換することも
可能である。

発明の効果 以上述べてきたように、本発明によれば、きわめて簡易
な回路構成により、縮小表示する際においても、情報の
欠落なく表示できる縮小画像データを得ることができ、
実用的にきわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例における縮小表示制御装置の
ブロック図、第２図は等倍表示すべき画像データの一例
を示す図、第３図は第２図た示す画像データをサンプリ
ングによシ縦方向、横方向それぞれＨに縮小した状態を
示す図、第４図は黒画素数に変換した状態を示す図、第
６図は階調レベル変換した状態を示す図である。 １１・・・・・・画像記憶回路、１２・・・・・・黒画
素計数回路、１３・・・・・・階調レベル決定回路、１
４・・・・・・セレクタ、１６・・・・・・階調表示可
能な表示回路、１６・・・・・・アドレス発生回路、１
７・・・・・・制御回路、１８・・・・・・縮小状態設
定信号。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 第３図 第５図 １ｖ′ｍレベル表現 ・　００００

Claims (1)

【特許請求の範囲】
1. ２値画像を記憶しておく画像記憶装置を有し、この画像
   記憶装置の信号をもとに画面に縮小表示を行わせる画像
   処理装置を備え、縮小表示により１画素に統合化される
   複数画素の内の黒画素（或は白画素）の状態を黒画素（
   或は白画素）数に変換する状態変換手段と、前記状態変
   換数手段の出力に基づき統合化された１画素の階調状態
   を決定する階調状態決定手段と、階調表現が可能な出力
   手段とを具備し、縮小表示時に統合化される複数画素の
   状態を階調レベル状態へ変換し縮小表示を行うことを特
   徴とした縮小表示制御装置。