KR100378788B1 - 다중-표준형2화면영상신호처리회로 - Google Patents

다중-표준형2화면영상신호처리회로 Download PDF

Info

Publication number
KR100378788B1
KR100378788B1 KR1019950037593A KR19950037593A KR100378788B1 KR 100378788 B1 KR100378788 B1 KR 100378788B1 KR 1019950037593 A KR1019950037593 A KR 1019950037593A KR 19950037593 A KR19950037593 A KR 19950037593A KR 100378788 B1 KR100378788 B1 KR 100378788B1
Authority
KR
South Korea
Prior art keywords
signal
ntsc
video signal
line
pal
Prior art date
Application number
KR1019950037593A
Other languages
English (en)
Other versions
KR970022140A (ko
Inventor
강경진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019950037593A priority Critical patent/KR100378788B1/ko
Publication of KR970022140A publication Critical patent/KR970022140A/ko
Application granted granted Critical
Publication of KR100378788B1 publication Critical patent/KR100378788B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2231/00—Applications
    • H01H2231/036—Radio; TV

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 텔레비젼수상기에서 다수의 영상입력 중에서 임의의 두가지 영상신호를 선택하여 화나의 화면상에 주화면과 부화면으로 디스플레이하는 기술에 관한 것으로, 일반적인 주,부화면을 위한 프레임비율 변환수단을 이용하는 경우 많은 메모리를 사용하거나, 화질저하와 플리커현상을 감수해야 되는 어려움이 있었는 바, 본 발명은 이를 해결하기 위하여, 입력되는 NTSC방식 또는 PAL방식의 합성영상신호(CV1)를 디코딩하여 라인메모리에 저장한 후 샘플보간기와 필드메모리를 이용하여 NTSC방식의 영상신호로 출력하는 제1영상신호 처리부(310)와, 이와 동일한 기능을 수행하는 제2영상신호 처리부(320)를 구비하고, 또한 상기 제1 영상신호 처리부(310)에서 출력되는 NTSC방식의 영상신호를 PAL방식의 영상신호 변환하는 NTSC/PAL변환기(330)와, 상기 제2영상신호 처리부(320)에서 출력되는 NTSC방식의 영상신호를 PAL방식의 영상신호 변환하는 NTSC/PAL변환기(340)를 포함하여 구성하였다.

Description

다중-표준형 2화면 영상신호 처리회로
본 발명은 텔레비젼수상기에서 다수의 영상입력 중에서 임의의 두가지 영상 신호를 선택하여 화나의 화면상에 주화면과 부화면으로 디스플레이하는 기술에 관한 것으로, 특히 방송방식이 서로 다른 영상신호를 원하는 표준방식으로 일치시켜 동시에 두개의 화면을 디스플레이하는데 적당하도록한 다중-표준형 2화면 영상신호 처리회로에 관한 것이다.
통상적인 프레임 비율 변환 원리도로서 제1도의 (가)와 같이 NTSC방식의 영상신호(60HZ Frame)를 PAL방식의 영상신호(50HZ Frame)나 SECAM방식의 영상신호로 변환하는 것과, 제1도의 (나)와 갈이 PAL방식의 영상신호나 SECAM방식의 영상 신호를 NTSC방식의 영상신호로 변환하는 것을 들 수 있다.
재1도의 (가)에서와 같이 출력되는 프레임수가 입력되는 프레임수보다 적은 경우 f1프레임과 같이 매 6프레임마다 1프레임씩 기록되지 않는 프레임이 발생된다. 이를 연속적인 신호로 출력하기 위해서는 영상데이타의 읽는 속도를 쓰는 속도에 비하여 5/6만큼 늦게 하거나, 동일한 속도로 읽을때에는 데이타의 출력단에 5프레임분량의 버퍼메모리를 마련하여 f1프레임을 기록하지 않은 상태에서 다시 일정한 속도로 읽어내어야 한다.
그러나, 제1도의 (나)에서와 같이 입력되는 프레임수가 출력되는 프레인수보다 적을때에는 a1프레임, b1프레임을 출력하는 동안에 A1프레임이 1프레임만큼 지연되어 보관된 상태를 유지하여야 한다. 그러므로 매 5프레임마다 1프레임의 분량의 버퍼메모리가 필도하게 되고, 이와 같은 경우 읽는 속도는 쓰는 속도에 비하여 6/5만큼 빨라야 한다.
그러나, 이와 같이 일반적인 주,부화면을 위한 프레임비율 변환수단을 이용하는 경우 영상데이타의 읽기와 쓰기 속도를 다르게 하지 않으면 많은 메모리를 사용하여야 하며, 이를 감안하여 클럭속도를 다르게 하는 경우 하드웨어가 복잡하게 구성되는 것을 감수하여야 하는 문재점이 있고, 더구나 클럭속도를 다르게하는 것은 전자와 같이 순차주사신호(Progressive Scan)인 경우에 한정되며, 실제 방송신호는 비월주사신호(Interlace Scan)이므로 전자와 같은 수단을 이용하는 경우 상당한 화질저하와 플리커현상을 감수해야 되는 어려움이 있었다.
따라서, 본 발명의 목적은 다수의 영상입력 중에서 임의의 두가지 영상신호를 선택하여 화나의 화면상에 주화면과 부화면으로 디스플레이함에 있어서, 방송방식이 서로 다른 영상신호를 원하는 표준방식으로 일치시켜 화면에 디스플레이할 수 있도록한 다중-표준형 2화면 영상신호 처리회로를 제공함에 있다.
제3도는 상기의 목적을 달성하기 위한 본 발명 다중-표준형 2화면 영상신호 처리회로에 대한 일실시 예시 블록도로서 이에 도시한 바와 같이, 입력되는 NTSC방식 또는 PAL방식의 합성영상신호(CV1)를 디코딩하여 라인메모리에 저장한 후 샘플보간기와 필드메모리를 이용하여 NTSC방식의 영상신호로 출력하는 제1영상신호 처리부(310)와, 입력되는 NTSC방식 또는 PAL방식의 합성영상신호(CV2)를 대상으로 상기 제1영상신호 처리부(310)와 동일한 기능을 수행하는 제2영상신호 처리부(320)와, 상기 제1영상신호 처리부(310)에서 출력되는 NTSC방식의 영상신호를 PAL방식의 영상신호 변환하는 NTSC/PAL변환기(330)와, 상기 제2영상신호 처리부(320)에서 출력되는 NTSC방식의 영상신호를 PAL방식의 영상신호 변환하는 NTSC/PAL변환기(340)와, 상기 NTSC/PAL변환기(330),(340)에서 각각 출력되는 영상신호를 2개의 화면으로 분할하여 디스플레이하기 위하여 화면비율을 변환하는 2화면용 화면비율 변환부(350)와, 상기 2화면용 화면비율 변환부(350)에서 출력되는 영상신호에서 적,녹,청색용 색신호(R),(G),(B)를 복원해내는 RGB매트릭스(360) 및 그 색신호(R),(G),(B)를 아날로그신호로 변환하는 D/A변환기(370)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제2도, 제4도 내지 제9도를 참조하여 상세히 설명하면 다음과 같다.
본 설명에 앞서 표준변환을 위한 영상신호의 처리 순서를 제2도를 참조하여 설명하면 다음과 같다.
각 변환부에서의 메모리 클럭은 변환비율에 따라서 쓰기의 속도와 읽이의 속도가 달라진다. PAL/SECAM과 NTSC 사이의 표준변환은 여러가지 변환순서가 있으나 제2도는 시간방향으로 데이타의 상관성(Correlation) 및 런렝스가 크기때문에 프레임메모리(201) 및 프레임비율 변환부(202)를 이용하여 시간방향의 프레임비율 변환을 먼저 수행하고, 그 다음 샘플메모리(203) 및 샘플비율변환용 메모리(204)를 이용하여 수평방향의 샘플 비율을 변환하며, 마지막으로 라인메모리(205) 및 라인비율 변환부(206)을 이용하여 수직방향의 라인비율을 변환하게 된다.
그러나, 이와 같은 변환순서는 하드웨어의 구성 편의에 의해 수직,수평시간의 순서를 조합하는데 따라 총 6가지로 발생될 수 있다. 또한, NTSC의 910fh 클럭을 PAL/SECAM의 1135fh의 클럭므로 변환하는 시기는 프레임메모리(201), 샘플메모리(203), 라인메모리(205) 중에서 어느 메모리를 읽을때 적용하느냐에 따라 3가지의 시기로 분류된다.
한편, 제3도를 참조하여 본 발명의 전체적인 동작과정을 설명하면 다음과 같다. 여기서, 제1합성영상신호(CV1)를 처리하는 제1영상신호 처리부(310)와 제2합성영상신호(CV2)를 처리하는 제2영상신호 처리부(320)의 구성 및 동작이 동일하므로 제1영상신호 처리부(310)를 예로하여 설명하고, 또한, NTSC/PAL변환기(330)와 NTSC/PAL변환기(340)의 구성 및 동작이 동일하므로 NTSC/PAL변환기(330)를 예로하여 설명한다.
두개의 화면(이하,"2화면"이라 칭함)을 디스플레이하기 위한 입력신호인 제1 합성영상신호(CV1)는 A/D변환기(311)를 통해 디지탈신호로 변환된 후 NTSC/PAL 검출기(312)를 통해 NTSC/PAL디코더(313)에 입력된다.
참고로, NTSC/PAL 검출기(312) 및 NTSC/PAL디코더(313)는 SECAM인 경우에도 해당되는 회로만 추가하면 같은 방법으로 적용이 가능하며, 아날로그 합성영상신호를 가지고 검출 및 디코딩하는 경우에는 A/D변환기(311)가 NTSC/PAL디코더(313)의 후단에 위치하게 된다.
상기 NTSC/PAL디코더(313)에서 출력되는 휘도신호(Y)는 클럭신호 선택기(SW1)를 통해 입력되는 라이트클럭신호(WCLK)에 의해 하나의 라인메모리(314A)에 저장되고, 그 NTSC/PAL디코더(313)에서 출력되는 색신호(U),(V)는 멀티플렉싱된 후 상기 라이트클럭신호(WCLK)에 의해 다른 라인메모리(314B)에 저장된다. 이후, 상기 라인메모리(314A),(314B)에 각기 저장된 휘도신호(Y) 및 색신호(U),(V)는 PAL클럭발생기(319)에서 출력되는 리드클럭신호(RCLK)에 의해 읽혀진다.
여기서는 NTSC를 PAL신호로 변환하는 것을 예로 들고 있으나 그 반대의 경우에는 라이트클럭신호(WCLK)와 리드클럭신호(RCLK)를 서로 바꾸어주면 된다.
상기 제1합성영상신호(CV1)가 NTSC방식의 영상신호인 경우에는 910fh(14.3MHZ)로 쓰여지고, 1135fh(17.7MHZ)로 읽혀지므로 약 5/4만큼의 많은 데이타를 생성하여야 한다. 이를 감안하여 상기 샘플보간기(315)에서는 908개의 데이타를 5/4비율로 보간(Interpolation)하여 1135개로 만들고, 입력부에서 남는 2개의 데이타는 매 필드마다 리세트하여 시간차를 없애면 된다.
이후, 필드메모리(316A), (316B) 및 NTSC/PAL(SECAM)변환기 (330), (340)에서는 NTSC의 라인수와 필드수를 변화시켜주는 역활을 하는데 그 방법으로는 크게 2가지로 나눌 수 있다.
즉, 제4도와 같이 필드수만 변화시켜 제8도의 (가)와 같이 시청할 수 있도록하는 것이고, 다른 하나는 제5도와 같이 필드수와 라인수를 동시에 변화시켜 제8 도의 (나)와 같이 시청할수 있도록 하는 것이다.
통상적으로 비월주사신호는 제1도의 홀수(Odd)필드와 짝수(Even)필드에 대해서 각각 별도로 적용하여 프레임변환을 하여야 하므로 두개의 필드메모리를 사용하게 되는데, 2필드간의 데이타를 보간하는 것은 움직임이 빠른 동영상에서는 상당한 화질손상을 가져올 수 있다.
이를 감안하여 본 발명에서는 화질저하를 방지하고 하나의 필드메모리만을 이용하여 비표준신호를 표준신호로 변환하는 원리를 제안하였는데, 제4도 및 제5도는 그 원리 설명도로서, 제4도는 필드번환 즉, 60HZ 필드에서 50HZ필드로 변환하는 원리를 보인 것이고, 제5도는 라인변환 즉, 5라인을 6라인으로 변환하는 원리를 보인 것이다.
또한, 제4도 및 제5도와 같은 원리를 이용한 표준변환기 즉, 제3도에서 NTSC/PAL변환기(330)의 구현예를 제6도 및 제7도에서 보여주고 있다. 참고로, 50HZ필드에서 60HZ필드로 변환할때에도 마찬가지로 보간계수만 바꿔주면 적용이 가능하다.
제6도에서 보면, 필드메모리의 읽기 클럭속도가 쓰기 클럭속도의 5/6가 되어야 한다. 예를 들어 쓰기 속도가 제3도의 라인메모리(314A,314B), (324A,314B)의 읽기속도와 같은 17.7MHZ라면 읽기속도는 17.7 × 5/6 = 14.75MHZ가 되어야 필드수를 5/6만큼 줄일 수 있기 때문이다. 따라서, 17.7MHZ를 5/6분배기(603)를 통해 14.75MHZ를 얻어 이를 라인메모리(601),(602)의 라이트클럭신호(WCLK) 및 리드크럭신호(RCLK)로 공급하게 된다.
제4도에서의 특징은 출력필드를 odd필드와 even필드로 구분하여 변환하고자하는 필드를 구하는 것이다. 하나의 필드메모리를 사용하는 상태에서 odd를 구할 때에는 Aodd와 Aeven을 사용하여 보간하고, aeven을 구할때는 Aeven과 Bodd를 사용하여 보간한다.
또한, Codd와 Ceven사이에서는 생략되는 필드가 발생되는데, 이것은 출력 필드의 지연을 의미하는 것이 아니고, 출력속도가 입력속도보다 5/6만큼 느린상태이므로 자연적으로 건너뛸수밖에 없게 됨을 의미한다.
한편, Ceven을 구할때는 Dodd와 Deven을 사용하여 계수가 Dodd에만 "1"이 주어지므로 Dodd테이타를 그대로 가져와서는 안되며, D1과 D2데이타를 가지고 Dx데이타를 구하든지 C3데이타를 Dx로 사용해야 된다.
이를 위해서는 C3와 D1과의 차이의 미분치와 D1과 D2와의 차이를 비교하여 움직임이 작은 방향으로 Dx를 구한다. 다른 "X"로 표시한 부분의 데이타도 이와 마찬가지로 구하면 된다.
이렇게 하여 보간데이타(X)가 생성되면 이와 이전 또는 이후 필드의 해당 라인에 있는 데이타와 1∼0까지의 보간계수를 각각 곱하여 얻어진 데이타를 더하면최종 표준변환된 영상데이타가 얻어진다.
결국, 제4도와 같은 필드변환 원리를 적용하는 경우, 필드메모리의 리드클럭 신호를 별도로 구해야 되므로 하드웨어의 구성이 복잡해지는 반면, 제8도의 (가)와 같이 디스플레이할때 변환된 NTSC신호는 수직방향의 열화가 거의 없다. 그러나 원신호의 종횡비가 수직으로 5/6만큼 축소된 상태이므로 수평방향으로 5/6만큼 압축하기 위하여 별도의 5/6압축기를 추가하여야 한다.
제5도를 구현함에 있어서, 하드웨어의 구성을 간단하게 하기 위하여 필드메모리의 입력과 출력의 클럭속도를 같게 하고, 필드비율과 라인비율을 동시에 변화시키기 위하여 라인보간을 5:6으로 하게 된다.
따라서, 라인메모리(314A,314B),(324A,324B)에 공급되는 17.7MHZ의 리드클럭신호(RCLK)를 필드메모리(316A,316B),(326A,326B)의 입출력 클럭(NTSC를 PAL/SECAM으로 변환시)으로 계속 사용한다. 다만, 필드메모리(316A),(316B)에 쓸때의 라인수는 525라인이 아닌 521라인으로 해야 한다. 그 이유는 625 × 25HZ = X × 30HZ에서 X = 520.83이 되어 필드메모리(316A), (316B)의 쓰기와 읽기의 속도가 일치하게 되기 때문이며, X ≒ 521로 두고, 매 12필드마다 필드메모리(316A), (316B)의 라이트,리드어드레스를 리세트시키면 소수점에 대한 에러는 사라진다.
결국, 제5도와 같은 라인비율 변환원리를 적용하는 경우, 필드메모리의 라이트클럭신호와 리드클럭신호를 같이 사용하게 되므로 하드웨어의 구성이 간단해지는 반면 수직방향으로의 화질열화가 약간 발생된다. 그러나, 종횡비가 그대로 변환되므로 기존의 화면비율 변환기를 이용하여 종횡비를 4:3에 맞게 조정할 수 있다.
제7도는 제5도의 원리를 이용하여 구현할 표준변환기의 내부구성을 보인 것으로, 전체적인 구성은 제6도와 유사하며, 특히 움직임검출부(707) 및 라인보간치 발생부(708)는 제6도에서의 움직임검출부(606) 및 라인보간치 발생부(605)와 동일한 것이다. 단, 계수 k의 변화는 1,1/6,2/6,3/6, 4/6,5/6와 같이 쉬는 라인이 없이 매라인마다 변화되며 12필드마다 필드메모리의 라이트, 리드어드레스가 리세트되는 것이 특징이다.
또한, 필드메모리(316A),(316B)에서 출력되는 5라인을 받아서 6라인을 만들게 되므로 그 필드메모리(316A),(316B)에서 첫번째 라인(A1)이 출력된 후 두번째 라인(B1)은 2번 읽혀지도록 1라인 구간동안 필드메모리(316A), (316B)의 리드 인에이블이 디스에이블되어 있어야 한다.
이를 위하여 수평동기를 카운트하여 매 5라인마다 1라인씩 리드인에이블을 디스에이블시키고, 마찬가지로 라인메모리(702)의 라인트 인에이블도 디스에이블시킨다.
한편, 6∼10번째 필드를 출력하는 동안은 필드메모리(316A),(316B)의 입력이 1필드 사라진 상태이므로 그 필드메모리(316A),(316B)의 출력은 짝수필드로 홀수 필드를 만들고, 홀수필드로 짝수필드를 만들어야 한다. 따라서, 보간데이타(X)를 가지고 보간계수를 적용하여 최종 표준변환된 출력을 얻게 된다.
즉, 매 출력 5필드(입력 6필드)마다 보간 라인을 선택하는 것이 제7도의 보간라인 선택신호(ILS)이다.
제9도는 제5도에서 계수를 변환하는 경우 즉, 라인위치는 그대로 두고 갯수만 변환하는 원리를 보인 것므로 이를 설명하면 다음과 같다.
6∼10필드가 출력되는 동안에는 짝수필드를 가지고 홀수필드를 만들거나 홀수필드를 가지고 짝수필드를 만들어야 하는 제한이 있므므로 이를 감안하여 보간 계수를 조절하게 된다. 이때는 보간데이타(X)를 만들 필요가 없으므로 움직임 검출부는 필요없으며 다만 k의 계수를 k = 3/6,4/6,5/6/ ,1,1/6,2/6,3/6, ····과 같이 조절하며 필드메모리의 읽기 디스에이블구간도 k값의 변화에 맞춰 D1을 읽고 난 후의 1라인 구간으로 조절하면 된다.
그러나, 1∼5필드가 출력되는 동안에는 제5도의 (가)와 동일하게 처리하면된다.
이상에서 상세히 설명한 바와 같이 본 발명은 다수의 영상입력 중에서 임의의 두가지 영상신호를 선택하여 화나의 화면상에 주화면과 부화면으로 디스플레이함에 있어서, 보다 간단한 구성의 회로로 그다지 화질을 열화시키지 않으면서 방송방식이 서로 다른 영상신호를 원하는 표준방식으로 일치시켜 화면에 디스플레이할 수 있는 효과가 있다.
제1도는 일반적인 영상처리기에서의 프래임 비율 변환 원리도를 보인 것으로,
(가)는 60HZ Frame을 50HZ Frame으로 변환하는 원리도.
(나)는 50HZ Frame을 60HZ Frame으로 변환하는 원리도.
제2도는 영상신호의 표준변환의 처리순서를 보인 블록도.
제3도는 본 발명 다중-표준형 2화면 영상신호 처리회로에 대한 전체 블록도.
제4도는 본 발명에 의한 필드비율 변환 원리도.
제5도는 본 발행에 의해 5라인을 6라인으로 변환 원리를 보인것으로,
(가)는 1∼5필드 출력시 5라인에서 6라인으로 변환하는 원리도.
(나)는 6∼10필드 출력시 5라인에서 6라인므로 변환하는 원리도.
제6도는 제4도의 표준변환 원리가 적용된 제3도에서의 NTSC/PAL 변환기의 일실시예시 블록도.
제7도는 제5도의 표준변환 원리가 적용된 제3도에서의 NTSC/PAL변환기의 일실시예시 블록도.
제8도의 (가)는 제6도에 의한 2화면 구성도.
(나)는 제7도에 의한 2화면 구성도.
제9도는 제5도에서 계수를 변환하는 경우의 라인비율 변환 원리도.
*** 도면의 주요부분에 대한 부호의 설명 ***
310 : 제1영상신호 처리부 320 : 제2영상신호 처리부
330 : NTSC/PAL변환기 340 : NTSC/PAL변환기
350 ; 2화면용 화면비율변환부 360 : RGB매트릭스
370 : D/A변환기

Claims (4)

  1. 입력되는 NTSC방식 또는 PAL방식의 합성영상신호(CV1)를 디코딩하여 라인메모리에 저장한 후 샘플보간기와 필드메모리를 이용하여 NTSC방식의 영상신호로 출력하는 제1영상신호 처리부(310)와, 입력되는 NTSC방식 또는 PAL방식의 합성영상신호(CV2)를 대상으로 상기 제1영상신호 처리부(310)와 동일한 기능을 수행하는 제2영산신호 처리부(320)와, 상기 제1영상신호 처리부(310)에서 출력되는 NTSC방식의 영상신호를 PAL방식의 영상신호 변환하는 NTSC/PAL변환기(330)와, 상기 제2영상신호 처리부(320)에서 출력되는 NTSC방식의 영상신호를 PAL방식의 영상신호 변환하는 NTSC/PAL변환기(340)와, 상기 NTSC/PAL변환기(330),(340)에서 각각 출력되는 영상신호를 2개의 화면으로 분할하여 디스플레이하기 위하여 화면 비율을 변환하는 2화면용 화면비율 변환부(350)를 포함하여 구성한 것을 특징으로 하는 다중-표준형 2화면 영상신호 처리회로.
  2. 제1항에 있어서, 제1영상신호 처리부(310)는 입력되는 NTSC방식 또는 PAL방식의 합성영상신호(CV1)를 디지탈신호로 변환하는 A/D변환기(311)와, NTSC/PAL검출기(312)로 부터 입력되는 검출신호에 따라 상기 A/D변환된 합성영상신호를 해당 방송방식에 적당하도록 디코딩하는 NTSC/PAL디코더(313)와, 상기 NTSC/PAL디코더(313)에 의해 디코딩된 휘도신호(Y)와 색신호(U,V)를 라인단위로 각각 저장하는 라인메모리(314A),(314B)와, 상기 라인메모리(314A),(314B)에서 각기 출력되는 영상신호를 해당 방식에 부합되도록 샘플을 보간하는 샘플보간기(315)와, 상기 샘플보간기(315)에서 출력되는 영상신호를 NTSC방식으로 변환하기 위하여 라인수나 변화시키기 위한 필드메모리(316A),(316B)와, 상기 A/D변환기(311)의 출력 영상신호를 공급받아 동기신호를 분리해 내는 동기분리기(317)와, 상기 A/D변환기(311)의 출력 영상신호를 공급받아 NTSC,PAL용 클럭신호를 각각 발생하는 NTSC클럭발생기(318) 및 PAL클럭발생기(319)와, 상기 NTSC/PAL검출기(312)의 제어를 받아 상기 NTSC클럭발생기(318) 및 PAL클럭발생기(319)의 출력신호를 선택하여 상기 NTSC/PAL디코더(313) 및 라인메모리(314A,314B)의 라이트클럭신호(WCLK)로 공급하는 클럭신호 선택기(SW1)로 구성한 것을 특징으로 하는 다중-표준형 2화면 영상신호 처리회로.
  3. 제1항에 있어서, NTSC/PAL변환기(330)는 필드메모리의 입력신호를 라인단위로 저장하는 라인메모리(601)와, 필드메모리의 출력신호를 라인단위로 저장하는 라인메모리(602)와, 17.7MHZ를 5/6로 분배하여 얻은 14.75HZ의 신호를 상기 라인메모리(601),(602)의 라이트클럭신호(WCLK) 및 리드클럭신호(RCLK)로 공급하는 5/6분배기(603)와, 상기 라인메모리(601)의 입출력신호의 차를 구하는 감산기(604)와, 상기 라인메모리(603)의 입출력신호를 공급받아 라인보간치를 발생하는 라인보간치 발생부(605)와, 상기 필드메모리의 입출력신호를 공급받아 움직임정도를 검출하는 움직임검출부(606)와, 상기 라인보간치 발생부(605) 및 움직임검출부(606)의 출력신호를 근거로 하여 상기 필드메모리의 입력신호를 대상으로 보간데이타를 선택하는 보간데이타 선택부(607)와, 상기 보간데이타 선택부(607)의 출력신호와 필드메모리의 입력신호를 대상으로 움직임계수를 적용하여 표준신호를 발생하는 증폭기(608),(609) 및 합산기(610)로 구성한 것을 특징으로 하는 다중-표준형 2화면 영상신호 처리회로.
  4. 제1항에 있어서, NTSC/PAL변환기(330)는 필드메모리의 입력신호를 라인단위로 저장하는 라인메모리(701)와, 필드메모리의 출력신호를 라인단위로 저장하는 라인메모리(702)와, 입력 수직동기신호(Vsync)를 근거로 6번째 필드를 카운트하여 보간라인선택신호(ILS)를 발생하는 6필드카운터(703)와, 입력 수평동기신호(Hsync)를 근거로 5번째 라인을 카운트하는 5라인카운터(704) 및 이의 출력신호를 반전시켜 상기 라인메모리(702)의 라이트인에이블신호(WE)로 공급하는 인버터(706)와, 상기 라인메모리(701),(702)와 입출력신호를 공급받아 움직임을 검출하는 움직임 검출부(707)와, 상기 라인메모리(702)의 입출력신호를 공급받아 라인 보간치를 구하는 라인보간치 발생부(708)와, 상기 움직임 검출부(707) 및 라인보간치 발생부(708)의 출력신호를 근거로 하여 상기 필드메모리의 입력신호를 대강으로 보간데이타를 발생하는 보간데이타 발생부(709)와, 상기 보간라인선택신호(ILS)의 제어에 따라 상기 라인메모리(702)의 출력신호나 보간데이타 발생부(709)의 출력신호를 선택적으로 받아들이는 선택기(710)와, 선택기(710)의 출력 신호와 필드메모리의 출력신호를 대상으로 움직임계수를 적용하여 표준신호를 발생하는 증폭기(711),(712) 및 합산기(713)로 구성한 것을 특징으로 하는 다중-표준형 2화면 영상신호 처리회로.
KR1019950037593A 1995-10-27 1995-10-27 다중-표준형2화면영상신호처리회로 KR100378788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037593A KR100378788B1 (ko) 1995-10-27 1995-10-27 다중-표준형2화면영상신호처리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037593A KR100378788B1 (ko) 1995-10-27 1995-10-27 다중-표준형2화면영상신호처리회로

Publications (2)

Publication Number Publication Date
KR970022140A KR970022140A (ko) 1997-05-28
KR100378788B1 true KR100378788B1 (ko) 2003-06-11

Family

ID=37417047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037593A KR100378788B1 (ko) 1995-10-27 1995-10-27 다중-표준형2화면영상신호처리회로

Country Status (1)

Country Link
KR (1) KR100378788B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805409B1 (ko) 2006-06-09 2008-02-20 엘지전자 주식회사 영상표시기기 및 영상표시기기의 주파수 설정방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073237A (ko) * 2012-12-06 2014-06-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910013462U (ko) * 1989-12-13 1991-07-30 주식회사 Lg 방송방식의 혼용사용이 가능한 피아이피 시스템
KR930009442A (ko) * 1991-10-15 1993-05-22 강진구 Ntsc 영상신호의 가상 pal 변환회로
KR940005135A (ko) * 1992-08-26 1994-03-16 세끼모또 다다히로 발진 회로와 그 회로를 이용한 픽쳐-인-픽쳐 시스템
JPH0686188A (ja) * 1992-09-07 1994-03-25 Toshiba Corp 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910013462U (ko) * 1989-12-13 1991-07-30 주식회사 Lg 방송방식의 혼용사용이 가능한 피아이피 시스템
KR930009442A (ko) * 1991-10-15 1993-05-22 강진구 Ntsc 영상신호의 가상 pal 변환회로
KR940005135A (ko) * 1992-08-26 1994-03-16 세끼모또 다다히로 발진 회로와 그 회로를 이용한 픽쳐-인-픽쳐 시스템
JPH0686188A (ja) * 1992-09-07 1994-03-25 Toshiba Corp 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805409B1 (ko) 2006-06-09 2008-02-20 엘지전자 주식회사 영상표시기기 및 영상표시기기의 주파수 설정방법

Also Published As

Publication number Publication date
KR970022140A (ko) 1997-05-28

Similar Documents

Publication Publication Date Title
JP5008826B2 (ja) 高精細度デインタレース／フレーム倍増回路およびその方法
JP5582429B2 (ja) デコーダおよび方法
US8754991B2 (en) Shared memory multi video channel display apparatus and methods
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
US6577348B1 (en) Apparatus and method for digitizing an analog video signal
EP2326082A2 (en) Shared memory multi video channel display apparatus and methods
JP5217037B2 (ja) 共有メモリマルチビデオチャネルディスプレイ装置および方法
JP3322613B2 (ja) 映像信号変換器
KR100332329B1 (ko) 영상신호변환장치
US6417887B1 (en) Image display processing apparatus and method for converting an image signal from an interlaced system to a progressive system
KR100272447B1 (ko) 멀티화면 분할기
KR100378788B1 (ko) 다중-표준형2화면영상신호처리회로
KR20010034918A (ko) 화상 변환 장치 및 방법
KR100300948B1 (ko) 영상색차신호의포맷변환장치
KR100348444B1 (ko) 텔레비젼의 표준신호 변환장치
JPH0515349B2 (ko)
JPS61208981A (ja) ２画面表示機能付高画質テレビジヨン受信機
KR100280848B1 (ko) 비디오 주사방식 변환회로
JP3388974B2 (ja) 圧縮伸長可変回路
KR0148187B1 (ko) 더블스크린 및 픽쳐인픽쳐기능 겸용회로
WO2001028245A1 (en) Method and system for eliminating edge effects at the end of lines in video signals
JP2000341583A (ja) 映像信号処理装置
JPH05130643A (ja) 走査変換装置
JPH07274128A (ja) テレビジョン信号処理及び表示装置
JPH0260374A (ja) テレビジョン受像機

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee