JPH0686188A

JPH0686188A - 表示装置

Info

Publication number: JPH0686188A
Application number: JP4238250A
Authority: JP
Inventors: Akira Matsushita; 明松下; Hiroyuki Iga; 弘幸伊賀; Masahiro Yamada; 雅弘山田; Kiyoshi Hoshino; 潔星野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-09-07
Filing date: 1992-09-07
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】この発明は、各種方式のテレビジョン信号をそ
れぞれ処理し、同期周波数やアスペクト比の異なる多種
類のディスプレイ部での表示を可能とし得る表示装置を
提供することを目的としている。【構成】入力されたテレビジョン信号をそのアスペクト
比を損なうことなく種々のディスプレイに画像表示させ
るために、テレビジョン信号の同期周波数及びアスペク
ト比とディスプレイの同期周波数及びアスペクト比とに
基づいて、テレビジョン信号の水平及び垂直方向の間引
き率及び補間率を算出し、この算出された間引き率及び
補間率に基づいてテレビジョン信号に間引き処理及び補
間処理を施すとともに、テレビジョン信号をディスプレ
イの同期周波数に対応させるように時間軸変換するよう
にしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばＣＲＴ（カソ
ード・レィ・チューブ）や液晶プロジェクタ等のディス
プレイに、テレビジョン信号を出力して表示させるため
の表示装置に係り、特にＮＴＳＣ信号や高品位テレビジ
ョン信号等のように、周波数やアスペクト比の異なる複
数種類の信号を表示できるようにしたものに関する。

【０００２】

【従来の技術】周知のように、近年のテレビジョン放送
にあっては、通常のＮＴＳＣ信号の他にＥＤＴＶ信号や
ＭＵＳＥ信号等の複数のテレビジョン信号が混在して放
送されている。そして、現在では、このような複数のテ
レビジョン信号を全て受信することができるテレビジョ
ン受信機として、例えば“National Technical ReportV
ol.37 No.5 Oct.1991”に掲載された「３６型ハイビジ
ョン受信機ＴＨ−３６ＨＤ１」が出現している。このテ
レビジョン受信機は、現行ＮＴＳＣ方式のＢＳ／ＵＨＦ
／ＶＨＦ／ＣＡＴＶ放送の受信に加えて、ＭＵＳＥ方式
のハイビジョン放送の受信が可能となっている。

【０００３】図２４は、この種の従来のテレビジョン受
信機の構成を示している。まず、ＵＨＦ／ＶＨＦ／ＣＡ
ＴＶ放送の各テレビジョン信号は、アンテナ１１にて受
信され、システムコントローラ１２で制御されるチュー
ナ１３により選局されてベースバンド信号に変換された
後、スイッチ回路１４の一方の入力端に供給される。こ
のチューナ１３は、通常のＮＴＳＣ信号とＥＤＴＶ信号
とを受信して処理する機能を有している。

【０００４】また、ＢＳ放送のテレビジョン信号は、ア
ンテナ１５にて受信され、システムコントローラ１２で
制御されるチューナ１６により選局されてベースバンド
信号に変換された後、スイッチ回路１４の他方の入力端
に供給される。このチューナ１６は、通常のＮＴＳＣ信
号やＥＤＴＶ信号の他に、ハイビジョン放送のＭＵＳＥ
信号も受信して処理する機能を有している。

【０００５】そして、上記スイッチ回路１４は、システ
ムコントローラ１２の制御により、チューナ１３，１６
から出力される各ベースバンド信号を、ＮＴＳＣデコー
ダ１７とＭＵＳＥデコーダ１８とに振り分けて供給する
ように動作される。このうちＮＴＳＣデコーダ１７は、
入力されたベースバンド信号をＲ（赤），Ｇ（緑），Ｂ
（青）の各色信号に変換し、走査線変換回路１９に出力
する。

【０００６】この走査線変換回路１９は、ＮＴＳＣ信号
のインターレースされた５２５本の水平走査線を５２５
本のノンインターレースに変換（倍速変換）し、時間圧
縮回路２０に出力している。この時間圧縮回路２０は、
各色信号Ｒ，Ｇ，Ｂを水平方向に３／４に圧縮して１
６：９のワイド画面に表示したとき、正しい縦横比でＣ
ＲＴに表示するための処理を行なっている。そして、こ
の時間圧縮された各色信号Ｒ，Ｇ，Ｂは、スイッチ回路
２１の一方の入力端に供給される。

【０００７】また、上記ＭＵＳＥデコーダ１８は、８．
１ＭＨｚに帯域圧縮されたＭＵＳＥ信号をデコード処理
してＲ，Ｇ，Ｂの各色信号に変換し、スイッチ回路２１
の他方の入力端に出力している。さらに、上記ＮＴＳＣ
デコーダ１７及びＭＵＳＥデコーダ１８は、入力された
ベースバンド信号からそれぞれ水平同期信号Ｈ及び垂直
同期信号Ｖを取り出し、スイッチ回路２２の一方及び他
方の入力端に出力している。

【０００８】そして、このスイッチ回路２１は、システ
ムコントローラ１２の制御により、ＮＴＳＣ信号をデコ
ード処理した色信号Ｒ，Ｇ，Ｂと、ＭＵＳＥ信号をデコ
ード処理した色信号Ｒ，Ｇ，Ｂとを選択的に切り替え
て、ＣＲＴ２３に導出する。また、スイッチ回路２２
も、システムコントローラ１２の制御により、スイッチ
回路２１に同期して切り替え動作が行なわれ、ＣＲＴ２
３に導出された色信号Ｒ，Ｇ，Ｂに対応する水平同期信
号Ｈ及び垂直同期信号Ｖを偏向回路２４に導出するよう
に切り替えられる。

【０００９】この偏向回路２４は、システムコントロー
ラ１２によって制御され、ＣＲＴ２３にＮＴＳＣ信号を
表示するときは、水平周波数３１．５ｋＨｚ、垂直周波
数５９．９４Ｈｚで動作する。ＮＴＳＣの水平周波数は
１５．７５ｋＨｚであるが、走査線変換回路１９で倍速
変換されているため、それに合わせて水平同期信号Ｈの
周波数も倍の３１．５ｋＨｚとしている。また、偏向回
路２４は、ＣＲＴ２３にＭＵＳＥ信号を表示するとき
は、水平周波数３３．７５ｋＨｚ、垂直周波数６０Ｈｚ
で動作する。

【００１０】なお、上記システムコントローラ１２は、
リモートコントロール受信部２５が受けたリモートコン
トロール操作部２６からの操作指令に基づいて、例えば
一連の選局動作を制御するように動作される。

【００１１】しかしながら、上記のような従来のテレビ
ジョン受信機では、受信したテレビジョン信号が最初に
入力されるチューナ１３，１６から画面表示を行なうＣ
ＲＴ２３までが一体の構成となっていて、偏向回路２４
が２種類の同期信号で動作するように構成されている。
すなわち、受信したテレビジョン信号を処理する信号処
理部と、この信号処理部で処理された信号を画面表示す
るディスプレイ部とが、完全に１：１に対応するよう
に、つまり、信号処理部がある定まった同期周波数及び
アスペクト比を有するディスプレイ部にのみ対応するよ
うに設計された構成となっている。

【００１２】一般に、ディスプレイを動作させるための
水平同期周波数は、パーソナル・コンピュータやワーク
・ステーション用を含めると、上述した２種類の周波数
だけでなく多種類に渡り、例えばグラフィック・ディス
プレイ用として１００ｋＨｚを越えるものもある。ま
た、従来では、受信したテレビジョン信号を決まったＣ
ＲＴに表示させることだけを考えて設計すれば良かった
が、近時では、テレビジョン信号の映像をパーソナル・
コンピュータ等のディスプレイに表示する、いわゆるマ
ルチメディア処理としての利用が行なわれてきている。

【００１３】さらに、近年では、液晶を利用した液晶プ
ロジェクタが商品化されており、そのアスペクト比は現
行の４：３や１６：９だけでなく、大画面高精細化にと
もなって映画スクリーンなみのアスペクト比を持ったも
のも実用化されることが予測される。一方、テレビジョ
ン信号の種類としては、ＮＴＳＣやＭＵＳＥ信号などに
見られるように、同期周波数やアスペクト比の異なる信
号が、マルチメディア化とともに今後ますます増加する
ことが予測される。

【００１４】このような状況下において、今後のテレビ
ジョン受信機としては、信号処理部とディスプレイ部と
を分離し、信号処理部は、同期周波数やアスペクト比の
異なる多種類のディスプレイ部に対応し得るものが望ま
れる傾向にある。

【００１５】

【発明が解決しようとする課題】以上のように、従来の
テレビジョン受信機では、受信したテレビジョン信号を
処理する信号処理部が、定まった同期周波数及びアスペ
クト比を有するディスプレイ部にのみ対応するように設
計されているため、同期周波数やアスペクト比の異なる
多種類のディスプレイ部に対応させることができないと
いう問題を有している。

【００１６】そこで、この発明は上記事情を考慮してな
されたもので、各種方式のテレビジョン信号をそれぞれ
処理し、同期周波数やアスペクト比の異なる多種類のデ
ィスプレイ部での表示を可能とし得る極めて良好な表示
装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】この発明に係る表示装置
は、入力されたテレビジョン信号の同期周波数及びアス
ペクト比を判別する判別手段と、テレビジョン信号を画
像表示させるためのディスプレイの同期周波数及びアス
ペクト比を取り込む入力手段と、テレビジョン信号をそ
のアスペクト比を損なうことなくディスプレイに画像表
示させるために、判別手段の判別結果及び前記入力手段
で取り込んだデータに基づいて、テレビジョン信号の水
平及び垂直方向の間引き率及び補間率を算出し、該テレ
ビジョン信号に間引き処理及び補間処理を施すととも
に、テレビジョン信号をディスプレイの同期周波数に対
応させるように時間軸変換する制御手段とを備えるよう
にしたものである。

【００１８】

【作用】上記のような構成によれば、入力されたテレビ
ジョン信号の方式を判別し、ディスプレイの同期周波数
及びアスペクト比に対応した形に信号処理を施すように
したので、各種方式のテレビジョン信号をそのアスペク
ト比を損なうことなく、同期周波数やアスペクト比の異
なる多種類のディスプレイ部で表示させることが可能と
なる。

【００１９】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、ＵＨＦ／ＶＨＦ
／ＣＡＴＶ放送の各テレビジョン信号は、アンテナ２７
にて受信され、チューナ２８により選局されてベースバ
ンド信号に変換された後、スイッチ回路２９の一方の入
力端に供給される。このチューナ２８は、システムコン
トローラ３０内のＣＰＵ（中央演算処理装置）３０ａか
ら出力される制御信号が、データバス３１及びＩ／Ｏ
（入出力）制御回路３２を介して供給されることにより
制御される。なお、このチューナ２８は、通常のＮＴＳ
Ｃ信号とＥＤＴＶ信号とを受信して処理する機能を有し
ている。

【００２０】また、ＢＳ放送のテレビジョン信号は、ア
ンテナ３３にて受信され、チューナ３４により選局され
てベースバンド信号に変換された後、スイッチ回路２９
の他方の入力端に供給される。このチューナ３４も、シ
ステムコントローラ３０内のＣＰＵ３０ａから出力され
る制御信号が、データバス３１及びＩ／Ｏ制御回路３２
を介して供給されることにより制御される。なお、この
チューナ３４は、通常のＮＴＳＣ信号やＥＤＴＶ信号の
他に、ハイビジョン放送のＭＵＳＥ信号も受信して処理
する機能を有している。

【００２１】そして、上記スイッチ回路２９は、チュー
ナ２８，３４から出力される各ベースバンド信号を、Ｎ
ＴＳＣデコーダ３５とＭＵＳＥデコーダ３６とに振り分
けて供給するように動作される。このスイッチ回路２９
の動作は、システムコントローラ３０内のＣＰＵ３０ａ
から出力される制御信号が、データバス３１及びＩ／Ｏ
制御回路３７を介して供給されることにより制御され
る。このうちＮＴＳＣデコーダ３５は、入力されたベー
スバンド信号をＲ，Ｇ，Ｂの各色信号に変換し、スイッ
チ回路３８の一方の入力端に供給している。

【００２２】また、上記ＭＵＳＥデコーダ３６は、８．
１ＭＨｚに帯域圧縮されたＭＵＳＥ信号をデコード処理
してＲ，Ｇ，Ｂの各色信号に変換し、スイッチ回路３８
の他方の入力端に出力している。さらに、上記ＮＴＳＣ
デコーダ３５及びＭＵＳＥデコーダ３６は、入力された
ベースバンド信号からそれぞれ水平同期信号Ｈ，垂直同
期信号Ｖ及び画素単位のクロック信号ＣＫを取り出し、
スイッチ回路３９の一方及び他方の入力端に出力してい
る。

【００２３】そして、スイッチ回路３８は、システムコ
ントローラ３０内のＣＰＵ３０ａから出力される制御信
号が、データバス３１及びＩ／Ｏ制御回路３７を介して
供給されることにより、ＮＴＳＣ信号をデコード処理し
た色信号Ｒ，Ｇ，Ｂと、ＭＵＳＥ信号をデコード処理し
た色信号Ｒ，Ｇ，Ｂとを選択的に切り替えて、表示制御
部４０内の間引き・時間変換・補間処理部４１に導出す
るように切り替え動作される。

【００２４】また、スイッチ回路３９も、システムコン
トローラ３０内のＣＰＵ３０ａから出力される制御信号
が、データバス３１及びＩ／Ｏ制御回路３７を介して供
給されることにより、スイッチ回路３８に同期して切り
替え動作が行なわれ、表示制御部４０に導出された色信
号Ｒ，Ｇ，Ｂに対応する水平同期信号Ｈ，垂直同期信号
Ｖ及びクロック信号ＣＫを、表示制御部４０内の間引き
・時間変換・補間処理部４１に導出するように切り替え
動作される。

【００２５】ここで、間引き・時間変換・補間処理部４
１は、入力された色信号Ｒ，Ｇ，Ｂに対して、接続され
た図示しないディスプレイに合わせた間引きや補間処理
を行なって、該ディスプレイでの表示に供させるように
することを主たる動作とするもので、間引きや補間処理
後の色信号Ｒ，Ｇ，Ｂは、表示同期発生部４２によりデ
ィスプレイの水平同期周波数や垂直同期周波数に対応し
て発生される各同期信号ＳＹＮＣとともに、ディスプレ
イに供給される。

【００２６】すなわち、この表示同期発生部４２は、接
続されたディスプレイの水平同期周波数や垂直同期周波
数に合った周波数を自由に発生することが可能である。
この表示同期発生部４２で発生させるべき水平及び垂直
同期周波数を得るための水平及び垂直分周値ｂ_H，ｃ_V
は、前記ＣＰＵ３０ａからデータバス３１及びＩ／Ｏ制
御回路４３を介して与えられる。また、表示同期発生部
４２には、ＣＰＵ３０ａからデータバス３１及びＩ／Ｏ
制御回路４３を介して、クロック分周値ａ_ckとＶエリア
及びＨエリアとが設定される。クロック分周値ａ_ckは、
ディスプレイを駆動する同期信号の基本クロック周波数
を生成するための分周値を示し、Ｖエリア及びＨエリア
は、ディスプレイの表示位置を指定する情報である。

【００２７】そして、この表示同期発生部４２から、デ
ィスプレイを駆動するための各種同期信号ＳＹＮＣが出
力されるとともに、間引き・時間変換・補間処理部４１
を制御するためのクロックＣＫ´，水平パルスＨ´及び
垂直パルスＶ´が出力されている。また、上記間引き・
時間変換・補間処理部４１には、ＣＰＵ３０ａからデー
タバス３１及びＩ／Ｏ制御回路４３を介して、間引き率
及び補間率が与えられている。

【００２８】さらに、上記チューナ２８，３４から出力
される各ベースバンド信号は、方式判別回路４４に供給
され信号の種類つまりＮＴＳＣかＭＵＳＥかを判定され
る。この方式判別回路４４で判定した結果は、Ｉ／Ｏ制
御回路４５及びデータバス３１を介してシステムコント
ローラ３０内の方式メモリ３０ｂに書き込まれる。ま
た、このシステムコントローラ３０内には、ＣＰＵ３０
ａに与えるプログラムが格納されたプログラムＲＯＭ
（リードオンリーメモリ）３０ｃと、ＣＰＵ３０ａの演
算時に使用される演算ＲＡＭ（ランダムアクセスメモ
リ）３０ｄと、ディスプレイの水平周波数ｆ_H，垂直周
波数ｆ_V及びアスペクト比等を記録するメモリ３０ｅ
と、キーボード４６の操作によって設定されたディスプ
レイの水平周波数ｆ_H，垂直周波数ｆ_V及びアスペクト
比等のデータをＣＰＵ３０ａで取り込むためのＩ／Ｏ制
御回路３０ｆとが設けられている。

【００２９】ここで、上記表示制御部４０の動作は、デ
ィスプレイに合わせて信号を間引くことと補間すること
の２つの機能に大きく分けられる。まず、間引き処理の
場合について説明する。このケースは、例えば図２に示
すように、ＭＵＳＥ信号を通常のテレビジョン受信機の
モニタに表示させる場合等に対応している。つまり、接
続されたディスプレイの水平周波数（１５．７５ｋＨ
ｚ），垂直周波数（５９．９４Ｈｚ）及びアスペクト比
（４：３）等の各種データが、キーボード４６により、
Ｉ／Ｏ制御回路３０ｆ及びデータバス３１を介してＣＰ
Ｕ３０ａに入力される。

【００３０】すると、ＣＰＵ３０ａは、デコード処理し
たＭＵＳＥ信号を上記ディスプレイに表示させる場合の
間引き率を算出する。アスペクト比４：３のディスプレ
イに縦横比を損なわないように表示するには、垂直方向
を７／２０の間引き率にすればよいので、ＣＰＵ３０ａ
は、この間引き率をデータバス３１及びＩ／Ｏ制御回路
４３を介して間引き・時間変換・補間処理部４１に出力
する。

【００３１】図３は、この間引き・時間変換・補間処理
部４１の詳細な構成を示している。すなわち、端子４
７，４８には、それぞれスイッチ回路３８，３９から導
出される色信号Ｒ，Ｇ，Ｂと、水平同期信号Ｈ，垂直同
期信号Ｖ及びクロック信号ＣＫとが供給される。また、
端子４９，５０には、それぞれＩ／Ｏ制御回路４３から
出力される間引き率及び補間率が供給される。さらに、
端子５１，５２，５３には、表示同期発生部４２から出
力されるクロックＣＫ´，水平パルスＨ´及び垂直パル
スＶ´がそれぞれ供給される。

【００３２】そして、Ｉ／Ｏ制御回路４３から出力され
た垂直方向の間引き率７／２０は、端子４９及びＩ／Ｏ
制御回路５４を介してＣＰＵ５５に読み込まれ、図４に
示すように、垂直方向の各ラインのタップ係数が計算さ
れる。垂直方向の２０ラインを７ラインに間引く方法
は、１０ラインを３ラインに間引く方法と１０ラインを
４ラインに間引く方法との組み合わせで実行される。

【００３３】すなわち、ＣＰＵ５５は、各ラインのタッ
プ係数を計算した後、図５に示すタイミングで間引き演
算処理を実行する。つまり、図５において、ＣＰＵ５５
は、期間１でｌ₁×１なる演算を行ない、その演算結果
ｌ₁´を時間軸変換用のフィールドメモリ５６，５７の
いずれか一方に書き込み、期間２で（ｌ₄×０．７）＋
（ｌ₅×０．３）なる演算を行ない、その演算結果ｌ₂
´をフィールドメモリ５６，５７のいずれか一方に書き
込む。以下、期間３，４，５，……においても同様の演
算処理が繰り返され、演算結果がフィールドメモリ５
６，５７のいずれか一方に書き込まれる。

【００３４】図６は、画素単位のＣＰＵ５５の演算タイ
ミングを示している。受信信号はＭＵＳＥ信号なので、
画素のレートは２０ｎｓｅｃであり、図６に示す制御信
号ａのＴの期間に演算が行なわれる。なお、この制御信
号ａは、取り込みアドレス発生回路５８で作られるアド
レス信号に基づいて制御信号発生回路５９で生成される
もので、バッファ６０，６１を制御してＣＰＵ５５のデ
ータバスとアドレスバスとがぶつからないようにしてい
る。すなわち、この制御信号ａのＬレベル期間に間引き
用メモリ６２にデータが書き込まれ、それ以外の期間
は、ＣＰＵ５５が間引き用メモリ６２をアクセスするこ
とができるようになされている。

【００３５】次に、時間軸変換用のフィールドメモリ５
６，５７に対するデータの書き込み及び読み出しについ
て、図７を参照して説明する。すなわち、フィールドメ
モリ５６へデータを書き込むときは、フィールドメモリ
５７のデータが読み出され、フィールドメモリ５７へデ
ータを書き込むときは、フィールドメモリ５６のデータ
が読み出される。この制御は、制御信号ｂ，ｃにより、
フィールドメモリ５６，５７のアドレスバス及びデータ
バスに接続されるバッファ６３〜７０を制御することに
より行なわれる。これらの制御信号ｂ，ｃは、制御信号
発生回路７１から発生される。読み出しのアドレスのう
ち、水平方向のアドレスは、水平カウンタ７２により生
成され、垂直アドレスは、ＣＰＵ５５により生成されＩ
／Ｏ制御回路７３を介したデータと、水平カウンタ７２
の出力とを加算器７４で加算することにより生成され
る。

【００３６】そして、この場合は、間引き処理なので、
フィールドメモリ５６，５７から読み出されたデータ
は、補間処理されることなく出力される。すなわち、フ
ィールドメモリ５６，５７から読み出されたデータは、
ラインメモリ７５，スイッチ回路７６及びラッチ回路７
７を介した後、乗算器７８で係数１を乗算される。そし
て、加算回路７９を通って、Ｄ／Ａ（デジタル／アナロ
グ）変換回路８０でアナログ色信号に変換され、出力端
子８１を介して図示しないディスプレイに出力されるこ
とにより、図２の右側に示した形で基の縦横比を損なう
ことなく画面表示される。なお、乗算器８２，８３，８
４は、タップ係数０として、出力が出ないようになされ
ている。

【００３７】図８（ａ），（ｂ）は、ラインメモリ７５
に対するデータの書き込み及び読み出しタイミングを示
している。また、図９は、読み出し時の１Ｖ（１フィー
ルド）当たりのライン数を示している。図２は１フレー
ム当たりのライン数を示しており、アスペクト比４：３
のディスプレイでは３９３本となる。すなわち、フィー
ルド単位では、１９６本と１９７本のライン数が交互に
なる。

【００３８】次に、補間処理について説明する。今後の
ディスプレイは、大画面高精細化がますます進む傾向に
あるが、そのケースの１つを図１０に示している。ディ
スプレイの仕様としては、水平周波数が１３５ｋＨｚ、
フィールド周波数が６０Ｈｚ、アスペクト比が８：３と
する。この仕様は、キーボード４６により入力されＩ／
Ｏ制御回路３０ｆを介してＣＰＵ３０ａに取り込まれ
て、補間率が算出される。そして、ＣＰＵ３０ａで算出
された水平方向の補間率（４倍）と垂直方向の補間率
（２倍）とは、端子５０及びＩ／Ｏ制御回路５４を介し
てＣＰＵ５５に取り込まれる。なお、水平方向の補間率
（４倍）は、ＭＵＳＥ信号の水平周波数３３．７５ｋＨ
ｚに対して、ディスプレイの水平周波数が１３５ｋＨｚ
と、ＭＵＳＥ信号の４倍あることから、水平画素も４倍
の表示能力があると仮定した上で算出している。

【００３９】図１１は、水平方向の補間処理を示してい
る。ｍ₁，ｍ₂，ｍ₃，ｍ₄，……は、それぞれ受信信
号の画素データであり、ｍ₁₀´，ｍ₁₁´，ｍ₁₂´，ｍ₁₃
´，ｍ₂₀´，ｍ₂₁´，ｍ₂₂´，ｍ₂₃´，ｍ₃₀´，……
は、ディスプレイに表示するための補間後のデータであ
る。また、図１２は、垂直方向の補間処理を示してい
る。ｌ₁，ｌ₂，ｌ₃，ｌ₄，ｌ₅，ｌ₆，ｌ₇，……
は、それぞれ受信信号のライン方向のデータであり、ｌ
₁₀´，ｌ₁₁´，ｌ₂₀´，ｌ₂₁´，ｌ₃₀´，ｌ₃₁´，ｌ₄₀
´，ｌ₄₁´，ｌ₅₀´，ｌ₅₁´，ｌ₆₀´，ｌ₆₁´，ｌ
₇₀´，……は、ディスプレイに表示するための補間後の
データである。

【００４０】この補間処理では間引きがないので、信号
のフィールドメモリ５６，５７への書き込みは図１３に
示す形で行なわれる。なお、書き込みのタイミングは間
引き処理で説明した通りである。図１４は、補間演算の
タイミングを示している。図１４中、１は非表示期間で
あり、この期間にラインメモリ７５にデータｌ₁がセッ
トされ、２の期間にデータｌ₁₀´が計算出力される。ま
た、３の期間にデータｌ₂がラインメモリ８５にセット
され、４の期間にて補間演算が行なわれ、データｌ₁₁´
が出力される。ラインメモリ７５，８５の指定は、ＣＰ
Ｕ５５よりＩ／Ｏ制御回路８６経由で行なわれる。

【００４１】図１５は、補間演算出力のタイミングを示
し、図１６は、係数レジスタ８７，８８，８９，９０の
係数内容を示している。この係数の指定は、ＣＰＵ５５
よりＩ／Ｏ制御回路９１経由で行なわれる。この図１５
は、図１２に示したデータｌ₁，ｌ₂を利用してデータ
ｌ₁₁´を発生する場合を示している。すなわち、ライン
メモリ７５には、データｌ₁（画素単位で言えばｌ₁ｍ
₁，ｌ₁ｍ₂，ｌ₁ｍ₃と表現される）がはいってい
る。また、ラインメモリ８５には、データｌ₂（画素単
位で言えばｌ₂ｍ₁，ｌ₂ｍ₂，ｌ₂ｍ₃と表現され
る）がはいっている。

【００４２】そして、計算１の期間では、乗算器８２が
ｌ₁ｍ₁×０．５の演算を行なうとともに、乗算器８３
がｌ₂ｍ₁×０．５の演算を行なう。このとき、乗算器
７４，８４は、それぞれ係数０の乗算を行なうので、そ
の出力は０となっている。各乗算器７８，８２〜８４の
出力は、加算回路７９にて加算され、データｌ₁₁´ｍ₁₀
´として出力される。計算１〜４の各期間における乗算
器７８，８２〜８４の演算の様子を図１７に示してい
る。

【００４３】ここで、Ｉ／Ｏ制御回路８６は、スイッチ
回路７６の制御を行なっている。この例の場合には、ラ
インメモリ７５の出力がラッチ７７に供給され、ライン
メモリ８５の出力がラッチ９２に供給されるように、ス
イッチ回路７６が切り替え制御される。

【００４４】以上に、間引き処理及び補間処理の具体例
について説明したが、次に、ディスプレイに対応した同
期信号ＳＹＮＣの発生について説明する。図１８は、前
記表示制御部４０の中の表示同期発生部４２の詳細な構
成を示している。すなわち、端子９３，９４，９５に
は、前記クロック分周値ａ_ckとＨエリア及びＶエリアと
がそれぞれ供給され、端子９６，９７には、前記水平及
び垂直分周値ｂ_H，ｃ_Vがそれぞれ供給される。

【００４５】ここで、間引き処理の場合は、端子９３に
供給されるクロック分周値ａ_ckとして１６３分周が指定
され、オシレータ９８から出力される２３３２．８ＭＨ
ｚのクロックを分周カウンタ９９でカウントした値と比
較器１００で比較され、分周カウンタ９９のカウント値
がクロック分周値ａ_ckに一致すると分周カウンタ９９が
リセットされるという動作が繰り返されることにより、
分周カウンタ９９から１４．３ＭＨｚの前記クロックＣ
Ｋ´が得られる。このクロックＣＫ´は、前記端子５１
を介して制御信号発生回路７１及び水平カウンタ７２に
供給されるとともに、分周カウンタ１０１に供給されカ
ウントされる。

【００４６】また、端子９６に供給された水平分周値ｂ
_Hは、分周カウンタ１０１のカウント値と比較器１０２
で比較され、分周カウンタ１０１のカウント値が水平分
周値ｂ_Hに一致すると分周カウンタ１０１がリセットさ
れるという動作が繰り返されることにより、例えば水平
分周値ｂ_Hが９１０分周を指定するものであれば、分周
カウンタ１０１から１５．７ｋＨｚのＨ同期信号が得ら
れる。このＨ同期信号は、分周カウンタ１０３に供給さ
れカウントされるとともに、加算器１０４に供給され
る。

【００４７】そして、端子９７に供給された垂直分周値
ｃ_Vは、分周カウンタ１０３のカウント値と比較器１０
５で比較され、分周カウンタ１０３のカウント値が垂直
分周値ｃ_Vに一致すると分周カウンタ１０３がリセット
されるという動作が繰り返されることにより、例えば垂
直分周値ｃ_Vが５２５分周を指定するものであれば、分
周カウンタ１０３から６０ＨｚのＶ同期信号が得られ
る。このＶ同期信号は、加算器１０４でＨ同期信号と加
算されることにより同期信号ＳＹＮＣとなり、出力端子
１０６を介してディスプレイに送出される。

【００４８】また、分周カウンタ１０１のカウント値
と、端子９４に供給された水平方向の表示エリア（Ｈエ
リア）とは、水平方向の表示エリア発生回路１０７に供
給される。この表示エリア発生回路１０７は、設定され
たＨエリアとカウント値とを比較して前記水平パルスＨ
´を生成し、出力端子５２を介して制御信号発生回路７
１及び水平カウンタ７２に出力している。さらに、分周
カウンタ１０３のカウント値と、端子９５に供給された
垂直方向の表示エリア（Ｖエリア）とは、垂直方向の表
示エリア発生回路１０８に供給される。この表示エリア
発生回路１０８は、設定されたＶエリアとカウント値と
を比較して前記垂直パルスＶ´を生成し、出力端子５３
を介して制御信号発生回路７１及びＣＰＵ５５に出力し
ている。

【００４９】ここで、補間処理の場合は、クロック分周
値ａ_ckとして２分周が設定され、水平分周値ｂ_Hとして
８６４０分周が設定され、垂直分周値ｃ_Vとして２２５
０分周が指定されると、１１６６．４ＭＨｚのクロック
ＣＫ´、１３５ｋＨｚのＨ同期信号、６０ＨｚのＶ同期
信号が得られる。

【００５０】次に、図１９は、ＣＰＵ５５の動作フロー
チャートを示している。このフローチャートは、前述し
た間引き処理及び補間処理のうちＣＰＵ５５が基本的に
行なう部分を中心に整理したものである。まず、電源投
入（ステップＳ１）されると、ＣＰＵ５５は、ステップ
Ｓ２で、Ｉ／Ｏ制御回路１０９を介して垂直同期信号Ｖ
を検出する。その後、ＣＰＵ５５は、ステップＳ３で、
Ｉ／Ｏ制御回路５４を介して間引き率及び補間率を読み
込む。上記実施例では、間引きの場合は、垂直方向に７
／２０のデータを読み込み、補間の場合は、水平が４倍
で垂直が２倍のデータが読み込まれる。

【００５１】次に、ＣＰＵ５５は、ステップＳ４で、間
引き係数及び補間係数の計算を行なうが、この計算は、
垂直同期信号Ｖが検出されてからテレビジョン信号が始
まるまでの垂直帰線期間に行なわれる。図４，図１１，
図１２に各ライン毎の係数を示している。そして、ＣＰ
Ｕ５５は、ステップＳ５で、Ｉ／Ｏ制御回路１０９を介
して映像期間の水平同期信号Ｈを検出する。水平同期信
号Ｈが検出されたら、ＣＰＵ５５は、ステップＳ６で、
Ｉ／Ｏ制御回路１０９を介して制御信号ａを検出するこ
とにより、各ライン毎に処理する画素の検出を行なう。

【００５２】制御信号ａが検出されると、ＣＰＵ５５
は、ステップＳ７で、図６に示すタイミングで間引き演
算を実行する。そして、間引き演算が終了されると、Ｃ
ＰＵ５５は、ステップＳ８で、演算結果をフィールドメ
モリ５６，５７に転送する。その後、ＣＰＵ５５は、ス
テップＳ９で、１ライン分のデータ転送が終了したか否
かを判別し、終了していない（ＮＯ）場合、ステップＳ
６の処理に戻される。また、終了している（ＹＥＳ）場
合、ＣＰＵ５５は、ステップＳ１０で、１フィールド分
のライン数の処理が終了したか否かを判別し、終了して
いない（ＮＯ）場合ステップＳ５の処理に戻され、終了
している（ＹＥＳ）場合ステップＳ２の処理に戻され
る。

【００５３】このＣＰＵ５５は、データをフィールドメ
モリ５６，５７に入力するまでに行なう間引き処理をメ
インルーチンで実行し、フィールドメモリ５６，５７か
らデータを読み出した後に補間処理を行なうためのデー
タセットを割り込み処理で行なうことを特徴としてい
る。このＣＰＵ５５は、補間演算のためのラインメモリ
の指定と係数レジスタへのタップ係数データのセットと
を行なうが、そのタイミング検出は、Ｖ´同期割り込み
処理とＨ´同期割り込み処理とによって実現される。

【００５４】図２０は、Ｖ´同期割り込み処理を示すフ
ローチャートであり、割り込み開始（ステップＳ１１）
されると、ＣＰＵ５５は、ステップＳ１２で、その内部
に設置された図示しないラインカウンタ用レジスタをク
リアした後、ステップＳ１３で元のフローチャートにリ
ターンする。

【００５５】図２１は、Ｈ´同期割り込み処理を示すフ
ローチャートであり、割り込み開始（ステップＳ１４）
されると、ＣＰＵ５５は、ステップＳ１５で、上記ライ
ンカウンタ用レジスタの値を参照して処理をすべきライ
ンアドレスをＩ／Ｏ制御回路７３にセットする。このセ
ットされたアドレスがフィールドメモリ５６，５７の書
き込みアドレスとなる。

【００５６】次に、ＣＰＵ５５は、ステップＳ１６で、
フィールドメモリ５６，５７から読み出されたデータを
書き込むラインメモリ７５，８５，１１０を、Ｉ／Ｏ制
御回路８６を介して指定する。その後、ＣＰＵ５５は、
ステップＳ１７で、各係数レジスタ８７〜９０に係数デ
ータを、Ｉ／Ｏ制御回路９１を介して設定する。そし
て、ＣＰＵ５５は、ステップＳ１８で、ラインカウンタ
用レジスタを＋１した後、ステップＳ１９で元のフロー
チャートにリターンする。以上の補間動作が、Ｈ´同期
割り込みがくるたびに実行され、最終的に１フィールド
分の補間処理が行なわれる。

【００５７】次に、図２２は、システムコントローラ３
０内のＣＰＵ３０ａの動作フローチャートを示してい
る。このＣＰＵ３０ａの主な作用は、選局している放送
の方式を判別するとともに、接続されているディスプレ
イの仕様（水平周波数、垂直周波数、アスペクト比）を
取り込み、間引き率や補間率を計算することである。図
２２に示す動作フローチャートは、キーボード４６で選
局の指定やディスプレイの仕様の指定を行なった場合を
示しており、割り込み処理を基本としている。

【００５８】まず、ＣＰＵ３０ａは、ステップＳ２０
で、Ｉ／Ｏ制御回路３２を介してチューナ２８，３４を
選択する。次に、ＣＰＵ３０ａは、ステップＳ２１で、
選択されたチューナ２８，３４から出力されるテレビジ
ョン信号の方式判別結果を、Ｉ／Ｏ制御回路４５を介し
て取り込む。その後、ＣＰＵ３０ａは、ステップＳ２２
で、取り込んだ方式判別結果を方式メモリ３０ｂにセッ
トする。次に、ＣＰＵ３０ａは、ステップＳ２３で、キ
ーボード４６で入力されたディスプレイの仕様をＩ／Ｏ
制御回路３０ｆを介して取り込む。そして、ＣＰＵ３０
ａは、ステップＳ２４で、取り込んだディスプレイの仕
様をメモリ３０ｅに書き込む。

【００５９】その後、ＣＰＵ３０ａは、ステップＳ２５
で、方式メモリ３０ｂに記録された方式データとメモリ
３０ｅに記録されたディスプレイ仕様とにより、間引き
率や補間率を計算し表示制御部４０に出力するととも
に、ステップＳ２６で、クロック分周値ａ_ck，水平分周
値ｂ_H，垂直分周値ｃ_V，Ｈエリア及びＶエリアを表示
制御部４０に出力する。

【００６０】図２３は、間引き率演算の一例を示してい
る。まず、ＣＰＵ３０ａは、ステップＳ２７で、キーボ
ード４６より入力されたディスプレイの仕様の中の水平
周波数及び垂直周波数から、そのディスプレイのライン
数を演算する。この例では、水平周波数（１５７５０Ｈ
ｚ）×２／垂直周波数（５９．９４Ｈｚ）＝５２５本が
求められる。次に、ＣＰＵ３０ａは、ステップＳ２８
で、信号のアスペクト比とディスプレイのアスペクト比
とより受信信号の圧縮比を求める。この例では、９／
（１６×３／４）＝３／４であるから、縦方向に３／４
倍すればよいことになる。

【００６１】その後、ＣＰＵ３０ａは、ステップＳ２９
で、実際の表示のライン数を求める。ここで、１６：９
のテレビジョン信号を４：３に表示させるとき、縦方向
のライン数は５２５本の３／４つまり３９３本となる。
そして、ＣＰＵ３０ａは、ステップＳ３０で、ライン数
の間引き率を計算する。この例では、３９３／１１２５
で約７／２０となり、その値が間引き率として表示制御
部４０に送出される。

【００６２】したがって、上記実施例のような構成によ
れば、ＮＴＳＣ信号やＭＵＳＥ信号等の複数のテレビジ
ョン信号を、接続されたディスプレイの仕様（水平周波
数、垂直周波数、アスペクト比）に合わせた形で信号処
理（間引き、時間軸変換、補間）を施すようにしたの
で、各種方式のテレビジョン信号を同期周波数やアスペ
クト比の異なる多種類のディスプレイ部で表示させるこ
とが可能となる。また、上記実施例では、チューナ２
８，３４から得られるベースバンド信号を間引き、時間
軸変換、補間処理することについて説明したが、外部か
ら直接入力されたベースバンド信号を処理することもで
きる。さらに、ディスプレイの仕様を入力する手段とし
ては、キーボード４６に限らず、例えばリモートコント
ロール操作を用いるようにしても実現することができ
る。なお、この発明は上記実施例に限定されるものでは
なく、この外その要旨を逸脱しない範囲で種々変形して
実施することができる。

【００６３】

【発明の効果】以上詳述したようにこの発明によれば、
各種方式のテレビジョン信号をそれぞれ処理し、同期周
波数やアスペクト比の異なる多種類のディスプレイ部で
の表示を可能とし得る極めて良好な表示装置を提供する
ことができる。

【図面の簡単な説明】

【図１】この発明に係る表示装置の一実施例を示すブロ
ック構成図。

【図２】同実施例の間引き処理における画面の関係を説
明するための図。

【図３】同実施例の間引き・時間変換・補間処理部の詳
細を示すブロック構成図。

【図４】同実施例の間引き処理を説明するための図。

【図５】同実施例の間引き演算タイミングを示す図。

【図６】同間引き演算におけるＣＰＵの演算タイミング
を示す図。

【図７】同実施例の時間軸変換メモリの書き込み及び読
み出しタイミングを示す図。

【図８】同実施例のラインメモリの書き込み及び読み出
しタイミングを示す図。

【図９】同ラインメモリの読み出し時のライン数を説明
するための図。

【図１０】同実施例の補間処理における画面の関係を説
明するための図。

【図１１】同実施例の水平方向の補間処理を説明するた
めの図。

【図１２】同実施例の垂直方向の補間処理を説明するた
めの図。

【図１３】同実施例の時間軸変換メモリの書き込み及び
読み出しタイミングを示す図。

【図１４】同実施例の補間演算処理期間を説明するため
の図。

【図１５】同実施例の補間演算出力タイミングを示す
図。

【図１６】同実施例の係数内容を示す図。

【図１７】同実施例の補間処理における演算内容を示す
図。

【図１８】同実施例の表示同期発生部の詳細を示すブロ
ック構成図。

【図１９】同実施例の表示制御部内のＣＰＵの動作を示
すフローチャート。

【図２０】同ＣＰＵのＶ´同期割り込み処理を示すフロ
ーチャート。

【図２１】同ＣＰＵのＨ´同期割り込み処理を示すフロ
ーチャート。

【図２２】同実施例のシステムコントローラ内のＣＰＵ
の動作を示すフローチャート。

【図２３】同ＣＰＵの間引き処理を示すフローチャー
ト。

【図２４】従来のテレビジョン受信機を示すブロック構
成図。

【符号の説明】

１１…アンテナ、１２…システムコントローラ、１３…
チューナ、１４…スイッチ回路、１５…アンテナ、１６
…チューナ、１７…ＮＴＳＣデコーダ、１８…ＮＵＳＥ
デコーダ、１９…走査線変換回路、２０…時間圧縮回
路、２１，２２…スイッチ回路、２３…ＣＲＴ、２４…
偏向回路、２５…リモートコントロール受信部、２６…
リモートコントロール操作部、２７…アンテナ、２８…
チューナ、２９…スイッチ回路、３０…システムコント
ローラ、３１…データバス、３２…Ｉ／Ｏ制御回路、３
３…アンテナ、３４…チューナ、３５…ＮＴＳＣデコー
ダ、３６…ＭＵＳＥデコーダ、３７…Ｉ／Ｏ制御回路、
３８，３９…スイッチ回路、４０…表示制御部、４１…
間引き・時間変更・補間処理部、４２…表示同期発生
部、４３…Ｉ／Ｏ制御回路、４４…方式判別回路、４５
…Ｉ／Ｏ制御回路、４６…キーボード、４７〜５３…端
子、５４…Ｉ／Ｏ制御回路、５５…ＣＰＵ、５６，５７
…フィールドメモリ、５８…取り込みアドレス発生回
路、５９…制御信号発生回路、６０，６１…バッファ、
６２…間引き用メモリ、６３〜７０…バッファ、７１…
制御信号発生回路、７２…水平カウンタ、７３…Ｉ／Ｏ
制御回路、７４…加算器、７５…ラインメモリ、７６…
スイッチ回路、７７…ラッチ、７８…乗算器、７９…加
算回路、８０…Ｄ／Ａ変換回路、８１…出力端子、８２
〜８４…乗算器、８５…ラインメモリ、８６…Ｉ／Ｏ制
御回路、８７〜９０…係数レジスタ、９１…Ｉ／Ｏ制御
回路、９２…ラッチ、９３〜９７…端子、９８…オシレ
ータ、９９…分周カウンタ、１００…比較器、１０１…
分周カウンタ、１０２…比較器、１０３…分周カウン
タ、１０４…加算器、１０５…比較器、１０６…出力端
子、１０７，１０８…表示エリア発生回路、１０９…Ｉ
／Ｏ制御回路、１１０…ラインメモリ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者星野潔神奈川県横浜市磯子区新杉田町８番地株式会社東芝映像メディア技術研究所内

Claims

【特許請求の範囲】

【請求項１】入力されたテレビジョン信号の同期周波
数及びアスペクト比を判別する判別手段と、前記テレビ
ジョン信号を画像表示させるためのディスプレイの同期
周波数及びアスペクト比を取り込む入力手段と、前記テ
レビジョン信号をそのアスペクト比を損なうことなく前
記ディスプレイに画像表示させるために、前記判別手段
の判別結果及び前記入力手段で取り込んだデータに基づ
いて、前記テレビジョン信号の水平及び垂直方向の間引
き率及び補間率を算出し、該テレビジョン信号に間引き
処理及び補間処理を施すとともに、前記テレビジョン信
号を前記ディスプレイの同期周波数に対応させるように
時間軸変換する制御手段とを具備してなることを特徴と
する表示装置。