JPH0686241A

JPH0686241A - 表示装置

Info

Publication number: JPH0686241A
Application number: JP4238252A
Authority: JP
Inventors: Akira Matsushita; 明松下
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-09-07
Filing date: 1992-09-07
Publication date: 1994-03-25

Abstract

(57)【要約】【目的】この発明は、各種方式のテレビジョン信号をそ
れぞれ処理し、同期周波数やアスペクト比の異なる多種
類のディスプレイ部での表示を可能とし得る表示装置を
提供することを目的としている。【構成】入力されたテレビジョン信号をそのアスペクト
比を損なうことなく種々のディスプレイに画像表示させ
るために、テレビジョン信号の同期周波数及びアスペク
ト比とディスプレイの同期周波数及びアスペクト比とに
基づいて、テレビジョン信号の水平及び垂直方向の間引
き率及び補間率を算出し、この算出された間引き率及び
補間率に基づいてテレビジョン信号に間引き処理及び補
間処理を施すとともに、テレビジョン信号をディスプレ
イの同期周波数に対応させるように時間軸変換する。こ
の場合、時間軸変換処理の後段で間引き処理及び補間処
理をそれぞれ施すようにしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばＣＲＴ（カソ
ード・レィ・チューブ）や液晶プロジェクタ等のディス
プレイに、テレビジョン信号を出力して表示させるため
の表示装置に係り、特にＮＴＳＣ信号や高品位テレビジ
ョン信号等のように、周波数やアスペクト比の異なる複
数種類の信号を表示できるようにしたものに関する。

【０００２】

【従来の技術】周知のように、近年のテレビジョン放送
にあっては、通常のＮＴＳＣ信号の他にＥＤＴＶ信号や
ＭＵＳＥ信号等の複数のテレビジョン信号が混在して放
送されている。そして、現在では、このような複数のテ
レビジョン信号を全て受信することができるテレビジョ
ン受信機として、例えば“National Technical ReportV
ol.37 No.5 Oct.1991”に掲載された「３６型ハイビジ
ョン受信機ＴＨ−３６ＨＤ１」が出現している。このテ
レビジョン受信機は、現行ＮＴＳＣ方式のＢＳ／ＵＨＦ
／ＶＨＦ／ＣＡＴＶ放送の受信に加えて、ＭＵＳＥ方式
のハイビジョン放送の受信が可能となっている。

【０００３】図２１は、この種の従来のテレビジョン受
信機の構成を示している。まず、ＵＨＦ／ＶＨＦ／ＣＡ
ＴＶ放送の各テレビジョン信号は、アンテナ１１にて受
信され、システムコントローラ１２で制御されるチュー
ナ１３により選局されてベースバンド信号に変換された
後、スイッチ回路１４の一方の入力端に供給される。こ
のチューナ１３は、通常のＮＴＳＣ信号とＥＤＴＶ信号
とを受信して処理する機能を有している。

【０００４】また、ＢＳ放送のテレビジョン信号は、ア
ンテナ１５にて受信され、システムコントローラ１２で
制御されるチューナ１６により選局されてベースバンド
信号に変換された後、スイッチ回路１４の他方の入力端
に供給される。このチューナ１６は、通常のＮＴＳＣ信
号やＥＤＴＶ信号の他に、ハイビジョン放送のＭＵＳＥ
信号も受信して処理する機能を有している。

【０００５】そして、上記スイッチ回路１４は、システ
ムコントローラ１２の制御により、チューナ１３，１６
から出力される各ベースバンド信号を、ＮＴＳＣデコー
ダ１７とＭＵＳＥデコーダ１８とに振り分けて供給する
ように動作される。このうちＮＴＳＣデコーダ１７は、
入力されたベースバンド信号をＲ（赤），Ｇ（緑），Ｂ
（青）の各色信号に変換し、走査線変換回路１９に出力
する。

【０００６】この走査線変換回路１９は、ＮＴＳＣ信号
のインターレースされた５２５本の水平走査線を５２５
本のノンインターレースに変換（倍速変換）し、時間圧
縮回路２０に出力している。この時間圧縮回路２０は、
各色信号Ｒ，Ｇ，Ｂを水平方向に３／４に圧縮して１
６：９のワイド画面に表示したとき、正しい縦横比でＣ
ＲＴに表示するための処理を行なっている。そして、こ
の時間圧縮された各色信号Ｒ，Ｇ，Ｂは、スイッチ回路
２１の一方の入力端に供給される。

【０００７】また、上記ＭＵＳＥデコーダ１８は、８．
１ＭＨｚに帯域圧縮されたＭＵＳＥ信号をデコード処理
してＲ，Ｇ，Ｂの各色信号に変換し、スイッチ回路２１
の他方の入力端に出力している。さらに、上記ＮＴＳＣ
デコーダ１７及びＭＵＳＥデコーダ１８は、入力された
ベースバンド信号からそれぞれ水平同期信号Ｈ及び垂直
同期信号Ｖを取り出し、スイッチ回路２２の一方及び他
方の入力端に出力している。

【０００８】そして、このスイッチ回路２１は、システ
ムコントローラ１２の制御により、ＮＴＳＣ信号をデコ
ード処理した色信号Ｒ，Ｇ，Ｂと、ＭＵＳＥ信号をデコ
ード処理した色信号Ｒ，Ｇ，Ｂとを選択的に切り替え
て、ＣＲＴ２３に導出する。また、スイッチ回路２２
も、システムコントローラ１２の制御により、スイッチ
回路２１に同期して切り替え動作が行なわれ、ＣＲＴ２
３に導出された色信号Ｒ，Ｇ，Ｂに対応する水平同期信
号Ｈ及び垂直同期信号Ｖを偏向回路２４に導出するよう
に切り替えられる。

【０００９】この偏向回路２４は、システムコントロー
ラ１２によって制御され、ＣＲＴ２３にＮＴＳＣ信号を
表示するときは、水平周波数３１．５ｋＨｚ、垂直周波
数５９．９４Ｈｚで動作する。ＮＴＳＣの水平周波数は
１５．７５ｋＨｚであるが、走査線変換回路１９で倍速
変換されているため、それに合わせて水平同期信号Ｈの
周波数も倍の３１．５ｋＨｚとしている。また、偏向回
路２４は、ＣＲＴ２３にＭＵＳＥ信号を表示するとき
は、水平周波数３３．７５ｋＨｚ、垂直周波数６０Ｈｚ
で動作する。

【００１０】なお、上記システムコントローラ１２は、
リモートコントロール受信部２５が受けたリモートコン
トロール操作部２６からの操作指令に基づいて、例えば
一連の選局動作を制御するように動作される。

【００１１】しかしながら、上記のような従来のテレビ
ジョン受信機では、受信したテレビジョン信号が最初に
入力されるチューナ１３，１６から画面表示を行なうＣ
ＲＴ２３までが一体の構成となっていて、偏向回路２４
が２種類の同期信号で動作するように構成されている。
すなわち、受信したテレビジョン信号を処理する信号処
理部と、この信号処理部で処理された信号を画面表示す
るディスプレイ部とが、完全に１：１に対応するよう
に、つまり、信号処理部がある定まった同期周波数及び
アスペクト比を有するディスプレイ部にのみ対応するよ
うに設計された構成となっている。

【００１２】一般に、ディスプレイを動作させるための
水平同期周波数は、パーソナル・コンピュータやワーク
・ステーション用を含めると、上述した２種類の周波数
だけでなく多種類に渡り、例えばグラフィック・ディス
プレイ用として１００ｋＨｚを越えるものもある。ま
た、従来では、受信したテレビジョン信号を決まったＣ
ＲＴに表示させることだけを考えて設計すれば良かった
が、近時では、テレビジョン信号の映像をパーソナル・
コンピュータ等のディスプレイに表示する、いわゆるマ
ルチメディア処理としての利用が行なわれてきている。

【００１３】さらに、近年では、液晶を利用した液晶プ
ロジェクタが商品化されており、そのアスペクト比は現
行の４：３や１６：９だけでなく、大画面高精細化にと
もなって映画スクリーンなみのアスペクト比を持ったも
のも実用化されることが予測される。一方、テレビジョ
ン信号の種類としては、ＮＴＳＣやＭＵＳＥ信号などに
見られるように、同期周波数やアスペクト比の異なる信
号が、マルチメディア化とともに今後ますます増加する
ことが予測される。

【００１４】このような状況下において、今後のテレビ
ジョン受信機としては、信号処理部とディスプレイ部と
を分離し、信号処理部は、同期周波数やアスペクト比の
異なる多種類のディスプレイ部に対応し得るものが望ま
れる傾向にある。

【００１５】

【発明が解決しようとする課題】以上のように、従来の
テレビジョン受信機では、受信したテレビジョン信号を
処理する信号処理部が、定まった同期周波数及びアスペ
クト比を有するディスプレイ部にのみ対応するように設
計されているため、同期周波数やアスペクト比の異なる
多種類のディスプレイ部に対応させることができないと
いう問題を有している。

【００１６】そこで、この発明は上記事情を考慮してな
されたもので、各種方式のテレビジョン信号をそれぞれ
処理し、同期周波数やアスペクト比の異なる多種類のデ
ィスプレイ部での表示を可能とし得る極めて良好な表示
装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】この発明に係る表示装置
は、入力されたテレビジョン信号の同期周波数及びアス
ペクト比を判別する判別手段と、テレビジョン信号を画
像表示させるためのディスプレイの同期周波数及びアス
ペクト比を取り込む入力手段と、テレビジョン信号をそ
のアスペクト比を損なうことなくディスプレイに画像表
示させるために、判別手段の判別結果及び入力手段で取
り込んだデータに基づいて、テレビジョン信号の水平及
び垂直方向の間引き率及び補間率を算出する演算手段
と、この演算手段で算出された間引き率に基づいてテレ
ビジョン信号に間引き処理を施す間引き手段と、演算手
段で算出された補間率に基づいてテレビジョン信号に補
間処理を施す補間手段と、テレビジョン信号をディスプ
レイの同期周波数に対応させるように時間軸変換する時
間変換手段とを備え、時間変換手段の後段に間引き手段
及び補間手段をそれぞれ配置するように構成したもので
ある。

【００１８】

【作用】上記のような構成によれば、入力されたテレビ
ジョン信号の方式を判別し、ディスプレイの同期周波数
及びアスペクト比に対応した形に信号処理を施すように
したので、各種方式のテレビジョン信号をそのアスペク
ト比を損なうことなく、同期周波数やアスペクト比の異
なる多種類のディスプレイ部で表示させることが可能と
なる。

【００１９】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、ＵＨＦ／ＶＨＦ
／ＣＡＴＶ放送の各テレビジョン信号は、アンテナ２７
にて受信され、チューナ２８により選局されてベースバ
ンド信号に変換された後、スイッチ回路２９の一方の入
力端に供給される。このチューナ２８は、システムコン
トローラ３０内のＣＰＵ（中央演算処理装置）３０ａか
ら出力される制御信号が、データバス３１及びＩ／Ｏ
（入出力）制御回路３２を介して供給されることにより
制御される。なお、このチューナ２８は、通常のＮＴＳ
Ｃ信号とＥＤＴＶ信号とを受信して処理する機能を有し
ている。

【００２０】また、ＢＳ放送のテレビジョン信号は、ア
ンテナ３３にて受信され、チューナ３４により選局され
てベースバンド信号に変換された後、スイッチ回路２９
の他方の入力端に供給される。このチューナ３４も、シ
ステムコントローラ３０内のＣＰＵ３０ａから出力され
る制御信号が、データバス３１及びＩ／Ｏ制御回路３２
を介して供給されることにより制御される。なお、この
チューナ３４は、通常のＮＴＳＣ信号やＥＤＴＶ信号の
他に、ハイビジョン放送のＭＵＳＥ信号も受信して処理
する機能を有している。

【００２１】そして、上記スイッチ回路２９は、チュー
ナ２８，３４から出力される各ベースバンド信号を、Ｎ
ＴＳＣデコーダ３５とＭＵＳＥデコーダ３６とに振り分
けて供給するように動作される。このスイッチ回路２９
の動作は、システムコントローラ３０内のＣＰＵ３０ａ
から出力される制御信号が、データバス３１及びＩ／Ｏ
制御回路３７を介して供給されることにより制御され
る。このうちＮＴＳＣデコーダ３５は、入力されたベー
スバンド信号をＲ，Ｇ，Ｂの各色信号に変換し、スイッ
チ回路３８の一方の入力端に供給している。

【００２２】また、上記ＭＵＳＥデコーダ３６は、８．
１ＭＨｚに帯域圧縮されたＭＵＳＥ信号をデコード処理
してＲ，Ｇ，Ｂの各色信号に変換し、スイッチ回路３８
の他方の入力端に出力している。さらに、上記ＮＴＳＣ
デコーダ３５及びＭＵＳＥデコーダ３６は、入力された
ベースバンド信号からそれぞれ水平同期信号Ｈ，垂直同
期信号Ｖ及び画素単位のクロック信号ＣＫを取り出し、
スイッチ回路３９の一方及び他方の入力端に出力してい
る。

【００２３】そして、スイッチ回路３８は、システムコ
ントローラ３０内のＣＰＵ３０ａから出力される制御信
号が、データバス３１及びＩ／Ｏ制御回路３７を介して
供給されることにより、ＮＴＳＣ信号をデコード処理し
た色信号Ｒ，Ｇ，Ｂと、ＭＵＳＥ信号をデコード処理し
た色信号Ｒ，Ｇ，Ｂとを選択的に切り替えて、表示制御
部４０内の間引き・時間変換・補間処理部４１に導出す
るように切り替え動作される。

【００２４】また、スイッチ回路３９も、システムコン
トローラ３０内のＣＰＵ３０ａから出力される制御信号
が、データバス３１及びＩ／Ｏ制御回路３７を介して供
給されることにより、スイッチ回路３８に同期して切り
替え動作が行なわれ、表示制御部４０に導出された色信
号Ｒ，Ｇ，Ｂに対応する水平同期信号Ｈ，垂直同期信号
Ｖ及びクロック信号ＣＫを、表示制御部４０内の間引き
・時間変換・補間処理部４１に導出するように切り替え
動作される。

【００２５】ここで、間引き・時間変換・補間処理部４
１は、入力された色信号Ｒ，Ｇ，Ｂに対して、接続され
た図示しないディスプレイに合わせた間引きや補間処理
を行なって、該ディスプレイでの表示に供させるように
することを主たる動作とするもので、間引きや補間処理
後の色信号Ｒ，Ｇ，Ｂは、表示同期発生部４２によりデ
ィスプレイの水平同期周波数や垂直同期周波数に対応し
て発生される各同期信号ＳＹＮＣとともに、ディスプレ
イに供給される。

【００２６】すなわち、この表示同期発生部４２は、接
続されたディスプレイの水平同期周波数や垂直同期周波
数に合った周波数を自由に発生することが可能である。
この表示同期発生部４２で発生させるべき水平及び垂直
同期周波数を得るための水平及び垂直分周値ｂ_H，ｃ_V
は、前記ＣＰＵ３０ａからデータバス３１及びＩ／Ｏ制
御回路４３を介して与えられる。また、表示同期発生部
４２には、ＣＰＵ３０ａからデータバス３１及びＩ／Ｏ
制御回路４３を介して、クロック分周値ａ_ckとＶエリア
及びＨエリアとが設定される。クロック分周値ａ_ckは、
ディスプレイを駆動する同期信号の基本クロック周波数
を生成するための分周値を示し、Ｖエリア及びＨエリア
は、ディスプレイの表示位置を指定する情報である。

【００２７】そして、この表示同期発生部４２から、デ
ィスプレイを駆動するための各種同期信号ＳＹＮＣが出
力されるとともに、間引き・時間変換・補間処理部４１
を制御するためのクロックＣＫ´，水平パルスＨ´及び
垂直パルスＶ´が出力されている。また、上記間引き・
時間変換・補間処理部４１には、ＣＰＵ３０ａからデー
タバス３１及びＩ／Ｏ制御回路４３を介して、間引き率
及び補間率が与えられている。

【００２８】さらに、上記チューナ２８，３４から出力
される各ベースバンド信号は、方式判別回路４４に供給
され信号の種類つまりＮＴＳＣかＭＵＳＥかを判定され
る。この方式判別回路４４で判定した結果は、Ｉ／Ｏ制
御回路４５及びデータバス３１を介してシステムコント
ローラ３０内の方式メモリ３０ｂに書き込まれる。ま
た、このシステムコントローラ３０内には、ＣＰＵ３０
ａに与えるプログラムが格納されたプログラムＲＯＭ
（リードオンリーメモリ）３０ｃと、ＣＰＵ３０ａの演
算時に使用される演算ＲＡＭ（ランダムアクセスメモ
リ）３０ｄと、ディスプレイの水平周波数ｆ_H，垂直周
波数ｆ_V及びアスペクト比等を記録するメモリ３０ｅ
と、キーボード４６の操作によって設定されたディスプ
レイの水平周波数ｆ_H，垂直周波数ｆ_V及びアスペクト
比等のデータをＣＰＵ３０ａで取り込むためのＩ／Ｏ制
御回路３０ｆとが設けられている。

【００２９】ここで、上記表示制御部４０の動作は、デ
ィスプレイに合わせて信号を間引くことと補間すること
の２つの機能に大きく分けられる。まず、間引き処理の
場合について説明する。このケースは、例えば図２に示
すように、ＭＵＳＥ信号を通常のテレビジョン受信機の
モニタに表示させる場合等に対応している。つまり、接
続されたディスプレイの水平周波数（１５．７５ｋＨ
ｚ），垂直周波数（５９．９４Ｈｚ）及びアスペクト比
（４：３）等の各種データが、キーボード４６により、
Ｉ／Ｏ制御回路３０ｆ及びデータバス３１を介してＣＰ
Ｕ３０ａに入力される。

【００３０】すると、ＣＰＵ３０ａは、デコード処理し
たＭＵＳＥ信号を上記ディスプレイに表示させる場合の
間引き率を算出する。アスペクト比４：３のディスプレ
イに縦横比を損なわないように表示するには、垂直方向
を７／２０の間引き率にすればよいので、ＣＰＵ３０ａ
は、この間引き率をデータバス３１及びＩ／Ｏ制御回路
４３を介して間引き・時間変換・補間処理部４１に出力
する。

【００３１】図３は、この間引き・時間変換・補間処理
部４１の詳細な構成を示している。すなわち、端子４
７，４８には、それぞれスイッチ回路３８，３９から導
出される色信号Ｒ，Ｇ，Ｂと、水平同期信号Ｈ，垂直同
期信号Ｖ及びクロック信号ＣＫとが供給される。また、
端子４９，５０には、それぞれＩ／Ｏ制御回路４３から
出力される間引き率及び補間率が供給される。さらに、
端子５１，５２，５３には、表示同期発生部４２から出
力されるクロックＣＫ´，水平パルスＨ´及び垂直パル
スＶ´がそれぞれ供給される。

【００３２】そして、Ｉ／Ｏ制御回路４３から出力され
た垂直方向の間引き率７／２０は、端子４９及びＩ／Ｏ
制御回路５４を介してＣＰＵ５５に読み込まれ、図４に
示すように、垂直方向の各ラインのタップ係数が計算さ
れる。垂直方向の２０ラインを７ラインに間引く方法
は、１０ラインを３ラインに間引く方法と１０ラインを
４ラインに間引く方法との組み合わせで実行される。

【００３３】ここで、端子４７に入力された色信号Ｒ，
Ｇ，Ｂは、時間軸変換メモリ５６に取り込まれる。この
取り込みアドレスは、取り込みアドレス発生回路５７に
よって、端子４８に入力された水平同期信号Ｈ，垂直同
期信号Ｖ及びクロック信号ＣＫに基づいて生成され、バ
ッファ５８を介して時間軸変換メモリ５６に供給され
る。また、時間軸変換メモリ５６への色信号Ｒ，Ｇ，Ｂ
の書き込みは、図５に示す制御信号ａのＬレベル期間に
行なわれる。

【００３４】この制御信号ａは、取り込みアドレス発生
回路５７で作られるアドレス信号に基づいて制御信号発
生回路５９で生成されるもので、ＬレベルのときＣＰＵ
５５の割り込み入力となり、時間軸変換メモリ５６から
のデータ読み出しを停止する。また、この制御信号ａ
は、バッファ６０の制御入力となり、色信号Ｒ，Ｇ，Ｂ
の時間軸変換メモリ５６への書き込み制御を行なってい
る。さらに、図５は、上記制御信号ａをＨ期間とＶ期間
とに広げた書き込みタイミングを示し、それ以外は、Ｃ
ＰＵ５５の時間軸変換メモリ５６へのアクセスが可能と
なる。

【００３５】そして、色信号Ｒ，Ｇ，Ｂが時間軸変換メ
モリ５６に書き込まれた後に、上述した間引き処理が行
なわれる。図６は、Ｈ期間における間引き処理のタイミ
ングを示している。まず、非表示期間１では、データｌ
₁がラインメモリ６１に書き込まれる。次の表示期間２
では、ラインメモリ６１，６９のデータｌ₁に係数１が
乗算され、その演算結果ｌ₁´が加算回路６３を介した
後、Ｄ／Ａ（デジタル／アナログ）変換回路６４でアナ
ログ色信号に変換され、出力端子６５を介して図示しな
いディスプレイに出力される。なお、他の乗算器６６，
６７，６８は、タップ係数０として、出力が出ないよう
になされている。

【００３６】また、非表示期間３では、データｌ₄とｌ
₅とがラインメモリ６１，６９に書き込まれる。そし
て、次の表示期間４で、乗算器６２，６６により（ｌ₄
×０．７），（ｌ₅×０．３）なる演算がそれぞれ行な
われ、それらの両演算結果が加算回路６３で加算される
ことによりデータｌ₂´が生成される。図７は、乗算器
６２，６６が期間１，３，５，７，９でそれぞれ行なう
乗算内容を示している。このときのタップ係数は、ライ
ンメモリ６１，６９へのデータ転送と同様に、非表示期
間に係数レジスタ７０，７１にそれぞれセットされる。

【００３７】図８は、係数レジスタ７０，７１にそれぞ
れセットされるタップ係数を示している。なお、上記乗
算器６７，６８にタップ係数を送出するための係数レジ
スタ７２，７３については、補間処理で説明する。ま
た、水平方向の間引きは特に行なわず、ラインメモリ６
１，６９へのデータ転送と、係数レジスタ７０，７１へ
のタップ係数転送とは、ＣＰＵ５５によりＩ／Ｏ制御回
路７４，７５をそれぞれ介して実行される。

【００３８】以上の動作により、ＭＵＳＥ信号のライン
数を７／２０に間引くことにより、縦横比を損なうこと
なくアスペクト比４：３のディスプレイに画像表示する
ことが可能となる。

【００３９】次に、補間処理について説明する。今後の
ディスプレイは、大画面高精細化がますます進む傾向に
あるが、そのケースの１つを図９に示している。ディス
プレイの仕様としては、水平周波数が３３．７５ｋＨ
ｚ、フィールド周波数が６０Ｈｚ、アスペクト比が１
６：９とする。この仕様は、キーボード４６により入力
されＩ／Ｏ制御回路３０ｆを介してＣＰＵ３０ａに取り
込まれて、補間率が算出される。そして、ＣＰＵ３０ａ
で算出された水平方向の補間率（１．２倍）と垂直方向
の補間率（２．１倍）とは、端子５０及びＩ／Ｏ制御回
路５４を介してＣＰＵ５５に取り込まれる。

【００４０】図１０（ａ）は、水平方向の補間処理を示
している。ｍ₁，ｍ₂，ｍ₃，ｍ₄，……，ｍ₁₁は、そ
れぞれ受信信号の画素データであり、ｍ₁´，ｍ₂´，
ｍ₃´，ｍ₄，……，ｍ₁₃´は、ディスプレイに表示す
るための補間後のデータである。また、図１０（ｂ）
は、垂直方向の補間処理を示している。ｌ₁，ｌ₂，ｌ
₃，ｌ₄，ｌ₅，ｌ₆，ｌ₇，……，ｌ₁₁は、それぞれ
受信信号のライン方向のデータであり、ｌ₁´，ｌ
₂´，ｌ₃´，ｌ₄´，……，ｌ₂₂´は、ディスプレイ
に表示するための補間後のデータである。時間軸変換メ
モリ５６へのデータの取り込みは、間引き処理と同様に
行なうことができる。そして、図１１は、各補間後のデ
ータｌ₁´，ｌ₂´，ｌ₃´，ｌ₄´，……，ｌ₂₂´を
生成するための演算内容を示している。

【００４１】図１２は、補間処理を行なうタイミングを
示している。間引き処理で説明したように、非表示期間
にラインメモリ６１，６９へのデータ書き込みを行な
い、表示期間に実際の演算を行なっている。ラインメモ
リ６１，６９へのデータ書き込み処理が、ＣＰＵ５５に
よって制御されることは間引き処理と同様である。すな
わち、非表示期間１では、データｌ₁の取り込みを行な
い、補間データｌ₁´を求める演算が行なわれる。表示
期間２では、データｌ₂を取り込み、図１１に示した演
算が実行され補間データｌ₂´が生成される。

【００４２】図１３は、水平部分の画素単位の補間演算
タイミングを示している。図中ｂはラインメモリ６１，
６９の転送クロックを示し、図中ｃは係数レジスタ７０
〜７３の転送クロックを示している。これらの転送クロ
ックｂ，ｃは、ＣＰＵ５５からＩ／Ｏ制御回路７４，７
５を介してラインメモリ６１，６９及び係数レジスタ７
０〜７３にそれぞれ供給される。また、係数レジスタ７
０〜７３への係数のセットも、間引き処理と同様にＣＰ
Ｕ５５によって行なわれる。

【００４３】ここで、図１３は、ｌ₂´のラインを補間
する例について示している。すなわち、演算期間１で
は、ラインメモリ６１から出力されるｌ₁ｍ₁と、ライ
ンメモリ６９から出力されるｌ₂ｍ₁とに、それぞれ乗
算器６２，６６においてタップ係数０．５２，０．４８
が乗算され、加算回路６３で足し合わされることによっ
て、ｌ₂´ｍ₁´が生成され、Ｄ／Ａ変換回路６４でア
ナログの色信号Ｒ，Ｇ，Ｂに変換される。

【００４４】また、演算期間２〜１３では、図１４に示
すように、ラインメモリ６１，６９の出力及び該出力を
ラッチ７６，７７を介した出力と、係数レジスタ７０〜
７３のタップ係数とが順次演算されて補間データが生成
される。以上の処理を行なうことにより、図９に示す形
でアスペクト比１６：９のディスプレイに、元の縦横比
を損なうことなく画像表示を行なうことができる。

【００４５】以上に、間引き処理及び補間処理の具体例
について説明したが、次に、ディスプレイに対応した同
期信号ＳＹＮＣの発生について説明する。図１５は、前
記表示制御部４０の中の表示同期発生部４２の詳細な構
成を示している。すなわち、端子７８，７９，８０に
は、前記クロック分周値ａ_ckとＨエリア及びＶエリアと
がそれぞれ供給され、端子８１，８２には、前記水平及
び垂直分周値ｂ_H，ｃ_Vがそれぞれ供給される。

【００４６】ここで、間引き処理の場合は、端子７８に
供給されるクロック分周値ａ_ckとして２３分周が指定さ
れ、オシレータ８３から出力される１１１７．８ＭＨｚ
のクロックを分周カウンタ８４でカウントした値と比較
器８５で比較され、分周カウンタ８４のカウント値がク
ロック分周値ａ_ckに一致すると分周カウンタ８４がリセ
ットされるという動作が繰り返されることにより、分周
カウンタ８４から４８．６ＭＨｚの前記クロックＣＫ´
が得られる。このクロックＣＫ´は、前記端子５１を介
してＣＰＵ５５に割り込み信号として供給されるととも
に、分周カウンタ８６に供給されカウントされる。

【００４７】また、上記端子８１に供給された水平分周
値ｂ_Hは、分周カウンタ８６のカウント値と比較器８７
で比較され、分周カウンタ８６のカウント値が水平分周
値ｂ_Hに一致すると分周カウンタ８６がリセットされる
という動作が繰り返されることによって、例えば水平分
周値ｂ_Hが１４４０分周を指定するものであれば、分周
カウンタ８６から３３．７５ｋＨｚのＨ同期信号が得ら
れる。このＨ同期信号は、分周カウンタ８８に供給され
カウントされるとともに、加算器８９に供給される。

【００４８】そして、端子８２に供給された垂直分周値
ｃ_Vは、分周カウンタ８８のカウント値と比較器９０で
比較され、分周カウンタ８８のカウント値が垂直分周値
ｃ_Vに一致すると分周カウンタ８８がリセットされると
いう動作が繰り返されることにより、例えば垂直分周値
ｃ_Vが５６２．５分周を指定するものであれば、分周カ
ウンタ８８から６０ＨｚのＶ同期信号が得られる。この
Ｖ同期信号は、加算器８９でＨ同期信号と加算されるこ
とにより同期信号ＳＹＮＣとなり、出力端子９１を介し
てディスプレイに送出される。

【００４９】また、分周カウンタ８６のカウント値と、
端子７９に供給された水平方向の表示エリア（Ｈエリ
ア）とは、水平方向の表示エリア発生回路９２に供給さ
れる。この表示エリア発生回路９２は、設定されたＨエ
リアとカウント値とを比較して前記水平パルスＨ´を生
成し、出力端子５２を介してＣＰＵ５５に割り込み信号
として出力している。さらに、分周カウンタ８８のカウ
ント値と、端子８０に供給された垂直方向の表示エリア
（Ｖエリア）とは、垂直方向の表示エリア発生回路９３
に供給される。この表示エリア発生回路９３は、設定さ
れたＶエリアとカウント値とを比較して前記垂直パルス
Ｖ´を生成し、出力端子５３を介してＣＰＵ５５に割り
込み信号として出力している。

【００５０】ここで、補間処理の場合は、クロック分周
値ａ_ckとして７８分周が設定され、水平分周値ｂ_Hとし
て９１０分周が設定され、垂直分周値ｃ_Vとして２６
２．５分周が指定されると、１４．３ＭＨｚのクロック
ＣＫ´、１５．７ｋＨｚのＨ同期信号、６０ＨｚのＶ同
期信号が得られる。

【００５１】次に、図１６〜図１８は、ＣＰＵ５５の動
作フローチャートを示している。このフローチャート
は、前述した間引き処理及び補間処理のうちＣＰＵ５５
が基本的に行なう部分を中心に整理したものである。図
１６は、このＣＰＵ５５の主要な処理である割り込み処
理を示しており、まず、割り込み開始（ステップＳ１）
されると、ＣＰＵ５５は、ステップＳ２で、時間軸変換
メモリ５６に対するアクセスを停止し、ステップＳ３
で、元のフローチャートにリターンする。すなわち、制
御信号ａのＬレベル期間で時間軸変換メモリ５６に対す
るデータ書き込みが行なわれるので、その間ＣＰＵ５５
が時間軸変換メモリ５６にアクセスすることを禁止して
いる。

【００５２】図１７は、Ｖ´同期割り込み処理を示すフ
ローチャートであり、割り込み開始（ステップＳ４）さ
れると、ＣＰＵ５５は、ステップＳ５で、その内部に設
置された図示しないラインカウンタ用レジスタをクリア
した後、ステップＳ６で、Ｉ／Ｏ制御回路５４を介して
間引き率及び補間率を読み込む。この場合、前述した例
では、間引きの場合、垂直方向の間引き率として７／２
０を読み込み、補間の場合、水平方向の補間率として
１．２、垂直方向の補間率として２．１が読み込まれる
ことになる。そして、ステップＳ７で、図４，図８，図
１０，図１１，図１４に示したような間引き係数及び補
間係数の計算が行なわれる。この計算は、垂直同期信号
から映像信号が始まるまでの垂直帰線期間に行なわれ
る。その後、ＣＰＵ５５は、ステップＳ８で、を元のフ
ローチャートにリターンする。

【００５３】図１８は、Ｈ´同期割り込み処理、つまり
非表示期間に各種のデータを転送する処理を示すフロー
チャートである。まず、割り込み開始（ステップＳ９）
されると、ＣＰＵ５５は、ステップＳ１０で、ラインメ
モリ６１，６９にデータを転送し、ステップＳ１１で、
各係数レジスタ７０〜７３にタップ係数をセットする。
このときの転送クロックも、Ｉ／Ｏ制御回路７４，７５
を介してラインメモリ６１，６９及び係数レジスタ７０
〜７３に供給されることは前述した通りであり、転送タ
イミングは図１２に示している。その後、ＣＰＵ５５
は、ステップＳ１２で、ラインカウンタ用レジスタを＋
１した後、ステップＳ１３で元のフローチャートにリタ
ーンする。

【００５４】次に、図１９は、システムコントローラ３
０内のＣＰＵ３０ａの動作フローチャートを示してい
る。このＣＰＵ３０ａの主な作用は、選局している放送
の方式を判別するとともに、接続されているディスプレ
イの仕様（水平周波数、垂直周波数、アスペクト比）を
取り込み、間引き率や補間率を計算することである。図
１９に示す動作フローチャートは、キーボード４６で選
局の指定やディスプレイの仕様の指定を行なった場合を
示しており、割り込み処理を基本としている。

【００５５】まず、ＣＰＵ３０ａは、ステップＳ１４
で、Ｉ／Ｏ制御回路３２を介してチューナ２８，３４を
選択する。次に、ＣＰＵ３０ａは、ステップＳ１５で、
選択されたチューナ２８，３４から出力されるテレビジ
ョン信号の方式判別結果を、Ｉ／Ｏ制御回路４５を介し
て取り込む。その後、ＣＰＵ３０ａは、ステップＳ１６
で、取り込んだ方式判別結果を方式メモリ３０ｂにセッ
トする。次に、ＣＰＵ３０ａは、ステップＳ１７で、キ
ーボード４６で入力されたディスプレイの仕様をＩ／Ｏ
制御回路３０ｆを介して取り込む。そして、ＣＰＵ３０
ａは、ステップＳ１８で、取り込んだディスプレイの仕
様をメモリ３０ｅに書き込む。

【００５６】その後、ＣＰＵ３０ａは、ステップＳ１９
で、方式メモリ３０ｂに記録された方式データとメモリ
３０ｅに記録されたディスプレイ仕様とにより、間引き
率や補間率を計算し表示制御部４０に出力するととも
に、ステップＳ２０で、クロック分周値ａ_ck，水平分周
値ｂ_H，垂直分周値ｃ_V，Ｈエリア及びＶエリアを表示
制御部４０に出力する。

【００５７】図２０は、間引き率演算の一例を示してい
る。まず、ＣＰＵ３０ａは、ステップＳ２１で、キーボ
ード４６より入力されたディスプレイの仕様の中の水平
周波数及び垂直周波数から、そのディスプレイのライン
数を演算する。この例では、水平周波数（１５７５０Ｈ
ｚ）×２／垂直周波数（５９．９４Ｈｚ）＝５２５本が
求められる。次に、ＣＰＵ３０ａは、ステップＳ２２
で、信号のアスペクト比とディスプレイのアスペクト比
とより受信信号の圧縮比を求める。この例では、９／
（１６×３／４）＝３／４であるから、縦方向に３／４
倍すればよいことになる。

【００５８】その後、ＣＰＵ３０ａは、ステップＳ２３
で、実際の表示のライン数を求める。ここで、１６：９
のテレビジョン信号を４：３に表示させるとき、縦方向
のライン数は５２５本の３／４つまり３９３本となる。
そして、ＣＰＵ３０ａは、ステップＳ２４で、ライン数
の間引き率を計算する。この例では、３９３／１１２５
で約７／２０となり、その値が間引き率として表示制御
部４０に送出される。

【００５９】したがって、上記実施例のような構成によ
れば、ＮＴＳＣ信号やＭＵＳＥ信号等の複数のテレビジ
ョン信号を、接続されたディスプレイの仕様（水平周波
数、垂直周波数、アスペクト比）に合わせた形で信号処
理（間引き、時間軸変換、補間）を施すようにしたの
で、各種方式のテレビジョン信号を同期周波数やアスペ
クト比の異なる多種類のディスプレイ部で表示させるこ
とが可能となる。また、上記実施例では、チューナ２
８，３４から得られるベースバンド信号を間引き、時間
軸変換、補間処理することについて説明したが、外部か
ら直接入力されたベースバンド信号を処理することもで
きる。さらに、ディスプレイの仕様を入力する手段とし
ては、キーボード４６に限らず、例えばリモートコント
ロール操作を用いるようにしても実現することができ
る。なお、この発明は上記実施例に限定されるものでは
なく、この外その要旨を逸脱しない範囲で種々変形して
実施することができる。

【００６０】

【発明の効果】以上詳述したようにこの発明によれば、
各種方式のテレビジョン信号をそれぞれ処理し、同期周
波数やアスペクト比の異なる多種類のディスプレイ部で
の表示を可能とし得る極めて良好な表示装置を提供する
ことができる。

【図面の簡単な説明】

【図１】この発明に係る表示装置の一実施例を示すブロ
ック構成図。

【図２】同実施例の間引き処理における画面の関係を説
明するための図。

【図３】同実施例の間引き・時間変換・補間処理部の詳
細を示すブロック構成図。

【図４】同実施例の間引き処理を説明するための図。

【図５】同間引き処理における演算タイミングを示す
図。

【図６】同実施例の時間軸変換メモリへの書き込みタイ
ミングを示す図。

【図７】同実施例の乗算器の乗算内容を示す図。

【図８】同実施例の係数レジスタのタップ係数を示す
図。

【図９】同実施例の補間処理における画面の関係を説明
するための図。

【図１０】同実施例の水平及び垂直方向の補間処理を説
明するための図。

【図１１】同実施例の垂直方向の補間処理における演算
内容を示す図。

【図１２】同実施例の補間演算出力タイミングを示す
図。

【図１３】同実施例の具体的な補間動作のタイミングを
示す図。

【図１４】同実施例の補間処理における係数レジスタの
タップ係数を示す図。

【図１５】同実施例の表示同期発生部の詳細を示すブロ
ック構成図。

【図１６】同実施例の表示制御部内のＣＰＵの割り込み
動作を示すフローチャート。

【図１７】同ＣＰＵのＶ´同期割り込み処理を示すフロ
ーチャート。

【図１８】同ＣＰＵのＨ´同期割り込み処理を示すフロ
ーチャート。

【図１９】同実施例のシステムコントローラ内のＣＰＵ
の動作を示すフローチャート。

【図２０】同ＣＰＵの間引き処理を示すフローチャー
ト。

【図２１】従来のテレビジョン受信機を示すブロック構
成図。

【符号の説明】

１１…アンテナ、１２…システムコントローラ、１３…
チューナ、１４…スイッチ回路、１５…アンテナ、１６
…チューナ、１７…ＮＴＳＣデコーダ、１８…ＮＵＳＥ
デコーダ、１９…走査線変換回路、２０…時間圧縮回
路、２１，２２…スイッチ回路、２３…ＣＲＴ、２４…
偏向回路、２５…リモートコントロール受信部、２６…
リモートコントロール操作部、２７…アンテナ、２８…
チューナ、２９…スイッチ回路、３０…システムコント
ローラ、３１…データバス、３２…Ｉ／Ｏ制御回路、３
３…アンテナ、３４…チューナ、３５…ＮＴＳＣデコー
ダ、３６…ＭＵＳＥデコーダ、３７…Ｉ／Ｏ制御回路、
３８，３９…スイッチ回路、４０…表示制御部、４１…
間引き・時間変更・補間処理部、４２…表示同期発生
部、４３…Ｉ／Ｏ制御回路、４４…方式判別回路、４５
…Ｉ／Ｏ制御回路、４６…キーボード、４７〜５３…端
子、５４…Ｉ／Ｏ制御回路、５５…ＣＰＵ、５６…時間
軸変換メモリ、５７…取り込みアドレス発生回路、５８
…バッファ、５９…制御信号発生回路、６０…バッフ
ァ、６１…ラインメモリ、６２…乗算器、６３…加算回
路、６４…Ｄ／Ａ変換回路、６５…出力端子、６６〜６
８…乗算器、６９…ラインメモリ、７０〜７３…係数レ
ジスタ、７４，７５…Ｉ／Ｏ制御回路、７６，７７…ラ
ッチ、７８〜８２…端子、８３…オシレータ、８４…分
周カウンタ、８５…比較器、８６…分周カウンタ、８７
…比較器、８８…分周カウンタ、８９…加算器、９０…
比較器、９１…出力端子、９２，９３…表示エリア発生
回路。

Claims

【特許請求の範囲】

【請求項１】入力されたテレビジョン信号の同期周波
数及びアスペクト比を判別する判別手段と、前記テレビ
ジョン信号を画像表示させるためのディスプレイの同期
周波数及びアスペクト比を取り込む入力手段と、前記テ
レビジョン信号をそのアスペクト比を損なうことなく前
記ディスプレイに画像表示させるために、前記判別手段
の判別結果及び前記入力手段で取り込んだデータに基づ
いて、前記テレビジョン信号の水平及び垂直方向の間引
き率及び補間率を算出する演算手段と、この演算手段で
算出された間引き率に基づいて前記テレビジョン信号に
間引き処理を施す間引き手段と、前記演算手段で算出さ
れた補間率に基づいて前記テレビジョン信号に補間処理
を施す補間手段と、前記テレビジョン信号を前記ディス
プレイの同期周波数に対応させるように時間軸変換する
時間変換手段とを具備し、前記時間変換手段の後段に前
記間引き手段及び補間手段をそれぞれ配置するように構
成してなることを特徴とする表示装置。