JPH11143442A

JPH11143442A - 画像信号処理方法および画像信号処理装置

Info

Publication number: JPH11143442A
Application number: JP9322191A
Authority: JP
Inventors: Kesatoshi Takeuchi; 啓佐敏竹内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-11-06
Filing date: 1997-11-06
Publication date: 1999-05-28

Abstract

(57)【要約】【課題】フリッカ現象、垂直方向の画像解像度劣化お
よび尾引き現象を防止して、液晶表示装置のような画像
表示装置にインタレース方式の画像を表示する。【解決手段】インタレース画像信号が与えられるべきラ
インに対しては入力されたインタレース画像信号を選択
して出力し、インタレース画像信号が与えられないライ
ンに対しては特定レベルのマスク信号を選択して出力す
ることによって非インタレース画像信号を生成する。生
成された非インタレース画像信号は画像表示装置に出力
され、これに応じた画像が表示される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、インタレース方
式の画像信号を、液晶表示装置に代表される平面表示装
置に表示可能な画像信号に変換する画像信号処理技術に
関する。

【０００２】

【従来の技術】通常のビデオ信号（ＮＴＳＣ−Ｍ方式）
のライン数は、２６２．５本／フィールド、５２５本
（有効画像領域約４８０本）／フレームである。このよ
うなビデオ信号を、垂直方向の走査電極ライン数が１フ
ィールドあたりの走査線数よりも多い液晶表示装置、例
えば垂直方向の走査電極ライン４８０本の液晶表示装置
に表示する場合には、従来、次のような方法が考えられ
ている。

【０００３】画像情報の存在しない画素電極ラインに
対応する補完信号として、その前もしくは後のラインの
対応する画像信号を用いて（フィールド内補完方式）、
１フィールドの画像信号を１フレームのノンインタレー
ス方式の画像信号に変換する。画像情報の存在しない画素電極ラインに対応する補完
信号として、１フィールド前もしくは後の対応する画像
信号を用いて（フィールド間補完方式）、２フィールド
の画像信号を１フレームのノンインタレース方式の画像
信号に変換する。

【０００４】

【発明が解決しようとする課題】図１１は、フィールド
内補完方式により生成された１フレームのノンインタレ
ース方式の画像信号に関する問題点を示す説明図であ
る。図は、説明を容易にするために、１フレーム８本の
ラインの画像信号とし、「Ｈ」の図形を表示する静止画
像を例に説明する。（ａ）に示すインタレース方式の画
像信号は、（ａ−１）に示すように期間Ｔ１で1フレー
ムの画像のうち奇数フィールドＯＤＤ１の画像信号が伝
送され、（ａ−２）に示すように期間Ｔ２で偶数フィー
ルドＥＶＥＮ１の画像信号が伝送されて表示される。一
方、（ｂ）に示すフィールド内補完方式により生成され
たノンインタレース方式の画像信号は、期間Ｔ１’にお
いて、（ｂ−１）に示すように奇数ラインに対応する奇
数フィールドＯＤＤ１の画像信号を各奇数ラインの下の
偶数ラインの画像信号として補完して、奇数フィールド
ＯＤＤ１の画像信号を１フレームのノンインタレース方
式の画像信号に変換して表示する。また、期間Ｔ２’に
おいて、（ｂ−２）に示すように偶数ラインに対応する
偶数フィールドＥＶＥＮ１の画像信号を各偶数ラインの
上の奇数ラインの画像信号として補完して、偶数フィー
ルドＥＶＥＮ１の画像信号を１フレームのノンインタレ
ース方式の画像信号に変換して表示する。図１１（ａ）
と（ｂ）を比較してわかるように、（ｂ−１）に示した
画像信号は、横線が太く変形された「Ｈ」図形であると
ともに、表示位置が下方にずれた画像となっている。ま
た、（ｂ−２）に示した画像信号は、横線が消失すると
ともに、縦線が拡大された画像となっている。この結
果、これら２つの異なったフレーム画像信号が交互に表
示されて、フリッカ現象が発生する。

【０００５】また、フィールド内補完方式では、画像の
垂直方向の空間周波数が劣化することにより、垂直方向
の画像解像度が劣化する。

【０００６】図１２は、フィールド間補完方式により生
成された１フレームのノンインタレース方式の画像信号
に関する問題点を示す説明図である。図１２において
も、説明を容易にするために１フレーム８本のラインの
画像信号とし、左から右に移動する動画像を例に説明す
る。（ａ）に示すインタレース方式の画像信号は、（ａ
−１）に示すように期間Ｔ１で奇数フィールドＯＤＤ１
の画像信号が伝送され、（ａ−２）に示すように期間Ｔ
２で偶数フィールドＥＶＥＮ１の画像信号が伝送され、
（ａ−３）に示すように期間Ｔ３で奇数フィールドＯＤ
Ｄ２が伝送され、（ａー４)に示すように期間Ｔ４で偶
数フィールドＥＶＥＮ２が伝送されて動画像が表示され
る。一方、（ｂ）に示すフィールド間補完方式により生
成されたノンインタレース方式の画像信号は、期間Ｔ
２’において、（ｂ−１）に示すように偶数フィールド
ＥＶＥＮ１の画像信号を奇数フィールドＯＤＤ１におけ
る偶数ラインの画像信号として補完して、１フレームの
ノンインタレース方式の画像信号として表示する。ま
た、期間Ｔ４’において、（ｂ−２）に示すように偶数
フィールドＥＶＥＮ２を奇数フィールドＯＤＤ２におけ
る偶数ラインの画像信号として補完して、１フレームの
ノンインタレース方式の画像信号として表示する。

【０００７】インタレース方式は、本来偶数フィールド
と奇数フィールドとを表示して１フレームの画像が表示
されるものであるが、通常、フィールドスキャン方式と
呼ばれる各フィールド毎に時間的なずれのある画像信号
が利用されるため、動画像の場合には奇数フィールドと
偶数フィールドの画像信号にずれが生じる。その結果、
（ｂ）に示すようなフィールド間補完方式により生成さ
れた画像信号を表示させると、（ｂ−１），（ｂ−２）
に示すように尾引き現象が発生して画像が歪んでしま
う。

【０００８】この発明は、従来技術における上述の課題
を解決するためになされたものであり、上述したフリッ
カ現象、垂直方向の画像解像度劣化および尾引き現象を
防止して、液晶表示装置のような平面表示装置にインタ
レース方式の画像信号を表示する技術を提供することを
目的とする。

【０００９】

【課題を解決するための手段およびその作用・効果】上
述の課題は、以下の画像信号処理方法または装置によっ
て解決される。まず本願発明の画像信号処理方法は、入
力された画像信号を複数のラインに与えて表示する画像
表示装置に、インタレース画像信号に応じて画像を表示
するための画像信号処理方法であって、画像信号を記憶
する画像メモリを設けて、入力されたインタレース画像
信号を前記画像メモリに書き込み、前記画像メモリに記
憶されたインタレース画像信号を読み出して前記画像表
示装置に出力する際に、前記インタレース画像信号が与
えられるべきラインに対しては前記インタレース画像信
号を選択するとともに、前記インタレース画像信号が与
えられないラインに対しては特定のマスク信号を選択す
ることによって、非インタレース画像信号を生成するこ
とを特徴とする。

【００１０】また、上記画像信号処理方法による画像信
号装置は、入力された画像信号を複数のラインに与えて
表示する画像表示装置に、インタレース画像信号に応じ
て画像を表示するための画像信号処理装置であって、画
像信号を記憶する画像メモリと、前記画像メモリへの書
き込みを制御する画像書込制御手段と、前記画像メモリ
からの読み出しを制御する画像読出制御手段と、前記画
像メモリへの画像信号の書き込み時または読み出し時
に、インタレース画像信号を非インタレース画像信号に
変換する画像変換手段と、を備え、前記画像変換手段
は、前記インタレース画像信号が与えられるべきライン
に対しては前記インタレース画像信号を選択し、前記イ
ンタレース画像信号が与えられないラインに対しては特
定のマスク信号を選択することによって非インタレース
画像信号を生成する選択手段を備えることを特徴とす
る。

【００１１】この画像信号処理方法および画像信号処理
装置は、入力されたインタレース画像信号を非インタレ
ース画像信号に変換して出力するので、インタレース画
像信号を、複数のラインに与えて表示する画像表示装置
において表示することができる。しかも、インタレース
画像信号は与えられるべきラインに与えられ、インタレ
ース画像信号が与えられないラインには特定のマスク信
号が与えられるので、表示される画像をインタレース画
像信号による表示画像とほぼ等価とすることができる。
これにより、従来例で説明したような、フリッカ現象、
複数のラインの方向に垂直な方向の画像解像度劣化およ
び尾引き現象を防止することができる。

【００１２】ここで、前記非インタレース画像信号を前
記インタレース画像信号に適した周波数の整数倍の周波
数で出力するようにすることが好ましい。このようにす
れば、画像表示装置に表示される画像表示サイズに対応
した周波数で画像信号を出力することができる。

【００１３】上記画像信号処理装置において、前記画像
変換手段は、入力された前記インタレース画像信号を前
記画像メモリに書き込む手段を備え、前記選択手段は、
前記画像読出制御手段によって前記画像メモリから読み
出されたインタレース画像信号と前記マスク信号とを切
り換えて出力することによって前記非インタレース画像
信号を生成する手段を備えることが好ましい。

【００１４】このような構成にすれば、画像メモリに書
き込まれたインタレース画像信号が読み出されるとき
に、インタレース画像信号が与えられるべきラインに対
しては画像信号が選択され、インタレース画像信号が与
えられないラインに対してはマスク信号が選択されるの
で、画像表示装置に出力される画像信号を非インタレー
ス画像信号とすることができるとともに、表示される画
像をインタレース画像信号による表示画像とほぼ等価と
することができる。これにより、従来例で説明したよう
な、フリッカ現象、複数のラインの方向に垂直な方向の
画像解像度劣化および尾引き現象を防止することができ
る。

【００１５】また、上記画像信号処理装置において、前
記画像変換手段は、前記画像メモリに画像信号を書き込
む前に、入力された前記インタレース画像信号と前記マ
スク信号とを切り換えて出力することによって前記非イ
ンタレース信号を生成する手段を備え、前記画像書込制
御手段は、前記選択手段によって生成された前記非イン
タレース画像信号を前記画像メモリに書き込む手段を備
えるようにしてもよい。

【００１６】このような構成にしても、入力されたイン
タレース画像信号とマスク信号とを切り換えて出力する
ことにより生成された非インタレース画像信号が画像メ
モリに書き込まれ、この非インタレース画像信号が読み
出されて画像表示装置に表示された画像は、インタレー
ス画像信号の１フィールドの画像とほぼ等価とすること
ができる。これにより、従来例で説明したような、フリ
ッカ現象、複数のラインの方向に垂直な方向の画像解像
度劣化および尾引き現象を防止することができる。

【００１７】なお、前記複数のラインは、それぞれ複数
の画素を含んでおり、前記特定のマスク信号として、黒
レベルの画像信号、または前記マスク信号を与える画素
に対して前記複数のラインの方向とは垂直な方向に隣接
する画素に与えられるインタレース画像信号に基づいて
作成されたより輝度の低い画像信号、のいずれかを用い
ることが好ましい。

【００１８】このようなマスク信号を用いれば、インタ
レース画像信号による画像の表示に対して、マスク信号
による画像の表示を目立たなくすることができるので、
画像表示装置に表示された非インタレース画像信号によ
る画像をインタレース画像信号による画像とほぼ等価な
画像とみなすことができる。

【００１９】

【発明の実施の形態】Ａ．画像信号処理装置の全体構
成：次に、本発明の実施の形態を実施例に基づき説明す
る。図１は、この発明の実施例としての画像信号処理装
置の全体構成を示すブロック図である。この画像信号処
理装置は、同期分離回路２０と、Ａ−Ｄ変換器３０と、
疑似インタレース画像制御回路４０と、画像メモリ５０
と、ドットクロック生成回路７０と、書込制御回路６０
と、読出制御回路８０と、同期信号発生回路９０と、液
晶ディスプレイ駆動回路１１０と、処理条件設定レジス
タ１３０と、ＣＰＵ１４０とを備えるコンピュータシス
テムである。

【００２０】この画像信号処理装置の全体は、液晶プロ
ジェクタ内に設けられており、液晶ディスプレイパネル
１２０に表示する画像を処理するための装置である。液
晶ディスプレイパネル１２０に表示された画像は、図示
しない光学系を用いて投写スクリーン上に投写される。

【００２１】なお、この画像信号処理装置は、ディスプ
レイパネル１２０とは別の表示装置を備えるコンピュー
タシステムであってもよい。また、この画像信号処理装
置は、液晶プロジェクタの外部に設けられるようにして
もよい。

【００２２】処理条件設定レジスタ１３０は、本画像信
号処理装置における処理の条件を記憶するレジスタであ
る。これらの条件は、図示しないバスを介してＣＰＵ１
４０によって設定される。図１において、「＊」が付さ
れているブロックは、処理条件設定レジスタ１３０にそ
れぞれ接続されており、処理条件設定レジスタ１３０に
設定された条件に従って、それぞれの処理を実行する。

【００２３】同期分離回路２０は、入力されたアナログ
画像信号ＡＶ１から垂直同期信号ＷＶＳＹＮＣと水平同
期信号ＷＨＳＹＮＣを分離し、また、コンポーネント画
像信号（同期信号を含まない画像信号）を出力する。ア
ナログ画像信号ＡＶ１としては、インタレース方式の画
像信号が供給される。なお、予め同期信号が分離された
画像信号が入力されるような場合には、同期分離回路２
０は省略可能である。また、同期分離回路２０の全段に
複数の画像信号から１つの画像信号を選択するビデオセ
レクタを備えるようにしても良い。

【００２４】同期分離回路２０から出力されたコンポー
ネント画像信号は、Ａ−Ｄ変換器３０によってデジタル
画像信号ＤＶ１に変換される。Ａ−Ｄ変換器３０は、画
像信号の周波数を有するサンプリングクロックＳＣＬＫ
に従ってアナログ信号をデジタル信号に変換する。

【００２５】ドットクロック生成回路７０は、同期分離
回路２０から供給される水平同期信号ＷＨＳＹＮＣに従
ってドットクロック信号ＤＣＬＫを生成する。ドットク
ロック生成回路７０は、図示しないＰＬＬ回路を有して
いる。このＰＬＬ回路における分周比は、処理条件設定
レジスタ１３０から与えられる。なお、通常、サンプリ
ングクロック信号ＳＣＬＫは、このドットクロック信号
ＤＣＬＫに等しい。

【００２６】書込制御回路６０は、処理条件設定レジス
タ１３０から与えられる書込制御条件に基づいて、ドッ
トクロック信号ＤＣＬＫと、同期信号ＷＶＳＹＮＣ，Ｗ
ＨＳＹＮＣとに同期して、Ａ−Ｄ変換器３０から出力さ
れたデジタル画像信号ＤＶ１を画像メモリ５０に書き込
むためのアドレスや書込制御信号を生成する。Ａ−Ｄ変
換器３０によって変換されたデジタル画像信号ＤＶ１
は、書込制御回路６０から出力された制御信号ＷＤＣに
従って疑似インタレース画像制御回路４０を介して画像
メモリ５０に記憶される。

【００２７】同期信号発生回路９０は、液晶ディスプレ
イパネル１２０の表示を制御する垂直同期信号ＲＶＳＹ
ＮＣ、水平同期信号ＲＨＳＹＮＣおよびクロック信号Ｒ
ＣＬＫを生成する。なお、これらの信号は、同期分離回
路２０から供給される同期信号ＷＶＳＹＮＣ，ＷＨＳＹ
ＮＣに基づいて、図示しないＰＬＬ回路によって生成さ
れる。また、水平同期信号ＲＨＳＹＮＣおよびクロック
信号ＲＣＬＫは、それぞれ水平同期信号ＷＨＳＹＮＣお
よびドットクロックＤＣＬＫの整数倍の周波数を有して
いる。

【００２８】読出制御回路８０は、処理条件設定レジス
タ１３０から与えられる読出制御条件に基づいて、同期
信号ＲＶＳＹＮＣ，ＲＨＳＹＮＣおよびクロック信号Ｒ
ＣＬＫに同期して、画像メモリ５０に記憶されたデジタ
ル画像信号を読み出すためのアドレスや読出制御信号を
生成する。画像メモリ５０に記憶された画像信号は、読
出制御回路８０から出力された制御信号ＲＤＣに従って
疑似インタレース画像制御回路４０を介して読み出され
る。

【００２９】疑似インタレース画像制御回路４０は、Ａ
ーＤ変換器３０からの出力信号ＤＶ１が書込制御回路６
０に従って画像メモリ５０に記憶され、読出制御回路８
０に従って再び読み出されて出力画像信号ＲＤＡＴＡと
して出力される間に、1フィールドの画像信号を補完し
て１フレームの画像信号に変換する。その詳細は後述す
る。

【００３０】疑似インタレース画像制御回路４０からの
出力画像信号ＲＤＡＴＡは、液晶ディスプレイ駆動回路
１１０に供給される。液晶ディスプレイ駆動回路１１０
は、この出力画像信号ＲＤＡＴＡを、同期信号ＲＶＳＹ
ＮＣ，ＲＨＳＹＮＣおよびクロック信号ＲＣＬＫに応じ
て、液晶ディスプレイ１２０に画像を表示する。

【００３１】Ｂ．疑似インタレース画像制御回路の構成
と動作：図２は、疑似インタレース画像制御回路４０の
構成の一例を示す概略ブロック図である。疑似インタレ
ース画像制御回路４０は、メモリアクセス制御回路４２
０と、マスク信号生成回路４４０と、信号選択回路４６
０と、マスク信号選択制御回路４８０と、画像拡大／縮
小回路５００と、を備えている。

【００３２】メモリアクセス制御回路４２０は、書込制
御回路６０（図１）から出力された制御信号ＷＤＣ（ア
ドレス信号および書込制御信号）と読出制御回路８０
（図1)から出力された制御信号ＲＤＣ（アドレス信号お
よび読出制御信号）とに基づいて画像メモリ５０にアド
レス信号ＡＤＤおよびメモリ制御信号ＣＯＮを出力す
る。

【００３３】マスク信号生成回路４４０は、特定レベル
のマスク信号ＭＤを出力する。なお、マスク信号の生成
方法については後述する。

【００３４】信号選択回路４６０は、画像メモリ５０か
ら読み出されたインタレース画像データＲＤとマスク信
号ＭＤの一方を、選択制御信号ＭＳＥＬに従って選択す
ることによって、非インタレース化された１フレームの
画像信号を出力する。この非インタレース画像信号は、
有効な画像情報としては画像メモリ５０から読み出され
たインタレース画像信号ＲＤと同じであるので、以下、
「疑似インタレース画像信号」と呼ぶ場合もある。マス
ク信号選択制御回路４８０は、画像メモリ５０から読み
出されたインタレース画像データが奇数フィールドであ
るか偶数フィールドであるかを示すフィールド信号ＯＤ
Ｄ／ＥＮＥＮと、同期信号ＲＨＳＹＮＣ，ＲＶＳＹＮＣ
とに基づいて選択信号ＭＳＥＬを生成する。

【００３５】画像拡大／縮小回路５００は、信号選択回
路４６０から出力された疑似インタレース画像信号を液
晶ディスプレイパネル１２０（図１）の表示サイズに対
応させるように拡大／縮小して、出力画像信号ＲＤＡＴ
Ａを出力する。なお、画像拡大／縮小回路は、信号選択
回路４６０の前段に配置して、画像メモリ５０から読み
出された画像信号ＲＤおよびマスク信号ＭＤのそれぞれ
に拡大／縮小を施すようにしてもよい。以下の説明で
は、説明を容易にするために、画像拡大／縮小回路５０
０で拡大／縮小を行わず、入力されたインタレース方式
の画像信号を１フレームの表示サイズを有する液晶ディ
スプレイ１２０に表示する場合を例に説明する。

【００３６】図３は、疑似インタレース画像制御回路４
０の概略動作を示すタイミングチャートである。（ａ）
に示す垂直同期信号ＷＶＳＹＮＣおよび（ｄ）に示す水
平同期信号ＷＨＳＹＮＣに同期して、（ｃ）に示すよう
にインタレース画像信号ＤＶ１が入力される。（ｂ）に
示すフィールド信号ＯＤＤ／ＥＶＥＮがハイ（以下、
「Ｈ」と記す）レベルである期間は、奇数フィールドの
インタレース画像信号が入力されて画像メモリ５０（図
１）に書き込まれる。一方、フィールド信号ＯＤＤ／Ｅ
ＶＥＮがロウ（以下、「Ｌ」と記す）レベルである期間
は、偶数フィールドのインタレース画像信号が画像メモ
リ５０に書き込まれる。すなわち、画像信号ＤＶ１とし
て、奇数フィールドのインタレース画像信号と偶数フィ
ールドのインタレース画像信号とが垂直同期信号ＷＶＳ
ＹＮＣに同期して交互に入力され、画像メモリ５０には
奇数フィールドのインタレース画像信号と偶数フィール
ドのインタレース画像信号とが交互に書き込まれる。
（ｅ）に示す出力画像信号ＲＤＡＴＡは、（ａ）に示す
垂直同期信号ＷＶＳＹＮＣおよび（ｆ）に示す水平同期
信号ＲＨＳＹＮＣに同期して、入力画像信号ＤＶ１の入
力タイミングよりも少し先行して出力される。また、出
力される画像信号ＲＤＡＴＡの内容は、１つ前の垂直同
期信号ＷＶＳＹＮＣの周期に画像メモリ５０に記憶され
たインタレース画像信号が読み出されて出力される。す
なわち、フィールド信号ＯＤＤ・ＥＶＥＮがＨレベル
で、入力画像信号ＤＶ１として奇数フィールドＯＤＤ
（ｎ）のインタレース画像信号が入力されているとき
は、これに少し先行して１つ前の垂直同期信号ＷＶＳＹ
ＮＣの周期で画像メモリ５０に書き込まれた偶数フィー
ルドＥＶＥＮ（ｎ−１）のインタレース画像信号が読み
出される。フィールド信号ＯＤＤ・ＥＶＥＮがＬレベル
で、入力画像信号ＤＶ１として偶数フィールドＥＶＥＮ
（ｎ）のインタレース画像信号が入力されているとき
は、これに少し先行して１つ前の垂直同期信号ＷＶＳＹ
ＮＣの周期で画像メモリ５０に書き込まれた奇数フィー
ルドＯＤＤ（ｎ）のインタレース画像信号が読み出され
る。

【００３７】なお、出力画像信号ＲＤＡＴＡの水平同期
信号ＲＨＳＹＮＣは、（ｆ）に示すように入力画像信号
ＤＶ１の水平同期信号ＷＨＳＹＮＣ（図４（ｄ））の周
波数の２倍の周波数を有し、以下に説明するように、出
力画像信号ＲＤＡＴＡとして入力画像信号ＤＶ１の２倍
の画像情報を出力している。

【００３８】図４は、出力画像信号ＲＤＡＴＡの出力動
作を詳細に説明するタイミングチャートである。図４
（ａ）は奇数フィールドのインタレース画像信号が画像
メモリ５０（図１）から読み出される場合を示してい
る。画像メモリ５０から奇数フィールドのインタレース
画像信号が読み出される場合には、（ａ−１）に示す水
平同期信号ＲＨＳＹＮＣの各期間のうち奇数ラインに相
当する期間において、メモリアクセス制御回路４２０
（図２）を介して読出制御回路８０（図１）から、画像
メモリ５０の垂直方向のラインアドレス信号ＶＡＤＤが
先頭アドレスから順番に出力される。すなわち、１ライ
ン目の期間では、ラインアドレス信号ＶＡＤＤに第１番
目のアドレス「１」が出力され、３ライン目の期間では
第２番目のアドレス「２」が出力される。なお、このと
き、画像メモリ５０の水平方向のアドレス信号ＨＡＤＤ
（図示しない）には、クロック信号ＲＣＬＫに同期して
水平方向の画素アドレスが順番に出力されて読み出し画
像信号ＲＤが出力される。一方、偶数ラインに相当する
期間では、ラインアドレス信号ＶＡＤＤには、アドレス
が出力されず、画像メモリ５０から画像信号は読み出さ
れない。

【００３９】画像メモリ５０から奇数フィールドのイン
タレース画像信号を読み出す期間か偶数フィールドのイ
ンタレース画像信号を読み出す期間かは、（ａ−２）に
示すフィールド信号ＯＤＤ／ＥＶＥＮがＨレベルかＬレ
ベルかで判断できる。すなわち、フィールド信号ＯＤＤ
／ＥＶＥＮがＬレベルの場合は、奇数フィールドのイン
タレース画像信号を読み出す期間であり、Ｈレベルの場
合は、偶数フィールドのインタレース画像信号を読み出
す期間である。マスク信号選択制御回路４８０（図２）
は、このフィールド信号ＯＤＤ／ＥＶＥＮと、同期信号
ＲＶＳＹＮＣ，ＲＨＳＹＮＣに基づいて（ａ−４）に示
す選択信号ＭＳＥＬを出力する。選択信号ＭＳＥＬがＬ
レベルである期間、すなわち、奇数ラインに相当する期
間では、画像メモリ５０から読み出された画像信号ＲＤ
が信号選択回路４６０（図２）で選択されて出力され
る。一方、選択信号ＭＳＥＬがＨレベルである期間、す
なわち、偶数ラインに相当する期間では、マスク信号生
成回路４４０で生成されたマスク信号ＭＤが信号選択回
路４６０で選択されて出力される。この結果、奇数フィ
ールドの画像信号が画像メモリ５０から読み出される場
合には、奇数ラインの画像信号ＲＤと偶数ライン用のマ
スク信号ＭＤとが信号選択回路４６０で交互に選択され
てノン（非）インタレース方式の１フレーム分の画像信
号ＲＤＡＴＡ（図４（ａ−５））として出力される。
（ａ−５）に示したＲＤＡＴＡは、１ライン目の信号と
して奇数フィールドの１ライン目の画像信号ＲＤ１
（Ｏ）、２ライン目の信号としてマスク信号ＭＤ１
（Ｏ）、３ライン目の信号として奇数フィールドの２ラ
イン目の画像信号ＲＤ２（Ｏ）が順番に出力されている
様子を示している。

【００４０】図４（ｂ）は偶数フィールドの画像信号が
読み出される場合を示している。マスク信号選択制御回
路４８０は、（ｂ−２）に示すフィールド信号ＯＤＤ／
ＥＶＥＮと、同期信号ＲＶＳＹＮＣ，ＲＨＳＹＮＣに基
づいて（ｂー４）に示す選択信号ＭＳＥＬを出力する。
画像メモリ５０から偶数フィールドの画像信号が読み出
される場合には、奇数フィールドの画像信号が読み出さ
れる場合とは逆に、（ｂ−１）に示す水平同期信号ＲＨ
ＳＹＮＣの各期間のうち偶数ラインに相当する期間にお
いて、メモリアクセス制御回路４２０を介して読出制御
回路８０から、画像メモリ５０の垂直方向のラインアド
レス信号ＶＡＤＤが先頭アドレスから順番に出力され
る。すなわち、２ライン目の期間においては、ラインア
ドレス信号ＶＡＤＤとして第１番目のアドレス「１」が
出力され、４ライン目の期間では第２番目のアドレス
「２」が出力されて偶数フィールドの画像信号が読み出
される。一方、奇数ラインに相当する期間では、ライン
アドレス信号ＶＡＤＤには、アドレスが出力されず、画
像メモリ５０から画像信号は読み出されない。

【００４１】選択信号ＭＳＥＬがＨレベルである期間、
すなわち、奇数ラインに相当する期間では、マスク信号
生成回路４４０で生成されたマスク信号ＭＤが信号選択
回路４６０で選択されて出力される。一方、選択信号Ｍ
ＳＥＬがＬレベルである期間、すなわち、偶数ラインに
相当する期間では、画像メモリ５０から読み出された画
像信号ＲＤが信号選択回路４６０で選択されて出力され
る。この結果、偶数フィールドの画像信号が画像メモリ
５０から読み出される場合には、奇数フィールドの画像
信号が読み出される場合とは逆に、奇数ライン用のマス
ク信号ＭＤと偶数ラインの画像信号ＲＤとが信号選択回
路４６０で交互に選択されて、ノンインタレース方式の
１フレーム分の画像信号ＲＤＡＴＡ（図４（ｂ−５））
として出力される。（ｂ−５）に示したＲＤＡＴＡは、
１ライン目の信号としてマスク信号ＭＤ１（Ｅ）、２ラ
イン目の信号として偶数フィールドの１ライン目の画像
信号ＲＤ１（Ｅ）、３ライン目の信号としてマスク信号
ＭＤ２（Ｅ）が順番に出力されている様子を示してい
る。

【００４２】上述したように、出力画像信号ＲＤＡＴＡ
の水平同期信号ＲＨＳＹＮＣが入力画像信号ＤＶ１の水
平同期信号ＷＨＳＹＮＣの周波数の２倍の周波数を有す
ようにしているのは、出力画像信号ＲＤＡＴＡとして
は、１フィールドのインタレース画像信号が疑似インタ
レース画像制御回路４０に入力される期間に、１フレー
ムのノンインタレース画像信号、すなわち１フィールド
の画像信号の２倍の情報量を有する画像信号が出力され
る必要があるからである。なお、本実施例では、画像拡
大／縮小回路５００（図２）で拡大／縮小を行わず、入
力されたインタレース方式の画像信号を１フレームの表
示サイズを有する液晶ディスプレイ１２０に表示する場
合を例に説明しているため、水平同期信号ＲＨＳＹＮＣ
の周波数を水平同期信号ＷＨＳＹＮＣの周波数の２倍と
している。しかしながら、画像拡大／縮小回路５００で
画像の拡大縮小を行う必要がある場合、すなわち、液晶
ディスプレイパネル１２０の表示サイズが１フレームよ
りも小さかったり／大きかったりする場合には、これに
あわせて、クロック信号ＲＣＬＫや水平同期信号ＲＨＳ
ＹＮＣの周波数を変化させて、上記説明と同様の動作を
実行すればよい。

【００４３】図５は、マスク信号生成回路４４０の一構
成例を示す概略ブロック図である。マスク信号生成回路
４４０は、画像メモリ５０から読み出された画像信号Ｒ
Ｄを１水平同期信号ＲＨＳＹＮＣの１周期期間だけ遅延
させるラインバッファ４４２とラインバッファ４４２か
ら出力された画像信号ＲＤをＫ倍する乗算回路４４４を
備えている。乗算の係数Ｋは、処理条件設定レジスタ１
３０（図１）にあらかじめ設定されている。マスク信号
生成回路４４０は、１水平同期信号ＲＨＳＹＮＣの１周
期分の期間だけ前の画像信号ＲＤのレベルをＫ倍した信
号をマスク信号ＭＤとして生成する。係数Ｋは０から１
までの値が設定され、例えば、Ｋ＝０としてマスク信号
ＭＤを黒レベルとすればもっとも暗いマスク信号を生成
することができる。Ｋ＝０．１とすれば、１ライン上に
表示された画像信号ＲＤの１／１０の明るさの画像信号
をマスク信号ＭＤとして利用することができる。マスク
信号ＭＤのレベルは、そのラインの表示が目立たないよ
うにすることが好ましい。マスク信号ＭＤの表示が目立
つか目立たないかは、マスク信号ＭＤのレベルとその上
下に表示される画像信号のレベルの相対的なコントラス
トによると考えられる。そこで、図５のマスク信号生成
回路４４０は、１つ上のラインに表示される画像信号の
Ｋ倍のレベルを有する画像信号をマスク信号ＭＤとして
利用する構成としている。なお、係数Ｋについては、表
示される画像信号に応じて、マスク信号ＭＤが出力され
るラインの表示がなるべく目立たないような信号とする
値を選ぶことが好ましい。例えば、表示された画像を見
ながらユーザが係数Ｋの値を調整できるようにしておく
ことが好ましい。

【００４４】また、偶数フィールドの画像信号を読み出
す場合には、１ライン目のマスク信号ＭＤを生成するた
めに利用される画像信号が存在しない。そこで、１ライ
ン目の信号としてマスク信号ＭＤを出力する場合には、
Ｋ＝０としたり無条件に黒レベルを出力する回路を追加
するなどして、黒レベルのマスク信号ＭＤを出力するよ
うにすることが好ましい。

【００４５】なお、マスク信号生成回路４４０の構成は
これに限定されるものではない。例えば、あらかじめ設
定された所定のレベル（例えば黒レベル）のマスク信号
を出力する構成が考えられる。また、表示される１フィ
ールドの画像信号の最暗レベルを検出してこのレベルよ
りも低いレベルのマスク信号を出力するような構成も考
えられる、さらに、１フィールド画像中の平均レベルを
求め、この平均レベルを出力する構成も考えられる。ま
た、１つ上のラインの画像信号のレベルをレベルシフト
して出力する構成も考えられる。要するに、表示される
画像信号に対してマスク信号が目立たないようなレベル
の信号を出力する構成であればよい。

【００４６】図６は、疑似インタレース画像制御回路４
０から出力された画像信号ＲＤＡＴＡに応じて液晶ディ
スプレイパネル１２０に表示される画像を示す説明図で
ある。図は、説明を容易にするために、１フレーム８本
のラインの画像とし、「Ｈ」の図形を表示する静止画像
を例に示している。疑似インタレース画像制御回路４０
に、インタレース方式の画像信号ＤＶ１として（ａ−
１）に示す奇数フィールドＯＤＤ１の走査１〜４の４ラ
イン分の画像が、垂直同期信号ＷＶＳＹＮＣ（ＲＶＳＹ
ＮＣ）の周期の期間Ｔ１で入力され、（ａ−２）に示す
偶数フィールドＥＶＥＮ１の走査５〜８の４ライン分の
画像が、期間Ｔ２で入力される。このとき、疑似インタ
レース画像制御回路４０によって、奇数フィールドＯＤ
Ｄ１の画像信号を疑似インタレース化した１フレーム
（疑似インタレースフレーム）ＯＤＤ１’の８ライン分
の画像が、期間Ｔ２’で（ｂ−１）に示すように液晶デ
ィスプレイパネル１２０に表示される。また、偶数フィ
ールドＥＶＥＮ１の画像に対応した疑似インタレースフ
レームＥＶＥＮ１’の８ライン分の画像が、期間Ｔ３’
で（ｂ−２）に示すように液晶ディスプレイパネル１２
０に表示される。

【００４７】疑似インタレースフレームＯＤＤ１’の画
像は、（ｂ−１）に示すように奇数フィールドＯＤＤ１
の画像が奇数ラインに表示され、偶数ラインには目立た
ないマスク信号ＭＤが表示されている。また、疑似イン
タレースフレームＥＶＥＮ１’の画像は、（ｂ−２）に
示すように奇数ラインには目立たないマスク信号ＭＤが
表示され、偶数ラインには偶数フィールドＥＶＥＮ１の
画像が表示されている。よって、液晶ディスプレイパネ
ル１２０には、１フレームの画像信号が入力されて表示
されるが、表示される画像イメージとしては、インタレ
ース方式の各フィールドの画像イメージと同じように、
各垂直同期信号の期間ごとに奇数フィールドの画像およ
び偶数フィールドの画像が交互に表示されているのと等
価なイメージである。なお、図６に示した画像イメージ
は、説明を容易にするために１フレーム８ラインの画像
としているため、画像が離散した画像に見えるが、実際
のインタレース方式の画像は、数百本以上のラインを有
しているので、ほとんど目立たない。これによって、従
来のフィールド内補完方式で問題となったような画像の
変化によって発生するフリッカ現象や、画像の垂直方向
の空間周波数の劣化により発生する垂直方向の画像解像
度の劣化を防止することができる。

【００４８】図７は、疑似インタレース画像制御回路４
０から出力された画像信号ＲＤＡＴＡに応じて液晶ディ
スプレイパネル１２０に表示される別の画像を示す説明
図である。図７も、説明を容易にするために１フレーム
８本のラインの画像信号とし、左から右に移動する動画
像を例示している。疑似インタレース画像制御回路４０
に、インタレース方式の画像信号ＤＶ１として（ａ−
１）に示す奇数フィールドＯＤＤ１の走査１〜４の４ラ
イン分の画像が期間Ｔ１で入力され、（ａ−２）に示す
偶数フィールドＥＶＥＮ１の走査５〜８の４ライン分の
画像が期間Ｔ２で入力され、（ａ−３）に示す奇数フィ
ールドＯＤＤ２の走査１〜４の４ライン分の画像が期間
Ｔ３で入力され、（ａ−４）に示す偶数フィールドＥＶ
ＥＮ２の走査５〜８の４ライン分の画像が期間Ｔ４で入
力される。このとき、図６を用いて説明した静止画像の
場合と同様に、疑似インタレース画像制御回路４０によ
って、各フィールドＯＤＤ１，ＥＶＥＮ１，ＯＤＤ２，
ＥＶＥＮ２に対応した疑似インタレースフレームＯＤＤ
１’，ＥＶＥＮ１’，ＯＤＤ２’，ＥＶＥＮ２’の画像
が、それぞれ期間Ｔ２’，Ｔ３’，Ｔ４’で（ｂ−
１），（ｂ−２），（ｂ−３）に示すように液晶ディス
プレイパネル１２０に表示される。

【００４９】疑似インタレースフレームＯＤＤ１’，Ｅ
ＶＥＮ１’，ＯＤＤ２’，ＥＶＥＮ２’の各画像は、上
述の静止画像の場合と同様に、各フィールドの画像が対
応するラインに表示され、各フィールドの画像が表示さ
れないラインには目立たないマスク信号ＭＤが表示され
ている。これにより、液晶ディスプレイパネル１２０に
は、１フレームの画像信号が入力されて表示されるが、
表示される画像イメージとしては、インタレース方式の
各フィールドの画像イメージと同じように各垂直同期信
号の期間ごとに、奇数フィールドの画像および偶数フィ
ールドの画像が交互に表示されているのとほぼ等価であ
る。従って、従来のフィールド間補完方式で問題となっ
た動画像の奇数フィールドと偶数フィールドの画像のず
れによる尾引き現象を防止することができる。

【００５０】次に他の疑似インタレース画像制御回路を
用いた場合の画像信号処理装置について説明する。な
お、この画像信号処理装置の各構成回路の機能は、図１
に示した構成と基本的には変わらないので図示および説
明を省略するが、動作が異なる場合には、各回路の符号
として図１に示した符号に「’」をつけて説明する。

【００５１】図８は、疑似インタレース画像制御回路４
０の他の構成を示す概略ブロック図である。この疑似イ
ンタレース画像制御回路４０’は、図２に示した疑似イ
ンタレース回路４０と同様に、メモリアクセス制御回路
４２０’と、マスク信号生成回路４４０’と、信号選択
回路４６０’と、マスク信号選択制御回路４８０’と、
画像拡大／縮小回路５００’と、を備えているが、各回
路の接続関係が図２とは異なっており、これに伴って各
回路の動作も異なっている。疑似インタレース画像制御
回路４０’は、入力された画像信号ＤＶ１がマスク信号
生成回路４４０’に入力され、マスク信号生成回路４４
０’から出力されたマスク信号ＭＤが、入力画像信号Ｄ
Ｖ１とともに信号選択回路４６０’に入力されている。
そして、画像メモリ５０’のＤＡＴＡ信号線には、信号
選択回路４６０’の出力画像信号ＷＤＡＴＡ、および画
像拡大／縮小回路５００’の入力が接続されている。

【００５２】この疑似インタレース画像制御回路４０’
では、入力されたインタレース画像信号ＤＶ１を画像メ
モリ５０’に書き込む前に、マスク信号生成回路４４
０’で生成されたマスク信号ＭＤがインタレース画像信
号ＤＶ１の各ラインの間のラインに挿入されてノンイン
タレースの書込画像信号ＷＤＡＴＡが生成される。この
結果、疑似インタレース化された１フレームの画像信号
ＷＤＡＴＡが画像メモリ５０’に記憶される。そして、
画像メモリ５０’に記憶された画像信号を読み出すこと
より、疑似インタレース化された１フレームの画像信号
が出力画像信号ＲＤＡＴＡとして出力される。

【００５３】図９は、疑似インタレース画像制御回路４
０’の動作を示すタイミングチャートである。図９
（ａ）は、奇数フィールドの画像信号が入力された場合
の動作を示している。（ａ−１）に示す水平同期信号Ｗ
ＨＳＹＮＣに同期して、（ａ−３）に示すように画像信
号ＤＶ１が各ラインごとに順次入力される。（ａ−３）
において、カッコ内の最初の符号「Ｌ＝１」は１番目の
ラインであることを、次の「Ｐ＝１」、「Ｐ＝２」は画
素位置を示している。例えば、１ライン目の水平同期信
号ＷＨＳＹＮＣの期間では、１ライン目の各画素の画像
信号ＤＶ１（Ｌ＝１，Ｐ＝１）、ＤＶ１（Ｌ＝１，Ｐ＝
２）が順番に入力され、２ライン目の水平同期信号ＷＨ
ＳＹＮＣの期間では、２ライン目の画像信号ＤＶ１（Ｌ
＝２，Ｐ＝１）、ＤＶ１（Ｌ＝２，Ｐ＝２）…と１画素
ごとに順番に入力される。このとき、メモリアクセス制
御回路４２０’（図８）を介して読出制御回路８０’
（図示しない）から、画像メモリ５０の垂直方向のライ
ンアドレスＶＡＤＤには、（ａ−４）に示すように１画
素の半周期間隔で２つのアドレス値が交互に出力され
る。例えば、１ライン目では、画像メモリの第１番目の
ラインアドレス「１」と第２番目のラインアドレス
「２」とが１画素の半周期間隔で交互に繰り返し出力さ
れる。また、２ライン目では、画像メモリの第３番目の
ラインアドレス「３」と第４番目のラインアドレス
「４」とが１画素の半周期間隔で繰り返し交互に出力さ
れる。なお、このとき、画像メモリ５０の水平方向のア
ドレスＨＡＤＤ（図示しない）には、クロック信号ＲＣ
ＬＫに同期して水平方向の画素アドレスが１画素周期間
隔で順番に出力される。

【００５４】マスク信号選択制御回路４８０’（図８）
は、（ａ−２）に示すフィールド信号ＯＤＤ／ＥＶＥＮ
と、同期信号ＷＶＳＹＮＣ，ＷＨＳＹＮＣとに基づい
て、選択信号ＭＳＥＬを（ａ−５）に示すように１画素
の半周期間隔、すなわち、ラインアドレスＶＡＤＤの変
化と同じタイミングで変化するように出力する。選択信
号ＭＳＥＬがＬレベルである期間、すなわち、奇数番目
のラインアドレスが出力されている期間では、画像信号
ＤＶ１が信号選択回路４６０’（図８）で選択されて出
力される。一方、選択信号ＭＳＥＬがＨレベルである期
間、すなわち偶数番目のラインアドレスが出力されてい
る期間では、マスク信号生成回路４４０’（図８）で生
成されたマスク信号ＭＤが信号選択回路４６０’で選択
されて出力される。この結果、奇数フィールドのインタ
レース画像信号が画像メモリ５０に書き込まれる場合に
は、その書込画像信号ＷＤＡＴＡとしては、（ａ−６）
に示すように、奇数ラインの画像信号ＤＶ１（ＯＤＤ）
と偶数ライン用のマスク信号ＭＤとが、１画素単位で１
画素の半周期ごとに交互に出力される。

【００５５】このようにして出力された（ａ−６）に示
す書込画像信号ＷＤＡＴＡが、垂直方向のラインアドレ
スＶＡＤＤに応じて画像メモリ５０’に書き込まれて記
憶される。図１０は、画像メモリ５０’に書き込まれた
画像信号ＷＤＡＴＡを示す説明図である。図１０（ａ）
は奇数フィールドの画像信号ＤＶ１（ＯＤＤ）が記憶さ
れている状態を示し、図１０（ｂ）は偶数フィールドの
画像信号ＤＶ１（ＥＶＥＮ）が記憶されている状態を示
している。図１０（ａ）に示すように、奇数フィールド
の画像信号ＤＶ１（ＯＤＤ）が記憶されている場合に
は、奇数ラインアドレスには奇数フィールドの各ライン
の画像信号ＤＶ１（ＯＤＤ）が記憶され、偶数ラインア
ドレスにはマスク信号ＭＤが記憶されている。

【００５６】図９（ｂ）は、偶数フィールドの画像信号
が入力された場合の動作を示している。図９（ａ）に示
す奇数フィールドの場合と同様に、（ｂ−１）に示す水
平同期信号ＷＨＳＹＮＣに同期して、（ｂ−３）に示す
ように画像信号ＤＶ１が各ラインごとに順次入力され
る。（ｂ−３）において、カッコ内の最初の符号「Ｌ＝
１」は１番目のラインであることを、次の「Ｐ＝１」、
「Ｐ＝２」は画素位置を示している。例えば、１ライン
目の水平同期信号ＷＨＳＹＮＣの期間では、１ライン目
の各画素の画像信号ＤＶ１（Ｌ＝１，Ｐ＝１）、ＤＶ１
（Ｌ＝１，Ｐ＝２）が順番に入力され、２ライン目の水
平同期信号ＷＨＳＹＮＣの期間では、２ライン目の画像
信号ＤＶ１（Ｌ＝２，Ｐ＝１）、ＤＶ１（Ｌ＝２，Ｐ＝
２）…と１画素ごとに順番に入力される。このとき、メ
モリアクセス制御回路４２０’（図８）を介して読出制
御回路８０’から、画像メモリ５０の垂直方向のライン
アドレスＶＡＤＤには、（ｂ−４）に示すように１画素
の半周期間隔で２つのアドレス値が交互に出力される。
１ライン目では、画像メモリの第１番目のラインアドレ
ス「１」と第２番目のラインアドレス「２」とが１画素
の半周期間隔で交互に繰り返し出力される。また、２ラ
イン目では、画像メモリの第３番目のラインアドレス
「３」と第４番目のラインアドレス「４」とが１画素の
半周期間隔で繰り返し交互に出力される。

【００５７】マスク信号選択制御回路４８０’は、（ｂ
−２）に示すフィールド信号ＯＤＤ／ＥＶＥＮと、同期
信号ＷＶＳＹＮＣ，ＷＨＳＹＮＣとに基づいて、選択信
号ＭＳＥＬを（ｂ−５）に示すように１画素の半周期間
隔、すなわち、ラインアドレスＶＡＤＤの変化と同じタ
イミングで変化するように出力する。選択信号ＭＳＥＬ
がＬレベルである期間、すなわち偶数番目のラインアド
レスが出力されている期間では、画像信号ＤＶ１が信号
選択回路４６０’（図８）で選択されて出力される。一
方、選択信号ＭＳＥＬがＨレベルである期間、すなわち
奇数番目のラインアドレスが出力されている期間では、
マスク信号生成回路４４０’（図８）で生成されたマス
ク信号ＭＤが信号選択回路４６０’で選択されて出力さ
れる。従って、偶数フィールドのインタレース画像信号
が画像メモリ５０’に書き込まれる場合には、その書込
画像信号ＷＤＡＴＡとしては、（ｂ−６）に示すよう
に、奇数ライン用のマスク信号ＭＤと偶数ラインの画像
信号ＤＶ１（ＥＶＥＮ）とが、１画素単位で１画素の半
周期ごとに交互に出力される。

【００５８】このようにして出力された（ｂ−６）に示
す書込画像信号ＷＤＡＴＡが、画像メモリ５０’の垂直
方向のラインアドレスＶＡＤＤに応じて画像メモリ５
０’に書き込まれて記憶される。図１０（ｂ）に示すよ
うに、偶数フィールドの画像信号ＤＶ１（ＥＶＥＮ）が
記憶されている場合には、奇数ラインアドレスにはマス
ク信号ＭＤが記憶され、偶数ラインアドレスには偶数フ
ィールドの画像信号ＤＶ１（ＥＶＥＮ）が記憶されてい
る。

【００５９】疑似インタレース画像制御回路４０’は、
画像メモリ５０’の記憶容量としては、図２に示す疑似
インタレース画像制御回路４０を用いる場合に比べて２
倍の容量が必要である。しかし、図８に示す疑似インタ
レース画像制御回路４０’は画像メモリ５０’に記憶さ
れた画像信号を１ラインずつ順番に読み出して出力信号
ＲＤＡＴＡとして出力すれば、図２に示す疑似インタレ
ース回路４０と同様に、各フィールドの画像が疑似イン
タレース化された１フレームの画像を出力できる。従っ
て、従来のフィールド内補完方式で問題となったような
画像の変化によって発生するフリッカ現象や、画像の垂
直方向の空間周波数の劣化により発生する垂直方向の画
像解像度の劣化を防止することができる。また、従来の
フィールド間補完方式で問題となった動画像の奇数フィ
ールドと偶数フィールドの画像のずれによる尾引き現象
を防止することができる。

【００６０】なお、図８に示す疑似インタレース画像制
御回路４０’を用いて画像メモリ５０’に記憶された画
像信号を読み出す場合の水平同期信号ＲＨＳＹＮＣは、
１フレームの表示サイズを有する液晶ディスプレイパネ
ル１２０に表示する場合には、垂直同期信号ＷＶＳＹＮ
Ｃ（ＲＶＳＹＮＣ）に同期するとともに、水平同期信号
ＷＨＳＹＮＣの２倍の周波数を有する信号となる。画像
拡大／縮小回路５００’において拡大／縮小処理が実行
される場合には、上述したように、これに対応した周波
数を有する水平同期信号ＲＨＳＹＮＣとすればよい。

【００６１】図８に示した疑似インタレース画像制御回
路４０’の構成は一例であって、これに限定されるもの
ではない。例えば、マスク信号ＭＤのレベルとして黒レ
ベル（画像データ値”０”）を用いるような場合には、
マスク信号生成回路４４６’およびマスク信号選択制御
回路４８０’を省略して、マスク信号を書き込むアドレ
スをクリアするように制御してもよい。また、マスク信
号の書き込みを水平同期信号のブランキング期間中に行
うようにしてもよい。すなわち、入力されたインタレー
ス画像信号の各フィールドの画像信号を画像メモリに書
き込む際に、インタレース画像信号の各ラインの間のラ
インにマスク信号を書き込むように動作する回路であれ
ばよい。

【００６２】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能である。

【００６３】上記実施例では、１フィールドのインタレ
ース画像信号を１フレームのノンインタレース画像信号
に変換するために１つの画像メモリを用いている。例え
ば、スチル画像表示のように、スチル画像表示開始後に
画像信号が入力されないよう場合、例えば、画像メモリ
に奇数フィールドの画像が記憶された時点でスチル画像
表示が開始されたような場合には、偶数フィールドに対
応する画像の情報が欠落した状態になる。このような場
合にも、上記実施例において、画像メモリへの書き込み
を停止して１つの画像メモリに記憶された画像のみを表
示するようにすれば、スチル画像を表示することは可能
であるが、上記実施例における画像メモリを２つ用い
て、一方の画像メモリから画像信号が読み出されている
場合には、もう一方の画像メモリに入力されたインタレ
ース画像信号を書き込むようにする構成とするほうがよ
り好ましい。このような構成とすれば、スチル表示開始
後に画像信号が入力されないような場合には、画像メモ
リへの書き込み動作を停止して、２つの画像メモリに記
憶されている画像信号を１フレームごとに交互に読み出
してインタレース画像信号の１フレーム分の画像を表示
することができる。

【００６４】また、上記実施例では、画像表示装置とし
ては、液晶ディスプレイの他にプラズマディスプレイを
使用することも可能である。すなわち、本発明の画像表
示装置としては、入力された画像信号を複数のラインに
与えて表示する画像表示装置を使用することが可能であ
る。

【図面の簡単な説明】

【図１】この発明の実施例としての画像信号処理装置の
全体構成を示すブロック図である。

【図２】疑似インタレース画像制御回路４０の構成の一
例を示す概略ブロック図である。

【図３】疑似インタレース画像制御回路４０の概略動作
を示すタイミングチャートである。

【図４】出力画像信号ＲＤＡＴＡの出力動作を詳細に説
明するタイミングチャートである。

【図５】マスク信号生成回路４４０の一構成例を示す概
略ブロック図である。

【図６】疑似インタレース画像制御回路４０から出力さ
れた画像信号ＲＤＡＴＡに応じて液晶ディスプレイパネ
ル１２０に表示される画像を示す説明図である。

【図７】疑似インタレース画像制御回路４０から出力さ
れた画像信号ＲＤＡＴＡに応じて液晶ディスプレイパネ
ル１２０に表示される別の画像を示す説明図である。

【図８】疑似インタレース画像制御回路４０の他の構成
を示す概略ブロック図である。

【図９】疑似インタレース画像制御回路４０’の動作を
示すタイミングチャートである。

【図１０】画像メモリ５０’に書き込まれた画像信号Ｗ
ＤＡＴＡを示す説明図である。

【図１１】フィールド内補完方式により生成された１フ
レームのノンインタレース方式の画像信号に関する問題
点を示す説明図である。

【図１２】フィールド間補完方式により生成された１フ
レームのノンインタレース方式の画像信号に関する問題
点を示す説明図である。

【符号の説明】

２０…同期分離回路３０…ＡーＤ変換器３０…Ｄ変換器４０…疑似インタレース画像制御回路４０…疑似インタレース回路５０…画像メモリ６０…書込制御回路７０…ドットクロック生成回路８０…読出制御回路９０…同期信号発生回路１１０…液晶ディスプレイ駆動回路１２０…液晶ディスプレイパネル１３０…処理条件設定レジスタ１４０…ＣＰＵ４２０…メモリアクセス制御回路４４０…マスク信号生成回路４４２…ラインバッファ４４４…掛け算回路４４６…マスク信号生成回路４６０…信号選択回路４８０…マスク信号選択制御回路５００…画像拡大／縮小回路

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｂ

Claims

【特許請求の範囲】

【請求項１】入力された画像信号を複数のラインに与
えて表示する画像表示装置に、インタレース画像信号に
応じて画像を表示するための画像信号処理方法であっ
て、画像信号を記憶する画像メモリを設けて、入力されたイ
ンタレース画像信号を前記画像メモリに書き込み、前記
画像メモリに記憶されたインタレース画像信号を読み出
して前記画像表示装置に出力する際に、前記インタレー
ス画像信号が与えられるべきラインに対しては前記イン
タレース画像信号を選択するとともに、前記インタレー
ス画像信号が与えられないラインに対しては特定のマス
ク信号を選択することによって、非インタレース画像信
号を生成する、画像信号処理方法。
【請求項２】請求項１記載の画像信号処理方法であっ
て、前記非インタレース画像信号を前記インタレース画像信
号に適した周波数の整数倍の周波数で出力する画像信号
処理方法。
【請求項３】請求項１または請求項２記載の画像信
号処理方法であって、前記複数のラインは、それぞれ複数の画素を含んでお
り、前記特定のマスク信号として、黒レベルの画像信号、ま
たは前記マスク信号を与える画素に対して前記複数のラ
イン方向とは垂直な方向に隣接する画素に与えられるイ
ンタレース画像信号に基づいて作成されたより輝度の低
い画像信号、のいずれかを用いる画像信号処理方法。
【請求項４】入力された画像信号を複数のラインに与
えて表示する画像表示装置に、インタレース画像信号に
応じて画像を表示するための画像信号処理装置であっ
て、画像信号を記憶する画像メモリと、前記画像メモリへの書き込みを制御する画像書込制御手
段と、前記画像メモリからの読み出しを制御する画像読出制御
手段と、前記画像メモリへの画像信号の書き込み時または読み出
し時に、インタレース画像信号を非インタレース画像信
号に変換する画像変換手段と、を備え、前記画像変換手段は、前記インタレース画像信号が与え
られるべきラインに対しては前記インタレース画像信号
を選択し、前記インタレース画像信号が与えられないラ
インに対しては特定のマスク信号を選択することによっ
て非インタレース画像信号を生成する選択手段を備える
画像信号処理装置。
【請求項５】請求項４記載の画像信号処理装置であっ
て、前記非インタレース画像信号を前記インタレース画像信
号に適した周波数の整数倍の周波数で出力する画像信号
処理装置。
【請求項６】請求項４または請求項５記載の画像信号
処理装置であって、前記画像変換手段は、入力された前記インタレース画像
信号を前記画像メモリに書き込む手段を備え、前記選択手段は、前記画像読出制御手段によって前記画
像メモリから読み出されたインタレース画像信号と前記
マスク信号とを切り換えて出力することによって前記非
インタレース画像信号を生成する手段を備える、画像信号処理装置。
【請求項７】請求項４または請求項５記載の画像信号
処理装置であって、前記画像変換手段は、前記画像メモリに画像信号を書き
込む前に、入力された前記インタレース画像信号と前記
マスク信号とを切り換えて出力することによって前記非
インタレース信号を生成する手段を備え、前記画像書込制御手段は、前記選択手段によって生成さ
れた前記非インタレース画像信号を前記画像メモリに書
き込む手段を備える、画像信号処理装置。
【請求項８】請求項４ないし請求項７のいずれかに記
載の画像信号処理装置であって、前記複数のラインは、それぞれ複数の画素を含んでお
り、前記特定のマスク信号として、黒レベルの画像信号、ま
たは前記マスク信号を与える画素に対して前記複数のラ
インの方向とは垂直な方向に隣接する画素に与えられる
インタレース画像信号に基づいて作成されたより輝度の
低い画像信号、のいずれかを用いる画像信号処理装置。