JP2002341851A - 表示デバイス制御装置 - Google Patents
表示デバイス制御装置Info
- Publication number
- JP2002341851A JP2002341851A JP2001146202A JP2001146202A JP2002341851A JP 2002341851 A JP2002341851 A JP 2002341851A JP 2001146202 A JP2001146202 A JP 2001146202A JP 2001146202 A JP2001146202 A JP 2001146202A JP 2002341851 A JP2002341851 A JP 2002341851A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- display device
- synchronizing signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 入力信号が変動した場合、安定した映像表示
を実現できなかった。 【解決手段】 入力信号の変動量を検出し、表示デバイ
スに出力する映像の表示位置、表示領域を入力信号の変
動の影響の及ぼさない位置、領域へ変化させる事で安定
した映像表示を実現する。
を実現できなかった。 【解決手段】 入力信号の変動量を検出し、表示デバイ
スに出力する映像の表示位置、表示領域を入力信号の変
動の影響の及ぼさない位置、領域へ変化させる事で安定
した映像表示を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶等のマトリク
ス駆動の表示デバイスを用いたテレビジョン受信機にお
いて、入力信号が変動した場合にも安定した映像表示を
実現する表示デバイス制御装置に関するものである。
ス駆動の表示デバイスを用いたテレビジョン受信機にお
いて、入力信号が変動した場合にも安定した映像表示を
実現する表示デバイス制御装置に関するものである。
【０００２】
【従来の技術】従来より、液晶、プラズマ等のマトリク
ス駆動の表示デバイスを用いたテレビジョン受信機が開
発されている。これらのテレビジョン受信機では、表示
デバイスの水平、垂直の表示画素数（解像度）はデバイ
ス固有の値であるため、ＮＴＳＣやハイビジョン信号等
といった各種フォーマットの映像データを表示するに
は、入力信号の映像解像度を表示デバイスの表示解像度
に合わせ解像度変換する必要がある。
ス駆動の表示デバイスを用いたテレビジョン受信機が開
発されている。これらのテレビジョン受信機では、表示
デバイスの水平、垂直の表示画素数（解像度）はデバイ
ス固有の値であるため、ＮＴＳＣやハイビジョン信号等
といった各種フォーマットの映像データを表示するに
は、入力信号の映像解像度を表示デバイスの表示解像度
に合わせ解像度変換する必要がある。
【０００３】図５は従来のテレビション受信機におい
て、解像度変換をおこなう表示デバイス制御装置を示す
ブロック図であり、１０１はカウンタ、１０２はリセッ
ト回路、１０３は内部垂直同期信号生成回路、１０４は
ＰＬＬ回路、１０５は内部水平同期信号生成回路、１０
６は映像信号拡大回路、１０７は表示デバイスを示す。
て、解像度変換をおこなう表示デバイス制御装置を示す
ブロック図であり、１０１はカウンタ、１０２はリセッ
ト回路、１０３は内部垂直同期信号生成回路、１０４は
ＰＬＬ回路、１０５は内部水平同期信号生成回路、１０
６は映像信号拡大回路、１０７は表示デバイスを示す。
【０００４】図５において、ＰＬＬ回路１０４は入力さ
れた水平同期信号ＩＨＳに同期させて所定のシステムク
ロックＣＬＫを生成し、生成したシステムクロックＣＬ
Ｋを内部水平同期信号生成回路１０５に出力する。内部
水平同期信号生成回路１０５は入力したシステムクロッ
クＣＬＫを分周する事でＨＩＧＨ期間が表示デバイスの
水平解像度と一致する内部水平同期信号ＯＨＳを生成
し、生成したＯＨＳをカウンタ１０１、映像信号拡大回
路１０６、表示デバイス１０７へ出力する。カウンタ１
０１は内部水平同期信号ＯＨＳの数を入力された垂直同
期信号ＩＶＳの立ち下がりエッジに同期してカウントす
る。つまり、カウンタ１０１は垂直同期信号ＩＶＳの立
ち下がりエッジからカウントを開始し、次ぎに入力され
る垂直同期信号ＩＶＳの立ち下がりエッジでカウント値
をリセットした後、再びカウントを開始する。また、カ
ウンタ１０１はカウント値を示すカウントデータＤＫを
リセット回路１０２、及び内部垂直同期信号生成回路１
０３に出力する。
れた水平同期信号ＩＨＳに同期させて所定のシステムク
ロックＣＬＫを生成し、生成したシステムクロックＣＬ
Ｋを内部水平同期信号生成回路１０５に出力する。内部
水平同期信号生成回路１０５は入力したシステムクロッ
クＣＬＫを分周する事でＨＩＧＨ期間が表示デバイスの
水平解像度と一致する内部水平同期信号ＯＨＳを生成
し、生成したＯＨＳをカウンタ１０１、映像信号拡大回
路１０６、表示デバイス１０７へ出力する。カウンタ１
０１は内部水平同期信号ＯＨＳの数を入力された垂直同
期信号ＩＶＳの立ち下がりエッジに同期してカウントす
る。つまり、カウンタ１０１は垂直同期信号ＩＶＳの立
ち下がりエッジからカウントを開始し、次ぎに入力され
る垂直同期信号ＩＶＳの立ち下がりエッジでカウント値
をリセットした後、再びカウントを開始する。また、カ
ウンタ１０１はカウント値を示すカウントデータＤＫを
リセット回路１０２、及び内部垂直同期信号生成回路１
０３に出力する。
【０００５】リセット回路１０２はカウンタのカウント
値ＤＫが所定の値を超えた場合にリセット信号ＳＲを出
力することにより、カウンタ１０１のカウント値をリセ
ットする。内部垂直同期信号生成回路１０３はカウンタ
１０１から出力されるカウントデータＤＫに基づいてＨ
ＩＧＨの期間が表示デバイス１０７の垂直解像度と一致
する内部垂直同期信号ＯＶＳを生成し、表示デバイス１
０７に出力する。映像信号拡大回路１０６はその内部に
メモリを有しており、水平同期信号ＩＨＳに同期して映
像信号ＩＶＤの１ラインデータを前記メモリに書き込
み、水平同期信号ＯＨＳに同期して前記１ラインデータ
を読み出す事で、ＩＨＳとＯＨＳの周波数の比率に応じ
て映像信号のライン数を変換し、映像信号ＯＶＤとして
表示デバイス１０７へ出力する。なお、図５中には記載
されていないが、前記映像データＩＶＤを前記メモリへ
書き込むクロックと、前記映像データＯＶＤを前記メモ
リから読み出すクロックの周波数の比率を変更すること
で水平画素数の変換も可能である。
値ＤＫが所定の値を超えた場合にリセット信号ＳＲを出
力することにより、カウンタ１０１のカウント値をリセ
ットする。内部垂直同期信号生成回路１０３はカウンタ
１０１から出力されるカウントデータＤＫに基づいてＨ
ＩＧＨの期間が表示デバイス１０７の垂直解像度と一致
する内部垂直同期信号ＯＶＳを生成し、表示デバイス１
０７に出力する。映像信号拡大回路１０６はその内部に
メモリを有しており、水平同期信号ＩＨＳに同期して映
像信号ＩＶＤの１ラインデータを前記メモリに書き込
み、水平同期信号ＯＨＳに同期して前記１ラインデータ
を読み出す事で、ＩＨＳとＯＨＳの周波数の比率に応じ
て映像信号のライン数を変換し、映像信号ＯＶＤとして
表示デバイス１０７へ出力する。なお、図５中には記載
されていないが、前記映像データＩＶＤを前記メモリへ
書き込むクロックと、前記映像データＯＶＤを前記メモ
リから読み出すクロックの周波数の比率を変更すること
で水平画素数の変換も可能である。
【０００６】表示デバイス１０７は映像拡大回路１０６
から出力される映像信号ＯＶＤを、１０３，１０５から
出力される同期信号ＯＨＳ，ＯＶＳがＨＩＧＨの期間に
その表示領域に出力する。このため、ＯＨＳ、ＯＶＳの
ＨＩＧＨ期間は表示デバイス１０７の表示領域と一致い
ている必要がある。
から出力される映像信号ＯＶＤを、１０３，１０５から
出力される同期信号ＯＨＳ，ＯＶＳがＨＩＧＨの期間に
その表示領域に出力する。このため、ＯＨＳ、ＯＶＳの
ＨＩＧＨ期間は表示デバイス１０７の表示領域と一致い
ている必要がある。
【０００７】かかる構成によれば、内部水平同期信号Ｏ
ＨＳと入力水平同期信号ＩＨＳの周波数の比を変更する
ことで任意の垂直解像度変換を実現でき、例えば入力映
像信号ＩＶＤの垂直映像期間が２４０ラインであって
も、内部水平同期信号ＯＨＳの周波数を入力水平同期信
号ＩＨＳの周波数の２倍にする事で、垂直ライン数が２
倍に拡大された映像信号ＯＶＤを生成し、垂直解像度が
４８０ラインの表示デバイスに表示することが可能とな
る。
ＨＳと入力水平同期信号ＩＨＳの周波数の比を変更する
ことで任意の垂直解像度変換を実現でき、例えば入力映
像信号ＩＶＤの垂直映像期間が２４０ラインであって
も、内部水平同期信号ＯＨＳの周波数を入力水平同期信
号ＩＨＳの周波数の２倍にする事で、垂直ライン数が２
倍に拡大された映像信号ＯＶＤを生成し、垂直解像度が
４８０ラインの表示デバイスに表示することが可能とな
る。
【０００８】図５に記載した表示デバイス制御装置に安
定した映像信号、同期信号が入力された場合の動作を図
２を用いて説明する。なお、表示デバイス１０７の垂直
解像度は４８０ラインであるとする。
定した映像信号、同期信号が入力された場合の動作を図
２を用いて説明する。なお、表示デバイス１０７の垂直
解像度は４８０ラインであるとする。
【０００９】図２において、２０１は安定した状態での
映像信号ＩＶＤ、２０２は安定した状態での垂直同期信
号ＩＶＳを示しており、両信号とも垂直期間は２６０ラ
イン（入力同期信号ＩＨＳの２６０周期）であり、また
映像開始位置ＩＶＤＶＳは入力同期信号ＩＶＳの立ち下
がりエッジＩＶＳＳに対し１０ラインの位相差を有し、
映像の終了位置ＩＶＤＶＥは前記ＩＶＳＳに対し２５０
ラインの位相差を有しており、映像期間は２４０ライン
存在している。また、２０１において黒領域はブランキ
ング領域、斜線領域は映像領域を表している。
映像信号ＩＶＤ、２０２は安定した状態での垂直同期信
号ＩＶＳを示しており、両信号とも垂直期間は２６０ラ
イン（入力同期信号ＩＨＳの２６０周期）であり、また
映像開始位置ＩＶＤＶＳは入力同期信号ＩＶＳの立ち下
がりエッジＩＶＳＳに対し１０ラインの位相差を有し、
映像の終了位置ＩＶＤＶＥは前記ＩＶＳＳに対し２５０
ラインの位相差を有しており、映像期間は２４０ライン
存在している。また、２０１において黒領域はブランキ
ング領域、斜線領域は映像領域を表している。
【００１０】このような安定状態においては、内部水平
同期信号ＯＨＳを入力水平同期信号ＩＨＳの２倍の周波
数で生成する事で垂直解像度を２倍に拡大し、また内部
垂直同期信号ＯＶＳを２０５に示される位相で出力する
ことで、表示デバイスの表示領域と入力信号の表示領域
を一致させて表示することが可能である。
同期信号ＯＨＳを入力水平同期信号ＩＨＳの２倍の周波
数で生成する事で垂直解像度を２倍に拡大し、また内部
垂直同期信号ＯＶＳを２０５に示される位相で出力する
ことで、表示デバイスの表示領域と入力信号の表示領域
を一致させて表示することが可能である。
【００１１】また、表示デバイスを駆動する同期信号を
内部生成しているため、例えばテレビ信号の弱電界時な
どにおいて垂直周期信号ＩＶＳが受信できなかった場合
においても、リセット回路１０２が所定の周期でカウン
タ１０１をリセットするため、表示デバイスに一定周期
の垂直同期信号ＯＶＳを出力することが出来る。
内部生成しているため、例えばテレビ信号の弱電界時な
どにおいて垂直周期信号ＩＶＳが受信できなかった場合
においても、リセット回路１０２が所定の周期でカウン
タ１０１をリセットするため、表示デバイスに一定周期
の垂直同期信号ＯＶＳを出力することが出来る。
【００１２】
【発明が解決しようとする課題】しかし、この表示デバ
イス制御回路には装置外部から入力される垂直同期ＩＶ
Ｓが変動した場合に映像が乱れるという問題がある。
イス制御回路には装置外部から入力される垂直同期ＩＶ
Ｓが変動した場合に映像が乱れるという問題がある。
【００１３】この問題を解決するために、特開平１１−
４１４８５では図１中のカウンタ１のリセット値に、入
力される垂直同期信号ＩＶＳの変動分を減算した値を設
定することで、同期信号の変動を吸収し、安定した同一
周期の内部同期信号ＯＶＳを生成する事を可能としてい
る。
４１４８５では図１中のカウンタ１のリセット値に、入
力される垂直同期信号ＩＶＳの変動分を減算した値を設
定することで、同期信号の変動を吸収し、安定した同一
周期の内部同期信号ＯＶＳを生成する事を可能としてい
る。
【００１４】しかし、この場合にも装置に入力される信
号の変動が同期信号のみの場合には安定した映像出力を
実現できるが、映像信号も変動した場合には対応できな
い。例えば、図５の制御装置に垂直周期が短く変化した
映像信号、および同期信号が入力された場合の動作を図
２を用いて説明する。図２において、２０３は垂直周期
が２４５ラインに短縮した映像信号ＩＶＤ、および２０
２は垂直周期が２４５ラインに短縮した垂直同期信号Ｉ
ＶＳを示しており、２０３において黒領域はブランキン
グ領域、斜線領域は映像領域を表している。
号の変動が同期信号のみの場合には安定した映像出力を
実現できるが、映像信号も変動した場合には対応できな
い。例えば、図５の制御装置に垂直周期が短く変化した
映像信号、および同期信号が入力された場合の動作を図
２を用いて説明する。図２において、２０３は垂直周期
が２４５ラインに短縮した映像信号ＩＶＤ、および２０
２は垂直周期が２４５ラインに短縮した垂直同期信号Ｉ
ＶＳを示しており、２０３において黒領域はブランキン
グ領域、斜線領域は映像領域を表している。
【００１５】このような状態においても安定状態と同一
周波数のＯＨＳ、同一位相のＯＶＳを生成しようとした
場合、図５中のカウンタ１０１は２４５ラインでリセッ
トされるため、内部垂直同期信号生成回路１０３は図２
中の２０６に示す様なＨＩＧＨ期間が短縮された内部垂
直同期信号ＯＶＳを出力し、表示デバイスの必要とする
４８０ラインを満たすことが出来ず、映像乱れが発生す
る。
周波数のＯＨＳ、同一位相のＯＶＳを生成しようとした
場合、図５中のカウンタ１０１は２４５ラインでリセッ
トされるため、内部垂直同期信号生成回路１０３は図２
中の２０６に示す様なＨＩＧＨ期間が短縮された内部垂
直同期信号ＯＶＳを出力し、表示デバイスの必要とする
４８０ラインを満たすことが出来ず、映像乱れが発生す
る。
【００１６】
【課題を解決するための手段】そこで、本発明のデバイ
ス制御装置は、入力信号の変動が大きい場合にも垂直映
像開始位置と垂直同期信号の位相の変動は少なく、垂直
映像終了位置の乱れが大きいことを利用する。
ス制御装置は、入力信号の変動が大きい場合にも垂直映
像開始位置と垂直同期信号の位相の変動は少なく、垂直
映像終了位置の乱れが大きいことを利用する。
【００１７】本発明のデバイス制御装置は、入力信号の
変動を検出し、その変動量に応じて表示デバイス上で表
示させる入力映像信号上の表示位置、及び表示領域を、
変動の影響を受けない位置、領域へ変更する物である。
変動を検出し、その変動量に応じて表示デバイス上で表
示させる入力映像信号上の表示位置、及び表示領域を、
変動の影響を受けない位置、領域へ変更する物である。
【００１８】例えば、図５に記載の表示デバイス制御装
置に入力される垂直同期信号ＩＶＳに対する、内部生成
同期信号ＯＶＳの位相、及び装置に入力される水平同期
信号ＩＨＳに対する内部生成される水平同期信号ＯＨＳ
の周波数を垂直同期信号ＩＶＳの変動量に応じて変更す
る物である。
置に入力される垂直同期信号ＩＶＳに対する、内部生成
同期信号ＯＶＳの位相、及び装置に入力される水平同期
信号ＩＨＳに対する内部生成される水平同期信号ＯＨＳ
の周波数を垂直同期信号ＩＶＳの変動量に応じて変更す
る物である。
【００１９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力信号の変動量に応じて表示デバイスに出力する
映像の表示位置を変化させる事を特徴とする表示デバイ
ス制御装置であり、入力映像信号期間が同期信号期間と
共に変動しても、安定した映像出力を実現することが出
来る。
は、入力信号の変動量に応じて表示デバイスに出力する
映像の表示位置を変化させる事を特徴とする表示デバイ
ス制御装置であり、入力映像信号期間が同期信号期間と
共に変動しても、安定した映像出力を実現することが出
来る。
【００２０】本発明の請求項２に記載の発明は、入力さ
れた同期信号から内部同期信号を生成する同期信号生成
回路と、前記入力された同期信号の安定状態を検出する
検出回路と、前記生成する同期信号と映像信号との位相
差を前記検出回路の結果に応じて変化させる位相制御回
路より構成される表示デバイス制御装置であり、入力映
像信号期間が同期信号期間と共に変動しても、安定した
映像出力を実現することが出来る。
れた同期信号から内部同期信号を生成する同期信号生成
回路と、前記入力された同期信号の安定状態を検出する
検出回路と、前記生成する同期信号と映像信号との位相
差を前記検出回路の結果に応じて変化させる位相制御回
路より構成される表示デバイス制御装置であり、入力映
像信号期間が同期信号期間と共に変動しても、安定した
映像出力を実現することが出来る。
【００２１】本発明の請求項３に記載の発明は、入力信
号の変動量に応じて表示デバイスに出力する映像の表示
領域を変化させる事を特徴とする表示デバイス制御装置
であり、入力映像信号期間が同期信号期間と共に変動し
ても、安定した映像出力を実現することが出来る。
号の変動量に応じて表示デバイスに出力する映像の表示
領域を変化させる事を特徴とする表示デバイス制御装置
であり、入力映像信号期間が同期信号期間と共に変動し
ても、安定した映像出力を実現することが出来る。
【００２２】本発明の請求項４に記載の発明は、入力さ
れた同期信号から内部同期信号を生成する同期信号生成
回路と、前記入力された同期信号の安定状態を検出する
検出回路と、前記内部同期信号の周波数を前記検出回路
の結果に応じて変化させる制御回路と、前記内部同期信
号の周波数と前記入力された同期信号の周波数の比より
映像信号を拡大する映像信号拡大回路より構成される表
示デバイス制御装置であり、入力映像信号期間が同期信
号期間と共に変動しても、安定した映像出力を実現する
ことが出来る。
れた同期信号から内部同期信号を生成する同期信号生成
回路と、前記入力された同期信号の安定状態を検出する
検出回路と、前記内部同期信号の周波数を前記検出回路
の結果に応じて変化させる制御回路と、前記内部同期信
号の周波数と前記入力された同期信号の周波数の比より
映像信号を拡大する映像信号拡大回路より構成される表
示デバイス制御装置であり、入力映像信号期間が同期信
号期間と共に変動しても、安定した映像出力を実現する
ことが出来る。
【００２３】以下に、本発明の一実施の形態について、
図１、図２、図３を用いて説明する。
図１、図２、図３を用いて説明する。
【００２４】（実施の形態１）図１は本発明の表示デバ
イス制御装置を示すブロック図であり、１０１はカウン
タ、１０２はリセット回路、１０３は内部垂直同期信号
生成回路、１０４はＰＬＬ回路、１０５は内部水平同期
信号生成回路、１０６は映像信号拡大回路、１０７は表
示デバイス、１０８はマイクロコントローラを示す。本
実施の形態では入力信号の変動量を検出する検出回路
と、表示位置の変更を行う位相制御回路をマイクロコン
トローラ１０８で行っている。
イス制御装置を示すブロック図であり、１０１はカウン
タ、１０２はリセット回路、１０３は内部垂直同期信号
生成回路、１０４はＰＬＬ回路、１０５は内部水平同期
信号生成回路、１０６は映像信号拡大回路、１０７は表
示デバイス、１０８はマイクロコントローラを示す。本
実施の形態では入力信号の変動量を検出する検出回路
と、表示位置の変更を行う位相制御回路をマイクロコン
トローラ１０８で行っている。
【００２５】図１において、１０１、１０２、１０３、
１０４、１０５、１０６、１０７は図５に記載のものと
同一であり、１０８は装置外部から入力される垂直同期
信号ＩＶＳの１周期間内の水平同期信号ＩＨＳの数をカ
ウントすることで入力信号の変動量を検出し、その結果
に応じて内部垂直同期信号ＯＶＳの位相を変化させるた
めのＤＥＬＡＹ信号を１０３へ出力し、内部水平同期信
号ＯＨＳの周波数を変化させるためのＲＡＴＩＯ信号を
１０５へ出力するマイクロコントローラである。
１０４、１０５、１０６、１０７は図５に記載のものと
同一であり、１０８は装置外部から入力される垂直同期
信号ＩＶＳの１周期間内の水平同期信号ＩＨＳの数をカ
ウントすることで入力信号の変動量を検出し、その結果
に応じて内部垂直同期信号ＯＶＳの位相を変化させるた
めのＤＥＬＡＹ信号を１０３へ出力し、内部水平同期信
号ＯＨＳの周波数を変化させるためのＲＡＴＩＯ信号を
１０５へ出力するマイクロコントローラである。
【００２６】かかる構成で、安定状態において垂直映像
領域が２４０ライン、ブランキング領域が２０ラインで
ある信号が入力される場合の動作を図２を用いて説明す
る。本発明の表示デバイス制御装置において、ＭＣＵ１
０８は制御データＲＡＴＩＯにより入力水平同期信号Ｉ
ＨＳの２倍の周波数の内部水平同期信号ＯＨＳを生成さ
せ、入力映像信号の垂直映像領域が表示デバイス１０７
の垂直表示領域と一致するように２倍の拡大率で垂直解
像度変換を行う。
領域が２４０ライン、ブランキング領域が２０ラインで
ある信号が入力される場合の動作を図２を用いて説明す
る。本発明の表示デバイス制御装置において、ＭＣＵ１
０８は制御データＲＡＴＩＯにより入力水平同期信号Ｉ
ＨＳの２倍の周波数の内部水平同期信号ＯＨＳを生成さ
せ、入力映像信号の垂直映像領域が表示デバイス１０７
の垂直表示領域と一致するように２倍の拡大率で垂直解
像度変換を行う。
【００２７】また、ＭＣＵ１０８は入力垂直同期信号Ｉ
ＶＳの１周期間内に入力する水平同期信号ＩＨＳの数を
所定の期間検出し、その最小値が２５０以上であれば垂
直同期信号ＯＶＳが２０５に示す位相になるように、２
５０未満であれば２０７に示す位相になるようにＤＥＬ
ＡＹ信号を出力する。
ＶＳの１周期間内に入力する水平同期信号ＩＨＳの数を
所定の期間検出し、その最小値が２５０以上であれば垂
直同期信号ＯＶＳが２０５に示す位相になるように、２
５０未満であれば２０７に示す位相になるようにＤＥＬ
ＡＹ信号を出力する。
【００２８】図３に本発明の表示デバイス制御装置によ
る映像表示の一例をしめす。
る映像表示の一例をしめす。
【００２９】図３中で、３０１は装置に入力された垂直
同期信号ＩＶＳ、３０２は前記入力された垂直同期信号
ＩＶＳが安定している状態における内部垂直同期信号Ｏ
ＶＳであり、３０２は前記入力された垂直同期信号ＩＶ
Ｓが安定している状態における表示デバイス１０７によ
る映像表示の一例であり、３０４は前記入力された垂直
同期信号ＩＶＳが不安定な状態における内部垂直同期信
号ＯＶＳであり、３０５は前記入力された垂直同期信号
ＩＶＳが不安定な状態における表示デバイス１０７によ
る映像表示の一例である。
同期信号ＩＶＳ、３０２は前記入力された垂直同期信号
ＩＶＳが安定している状態における内部垂直同期信号Ｏ
ＶＳであり、３０２は前記入力された垂直同期信号ＩＶ
Ｓが安定している状態における表示デバイス１０７によ
る映像表示の一例であり、３０４は前記入力された垂直
同期信号ＩＶＳが不安定な状態における内部垂直同期信
号ＯＶＳであり、３０５は前記入力された垂直同期信号
ＩＶＳが不安定な状態における表示デバイス１０７によ
る映像表示の一例である。
【００３０】以上より、本発明の表示デバイス制御装置
によれば、入力信号の垂直周期が安定している状態では
表示デバイスの表示領域と入力信号の表示領域を一致さ
せて表示出来、垂直周期が変動した場合にも映像の表示
位置は変化するが安定した映像表示を実現することが可
能となる。
によれば、入力信号の垂直周期が安定している状態では
表示デバイスの表示領域と入力信号の表示領域を一致さ
せて表示出来、垂直周期が変動した場合にも映像の表示
位置は変化するが安定した映像表示を実現することが可
能となる。
【００３１】つぎに、本発明の他の実施の形態につい
て、図１、図２、図４を用いて説明する。なお、前述し
た実施の形態と同じ構成については同じ符号を用い、説
明を省略する。
て、図１、図２、図４を用いて説明する。なお、前述し
た実施の形態と同じ構成については同じ符号を用い、説
明を省略する。
【００３２】（実施の形態２）図１に示すブロック構成
で、安定状態において垂直映像領域が２４０ライン、ブ
ランキング領域が２０ラインである信号が入力される場
合における、本発明の表示デバイス制御装置の動作を図
２を用いて説明する。
で、安定状態において垂直映像領域が２４０ライン、ブ
ランキング領域が２０ラインである信号が入力される場
合における、本発明の表示デバイス制御装置の動作を図
２を用いて説明する。
【００３３】図１中のＭＣＵ１０８は入力垂直同期信号
ＩＶＳの１周期間内に入力する水平同期信号ＩＨＳの数
を所定の期間検出した最小値を検出結果とし、前記検出
結果が２５０以上である場合、入力される垂直同期信号
ＩＶＳの変動は映像表示領域へ影響を及ぼさないため、
ＭＣＵ１０８は制御データＲＡＴＩＯにより入力水平同
期信号ＩＨＳの２倍の周波数の内部水平同期信号ＯＨＳ
を生成させ、入力映像信号の垂直映像領域が表示デバイ
ス１０７の垂直表示領域と一致するように２倍の拡大率
で垂直解像度変換を行い、さらに垂直同期信号ＯＶＳが
２０５に示す位相になるように、ＤＥＬＡＹ信号を出力
する。
ＩＶＳの１周期間内に入力する水平同期信号ＩＨＳの数
を所定の期間検出した最小値を検出結果とし、前記検出
結果が２５０以上である場合、入力される垂直同期信号
ＩＶＳの変動は映像表示領域へ影響を及ぼさないため、
ＭＣＵ１０８は制御データＲＡＴＩＯにより入力水平同
期信号ＩＨＳの２倍の周波数の内部水平同期信号ＯＨＳ
を生成させ、入力映像信号の垂直映像領域が表示デバイ
ス１０７の垂直表示領域と一致するように２倍の拡大率
で垂直解像度変換を行い、さらに垂直同期信号ＯＶＳが
２０５に示す位相になるように、ＤＥＬＡＹ信号を出力
する。
【００３４】一方、前記検出結果が２５０未満の場合、
入力される垂直同期信号ＩＶＳの変動は映像表示領域へ
影響を及ぼすため、前記検出結果より内部垂直同期信号
ＯＶＳの１周期間内に出力する内部水平同期信号ＯＨＳ
の数が４８０を十分上回るような大きな拡大率になるよ
うにＲＡＴＩＯ信号を出力し、さらに２０８に示すよう
に入力映像領域の中心が表示デバイス１０７の表示領域
の中心に位置するような制御データＤＥＬＡＹにより内
部垂直同期信号ＯＶＳを出力する。
入力される垂直同期信号ＩＶＳの変動は映像表示領域へ
影響を及ぼすため、前記検出結果より内部垂直同期信号
ＯＶＳの１周期間内に出力する内部水平同期信号ＯＨＳ
の数が４８０を十分上回るような大きな拡大率になるよ
うにＲＡＴＩＯ信号を出力し、さらに２０８に示すよう
に入力映像領域の中心が表示デバイス１０７の表示領域
の中心に位置するような制御データＤＥＬＡＹにより内
部垂直同期信号ＯＶＳを出力する。
【００３５】例えば、前記検出結果が定常状態２６０の
１／２である１３０であった場合、ＭＣＵ１０８は表示
デバイス１０７に出力されるライン数が５２０ラインな
るように、内部水平同期信号ＩＨＳが入力水平同期信号
ＩＨＳの４倍の周波数になる様に制御データＲＡＴＩＯ
を設定する。
１／２である１３０であった場合、ＭＣＵ１０８は表示
デバイス１０７に出力されるライン数が５２０ラインな
るように、内部水平同期信号ＩＨＳが入力水平同期信号
ＩＨＳの４倍の周波数になる様に制御データＲＡＴＩＯ
を設定する。
【００３６】図４に本発明の表示デバイス制御装置によ
る映像表示の一例をしめす。
る映像表示の一例をしめす。
【００３７】図４中で、４０１は装置に入力された垂直
同期信号ＩＶＳ、４０２は前記入力された垂直同期信号
ＩＶＳが安定している状態における内部垂直同期信号Ｏ
ＶＳであり、４０２は前記入力された垂直同期信号ＩＶ
Ｓが安定している状態における表示デバイス１０７によ
る映像表示の一例であり、４０４は前記入力された垂直
同期信号ＩＶＳが不安定な状態における内部垂直同期信
号ＯＶＳであり、４０５は前記入力された垂直同期信号
ＩＶＳが不安定な状態における表示デバイス１０７によ
る映像表示の一例である。
同期信号ＩＶＳ、４０２は前記入力された垂直同期信号
ＩＶＳが安定している状態における内部垂直同期信号Ｏ
ＶＳであり、４０２は前記入力された垂直同期信号ＩＶ
Ｓが安定している状態における表示デバイス１０７によ
る映像表示の一例であり、４０４は前記入力された垂直
同期信号ＩＶＳが不安定な状態における内部垂直同期信
号ＯＶＳであり、４０５は前記入力された垂直同期信号
ＩＶＳが不安定な状態における表示デバイス１０７によ
る映像表示の一例である。
【００３８】以上より、本発明の表示デバイス制御装置
によれば、入力信号の垂直周期が安定している状態では
表示デバイスの表示領域と入力信号の表示領域を一致さ
せて表示出来、垂直周期が変動した場合にも映像の表示
領域、表示サイズは変化するが安定した映像表示を実現
することが可能となる。
によれば、入力信号の垂直周期が安定している状態では
表示デバイスの表示領域と入力信号の表示領域を一致さ
せて表示出来、垂直周期が変動した場合にも映像の表示
領域、表示サイズは変化するが安定した映像表示を実現
することが可能となる。
【００３９】
【発明の効果】以上のように、本発明の表示デバイス制
御装置によれば、装置に入力される同期信号及び映像信
号が変動した場合にも安定した映像表示を実現できる。
御装置によれば、装置に入力される同期信号及び映像信
号が変動した場合にも安定した映像表示を実現できる。
【図１】本発明の表示デバイス制御装置のブロック構成
図
図
【図２】入力された同期信号と映像信号、および内部生
成した垂直同期信号のタイミング図
成した垂直同期信号のタイミング図
【図３】実施の形態１に記載の発明の表示デバイス制御
装置による映像表示の一例を示す図
装置による映像表示の一例を示す図
【図４】実施の形態２に記載の発明の表示デバイス制御
装置による映像表示の一例を示す図
装置による映像表示の一例を示す図
【図５】従来の表示デバイス制御装置のブロック構成図
１０１ カウンタ １０２ リセット回路 １０３ 内部垂直同期信号生成回路 １０４ ＰＬＬ回路 １０５ 内部水平同期信号生成回路 １０６ 映像信号拡大回路 １０７ 表示デバイス １０８ マイクロコントローラ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/06 Ｈ０４Ｎ 5/06 Ｚ 5/46 5/46 5/66 5/66 Ｂ Ｆターム(参考） 5C020 AA17 AA18 CA11 CA13 CA15 CA20 5C025 BA02 BA05 BA30 5C058 AA06 BA04 BA22 BB10 BB18 BB19 5C080 AA05 AA10 BB05 DD01 DD09 EE21 EE22 FF09 GG08 JJ01 JJ02 JJ04 5C082 AA02 AA37 BA29 BA41 BB03 BC03 BC05 BD02 CA33 CA52 CB01 DA76 MM10
Claims (4)
- 【請求項１】 入力信号の変動量に応じて表示デバイス
に出力する映像の表示位置を変化させる事を特徴とする
表示デバイス制御装置。 - 【請求項２】 入力された同期信号から内部同期信号を
生成する同期信号生成回路と、前記入力された同期信号
の安定状態を検出する検出回路と、前記生成する同期信
号と映像信号との位相差を前記検出回路の結果に応じて
変化させる位相制御回路より構成される表示デバイス制
御装置。 - 【請求項３】 入力信号の変動量に応じて表示デバイス
に出力する映像の表示領域を変化させる事を特徴とする
表示デバイス制御装置。 - 【請求項４】 入力された同期信号から内部同期信号を
生成する同期信号生成回路と、前記入力された同期信号
の安定状態を検出する検出回路と、前記内部同期信号の
周波数を前記検出回路の結果に応じて変化させる制御回
路と、前記内部同期信号の周波数と前記入力された同期
信号の周波数の比より映像信号を拡大する映像信号拡大
回路より構成される表示デバイス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146202A JP2002341851A (ja) | 2001-05-16 | 2001-05-16 | 表示デバイス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146202A JP2002341851A (ja) | 2001-05-16 | 2001-05-16 | 表示デバイス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002341851A true JP2002341851A (ja) | 2002-11-29 |
Family
ID=18991891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001146202A Pending JP2002341851A (ja) | 2001-05-16 | 2001-05-16 | 表示デバイス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002341851A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017604A (ja) * | 2005-07-06 | 2007-01-25 | Nec Viewtechnology Ltd | 表示パネル駆動装置および表示パネル駆動方法 |
| JP2010277102A (ja) * | 2010-07-12 | 2010-12-09 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
-
2001
- 2001-05-16 JP JP2001146202A patent/JP2002341851A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017604A (ja) * | 2005-07-06 | 2007-01-25 | Nec Viewtechnology Ltd | 表示パネル駆動装置および表示パネル駆動方法 |
| JP4572144B2 (ja) * | 2005-07-06 | 2010-10-27 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
| US7834866B2 (en) | 2005-07-06 | 2010-11-16 | Nec Viewtechnology, Ltd. | Display panel driver and display panel driving method |
| JP2010277102A (ja) * | 2010-07-12 | 2010-12-09 | Ｎｅｃディスプレイソリューションズ株式会社 | 表示パネル駆動装置および表示パネル駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303723B1 (ko) | 이미지업스케일방법및장치 | |
| US7683972B2 (en) | Video signal processing apparatus which generates plural clocks and performing video signal processing using the plural clocks | |
| JP2002099270A (ja) | 同期信号発生回路及びそれを用いた画像表示装置及び同期信号生成方法 | |
| JP2004093834A (ja) | 映像信号処理装置、および集積回路 | |
| JP2001320680A (ja) | 信号処理装置および方法 | |
| KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
| JP2002341851A (ja) | 表示デバイス制御装置 | |
| KR20010018729A (ko) | 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 동기신호 발생장치 | |
| US7002634B2 (en) | Apparatus and method for generating clock signal | |
| JP5106893B2 (ja) | 表示装置 | |
| JP2001331157A (ja) | 映像信号変換装置 | |
| JP3573784B2 (ja) | 映像信号処理装置 | |
| JP4291618B2 (ja) | 同期制御方法および画像表示装置 | |
| EP1458189A2 (en) | Video signal processing apparatus | |
| KR100297816B1 (ko) | 포맷 컨버터 주변회로 | |
| JP4646637B2 (ja) | ゲンロック装置 | |
| JPH114406A (ja) | 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体 | |
| JP3518215B2 (ja) | 映像表示装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP4239475B2 (ja) | 走査線変換装置 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| JPH10260652A (ja) | 映像処理回路 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
| JP2007295102A (ja) | 画像処理装置および方法 | |
| JPH0846880A (ja) | 撮像装置 |