JP2001320680A - 信号処理装置および方法 - Google Patents
信号処理装置および方法Info
- Publication number
- JP2001320680A JP2001320680A JP2000135617A JP2000135617A JP2001320680A JP 2001320680 A JP2001320680 A JP 2001320680A JP 2000135617 A JP2000135617 A JP 2000135617A JP 2000135617 A JP2000135617 A JP 2000135617A JP 2001320680 A JP2001320680 A JP 2001320680A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- frequency
- reading
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000003672 processing method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 101100350185 Caenorhabditis elegans odd-1 gene Proteins 0.000 description 2
- 229940028444 muse Drugs 0.000 description 2
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical group CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 高精度にインタレース信号をアップ・ダウン
コンバートすることができるようにする。 【解決手段】 PLL回路１３より供給された書き込み系
クロックの周波数を分周回路３１でＮ分周し、それを逓
倍回路３３でＭ倍にすることで、読み出し系クロックを
生成する。補間回路１４は、PLL回路１３からの書き込
み系クロックに同期して、映像信号をフレームメモリ１
５に書き込み、逓倍回路３３からの読み出し系クロック
に同期して、その映像信号を読み出す。
コンバートすることができるようにする。 【解決手段】 PLL回路１３より供給された書き込み系
クロックの周波数を分周回路３１でＮ分周し、それを逓
倍回路３３でＭ倍にすることで、読み出し系クロックを
生成する。補間回路１４は、PLL回路１３からの書き込
み系クロックに同期して、映像信号をフレームメモリ１
５に書き込み、逓倍回路３３からの読み出し系クロック
に同期して、その映像信号を読み出す。
Description
【０００１】
【発明の属する技術分野】本発明は、信号処理装置およ
び方法に関し、特に、追い越しを起こさずに、HDTV方式
の映像信号をNTSC方式の映像信号にダウンコンバートす
ることができるようにした信号処理装置および方法に関
する。
び方法に関し、特に、追い越しを起こさずに、HDTV方式
の映像信号をNTSC方式の映像信号にダウンコンバートす
ることができるようにした信号処理装置および方法に関
する。
【０００２】
【従来の技術】図１は、アップ・ダウンコンバータ１の
構成例を示すブロック図である。A/D（Analog to Digit
al）コンバータ１１は、図示せぬ外部装置より入力され
た映像信号をA/D変換し、補間回路１４に供給する。外
部装置はまた、入力端子１２−１を介して、映像信号が
有する垂直同期信号（in_VD）（以下、入力垂直同期信
号と称する）を補間回路１４に入力し、入力端子１２−
２を介して、映像信号が有する水平同期信号（in_HD）
（以下、入力水平同期信号と称する）を補間回路１４お
よびPLL（Phase-Locked Loop）回路１３にそれぞれ供給
する。PLL回路１３は、入力端子１２−２を介して入力
された入力水平同期信号（in_HD）に同期した書き込み
系クロックW_CLKを生成し、補間回路１４に出力する。
構成例を示すブロック図である。A/D（Analog to Digit
al）コンバータ１１は、図示せぬ外部装置より入力され
た映像信号をA/D変換し、補間回路１４に供給する。外
部装置はまた、入力端子１２−１を介して、映像信号が
有する垂直同期信号（in_VD）（以下、入力垂直同期信
号と称する）を補間回路１４に入力し、入力端子１２−
２を介して、映像信号が有する水平同期信号（in_HD）
（以下、入力水平同期信号と称する）を補間回路１４お
よびPLL（Phase-Locked Loop）回路１３にそれぞれ供給
する。PLL回路１３は、入力端子１２−２を介して入力
された入力水平同期信号（in_HD）に同期した書き込み
系クロックW_CLKを生成し、補間回路１４に出力する。
【０００３】補間回路１４は、PLL回路１３からの書き
込み系クロックW_CLKに同期して、A/Dコンバータ１１よ
り供給された各走査線の映像データをフレームメモリ１
５に書き込むとともに、発振器１６からの読み出し系ク
ロックR_CLKに同期して、フレームメモリ１５に書き込
まれた映像データを読み出す。補間回路１４はまた、読
み出した映像データに対して、画素数またはライン数
（走査線数）の変換処理を施すことにより、映像信号の
拡大・縮小（アップ・ダウンコンバート）を行う。D/A
コンバータ１７は、補間回路１４でアップ・ダウンコン
バートされた映像データをD/A変換し、図示せぬ外部装
置に出力する。
込み系クロックW_CLKに同期して、A/Dコンバータ１１よ
り供給された各走査線の映像データをフレームメモリ１
５に書き込むとともに、発振器１６からの読み出し系ク
ロックR_CLKに同期して、フレームメモリ１５に書き込
まれた映像データを読み出す。補間回路１４はまた、読
み出した映像データに対して、画素数またはライン数
（走査線数）の変換処理を施すことにより、映像信号の
拡大・縮小（アップ・ダウンコンバート）を行う。D/A
コンバータ１７は、補間回路１４でアップ・ダウンコン
バートされた映像データをD/A変換し、図示せぬ外部装
置に出力する。
【０００４】出力同期信号発生回路１８の読み出し系Ｈ
カウンタ２１は、発振器１６からの読み出し系クロック
R_CLKの数をカウントし、そのカウント値をデコーダ２
２および読み出し系Ｖカウンタ２３に、それぞれ供給す
る。デコーダ２２は、読み出し系Ｈカウンタ２１より供
給されたカウント値に基づいて、出力水平同期信号（ou
t_HD）を生成し、出力端子１９−２を介して図示せぬ外
部装置に出力する。
カウンタ２１は、発振器１６からの読み出し系クロック
R_CLKの数をカウントし、そのカウント値をデコーダ２
２および読み出し系Ｖカウンタ２３に、それぞれ供給す
る。デコーダ２２は、読み出し系Ｈカウンタ２１より供
給されたカウント値に基づいて、出力水平同期信号（ou
t_HD）を生成し、出力端子１９−２を介して図示せぬ外
部装置に出力する。
【０００５】読み出し系Ｖカウンタ２３は、読み出し系
Ｈカウンタ２１より供給されたカウント値からＨ信号の
数をカウントし、デコーダ２４に供給する。デコーダ２
４は、読み出し系Ｖカウンタ２３より供給されたＨ信号
のカウント値に基づいて、出力垂直同期信号（out_VD）
を生成し、出力端子１９−１を介して外部装置に出力す
る。
Ｈカウンタ２１より供給されたカウント値からＨ信号の
数をカウントし、デコーダ２４に供給する。デコーダ２
４は、読み出し系Ｖカウンタ２３より供給されたＨ信号
のカウント値に基づいて、出力垂直同期信号（out_VD）
を生成し、出力端子１９−１を介して外部装置に出力す
る。
【０００６】
【発明が解決しようとする課題】ところで、図１に示し
たアップ・ダウンコンバータ１において、映像信号が有
する入力同期信号とは異なる周波数の出力同期信号に同
期させてその映像信号を出力する場合、入力水平同期信
号（in_HD）に同期した書きこみ系クロックW_CLKに同期
させて映像信号をフレームメモリ１５に書き込み、発振
器１６からの読み出し系クロックR_CLKに同期してその
映像信号を読み出す方法が一般的である。しかしなが
ら、入力同期信号と出力同期信号の周期（サイクル長）
の相違に起因して、フレームメモリ１５への書き込み系
ラインアドレスW_ADRSが読み出し系ラインアドレスR_AD
RSを追い越したり、反対に、読み出し系ラインアドレス
R_ADRSが書き込み系ラインアドレスW_ADRSを追い越して
しまうことがある。また、図２（Ｂ）乃至（Ｆ）に示す
ように、電源がオンされる毎に、読み出し系Ｈカウンタ
２１と読み出し系Ｖカウンタ２３がリセットされてしま
うので、入力垂直同期信号（in_VD）（図２（Ａ））に
対する出力垂直同期信号（out_VD）の位相が電源オンの
毎に変化する。
たアップ・ダウンコンバータ１において、映像信号が有
する入力同期信号とは異なる周波数の出力同期信号に同
期させてその映像信号を出力する場合、入力水平同期信
号（in_HD）に同期した書きこみ系クロックW_CLKに同期
させて映像信号をフレームメモリ１５に書き込み、発振
器１６からの読み出し系クロックR_CLKに同期してその
映像信号を読み出す方法が一般的である。しかしなが
ら、入力同期信号と出力同期信号の周期（サイクル長）
の相違に起因して、フレームメモリ１５への書き込み系
ラインアドレスW_ADRSが読み出し系ラインアドレスR_AD
RSを追い越したり、反対に、読み出し系ラインアドレス
R_ADRSが書き込み系ラインアドレスW_ADRSを追い越して
しまうことがある。また、図２（Ｂ）乃至（Ｆ）に示す
ように、電源がオンされる毎に、読み出し系Ｈカウンタ
２１と読み出し系Ｖカウンタ２３がリセットされてしま
うので、入力垂直同期信号（in_VD）（図２（Ａ））に
対する出力垂直同期信号（out_VD）の位相が電源オンの
毎に変化する。
【０００７】すなわち、電源がオンされたタイミングの
フィールドでは、偶然、追い越しが発生しないとして
も、入力垂直同期信号（in_VD）に対する出力垂直同期
信号（out_VD）の周期がフリーランであるため、図３に
示されるように、前者に対する後者の位相が固定され
ず、流れてしまう。従って、入出力垂直同期信号の位相
差のずれが、次第に大きくなり、遂には、図４に示され
るように、入力垂直同期信号（in_VD）と出力垂直同期
信号（out_VD）との間で追い越しが発生する。
フィールドでは、偶然、追い越しが発生しないとして
も、入力垂直同期信号（in_VD）に対する出力垂直同期
信号（out_VD）の周期がフリーランであるため、図３に
示されるように、前者に対する後者の位相が固定され
ず、流れてしまう。従って、入出力垂直同期信号の位相
差のずれが、次第に大きくなり、遂には、図４に示され
るように、入力垂直同期信号（in_VD）と出力垂直同期
信号（out_VD）との間で追い越しが発生する。
【０００８】図４の例では、偶数フィールドeven１の書
き込みが完了していないタイミングで、その読み出しが
行われるので、途中から、既に読み出された奇数フィー
ルドodd１のデータが再び読み出されている。
き込みが完了していないタイミングで、その読み出しが
行われるので、途中から、既に読み出された奇数フィー
ルドodd１のデータが再び読み出されている。
【０００９】このように、補正回路１４では、奇数フィ
ールドodd１を２回連続して繰り返して読み出すことに
より、追い越しを回避することができる。逆に、書き込
みが読み出しを追い越すときには、所定のフィールドを
読み飛ばすようにすることが行われる。
ールドodd１を２回連続して繰り返して読み出すことに
より、追い越しを回避することができる。逆に、書き込
みが読み出しを追い越すときには、所定のフィールドを
読み飛ばすようにすることが行われる。
【００１０】しかしながら、このような繰り返し読み出
しや、読み飛ばしが行われると、入力映像データのイン
タレースの上下関係と出力映像データのインタレースの
上下関係が逆になる（本来、表示されるべき位置より１
ラインだけ上、または下に各ラインの映像データが表示
される）。そこで、その補正を行うために、画素を１ラ
イン分下または上に動かす処理が行われる。その結果、
図５に示されるように、そのフィールドでは、画像が下
または上に瞬間的にずれることになる。
しや、読み飛ばしが行われると、入力映像データのイン
タレースの上下関係と出力映像データのインタレースの
上下関係が逆になる（本来、表示されるべき位置より１
ラインだけ上、または下に各ラインの映像データが表示
される）。そこで、その補正を行うために、画素を１ラ
イン分下または上に動かす処理が行われる。その結果、
図５に示されるように、そのフィールドでは、画像が下
または上に瞬間的にずれることになる。
【００１１】そこで、図６に示すように、出力同期信号
発生回路１８の読み出し系Ｖカウンタ２３に、入力垂直
同期信号（in_VD）を入力し、１フレーム毎に（２フィ
ールドに１回）カウント値をリセットすることにより、
追い越しの発生を防止することができる。
発生回路１８の読み出し系Ｖカウンタ２３に、入力垂直
同期信号（in_VD）を入力し、１フレーム毎に（２フィ
ールドに１回）カウント値をリセットすることにより、
追い越しの発生を防止することができる。
【００１２】しかしながら、そのようにしても、図７に
示すように、出力垂直同期信号（out_VD）の発生タイミ
ングと入力垂直同期信号（in_VD）の発生タイミングの
ずれは、±１ライン（１Ｈ）以内となるものの、入力垂
直同期信号（in_VD）の１フレーム内に水平同期信号（i
n_HDおよびout_HD）が、丁度整数個入らないため、偶数
フィールドのライン数（水平走査線数）Ｌ１と、奇数フ
ィールドのライン数（水平走査線数）Ｌ２の値が異なり
（Ｌ１≠Ｌ２となり）、標準的なインタレース信号を出
力することができない課題があった。
示すように、出力垂直同期信号（out_VD）の発生タイミ
ングと入力垂直同期信号（in_VD）の発生タイミングの
ずれは、±１ライン（１Ｈ）以内となるものの、入力垂
直同期信号（in_VD）の１フレーム内に水平同期信号（i
n_HDおよびout_HD）が、丁度整数個入らないため、偶数
フィールドのライン数（水平走査線数）Ｌ１と、奇数フ
ィールドのライン数（水平走査線数）Ｌ２の値が異なり
（Ｌ１≠Ｌ２となり）、標準的なインタレース信号を出
力することができない課題があった。
【００１３】本発明はこのような状況に鑑みてなされた
ものであり、高精度にインタレース信号をアップ・ダウ
ンコンバートすることができるようにするものである。
ものであり、高精度にインタレース信号をアップ・ダウ
ンコンバートすることができるようにするものである。
【００１４】
【課題を解決するための手段】本発明の第１の信号処理
装置は、入力された映像信号が有する水平同期信号に基
づいて、第１の信号を生成する第１の生成手段と、第１
の生成手段により生成された第１の信号に同期させて、
入力された映像信号を記憶する記憶手段と、第１の信号
の周波数を第１の値で分周した後、第２の値で逓倍する
ことにより、第２の信号を生成する第２の生成手段と、
第２の生成手段により生成された第２の信号に同期させ
て、記憶手段に記憶されている映像信号を読み出す読み
出し手段と、読み出し手段により読み出された映像信号
の画素数または走査線数を変換する変換手段とを備える
ことを特徴とする。
装置は、入力された映像信号が有する水平同期信号に基
づいて、第１の信号を生成する第１の生成手段と、第１
の生成手段により生成された第１の信号に同期させて、
入力された映像信号を記憶する記憶手段と、第１の信号
の周波数を第１の値で分周した後、第２の値で逓倍する
ことにより、第２の信号を生成する第２の生成手段と、
第２の生成手段により生成された第２の信号に同期させ
て、記憶手段に記憶されている映像信号を読み出す読み
出し手段と、読み出し手段により読み出された映像信号
の画素数または走査線数を変換する変換手段とを備える
ことを特徴とする。
【００１５】本発明の第１の信号処理方法は、第１の値
および第２の値をそれぞれ設定する設定手段をさらに設
けるようにすることができる。
および第２の値をそれぞれ設定する設定手段をさらに設
けるようにすることができる。
【００１６】本発明の第１の信号処理装置の設定手段に
は、入力された映像信号の１フレーム内に、読み出し手
段により読み出された映像信号の水平走査線が整数個入
るように、第１の値と第２の値を設定するようにするこ
とができる。
は、入力された映像信号の１フレーム内に、読み出し手
段により読み出された映像信号の水平走査線が整数個入
るように、第１の値と第２の値を設定するようにするこ
とができる。
【００１７】本発明の第１の信号処理方法は、入力され
た映像信号が有する水平同期信号に基づいて、第１の信
号を生成する第１の生成ステップと、第１の生成ステッ
プの処理により生成された第１の信号に同期させて、入
力された映像信号の記憶を制御する記憶制御ステップ
と、第１の信号の周波数を第１の値で分周した後、第２
の値で逓倍することにより、第２の信号を生成する第２
の生成ステップと、第２の生成ステップの処理により生
成された第２の信号に同期させて、記憶制御ステップの
処理で記憶された映像信号を読み出す読み出しステップ
と、読み出しステップの処理により読み出された映像信
号の画素数または走査線数を変換する変換ステップとを
含むことを特徴とする。
た映像信号が有する水平同期信号に基づいて、第１の信
号を生成する第１の生成ステップと、第１の生成ステッ
プの処理により生成された第１の信号に同期させて、入
力された映像信号の記憶を制御する記憶制御ステップ
と、第１の信号の周波数を第１の値で分周した後、第２
の値で逓倍することにより、第２の信号を生成する第２
の生成ステップと、第２の生成ステップの処理により生
成された第２の信号に同期させて、記憶制御ステップの
処理で記憶された映像信号を読み出す読み出しステップ
と、読み出しステップの処理により読み出された映像信
号の画素数または走査線数を変換する変換ステップとを
含むことを特徴とする。
【００１８】本発明の第１の信号処理装置および信号処
理方法においては、入力された映像信号が有する水平同
期信号に基づいて、第１の信号が生成され、生成された
第１の信号に同期させて、入力された映像信号が記憶さ
れ、第１の信号の周波数が第１の値で分周された後、第
２の値で逓倍されることにより、第２の信号が生成さ
れ、生成された第２の信号に同期させて、記憶されてい
る映像信号が読み出され、読み出された映像信号の画素
数または走査線数が変換される。
理方法においては、入力された映像信号が有する水平同
期信号に基づいて、第１の信号が生成され、生成された
第１の信号に同期させて、入力された映像信号が記憶さ
れ、第１の信号の周波数が第１の値で分周された後、第
２の値で逓倍されることにより、第２の信号が生成さ
れ、生成された第２の信号に同期させて、記憶されてい
る映像信号が読み出され、読み出された映像信号の画素
数または走査線数が変換される。
【００１９】本発明の第２の信号処理装置は、基準信号
を発生する発生手段と、発生手段により発生された基準
信号の周波数を第１の値で分周した後、第２の値で逓倍
することにより、所定の信号を生成する生成手段と、生
成手段により生成された所定の信号に同期させて、入力
された映像データを記憶する記憶手段と、発生手段によ
り発生された基準信号に同期させて、記憶手段に記憶さ
れている映像データを読み出す読み出し手段と、読み出
し手段により読み出された映像信号の画素数または走査
線数を変換する変換手段とを備えることを特徴とする。
を発生する発生手段と、発生手段により発生された基準
信号の周波数を第１の値で分周した後、第２の値で逓倍
することにより、所定の信号を生成する生成手段と、生
成手段により生成された所定の信号に同期させて、入力
された映像データを記憶する記憶手段と、発生手段によ
り発生された基準信号に同期させて、記憶手段に記憶さ
れている映像データを読み出す読み出し手段と、読み出
し手段により読み出された映像信号の画素数または走査
線数を変換する変換手段とを備えることを特徴とする。
【００２０】本発明の第２の信号処理装置は、第１の値
および第２の値をそれぞれ設定する設定手段をさらに設
けるようにすることができる。
および第２の値をそれぞれ設定する設定手段をさらに設
けるようにすることができる。
【００２１】本発明の第２の信号処理装置の設定手段に
は、入力された映像データの１フレーム内に、読み出し
手段により読み出された映像データの水平走査線が整数
個入るように、第１の値と第２の値を設定するようにす
ることができる。
は、入力された映像データの１フレーム内に、読み出し
手段により読み出された映像データの水平走査線が整数
個入るように、第１の値と第２の値を設定するようにす
ることができる。
【００２２】本発明の第２の信号処理方法は、基準信号
を発生する発生ステップと、発生ステップの処理により
発生された基準信号の周波数を第１の値で分周した後、
第２の値で逓倍することにより、所定の信号を生成する
生成ステップと、生成ステップの処理により生成された
所定の信号に同期させて、入力された映像データの記憶
を制御する記憶制御ステップと、発生ステップの処理に
より発生された基準信号に同期させて、記憶制御ステッ
プの処理で記憶された映像データを読み出す読み出しス
テップと、読み出しステップの処理により読み出された
映像信号の画素数または走査線数を変換する変換手段と
を含むことを特徴とする。
を発生する発生ステップと、発生ステップの処理により
発生された基準信号の周波数を第１の値で分周した後、
第２の値で逓倍することにより、所定の信号を生成する
生成ステップと、生成ステップの処理により生成された
所定の信号に同期させて、入力された映像データの記憶
を制御する記憶制御ステップと、発生ステップの処理に
より発生された基準信号に同期させて、記憶制御ステッ
プの処理で記憶された映像データを読み出す読み出しス
テップと、読み出しステップの処理により読み出された
映像信号の画素数または走査線数を変換する変換手段と
を含むことを特徴とする。
【００２３】本発明の第２の信号処理装置および信号処
理方法においては、基準信号が発生され、発生された基
準信号の周波数が第１の値で分周された後、第２の値で
逓倍されることにより、所定の信号が生成され、生成さ
れた所定の信号に同期させて、入力された映像データが
記憶され、発生された基準信号に同期させて、記憶され
ている映像データが読み出され、読み出された映像デー
タの画素数または走査線数が変換される。
理方法においては、基準信号が発生され、発生された基
準信号の周波数が第１の値で分周された後、第２の値で
逓倍されることにより、所定の信号が生成され、生成さ
れた所定の信号に同期させて、入力された映像データが
記憶され、発生された基準信号に同期させて、記憶され
ている映像データが読み出され、読み出された映像デー
タの画素数または走査線数が変換される。
【００２４】
【発明の実施の形態】図８は、本発明を適用したアップ
・ダウンコンバータ１の構成例を示すブロック図であ
る。なお、図８において、従来における場合と対応する
部分には同一の符号を付してあり、その説明は適宜省略
する。この構成例においては、分周回路３１および逓倍
回路３２が設けられ、その他の構成は、図６に示した例
と同様である。
・ダウンコンバータ１の構成例を示すブロック図であ
る。なお、図８において、従来における場合と対応する
部分には同一の符号を付してあり、その説明は適宜省略
する。この構成例においては、分周回路３１および逓倍
回路３２が設けられ、その他の構成は、図６に示した例
と同様である。
【００２５】分周回路３１は、PLL回路１３より供給さ
れた書き込み系クロックW_CLKの周波数をＮ分周し、逓
倍回路３２に供給する。逓倍回路３２は、分周回路３１
より供給された、書き込み系クロックW_CLKの周波数を
Ｍ倍にすることで、読み出し系クロックR_CLKを生成
し、補間回路１４および出力同期信号発生回路１８の読
み出し系Ｈカウンタ２１に、それぞれ供給する。なお、
分周回路３１の分周数Ｎおよび逓倍回路３２の逓倍数Ｍ
の設定方法は、後述する。
れた書き込み系クロックW_CLKの周波数をＮ分周し、逓
倍回路３２に供給する。逓倍回路３２は、分周回路３１
より供給された、書き込み系クロックW_CLKの周波数を
Ｍ倍にすることで、読み出し系クロックR_CLKを生成
し、補間回路１４および出力同期信号発生回路１８の読
み出し系Ｈカウンタ２１に、それぞれ供給する。なお、
分周回路３１の分周数Ｎおよび逓倍回路３２の逓倍数Ｍ
の設定方法は、後述する。
【００２６】読み出し系Ｈカウンタ２１は、逓倍回路３
２からの読み出し系クロックR_CLKの数をカウントし、
そのカウント値をデコーダ２２および読み出し系Ｖカウ
ンタ２３に、それぞれ供給する。デコーダ２２は、読み
出し系Ｈカウンタ２１より供給されたカウント値に基づ
いて、出力水平同期信号（out_HD）を生成し、出力端子
１９−２を介して図示せぬ外部装置に出力する。
２からの読み出し系クロックR_CLKの数をカウントし、
そのカウント値をデコーダ２２および読み出し系Ｖカウ
ンタ２３に、それぞれ供給する。デコーダ２２は、読み
出し系Ｈカウンタ２１より供給されたカウント値に基づ
いて、出力水平同期信号（out_HD）を生成し、出力端子
１９−２を介して図示せぬ外部装置に出力する。
【００２７】読み出し系Ｖカウンタ２３は、読み出し系
Ｈカウンタ２１より供給されたＨ信号の数をカウントす
るとともに、入力垂直同期信号（in_VD）に基づいてそ
のカウント値をリセットする。デコーダ２４は、読み出
し系Ｖカウンタ２３より供給されたＨ信号のカウント値
に基づいて、出力垂直同期信号（out_VD）を生成し、出
力端子１９−１を介して外部装置に出力する。
Ｈカウンタ２１より供給されたＨ信号の数をカウントす
るとともに、入力垂直同期信号（in_VD）に基づいてそ
のカウント値をリセットする。デコーダ２４は、読み出
し系Ｖカウンタ２３より供給されたＨ信号のカウント値
に基づいて、出力垂直同期信号（out_VD）を生成し、出
力端子１９−１を介して外部装置に出力する。
【００２８】次に、上述した図８のアップ・ダウンコン
バータ１の基本動作を以下に説明する。
バータ１の基本動作を以下に説明する。
【００２９】A/Dコンバータ１１は、図示せぬ外部装置
より入力された映像信号をA/D変換し、補間回路１４に
供給する。外部装置はまた、入力垂直同期信号（in_V
D）を、入力端子１２−１を介して補間回路１４に供給
するとともに、入力水平同期信号（in_HD）を、入力端
子１２−２を介して補間回路１４およびPLL回路１３
に、それぞれ供給する。PLL回路１３は、入力端子１２
−２を介して供給された入力水平同期信号（in_HD）に
同期した書き込み系クロックW_CLKを生成し、補間回路
１４および分周回路３１に、それぞれ供給する。
より入力された映像信号をA/D変換し、補間回路１４に
供給する。外部装置はまた、入力垂直同期信号（in_V
D）を、入力端子１２−１を介して補間回路１４に供給
するとともに、入力水平同期信号（in_HD）を、入力端
子１２−２を介して補間回路１４およびPLL回路１３
に、それぞれ供給する。PLL回路１３は、入力端子１２
−２を介して供給された入力水平同期信号（in_HD）に
同期した書き込み系クロックW_CLKを生成し、補間回路
１４および分周回路３１に、それぞれ供給する。
【００３０】分周回路３１は、PLL回路１３より供給さ
れた書き込み系クロックW_CLKの周波数をＮ分周し、逓
倍回路３２に供給する。逓倍回路３２は、分周回路３１
より供給された書き込み系クロックW_CLKの周波数をＭ
倍にすることで、読み出し系クロックR_CLKを生成し、
補間回路１４および出力同期信号発生回路１８の読み出
し系Ｈカウンタ２１に、それぞれ供給する。
れた書き込み系クロックW_CLKの周波数をＮ分周し、逓
倍回路３２に供給する。逓倍回路３２は、分周回路３１
より供給された書き込み系クロックW_CLKの周波数をＭ
倍にすることで、読み出し系クロックR_CLKを生成し、
補間回路１４および出力同期信号発生回路１８の読み出
し系Ｈカウンタ２１に、それぞれ供給する。
【００３１】読み出し系Ｈカウンタ２１は、逓倍回路３
２からの読み出し系クロックR_CLKの数をカウントす
る。デコーダ２２は、読み出し系Ｈカウンタ２１でカウ
ントされたカウント値に基づいて、出力水平同期信号
（out_HD）を生成する。読み出し系Ｖカウンタ２３は、
読み出し系Ｈカウンタ２１でカウントされたカウント値
をカウントすることで、Ｈ信号の数をカウントする。そ
のカウント値は、入力垂直同期信号（in_VD）に基づい
て、１フレームに１回（２フィールドに１回）の割合で
リセットされる。これにより、追い越しの発生が防止さ
れる。デコーダ２４は、読み出し系カウンタ２３でカウ
ントされたＨ信号のカウント値に基づいて、出力垂直同
期信号（out_VD）を生成する。
２からの読み出し系クロックR_CLKの数をカウントす
る。デコーダ２２は、読み出し系Ｈカウンタ２１でカウ
ントされたカウント値に基づいて、出力水平同期信号
（out_HD）を生成する。読み出し系Ｖカウンタ２３は、
読み出し系Ｈカウンタ２１でカウントされたカウント値
をカウントすることで、Ｈ信号の数をカウントする。そ
のカウント値は、入力垂直同期信号（in_VD）に基づい
て、１フレームに１回（２フィールドに１回）の割合で
リセットされる。これにより、追い越しの発生が防止さ
れる。デコーダ２４は、読み出し系カウンタ２３でカウ
ントされたＨ信号のカウント値に基づいて、出力垂直同
期信号（out_VD）を生成する。
【００３２】補間回路１４は、PLL回路１３からの書き
込み系クロックW_CLKに同期して、A/Dコンバータ１１よ
り供給された各走査線の映像データをフレームメモリ１
５に書き込むとともに、逓倍回路３２からの読み出し系
クロックR_CLKに同期して、フレームメモリ１５に書き
込まれた映像データを読み出す。補間回路１４はまた、
読み出した映像データの拡大・縮小（アップ・ダウンコ
ンバート）処理を行う。D/Aコンバータ１７は、補間回
路１４でアップまたはダウンコンバートされた映像デー
タをD/A変換し、外部装置に出力する。
込み系クロックW_CLKに同期して、A/Dコンバータ１１よ
り供給された各走査線の映像データをフレームメモリ１
５に書き込むとともに、逓倍回路３２からの読み出し系
クロックR_CLKに同期して、フレームメモリ１５に書き
込まれた映像データを読み出す。補間回路１４はまた、
読み出した映像データの拡大・縮小（アップ・ダウンコ
ンバート）処理を行う。D/Aコンバータ１７は、補間回
路１４でアップまたはダウンコンバートされた映像デー
タをD/A変換し、外部装置に出力する。
【００３３】次に、図９および図１０を参照して、HDTV
（High Definition Television）方式の映像信号をNTSC
（National Television System Committee）方式の映像
信号にダウンコンバートする動作について説明する。図
９に示されるように、HDTV方式の映像信号は、１フレー
ム（図９（Ａ））内の水平走査線数が1125本、１水平走
査線（図９（Ｂ））のドット数が2200個で構成されてい
る。NTSC方式の映像信号は、１フレーム（図９（Ｃ））
内の水平走査線数が525本、１水平走査線（図９
（Ｄ））のドット数が858個で構成されている。
（High Definition Television）方式の映像信号をNTSC
（National Television System Committee）方式の映像
信号にダウンコンバートする動作について説明する。図
９に示されるように、HDTV方式の映像信号は、１フレー
ム（図９（Ａ））内の水平走査線数が1125本、１水平走
査線（図９（Ｂ））のドット数が2200個で構成されてい
る。NTSC方式の映像信号は、１フレーム（図９（Ｃ））
内の水平走査線数が525本、１水平走査線（図９
（Ｄ））のドット数が858個で構成されている。
【００３４】本発明においては、偶数フィールドと奇数
フィールドにおける水平走査線の数を一致させるため
に、入力垂直同期信号（in_VD）（図９（Ａ））で規定
される１フレーム内に出力水平同期信号（out_HD）（図
９（Ｄ））で規定される水平走査線が、丁度整数個入る
ように、読み出しクロックR_CLKが生成される。このた
め、既知である水平走査線数と１水平走査線のドット数
から読み出しクロックR_CLKが決定される。換言すれ
ば、本発明では、入出力で１フレームの長さがクロック
単位で等しくなるように設定される。このため、例え
ば、HDTV方式の１クロック周期をＴ１（ｓ）、NTSC方式
の１クロック周期をＴ２（ｓ）とした場合、それぞれ
が、次式（１）を満足するように設定される。 1125（本）・2200（個）・Ｔ１＝525（本）・858（個）・Ｔ２ ・・・（１）
フィールドにおける水平走査線の数を一致させるため
に、入力垂直同期信号（in_VD）（図９（Ａ））で規定
される１フレーム内に出力水平同期信号（out_HD）（図
９（Ｄ））で規定される水平走査線が、丁度整数個入る
ように、読み出しクロックR_CLKが生成される。このた
め、既知である水平走査線数と１水平走査線のドット数
から読み出しクロックR_CLKが決定される。換言すれ
ば、本発明では、入出力で１フレームの長さがクロック
単位で等しくなるように設定される。このため、例え
ば、HDTV方式の１クロック周期をＴ１（ｓ）、NTSC方式
の１クロック周期をＴ２（ｓ）とした場合、それぞれ
が、次式（１）を満足するように設定される。 1125（本）・2200（個）・Ｔ１＝525（本）・858（個）・Ｔ２ ・・・（１）
【００３５】上記式（１）を展開すると、次式（２）が
得られる。 Ｔ２＝500／91・Ｔ１ ・・・（２）
得られる。 Ｔ２＝500／91・Ｔ１ ・・・（２）
【００３６】上記式（２）を、さらに、周波数１／Ｔ２
に換算すると、次式（３）が得られる。 １／Ｔ２＝（91／500）・（１／Ｔ１）＝（Ｍ／Ｎ）・（１／Ｔ１） ・・・（３）
に換算すると、次式（３）が得られる。 １／Ｔ２＝（91／500）・（１／Ｔ１）＝（Ｍ／Ｎ）・（１／Ｔ１） ・・・（３）
【００３７】ここで、HDTV方式の映像信号のクロック周
波数を１／Ｔ１＝74.176（MHz）とすると、上記式
（３）より、NTSC方式の映像信号のクロック周波数１／
Ｔ２は、次式で示されるようになる。 １／Ｔ２＝（91／500）・74.176＝13.5（MHz）
波数を１／Ｔ１＝74.176（MHz）とすると、上記式
（３）より、NTSC方式の映像信号のクロック周波数１／
Ｔ２は、次式で示されるようになる。 １／Ｔ２＝（91／500）・74.176＝13.5（MHz）
【００３８】すなわち、分周回路３１の分周数Ｎの値を
５００、逓倍回路３２の逓倍数Ｍの値を９１に設定し
て、書き込み系クロックW_CLKから読み出し系クロックR
_CLK（いまの場合、周波数が13.5（MHz）のクロック）
を生成すれば、図１０に示されるように、奇数フィール
ドのライン数Ｌ１と、偶数フィールドのライン数Ｌ２の
値が同じになり（Ｌ１＝Ｌ２となり）、標準的なインタ
レース信号を出力することができる。
５００、逓倍回路３２の逓倍数Ｍの値を９１に設定し
て、書き込み系クロックW_CLKから読み出し系クロックR
_CLK（いまの場合、周波数が13.5（MHz）のクロック）
を生成すれば、図１０に示されるように、奇数フィール
ドのライン数Ｌ１と、偶数フィールドのライン数Ｌ２の
値が同じになり（Ｌ１＝Ｌ２となり）、標準的なインタ
レース信号を出力することができる。
【００３９】図１１乃至図１３は、映像信号をダウンコ
ンバートする場合に設定される、分周数、逓倍数、およ
び、分周後の周波数を示す図である。同図において、IN
は、アップ・ダウンコンバータ１に入力される映像信号
を表わし、OUTは、アップ・ダウンコンバータ１から出
力される、アップ・ダウンコンバートされた映像信号を
表わし、W_CLK（MHz）は、PLL回路１３から出力される
書き込み系クロックの周波数を表わし、Ｎは、分周回路
３１の分周数を表わし、FA（KHz）は、分周後の周波数
を表わし、Ｍは、逓倍回路３２の逓倍数を表わし、R_CL
K（MHz）は、逓倍回路３２から補間回路１４に出力され
る読み出し系クロックの周波数を表わしている。
ンバートする場合に設定される、分周数、逓倍数、およ
び、分周後の周波数を示す図である。同図において、IN
は、アップ・ダウンコンバータ１に入力される映像信号
を表わし、OUTは、アップ・ダウンコンバータ１から出
力される、アップ・ダウンコンバートされた映像信号を
表わし、W_CLK（MHz）は、PLL回路１３から出力される
書き込み系クロックの周波数を表わし、Ｎは、分周回路
３１の分周数を表わし、FA（KHz）は、分周後の周波数
を表わし、Ｍは、逓倍回路３２の逓倍数を表わし、R_CL
K（MHz）は、逓倍回路３２から補間回路１４に出力され
る読み出し系クロックの周波数を表わしている。
【００４０】図１１は、HDTV方式の映像信号を信号規格
が480ｉ（インタレース）のNTSC方式の映像信号にダウ
ンコンバートする場合に設定される、分周数、逓倍数、
分周後の周波数を示す図である。この例においては、信
号規格が1080＠ｐ（プログレッシブ）24、1080＠ｐ30、
1080＠ｉ60、または、720ｐ＠60のHDTV方式の映像信号
をダウンコンバートする場合、書き込み系クロックの周
波数がW_CLK＝74.146（MHz）であるとすると、上記式
（３）より、分周数Ｎが500、逓倍数Ｍが91、および、
分周後の周波数FAが148.352（＝74.176・1000／500）
（KHz）にそれぞれ設定され、周波数がR_CLK＝13.500
（MHz）の読み出し系クロックが生成される。
が480ｉ（インタレース）のNTSC方式の映像信号にダウ
ンコンバートする場合に設定される、分周数、逓倍数、
分周後の周波数を示す図である。この例においては、信
号規格が1080＠ｐ（プログレッシブ）24、1080＠ｐ30、
1080＠ｉ60、または、720ｐ＠60のHDTV方式の映像信号
をダウンコンバートする場合、書き込み系クロックの周
波数がW_CLK＝74.146（MHz）であるとすると、上記式
（３）より、分周数Ｎが500、逓倍数Ｍが91、および、
分周後の周波数FAが148.352（＝74.176・1000／500）
（KHz）にそれぞれ設定され、周波数がR_CLK＝13.500
（MHz）の読み出し系クロックが生成される。
【００４１】また、信号規格がDRC（Digital Reality C
reation）の映像信号（NTSC倍速信号）をダウンコンバ
ートする場合、書き込み系の周波数がW_CLK＝54.000（M
Hz）であるとすると、上記式（３）より、分周数Ｎが
４、逓倍数Ｍが１、および、分周後の周波数FAが13500.
000（＝54.000・1000／４）（KHz）にそれぞれ設定さ
れ、周波数がR_CLK＝13.500（MHz）の読み出し系クロッ
クが生成される。信号規格がMUSE（Multiple Sub-nyqui
st Sample Encoding）のHDTV方式の映像信号をダウンコ
ンバートする場合、書き込み系の周波数がW_CLK＝44.55
0（MHz）であるとすると、上記式（３）より、分周数Ｎ
が300、逓倍数Ｍが91、および、分周後の周波数FAが14
8.500（＝44.550・1000／300）（KHz）にそれぞれ設定
され、周波数がR_CLK＝13.514（MHz）の読み出し系クロ
ックが生成される。
reation）の映像信号（NTSC倍速信号）をダウンコンバ
ートする場合、書き込み系の周波数がW_CLK＝54.000（M
Hz）であるとすると、上記式（３）より、分周数Ｎが
４、逓倍数Ｍが１、および、分周後の周波数FAが13500.
000（＝54.000・1000／４）（KHz）にそれぞれ設定さ
れ、周波数がR_CLK＝13.500（MHz）の読み出し系クロッ
クが生成される。信号規格がMUSE（Multiple Sub-nyqui
st Sample Encoding）のHDTV方式の映像信号をダウンコ
ンバートする場合、書き込み系の周波数がW_CLK＝44.55
0（MHz）であるとすると、上記式（３）より、分周数Ｎ
が300、逓倍数Ｍが91、および、分周後の周波数FAが14
8.500（＝44.550・1000／300）（KHz）にそれぞれ設定
され、周波数がR_CLK＝13.514（MHz）の読み出し系クロ
ックが生成される。
【００４２】さらにまた、信号規格が480ｐ＠60のHDTV
方式の映像信号をダウンコンバートする場合、書き込み
系クロックの周波数がW_CLK＝27.000（MHz）であるとす
ると、上記式（３）より、分周数Ｎが２、逓倍数Ｍが
１、および、分周後の周波数FAが13500.000（＝27.000
・1000／２）（KHz）にそれぞれ設定され、周波数がR_C
LK＝13.500（MHz）の読み出し系クロックが生成され
る。信号規格が480ｉ＠60のHDTV規格の映像信号をダウ
ンコンバートする場合、書き込み系クロックの周波数が
W_CLK＝13.500（MHz）であるとすると、上記式（３）よ
り、分周数Ｎが１、逓倍数Ｍが１、および、分周後の周
波数FAが13500.000（＝13.500・1000／１）（KHz）にそ
れぞれ設定され、周波数がR_CLK＝13.500（MHz）の読み
出し系クロックが生成される。
方式の映像信号をダウンコンバートする場合、書き込み
系クロックの周波数がW_CLK＝27.000（MHz）であるとす
ると、上記式（３）より、分周数Ｎが２、逓倍数Ｍが
１、および、分周後の周波数FAが13500.000（＝27.000
・1000／２）（KHz）にそれぞれ設定され、周波数がR_C
LK＝13.500（MHz）の読み出し系クロックが生成され
る。信号規格が480ｉ＠60のHDTV規格の映像信号をダウ
ンコンバートする場合、書き込み系クロックの周波数が
W_CLK＝13.500（MHz）であるとすると、上記式（３）よ
り、分周数Ｎが１、逓倍数Ｍが１、および、分周後の周
波数FAが13500.000（＝13.500・1000／１）（KHz）にそ
れぞれ設定され、周波数がR_CLK＝13.500（MHz）の読み
出し系クロックが生成される。
【００４３】さらにまた、HDTV方式の映像信号を、NTSC
エンコーダ用の信号規格が480ｉのNTSC方式の映像信号
にダウンコンバートする場合、上述したようにして、分
周数Ｎ、逓倍数Ｍ、分周後の周波数がそれぞれ設定され
（その説明は省略する）、周波数がR_CLK＝27.000（MH
z）の読み出し系クロックが生成される。但し、信号規
格がDRCの映像信号（NTSC倍速信号）をダウンコンバー
トする場合に限り、周波数がR_CLK＝27.027（MHz）の読
み出し系クロックが生成される。
エンコーダ用の信号規格が480ｉのNTSC方式の映像信号
にダウンコンバートする場合、上述したようにして、分
周数Ｎ、逓倍数Ｍ、分周後の周波数がそれぞれ設定され
（その説明は省略する）、周波数がR_CLK＝27.000（MH
z）の読み出し系クロックが生成される。但し、信号規
格がDRCの映像信号（NTSC倍速信号）をダウンコンバー
トする場合に限り、周波数がR_CLK＝27.027（MHz）の読
み出し系クロックが生成される。
【００４４】図１２は、HDTV方式の映像信号を信号規格
が576ｉのPAL（Phase Alternationby Line）方式の映像
信号にダウンコンバートする場合に設定される、分周
数、逓倍数、および、分周後の周波数を示す図である。
この例においては、上述したようにして、分周数、逓倍
数、分周後の周波数がそれぞれ設定され、周波数がR_CL
K＝13.500（MHz）の読み出し系クロックが生成される。
但し、HDTV方式の映像信号をPALエンコーダ用の信号規
格が576ｉのPAL方式の映像信号にダウンコンバートする
場合に限り、周波数がR_CLK＝27.000（MHz）の読み出し
系クロックが生成される。
が576ｉのPAL（Phase Alternationby Line）方式の映像
信号にダウンコンバートする場合に設定される、分周
数、逓倍数、および、分周後の周波数を示す図である。
この例においては、上述したようにして、分周数、逓倍
数、分周後の周波数がそれぞれ設定され、周波数がR_CL
K＝13.500（MHz）の読み出し系クロックが生成される。
但し、HDTV方式の映像信号をPALエンコーダ用の信号規
格が576ｉのPAL方式の映像信号にダウンコンバートする
場合に限り、周波数がR_CLK＝27.000（MHz）の読み出し
系クロックが生成される。
【００４５】図１３は、HDTV方式の映像信号を、信号規
格が1080ｉ＠60のHDTV方式の映像信号、または、信号規
格が1080ｉ＠50のHDTV方式の映像信号に、それぞれダウ
ンコンバートする場合に設定される、分周数、逓倍数、
および、分周後の周波数を示す図である。この例におい
ては、上述したようにして、分周数、逓倍数、分周後の
周波数がそれぞれ設定され、周波数がR_CLK＝74.176（M
Hz）の読み出し系クロックが生成される。但し、信号規
格がMUSEのHDTV方式の映像信号をダウンコンバートする
場合、または、HDTV方式の映像信号を、信号規格が1080
ｉ＠50のHDTV方式の映像信号にダウンコンバートする場
合に限り、周波数がR_CLK＝74.250（MHz）の読み出し系
クロックが生成される。
格が1080ｉ＠60のHDTV方式の映像信号、または、信号規
格が1080ｉ＠50のHDTV方式の映像信号に、それぞれダウ
ンコンバートする場合に設定される、分周数、逓倍数、
および、分周後の周波数を示す図である。この例におい
ては、上述したようにして、分周数、逓倍数、分周後の
周波数がそれぞれ設定され、周波数がR_CLK＝74.176（M
Hz）の読み出し系クロックが生成される。但し、信号規
格がMUSEのHDTV方式の映像信号をダウンコンバートする
場合、または、HDTV方式の映像信号を、信号規格が1080
ｉ＠50のHDTV方式の映像信号にダウンコンバートする場
合に限り、周波数がR_CLK＝74.250（MHz）の読み出し系
クロックが生成される。
【００４６】以上のように、１フレーム内に出力水平同
期信号（out_HD）（出力水平走査線数）が、丁度整数個
入るように、分周数Ｎと逓倍数Ｍを設定して、読み出し
系クロックR_CLKを生成すれば、高精度にインタレース
信号をアップまたはダウンコンバートすることができ
る。また、分周数Ｎと逓倍数Ｍの整数倍の値を用いても
同様である。
期信号（out_HD）（出力水平走査線数）が、丁度整数個
入るように、分周数Ｎと逓倍数Ｍを設定して、読み出し
系クロックR_CLKを生成すれば、高精度にインタレース
信号をアップまたはダウンコンバートすることができ
る。また、分周数Ｎと逓倍数Ｍの整数倍の値を用いても
同様である。
【００４７】図１４は、他のアップ・ダウンコンバータ
１の構成例を示すブロック図である。なお、図１４にお
いて、図６における場合と対応する部分には同一の符号
を付してあり、その説明は適宜省略する。
１の構成例を示すブロック図である。なお、図１４にお
いて、図６における場合と対応する部分には同一の符号
を付してあり、その説明は適宜省略する。
【００４８】MPEG（Moving Picture Experts Group）デ
コーダ４１は、外部装置より入力されるストリームデー
タを分離し、所定のデコード処理を施し、映像データ、
入力垂直同期信号（in_VD）、および、入力水平同期信
号（in_HD）を、補間回路１４にそれぞれ供給する。MPE
Gデコーダ４１はまた、内蔵する分周回路５１におい
て、発振器４２からのマスタークロックMASTER_CLKの周
波数（いまの場合、27MHz）をＡ分周し、逓倍回路５２
において、その周波数をＢ倍にすることで、書きこみ系
クロックW_CLKを生成し、補間回路１４に供給する。
コーダ４１は、外部装置より入力されるストリームデー
タを分離し、所定のデコード処理を施し、映像データ、
入力垂直同期信号（in_VD）、および、入力水平同期信
号（in_HD）を、補間回路１４にそれぞれ供給する。MPE
Gデコーダ４１はまた、内蔵する分周回路５１におい
て、発振器４２からのマスタークロックMASTER_CLKの周
波数（いまの場合、27MHz）をＡ分周し、逓倍回路５２
において、その周波数をＢ倍にすることで、書きこみ系
クロックW_CLKを生成し、補間回路１４に供給する。
【００４９】ここで、１フレーム内に出力水平同期信号
（out_HD）（出力水平走査線数）が、丁度整数個入るよ
うに（図１０）、分周回路５１の分周数Ａの値と逓倍回
路５２の逓倍数Ｂの値を設定することにより、発振器４
２からのマスタークロックMASTER_CLKを、読み出し系ク
ロックR_CLKとしてそのまま利用することができる。従
って、この例の場合、読み出し系クロックR_CLKを新た
に生成する必要がなくなり、回路を小型化することがで
きる。
（out_HD）（出力水平走査線数）が、丁度整数個入るよ
うに（図１０）、分周回路５１の分周数Ａの値と逓倍回
路５２の逓倍数Ｂの値を設定することにより、発振器４
２からのマスタークロックMASTER_CLKを、読み出し系ク
ロックR_CLKとしてそのまま利用することができる。従
って、この例の場合、読み出し系クロックR_CLKを新た
に生成する必要がなくなり、回路を小型化することがで
きる。
【００５０】以上のように、入力の１フレーム内に出力
水平同期信号（out_HD）（出力水平走査線数）が、丁度
整数個入るように、分周数（ＮまたはＡ）と逓倍数（Ｍ
またはＢ）の値を設定することにより、高精度にインタ
レース信号をアップまたはダウンコンバートすることが
できる。
水平同期信号（out_HD）（出力水平走査線数）が、丁度
整数個入るように、分周数（ＮまたはＡ）と逓倍数（Ｍ
またはＢ）の値を設定することにより、高精度にインタ
レース信号をアップまたはダウンコンバートすることが
できる。
【００５１】
【発明の効果】以上のように、本発明の第１の信号処理
装置および信号処理方法によれば、入力された映像信号
が有する水平同期信号に基づいて、第１の信号を生成
し、生成された第１の信号に同期させて、入力された映
像信号を記憶し、第１の信号の周波数を第１の値で分周
した後、第２の値で逓倍することにより、第２の信号を
生成し、生成された第２の信号に同期させて、記憶され
ている映像信号を読み出すようにしたので、高精度にイ
ンタレース信号をアップまたはダウンコンバートするこ
とができる。
装置および信号処理方法によれば、入力された映像信号
が有する水平同期信号に基づいて、第１の信号を生成
し、生成された第１の信号に同期させて、入力された映
像信号を記憶し、第１の信号の周波数を第１の値で分周
した後、第２の値で逓倍することにより、第２の信号を
生成し、生成された第２の信号に同期させて、記憶され
ている映像信号を読み出すようにしたので、高精度にイ
ンタレース信号をアップまたはダウンコンバートするこ
とができる。
【００５２】また、本発明の第２の信号処理装置および
信号処理方法によれば、基準信号を発生し、発生された
基準信号の周波数を第１の値で分周した後、第２の値で
逓倍することにより、所定の信号を生成し、生成された
所定の信号に同期させて、入力された映像データを記憶
し、発生された基準信号に同期させて、記憶されている
映像データを読み出すようにしたので、回路規模を大型
化することなく、高精度にインタレース信号をアップま
たはダウンコンバートすることができる。
信号処理方法によれば、基準信号を発生し、発生された
基準信号の周波数を第１の値で分周した後、第２の値で
逓倍することにより、所定の信号を生成し、生成された
所定の信号に同期させて、入力された映像データを記憶
し、発生された基準信号に同期させて、記憶されている
映像データを読み出すようにしたので、回路規模を大型
化することなく、高精度にインタレース信号をアップま
たはダウンコンバートすることができる。
【図１】従来のアップ・ダウンコンバートの構成例を示
すブロック図である。
すブロック図である。
【図２】出力垂直同期信号が出力されるタイミングを説
明するタイムチャートである。
明するタイムチャートである。
【図３】他の例の出力垂直同期信号が出力されるタイミ
ングを説明するタイムチャートである。
ングを説明するタイムチャートである。
【図４】追い越し処理を説明する図である。
【図５】追い越しが発生した場合の表示画面を説明する
図である。
図である。
【図６】従来の他の例のアップ・ダウンコンバートの構
成を示すブロック図である。
成を示すブロック図である。
【図７】同期信号が出力されるタイミングを説明するタ
イムチャートである。
イムチャートである。
【図８】本発明を適用したアップ・ダウンコンバータの
構成例を示すブロック図である。
構成例を示すブロック図である。
【図９】HDTV方式の映像信号からNTSC方式の映像信号に
ダウンコンバートする動作を説明する図である。
ダウンコンバートする動作を説明する図である。
【図１０】出力垂直同期信号が出力されるタイミングを
説明するタイムチャートである。
説明するタイムチャートである。
【図１１】NTSC方式の映像信号にダウンコンバートする
場合に設定される、分周数、逓倍数、および分周後の周
波数を示す図である。
場合に設定される、分周数、逓倍数、および分周後の周
波数を示す図である。
【図１２】PAL方式の映像信号にダウンコンバートする
場合に設定される、分周数、逓倍数、および分周後の周
波数を示す図である。
場合に設定される、分周数、逓倍数、および分周後の周
波数を示す図である。
【図１３】他の信号規格のHDTV方式の映像信号にダウン
コンバートする場合に設定される、分周数、逓倍数、お
よび分周後の周波数を示す図である。
コンバートする場合に設定される、分周数、逓倍数、お
よび分周後の周波数を示す図である。
【図１４】他のアップ・ダウンコンバータの構成例を示
すブロック図である。
すブロック図である。
１ アップ・ダウンコンバータ， １３ PLL回路，
１４ 補間回路， １５ フレームメモリ， １８ 出
力同期信号発生回路， ２１読み出し系Ｈカウンタ，
２２ デコーダ， ２３ 読み出し系Ｖカウンタ， ２
４ デコーダ，３１ 分周回路， ３２ 逓倍回路，
４１ MPEGデコーダ， ４２ 発振器， ５１ 分周回
路， ５２ 逓倍回路
１４ 補間回路， １５ フレームメモリ， １８ 出
力同期信号発生回路， ２１読み出し系Ｈカウンタ，
２２ デコーダ， ２３ 読み出し系Ｖカウンタ， ２
４ デコーダ，３１ 分周回路， ３２ 逓倍回路，
４１ MPEGデコーダ， ４２ 発振器， ５１ 分周回
路， ５２ 逓倍回路
Claims (8)
- 【請求項１】 入力された映像信号の画素数または走査
線数を変換する信号処理装置において、 入力された前記映像信号が有する水平同期信号に基づい
て、第１の信号を生成する第１の生成手段と、 前記第１の生成手段により生成された前記第１の信号に
同期させて、入力された前記映像信号を記憶する記憶手
段と、 前記第１の信号の周波数を第１の値で分周した後、第２
の値で逓倍することにより、第２の信号を生成する第２
の生成手段と、 前記第２の生成手段により生成された前記第２の信号に
同期させて、前記記憶手段に記憶されている前記映像信
号を読み出す読み出し手段と、 前記読み出し手段により読み出された前記映像信号の画
素数または走査線数を変換する変換手段とを備えること
を特徴とする信号処理装置。 - 【請求項２】 前記第１の値および前記第２の値をそれ
ぞれ設定する設定手段をさらに備えることを特徴とする
請求項１に記載の信号処理装置。 - 【請求項３】 前記設定手段は、入力された前記映像信
号の１フレーム内に、前記読み出し手段により読み出さ
れた前記映像信号の水平走査線が整数個入るように、前
記第１の値と前記第２の値を設定することを特徴とする
請求項２に記載の信号処理装置。 - 【請求項４】 入力された映像信号の画素数または走査
線数を変換する信号処理装置の信号処理方法において、 入力された前記映像信号が有する水平同期信号に基づい
て、第１の信号を生成する第１の生成ステップと、 前記第１の生成ステップの処理により生成された前記第
１の信号に同期させて、入力された前記映像信号の記憶
を制御する記憶制御ステップと、 前記第１の信号の周波数を第１の値で分周した後、第２
の値で逓倍することにより、第２の信号を生成する第２
の生成ステップと、 前記第２の生成ステップの処理により生成された前記第
２の信号に同期させて、前記記憶制御ステップの処理で
記憶された前記映像信号を読み出す読み出しステップ
と、 前記読み出しステップの処理により読み出された前記映
像信号の画素数または走査線数を変換する変換ステップ
とを含むことを特徴とする信号処理方法。 - 【請求項５】 入力された映像データの画素数または走
査線数を変換する信号処理装置において、 基準信号を発生する発生手段と、 前記発生手段により発生された前記基準信号の周波数を
第１の値で分周した後、第２の値で逓倍することによ
り、所定の信号を生成する生成手段と、 前記生成手段により生成された所定の前記信号に同期さ
せて、入力された前記映像データを記憶する記憶手段
と、 前記発生手段により発生された前記基準信号に同期させ
て、前記記憶手段に記憶されている前記映像データを読
み出す読み出し手段と、 前記読み出し手段により読み出された前記映像データの
画素数または走査線数を変換する変換手段とを備えるこ
とを特徴とする信号処理装置。 - 【請求項６】 前記第１の値および前記第２の値をそれ
ぞれ設定する設定手段をさらに備えることを特徴とする
請求項５に記載の信号処理装置。 - 【請求項７】 前記設定手段は、入力された前記映像デ
ータの１フレーム内に、前記読み出し手段により読み出
された前記映像データの水平走査線が整数個入るよう
に、前記第１の値と前記第２の値を設定することを特徴
とする請求項６に記載の信号処理装置。 - 【請求項８】 入力された映像データの画素数または走
査線数を変換する信号処理装置の信号処理方法におい
て、 基準信号を発生する発生ステップと、 前記発生ステップの処理により発生された前記基準信号
の周波数を第１の値で分周した後、第２の値で逓倍する
ことにより、所定の信号を生成する生成ステップと、 前記生成ステップの処理により生成された所定の前記信
号に同期させて、入力された前記映像データの記憶を制
御する記憶制御ステップと、 前記発生ステップの処理により発生された前記基準信号
に同期させて、前記記憶制御ステップの処理で記憶され
た前記映像データを読み出す読み出しステップと、 前記読み出しステップの処理により読み出された前記映
像信号の画素数または走査線数を変換する変換ステップ
とを含むことを特徴とする信号処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135617A JP2001320680A (ja) | 2000-05-09 | 2000-05-09 | 信号処理装置および方法 |
| KR1020010024526A KR100835035B1 (ko) | 2000-05-09 | 2001-05-07 | 신호 처리장치 및 방법 |
| US09/850,832 US6891572B2 (en) | 2000-05-09 | 2001-05-08 | Video signal conversion processing apparatus and method |
| CNB011192372A CN1168310C (zh) | 2000-05-09 | 2001-05-09 | 信号处理装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000135617A JP2001320680A (ja) | 2000-05-09 | 2000-05-09 | 信号処理装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320680A true JP2001320680A (ja) | 2001-11-16 |
Family
ID=18643670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000135617A Withdrawn JP2001320680A (ja) | 2000-05-09 | 2000-05-09 | 信号処理装置および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6891572B2 (ja) |
| JP (1) | JP2001320680A (ja) |
| KR (1) | KR100835035B1 (ja) |
| CN (1) | CN1168310C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015970B1 (en) * | 2001-12-06 | 2006-03-21 | Nvidia Corporation | Method and apparatus for displaying progressive material on an interlaced device |
| JP4141208B2 (ja) * | 2002-08-30 | 2008-08-27 | 三洋電機株式会社 | 映像信号処理装置、および集積回路 |
| US20040090556A1 (en) * | 2002-11-12 | 2004-05-13 | John Kamieniecki | Video output signal format determination in a television receiver |
| KR100510550B1 (ko) * | 2003-09-29 | 2005-08-26 | 삼성전자주식회사 | 수평 및 수직 방향으로 영상을 스케일링하는 방법 및 장치 |
| US20050180858A1 (en) * | 2004-02-04 | 2005-08-18 | Halgas Joseph F.Jr. | Customized video processing modes for HD-capable set-top decoders |
| TWI250801B (en) * | 2004-11-17 | 2006-03-01 | Realtek Semiconductor Corp | Method for generating a video clock and an associated target image frame |
| CN100383841C (zh) * | 2004-12-30 | 2008-04-23 | 鸿富锦精密工业（深圳）有限公司 | 基于低端锁相环调节虚拟像素时钟的装置及方法 |
| TWI345381B (en) * | 2007-12-31 | 2011-07-11 | E Pin Optical Industry Co Ltd | Mems scan controller with clock frequency and method of control thereof |
| TW200947164A (en) * | 2008-05-09 | 2009-11-16 | E Pin Optical Industry Co Ltd | MEMS scan controller with inherence frequency and method of control thereof |
| CN102821227B (zh) * | 2011-06-10 | 2017-03-15 | 上海华虹集成电路有限责任公司 | 一种视频信号奇偶场的判定方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1515584A (en) * | 1976-01-28 | 1978-06-28 | Quantel Ltd | Time base corrector |
| US4109276A (en) * | 1976-03-19 | 1978-08-22 | Rca Corporation | Memory read/write organization for a television signal processor |
| US4605962A (en) * | 1984-11-30 | 1986-08-12 | Rca Corporation | Progressive scan television system with video compression exceeding display line rate |
| US4688081A (en) * | 1985-01-25 | 1987-08-18 | Hitachi, Ltd. | Apparatus for correcting time base error of video signal |
| US4611225A (en) * | 1985-02-14 | 1986-09-09 | Rca Corporation | Progressive scan HDTV system |
| JPH0817008B2 (ja) * | 1985-05-24 | 1996-02-21 | 日本放送協会 | 映像信号時間軸補正装置 |
| JPH02228888A (ja) * | 1989-03-02 | 1990-09-11 | Canon Inc | ビデオ・メモリ装置 |
| US5329367A (en) * | 1990-03-26 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Horizontal blanking |
| US5223931A (en) * | 1990-03-26 | 1993-06-29 | Thomson Consumer Electronics, Inc. | Synchronized scanning at horizontal frequency |
| KR950004106B1 (ko) * | 1992-05-30 | 1995-04-25 | 주식회사금성사 | 화상조절회로 |
| JP2585957B2 (ja) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| US5812210A (en) * | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| JPH07261691A (ja) * | 1994-02-01 | 1995-10-13 | Hitachi Ltd | ディスプレイ装置 |
| US5978041A (en) * | 1994-10-24 | 1999-11-02 | Hitachi, Ltd. | Image display system |
| US5999570A (en) * | 1995-11-21 | 1999-12-07 | Sony Corporation | Transmission apparatus, sending apparatus, and receiving apparatus, and transmission method |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| DE69723601T2 (de) * | 1996-03-06 | 2004-02-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Bildelementumwandlungsgerät |
| US5805233A (en) * | 1996-03-13 | 1998-09-08 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
| JPH09326958A (ja) * | 1996-06-05 | 1997-12-16 | Sony Corp | 画像処理装置および処理方法 |
| US6380979B1 (en) * | 1996-07-02 | 2002-04-30 | Matsushita Electric Industrial Co., Ltd. | Scanning line converting circuit and interpolation coefficient generating circuit |
| US5790096A (en) * | 1996-09-03 | 1998-08-04 | Allus Technology Corporation | Automated flat panel display control system for accomodating broad range of video types and formats |
| KR100225072B1 (ko) * | 1996-12-18 | 1999-10-15 | 윤종용 | 포멧 콘버터 |
| US5929924A (en) * | 1997-03-10 | 1999-07-27 | Neomagic Corp. | Portable PC simultaneously displaying on a flat-panel display and on an external NTSC/PAL TV using line buffer with variable horizontal-line rate during vertical blanking period |
| JP4146528B2 (ja) * | 1997-05-09 | 2008-09-10 | セイコーエプソン株式会社 | 画像処理装置 |
| JPH118839A (ja) * | 1997-06-19 | 1999-01-12 | Matsushita Electric Ind Co Ltd | 映像信号変換装置 |
| JP2000041224A (ja) * | 1998-07-23 | 2000-02-08 | Nec Corp | 補間機能付きスキャン変換回路 |
| JP2000059735A (ja) * | 1998-08-04 | 2000-02-25 | Sony Corp | 画像処理装置および方法、並びに提供媒体 |
| JP3270406B2 (ja) * | 1998-12-08 | 2002-04-02 | エヌイーシーマイクロシステム株式会社 | ポジション制御回路 |
| US6633288B2 (en) * | 1999-09-15 | 2003-10-14 | Sage, Inc. | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display |
| US6313813B1 (en) * | 1999-10-21 | 2001-11-06 | Sony Corporation | Single horizontal scan range CRT monitor |
-
2000
- 2000-05-09 JP JP2000135617A patent/JP2001320680A/ja not_active Withdrawn
-
2001
- 2001-05-07 KR KR1020010024526A patent/KR100835035B1/ko not_active IP Right Cessation
- 2001-05-08 US US09/850,832 patent/US6891572B2/en not_active Expired - Fee Related
- 2001-05-09 CN CNB011192372A patent/CN1168310C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100835035B1 (ko) | 2008-06-03 |
| CN1332574A (zh) | 2002-01-23 |
| CN1168310C (zh) | 2004-09-22 |
| US6891572B2 (en) | 2005-05-10 |
| KR20020002196A (ko) | 2002-01-09 |
| US20020018144A1 (en) | 2002-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1164568B1 (en) | Video signal conversion device and video signal conversion method | |
| KR100246088B1 (ko) | 화소수변환장치 | |
| US8154654B2 (en) | Frame interpolation device, frame interpolation method and image display device | |
| US20060187349A1 (en) | Video signal processing apparatus | |
| JP2001320680A (ja) | 信号処理装置および方法 | |
| JP4090764B2 (ja) | 映像信号処理装置 | |
| US20080002065A1 (en) | Image processing circuit, image processing system and method therefor | |
| KR100311009B1 (ko) | 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법 | |
| JPH089343A (ja) | 映像信号変換装置 | |
| JP2001346125A (ja) | 画像表示装置および方法、並びに記録媒体 | |
| JP3804893B2 (ja) | 映像信号処理回路 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JPS6150474A (ja) | 走査変換装置 | |
| JP2896013B2 (ja) | テレビジョン方式変換システムのデータ処理回路 | |
| JP2539919B2 (ja) | ハイビジョン受信機の時間軸圧縮装置 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
| JP3186097B2 (ja) | 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 | |
| JPH03219786A (ja) | 高精細テレビジョン信号変換装置 | |
| JP2001352462A (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| JP2000134584A (ja) | インターフェース装置及び映像信号処理方法 | |
| JP2004187110A (ja) | 映像表示制御方法および映像表示装置 | |
| JPH06326937A (ja) | 画像信号変換装置 | |
| JP2002341851A (ja) | 表示デバイス制御装置 | |
| JP2000059737A (ja) | スキャンコンバータ | |
| JPH1028245A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |