JPH03219786A

JPH03219786A - 高精細テレビジョン信号変換装置

Info

Publication number: JPH03219786A
Application number: JP2315348A
Authority: JP
Inventors: Wataru Yoshikawa; 渉吉川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-11-22
Filing date: 1990-11-20
Publication date: 1991-09-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は現行テレビジョン方式の２倍以上の走査線と広
いアスペクト比を有する、いわゆる高精細テレビジョン
方式の映像信号の大型表示装置に関し、特に現行テレビ
ジョン方式の表示装置を複数台使用して大型画面表示す
るための高精細テレビジョン信号変換装置に関する。

〔従来の技術〕

従来、この種の高精細テレビジョン信号を現行テレビジ
ョン方式に変換する方法は次の３つの方法があった。

ここでは高精細テレビジョンの１方式であるハイビジョ
ンの映像信号を縦３行、横４列の合計１２台のＮＴＳＣ
標準方式の表示装置に１画像を表示する例について説明
する。ハイビジョン映像信号の基本特性はフレーム当り
の走査線数１１２５本、フレーム当りの有効走査線数１
０３５本、ライン周波数３３．７５ＫＨｚ、アスペクト
比１６：９であることは周知の通りである。

ＮＴＳＣ標準方式の有効走査線数は４８３本であり、こ
の映像信号を表示するために縦３台配置した表示装置の
有効走査線数は４８３本×３台＝１４４９本となる。一方ハイビジョンの有効走査線数は１０３５本
であるため、１４４９本−１０３５本＝４１４本となり、４１４本の走査線分の画像が不足するため表示
装置上に表示されないこととなる。そのためハイビジ、
ンの有効走査線１０３５本を縦３台の表示装置にいっば
いに表示するために、ディジタルビデオエフェクト装置
等で公知である内挿手法によりハイビジョンの有効走査
線数１０３５本から走査線５本から７本の割合で走査線
変換をし、新たに映像信号を生成すると、１０３５本×７÷５＝１４４９本となり、走査線１４４９本の映像信号が得られる。

ハイビジョン方式の信号帯域はＶＴＲやＭＵＳＥデコー
ダの処理を考える場合は２０ＭＨｚで十分と言われてお
り、この場合必要なサンプル周波数としては４５ＭＨｚ
〜５５ＭＨｚ程度が考えられる。このサンプル周波数と
して水平同期周波数を０倍して作る場合を考えるが、ｎ
として２の整数乗の和として表される数を採用した方が
回路構成上有利なため、ｎとして１０２４＋５１２　（
２１０＋２９）で表すことのできる１５３６を採用する
。

このときサンプル周波数は３３．７５ＫＨｚ　Ｘ　１５３６＝５１．８４ＭＨｚと
なる。ハイビジョンの有効画素数は、ハイビジョンの有
効画素率は１１２５／６０方式高精細度テレビジョン方
式スタジオ規格より１９２０÷２２００＝０．８３７で
ある。従ってライン当りサンプル数を１５３６としたの
で有効画素数は１５３６Ｘ０．８７３＝１３４０．９２
８となり、約１３４１画素となる。従って横方向に４台
配置した表示装置の１台当りに表示される有効画素数は
、１３４１画素÷４台＝３３５．２５となり、約３３５画素となる。

一方ＮＴＳＣ標準方式の水平ブランキング信号期間比率
を約１７％とすると、読み出しの有効画素数が３３５ド
ツトであることから、読み出し時の１水平走査期間当り
の総読み出し数を画素数換算すると、３３５Ｘ１÷（１−０，１７）　＝４０３．６１４とな
り、約４０４画素数分に相当することになる。

サンプリング周波数５１．８４ＭＨｚのクロックをｎ分
の１に分周して生成した読み出しクロックを用いて４０
４回読み出す時間が、ＮＴＳＣ標準方式の水平周波数１
５．７５ＫＨｚに近くなるｎを求めると、５１．８４ＭＨｚ＋１５．７３４ＫＨｚ÷４０４＝８．
１５５となる。分周比は整数であると回路が構成しやすいこと
からこれに最も近い整数である８を選ぶ。

分周比に８を選んだ場合ＮＴＳＣ標準方式の読み出しク
ロック周波数は５１．８４ＭＨｚ÷８＝６．４８ＭＨｚとなる。従って
ＮＴＳＣ標準方式の水平走査線当りの読み出し数は、６、４８　ＭＨｚ÷１５．７３４ＫＨｚ＝４１１８４７
となり、走査線当り４１２回読み出せばもっとも近い値
となる。

このように第１の方法は、ハイビジョン映像信号からＮ
ＴＳＣ標準方式に変換する際、ハイビジョンの１水平走
査線当りのサンプル数１５３６回、ＮＴＳＣ標準方式の
１水平走査線当りの読み出し数を４１２回（内有効３３
５）とする変換方式である。

第２の方法はハイビジョンの１水平走査線当りのサンプ
リング数を１５６８回、ＮＴＳＣ標準方式の１水平走査
線当りの読み出し数を４２０回（内有効３３５）とする
などし、上述の第１の例に比較しＮＴＳＣ標準方式規格
と大きく異なった値を用いる方法である。

第３の方法は正確なＮＴＳＣ標準方式の読み出しクロッ
クを得るために、入力されるハイビジョン映像信号の同
期信号で同期をかけたクロック発振器を用いる変換方法
がある。

〔発明が解決しようとする課題〕

上述した従来の高精細テレビジョン信号変換装置での現
行テレビジョン方式信号読み出しクロック生成回路は以
下のような欠点がある。

上述した説明に用いた高精細テレビジョンの一方式であ
るハイビジョンを１２台のＮＴＳＣ標準方式表示装置に
表示する例で説明を続ける。

上述第１の方法で生じる問題を次に述べる。高精細度テ
レビジョン信号サンプルクロックをｎ分周しＮＴＳＣ標
準方式テレビジョン信号読み出しクロックを生成すると
、回路的には簡単で安価に構成できるが、次のような問
題がある。高精細テレビジ３ン信号の１フレーム中の水
平走査線数をＨＮＨ・　１水平開期期間中のサンプル数
を５ＮＨ１ＮＴＳＣ標準方式テレビジョン信号の１フレ
ーム中の水平走査線数をＨＮＮ、１水平開期期間中のサ
ンプル数をＳＮＮ、ＮＴＳＣ標準方式テレビジョン信号
読み出しりｐツク生成の分周比をｎとしたとき、ＨＮＨＸＳＮＨ＝ｎＸＨＮＮＸＳＮＮ　　＋＋＋＋＋＋
式１が成立しないと１フレーム毎に奇数フィールドと偶
数フィールドに時間差を生じることになる。式ｌに各数
値を当てはめると式１の左辺＝ｌ１２５Ｘ１５３６＝１７２８０００式１
の右辺＝８Ｘ５２５Ｘ４１２＝１７３０４００となり、
２４００クロツク（約４６μｓ）のずれが１フレーム毎
に生じることとなり、これを１フレーム内で吸収しよう
とすると表示画面上での同期の乱れを生じることとなる
。これを回避するために公知のフレームシンクロナイザ
と同様の回路構成とする、つまりフレーム同期とするこ
とをやめるか、あるいは表示装置の同期追従性を良くす
るかをしなくてはならなかった。フレーム同期としない
場合は回路規模が大きくなり価格面で不利になること、
変換装置の大きさが大きくなる、消費電力が大きくなる
などの欠点がある。

上述第２の方法であるハイビジョンの１水平走査線当り
のサンプル数を１５６８回、ＮＴＳＣ標準方式テレビジ
ョン信号の１水平走査線当りの読み出し数を４２０回と
する方法は、上述の問題である１フレーム毎の時間ずれ
が式１の左辺＝１１２５ｘ１５６８＝１７６４０００式ｌ
の右辺＝８Ｘ５２５Ｘ４２０＝１７６４０００となり、
全く無いこととなる。しがし水平ブランキング期間の割
合が約２０．２％となり、通常のそれは約１７％である
ことを考えるとバランスを大きく崩すこととなり、表示
装置の大幅な再調整が必要であったり調整不可能であっ
たりする。またハイビジョンの１水平走査線当りのサン
プル数が１５６８と２の乗数になっていないため、カウ
ンタが構成しづらいとの欠点がある。

上述第３の方法である、入力されるハイビジョンの同期
信号で同期をかけたクロック発振器を用いてＮＴＳＣ標
準方式テレビジョン信号読み出しクロックを生成する方
法は回路が複雑かつ部品が高価であり、また発振周波数
の安定度が比較的悪いという欠点がある。

〔課題を解決するための手段〕

高精細テレビジョン方式の１つの映像信号を複数台の現
行テレビジョン方式の表示装置に分割表示し１つの画面
を構成する生成する高精細テレビジョン大型表示システ
ムの高精細テレビジョン信号変換装置において、高精細
テレビジョン信号を第一の周波数てサンプリングしてデ
ィジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器
の出力を格納するメモリと、メモリの出力を内挿処理し
て走査線の数を増加させる内挿器と、内挿器の出力を受
けてアナログ信号に変換するＤ／Ａ変換器と、メモリに
対する書き込みアドレスを生成する書き込みアドレス発
生回路と、第一の周波数を分周する分周器と、分周器の
出力を基にして前記メモリに対する読み出しアドレスを
生成しメモリから複数個の現行テレビジョン方式の表示
装置に対する映像信号をパラレルに読み出す読み出しア
ドレス発生回路とを具備し、かつ入力と出力がフレーム
同期している信号変換装置であることは従来例と同様で
あるが、その分周回路において、分周比を整数分の１と
し、かつ読み出し制御回路において、■フレーム当りの
ライン数と１ライン当りドツト数を適宜変更することで
ＮＴＳＣ方式表示装置において乱れなく表示できるよう
にしている。

ここで現行テレビジョン方式とは、入力映像信号の垂直
及び水平同期周波数が現行テレビジョン方式規格に準じ
ていることと定義する。例えばＮＴＳＣ標準方式におい
ては水平同期周波数１５．７３４ＫＨｚ、垂直同期周波
数５９．９４Ｈｚ、映像信号と複合同期信号とを混合さ
せた振幅ＩＶｐ−ｐの信号などと規格化されているが、
ここでは映像信号はＲ％Ｇ、Ｂ、５ＹＮＣ信号などに分
離しているもの、あるいは同期信号が複合同期信号では
なく垂直同期反び水平同期が分離されているものまで含
めることとし、以下説明でも同様の定義とする。現行テ
レビジョン方式表示装置とは上記映像信号を表示するＣ
ＲＴやビデオプロジェクタ等の表示装置である。また、
現行テレビジョン方式にはＮＴＳＣ，ＰＡＬ、ＳＥＣＡ
Ｍ等があるが、本発明の原理はこれらいずれの方式にも
適用可能である。

〔実施例〕

本発明の実施例を用いた第１図を参照すると、高精細テ
レビジョン方式（本例ではハイビジョンであげて説明す
る）映像ソース１からの映像信号は信号変換装置２に送
られ、ここで現行テレビジョン方式（本例ではＮＴＳＣ
標準方式をあげて説明する）に近い１２個の映像信号に
変換されてＮＴＳＣ標準方式の表示装置３（＃１〜＃１
２）に供給される。１２個の表示装置は第２図に示すよ
うに横方向に４列、縦方向に３段の配列を行って、全体
でハイビジョンの大型表示装置を構成している。ＮＴＳ
Ｃ標準方式表示装置は画面アスペクト比が４：３である
ため、全体で１６：９の７スベクト比が得られ、これは
ハイビジョン方式のアスペクト比と一致する。

第３図は第１図における信号変換装置２の構成を示す図
であり、ハイビジョン方式の映像信号をティジタル信号
に変換するＡ／Ｄ変換器４と、水モ走査線の数を増やす
ための内挿器５と、内挿器５からの信号を格納する、Ｎ
ＴＳＣ標準方式表示装置１台につき１枚が対応する計１
２枚のフレームメモリ６お、フレームメモリ６から図２
に示すような１２台の表示装置３用にパラレルに取り出
さｈた１２個のディジタル映像信号をアナログ信号に変
換するＤ／Ａ変換器７とから構成される。

ハイビジョン方式の水平走査線数は１１２５本で、その
うち有効走査線数は１０３５本、他方ＮＴＳＣ方式の水
平走査線数は５２５本で、そのうち有効走査線数は４８
３本である。従って第２図に示した表示画面全体では１
４４９　（４８３Ｘ３）本の有効水平走査線を持つこと
になり、ハイビジョンのそれの１０３５本では不足する
ことになる。

従って内挿器５での５本のライン入力に対して７本のラ
イン出力を作って出して行けば１０３５Ｘ７１５＝１４
４９となり、第２図の表示画面の有効走査線数と一致す
る。

次にハイビジョン方式の水平及び垂直同期周波数はそれ
ぞれ３３．７５ＫＨｚ及び６０　Ｈｚ、他方ＮＴＳＣ方
式のそれらは１５．７３４ＫＨｚ及び５９．９４Ｈｚで
あり、互いに異なっており、このままでは表示できない
。従って、フレームメモリ６にハイビジョン方式の映像
信号のサンプルレートでこれを書き込み、これをＮＴＳ
Ｃ方式の映像信号に対応するサンプルレートで読み出す
、いわゆるスキャンコンバートを行って両方式の矛盾を
解消している。ここでフレームメモリ６は、ＮＴＳＣ方
式に対応した方式の１２個のメモリユニット＃ｌ〜＃１
２から構成され、ハイビジョン映像信号の入力シーケン
スに応じて順次選択的に１２個のメモリユニットに対し
て書き込みが行われ、読み出しは１２個のメモリユニッ
トからパラレルに行なわれる。

第４図は第１図の信号変換装置２の構成の他の例を示す
図である。第３図に比べて内挿器５′の位ｌｉｔがフレ
ームメモリ６′の後に置かれている。

第４図に示した構成いおいては、内挿器５′がＮＴＳＣ
標準方式に対応した方式に変換された信号を扱うため、
第３図の構成の場合に比較し処理スピードを低くできる
ため安価のデバイスを用いることができる利点がある。

以下の実施例においては第４図の構成を前提にして説明
して行く。

第５図は第４図に示した構成を詳細に示した本発明の実
施例を示す図であり、ハイビジョン映像ソース１からア
ナログ映像信号と、水平同期信号ＨＤと、ＯＤＰフィー
ルドとＥＶＥＮフィールドとの識別を示すフィールド識
別信号Ｗ　ＲＦ　Ｏ／　Ｅが出力される。ここでハイビ
ジョンのアナログ信号としては３原色の赤、緑、青に対
応する、ＲｌＧ、　Ｂ信号や、一つの輝度信号Ｙと２つ
の色差信号Ｐｒ、Ｐｂが考えられるが、本実施例ではＲ
２Ｏ，Ｂ信号で説明して行く。

第５図に戻って、ノ１イビジョンのソース１からのＲＧ
　Ｂ信号はＡ／Ｄ変換器８で５１．８４ＭＨｚのサンプ
ル周波数である書き込みクロックＷＲＣＬＫによりディ
ジタル信号に変換され、１２個のメモリユニット９（＃
ｌ〜＃１２）に供給され、ここでディジタル信号は所定
のシーケンスに従って選択的にメモリュニッ）９（＄１
〜＄１２）に書き込まれる。各メモリユニット９　（＃
１〜＃１２）はＮＴＳＣ方式に対応したシーケンスでパ
ラレルに読み出され、読み出されたディジタル信号は内
挿回路１ｏ１１〜＃１２）に送られ、ここで走査線が７
１５倍に増やされ、Ｄ　、、／Ａ変換器１１（＃１〜＃
１２）に送られる。１２個のＤ／Ａ変換器１１（＃］〜
＃１２）の出力はアナログ信号に変換され、ＮＴＳＣ標
準方式表示装置３（＃ｌ〜＃１２）に供給される。

書き込みクロック発生回路１２は、ソース１からの信号
を受けて、５１．８４ＭＨｚの書き込みクロックＷＲＣ
ＬＫ、書き込み信号ＦＭＷ’Ｒ１水平方向のアクティブ
期間とブランキング期間を区別するための書き込み水平
ブランキング信号ＷＲＨＢＬＫ、垂直方向のアクティブ
期間とブランキング期間を区別するための書き込み垂直
ブランキング信号ＷＲＶＢＬＫ、フレーム周期の書き込
みフレームクリア信号ＷＲＦＲＣＬ、及び入力した書き
込みフィールド識別信号ＷＲＦＯ／Ｅを出力する。

書き込みメモリ選択回路１３は、書き込みクロック発生
回路１２からのクロックＷＲＣＬＫ、書き込み水平ブラ
ンキング信号ＷＲＨＢＬＫ、書き込み垂直ブランキング
信号ＷＲＢＶＬＫ、及び書き込みフィールド識別信号Ｗ
ＲＦＯ／Ｅをを受けてディジタル映像信号を１２個のメ
モリユニット９（＃１〜＃１２）のどれに格納するかを
決めるメモリ選択信号（水平方向選択信号ＨＩＳ　Ｅ　
Ｌ（ｉ＝１，２，３．４）、垂直方向選択信号ＶｊＳＥ
Ｌ　（ｊ＝１．２．３））を出力し、メモ１．［ユニッ
ト９　（＃１−−１ｆ−１２）へ送る。各メモリユニッ
ト９ではメモリ選択信号の制御の下で入力ディジタル信
号を書き込みクロ、ツクのタイミ１、／グで格納して行
く。

読み出しタイミング発生回路】４は書き込みクロック発
生回路１２からの書き込みクロ、ツクＷＲＣＬＫ、書き
込みフレームクリア信号ＷＲＦＲＣＬを受けて読み出し
信号ＦＭＲＤ、読み出しクロックＲＤＣＬＫ、読み出し
側の水平方向のアクティブ期間とブランキング期間を区
別する読み出し水平ブランキング信号ＲＤＨＢＬＫ、同
様ｌ・こ、垂直方向の読み出し垂直ブランキング信号’
ＲＩ）　Ｖ　ＢＬＫ、内挿回路を制御するための信号Ｃ
ＹＣＳ　ＴＲＴ、読み出し側のフィールド識別信号ＲＤ
ＦＯ／Ｅ、読み出し側の水平駆動パルスＲＤＨＤ、垂直
駆動パルスＲＤＶＤを出力する。

読み出し、アドレス発生回路１５は読み出しタイミング
発生回路１４からの読み出しクロックＲＤＣＬ、Ｋ、読
み出し水平及び垂直ブランキング信号ＲＤＨＣＢＬＫ、
ＲＤＶＢＬＫ、制御信号ＣＹＣ３ＴＲＴを受けて読み出
しアドレスＲＤＡＤＲ３、及び内挿制御信号ＦＩＷＥ、
Ｆ２ＷＥ、ＦＩＲＤ、Ｆ２ＲＤ、ＭＵＸＣを出力する。

同期分配回路１６は読み出し水平及び垂直駆動パルスを
受けて１２台のＮＴＳＣ標準方式表示装置３へ１２組の
同期パルスＨＤ、ＶＤを送る。

次に第５図に示した各回路について詳細に説明して行く
。

まず第６図は書き込みクロック発生回路１２の構成を示
す図であり、入力されたハイビジョンの水平同期信号Ｈ
ＤよりＰＬＬ回路１７によりその１５３６倍の周波数５
１．８４ＭＨｚである書き込みクロックＷＲＣＬＫを生
成する。書き込み水平カウンタ１８は書き込みクロック
ＷＲＣＬＫをカウントし、ハイビジョンの水平同期信号
ＨＤでクリアされる構成となっており、０から１５３５
の１５３６回のカウントを行う。カウント値は書き込み
水平デコーダ１９によりあらかじめ水平ブランキング期
間であると設定した値の期間だけアクティブになる書き
込み水平ブランキング信号ＷＲＨＢＬＫと、あらかじめ
水平ブランキング信号の中点であると設定した値でアク
ティブになる信号ＷＲ２ＦＨを生成する。

書キ込み垂直カウンタ２０では上記信号ＷＲ２ＦＨをカ
ウントし、次に述べる書き込みフレームクリア信号ＷＲ
ＦＲＣＬでクリアされる構成となっており、０から２２
４９、つまりハイビジョンの総ライン数の２倍である２
２５０回のカウントを行う。書き込み垂直カウンタ２０
のカウント値は書き込み垂直デコーダ２１によりあらか
じめ垂直ブランキング期間であると設定した値の期間ア
クティブになる書き込み垂直ブランキング信号ＷＲＶＢ
ＬＫを生成する。

フリップフロップ２２では入力されたハイビジョンのフ
ィールド識別信号ＷＲＦＯ／Ｅの立ち上がりエツジによ
りプルアップされているＤ入力の反転データがＱ出力に
ＬＯＷとして出力され、次のＨＤの立ち下がりによりこ
れがＨＩＧＨにクリアされる。このことにより奇数フィ
ールドの先頭のＩＨ期間のみＬＯＷになる書き込みフレ
ーム識別信号ＷＲＦＲＣＬ信号を得ることができる。

メモリ書き込み信号発生回路２３では書き込みクロック
ＷＲＣＬＫを用いてサンプリングに同期したフレームメ
モリへの書き込み信号を生成する。

書き込み信号はパラレル入力のダイナミックＲＡＭの場
合ＲＡＳ（Ｒａｗ　Ａｄｄｒｅｓｓ　５ｔｒｏｂｅ）と
ＣＡＳ（Ｃｏｌｕｍｕｎ　Ａｄｄｒｅｓｓ　５ｔｒｏｂ
ｅ）とＷＥ（ＷｒｉｔｅＥｎｂｌｅ）の３種であったり
、シリアル入力のダイナミックＲＡＭの場合Ｓ　Ｃ（Ｓ
ｅｒｉａｌ　Ｃ１ｏｃｋ）であったりする。本例では概
念的な説明とするためここでは書き込み信号はＦＭＷＲ
（Ｆｒａｍｅ　ＭｅｍｏｒｙＷＲｉｔｅ）信号と称し、
この信号がアクティブであると書き込みが行なわれるも
のとする。

メモリユニット９の構成例として各色信号ＲＧＢに対応
した構成で、個々はＮＴＳＣ標準方式表示装置１台に対
し１フレ一ム分の容量を持つ構成にしたものを第７図に
示す。この例のフレームメモリはフィールドメモリ２４
．２５で構成される。

これはメモリの同一のアドレスに書き込みと読み出しを
同時に行うことができないのでこれが競合することのな
いよう、奇数フィールドを書き込んでいるときは偶数フ
ィールドを読み出し、偶数フィールドを書き込んでると
きは奇数フィールドを読み出すようにするためである。

しかしこのように構成した場合でも書き込み側と読み出
し側の垂直同期周波数にずれがある場合はある時点で書
き込みと読み出しアドレスの追越しく追い越され）が生
じ、同一アドレスに対し書き込みと読み出しが競合する
可能性がある。もともと）Ｓイビジョンの垂直同期周波
数６０Ｈｚ、ＮＴＳＣ標準方式の垂直同期周波数は５９
．９４　Ｈｚであり、致していない。しかしながらＮＴ
ＳＣ標準方式表示装置でも垂直同期周波数６０Ｈｚでも
十分同期がかかり実用上全く問題無い。そこで入力側と
出力側いずれの垂直同期周波数６０Ｈｚとするフレーム
同期とすれば１つのメモリユニットが１フレ一ム分の容
量でも前述のような追越しく追い越され）の問題は無い
。またこの問題はメモリユニットを公知のフレームシン
クロナイザと同様な構成とすれば書き込みと読極出しが
非同期であっても問題は無いが、回路構成が複雑となる
ため本例ではメモリ容量は１フレームとし、偶数フィー
ルドと奇数フィールドが独立した構成とし、奇数フィー
ルドに書き込みが行われているときは偶数フィールドを
読み出し、偶数フィールドに書き込みが行われていると
きは奇数フィールドを読み出すようにしている。

メモリユニットのサイズであるが、こｈは前述のように
有効水平画素数を３３５ドツト、有効水平ライン数を３
４５ラインと決めているため、（水平３３５ドツト）Ｘ
（垂直３４５ライン）×（量子化数）以上の容量があれ
ばよい。

上記より書き込みアドレス発生回路２６を構成するメモ
リユニット９の書き込み水平アドレスカウンタ２７は３
３５、書き込み垂直アドレスカウンタ２８は偶数と奇数
フィールド合計で３４５ラインのデータが書き込めれば
良く、しかも有効ライン数の半分が１７２．５であるこ
とから１７３カウントできるものであればよい。また書
き込みアドレス発生回路２６はメモリユニット毎に配置
される。これはメモリユニット９を１２枚独立にしてい
る構成上、書き込みアドレス発生回路が共通であるとメ
モリユニット毎にローカルなアドレスに変換する必要が
あるためで、このようにした方がかえって簡素化できる
。

書き込み水平アドレスカウンタ２７は書き込与クロック
ＷＲＣＬＫをカウントし、書き込み水平ブランキング信
号ＷＲＨＢＬＫでクリアされ、従って０〜３３４０３３
５カウントを行う。また水平方向選択信号ＨｉＳＥＬ　
（ｉ＝１．２，３゜４）が非アクティブであるとカウン
トの禁止を行っている。水平方向選択信号Ｈｉ　Ｓ　Ｅ
　Ｌは後で詳細を述べる。

書き込み垂直アドレスカウンタ２８は書き込ゐ水平ブラ
ンキング信号ＷＲＨＥＬＫをカウントし、書き込み垂直
ブランキンブ信号ＷＲＶＢＬＫでクリアされ、従って奇
数フィールド時には０〜１７１０１７２カウント、偶数
フィールド時には０〜１７２０１７３カウントを行う。

また垂直方向選択信号ＶｊＳＥＬ　（ｊ＝１．２．３）
が非アクティブであるときカウントの禁止を行っている
。

垂直方向選択信号Ｖｊ　ＳＥＬについても後で詳細を述
べる。

さらに書き込み時にはゲート２９により水平方向選択信
号Ｈｉ　Ｓ　Ｅ　Ｌと垂直方向選択信号ＶｊＳＥＬが両
方アクティブの時書き込みが行われるようにしている。

これにより必要なエリアのみの映像信号だけがメモリュ
ニッ）９（６１〜＃１２）に書き込まれる。

メモリユニット９のメモリアドレスバス３０には書き込
みフィールド識別信号ＷＲＦＯ／Ｅが示している側のフ
ィールドメモリに上記書き込み水平及び垂直アドレスカ
ウンタ２７．２８より生成されるアドレスが供給される
。また読み出しフィールド識別信号ＲＤＦＯ／Ｅの示し
ている側のフィールドメモリには読出しアドレス発生回
路１５（第５図）より出力される読出しアドレスＲＤＡ
ＤＲ３が供給される。アドレスバス選択回路３１〜３４
は書き込みアドレスバスと読み出しアドレスバスの選択
を行う。書き込みアドレスバスは書き込み垂直ブランキ
ング信号ＷＲＦＯ／ＥがＯＤＤ　（奇数）フィールドを
示しているとき奇数フィールドメモリ２４に書き込みア
ドレスをスイッチし、ＥＶＥＮ　（偶数）フィールドを
示しているとき偶数フィールドメモリ２５に読み出しア
ドレスをスイッチする。また読み出しアドレスバスは読
み出し垂直ブランキング信号ＲＤＦＯ／ＥがＯＤＤ　（
奇数）フィールドを示しているとき奇数フィールドメモ
リ２４に読み出しアドレスをスイッチし、ＥＶＥＮ　（
偶数）フィールドを示しているとき偶数フィールドメモ
リ２５に読み出しアドレスをスイッチする。このアドレ
スバスのスイッチは書き込み側、読み出し側共にそれぞ
れの垂直ブランキング信号でゲートしており、両ブラン
キング信号が時間的に一致していなくてもお互いの垂直
ブランキング期間の重なりがある程度のずれであればア
ドレスバス上に書き込みアドレスと読み出しアドレスが
競合することはない。

メモリユニット９の書き込み信号入力端子には水平方向
選択信号Ｈｉ　ＳＥＬと垂直方向選択信号Ｖｊ　ＳＥＬ
が両方アクティブなときのみ、メモリ書き込み信号ＦＭ
ＷＲが与えられる。

メモリユニット９の読み出し信号入力端子には読み出し
フィールド識別信号ＲＤＦＯ／Ｅの示している側のフィ
ールドメモリにメモリ読み出し信号ＦＭＲＤが供給され
る。

奇数フィールドメモリ２４と偶数フィールドメモリ２５
の出力はデータセレクタ３５に入力され、データセレク
タ３５からは現在読み出されている側のデータが出力さ
れる。

書き込みメモリ選択信号発生回路１３（第５図）の構成
例を第８図に示す。この回路は前述したようにいま書き
込むべきハイビジョンの映像信号を１２枚のうちのどの
メモリユニット９（＃１〜＃１２）に書込むかの選択信
号を発生する。図で、水平方向位置カウンタ３６は書き
込みクロックＷＲＣＬＫをカウントし、カウント値を水
平方向位置デコータ３７に供給する。デコーダ３７はカ
ウント値に応じて水平方向のメモリ選択信号ＨｉＳＥＬ
　（ｉ＝１．２，３．４）を出力する。また垂直方向位
ｕカウンタ３８は書き込み水平ブランキング信号ＷＲＨ
ＢＬＫをクロックとして利用し、そのカウント値を垂直
位置デコーダ３９に供給する。デコーダ３９はカウント
値に応じて垂直方向のメモリ選択信号ＶｊＳＥＬ（ｊ＝
１．２．３）を出力する。選択信号発生のロジックは第
９図に示す通りである。

表示画面の水平方向列及び垂直方向に対し第９図の様に
Ｈ１〜４、■１〜３の番号をつける。

ＨｉＳＥＬ　（ｉ＝１．２，３．４）はその水平列が現
在サンプリングされている位置であることを示す信号と
なる。ハイビジョン映像をサンプリングしていくと同時
に、水平方向に着目した場合ノ・イビジョンの映像有効
エリア開始値（１ドツト目）から３３５ドツト目、３３
６ドツト目から６７０ドツト目、６７１ドツト目から１
００５ドツト目、１００６ドツト目から１３４０ドツト
目までの間アクティブになる信号を生成し、これをそれ
ぞれＨ１列、Ｈ２列、Ｈ３列、Ｈ４列の選択信号とする
。また垂直方向に着目した場合、奇数フィールドの場合
有効ライン開始位置（１ライン目）から１７２ライン目
、１７３ライン目から３４５ライン目、３４６ライン目
から５１７ライン目迄アクテイブになり、また偶数フィ
ールドの場合１ライン目から１７３ライン目、１７４ラ
イン目から３４５ライン目、３４６ライン目から５１８
ライン目までアクティブになる信号を生成し、これをＶ
１行、■２行、■３行の選択信号ＶｊＳＥＬ　（ｊ＝１
．２．３）　とする。コレラ信号のＨと■の組合せで３
Ｘ４＝１２種の選択信号を得ることができる。この選択
信号のひとつの組合せはＮＴＳＣ標準方式表示装置の１
台分、つまりメモリユニット１単位分に相当することか
らこれを用い該当する位置のフレームメモリに映像デー
タを書き込むことができる。

読み出しタイミング発生回路１４（図５）ではメモリユ
ニット９からＮＴＳＣ標準方式レートでの読み出しを行
うための読み出しクロックＲＤＣＬＫを発生する。この
クロックＲＤＣＬＫ発生の最も１ＹＪｉｉ′Ｌな構成は
ハイビジョン方式の書き込みクロックＷＲＣＬＫを分周
して得ることである。ここで分周回路を最も簡単に構成
できるのは整数分周回路であり、これも前述と同様８分
周とする。

この読み出しタイミング発生回路の構成の一例を第１０
図に示す。図で書き込みクロックＷＲＣＬＫは分周器４
０で１／８分周され読み出しクロックＲＤＣＬＫが作ら
れこのＲＤＣＬＫはまず読み出し水平カウンタ４１に入
力されカウントにより水平位置データを出力する。読み
出し水平カウンタ４１は読み出し水平デコーダ４２と組
み合わせることで後述の水平総統み出し数をカウントす
るとキャリーアップし再度Ｏよりカウント動作をする構
成となっており、またハイビジョンのフレームに同期さ
せるため書き込みフレームクリア信号ＷＲＦＲＣＬによ
りクリアされる。この読み出し水平カウンタ４１から出
力される水平位置データから読み出し側の水平同期信号
ＲＤＨＤと水平ブランキング信号ＲＤＨＢＬＫを読み出
し水平デコーダ４２により得る。この読み出し水平デコ
ーダ４２のデコード値はＲＤＨＤ及びＲＤＨＢＬＫが実
際に必要とする値とすればよく、このデコード値を変更
することで出力映像位相を簡単に変更できる。これらの
デコード値と信号波形の関係の一例を第１１図（ａ）に
示す。

読み出し水平カウンタ４１のキャリー出力は読み出し垂
直カウンタ４３のＥＮＡＢＬＥ入力にも接続されており
、この入力により垂直位置のカウントを行う。読み出し
垂直カウンタ４３はこれもまた入力側にフレーム同期さ
せるためクリア信号ＷＲＦＲＣＬでクリアされる。読み
出し垂直カウンタ４３から出力される垂直位置データは
読み出し垂直デコーダ４４によりデコードされる。この
結果読み出し垂直同期信号ＲＤＶＤと読み出し垂直ブラ
ンキング信号ＲＤＶＢＬＫがデコードされる。また後述
の内挿回路１０（第５図）のためにＲＤＶＢＬＫの７ラ
イン前からアクティブになる制御信号ＣＹＣ８ＴＲＴを
出力する。読み出し垂直デコーダ４４におけるデコード
値と出力信号ＲＤＶＤ、ＲＤＦＯ／Ｅ、ＲＤＶＢＬＫの
関係を第１１図（ｂ）に示す。

メモリ読み出し信号発生回路４５では読み出しクロック
ＲＤＣＬＫを用いてメモリユニット９からの読み出し信
号を生成する。読み出し信号はパラレル出力のダイナミ
ックＲＡＭの場合ＲＡＳ（Ｒａｗ　Ａｄｄｒｅｓｓ　　
５ｔｒｏｂｅ）とＣＡ　Ｓ　（Ｃｏｌｕｍｕｎ　Ａｄｄ
ｒｅｓｓＳｔｒｏｂｅ）とＷ　Ｅ　（Ｗｒｉｔｅ　Ｅｎ
ａｂｌｅ）の３種であったり、シリアル出力のダイナミ
ックＲＡＭの場合５Ｃ（Ｓｅｒｅａｌ　Ｃ１ｏｃｋ）で
あったりする。本例では概念的な説明とするためここで
は読み出し信号はＦＭＲ（Ｆｒａｍｅ　Ｍｅｍｏｒｙ　
ＲｅａＤ）信号と称し、この信号がアクティブであると
き読み出しが行われるものとする。

次に読み出しアドレス発生回路１５（第５図）の構成に
ついて第１２図に示して説明する。この回路はメモリユ
ニット９に対しての実際の読み出しアドレス及び後述の
内挿回路１０のための制御信号を生成する。図で読み出
し水平アドレスカウンタ４６は読み出しクロックＲＤＣ
ＬＫでカウントアツプされ、また読み出し水平ブランキ
ング信号ＲＤＨＢＬＫでクリアされる。つまり映像の有
効期間で読み出しクロック毎にカウントアツプされる。

読み出し垂直アドレスカウンタ４７では読み出し水平ブ
ランキング信号ＲＤＨＢＬＫをカウントし、読み出し垂
直ブランキング信号ＲＤＶＢＬＫでクリアされ、またこ
のとき後述内挿回路１０との関係から読み出しアドレス
のカウントアツプの可否を制御するカウント許可信号Ｃ
０ＵＮＴＥＮによりアドレスのカウントアツプを許可し
たり禁止したりする動作を行っている。この動作にの詳
細は後述内挿回路の説明で行う。メモリユニット９に書
き込まれている有効ライン数は奇数・偶数フィールド合
計で３４５本であるので垂直アドレスカウンタはその半
分の１７２．５以上つまり１７３力ウント以上できるも
のであればよい。このような動作により得られた読み出
し水平・垂直アドレスをメモリュニッ）９（９１〜＃１
２）の読み出しアドレスＲＤＡＤＲ８とする。また読み
出しサイクルカウンタ４８は７進のカウンタであり、信
号ＣＹＣ８ＴＲＴでクリアされる。カウンタ出力はデコ
ーダ４９に送られ、内挿回路１０の動作タイミングを規
定する信号ＦＩＷＥ、Ｆ２ＷＥ、ＦＩＲＤ、Ｆ２ＲＤを
出力する。これらの信号については後述する。

内挿回路ＩＯでは書き込みデータ５本から読み出しデー
タ７本を生成するものである。ここで５対７の内挿の原
理を説明する。第１３図はその原理を図化したものであ
る。まずハイビジョン映像信号の最初の有効ラインを基
準ラインと決め、基準ラインのある水平位置点のドツト
Ｘ５ｎに着目し、Ｘ　５ｎと同一の水平位置でありｘｓ
ｎとＸ６、より下に連続する４ドツトをそれぞれＸ　５
．、＋＋ｓ　Ｘ５１１＋２）Ｘ　ｓ＋＋３、Ｘ　５ｎ＋
４ｓ　とする。またＸ　５ｎ＋　Ｘｓｎ＋＋、Ｘｓｎ＋
２）Ｘ５．３、Ｘ５．４の５ドツトに対応して内挿器よ
り出力される７ドツトのデータをそれぞれＹ　ｒｍ、Ｙ
　７ｍ＋ｌ、Ｙ　７ｍ＋７、Ｙ　７１１１＋３、Ｙ　７
ｍ＋４　ｓ　Ｙ　７ｍ＋５、Ｙ　７．、、＋６とする。

Ｙ　ｆｍ＋Ｌ（０≦Ｌ≦６）はＹ７□との垂直方向の位
置が最も低い１または２ラインのデータを近さに反比例
した値によって重み付けられた和として表す。例えばＹ
アイは垂直位置関係がＸ５．、と同一なのでＸｎそのま
まのデータが出力される。Ｙ　ｒｍ＋＋はＸ。よりの距
離が５／７、Ｘ　５ｎ＋Ｉよりの距離が２／７であるた
め、Ｘ５イに２／７、Ｘ　５ａｉ１に５／７を掛けた値
の和として表す。同様の考え方でＹＩ１１＋２〜Ｙｆｆ
ｉ＋。

が求められる。Ｙ　１ｍ＋１はＸ　Ｓｎ＋５と同一垂直
位置であり従ってＹ７□＋ｔ　”　Ｘ　ｓ＋ｓｎとなり
、これはＸ５とＹＴ、、の関係に等しく、以下同様の繰
り返しとなる。

以上の方法によりハイビジョンの水平走査線５本から７
本の水平走査線を得ることができる。

上述の原理を実現する内挿回路の一例を第１４図に示す
。本回路例では内挿のための２ラインのソースデータを
得るため２個の１ラインサイズのＦＩＦＯ（Ｆｉｒｓｔ
　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）メモリを使用し、このＦ
ＩＦＯメモリの書き込み及び読み出しのシーケンスは第
１５図に示すようにする。例えばＹ７．１を得るときの
動作は、その２ライン前の水平走査期間にＦＩＦＯ５０
に書き込んだｘｓｎと、１ライン前の水平走査期間にＦ
ＩＦＯ５１に書き込んだＸ１＋１のデータを同位相で読
み出し、この２つのデータを後述の演算回路５２に与る
ことによりＹ、ｆｆｉ＋、を得る。このようにすること
で５対７に内挿を実現している。またこの例ではＹ　Ｆ
ｍｌとＹ　ｒｍ＋３の水平走査期間のときメモリユニッ
ト９よりＸ５□０を読み出しＦＩＦＯ２に書き込み、ま
た７７ｍ＋５とＹｌや、のときメモリユニット９よりＸ
３．。

を読み出しそれぞれＰＩＦ’０５１、Ｆ’ＩＰ’０５０
に書き込んでいる。つまりこの水平走査期間では出力側
のラインアドレスは増加するがフレームメモリの読み出
しアドレスは増加してはいけないことになる。読み出し
アドレス発生回路で述べたカウント許可信号Ｃ０ＵＮＴ
ＥＮ　（第１２図）はこのアドレスの増加を制御するた
めの信号で、７サイクルのシーケンスをカウジトするサ
イクルカウンタのカウント値をデコーダ４９によりデコ
ードし、Ｙ　７ｍ＋２とＹ７□５の時点でメモリの読み
出し垂直アドレスのカウントアツプを禁止するための信
号を生成している。

またＦＩＦＯ５０には最初の１ライン目の演算を行なう
とき読み出し垂直ブランキング信号の立ち上がりに前も
って１ライン目のデータを書き込んでおく必要がある。

この書き込みサイクルを起動するための起動信号が前述
の読み出しタイミング発生回路のＣＹＣ３ＴＲＴ信号で
ある。ＣＹＣ８ＴＲＴは読み出し垂直ブランキング信号
ＲＤＶＢＬＫの立ち上がりの７ライン前の時点で立ち上
かり、これにより読み出しサイクルカウンタ４８（第１
２図） Σ ｍ起動する。つまりサイクルカウンタ４８のカウント値
により書き込みを許可されたＦＩＦＯ５０，５１に書き
込みが許可される。しかし書き込み垂直アドレスカウン
タはＲＤＶＢＬＫが立ち上がるまでは起動しないのでＴ
サイクル終了時点で垂直アドレス０ラインデータのみが
ＦＩＦＯ５０及びＦＩＦＯ５１に書き込まれることとな
る。またこのとき書き込まれたデータも読み出し垂直ブ
ランキング信号ＲＤＶＢＬＫが立ち上がるまではＦＩＦ
Ｏの読み出しサイクルが起動しないようにゲートをかけ
ておくことにより不要なデータを出力することはない。

デコーダ４９（第１２図）はこのようなＦＩＦＯメモリ
５０．５１に対する書き込み制御信号ＦＩＷＥ％Ｆ２Ｗ
Ｅ、及び読み出し制御信号ＦＩＲＤ、Ｆ２ＲＤをサイク
ルカウンタ４８のカウント値に応じて出力する。

演算回路５２ではＦＩＦＯ５０及びＦＩＦＯ５１及び現
在７サイクルのうち何シーケンス目であるかのデータを
得ることで第１５図に示したような演算を行なう。演算
回路５２の最も安価な方法の１つとしてＲＯＭ（Ｒｅａ
ｄ　０ｎｌｙ　Ｍｅｍｏｒｙ）を用いる方法がある。こ
ｈは入力データに対応したデータをあらかじめ計算して
ＲＯＭに焼き込んでおき、入力データをＲＯＭのアドレ
スバスに接続スることにより計算したデータを簡単かつ
高速に得ることができる。本例もこのようなメリットか
らＲＯＭによる演算回路とし、入力データには８ビツト
の映像データを２系統と、現在７シーケンスのうちどの
シーケンスにあるかを示す３ビツトのシーケンスデータ
ＭＵＸＣの合計１９ビツトを入力し、映像データを得て
いる。

さて、前述の実施例において水平読み出し数を４１２と
した場合前述のように１フレームにおいて奇数フィール
ドの垂直同期期間と偶数同期期間にずれが発生すること
になる。

これを最も簡単に解決する方法が本発明であり以下に詳
細を述べる。

ＮＴＳＣ標準方式表示装置では表示ライン数が５２５本
でない、つまりブランキング期間が規格に比較し長短で
あってもそれが数ライン程度であれば表示に特に問題は
生じない。そこでノ・イビジョンの１ライン当りのサン
プル数を１５３６、ハイビジョンサンプルクロックと読
み出しクロックの比率を８：１のままとし、１ライン当
りの読み出し数を４１３、また１フレーム当りの読み出
しラインを５２３本とした場合を考える。これらを式１
の右辺に代入すると式ｌの右辺＝８Ｘ５２３Ｘ４１３＝１７２７９９２（回
）となり、１フレ一ム期間に生じるずれが１７２８００
０−１７２７９９２＝８　　（クロック）となり、これ
はクロックが５１．８４ＭＨｚであることから時間換算
すると１５４．３ナノ秒のごく僅かであることとなる。

この程度のすれば１フレーム内に生じてもＮＴＳＣ標準
方式表示装置は十分追従し、またｌフレーム内のライン
数が２ライン不足することにおいてもなんら問題は生じ
ない。

これらを実際に行なうには第２の実施例において第１０
図に示すた読み出しタイミング発生回路と同じ構成で、
デコーダ４２においてキャリーアップする値を４１２に
しカウンタを４１３カウントさせること、ＮＴＳＣ標準
方式に比較し２ライン少ないのでこれを奇数フィールド
と偶数フィールドに１ライン分の時間を振り分けるため
にデコーダ４４において各種信号ＲＤＶＢＬＫ、ＲＤＦ
Ｏ／Ｅ、ＣＹＣＣＬＲ，ＲＤＶＤを作り出すためのデコ
ード値を１づつ少なくすることで実現できる。第１１図
（ｂ）における読み出し垂直駆動信号ＲＤＶＤ’　、読
み出しフィールド識別信号ＲＤＦＯ／Ｅ’　、読み出し
垂直ブランキング信号ＲＤＶＢＬＫ’は第２の実施例に
おけるタイミングを示している。

以上膜も簡単な実施例について述べたが、これにフレー
ムシンクロナイザの機能や、Ｙ、Ｐｂ、Ｐｒ入力からＲ
％Ｇ％Ｂに変換するデコーダや、Ｒ，Ｇ％ＢからＮＴＳ
Ｃに変換するエンコーダ等を組み入れたものとしても基
本的動作としては何等変わるものではない。また高精細
度テレビジョン信号としてハイビジョン以外のものでも
同様な考え方で信号変換装置を作成し、現行テレビジョ
ン方式表示装置を用いた大画面表示システムを構築する
ことが可能である。

〔発明の効果〕

以上説明したように本発明は、複数の現行テレビジョン
方式の映像表示装置を縦横に配列して、これらに、高精
細テレビジョン映像信号を表示するものである。現行テ
レビジョン方式表示装置は高精細テレビジョン方式大型
表示装置に比較し高輝度かつ高安定で、かつ安価である
ことからこのシステムは非常に有用といえる。また、表
示装置が現行テレビジョン方式用であるため、現行テレ
ビジョン方式映像ソースを使用したマルチビデオシステ
ムとの併用が可能であり、映像表現の面、あるいは映像
ソースの入手性等を考えるとメリットが大きいといえる
。

【図面の簡単な説明】

第１図は本発明の実施例の概略図を示したブロック図、
第２図は本発明によって得られる表示画面を示す図、第
３図は第１図の信号変換器の構成例を示すブロック図、
第４図は第１図の信号変換器の構成の他の例を示すブロ
ック図、第５図は第４図に示した信号変換器を含む本発
明の実施例の構成を示すブロック図、第６図は第５図に
おける書込みクロック発生回路の構成を示すブロック図
、第７図は第５図におけるメモリユニットの構成を示す
ブロック図、第８図は第５図における書込みメモリ選択
回路の構成を示すブロック図、第９図は第８図の書込み
メモリ選択回路の動作を説明するための図、第１Ｏ図は
第５図における続出タイミング発生回路の構成を示す図
、第１１図（ａ）、　（ｂ）は第１０図の続出タイミン
グ発生回路の動作を説明するため図、第１２図は第５図
における読出アドレス発生回路の構成を示す図、第１３
図は第５図における内挿器の動作を説明する■・・・・
・・ハイビジョン映像ソース、２・・・・・・信号変換
装置、３・・・・・・ＮＴＳＣ標準方式表示装置、４・
・・・・・Ａ／Ｄ変換器、５，５′・・・・・・内挿器
、６゜６′・・・・・・フレームメモリ、７．１１・・
・・・・Ｄ／Ａ変換器、８・・・・・・Ａ／Ｄ変換器、
９・・・・・・メモリユニット、１０・・・・・・内挿
回路、１２・・・・・・書き込みクロック発生回路、１
３・・・・・・書き込みメモリ選択回路、１４・・・・
・・読み出しタイミング発生回路、１５・・・・・・読
み出しアドレス発生回路、１６・・・・・・同期分配回
路、１７・・・・・・ＰＬＬ回路、１８・・・・・・書
き込み水平カウンタ、１９・・・・・・書き込み水平デ
コーダ、２０・・・・・・書き込み垂直カウンタ、２１
・・・・・・書き込み垂直デコーダ、２２・・・・・・
フリップフロップ、２３・・・・・・メモリ書き込み信
号発生回路、２４・・・・・・奇数フィールドメモリ、
２５・・・・・・偶数フィールドメモリ、２６・・・・
・・書き込みアドレス発生回路、２７・・・・・・書き
込み水平アドレスカウンタ、２８・・・・・・書き込み
垂直アドレスカウンタ、２９・・・・・・ゲート、３０
・・・・・・メモリアドレスバス、３１・・・・・・ア
ドレス切り替え器、３２・・・・・・アドレス切り替え
器、３３・・・・・・アドレス切り替え器、３４・・・
・・・アドレス切り替え器、３５・・・・・・データセ
レクタ、３６・・・・・・書き込み水平位置カウンタ、
３７・・・・・・書き込み水平位置デコーダ、３８・・
・・・・書き込み垂直位置カウンタ、３９・・・・・・
書き込み垂直位置デコーダ、４０・・・・・・分周器、
４１・・・・・・読み出し水平カウンタ、４２・・・・
・・読み出し水平デコーダ、４３・・・・・・読み出し
垂直カウンタ、４４・・・・・・読み出し垂直デコーダ
、４５・・・・・・メモリ読み出し信号発生回路、４６
・・・・・・読み出し水平アドレスカウンタ、４７・・
・・・・読み出し垂直アドレスカウンタ、４８・・・・
・・読み出しサイクルカウンタ、４９・・・・・・デコ
ーダ、５０．５１・・・・・・ＦＩＦＯメモリ、５２・
・・・・・演算回路。

Claims

【特許請求の範囲】

（１）高精細テレビジョン方式の１つの映像信号を複数
台の現行テレビジョン方式の表示装置に分割表示し１つ
の画面を構成する高精細テレビジョン信号変換装置にお
いて、高精細テレビジョン信号を第１の周波数でサンプ
リングしてディジタル信号に変換するＡ／Ｄ変換器と、
Ａ／Ｄ変換器の出力を格納するメモリと、メモリの出力
を内挿処理して走査線の数を増加させる内挿器と、内挿
器の出力を受けてアナログ信号に変換するＤ／Ａ変換器
と、メモリに対する書き込みアドレスを生成する書き込
みアドレス発生回路と、第１の周波数を分周する分周器
と、分周器の出力を基にして前記メモリに対する読み出
しアドレスを生成しメモリから複数台の現行テレビジョ
ン標準方式表示装置に対する映像信号を各々パラレルに
読み出すための読み出しアドレス発生回路とを具備し、
かつ入力と出力がフレーム同期していることを特徴とす
る信号変換装置であって、分周回路において分周比を整
数分の１とし、読み出し制御において、１フレーム当り
のライン数と１ライン当りドット数を最適化することで
現行テレビジョン方式表示装置において乱れなく表示す
ることを特徴とする高精細テレビジョン信号変換装置。
（２）特許請求の範囲第１項の高精細テレビジョン信号
変換装置において、前記現行テレビジョン方式がＮＴＳ
Ｃ方式であって、前記読み出し制御が１フレーム当りの
ライン数を５２３本として行なわれることを特徴とする
。