JPH09244611A - 映像信号の処理装置及びこれを用いた表示装置 - Google Patents
映像信号の処理装置及びこれを用いた表示装置Info
- Publication number
- JPH09244611A JPH09244611A JP8051318A JP5131896A JPH09244611A JP H09244611 A JPH09244611 A JP H09244611A JP 8051318 A JP8051318 A JP 8051318A JP 5131896 A JP5131896 A JP 5131896A JP H09244611 A JPH09244611 A JP H09244611A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronizing signal
- output
- frequency
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
- H04N9/3141—Constructional details thereof
- H04N9/3147—Multi-projection systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】単一のゲンロック用基準信号源で複数の異なる
出力フォーマットの信号に対し、垂直走査周波数のみ安
定して位相同期可能な映像信号の処理装置及び表示装置
を提供する。 【解決手段】出力映像信号の総ドット数Ｄと総ライン数
Ｌの積が、ゲンロック用基準信号源のライン数Ｐで割り
切れるように出力フォーマットを決定し、出力ドットク
ロックを、基準水平周波数の（Ｄ×Ｌ）／Ｐ逓倍して生
成する。
出力フォーマットの信号に対し、垂直走査周波数のみ安
定して位相同期可能な映像信号の処理装置及び表示装置
を提供する。 【解決手段】出力映像信号の総ドット数Ｄと総ライン数
Ｌの積が、ゲンロック用基準信号源のライン数Ｐで割り
切れるように出力フォーマットを決定し、出力ドットク
ロックを、基準水平周波数の（Ｄ×Ｌ）／Ｐ逓倍して生
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータなど
からの表示用映像信号を入力し、種々の処理を行いディ
スプレイ装置に表示する映像信号の処理装置に関するも
のである。
からの表示用映像信号を入力し、種々の処理を行いディ
スプレイ装置に表示する映像信号の処理装置に関するも
のである。
【０００２】
【従来の技術】エンジニアリングワ−クステ−ション、
パ−ソナルコンピュータ、あるいは計算機のディスプレ
イ端末などから出力される表示用映像信号は、ディスプ
レイ画面上の画素に対応するドット単位のアナログ信号
として出力される。これらの映像信号をディジタル信号
に変換し、メモリや演算処理回路を用いることで、フィ
−ルド周波数やアスペクト比などの信号フォ−マットの
変換や、拡大縮小、画面合成、幾何学変換などの画像処
理など様々な処理を行うことができる。例えば、４台の
ディスプレイを縦に２段、横に２台隣接して並べ、１台
のディスプレイに見立てて表示を行う４面マルチスクリ
ーンシステムを構成する際には、入力映像信号の４分の
１の信号を画面全体に拡大処理して、対応する位置のデ
ィスプレイへ表示をおこなう。これにより、奥行きなど
の設置面積のが比較的小さく、大型で高輝度、高解像度
の表示システムが構成できる。
パ−ソナルコンピュータ、あるいは計算機のディスプレ
イ端末などから出力される表示用映像信号は、ディスプ
レイ画面上の画素に対応するドット単位のアナログ信号
として出力される。これらの映像信号をディジタル信号
に変換し、メモリや演算処理回路を用いることで、フィ
−ルド周波数やアスペクト比などの信号フォ−マットの
変換や、拡大縮小、画面合成、幾何学変換などの画像処
理など様々な処理を行うことができる。例えば、４台の
ディスプレイを縦に２段、横に２台隣接して並べ、１台
のディスプレイに見立てて表示を行う４面マルチスクリ
ーンシステムを構成する際には、入力映像信号の４分の
１の信号を画面全体に拡大処理して、対応する位置のデ
ィスプレイへ表示をおこなう。これにより、奥行きなど
の設置面積のが比較的小さく、大型で高輝度、高解像度
の表示システムが構成できる。
【０００３】このようなディジタル信号処理を行う信号
処理回路の基本構成を図１に示す。入力映像信号ＳＩは
Ａ／Ｄ変換器１０１でディジタルデータに変換されメモ
リ１０２に書き込まれる。これらのメモリ書き込み処理
は入力映像の同期信号を基準に書き込み制御回路１０５
の制御により行われる。メモリ１０２に書き込まれた映
像データは、読み出し制御回路１０６の制御信号により
読み出され、Ｄ／Ａ変換回路１０３で再度アナログ信号
に変換され出力される。これらのメモリへの書き込み及
び読み出しの過程で、メモリへのアドレスを制御した
り、読み書きのクロック周波数に差異をつけることで、
画像サイズの拡大縮小、フィールドあるいはフレーム周
波数の変換など種種の画像処理を行うことができる。
処理回路の基本構成を図１に示す。入力映像信号ＳＩは
Ａ／Ｄ変換器１０１でディジタルデータに変換されメモ
リ１０２に書き込まれる。これらのメモリ書き込み処理
は入力映像の同期信号を基準に書き込み制御回路１０５
の制御により行われる。メモリ１０２に書き込まれた映
像データは、読み出し制御回路１０６の制御信号により
読み出され、Ｄ／Ａ変換回路１０３で再度アナログ信号
に変換され出力される。これらのメモリへの書き込み及
び読み出しの過程で、メモリへのアドレスを制御した
り、読み書きのクロック周波数に差異をつけることで、
画像サイズの拡大縮小、フィールドあるいはフレーム周
波数の変換など種種の画像処理を行うことができる。
【０００４】この際の出力映像信号の同期は、入力映像
信号と無関係に、水晶発振子などにより生成したクロッ
クから生成する方法や、入力映像の同期信号から生成す
る方法などがあり、システムに応じて選択される。
信号と無関係に、水晶発振子などにより生成したクロッ
クから生成する方法や、入力映像の同期信号から生成す
る方法などがあり、システムに応じて選択される。
【０００５】複数のディスプレイを用いて表示を行うマ
ルチスクリーンシステムなどでは、隣接する映像信号の
表示タイミングをそろえるため出力同期位相を合わせて
表示する必要がある。一般的に水平走査速度は、人間の
残像特性に比較して、十分早いため完全な位相同期の必
要はないが、走査速度の遅い垂直周波数は同期化させる
必要がある。特に上下段のディスプレイの垂直周波数が
同期していないと、上段から下段へのつなぎ目近傍に、
垂直走査の不連続によるフリッカ（段間のラインクロー
リング）が発生し、著しい画質劣化となる。
ルチスクリーンシステムなどでは、隣接する映像信号の
表示タイミングをそろえるため出力同期位相を合わせて
表示する必要がある。一般的に水平走査速度は、人間の
残像特性に比較して、十分早いため完全な位相同期の必
要はないが、走査速度の遅い垂直周波数は同期化させる
必要がある。特に上下段のディスプレイの垂直周波数が
同期していないと、上段から下段へのつなぎ目近傍に、
垂直走査の不連続によるフリッカ（段間のラインクロー
リング）が発生し、著しい画質劣化となる。
【０００６】また、複数の映像出力を映像の不連続なく
瞬時に切り替えて表示するためにも、垂直ブランキング
期間を一致させ、この期間で信号切り換えを行う必要が
ある。
瞬時に切り替えて表示するためにも、垂直ブランキング
期間を一致させ、この期間で信号切り換えを行う必要が
ある。
【０００７】単一の信号を複数の信号処理回路に分岐し
て入力し、同時に表示する場合には、出力映像信号の同
期を入力映像の同期信号からＰＬＬ等により生成する構
成とすればい。同一の入力信号から、出力出力映像信号
の同期が生成されるため、互いに位相同期させることが
できる。しかしこの方法では、水平走査周波数やライン
数などの画像フォーマットが同じ信号であっても、独立
した複数のコンピュータや画像端末から出力された映像
信号は位相同期していないため、処理装置出力側の同期
を合わせることはできない。
て入力し、同時に表示する場合には、出力映像信号の同
期を入力映像の同期信号からＰＬＬ等により生成する構
成とすればい。同一の入力信号から、出力出力映像信号
の同期が生成されるため、互いに位相同期させることが
できる。しかしこの方法では、水平走査周波数やライン
数などの画像フォーマットが同じ信号であっても、独立
した複数のコンピュータや画像端末から出力された映像
信号は位相同期していないため、処理装置出力側の同期
を合わせることはできない。
【０００８】これを解決する方法として、従来の装置で
は、外部同期入力端子１１０、１１１より基準となる水
平、垂直の同期信号を入力し、この信号を基準として映
像信号を出力する、ゲンロック方式が用いられている。
は、外部同期入力端子１１０、１１１より基準となる水
平、垂直の同期信号を入力し、この信号を基準として映
像信号を出力する、ゲンロック方式が用いられている。
【０００９】このゲンロック方式では、外部より入力し
た水平、垂直同期信号の両者に位相同期した映像信号を
出力するため、入力信号の位相に関係なく複数の映像信
号を同期化する事ができる。
た水平、垂直同期信号の両者に位相同期した映像信号を
出力するため、入力信号の位相に関係なく複数の映像信
号を同期化する事ができる。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
ゲンロック方式では、基準信号として入力する外部同期
信号と、出力映像信号の水平、垂直走査周波数などの出
力フォーマットが一致していなければならないため、信
号処理回路からの出力フォーマットを変更する場合に
は、外部からの基準信号のフォーマットもあわせて変え
る必要があった。
ゲンロック方式では、基準信号として入力する外部同期
信号と、出力映像信号の水平、垂直走査周波数などの出
力フォーマットが一致していなければならないため、信
号処理回路からの出力フォーマットを変更する場合に
は、外部からの基準信号のフォーマットもあわせて変え
る必要があった。
【００１１】また、同時に複数の異なるフォーマットの
信号を、同期させて出力しようとする場合には、同時に
表示させようとするフォーマットの数だけ、出力の同期
した基準信号源が必要となる。さらにこれらの信号源を
適切に切り換えるか、接続し直す必要もあった。
信号を、同期させて出力しようとする場合には、同時に
表示させようとするフォーマットの数だけ、出力の同期
した基準信号源が必要となる。さらにこれらの信号源を
適切に切り換えるか、接続し直す必要もあった。
【００１２】また、外部からのゲンロック用基準信号源
の垂直同期信号と、映像信号処理装置からの垂直同期信
号のみに着目し、両者を位相比較し、フェイズロックル
ープ（ＰＬＬ）により読出クロックの発振周波数を制御
する方法も考えられる。しかしこの方法では、２０〜１
２０Ｈｚの垂直周波数の位相比較により制御行うため、
ループの応答速度を早くすることができず、また、ルー
プフィルタのコンデンサのリーク電流、外乱要因などに
より不安定になりやすいという問題があった。
の垂直同期信号と、映像信号処理装置からの垂直同期信
号のみに着目し、両者を位相比較し、フェイズロックル
ープ（ＰＬＬ）により読出クロックの発振周波数を制御
する方法も考えられる。しかしこの方法では、２０〜１
２０Ｈｚの垂直周波数の位相比較により制御行うため、
ループの応答速度を早くすることができず、また、ルー
プフィルタのコンデンサのリーク電流、外乱要因などに
より不安定になりやすいという問題があった。
【００１３】本発明では、単一のゲンロック用基準信号
源で複数の異なる出力フォーマットの信号に対し、垂直
周波数のみ安定して位相同期可能な映像信号の処理装置
の提供を目的とする。これにより、信号処理回路からの
出力フォーマットを変更する場合にも、ゲンロック用基
準信号のフォーマットを変更する必要はない。また、複
数の異なる出力フォーマットの信号が同時に出力される
場合にも、単一のゲンロック用基準信号源ですべての出
力映像信号の垂直走査周波数の位相同期が可能となる。
源で複数の異なる出力フォーマットの信号に対し、垂直
周波数のみ安定して位相同期可能な映像信号の処理装置
の提供を目的とする。これにより、信号処理回路からの
出力フォーマットを変更する場合にも、ゲンロック用基
準信号のフォーマットを変更する必要はない。また、複
数の異なる出力フォーマットの信号が同時に出力される
場合にも、単一のゲンロック用基準信号源ですべての出
力映像信号の垂直走査周波数の位相同期が可能となる。
【００１４】
【課題を解決するための手段】上記課題を解決するため
本発明では、ゲンロック用基準信号源の水平同期信号か
らＮ（Ｎは自然数）逓倍して読み出しクロックを生成
し、Ｎと独立に設定可能な水平総ドット数Ｄにより読み
出しクロックを分周した信号から出力水平同期信号を生
成するようにしたものである。さらに水平同期信号を総
ライン数Ｌにより分周した信号から出力垂直同期信号を
生成し、外部からの基準垂直同期信号によりライン分周
回路をリセットする構成とし、この同期信号に合わせて
映像信号を出力するようにしたものである。
本発明では、ゲンロック用基準信号源の水平同期信号か
らＮ（Ｎは自然数）逓倍して読み出しクロックを生成
し、Ｎと独立に設定可能な水平総ドット数Ｄにより読み
出しクロックを分周した信号から出力水平同期信号を生
成するようにしたものである。さらに水平同期信号を総
ライン数Ｌにより分周した信号から出力垂直同期信号を
生成し、外部からの基準垂直同期信号によりライン分周
回路をリセットする構成とし、この同期信号に合わせて
映像信号を出力するようにしたものである。
【００１５】さらに、ゲンロック用基準信号源のライン
数Ｐを２つの自然数ｊ，ｋの積に等しく設定し、水平総
ドット数Ｄをｊの倍数に設定し、総ライン数Ｌをｋの倍
数と設定するようにしたものである。
数Ｐを２つの自然数ｊ，ｋの積に等しく設定し、水平総
ドット数Ｄをｊの倍数に設定し、総ライン数Ｌをｋの倍
数と設定するようにしたものである。
【００１６】あるいは、総ライン数Ｌまたは総ドット数
Ｄがゲンロック用基準信号源のライン数Ｐの倍数となる
よう設定するようにしたものである。
Ｄがゲンロック用基準信号源のライン数Ｐの倍数となる
よう設定するようにしたものである。
【００１７】このような構成により、出力映像信号の垂
直走査周波数ｆｖｏは、ゲンロック用信号源の基準水平
周波数をｆｒｈ、基準垂直周波数をｆｒｖとすれば、数
１が得られる。
直走査周波数ｆｖｏは、ゲンロック用信号源の基準水平
周波数をｆｒｈ、基準垂直周波数をｆｒｖとすれば、数
１が得られる。
【００１８】
【数１】ｆｖｏ＝（ｆｒｈ×Ｎ）／（Ｄ×Ｌ） ここで、逓倍数Ｎを数２のように設定すれば、数３の関
係が得られる。
係が得られる。
【００１９】
【数２】Ｎ＝（Ｄ×Ｌ）／Ｐ
【００２０】
【数３】ｆｖｏ＝ｆｒｈ／Ｐ＝ｆｒｖ 数２において（Ｄ×Ｌ）は常にＰで割り切れるように設
定されているため、Ｎは常に自然数となる。数３の関係
から出力映像信号の垂直走査周波数ｆｖｏは、基準垂直
周波数をｆｒｖに等しくなる。
定されているため、Ｎは常に自然数となる。数３の関係
から出力映像信号の垂直走査周波数ｆｖｏは、基準垂直
周波数をｆｒｖに等しくなる。
【００２１】さらに、ライン分周回路を基準垂直同期信
号によりリセットする構成によりゲンロック用信号源の
基準垂直同期信号に同期化することができる。
号によりリセットする構成によりゲンロック用信号源の
基準垂直同期信号に同期化することができる。
【００２２】また、読み出しクロックはゲンロック用基
準信号源の（１０ｋＨｚ〜１００ｋＨｚの）水平同期信
号からＮ逓倍して生成されるため、垂直同期信号からＰ
ＬＬにより生成する方式に比較して、応答速度を低下さ
せることなく、安定なクロックを生成させることができ
る。
準信号源の（１０ｋＨｚ〜１００ｋＨｚの）水平同期信
号からＮ逓倍して生成されるため、垂直同期信号からＰ
ＬＬにより生成する方式に比較して、応答速度を低下さ
せることなく、安定なクロックを生成させることができ
る。
【００２３】
【発明の実施の形態】以下、本発明の実施例について図
を用いて説明する。
を用いて説明する。
【００２４】図１は本発明が適用される映像信号の処理
装置の構成例である。
装置の構成例である。
【００２５】図１において、１０７はエンジニアリング
ワ−クステ−ション、パ−ソナルコンピュータなどから
の映像信号ＳＩの入力端子、１０８はＳＩの水平同期信
号あるいは水平垂直の同期情報を含んだ複合同期信号Ｈ
Ｉの入力端子、１０９はＳＩの垂直同期信号の入力端
子、１０１は映像信号入力ＳＩをディジタルデータに変
換するＡ／Ｄ変換回路、１０２はディジタルデータに変
換された映像信号を書き込むメモリ、１０３はメモリか
ら読み出した映像データを出力映像信号ＳＯに変換する
Ｄ／Ａ変換回路、１１２は映像信号ＳＯの出力端子、１
０４は入力映像信号ＳＩに含まれた同期信号の分離ある
いは端子１０８、１０９からの同期信号を波形整形する
同期分離回路、１０５は同期分離回路１０４からの同期
情報を元に書き込みクロックやメモリへの書込制御信号
を生成する書込制御回路、１１０は水平基準同期信号Ｒ
Ｈの入力端子、１１１は垂直基準同期信号ＲＶの入力端
子、１０６はメモリへの読出制御信号やＤ／Ａ変換回路
１０３への読み出しドットクロックを生成する読出制御
回路、１１３は出力映像信号ＳＯの水平同期信号ＨＯの
出力端子、１１４は出力映像信号ＳＯの垂直同期信号Ｖ
Ｏの出力端子、１は本発明が適用された映像信号の処理
装置である。
ワ−クステ−ション、パ−ソナルコンピュータなどから
の映像信号ＳＩの入力端子、１０８はＳＩの水平同期信
号あるいは水平垂直の同期情報を含んだ複合同期信号Ｈ
Ｉの入力端子、１０９はＳＩの垂直同期信号の入力端
子、１０１は映像信号入力ＳＩをディジタルデータに変
換するＡ／Ｄ変換回路、１０２はディジタルデータに変
換された映像信号を書き込むメモリ、１０３はメモリか
ら読み出した映像データを出力映像信号ＳＯに変換する
Ｄ／Ａ変換回路、１１２は映像信号ＳＯの出力端子、１
０４は入力映像信号ＳＩに含まれた同期信号の分離ある
いは端子１０８、１０９からの同期信号を波形整形する
同期分離回路、１０５は同期分離回路１０４からの同期
情報を元に書き込みクロックやメモリへの書込制御信号
を生成する書込制御回路、１１０は水平基準同期信号Ｒ
Ｈの入力端子、１１１は垂直基準同期信号ＲＶの入力端
子、１０６はメモリへの読出制御信号やＤ／Ａ変換回路
１０３への読み出しドットクロックを生成する読出制御
回路、１１３は出力映像信号ＳＯの水平同期信号ＨＯの
出力端子、１１４は出力映像信号ＳＯの垂直同期信号Ｖ
Ｏの出力端子、１は本発明が適用された映像信号の処理
装置である。
【００２６】端子１０７から入力された映像信号は、Ａ
／Ｄ変換回路１０１でディジタルデータに変換され、メ
モリ１０２に書き込まれる。この際Ａ／Ｄ変換回路１０
１で用いられるサンプリングクロックは、同期分離回路
１０４からの水平同期信号から書込制御回路１０５内の
ＰＬＬ（フェイズロックループ）により生成される。メ
モリ１０２からは、読出制御回路１０６の制御によりデ
ータが読み出されＤ／Ａ変換回路１０３でアナログデー
タに変換され、出力端子１１２から出力される。
／Ｄ変換回路１０１でディジタルデータに変換され、メ
モリ１０２に書き込まれる。この際Ａ／Ｄ変換回路１０
１で用いられるサンプリングクロックは、同期分離回路
１０４からの水平同期信号から書込制御回路１０５内の
ＰＬＬ（フェイズロックループ）により生成される。メ
モリ１０２からは、読出制御回路１０６の制御によりデ
ータが読み出されＤ／Ａ変換回路１０３でアナログデー
タに変換され、出力端子１１２から出力される。
【００２７】これらのメモリへの書き込み及び読み出し
の過程で、それぞれの制御回路が、メモリへのアドレス
を制御したり、読み書きのクロック周波数に差異をつけ
ることで、画像サイズの拡大縮小、フィールドあるいは
フレーム周波数の変換など種種の画像処理を行うことが
できる。
の過程で、それぞれの制御回路が、メモリへのアドレス
を制御したり、読み書きのクロック周波数に差異をつけ
ることで、画像サイズの拡大縮小、フィールドあるいは
フレーム周波数の変換など種種の画像処理を行うことが
できる。
【００２８】出力端子１１２、１１３、１１４は直接デ
ィスプレイに接続、あるいはスイッチャーなどの編集制
御器を介してディスプレイに接続され、信号処理回路に
より処理された映像信号を表示する。
ィスプレイに接続、あるいはスイッチャーなどの編集制
御器を介してディスプレイに接続され、信号処理回路に
より処理された映像信号を表示する。
【００２９】メモリ１０２からデータを読み出すための
読出制御回路１０６は、外部から端子１１０、１１１を
介して入力される基準同期信号に基づいて処理が行われ
る。
読出制御回路１０６は、外部から端子１１０、１１１を
介して入力される基準同期信号に基づいて処理が行われ
る。
【００３０】次にこの読出制御回路１０６の内部構成に
ついて、図２を用いて説明する。
ついて、図２を用いて説明する。
【００３１】１０６は図１に示す構成図の読出制御回
路、１１０は外部からの基準水平同期信号ＲＨの入力端
子、１１１は外部からの基準垂直同期信号ＲＶの入力端
子、２は基準水平同期信号ＲＨと分周回路７の出力を比
較する位相周波数比較回路、３は位相周波数比較回路２
により制御され読出クロックを生成するＶＣＯ（電圧制
御発振回路）、４は読出クロックを１／Ｄに分周し出力
水平同期信号ＨＯを生成する分周回路、５は出力水平同
期信号ＨＯを１／Ｌに分周し出力垂直同期信号ＶＯを生
成する分周回路、６はＶＣＯ３からの読出クロックと出
力水平同期信号ＨＯと出力垂直同期信号ＶＯからメモリ
に合わせた制御信号を生成するメモリ制御回路、７はＶ
ＣＯ３からの読出クロックを１／Ｎに分周する分周回
路、１１３は出力水平同期信号ＨＯの出力端子、１１４
は出力垂直同期信号ＶＯの出力端子である。
路、１１０は外部からの基準水平同期信号ＲＨの入力端
子、１１１は外部からの基準垂直同期信号ＲＶの入力端
子、２は基準水平同期信号ＲＨと分周回路７の出力を比
較する位相周波数比較回路、３は位相周波数比較回路２
により制御され読出クロックを生成するＶＣＯ（電圧制
御発振回路）、４は読出クロックを１／Ｄに分周し出力
水平同期信号ＨＯを生成する分周回路、５は出力水平同
期信号ＨＯを１／Ｌに分周し出力垂直同期信号ＶＯを生
成する分周回路、６はＶＣＯ３からの読出クロックと出
力水平同期信号ＨＯと出力垂直同期信号ＶＯからメモリ
に合わせた制御信号を生成するメモリ制御回路、７はＶ
ＣＯ３からの読出クロックを１／Ｎに分周する分周回
路、１１３は出力水平同期信号ＨＯの出力端子、１１４
は出力垂直同期信号ＶＯの出力端子である。
【００３２】位相周波数比較回路２、ＶＣＯ３、分周回
路７によりＰＬＬループが構成されている。このＰＬＬ
ループにより、端子１１０から入力される基準水平同期
信号ＲＨのＮ倍の周波数が読出クロックとしてＶＣＯ３
から出力される。この読出ドットクロックを、ブランキ
ング期間を含んだ水平総ドット数Ｄで分周回路４により
分周する事で出力水平同期信号ＨＯを生成し、さらにこ
の出力水平同期信号ＨＯを分周回路５により、総ライン
数Ｌで分周して出力垂直同期信号ＶＯが生成される。
路７によりＰＬＬループが構成されている。このＰＬＬ
ループにより、端子１１０から入力される基準水平同期
信号ＲＨのＮ倍の周波数が読出クロックとしてＶＣＯ３
から出力される。この読出ドットクロックを、ブランキ
ング期間を含んだ水平総ドット数Ｄで分周回路４により
分周する事で出力水平同期信号ＨＯを生成し、さらにこ
の出力水平同期信号ＨＯを分周回路５により、総ライン
数Ｌで分周して出力垂直同期信号ＶＯが生成される。
【００３３】端子１１１から入力された基準垂直同期信
号ＲＶは分周回路５に入力されており、分周回路内部の
カウンタをリセットする構成となっている。これにより
常に出力垂直同期信号の位相は基準垂直同期信号ＲＶに
等しくなるように動作する。
号ＲＶは分周回路５に入力されており、分周回路内部の
カウンタをリセットする構成となっている。これにより
常に出力垂直同期信号の位相は基準垂直同期信号ＲＶに
等しくなるように動作する。
【００３４】これら分周回路の分周比及びＶＣＯ３の発
振周波数範囲などは、図示しない外部制御回路により設
定することが可能であり、入力信号の仕様や、信号処理
内容、などにより可変させることができる。一例として
入力映像信号の有効部分のみをメモリ１０２に書き込み
垂直周波数を変換するスキャンコンバータに適用した場
合について、以下に示す。
振周波数範囲などは、図示しない外部制御回路により設
定することが可能であり、入力信号の仕様や、信号処理
内容、などにより可変させることができる。一例として
入力映像信号の有効部分のみをメモリ１０２に書き込み
垂直周波数を変換するスキャンコンバータに適用した場
合について、以下に示す。
【００３５】メモリ１０２内部に書き込まれた有効画
素、水平１２８０、垂直１０２４の映像信号を、基準垂
直周波数ｆｒｖ＝８０Ｈｚ、基準水平周波数ｆｒｈ＝４
２ｋＨｚ、走査線数Ｐ＝５２５のゲンロック信号源に同
期させて映像信号を出力する場合のそれぞれの設定値を
示す。ブランキングを含んだ水平総ドットＤ＝１６８
０、総ライン数Ｌ＝１０７０とすると、分周回路７の分
周比Ｎは数２に代入して以下のように定まる。
素、水平１２８０、垂直１０２４の映像信号を、基準垂
直周波数ｆｒｖ＝８０Ｈｚ、基準水平周波数ｆｒｈ＝４
２ｋＨｚ、走査線数Ｐ＝５２５のゲンロック信号源に同
期させて映像信号を出力する場合のそれぞれの設定値を
示す。ブランキングを含んだ水平総ドットＤ＝１６８
０、総ライン数Ｌ＝１０７０とすると、分周回路７の分
周比Ｎは数２に代入して以下のように定まる。
【００３６】
【数４】Ｎ＝（Ｄ×Ｌ）／Ｐ＝（１６８０×１０７０）
／５２５＝３４２４ 読出クロックの周波数は基準水平周波数ｆｒｈ＝４２ｋ
Ｈｚの３４２４倍の１４３．８ＭＨｚとなる。
／５２５＝３４２４ 読出クロックの周波数は基準水平周波数ｆｒｈ＝４２ｋ
Ｈｚの３４２４倍の１４３．８ＭＨｚとなる。
【００３７】出力水平走査周波数はｆｈｏ＝１４３．８
ＭＨｚ／１６８０＝８５．６ｋＨｚ、出力垂直走査周波
数はｆｖｏ＝８５．６ｋＨｚ／１０７０＝８０Ｈｚとな
り、ｆｒｖ＝ｆｖｏとなる。
ＭＨｚ／１６８０＝８５．６ｋＨｚ、出力垂直走査周波
数はｆｖｏ＝８５．６ｋＨｚ／１０７０＝８０Ｈｚとな
り、ｆｒｖ＝ｆｖｏとなる。
【００３８】これにより、垂直周波数が等しくなり、さ
らに分周回路５を基準垂直同期信号ＲＶによりリセット
する事で位相の同期化が実現できる。
らに分周回路５を基準垂直同期信号ＲＶによりリセット
する事で位相の同期化が実現できる。
【００３９】この際に、ブランキングを含んだ水平総ド
ットＤ、総ライン数Ｌはこれに限ることなく、Ｄ×Ｌが
ゲンロック信号源のライン数Ｐで割り切れる値で、かつ
ディスプレイ表示のために必要なブランキング量を満た
していれば良い。具体的な設定方法は、走査線数Ｐ＝５
２５を２つの積の形で表現すれば５２５ ＝１×525＝
３×175 ＝５×105 ＝７×75 ＝15×35 ＝21×25
と表現できるため、これらから組み合わせから例えば５
×１０５を選択し、Ｄを１０５の倍数（１６８０＝１０
５×１６）、Ｌを５の倍数（１０７０＝５×２１４）か
らディスプレイ表示のために必要なブランキング量を満
たすものを選ぶようにすればよい。
ットＤ、総ライン数Ｌはこれに限ることなく、Ｄ×Ｌが
ゲンロック信号源のライン数Ｐで割り切れる値で、かつ
ディスプレイ表示のために必要なブランキング量を満た
していれば良い。具体的な設定方法は、走査線数Ｐ＝５
２５を２つの積の形で表現すれば５２５ ＝１×525＝
３×175 ＝５×105 ＝７×75 ＝15×35 ＝21×25
と表現できるため、これらから組み合わせから例えば５
×１０５を選択し、Ｄを１０５の倍数（１６８０＝１０
５×１６）、Ｌを５の倍数（１０７０＝５×２１４）か
らディスプレイ表示のために必要なブランキング量を満
たすものを選ぶようにすればよい。
【００４０】この他の設定例として有効画素、水平１０
２４、垂直７６８の映像信号を、同じく基準垂直周波数
ｆｒｖ＝８０Ｈｚ、基準水平周波数ｆｒｈ＝４２ｋＨ
ｚ、走査線数Ｐ＝５２５のゲンロック信号源に同期させ
て映像信号を出力する場合のそれぞれの設定値を示す。
ブランキングを含んだ水平総ドットＤ＝１２６０、総ラ
イン数Ｌ＝８００とすると、分周回路７の分周比Ｎは数
２に代入して以下のように定まる。
２４、垂直７６８の映像信号を、同じく基準垂直周波数
ｆｒｖ＝８０Ｈｚ、基準水平周波数ｆｒｈ＝４２ｋＨ
ｚ、走査線数Ｐ＝５２５のゲンロック信号源に同期させ
て映像信号を出力する場合のそれぞれの設定値を示す。
ブランキングを含んだ水平総ドットＤ＝１２６０、総ラ
イン数Ｌ＝８００とすると、分周回路７の分周比Ｎは数
２に代入して以下のように定まる。
【００４１】
【数５】Ｎ＝（Ｄ×Ｌ）／Ｐ＝（１２６０×８００）／
５２５＝１９２０ 読出クロックの周波数は基準水平周波数ｆｒｈ＝４２ｋ
Ｈｚの１９２０倍の８０．６４ＭＨｚとなる。
５２５＝１９２０ 読出クロックの周波数は基準水平周波数ｆｒｈ＝４２ｋ
Ｈｚの１９２０倍の８０．６４ＭＨｚとなる。
【００４２】出力水平走査周波数はｆｈｏ＝８０．６４
ＭＨｚ／１２６０＝６４．０ｋＨｚ、出力垂直走査周波
数はｆｖｏ＝６４．０ｋＨｚ／８００＝８０Ｈｚとな
り、ｆｒｖ＝ｆｖｏとなる。
ＭＨｚ／１２６０＝６４．０ｋＨｚ、出力垂直走査周波
数はｆｖｏ＝６４．０ｋＨｚ／８００＝８０Ｈｚとな
り、ｆｒｖ＝ｆｖｏとなる。
【００４３】これにより、垂直周波数が等しくなり、さ
らに分周回路５を基準垂直同期信号ＲＶによりリセット
する事で位相の同期化が実現できる。
らに分周回路５を基準垂直同期信号ＲＶによりリセット
する事で位相の同期化が実現できる。
【００４４】先の例と同様に走査線数Ｐ＝５２５ ＝１
×525 ＝３×175 ＝５×105 ＝７×75 ＝15×35
＝21×25 の組み合わせから例えば２１×２５を選択
し、Ｄを２１の倍数（１２６０＝２１×６０）、Ｌを２
５の倍数（８００＝２５×３２）からディスプレイ表示
のために必要なブランキング量を満たすものを選ぶよう
にすればよい。
×525 ＝３×175 ＝５×105 ＝７×75 ＝15×35
＝21×25 の組み合わせから例えば２１×２５を選択
し、Ｄを２１の倍数（１２６０＝２１×６０）、Ｌを２
５の倍数（８００＝２５×３２）からディスプレイ表示
のために必要なブランキング量を満たすものを選ぶよう
にすればよい。
【００４５】以上のような構成及び設定で信号処理回路
を実現することにより、１２８０×１０２４あるいは１
０２４×７６８などの異なるフォーマットの映像信号を
出力する場合にも、単一のゲンロック用基準信号源で出
力垂直周波数を同期化させることができ、ゲンロック用
基準信号源の信号形態を変える必要はない。
を実現することにより、１２８０×１０２４あるいは１
０２４×７６８などの異なるフォーマットの映像信号を
出力する場合にも、単一のゲンロック用基準信号源で出
力垂直周波数を同期化させることができ、ゲンロック用
基準信号源の信号形態を変える必要はない。
【００４６】また入力の信号形態に関わらず、垂直走査
周波数を一定の周波数に変換可能であるため、ゲンロッ
ク用基準信号源の基準垂直周波数を８０Ｈｚ〜１２０Ｈ
ｚ程度に設定することにより表示信号の面フリッカを低
減させることができる。
周波数を一定の周波数に変換可能であるため、ゲンロッ
ク用基準信号源の基準垂直周波数を８０Ｈｚ〜１２０Ｈ
ｚ程度に設定することにより表示信号の面フリッカを低
減させることができる。
【００４７】さら読み出しクロックはゲンロック用基準
信号源の水平同期信号からＮ逓倍して生成されるため、
垂直同期信号からＰＬＬにより生成する方式に比較し
て、応答速度を低下させることなく、安定なクロックを
生成させることができる。
信号源の水平同期信号からＮ逓倍して生成されるため、
垂直同期信号からＰＬＬにより生成する方式に比較し
て、応答速度を低下させることなく、安定なクロックを
生成させることができる。
【００４８】なおここでは、一例として入力映像信号の
有効部分のみをメモリ１０２に書き込み垂直周波数を変
換するスキャンコンバータに適用した場合について示し
たが、本発明では映像信号をサンプリングし、メモリを
用いてディジタル信号処理を行う処理装置全般に適応可
能であり、この処理内容がどのようなものであっても発
明の主旨に沿うものである。
有効部分のみをメモリ１０２に書き込み垂直周波数を変
換するスキャンコンバータに適用した場合について示し
たが、本発明では映像信号をサンプリングし、メモリを
用いてディジタル信号処理を行う処理装置全般に適応可
能であり、この処理内容がどのようなものであっても発
明の主旨に沿うものである。
【００４９】さらに、図１及び図２の実施形態では、ゲ
ンロック用基準信号源からの水平、垂直の同期信号は、
独立して入力される形態となっているが、これに限るこ
となく、水平、垂直の同期信号が複合した複合同期信号
であってもよい。あるいはブラックバースト信号のよう
に周波数の基準となるバースト信号が多重されているも
のであってもよい。あるいは本来の映像信号期間中に制
御データが多重された形態であってもよい。
ンロック用基準信号源からの水平、垂直の同期信号は、
独立して入力される形態となっているが、これに限るこ
となく、水平、垂直の同期信号が複合した複合同期信号
であってもよい。あるいはブラックバースト信号のよう
に周波数の基準となるバースト信号が多重されているも
のであってもよい。あるいは本来の映像信号期間中に制
御データが多重された形態であってもよい。
【００５０】また映像信号装置が複数ある場合にも、単
一のゲンロック用基準信号源の基準同期信号を分配して
用い、複数の映像信号装置の出力垂直同期周波数を同期
化することができる。この構成例を図３を用いて説明す
る。
一のゲンロック用基準信号源の基準同期信号を分配して
用い、複数の映像信号装置の出力垂直同期周波数を同期
化することができる。この構成例を図３を用いて説明す
る。
【００５１】図３において１−ａ、１−ｂは本発明の信
号処理装置であり内部の分周回路などは入力映像信号の
形態あるいは信号処理内容に合わせてそれぞれ設定して
ある。８は２つの信号処理装置１−ａ、１−ｂに同一の
基準同期信号を与えるゲンロック用基準信号源、９、１
０はエンジニアリングワ−クステ−ション、パ−ソナル
コンピュータなどの表示用映像信号源で、両者は異なる
画像フォーマット（９は有効画素１２８０×１０２４、
１０は有効画素１０２４×７６８）を有するものとす
る。１１、１２は信号処理装置１−ａ、１−ｂからの映
像信号を表示するディスプレイで、水平垂直の周波数が
特定の範囲で追従可能ないわゆるマルチスキャンタイプ
のディスプレイである。
号処理装置であり内部の分周回路などは入力映像信号の
形態あるいは信号処理内容に合わせてそれぞれ設定して
ある。８は２つの信号処理装置１−ａ、１−ｂに同一の
基準同期信号を与えるゲンロック用基準信号源、９、１
０はエンジニアリングワ−クステ−ション、パ−ソナル
コンピュータなどの表示用映像信号源で、両者は異なる
画像フォーマット（９は有効画素１２８０×１０２４、
１０は有効画素１０２４×７６８）を有するものとす
る。１１、１２は信号処理装置１−ａ、１−ｂからの映
像信号を表示するディスプレイで、水平垂直の周波数が
特定の範囲で追従可能ないわゆるマルチスキャンタイプ
のディスプレイである。
【００５２】図２の場合と同様に、基準垂直周波数ｆｒ
ｖ＝８０Ｈｚ、基準水平周波数ｆｒｈ＝４２ｋＨｚ、走
査線数Ｐ＝５２５のゲンロック信号源を用い、信号処理
装置１−ａは有効画素１２８０×１０２４の映像信号を
処理する場合には、信号処理装置１−ａ内部の設定を出
力総ドットＤ＝１６８０、出力総ライン数Ｌ＝１０７
０、分周回路７の分周比Ｎ＝３４２４と設定すること
で、出力水平走査周波数ｆｈｏ＝８５．６ｋＨｚ、出力
垂直走査周波数ｆｖｏ＝８０Ｈｚとし、出力垂直同期信
号を基準垂直同期信号に同期化できる。
ｖ＝８０Ｈｚ、基準水平周波数ｆｒｈ＝４２ｋＨｚ、走
査線数Ｐ＝５２５のゲンロック信号源を用い、信号処理
装置１−ａは有効画素１２８０×１０２４の映像信号を
処理する場合には、信号処理装置１−ａ内部の設定を出
力総ドットＤ＝１６８０、出力総ライン数Ｌ＝１０７
０、分周回路７の分周比Ｎ＝３４２４と設定すること
で、出力水平走査周波数ｆｈｏ＝８５．６ｋＨｚ、出力
垂直走査周波数ｆｖｏ＝８０Ｈｚとし、出力垂直同期信
号を基準垂直同期信号に同期化できる。
【００５３】同一のゲンロック信号源を用い、信号処理
装置１−ｂは有効画素１０２４×７６８の映像信号を処
理する場合には、信号処理装置１−ｂ内部の設定を出力
総ドットＤ＝１２６０、出力総ライン数Ｌ＝８００、分
周回路７の分周比Ｎ＝１９２０と設定することで、出力
水平走査周波数ｆｈｏ＝６４．０ｋＨｚ、出力垂直期周
波数ｆｖｏ＝８０Ｈｚとし、出力垂直同期信号を基準垂
直同期信号に同期化できる。
装置１−ｂは有効画素１０２４×７６８の映像信号を処
理する場合には、信号処理装置１−ｂ内部の設定を出力
総ドットＤ＝１２６０、出力総ライン数Ｌ＝８００、分
周回路７の分周比Ｎ＝１９２０と設定することで、出力
水平走査周波数ｆｈｏ＝６４．０ｋＨｚ、出力垂直期周
波数ｆｖｏ＝８０Ｈｚとし、出力垂直同期信号を基準垂
直同期信号に同期化できる。
【００５４】以上のように単一のゲンロック用基準信号
源を用いて、複数の異なるフォーマットの信号の出力垂
直同期周波数を同期化することができる。ここで示した
例では、２つの信号処理装置の出力を同期化させるもの
であったが、２つに限ることなく、３、４と増加した場
合にも同様であり、信号処理装置数の増加に関わらず１
台のゲンロック用基準信号源で良いため信号処理システ
ム簡素化による経済的効果を高めることになる。
源を用いて、複数の異なるフォーマットの信号の出力垂
直同期周波数を同期化することができる。ここで示した
例では、２つの信号処理装置の出力を同期化させるもの
であったが、２つに限ることなく、３、４と増加した場
合にも同様であり、信号処理装置数の増加に関わらず１
台のゲンロック用基準信号源で良いため信号処理システ
ム簡素化による経済的効果を高めることになる。
【００５５】本発明の信号処理装置を４台用いて、４面
マルチスクリーンシステムを構成した場合の構成を図４
に示す。
マルチスクリーンシステムを構成した場合の構成を図４
に示す。
【００５６】図４において、１１、１２、１３、１４は
それぞれ独立した信号処理装置に接続された、水平垂直
の走査周波数が特定の範囲で追従可能ないわゆるマルチ
スキャンタイプのディスプレイである。ディスプレイ１
２、１３、１４は同一のワークステーション（有効画素
１２８０×１０２４）の信号を処理して表示し、ディス
プレイ１１には他のワークステーション（有効画素１０
２４×７６８）の信号を処理して表示するよう構成され
ている。ディスプレイ１２、１３、１４は有効画素１２
８０×１０２４のうち６４０×５１２の４分の１の領域
をを切り出して表示するようになっており、ディスプレ
イ１１は有効画素１０２４×７６８のすべてを表示する
ように構成されている。
それぞれ独立した信号処理装置に接続された、水平垂直
の走査周波数が特定の範囲で追従可能ないわゆるマルチ
スキャンタイプのディスプレイである。ディスプレイ１
２、１３、１４は同一のワークステーション（有効画素
１２８０×１０２４）の信号を処理して表示し、ディス
プレイ１１には他のワークステーション（有効画素１０
２４×７６８）の信号を処理して表示するよう構成され
ている。ディスプレイ１２、１３、１４は有効画素１２
８０×１０２４のうち６４０×５１２の４分の１の領域
をを切り出して表示するようになっており、ディスプレ
イ１１は有効画素１０２４×７６８のすべてを表示する
ように構成されている。
【００５７】従来のマルチスクリーンシステムでは、デ
ィスプレイ１２、１３、１４は同一の入力信号を処理し
て表示するため、表示垂直周波数は同期化されていた
が、独立した映像信号源から出力され、しかも信号フォ
ーマットの異なるディスプレイ１１の表示垂直周波数を
ディスプレイ１２、１３、１４と同期化することは困難
であった。このためディスプレイ１１、１２は、周波数
も位相も異なる独立した走査系により表示されるため、
ディスプレイ１１、１２の境界において垂直走査の不連
続によりフリッカ（段間のラインクローリング）が発生
し、著しい画質劣化となっていた。
ィスプレイ１２、１３、１４は同一の入力信号を処理し
て表示するため、表示垂直周波数は同期化されていた
が、独立した映像信号源から出力され、しかも信号フォ
ーマットの異なるディスプレイ１１の表示垂直周波数を
ディスプレイ１２、１３、１４と同期化することは困難
であった。このためディスプレイ１１、１２は、周波数
も位相も異なる独立した走査系により表示されるため、
ディスプレイ１１、１２の境界において垂直走査の不連
続によりフリッカ（段間のラインクローリング）が発生
し、著しい画質劣化となっていた。
【００５８】これらディスプレイ１１、１２、１３、１
４の表示に本発明による映像信号処理装置を用い、垂直
表示周波数を同期化させることにより、ディスプレイ１
１、１２の境界においても連続した垂直走査が行われる
ため画質劣化を防ぐ効果がある。
４の表示に本発明による映像信号処理装置を用い、垂直
表示周波数を同期化させることにより、ディスプレイ１
１、１２の境界においても連続した垂直走査が行われる
ため画質劣化を防ぐ効果がある。
【００５９】ここで示した実施形態はディスプレイ１
２、１３、１４は同一の入力信号を拡大して表示し、デ
ィスプレイ１１は有効画素すべてを表示するように構成
したものであったが、これに限ることなく、４面すべて
に異なる信号源から異なる信号形態の信号を処理して表
示するものであってもよく、様々な表示演出にたいし、
単一のゲンロック用基準信号源で垂直周波数の同期化に
より高画質な表示をおこなうことができる。
２、１３、１４は同一の入力信号を拡大して表示し、デ
ィスプレイ１１は有効画素すべてを表示するように構成
したものであったが、これに限ることなく、４面すべて
に異なる信号源から異なる信号形態の信号を処理して表
示するものであってもよく、様々な表示演出にたいし、
単一のゲンロック用基準信号源で垂直周波数の同期化に
より高画質な表示をおこなうことができる。
【００６０】また、マルチスクリーンシステムの表示面
数は４面に限ることなく、６面、９面、３６面など、面
数に応じて信号処理装置数が増加しても、単一のゲンロ
ック用基準信号源による垂直周波数同期化が可能であ
り、高画質で多彩な表示演出が可能となる。
数は４面に限ることなく、６面、９面、３６面など、面
数に応じて信号処理装置数が増加しても、単一のゲンロ
ック用基準信号源による垂直周波数同期化が可能であ
り、高画質で多彩な表示演出が可能となる。
【００６１】さらに、ゲンロック用基準信号源の基準垂
直周波数を８０Ｈｚ〜１２０Ｈｚ程度に設定することに
より特に大面積、高輝度のマルチスクリーンシステムで
画質劣化要因となる面フリッカを低減させることができ
る。
直周波数を８０Ｈｚ〜１２０Ｈｚ程度に設定することに
より特に大面積、高輝度のマルチスクリーンシステムで
画質劣化要因となる面フリッカを低減させることができ
る。
【００６２】また、異なる映像信号源からの映像信号で
あっても、表示有効画素数が等しい信号を、全く同一の
信号形態に変換できるため、ディスプレイの調整時間短
縮の効果もある。具体的な例をあげて示せば、２台のワ
ークステーションＷＳ１，ＷＳ２があり、ＷＳ１は有効
画素１２８０×１０２４、水平走査周波数６４ｋＨｚ、
垂直走査周波数６０Ｈｚ、ＷＳ２は有効画素１２８０×
１０２４、水平走査周波数７８ｋＨｚ、垂直周波数７２
Ｈｚであるとする。両者を切り換えてディスプレイに表
示する場合には、２つの信号の水平、垂直走査周波数が
異なるため、ディスプレイの調整をそれぞれ独立に行う
必要がある。本発明の信号処理装置を用いて垂直走査周
波数を一定の周波数に変換することにより、ＷＳ１、Ｗ
Ｓ２の２つの信号は水平走査周波数８５．６ｋＨｚ、垂
直走査周波数８０Ｈｚの同一仕様の信号に変換される。
これにより、２つの信号それぞれにあわせて独立に調整
を行う必要はなく、水平走査周波数８５．６ｋＨｚ、垂
直走査周波数８０Ｈｚの信号を表示するための１回の調
整で済み、調整時間短縮による経済的効果がある。
あっても、表示有効画素数が等しい信号を、全く同一の
信号形態に変換できるため、ディスプレイの調整時間短
縮の効果もある。具体的な例をあげて示せば、２台のワ
ークステーションＷＳ１，ＷＳ２があり、ＷＳ１は有効
画素１２８０×１０２４、水平走査周波数６４ｋＨｚ、
垂直走査周波数６０Ｈｚ、ＷＳ２は有効画素１２８０×
１０２４、水平走査周波数７８ｋＨｚ、垂直周波数７２
Ｈｚであるとする。両者を切り換えてディスプレイに表
示する場合には、２つの信号の水平、垂直走査周波数が
異なるため、ディスプレイの調整をそれぞれ独立に行う
必要がある。本発明の信号処理装置を用いて垂直走査周
波数を一定の周波数に変換することにより、ＷＳ１、Ｗ
Ｓ２の２つの信号は水平走査周波数８５．６ｋＨｚ、垂
直走査周波数８０Ｈｚの同一仕様の信号に変換される。
これにより、２つの信号それぞれにあわせて独立に調整
を行う必要はなく、水平走査周波数８５．６ｋＨｚ、垂
直走査周波数８０Ｈｚの信号を表示するための１回の調
整で済み、調整時間短縮による経済的効果がある。
【００６３】図１で示した構成例では、１系統の映像信
号を処理するものであったが、ＲＧＢの３系統のカラー
信号を処理する場合の構成例について、図５の構成図を
用いて説明する。
号を処理するものであったが、ＲＧＢの３系統のカラー
信号を処理する場合の構成例について、図５の構成図を
用いて説明する。
【００６４】図５の構成は、図１に示す構成の映像信号
入力端子１０７、Ａ／Ｄ変換回路１０１、メモリ１０
２、Ｄ／Ａ変換回路１０３、映像信号出力端子１１２を
それぞれ、ＲＧＢの３系統に対応させた構成になってい
る。すなわち、１０７ＲはＲ入力信号ＲＩの入力端子、
１０７ＢはＢ入力信号ＢＩの入力端子、１０７ＧはＧ入
力信号ＧＩの入力端子、１０１ＲはＲ信号のＡ／Ｄ変換
回路、１０１ＢはＢ信号のＡ／Ｄ変換回路、１０１Ｇは
Ｇ信号のＡ／Ｄ変換回路、１０２ＲはＲ信号のデータを
格納するメモリ、１０２ＢはＢ信号のデータを格納する
メモリ、１０２ＢはＢ信号のデータを格納するメモリ、
１０３ＲはＲ信号のＤ／Ａ変換回路、１０３ＢはＢ信号
のＤ／Ａ変換回路、１０３ＧはＧ信号のＤ／Ａ変換回
路、１１２Ｒは出力Ｒ信号ＲＯの出力端子、１１２Ｂは
出力Ｂ信号ＢＯの出力端子、１１２Ｇは出力Ｇ信号ＧＯ
の出力端子である。Ａ／Ｄ変換回路１０１Ｒ，１０１
Ｂ、１０１Ｇ、メモリ１０２Ｒ、１０２Ｂ，１０２Ｇ，
Ｄ／Ａ変換回路１０３Ｒ、１０３Ｂ、１０３ＧはＲＧＢ
共通の書込制御回路１０５、読出制御回路１０６により
制御されている。同期分離回路１０４には、映像信号と
独立した同期入力ＨＩ、ＶＩに加えて、Ｇ信号に多重し
た同期信号に対応するため端子１０７ＧからのＧ入力信
号ＧＩが入力されている。この他の構成は図１の構成と
同様である。 以上のような構成により、ＲＧＢの３系
統の信号からなるカラー映像信号もこれまでの実施例と
同様に処理することができる。
入力端子１０７、Ａ／Ｄ変換回路１０１、メモリ１０
２、Ｄ／Ａ変換回路１０３、映像信号出力端子１１２を
それぞれ、ＲＧＢの３系統に対応させた構成になってい
る。すなわち、１０７ＲはＲ入力信号ＲＩの入力端子、
１０７ＢはＢ入力信号ＢＩの入力端子、１０７ＧはＧ入
力信号ＧＩの入力端子、１０１ＲはＲ信号のＡ／Ｄ変換
回路、１０１ＢはＢ信号のＡ／Ｄ変換回路、１０１Ｇは
Ｇ信号のＡ／Ｄ変換回路、１０２ＲはＲ信号のデータを
格納するメモリ、１０２ＢはＢ信号のデータを格納する
メモリ、１０２ＢはＢ信号のデータを格納するメモリ、
１０３ＲはＲ信号のＤ／Ａ変換回路、１０３ＢはＢ信号
のＤ／Ａ変換回路、１０３ＧはＧ信号のＤ／Ａ変換回
路、１１２Ｒは出力Ｒ信号ＲＯの出力端子、１１２Ｂは
出力Ｂ信号ＢＯの出力端子、１１２Ｇは出力Ｇ信号ＧＯ
の出力端子である。Ａ／Ｄ変換回路１０１Ｒ，１０１
Ｂ、１０１Ｇ、メモリ１０２Ｒ、１０２Ｂ，１０２Ｇ，
Ｄ／Ａ変換回路１０３Ｒ、１０３Ｂ、１０３ＧはＲＧＢ
共通の書込制御回路１０５、読出制御回路１０６により
制御されている。同期分離回路１０４には、映像信号と
独立した同期入力ＨＩ、ＶＩに加えて、Ｇ信号に多重し
た同期信号に対応するため端子１０７ＧからのＧ入力信
号ＧＩが入力されている。この他の構成は図１の構成と
同様である。 以上のような構成により、ＲＧＢの３系
統の信号からなるカラー映像信号もこれまでの実施例と
同様に処理することができる。
【００６５】これまで示した構成例では、本発明の信号
処理装置は、ディスプレイと独立した構成となってい
た。以下に本発明の信号処理装置をディスプレイに組み
込んだ場合の構成例を図６を用いて説明する。
処理装置は、ディスプレイと独立した構成となってい
た。以下に本発明の信号処理装置をディスプレイに組み
込んだ場合の構成例を図６を用いて説明する。
【００６６】図６において、１は本発明の信号処理装
置、１５は本発明の信号処理装置を組み込んだディスプ
レイ、１８はＣＲＴ、液晶、プラズマディスプレイ等の
表示デバイス、１７は表示デバイス１８に必要な信号に
変換処理する信号処理回路、１６は水平垂直の走査を行
うための同期処理回路である。
置、１５は本発明の信号処理装置を組み込んだディスプ
レイ、１８はＣＲＴ、液晶、プラズマディスプレイ等の
表示デバイス、１７は表示デバイス１８に必要な信号に
変換処理する信号処理回路、１６は水平垂直の走査を行
うための同期処理回路である。
【００６７】本発明による信号処理装置１で処理された
映像信号ＲＯ，ＢＯ、ＧＯは信号処理回路１７で、表示
デバイス１８を動作させるために必要な電圧あるいは電
流に変換される。また信号処理装置１からの水平同期信
号ＨＯ、垂直同期信号ＶＯは同期処理回路１６に入力さ
れ、表示デバイス１８を水平垂直走査させるための処理
を行う。具体的には、ＣＲＴでは水平垂直走査のための
鋸波生成及び偏向コイルのドライブなどであり、液晶や
プラズマディスプレイではＸ−Ｙ座標決定のためのドラ
イバ処理をおこなう。
映像信号ＲＯ，ＢＯ、ＧＯは信号処理回路１７で、表示
デバイス１８を動作させるために必要な電圧あるいは電
流に変換される。また信号処理装置１からの水平同期信
号ＨＯ、垂直同期信号ＶＯは同期処理回路１６に入力さ
れ、表示デバイス１８を水平垂直走査させるための処理
を行う。具体的には、ＣＲＴでは水平垂直走査のための
鋸波生成及び偏向コイルのドライブなどであり、液晶や
プラズマディスプレイではＸ−Ｙ座標決定のためのドラ
イバ処理をおこなう。
【００６８】以上のような構成により、ディスプレイ内
部に信号処理装置を内蔵することで、独立した電源、き
ょう体が不要となり、経済的効果がある。特に本発明の
信号処理装置では表示ディスプレイに１対１で処理を行
うため、ディスプレイに内蔵する事により結線本数の増
加を押さえることができ、高機能な表示装置を実現でき
る。
部に信号処理装置を内蔵することで、独立した電源、き
ょう体が不要となり、経済的効果がある。特に本発明の
信号処理装置では表示ディスプレイに１対１で処理を行
うため、ディスプレイに内蔵する事により結線本数の増
加を押さえることができ、高機能な表示装置を実現でき
る。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１に示す読出制御回路１０６の構成を示すブ
ロック図である。
ロック図である。
【図３】本発明の信号処理回路を複数台用いた場合の構
成を示すブロック図である。
成を示すブロック図である。
【図４】本発明の信号処理回路をマルチスクリーンに適
用した際の説明図である。
用した際の説明図である。
【図５】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図６】本発明の信号処理回路を用いた表示装置の構成
を示すブロック図である。
を示すブロック図である。
１…本発明の信号処理装置 ２…位相周波数比較回路 ３…電圧制御発振回路（ＶＣＯ） ４、５、７…分周回路 ６…メモリ制御回路 ８…ゲンロック用基準信号源 ９、１０…表示用映像信号源 １１、１２、１３、１４…ディスプレイ １５…本発明の信号処理回路を用いた表示装置 １６…同期処理回路 １７…信号処理回路 １８…表示デバイス １０１…Ａ／Ｄ変換回路 １０２…メモリ １０３…Ｄ／Ａ変換回路 １０４…同期分離回路 １０５…書込制御回路 １０６…読出制御回路 １０７…映像信号の入力端子 １０８…水平同期信号の入力端子 １０９…垂直同期信号の入力端子 １１０…基準水平同期信号の入力端子 １１１…基準垂直同期信号の入力端子 １１２…映像信号出力端子 １１３…水平同期信号出力端子 １１４…垂直同期信号出力端子
フロントページの続き (72)発明者 山本 清 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像情報メディア事業部内 (72)発明者 檜原 章 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像情報メディア事業部内
Claims (7)
- 【請求項１】映像信号をディジタルデータに変換しメモ
リで処理する映像信号の処理装置において、 基準水平同期信号を入力する手段と、 基準垂直同期信号を入力する手段と、 上記基準水平同期信号と異なる周波数の出力水平同期信
号を生成する手段と、 上記基準垂直同期信号に位相同期した出力垂直同期信号
を生成する手段と、 を含む構成であることを特徴とする映像信号の処理装
置。 - 【請求項２】請求項１記載の映像信号の処理装置におい
て、基準水平同期信号と異なる周波数の出力水平同期信
号を生成し、基準垂直同期信号に位相同期した出力垂直
同期信号を生成する手段が、 基準水平同期信号から出力ドットクロックを生成する手
段と、 上記出力ドットクロックから分周比Ｄ（Ｄは自然数）で
分周し出力水平同期信号を生成する手段と、 上記出力水平同期信号から分周比Ｌ（Ｌは自然数）で分
周し出力垂直同期信号を生成する手段と、 を含む構成であり、 分周比Ｄと分周比Ｌの積が基準信号源のライン数Ｐ（Ｐ
は自然数）の倍数となることを特徴とする映像信号の処
理装置。 - 【請求項３】請求項１記載の映像信号の処理装置におい
て、基準垂直同期信号に位相同期した出力垂直同期信号
を生成する手段が、 出力水平同期信号を計数する手段と、 基準垂直同期信号に同期して上記計数値を初期化する手
段と、 を含む構成であることを特徴とする映像信号の処理装
置。 - 【請求項４】映像信号をディジタルデータに変換しメモ
リで処理して表示する映像信号の表示装置において、 基準垂直同期信号を入力する手段と、 基準水平同期信号を入力する手段と、 上記基準水平同期信号と異なる周波数で表示デバイスを
水平走査する手段と、 上記基準垂直同期信号に位相同期して表示デバイスを垂
直走査する手段と、 を含む構成であることを特徴とする映像信号の表示装
置。 - 【請求項５】請求項４記載の映像信号の表示装置におい
て、基準水平同期信号と異なる周波数で表示デバイスを
水平走査し、基準垂直同期信号に位相同期して表示デバ
イスを垂直走査する手段が、 基準水平同期信号から出力ドットクロックを生成する手
段と、 上記出力ドットクロックから分周比Ｄ（Ｄは自然数）で
分周し水平同期信号を生成する手段と、 上記出力水平同期信号から分周比Ｌ（Ｌは自然数）で分
周し垂直同期信号を生成する手段と、 を含む構成であり、 分周比Ｄと分周比Ｌの積が基準信号源のライン数Ｐ（Ｐ
は自然数）の倍数となることを特徴とする映像信号の表
示装置。 - 【請求項６】複数の単位表示装置を１次元または２次元
的に隣接して配置した表示装置において、 基準となる水平および垂直の同期信号を生成する手段
と、 単位表示装置が上記同期信号の垂直同期信号に位相同期
して垂直走査する手段と、 を含む構成であることを特徴とする映像信号の表示装
置。 - 【請求項７】請求項６記載の映像信号の表示装置におい
て、単位表示装置が上記同期信号の垂直同期信号に位相
同期して垂直走査する手段が、 基準水平同期信号から出力ドットクロックを生成する手
段と、 上記出力ドットクロックから分周比Ｄ（Ｄは自然数）で
分周し水平同期信号を生成する手段と、 上記出力水平同期信号から分周比Ｌ（Ｌは自然数）で分
周し垂直同期信号を生成する手段と、 を含む構成であり、 分周比Ｄと分周比Ｌの積が基準信号源のライン数Ｐ（Ｐ
は自然数）の倍数となることを特徴とする映像信号の表
示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05131896A JP3344197B2 (ja) | 1996-03-08 | 1996-03-08 | 映像信号の処理装置及びこれを用いた表示装置 |
| US08/805,730 US6107984A (en) | 1996-03-08 | 1997-02-25 | Processor of video signal and display unit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05131896A JP3344197B2 (ja) | 1996-03-08 | 1996-03-08 | 映像信号の処理装置及びこれを用いた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09244611A true JPH09244611A (ja) | 1997-09-19 |
| JP3344197B2 JP3344197B2 (ja) | 2002-11-11 |
Family
ID=12883578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05131896A Expired - Fee Related JP3344197B2 (ja) | 1996-03-08 | 1996-03-08 | 映像信号の処理装置及びこれを用いた表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6107984A (ja) |
| JP (1) | JP3344197B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005222025A (ja) * | 2004-01-07 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 表示パネル制御回路および表示パネル制御方法 |
| WO2013150698A1 (ja) * | 2012-04-03 | 2013-10-10 | パナソニック株式会社 | 映像信号送信装置及び受信装置 |
| JP2016522427A (ja) * | 2013-04-11 | 2016-07-28 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ビデオデータを表示するための装置および方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100286233B1 (ko) * | 1999-04-06 | 2001-03-15 | 임철호 | 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치 |
| US6563482B1 (en) * | 1999-07-21 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100311477B1 (ko) * | 1999-08-21 | 2001-10-18 | 구자홍 | 디지털 티브이(Ｄｉｇｉｔａｌ ＴＶ)의 동기신호 발생장치 |
| US6639583B1 (en) * | 2000-04-06 | 2003-10-28 | Hewlett-Packard Development Company, L.P. | User interface utilizing a computer pointing device with infrared bridge |
| JP3620434B2 (ja) * | 2000-07-26 | 2005-02-16 | 株式会社日立製作所 | 情報処理システム |
| JP3702783B2 (ja) * | 2000-12-14 | 2005-10-05 | 株式会社日立製作所 | ビデオ信号処理装置 |
| US7463256B2 (en) * | 2002-04-18 | 2008-12-09 | Gateway Inc. | Automatic phase adjustment for display |
| MY133318A (en) * | 2002-04-29 | 2007-11-30 | Thomson Licensing Sa | Common on screen display size for multiple display formats |
| US7353284B2 (en) * | 2003-06-13 | 2008-04-01 | Apple Inc. | Synchronized transmission of audio and video data from a computer to a client via an interface |
| US7439936B2 (en) * | 2004-01-07 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Control circuit for displaying the same video simultaneously to two or more panels |
| TWI267058B (en) * | 2004-10-08 | 2006-11-21 | Ind Tech Res Inst | Non-rectangular display device |
| JP2008178075A (ja) * | 2006-12-18 | 2008-07-31 | Sony Corp | 表示制御装置、表示制御方法、及びプログラム |
| KR101319342B1 (ko) * | 2008-11-25 | 2013-10-16 | 엘지디스플레이 주식회사 | 멀티 패널 표시장치 및 그 구동방법 |
| US9760333B2 (en) * | 2009-08-24 | 2017-09-12 | Ati Technologies Ulc | Pixel clocking method and apparatus |
| FR2964235B1 (fr) * | 2010-08-31 | 2013-05-24 | Canon Kk | Procede de synchronisation, systeme et dispositif correspondants |
| JP2013034039A (ja) * | 2011-07-29 | 2013-02-14 | Sony Computer Entertainment Inc | 撮像装置、情報処理装置、情報処理システムおよびフレームデータ出力同期化方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4012592A (en) * | 1975-05-09 | 1977-03-15 | Sanders Associates, Inc. | AC line triggered refreshing of CRT displays |
| US4475124A (en) * | 1982-04-05 | 1984-10-02 | Zenith Electronics Corporation | Synchronizing system for character display |
| US5014128A (en) * | 1989-04-24 | 1991-05-07 | Atronics International Inc. | Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor |
| JPH03207189A (ja) * | 1990-01-09 | 1991-09-10 | Matsushita Electric Ind Co Ltd | 映像信号記録再生装置 |
| US5185603A (en) * | 1990-07-13 | 1993-02-09 | Medin David L | Apparatus for synchronizing computer and video images to be simultaneously displayed on a monitor and method for performing same |
| US5579029A (en) * | 1992-07-31 | 1996-11-26 | Hitachi, Ltd. | Display apparatus having automatic adjusting apparatus |
| JP2956738B2 (ja) * | 1993-04-27 | 1999-10-04 | 株式会社メルコ | 映像表示装置およびコンピュータ |
| JP3123358B2 (ja) * | 1994-09-02 | 2001-01-09 | 株式会社日立製作所 | ディスプレイ装置 |
| US5854615A (en) * | 1996-10-03 | 1998-12-29 | Micron Display Technology, Inc. | Matrix addressable display with delay locked loop controller |
-
1996
- 1996-03-08 JP JP05131896A patent/JP3344197B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-25 US US08/805,730 patent/US6107984A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005222025A (ja) * | 2004-01-07 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 表示パネル制御回路および表示パネル制御方法 |
| WO2013150698A1 (ja) * | 2012-04-03 | 2013-10-10 | パナソニック株式会社 | 映像信号送信装置及び受信装置 |
| JPWO2013150698A1 (ja) * | 2012-04-03 | 2015-12-17 | パナソニックＩｐマネジメント株式会社 | 映像信号送信装置及び受信装置 |
| US9288418B2 (en) | 2012-04-03 | 2016-03-15 | Panasonic Intellectual Property Management Co., Ltd. | Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal |
| JP2016522427A (ja) * | 2013-04-11 | 2016-07-28 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ビデオデータを表示するための装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3344197B2 (ja) | 2002-11-11 |
| US6107984A (en) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09244611A (ja) | 映像信号の処理装置及びこれを用いた表示装置 | |
| US5781241A (en) | Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| US5986635A (en) | Processor for converting pixel number of video signal and display apparatus using the same | |
| US20060077213A1 (en) | Video conversion system and method | |
| JPH08110764A (ja) | 表示制御方法及び装置 | |
| TW511073B (en) | A method and apparatus in a computer system to generate a downscaled video image for display on a television system | |
| KR100662219B1 (ko) | 클록 생성 회로, 화상 표시 장치 및 방법 | |
| JP2001078115A (ja) | デジタル映像機器のためのクロック供給装置 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| US5166801A (en) | Large size display apparatus for high definition television | |
| JPS63181572A (ja) | ス−パ−インポ−ズ装置 | |
| JP2001128089A (ja) | マルチスクリーン用画面合成装置 | |
| JP3373237B2 (ja) | マルチ表示システム、及び画像処理装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JP3223279B2 (ja) | 液晶プロジェクタ | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH07134576A (ja) | 画像拡大装置 | |
| JPH1079906A (ja) | 液晶表示テレビジョンモニタ | |
| JPH05145866A (ja) | 多画面表示装置 | |
| JP2005316145A (ja) | 表示信号処理回路及び液晶表示装置 | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH03219786A (ja) | 高精細テレビジョン信号変換装置 | |
| JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
| JPH09307787A (ja) | 垂直同期回路及びタイミングコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110830 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120830 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130830 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |