JPH05145866A - 多画面表示装置 - Google Patents
多画面表示装置Info
- Publication number
- JPH05145866A JPH05145866A JP3331265A JP33126591A JPH05145866A JP H05145866 A JPH05145866 A JP H05145866A JP 3331265 A JP3331265 A JP 3331265A JP 33126591 A JP33126591 A JP 33126591A JP H05145866 A JPH05145866 A JP H05145866A
- Authority
- JP
- Japan
- Prior art keywords
- video
- video signal
- ntsc
- signal
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 NTSC方式の映像信号，ハイビジョン方式の映
像信号，コンピュータからの映像信号等の種々の方式の
映像信号に対して映像を同一のマルチスクリーンに、画
質の劣化を少なく１台の多画面表示装置にて拡大表示す
る。 【構成】 入力された映像信号の水平同期信号に同期し
て任意の周波数で発振し基準クロックを生成するプログ
ラマブルＰＬＬ３と、この基準クロックでＡ／Ｄ変換さ
れた映像信号をNTSC方式の大きさで記憶する４個の映像
メモリ7a, 7b,7c, 7dと、NTSC方式の走査方式に変換さ
れて読み出された映像信号から所要の拡大率に応じて補
間映像データを作成する４個のプログラマブル２次元補
間フィルタ8a, 8b, 8c, 8dとを備える。
像信号，コンピュータからの映像信号等の種々の方式の
映像信号に対して映像を同一のマルチスクリーンに、画
質の劣化を少なく１台の多画面表示装置にて拡大表示す
る。 【構成】 入力された映像信号の水平同期信号に同期し
て任意の周波数で発振し基準クロックを生成するプログ
ラマブルＰＬＬ３と、この基準クロックでＡ／Ｄ変換さ
れた映像信号をNTSC方式の大きさで記憶する４個の映像
メモリ7a, 7b,7c, 7dと、NTSC方式の走査方式に変換さ
れて読み出された映像信号から所要の拡大率に応じて補
間映像データを作成する４個のプログラマブル２次元補
間フィルタ8a, 8b, 8c, 8dとを備える。
Description
【０００１】
【産業上の利用分野】本発明は、複数台の表示器で構成
されたマルチスクリーンに映像信号に合った映像を表示
する多画面表示装置に関し、特に、NTSC方式の映像信
号, ハイビジョン方式の映像信号またはコンピュータの
映像信号等の種々の方式の映像信号に対して映像を複数
台のNTSC方式の表示器で構成されたマルチスクリーンに
映し出すことができる多画面表示装置に関するものであ
る。
されたマルチスクリーンに映像信号に合った映像を表示
する多画面表示装置に関し、特に、NTSC方式の映像信
号, ハイビジョン方式の映像信号またはコンピュータの
映像信号等の種々の方式の映像信号に対して映像を複数
台のNTSC方式の表示器で構成されたマルチスクリーンに
映し出すことができる多画面表示装置に関するものであ
る。
【０００２】
【従来の技術】従来の多画面表示装置に関しては、特開
平２─243074号公報または特願平２─262510号に示され
るものなどがある。前者の多画面表示装置は、NTSC方式
の映像信号に合った映像をマルチスクリーンに拡大表示
するためのものであり、後者の多画面表示装置は、ハイ
ビジョン方式の映像信号に合った映像をマルチスクリー
ンに拡大表示するためのものである。このように、単一
の方式の映像信号をのみを入力対象しとしており、種々
の方式の映像信号を対象としたものではない。
平２─243074号公報または特願平２─262510号に示され
るものなどがある。前者の多画面表示装置は、NTSC方式
の映像信号に合った映像をマルチスクリーンに拡大表示
するためのものであり、後者の多画面表示装置は、ハイ
ビジョン方式の映像信号に合った映像をマルチスクリー
ンに拡大表示するためのものである。このように、単一
の方式の映像信号をのみを入力対象しとしており、種々
の方式の映像信号を対象としたものではない。
【０００３】また、コンピュータの映像信号に合った映
像は、機種によってその水平周波数，垂直周波数，表示
画素数等が異なっており、従来のNTSC方式またはハイビ
ジョン方式の多画面表示装置では拡大表示することがで
きない。従って、コンピュータの映像信号に合った映像
は、スキャンコンバータを用いてNTSC方式またはハイビ
ジョン方式の映像信号に変換した後、従来の多画面表示
装置で拡大表示している。
像は、機種によってその水平周波数，垂直周波数，表示
画素数等が異なっており、従来のNTSC方式またはハイビ
ジョン方式の多画面表示装置では拡大表示することがで
きない。従って、コンピュータの映像信号に合った映像
は、スキャンコンバータを用いてNTSC方式またはハイビ
ジョン方式の映像信号に変換した後、従来の多画面表示
装置で拡大表示している。
【０００４】図１は、種々の方式の映像信号に対して映
像を同一のマルチスクリーンに混在して表示するシステ
ムの１例を示す。NTSC映像ソース51からのNTSC方式の映
像信号は、NTSC方式専用であるNTSC多画面表示装置52に
入力されて補間処理等が施される。ハイビジョン映像ソ
ース53からのハイビジョン方式の映像信号は、一旦映像
スイッチャ56に入力される。コンピュータ54からの映像
信号は、スキャンコンバータ55によりハイビジョン方式
の映像信号に変換された後、映像スイッチャ56に入力さ
れる。映像スイッチャ56により、一方のハイビジョン方
式の映像信号が選択され、その選択された映像信号が、
ハイビジョン方式専用であるハイビジョン多画面表示装
置57に入力されて補間処理等が施される。映像スイッチ
ャ58にて、両多画面表示装置52, 57から一方の映像信号
が選択され、選択された映像信号に合った映像がマルチ
スクリーン59に表示される。
像を同一のマルチスクリーンに混在して表示するシステ
ムの１例を示す。NTSC映像ソース51からのNTSC方式の映
像信号は、NTSC方式専用であるNTSC多画面表示装置52に
入力されて補間処理等が施される。ハイビジョン映像ソ
ース53からのハイビジョン方式の映像信号は、一旦映像
スイッチャ56に入力される。コンピュータ54からの映像
信号は、スキャンコンバータ55によりハイビジョン方式
の映像信号に変換された後、映像スイッチャ56に入力さ
れる。映像スイッチャ56により、一方のハイビジョン方
式の映像信号が選択され、その選択された映像信号が、
ハイビジョン方式専用であるハイビジョン多画面表示装
置57に入力されて補間処理等が施される。映像スイッチ
ャ58にて、両多画面表示装置52, 57から一方の映像信号
が選択され、選択された映像信号に合った映像がマルチ
スクリーン59に表示される。
【０００５】
【発明が解決しようとする課題】従来の技術では、同一
のマルチスクリーンにNTSC方式の映像信号，ハイビジョ
ン方式の映像信号またはコンピュータの映像信号を混在
して表示するためには図１に示すように、夫々の方式に
対応した多画面表示装置52, 57及びスキャンコンバータ
55等多くの装置が必要であり、非常に高価なシステムと
なっている。また、コンピュータの映像に関しては、一
旦スキャンコンバータ55で映像信号の方式を変換するの
で画質が大きく劣化する要因となっている。
のマルチスクリーンにNTSC方式の映像信号，ハイビジョ
ン方式の映像信号またはコンピュータの映像信号を混在
して表示するためには図１に示すように、夫々の方式に
対応した多画面表示装置52, 57及びスキャンコンバータ
55等多くの装置が必要であり、非常に高価なシステムと
なっている。また、コンピュータの映像に関しては、一
旦スキャンコンバータ55で映像信号の方式を変換するの
で画質が大きく劣化する要因となっている。
【０００６】本発明は斯かる事情に鑑みてなされたもの
であり、NTSC方式の映像信号，ハイビジョン方式の映像
信号またはコンピュータの映像信号に対して映像を、同
一のマルチスクリーンに画質の劣化が少なく表示でき、
しかも安価である多画面表示装置を提供することを目的
とする。
であり、NTSC方式の映像信号，ハイビジョン方式の映像
信号またはコンピュータの映像信号に対して映像を、同
一のマルチスクリーンに画質の劣化が少なく表示でき、
しかも安価である多画面表示装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明に係る多画面表示
装置は、入力されたアナログの映像信号に該当する映像
をＮ個のNTSC方式の表示器で構成されたマルチスクリー
ンに拡大表示する多画面表示装置において、入力された
映像信号の水平同期信号に同期して任意の周波数で発振
し基準クロックを生成する基準クロック生成手段と、前
記映像信号をこの基準クロックでＡ／Ｄ変換するＡ／Ｄ
変換手段と、Ａ／Ｄ変換された映像信号をNTSC方式に基
づいて記憶するＮ個の映像メモリと、該映像メモリに記
憶された映像信号をNTSC方式の走査形式に従って読み出
すべく前記映像メモリを制御するメモリ制御手段と、NT
SC方式に走査変換された映像信号から拡大率に応じて補
間映像データを作成するＮ個の補間手段と、補間された
映像信号をＤ／Ａ変換するＮ個のＤ／Ａ変換手段とを備
え、Ｄ／Ａ変換された映像信号に該当する映像を前記マ
ルチスクリーンに拡大表示することを特徴とする。
装置は、入力されたアナログの映像信号に該当する映像
をＮ個のNTSC方式の表示器で構成されたマルチスクリー
ンに拡大表示する多画面表示装置において、入力された
映像信号の水平同期信号に同期して任意の周波数で発振
し基準クロックを生成する基準クロック生成手段と、前
記映像信号をこの基準クロックでＡ／Ｄ変換するＡ／Ｄ
変換手段と、Ａ／Ｄ変換された映像信号をNTSC方式に基
づいて記憶するＮ個の映像メモリと、該映像メモリに記
憶された映像信号をNTSC方式の走査形式に従って読み出
すべく前記映像メモリを制御するメモリ制御手段と、NT
SC方式に走査変換された映像信号から拡大率に応じて補
間映像データを作成するＮ個の補間手段と、補間された
映像信号をＤ／Ａ変換するＮ個のＤ／Ａ変換手段とを備
え、Ｄ／Ａ変換された映像信号に該当する映像を前記マ
ルチスクリーンに拡大表示することを特徴とする。
【０００８】
【作用】本発明の多画面表示装置では、入力された映像
信号の同期信号に同期して生成した基準クロックによ
り、入力されたアナログの映像信号をディジタル化し、
ディジタル化された映像信号の走査方式をNTSC方式の走
査方式に変換し、走査方式変換後の映像信号から所要の
拡大率に応じて補間映像データを作成し、補間後の映像
信号をアナログ化してマルチスクリーンの各表示器に出
力する。
信号の同期信号に同期して生成した基準クロックによ
り、入力されたアナログの映像信号をディジタル化し、
ディジタル化された映像信号の走査方式をNTSC方式の走
査方式に変換し、走査方式変換後の映像信号から所要の
拡大率に応じて補間映像データを作成し、補間後の映像
信号をアナログ化してマルチスクリーンの各表示器に出
力する。
【０００９】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。図２は本発明に係る多画面表示
装置の一実施例の基本構成を示すブロック図でである。
ここでは、説明を容易にするために、Ｎ＝４つまり４台
のNTSC方式の表示器にて構成されたマルチスクリーンに
映像を拡大表示する場合について考える。
いて具体的に説明する。図２は本発明に係る多画面表示
装置の一実施例の基本構成を示すブロック図でである。
ここでは、説明を容易にするために、Ｎ＝４つまり４台
のNTSC方式の表示器にて構成されたマルチスクリーンに
映像を拡大表示する場合について考える。
【００１０】図２において１は入力されたアナログの映
像信号をディジタル信号に変換するＡ／Ｄ変換器であ
り、Ａ／Ｄ変換器１は変換後の映像信号をNTSC方式の大
きさを持った４個の映像メモリ7a, 7b, 7c, 7dへ出力す
る。各映像メモリ7a, 7b, 7c,7dは、入力された映像信
号の内そのメモリが表示すべき矩形の領域をNTSC方式の
大きさで記憶する。また、２は入力された映像信号より
同期信号を分離する同期分離回路であり、同期分離回路
２は分離した同期信号をプログラマブルＰＬＬ３へ出力
する。プログラマブルＰＬＬ３は、入力された映像信号
の種類に応じて適当な周波数の基準クロックを生成し、
各映像メモリ7a, 7b, 7c, 7dへの書き込みタイミングを
制御する書き込み制御回路5a, 5b, 5c, 5dへ生成した基
準クロックを出力する。そして、この基準クロックに従
ってＡ／Ｄ変換器１にて入力された映像信号がＡ／Ｄ変
換され、ディジタル化された映像信号は映像メモリ7a,
7b,7c, 7dに入力される。
像信号をディジタル信号に変換するＡ／Ｄ変換器であ
り、Ａ／Ｄ変換器１は変換後の映像信号をNTSC方式の大
きさを持った４個の映像メモリ7a, 7b, 7c, 7dへ出力す
る。各映像メモリ7a, 7b, 7c,7dは、入力された映像信
号の内そのメモリが表示すべき矩形の領域をNTSC方式の
大きさで記憶する。また、２は入力された映像信号より
同期信号を分離する同期分離回路であり、同期分離回路
２は分離した同期信号をプログラマブルＰＬＬ３へ出力
する。プログラマブルＰＬＬ３は、入力された映像信号
の種類に応じて適当な周波数の基準クロックを生成し、
各映像メモリ7a, 7b, 7c, 7dへの書き込みタイミングを
制御する書き込み制御回路5a, 5b, 5c, 5dへ生成した基
準クロックを出力する。そして、この基準クロックに従
ってＡ／Ｄ変換器１にて入力された映像信号がＡ／Ｄ変
換され、ディジタル化された映像信号は映像メモリ7a,
7b,7c, 7dに入力される。
【００１１】また４は、NTSCの基準クロックを発生する
NTSCクロック発生回路であり、NTSCクロック発生回路４
は、通常８Fsc 若しくは４Fsc (Fscはサブキャリア周波
数)の基準クロックを発生し、各映像メモリ7a, 7b, 7c,
7dからの読み出しタイミングを制御する読み出し制御
回路6a, 6b, 6c, 6dへ発生した基準クロックを出力す
る。そして、この基準クロックに従って、各映像メモリ
7a, 7b, 7c, 7dから各プログラマブル２次元補間フィル
タ8a, 8b, 8c, 8dに映像信号が読み出される。
NTSCクロック発生回路であり、NTSCクロック発生回路４
は、通常８Fsc 若しくは４Fsc (Fscはサブキャリア周波
数)の基準クロックを発生し、各映像メモリ7a, 7b, 7c,
7dからの読み出しタイミングを制御する読み出し制御
回路6a, 6b, 6c, 6dへ発生した基準クロックを出力す
る。そして、この基準クロックに従って、各映像メモリ
7a, 7b, 7c, 7dから各プログラマブル２次元補間フィル
タ8a, 8b, 8c, 8dに映像信号が読み出される。
【００１２】プログラマブル２次元補間フィルタ8a, 8
b, 8c, 8dは、所要の拡大率に応じて補間映像データを
作成し、その補間映像データを映像処理回路9a, 9b, 9
c, 9dへ出力する。映像処理回路9a, 9b, 9c, 9dは、ブ
ランキングの付加などの処理を施し、処理後の映像信号
を各Ｄ／Ａ変換器10a,10b,10c,10d へ出力する。Ｄ／Ａ
変換器10a,10b,10c,10d は、入力される映像信号をアナ
ログ化して、４個のNTSC方式の表示器13a,13b,13c,13d
から構成されたマルチスクリーン13へ出力する。マルチ
スクリーン13は入力された映像信号に合った映像を表示
する。
b, 8c, 8dは、所要の拡大率に応じて補間映像データを
作成し、その補間映像データを映像処理回路9a, 9b, 9
c, 9dへ出力する。映像処理回路9a, 9b, 9c, 9dは、ブ
ランキングの付加などの処理を施し、処理後の映像信号
を各Ｄ／Ａ変換器10a,10b,10c,10d へ出力する。Ｄ／Ａ
変換器10a,10b,10c,10d は、入力される映像信号をアナ
ログ化して、４個のNTSC方式の表示器13a,13b,13c,13d
から構成されたマルチスクリーン13へ出力する。マルチ
スクリーン13は入力された映像信号に合った映像を表示
する。
【００１３】なお、図２において11はプログラマブルＰ
ＬＬ３及びプログラマブル２次元補間フィルタ8a, 8b,
8c, 8dを制御するためのＣＰＵであり、ＣＰＵ11には、
それらに設定すべき値を入力するためのキーボード或い
は通信回線等の入力手段12が接続されている。図３にプ
ログラマブルＰＬＬ３の構成例を示す。図３に示すよう
にプログラマブルＰＬＬ３は、入力された水平同期信号
と基準クロックを分周して作られた信号との位相を比較
する位相比較器31と、位相比較器31の出力を積分するロ
ーパスフィルタ32と、複数の電圧制御発振器（ＶＣＯ）
33a,33b,33c,33d と、各ＶＣＯ33a,33b,33c,33d で発生
した基準クロックを分周するプログラマブル分周器34と
にて構成される。ここで、プログラマブル分周器34の分
周率を入力される映像信号に合わせて適当に設定するこ
とによって、その映像信号に同期した任意の周波数の基
準クロックを作成することが出来る。
ＬＬ３及びプログラマブル２次元補間フィルタ8a, 8b,
8c, 8dを制御するためのＣＰＵであり、ＣＰＵ11には、
それらに設定すべき値を入力するためのキーボード或い
は通信回線等の入力手段12が接続されている。図３にプ
ログラマブルＰＬＬ３の構成例を示す。図３に示すよう
にプログラマブルＰＬＬ３は、入力された水平同期信号
と基準クロックを分周して作られた信号との位相を比較
する位相比較器31と、位相比較器31の出力を積分するロ
ーパスフィルタ32と、複数の電圧制御発振器（ＶＣＯ）
33a,33b,33c,33d と、各ＶＣＯ33a,33b,33c,33d で発生
した基準クロックを分周するプログラマブル分周器34と
にて構成される。ここで、プログラマブル分周器34の分
周率を入力される映像信号に合わせて適当に設定するこ
とによって、その映像信号に同期した任意の周波数の基
準クロックを作成することが出来る。
【００１４】なお、複数個（本実施例では４個）のＶＣ
Ｏを設けている理由は、発生される基準クロックの範囲
が数MHz 〜百数十MHz の広範囲に渡っており、１個のＶ
ＣＯでは全範囲をカバーすることが困難であるからであ
る。従って、発信する周波数に従って複数個のＶＣＯを
適時切り換える。図４に各プログラマブル２次元補間フ
ィルタ8a, 8b, 8c, 8dのうちの垂直フィルタの構成例を
示す。なお、水平フィルタについてはほぼ同様の構成と
なるのでその説明を省略する。補間フィルタとしては、
直線補間フィルタ等多くの種類が考えられるがここでは
３次補間フィルタについて簡単に説明する。
Ｏを設けている理由は、発生される基準クロックの範囲
が数MHz 〜百数十MHz の広範囲に渡っており、１個のＶ
ＣＯでは全範囲をカバーすることが困難であるからであ
る。従って、発信する周波数に従って複数個のＶＣＯを
適時切り換える。図４に各プログラマブル２次元補間フ
ィルタ8a, 8b, 8c, 8dのうちの垂直フィルタの構成例を
示す。なお、水平フィルタについてはほぼ同様の構成と
なるのでその説明を省略する。補間フィルタとしては、
直線補間フィルタ等多くの種類が考えられるがここでは
３次補間フィルタについて簡単に説明する。
【００１５】図４において、入力される映像信号に対し
て夫々１走査線分の遅延を与えるラインメモリ81a,81b,
81c がこの順に直列に配設されている。また７はそのカ
ウント値により乗算係数を選択するラインカウンタであ
り、拡大率に応じてその周期が変化する。例えば２本の
走査線から３本の走査線を作るような 1.5倍の拡大率の
場合、このラインカウンタ７は３進カウンターとして動
作し、５本から７本を作るような 1.4倍の場合は７進カ
ウンターとして動作する。つまり、Ａ本からＢ本を作る
場合はＢ進カウンターとして動作する。ラインカウンタ
７は選択した乗算係数の情報を、乗算係数を保持する係
数ＲＡＭ83a,83b,83c,83d へ与える。各係数ＲＡＭ83a,
83b,83c,83d の内容は拡大率により書き換えられる。ラ
インメモリ81a に入力される映像信号と係数ＲＡＭ83a
からの係数とが乗算器84a に与えられ、映像データと係
数とが乗算される。また、同様に、ラインメモリ81a か
ら出力される映像信号と係数ＲＡＭ83b からの係数とが
乗算器84b に与えられ、ラインメモリ81b から出力され
る映像信号と係数ＲＡＭ83c からの係数とが乗算器84c
に与えられ、ラインメモリ81c から出力される映像信号
と係数ＲＡＭ83d からの係数とが乗算器84d に与えら
れ、各乗算器84b,84c,84d において映像データと係数と
が乗算される。各乗算器84a,84b,84c,84d の出力、つま
り夫々に係数がかけられた４ライン分の映像信号が加算
器85a, 85b, 86によって加算され、補間映像データが作
成される。なお、各映像メモリ7a, 7b,7c, 7dから同一
ラインの映像信号が読み出されているときは、各ライン
メモリ81a,81b,81c は更新されないように制御されてい
る。
て夫々１走査線分の遅延を与えるラインメモリ81a,81b,
81c がこの順に直列に配設されている。また７はそのカ
ウント値により乗算係数を選択するラインカウンタであ
り、拡大率に応じてその周期が変化する。例えば２本の
走査線から３本の走査線を作るような 1.5倍の拡大率の
場合、このラインカウンタ７は３進カウンターとして動
作し、５本から７本を作るような 1.4倍の場合は７進カ
ウンターとして動作する。つまり、Ａ本からＢ本を作る
場合はＢ進カウンターとして動作する。ラインカウンタ
７は選択した乗算係数の情報を、乗算係数を保持する係
数ＲＡＭ83a,83b,83c,83d へ与える。各係数ＲＡＭ83a,
83b,83c,83d の内容は拡大率により書き換えられる。ラ
インメモリ81a に入力される映像信号と係数ＲＡＭ83a
からの係数とが乗算器84a に与えられ、映像データと係
数とが乗算される。また、同様に、ラインメモリ81a か
ら出力される映像信号と係数ＲＡＭ83b からの係数とが
乗算器84b に与えられ、ラインメモリ81b から出力され
る映像信号と係数ＲＡＭ83c からの係数とが乗算器84c
に与えられ、ラインメモリ81c から出力される映像信号
と係数ＲＡＭ83d からの係数とが乗算器84d に与えら
れ、各乗算器84b,84c,84d において映像データと係数と
が乗算される。各乗算器84a,84b,84c,84d の出力、つま
り夫々に係数がかけられた４ライン分の映像信号が加算
器85a, 85b, 86によって加算され、補間映像データが作
成される。なお、各映像メモリ7a, 7b,7c, 7dから同一
ラインの映像信号が読み出されているときは、各ライン
メモリ81a,81b,81c は更新されないように制御されてい
る。
【００１６】以上のように、各プログラマブル２次元補
間フィルタ8a,8b, 8c, 8dは、前後４ラインの映像信号
から補間映像データを作成することになり、またライン
カウンタの周期と係数ＲＡＭの内容を変えれば様々な拡
大率に対応できることになる。水平方向の補間フィルタ
も同様の構成で作成することができるが、水平方向の場
合は読み出しクロックの周期を変えて拡大率を変化させ
ることも可能である。
間フィルタ8a,8b, 8c, 8dは、前後４ラインの映像信号
から補間映像データを作成することになり、またライン
カウンタの周期と係数ＲＡＭの内容を変えれば様々な拡
大率に対応できることになる。水平方向の補間フィルタ
も同様の構成で作成することができるが、水平方向の場
合は読み出しクロックの周期を変えて拡大率を変化させ
ることも可能である。
【００１７】次に、動作について説明する。同期分離回
路２により、入力された映像信号から同期分離された同
期信号はプログラマブルＰＬＬ３に入力され、そこで入
力された映像信号の種類に応じて適当な周波数の基準ク
ロックが生成される。この基準クロックに従って、Ａ／
Ｄ変換器１でＡ／Ｄ変換された映像信号は、書き込み制
御回路5a, 5b, 5c, 5dの制御動作によって映像メモリ7
a, 7b, 7c, 7dに入力される。
路２により、入力された映像信号から同期分離された同
期信号はプログラマブルＰＬＬ３に入力され、そこで入
力された映像信号の種類に応じて適当な周波数の基準ク
ロックが生成される。この基準クロックに従って、Ａ／
Ｄ変換器１でＡ／Ｄ変換された映像信号は、書き込み制
御回路5a, 5b, 5c, 5dの制御動作によって映像メモリ7
a, 7b, 7c, 7dに入力される。
【００１８】各映像メモリ7a, 7b, 7c, 7dからの読み出
しはNTSC方式の同期によって行わなければならない。こ
のため、NTSCクロック発生回路４にて作成されたNTSCの
基準クロックに従って、読み出し制御回路6a, 6b, 6c,
6dの制御動作によって、映像メモリ7a, 7b, 7c, 7dから
予め夫々独立に設定された水平拡大率及び垂直拡大率に
応じて映像信号が、プログラマブル２次元補間フィルタ
8a, 8b, 8c, 8dに読み出される。なお、このNTSCの基準
クロックを、外部から供給されるNTSC方式の同期信号に
同期して作成してもよい。ここで、入力される映像信号
の水平画素数及び走査線数はNTSC方式の整数倍とは限ら
ないので水平拡大率及び垂直拡大率は整数倍ではなく、
ある程度任意に設定できる必要がある。
しはNTSC方式の同期によって行わなければならない。こ
のため、NTSCクロック発生回路４にて作成されたNTSCの
基準クロックに従って、読み出し制御回路6a, 6b, 6c,
6dの制御動作によって、映像メモリ7a, 7b, 7c, 7dから
予め夫々独立に設定された水平拡大率及び垂直拡大率に
応じて映像信号が、プログラマブル２次元補間フィルタ
8a, 8b, 8c, 8dに読み出される。なお、このNTSCの基準
クロックを、外部から供給されるNTSC方式の同期信号に
同期して作成してもよい。ここで、入力される映像信号
の水平画素数及び走査線数はNTSC方式の整数倍とは限ら
ないので水平拡大率及び垂直拡大率は整数倍ではなく、
ある程度任意に設定できる必要がある。
【００１９】以上のように、映像メモリ7a, 7b, 7c, 7d
の書き込み及び読み出しを制御することによって、入力
された映像信号は、NTSC方式の水平周波数及び垂直周波
数に走査変換される。映像メモリ7a, 7b, 7c, 7dから読
み出された映像信号は、拡大率に合わせて同一の映像デ
ータが複数回繰り返されたりまたは０データが挿入され
たりしているので、そのままでは正常に表示できず、補
間データを作成する必要がある。そこで、プログラマブ
ル２次元補間フィルタ8a, 8b, 8c, 8dにおいて、供給さ
れた映像信号から夫々独立に設定された水平拡大率及び
垂直拡大率に従って補間映像データが作成される。
の書き込み及び読み出しを制御することによって、入力
された映像信号は、NTSC方式の水平周波数及び垂直周波
数に走査変換される。映像メモリ7a, 7b, 7c, 7dから読
み出された映像信号は、拡大率に合わせて同一の映像デ
ータが複数回繰り返されたりまたは０データが挿入され
たりしているので、そのままでは正常に表示できず、補
間データを作成する必要がある。そこで、プログラマブ
ル２次元補間フィルタ8a, 8b, 8c, 8dにおいて、供給さ
れた映像信号から夫々独立に設定された水平拡大率及び
垂直拡大率に従って補間映像データが作成される。
【００２０】このようにして作成されたNTSC方式の映像
信号は、映像処理回路9a, 9b, 9c,9dでブランキングの
付加などの処理を受けた後、Ｄ／Ａ変換器10a,10b,10c,
10dでＤ／Ａ変換され、マルチスクリーン13上に映像信
号に該当する映像が表示される。ところで多画面表示装
置の場合、複数の表示器が存在するので異なった映像を
同時にマルチスクリーンに表示する必要が発生する場合
がある。その場合の構成を図５に示す。図５に示すよう
に、各映像（本実施例では３種類）に合わせて、３個の
Ａ／Ｄ変換器1A, 1B, 1Cと同期分離回路2A, 2B, 2Cとプ
ログラマブルＰＬＬ3A, 3B, 3Cとを設け、これらと各映
像メモリ7a, 7b, 7c, 7dとの間に映像メモリ毎に入力を
選択するスイッチ回路14を挿入する。このような構成を
採ることにより複数の映像を同時にマルチスクリーン13
に表示することが可能となる。
信号は、映像処理回路9a, 9b, 9c,9dでブランキングの
付加などの処理を受けた後、Ｄ／Ａ変換器10a,10b,10c,
10dでＤ／Ａ変換され、マルチスクリーン13上に映像信
号に該当する映像が表示される。ところで多画面表示装
置の場合、複数の表示器が存在するので異なった映像を
同時にマルチスクリーンに表示する必要が発生する場合
がある。その場合の構成を図５に示す。図５に示すよう
に、各映像（本実施例では３種類）に合わせて、３個の
Ａ／Ｄ変換器1A, 1B, 1Cと同期分離回路2A, 2B, 2Cとプ
ログラマブルＰＬＬ3A, 3B, 3Cとを設け、これらと各映
像メモリ7a, 7b, 7c, 7dとの間に映像メモリ毎に入力を
選択するスイッチ回路14を挿入する。このような構成を
採ることにより複数の映像を同時にマルチスクリーン13
に表示することが可能となる。
【００２１】また、本発明の多画面表示装置において、
NTSC方式より表示画素数が多い映像信号に合った映像を
１台のNTSCの表示器に表示する場合には、映像を縮小す
る必要がある。この映像の縮小を単なる走査線或いは画
素の間引きで処理することも可能であるが、その場合、
間引かれた部分の映像情報が全く欠落してしまうので画
質の劣化が大きくなってしまう。また、映像メモリの後
段に配置された２次元補間フィルタで縮小することも可
能であるが、その場合は映像メモリに予めNTSC方式の表
示領域より大きな表示領域の部分を記憶する必要が発生
し、映像メモリの記憶容量を増大させる必要がある。
NTSC方式より表示画素数が多い映像信号に合った映像を
１台のNTSCの表示器に表示する場合には、映像を縮小す
る必要がある。この映像の縮小を単なる走査線或いは画
素の間引きで処理することも可能であるが、その場合、
間引かれた部分の映像情報が全く欠落してしまうので画
質の劣化が大きくなってしまう。また、映像メモリの後
段に配置された２次元補間フィルタで縮小することも可
能であるが、その場合は映像メモリに予めNTSC方式の表
示領域より大きな表示領域の部分を記憶する必要が発生
し、映像メモリの記憶容量を増大させる必要がある。
【００２２】従って、映像メモリの前段に縮小用の２次
元フィルタを配置すればよい。その垂直縮小フィルタの
構成例を図６に示す。垂直縮小フィルタは、夫々Ｋ，１
−Ｋの係数を有する乗算器１，４と、乗算器１，４の出
力を加算する加算器２と、映像信号を１ライン分遅延さ
せるラインメモリ３とを備える。このフィルタの縮小率
は、１／２ないし１／３等で固定とし、細かな縮小率の
設定は映像メモリの後段に配置された拡大用のフィルタ
との組み合わせで行なうことができる。
元フィルタを配置すればよい。その垂直縮小フィルタの
構成例を図６に示す。垂直縮小フィルタは、夫々Ｋ，１
−Ｋの係数を有する乗算器１，４と、乗算器１，４の出
力を加算する加算器２と、映像信号を１ライン分遅延さ
せるラインメモリ３とを備える。このフィルタの縮小率
は、１／２ないし１／３等で固定とし、細かな縮小率の
設定は映像メモリの後段に配置された拡大用のフィルタ
との組み合わせで行なうことができる。
【００２３】ここで、例えば１／２縮小の場合、図７に
示すように１ライン毎に係数Ｋ及び１−Ｋの値を変化さ
せると１ラインおきに２ラインを平均化した出力を取り
出すことができ、この出力を映像メモリに書き込みこと
によって映像情報を失うことなく１／２の縮小を実現で
きる。また、Ｋを１，１／２，１／２あるいは１，２／
３，１／４と変化させれば１／３の縮小を実現できる。
なお、１／２，１／４等の乗算はビットシフトにより乗
算器を使わなくても簡単に実現できる。以上の動作と同
様に水平方向も縮小可能である。
示すように１ライン毎に係数Ｋ及び１−Ｋの値を変化さ
せると１ラインおきに２ラインを平均化した出力を取り
出すことができ、この出力を映像メモリに書き込みこと
によって映像情報を失うことなく１／２の縮小を実現で
きる。また、Ｋを１，１／２，１／２あるいは１，２／
３，１／４と変化させれば１／３の縮小を実現できる。
なお、１／２，１／４等の乗算はビットシフトにより乗
算器を使わなくても簡単に実現できる。以上の動作と同
様に水平方向も縮小可能である。
【００２４】なお、入力される映像信号が飛び越し走査
により得られた場合、特開平２─243074号公報でも指摘
されているような走査線逆転現象が発生することは、本
発明の多画面表示装置でも同様である。従って、この場
合もＡ／Ｄ変換された映像信号をまず動き適応的に順次
走査に変換した後、時間軸変換，拡大処理等を行う構成
とすれば走査線逆転現象を防止することができる。この
ような処理の詳細は、特開平２─243074号公報と同じで
あるので省略する。
により得られた場合、特開平２─243074号公報でも指摘
されているような走査線逆転現象が発生することは、本
発明の多画面表示装置でも同様である。従って、この場
合もＡ／Ｄ変換された映像信号をまず動き適応的に順次
走査に変換した後、時間軸変換，拡大処理等を行う構成
とすれば走査線逆転現象を防止することができる。この
ような処理の詳細は、特開平２─243074号公報と同じで
あるので省略する。
【００２５】
【発明の効果】以上のように、本発明の多画面表示装置
では、入力された映像信号の同期信号に同期して生成し
た基準クロックにより、入力されたアナログの映像信号
をディジタル化し、ディジタル化された映像信号の走査
方式をNTSC方式の走査方式に変換し、走査方式変換後の
映像信号から所要の拡大率に応じて補間映像データを作
成し、補間された映像信号をアナログ化してマルチスク
リーンに表示するので、NTSC方式の映像信号，ハイビジ
ョン方式の映像信号に合った映像ばかりでなくコンピュ
ータ等の種々の方式の映像信号に合った映像も同一のマ
ルチスクリーンに、画質の劣化を最小限にとどめながら
１台の装置で拡大表示することができる。
では、入力された映像信号の同期信号に同期して生成し
た基準クロックにより、入力されたアナログの映像信号
をディジタル化し、ディジタル化された映像信号の走査
方式をNTSC方式の走査方式に変換し、走査方式変換後の
映像信号から所要の拡大率に応じて補間映像データを作
成し、補間された映像信号をアナログ化してマルチスク
リーンに表示するので、NTSC方式の映像信号，ハイビジ
ョン方式の映像信号に合った映像ばかりでなくコンピュ
ータ等の種々の方式の映像信号に合った映像も同一のマ
ルチスクリーンに、画質の劣化を最小限にとどめながら
１台の装置で拡大表示することができる。
【図１】種々の方式の映像信号に対して映像を同一のマ
ルチスクリーンに混在して表示する従来のシステムの構
成を示すブロック図である。
ルチスクリーンに混在して表示する従来のシステムの構
成を示すブロック図である。
【図２】本発明の多画面表示装置の基本構成を示すブロ
ック図である。
ック図である。
【図３】図２におけるプログラマブルＰＬＬの内部構成
を示すブロック図である。
を示すブロック図である。
【図４】図２におけるプログラマブル２次元補間フィル
タの内部構成を示すブロック図である。
タの内部構成を示すブロック図である。
【図５】複数の映像を同時表示する場合の本発明の実施
例の構成を示すブロック図である。
例の構成を示すブロック図である。
【図６】縮小用の２次元フィルタの内部構成を示すブロ
ック図である。
ック図である。
【図７】図６に示すフィルタの係数の変化と出力の変化
とを示す図である。
とを示す図である。
１，1A, 1B, 1C Ａ／Ｄ変換器 ２，2A, 2B, 2C 同期分離回路 ３，3A, 3B, 3C プログラマブルＰＬＬ ４ NTSCクロック発生回路 5a, 5b, 5c, 5d 書き込み制御回路 6a, 6b, 6c, 6d 読み出し制御回路 7a, 7b, 7c, 7d 映像メモリ 8a, 8b, 8c, 8d プログラマブル２次元補間フィルタ 10a,10b,10c,10d Ｄ／Ａ変換器 13 マルチスクリーン 13a,13b,13c,13d 表示器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤瀬 幸雄 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内
Claims (1)
- 【請求項１】 入力されたアナログの映像信号に該当す
る映像をＮ個のNTSC方式の表示器で構成されたマルチス
クリーンに拡大表示する多画面表示装置において、入力
された映像信号の水平同期信号に同期して任意の周波数
で発振し基準クロックを生成する基準クロック生成手段
と、前記映像信号をこの基準クロックでＡ／Ｄ変換する
Ａ／Ｄ変換手段と、Ａ／Ｄ変換された映像信号をNTSC方
式に基づいて記憶するＮ個の映像メモリと、該映像メモ
リに記憶された映像信号をNTSC方式の走査形式に従って
読み出すべく前記映像メモリを制御するメモリ制御手段
と、NTSC方式に走査変換された映像信号から拡大率に応
じて補間映像データを作成するＮ個の補間手段と、補間
された映像信号をＤ／Ａ変換するＮ個のＤ／Ａ変換手段
とを備え、Ｄ／Ａ変換された映像信号に該当する映像を
前記マルチスクリーンに拡大表示すべくなしてあること
を特徴とする多画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331265A JP2944284B2 (ja) | 1991-11-19 | 1991-11-19 | 多画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331265A JP2944284B2 (ja) | 1991-11-19 | 1991-11-19 | 多画面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145866A true JPH05145866A (ja) | 1993-06-11 |
| JP2944284B2 JP2944284B2 (ja) | 1999-08-30 |
Family
ID=18241758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331265A Expired - Fee Related JP2944284B2 (ja) | 1991-11-19 | 1991-11-19 | 多画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944284B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162829A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 画像伝送方式 |
| KR100476571B1 (ko) * | 2002-04-02 | 2005-03-17 | (주)엘포트 | 엘씨디 전광판 |
| US6900844B2 (en) | 2000-03-28 | 2005-05-31 | Nec Corporation | Display control method for video display system and video display system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101482A (en) * | 1980-12-17 | 1982-06-24 | Toshiba Corp | Multi-television device |
| JPS57118480A (en) * | 1981-01-14 | 1982-07-23 | Matsushita Electric Ind Co Ltd | Multi-screen display device with enlargement of image |
| JPH0213076A (ja) * | 1988-06-29 | 1990-01-17 | Pioneer Electron Corp | テレビジョン信号受信装置 |
| JPH02243074A (ja) * | 1989-03-15 | 1990-09-27 | Sanyo Electric Co Ltd | 多画面表示装置 |
| JPH04138784A (ja) * | 1990-09-28 | 1992-05-13 | Sanyo Electric Co Ltd | 多画面表示装置 |
-
1991
- 1991-11-19 JP JP3331265A patent/JP2944284B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101482A (en) * | 1980-12-17 | 1982-06-24 | Toshiba Corp | Multi-television device |
| JPS57118480A (en) * | 1981-01-14 | 1982-07-23 | Matsushita Electric Ind Co Ltd | Multi-screen display device with enlargement of image |
| JPH0213076A (ja) * | 1988-06-29 | 1990-01-17 | Pioneer Electron Corp | テレビジョン信号受信装置 |
| JPH02243074A (ja) * | 1989-03-15 | 1990-09-27 | Sanyo Electric Co Ltd | 多画面表示装置 |
| JPH04138784A (ja) * | 1990-09-28 | 1992-05-13 | Sanyo Electric Co Ltd | 多画面表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162829A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 画像伝送方式 |
| US6900844B2 (en) | 2000-03-28 | 2005-05-31 | Nec Corporation | Display control method for video display system and video display system |
| KR100476571B1 (ko) * | 2002-04-02 | 2005-03-17 | (주)엘포트 | 엘씨디 전광판 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944284B2 (ja) | 1999-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100712784B1 (ko) | 영상 신호 변환 방법 | |
| JP3228420B2 (ja) | 非対称画面圧縮 | |
| US5243421A (en) | Signal processor for a wide televison receiver | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| JP2502829B2 (ja) | 画像表示装置 | |
| US5953075A (en) | Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals | |
| US6404458B1 (en) | Apparatus for converting screen aspect ratio | |
| JPS6184183A (ja) | 順次走査ビデオ・プロセツサ | |
| CA2148033C (en) | Time-base conversion system | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| US5896178A (en) | Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines | |
| JP2001218128A (ja) | マルチ画面合成装置 | |
| JP3185973B2 (ja) | 特殊効果波形発生装置 | |
| JPH0759055A (ja) | 映像信号方式変換装置 | |
| KR950006762B1 (ko) | 텔레비젼 수상기의 화면 종횡비 변환 시스템 | |
| JP3290677B2 (ja) | 多画面テレビジョン受像機 | |
| US6054977A (en) | Scanning converter for video display | |
| JP3562050B2 (ja) | 映像処理方法およびコンピュータシステム | |
| JPH09204168A (ja) | アナログ・ビデオ信号から二次イメージのピクセル・データを得る方法及び二次イメージ・データ変換器 | |
| JP3186097B2 (ja) | 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 | |
| JP3353396B2 (ja) | Ｍｕｓｅ−ｎｔｓｃダウンコンバータ | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH0759004A (ja) | 多画面表示装置 | |
| JPH01235483A (ja) | 画像拡大処理回路 | |
| JPH06276493A (ja) | テレビジョン信号受信変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |