KR950006762B1 - 텔레비젼 수상기의 화면 종횡비 변환 시스템 - Google Patents

텔레비젼 수상기의 화면 종횡비 변환 시스템 Download PDF

Info

Publication number
KR950006762B1
KR950006762B1 KR1019920026686A KR920026686A KR950006762B1 KR 950006762 B1 KR950006762 B1 KR 950006762B1 KR 1019920026686 A KR1019920026686 A KR 1019920026686A KR 920026686 A KR920026686 A KR 920026686A KR 950006762 B1 KR950006762 B1 KR 950006762B1
Authority
KR
South Korea
Prior art keywords
signal
output
zoom mode
signals
line
Prior art date
Application number
KR1019920026686A
Other languages
English (en)
Other versions
KR940017843A (ko
Inventor
김세중
Original Assignee
엘지전자주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자주식회사, 이헌조 filed Critical 엘지전자주식회사
Priority to KR1019920026686A priority Critical patent/KR950006762B1/ko
Publication of KR940017843A publication Critical patent/KR940017843A/ko
Application granted granted Critical
Publication of KR950006762B1 publication Critical patent/KR950006762B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

텔레비젼 수상기의 화면 종횡비 변환 시스템
제1도는 및 2도는 화면의 종횡비가 4 : 3인 신호를 16 : 9로 디스플레이하는 것을 보인 설명도.
제3도는 본 발명 텔레비젼 수상기의 화면 종횡비 변환 블록도.
제4도는 내지 제7a도 및 b도는 5 : 4, 6 : 5,…,8 : 7줌신호의 생성 설명도.
제8a도 및 b도는 제4도를 하드웨어로 구성하는 원리를 보인 설명도.
제9도는 제3도에서 5 : 4줌모드신호 발생부의 상세도.
제10도는 제9도에서 가변 지연부의 일실시 예시도.
제11도는 제9도에서 가변 지연부의 다른 실시 예시도.
제12도는 본 발명의 다른 실시 예시도.
제13도는 (a), (b)는 제11도에서 제1, 2롬의 테이블 구성도.
* 도면의 주요부분에 대한 부호의 설명
100 : 줌모드신호 발생부 114A,114B,200 : 선택기
111 : 가변 지연부 112 : 라인 지연기
113A-113I,350,360 : 승산기 115,370 : 가산기
본 발명은 티브이 화면의 종횡비(Aspect)를 변환하는 기술에 관한 것으로, 특히 4 : 3화면 종횡비를 갖는 화면상에서 상ㆍ하부분을 구성하는 영상 신호를 차단하여 16 : 9종횡비로 변환한 후, 이를 16 :9화면에 디스플레이할 때 발생되는 화면의 상ㆍ하정보의 손실과 수직해상도 저하 현상을 감소시키는데 적당하도록한 텔레비젼 수상기의 화면 종횡비 변환 시스템에 관한 것이다.
일반적으로 NTSC나 PAL방식(화면의 종횡비 4 : 3)에 비하여 해상도가 월등히 뛰어나고 화면의 종횡비가 16 : 9인 고선명 텔레비젼 수상기(HDTV)를 비롯하여 와이드 스크린(Wide Screen) 텔레비젼 수상기가 실용화되고 있다.
HDTV는 그 HDTV신호도 디스플레이하지만 기존에 사용되고 있는 NTSC나 PAL방식 텔레비젼 수상기에서 채택되고 있는 4 : 3신호도 디스플레이할 수 있어야 하며, 이를 위해 종횡비 변환장치를 필요로 하는데 그 변환장치의 작용을 설명하면 하기와 같다.
화면의 종횡비가 4 : 3인 신호를 제1도에서와 같이 별다른 과정을 거치지 않고 16 : 9디스플레이 장치에 디스플레이하는 것을 표준모드라 한다. 그리고,화면의 종횡비가 4 :3 인 신호를 16 :9디스플레이 장치에 디스플리이 하기 위하여 제2도에서와 같이 수평방향의 신호는 그대로 디스플레이되게 하고, 수직방향의 신호는 일부를 버리어 수평대 수직 비율이 16 : 9가 되도록한 후, 디스플레이 장치에 맞는 수직라인수로 변환하여 디스플레이되게 하는 것을 줌 모드(Zoom Mode)라고 한다. 그 줌 모드는 종횡비가 16 : 9인 영화를 와이드 스크린에 디스플레이할때 유용하며, 종횡비가 4 : 3인 신호를 와이드 스크린으로 즐기는 경우에도 유용한 모드이다.
그러나 이와 같은 종래의 줌모드 시스템에 있어서는 종횡비가 4 : 3인 영상신호의 상ㆍ하측을 잘라버림으로 인하여 상ㆍ하측의 화상이 손실될 뿐더러 수직방향의 해상도가 상당히 떨어지는 결함을 내포하고 있었다.
본 발명은 이와 같은 종래의 결함을 해결하기 위하여 4 : 3신호를 16 : 9화면에 디스플레이하는 경우, 화상이 상ㆍ하측으로 손실되는 것을 방지하고, 수직방향의 해상도 저하를 방지할 수 있게 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다
제3도는 본 발명 텔레비젼 수상기의 화면 종횡비 변환 블록도로서 이에 도시한 바와 같이 5 : 4, 6 : 5, 7 : 6, 8 : 7, 9 : 8, 10 : 9, 11 : 10, 12 : 11의 줌모드신호를 생성하는 줌모드신호 발생부(100)와, 상기 줌모드신호 발생부(100)에서 출력되는 줌모드신호(5 : 4-12 : 11)중에서 하나의 줌모드신호를 선택하는 선택기(200)로 구성하였다.
제4도 내지 제7a도 및 b도는 제3도에서 줌모드신호(5 : 4, 6 : 5, 7 : 6, 8 : 7)의 발생 원리를 설명한 것이다.
제8a도 및 b도는 5 : 4줌신호 발생기(110)의 하드웨어적 구성원리를 보인 것이다. 제9도는 제3도에서 5 : 4줌모드신호 발생기(110)의 상세도로서 이에 도시한 바와 같이, 4 : 3신호를 공급받아 매 5수평라인 마다 1수평라인을 삽입시키는 가변 지연부(111)와, 상기 가변 지연부(111)의 출력신호를 1수평라인 지연시키는 라인 지연기(112)와, 상기 가변 지여니부(111)의 출력신호에 소정의 계수값(1), (4/5), (3/5), (2/5), (1/5)을 각기 곱하는 승산기(113A-113E)와, 상기 라인지연기(112)의 출력신호에 소정의 계수값(4/5), (3/5), (2/5), (1/5)을 각기 곱하는 승산기(113F-113I)와, 상기 승산기(113A-113E), (113F-113I)의 출력신호중에서 각각 하나의 신호를 선택하는 선택기(114A), (114B)와, 상기 선택기(114A), (114B)의 출력신호를 가산하는 가산기(115)로 구성하였다.
제11도는 제9도에서 가변 지연부(111)의 일실시 예시도로서 이에 도시한 바와 같이, 72-455라인 신호를 입력하여 1-525라인 신호를 출력하는 램(111A)과, 상기 램(111A)에 쓰기 어드레스 또는 읽기 어드레스를 선택출력하는 선택기(111B)와, 1H분의 데이타 저장을 위해 상기 램(111A)에 어드레스를 공급하는 하위처드레스 발생기(111C)와 145H 주기로 1회 반복되게 상기 선택기(111B)에 쓰기 어드레스를 공급하는 쓰기 어드레스 발생기(111D)와, 입력으로부터 1H지연되어 출력개시 5H마다 1H씩 늦어지게 상기 선택기(111B)에 어드레스를 공급하는 읽기 어드레스 발생기(111E)와, 상기 읽기 어드레스 발생기(111E)에 소정의 분주신호(1/5)를 공급하는 1/5분주기(111F)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
화면의 종횡비가 4 : 3인 NTSC신호를 16 : 9의 와이드 스크린 티브이(수직 라인수 525)에 디스플레이하기 위해서는 480라인 중에는 3/4배인 360라인을 이용햐여 제2도에서와 같이 480라인으로 변환시키게 되는데, 본 발명에서는 화면의 종횡비 변환시 손실되는 수직라인수를 적게하기 위하여 수평방향으로는 신호처리를 하지 않는다.
제2도에서 화면의 종횡비를 16 : 9로 변환할 경우 제2도에서 화면(S1)과 화면(S2)의 비율은 4 : 3이다. 종횡비를 16 : 9로 변환하는 경우 손상되는 수직라인수를 적게하기 위해서는 화면(S1)과 화면(S2)의 비율이 5 : 4, 6 : 5, 7 : 6, 8 : 7등이 되어야 하는데, 이와 같이 종횡비가 정수비로 되어야 하는 이유는 종횡비 변환시 보간(Interpolation)과 추림(Decimation)을 용이하게 수행하기 위함이다.
상기에서와 같이 화면의 종횡비가 4 : 3보다 크게될 경우, 화상이 수평방향으로 뚱뚱해진 모양이 되기는 하나 화면을 보는데 크게 아무런 지장이 없으며, 4 : 3에서 8 : 7로 갈수록 수직방향의 화상 손실량과 해상도 저하가 작아지게 된다.
제4도에서 화면(S1)과 화면(S2)의 비율이 5 : 4이다. 이 경우 480라인중에서 384라인 정도만 취한 후, 다시 16 : 9화면에 디스플레이하기 위하여 480라인을 만들게 되며, 이와 같은 경우, 화면이 수직방향으로 약 6.7% 확장된다.
제4b도는 제4a도와 같은 4 : 3화면에서 화면(S1)과 화면(S2)의 비율이 5 : 4가 되도록 취한 384라인을 다시 16 : 9화면에 디스플레이하기 위하여 480라인을 만드는데 필요한 구성원리를 보여주고 있다. 384라인을 480라인으로 만들기 위하여 A, B, C, D, E의 5개 라인을 a, b, c, d, e, f의 6개의 라인으로 만들어주어야 하는데, 이때, 연산을 위한 계수값은 도면에 도시한 바와 같다.
제5a도는 화면(S3), (S4)의 비율이 6 :5인 경우를 보인 것으로서 이때 화면은 양옆으로 11.1% 확장되며, 제5b도는 400라인을 480라인으로 확장하기 위한 구성 원리를 보인것이다.
제6a도는 화면(S5)과 화면(S6)의 비율이 7 : 6인 것을 보인 것으로, 이때 화면의 양옆으로 14.3% 확장되며, 제6b도는 414라인을 480라인으로 확장하기 위한 구성원리를 보인 것이다.
제7a도는 화면(S7)과 화면(S8)의 비율이 8 : 7인 것을 보인 것으로, 이때 화면은 양옆으로 16.7% 확장되며, 제7b도는 420라인을 480라인으로 확장하기 위한 구성원리를 보여주고 있다.
이와 같은 방식으로 화면의 비율이 9 : 8, 10 : 9, 11 : 10, 12 : 11등의 경우에 있어서도 라인수를 확장시킬 수 있다.
제8도는 제4도를 하드웨어로 구성하는 원리를 보인 것으로, 5 : 4줌모드는 제8a도와 같은 화면 종횡비 4 : 3신호의 제72라인∼제455라인의 데이타를 이용해서 525라인의 16 : 9신호를 생성하게 되며, 제8b도는 4 : 3신호가 어떻게 지연되어 16 : 9신호가 되는가를 보여주고 있다.
상기 제8b도에서 4 : 3신호의 72라인 신호를 1수평라인(1H) 지연시켜 그대로 16 : 9신호의 제1라인 신호를 생성하고, 4 : 3신호의 2H지연된 72라인 신호 및 1H지연된 73라인 신호로 16 : 9신호의 제2라인 신호를 생성하게 되며, 4 : 3신호의 2H지연된 73라인 신호 및 1H지연된 74라인 신호로 16 : 9신호의 제3라인 신호를 생성하게 되고, 4 : 3신호의 2H지연된 74라인 신호 및 1H지연된 75라인 신호로 16 : 9신호의 제4라인 신호를 생성하게 되며, 4 : 3신호의 2H지연된 75라인 신호 및 1H지연된 76라인 신호의 16 : 9신호의 제5라인 신호를 생성하게 되고, 4 : 3신호의 2H지연된 76라인 신호로 16 : 9신호의 제6라인 신호를 생성하게 되며 4 : 3신호의 3H지연된 신호 및 2H지연된 77라인 신호로 16 : 9신호의 제7라인 신호를 생성하게 된다.
즉, 16 : 9티이브신호의 제1라인∼제5라인은 4 : 3신호를 1H 및 2H지연시킨 신호들의 내삽으로 만들어지고, 제6라인에서 제10라인은 4 : 3신호를 2H 및 3H지연시킨 신호들의 내삽으로 생성된다. 결국, 5라인마다 1H씩 증가된 신호들의 내삽으로 16 : 9 신호가 생성된다. 그 16 : 9신호의 525라인은 4 : 3신호의 제455라인을 142H지연시켜서 얻게 된다.
한편, 제9도 및 4도를 참조로 4 : 3신호가 16 : 9로 출력되는 과정을 설명하면, 종횡비가 4 : 3인 신호가 가변 지연부(111)에 입력되어 이로부터 매 5라인마다 1라인 증가되는 구조의 라인 신호가 출력된다. 상기 가변 지연부(111)의 출력신호가 직접 승산기(113A), (113B), (113C), (113D), (113E)에 공급되어 각각 소정의 승산 계수 (1), (4/5), (3/5), (2/5) (1/5)와 곱해지고 지연기(112)를 통해서는 1수평라인 지연된 후, 승산기(113F), (113G), (113H), (113I)에서 소정의 승산계수 (4/5), (3/5), (2/5), (1/5)와 곱해진다.
그리고 선택기(114A), (114B)는 상기 승산기(113A-113E), (113F-113I)의 출력신호를 순차적으로 선택하여 출력하게 되고, 이 선택된 신호가 가산기(115)에서 서로 더해져 최종의 16 : 9신호가 출력된다.
상기 제9도에서 가변 지연부(111)는 5라인으로 구성되며, 1H증가되는 지연 구조로 구성되는데, 이는 제10도와 같이 시프트 레지스터를 142단으로 구성할 수도 있으나 이렇게 하는 경우 142입력을 선택하는 선택기를 별도로 필요로하여 비효율적이다.
따라서 본 발명에서는 가변 지연부(111)를 제11도와 같이 구성하였는데, 이의 작용을 살펴보면, 가변 지연부(111)의 입ㆍ출력단에 142H분 용량의 램(111A)을 접속하고, 그 램(111A)의 어드레스에서는 선택기(111B)로부터 상위 어드레스가 공급되며, 하위어드레스 발생기(111C)에서 하위 어드레스가 공급된다. 그리고, 쓰기 어드레스와 읽기 어드레스는 쓰기 어드레스 발생기(111D) 및 읽기 어드레스 발생기(111E)에서 독립적으로 발생되며, 그 쓰기 어드레스는 145H주기로 1회 반복되고, 읽기 어드레스는 입력으로부터 1H지연되어 출력되며, 5H마다 1H씩 지연된다. 하위 어드레스는 1H분의 데이타 저장을 위한 어드레스를 발생한다.
결국, 상기의 설명을 제3도를 통해 종합해보면, 상기의 설명에서와 같이 과정에 의하여 5 : 4, 6 : 5, 7 : 6, 8 : 7, 9 : 8, 10 : 9, 11 : 10, 12 : 11줌모드신호를 발생하고, 그중에서 사용자 원하는 줌모드신호를 선택하여 출력하게 되는데, 제12도는 제3도의 일실시 예시도로서 이는 제13도의 (a), (b)와 같은 계수 테이블을 갖는 제1롬(33), 제2롬(340)을 이용하여 계수를 발생하고, 그 롬(330) (340)에서 발생되는 계수값이 승산기(350), (360)에서 가변 지연부(310)의 출력신호, 선입선출기인 라인메모리(320)의 출력신호와 승산되게 한 것이다.
즉, 가변 지연부(310)는 5 : 4∼12 : 11줌모드신호중에서 하나를 선택하기 위한 선택신호(SEL)에 따라 입력신호를 가변 출력하고, 라인 메모리(320)에서 상기 가변 지연부(310)의 출력신호를 선입선출하며, 제1, 2롬(330), (340)에서 상기 선택신호(SEL)에 따라 5 : 4, 6 : 5, 7 : 6, 8 : 7, 9 : 8, 10 : 9, 11 : 10. 12 : 11의 줌모드신호를 생성하는데 필요로하는 계수값을 출력하고, 승산기(350)는 상기 가변 지연부(310)의 출력신호에 제1롬(330)에서 출력되는 계수값을 곱하여 이를 가산기(370)의 일측 입력으로 제공한다. 한편, 승산기(360)는 상기 라인 메모리(320)의 출력신호에 제2롬(330)에서 출력되는 계수값을 곱하여 이를 상기 가산기(370)의 타측 입력신호로 제공하여 그 가산기(370)가 상기 승산기(350), (360)의 출력신호를 더하여 최종의 출력신호를 생성하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 화면의 종횡비가 4 :3인 신호를 16 : 9화면에 디스플레이할 때, 수직방향의 480라인중에서 360라인을 취하고, 다시 이를 480라인으로 만드는것 대신에 4 : 3영상신호에서 4 : 3영상신호의 수직라인과 16 :9화면에 디스플레이할 수직라인의 비율을 기존의 4 : 3에서 5 : 4, 6 : 5, 7 : 6, 8 : 7, 7 : 8, 10 : 9, 11 : 10, 12 : 11등으로 하여 화면 상하의 손실을 적게함으로써 수직방향의 해상도 저하를 방지할 수 있는 효과가 있다.

Claims (4)

  1. 5 : 4, 6 : 5, 7 : 6, 8 : 7, 9 : 8, 10 : 9, 11 : 10, 12 : 11의 줌모드신호를 생성하는 줌모드신호 발생부(100)와, 상기 줌모드신호 발생부(100)에서 출력되는 줌모드신호(5 : 4-12 : 11)중에서 하나의 줌모드신호를 선택하는 선택기(200)로 구성한 것을 특징으로 하는 텔레비젼 수상기의 화면 종횡비 변환 시스템.
  2. 제1항에 있어서, 줌모드신호 발생부(100)는 4 : 3신호를 공급받아 매 5수평라인 마다 1수평라인을 삽입시키는 가변 지연부(111)와, 상기 가변지연부(111)의 출력신호를 1수평라인 지연시키는 라인 지연기(112)와, 상기 가변 지연부(111)의 출력신호에 소정의 계수값(1), (4/5), (3/5), (2/5), (1/5)을 각기 곱하는 승산기(113A-113E)와 상기 라인지연기(112)의 출력신호에 소정의 계수값(4/5), (3/5), (2/5), (1/5)을 각기 곱하는 승산기(113F-113I)와 상기 승산기(113A-113E), (113F-113I)의 출력신호중에서 각각 하나의 신호를 선택하는 선택기(114A), (114B)와, 상기 선택기(114A), (114B)의 출력신호를 가산하는 가산기(115)로 구성한 5 : 4줌모드신호 발생부(110) 및 이와 같은 방식으로 해당 줌모드신호를 각각 발생하는 각각의 줌모드 발생기를 복수개로 두어 구성한 것을 특징으로 하는 텔레비젼 수상기의 화면 종횡비 변환 시스템.
  3. 제2항에 있어서, 가변 지연부(111)는 72∼455라인 신호를 입력하여 1-525라인 신호를 출력하는 램(111A)과 상기 램(111A)에 쓰기 어드레스 또는 읽기 어드레스를 선택출력하는 선택기(111B)와, 1H분의 데이타 저장을 위해 상기 램(111A)에 어드레스를 공급하는 하위처드레스 발생기(111C)와, 145H주기로 1회 반복되게 상기 선택기(111B)에 쓰기 어드레스를 공급하는 쓰기 어드레스 발생기(111D)와, 입력으로부터 1H지연되어 출력개시 5H마다 1H씩 늦어지게 상기 선택기(111B)에 어드레스를 공급하는 읽기 어드레스 발생기(111E)와, 상기 읽기 어드레스 발생기 (111E)에 소정의 분주신호(1/5)를 공급하는 1/5분주기(111F)로 구성한 것을 특징으로 하는 텔레비젼 수상기의 화면 종횡비 변환 시스템.
  4. 5 : 4∼12 : 11줌모드신호중에서 하나를 선택하기 위한 선택신호(SEL)에 따라 입력신호를 가변 출력하는 가변 지연부(310)와, 상기 가변 지연부(310)의 출력신호를 선입선출하는 라인 메모리(320)와, 상기 선택신호(SEL)에 따라 5 : 4, 6 : 5, 7 : 6, 8 : 7, 9 : 8, 10 : 9, 11 : 10. 12 : 11의 줌모드신호를 생성하는데 필요로하는 계수값을 출력하는 제1,2롬(330), (340)과, 상기 가변 지연부(310)의 출력신호에 제1롬(330)에서 출력되는 계수값을 곱하는 승산기(350)와, 상기 라인 메모리(320)의 출력신호에 제2롬(330)에서 출력되는 계수값을 곱하는 승산기(360)와, 상기 승산기(350), (360)의 출력신호를 더하는 가산기(370)로 구성한 것을 특징으로 하는 텔레비젼 수상기의 화면 종횡비 변환 시스템.
KR1019920026686A 1992-12-30 1992-12-30 텔레비젼 수상기의 화면 종횡비 변환 시스템 KR950006762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026686A KR950006762B1 (ko) 1992-12-30 1992-12-30 텔레비젼 수상기의 화면 종횡비 변환 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026686A KR950006762B1 (ko) 1992-12-30 1992-12-30 텔레비젼 수상기의 화면 종횡비 변환 시스템

Publications (2)

Publication Number Publication Date
KR940017843A KR940017843A (ko) 1994-07-27
KR950006762B1 true KR950006762B1 (ko) 1995-06-22

Family

ID=19347830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026686A KR950006762B1 (ko) 1992-12-30 1992-12-30 텔레비젼 수상기의 화면 종횡비 변환 시스템

Country Status (1)

Country Link
KR (1) KR950006762B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030009838A (ko) * 2001-07-24 2003-02-05 엘지이노텍 주식회사 수직 수평 변환이 가능한 스펙트럼 분석기의 디스플레이방법
KR100834751B1 (ko) 2005-01-19 2008-06-05 삼성전자주식회사 수신된 방송 컨텐츠의 화면비를 출력하는 장치 및 방법

Also Published As

Publication number Publication date
KR940017843A (ko) 1994-07-27

Similar Documents

Publication Publication Date Title
EP0514819B1 (en) Wide-screen television receiver with aspect ratio conversion function and method of displaying a magnified range
EP0663768B1 (en) Method and digital circuit for the line deinterlacing of displayed video images
JP2656737B2 (ja) ビデオ情報を処理するためのデータ処理装置
KR100367432B1 (ko) 영상 표시 장치 및 영상 표시 방법
US5243421A (en) Signal processor for a wide televison receiver
KR100742460B1 (ko) 영상 신호 변환 방법
US7023495B2 (en) Multi-input video signal processing method and apparatus
US6542201B1 (en) Zooming apparatus and method in digital TV
TW511073B (en) A method and apparatus in a computer system to generate a downscaled video image for display on a television system
JPH1175220A (ja) 映像信号変換器
US5301025A (en) Parabolic waveform generating apparatus
KR950006762B1 (ko) 텔레비젼 수상기의 화면 종횡비 변환 시스템
US5896178A (en) Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines
US20010028410A1 (en) Video signal processor
JP2944284B2 (ja) 多画面表示装置
US5396298A (en) Video signal processing apparatus for performing magnification processing
KR100326919B1 (ko) 주사 방식 변환 장치 및 그 방법
JP3546029B2 (ja) 走査線変換回路
JP3227407B2 (ja) 走査線変換回路および補間係数生成回路
EP0802671B1 (en) Digital signal processing circuit for a television receiver
KR100228711B1 (ko) 화면 수직압축/신장 방법 및 그 장치
JP3113464B2 (ja) テレビジョン受信機
KR100228703B1 (ko) 화면 수직압축 방법 및 장치
KR100224919B1 (ko) 영상처리장치의 화면 종횡비 변환회로 및 방법
JPH0795490A (ja) インターレース・ディスプレイ装置の映像信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100331

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee