JP3186097B2 - 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 - Google Patents
走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置Info
- Publication number
- JP3186097B2 JP3186097B2 JP16964791A JP16964791A JP3186097B2 JP 3186097 B2 JP3186097 B2 JP 3186097B2 JP 16964791 A JP16964791 A JP 16964791A JP 16964791 A JP16964791 A JP 16964791A JP 3186097 B2 JP3186097 B2 JP 3186097B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- synchronizing signal
- frame
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明はテレビジョンの方式変換
等に用いられる走査線変換器およびディスプレイ駆動装
置およびテレビジョン方式変換装置に関するものであ
る。
等に用いられる走査線変換器およびディスプレイ駆動装
置およびテレビジョン方式変換装置に関するものであ
る。
【０００２】
【従来の技術】従来この種の走査線変換器としては、例
えばＭＵＳＥ−ＮＴＳＣコンバータのように、特定のテ
レビジョン信号の方式を別の方式に変換するテレビジョ
ン方式変換装置に用いるものが提案されている。
えばＭＵＳＥ−ＮＴＳＣコンバータのように、特定のテ
レビジョン信号の方式を別の方式に変換するテレビジョ
ン方式変換装置に用いるものが提案されている。
【０００３】図１３は上述のＭＵＳＥ−ＮＴＳＣコンバ
ータに用いられている走査線変換器の一例の動作を説明
する図である。該走査線変換器は主に垂直フィルタによ
り構成されている。遅延回路１３２は、入力端子１３１
に入力された走査線数１１２５本のハイビジョン信号
を、１水平走査期間（以下、１Ｈという）毎遅延した信
号として各出力タップｊ１〜ｊ７から出力する。各タッ
プから出力された信号は、各々係数回路ｋ１〜ｋ７に入
力される。各係数回路には７つの係数器と選択回路が備
えてあり、これを順次切り替えて出力する。この時出力
されるデータを、加算器１３３ａ〜ｇで加算することに
より、出力端子１３４には走査線数５２５本のＮＴＳＣ
信号が得られる。
ータに用いられている走査線変換器の一例の動作を説明
する図である。該走査線変換器は主に垂直フィルタによ
り構成されている。遅延回路１３２は、入力端子１３１
に入力された走査線数１１２５本のハイビジョン信号
を、１水平走査期間（以下、１Ｈという）毎遅延した信
号として各出力タップｊ１〜ｊ７から出力する。各タッ
プから出力された信号は、各々係数回路ｋ１〜ｋ７に入
力される。各係数回路には７つの係数器と選択回路が備
えてあり、これを順次切り替えて出力する。この時出力
されるデータを、加算器１３３ａ〜ｇで加算することに
より、出力端子１３４には走査線数５２５本のＮＴＳＣ
信号が得られる。
【０００４】また、従来のディスプレイ駆動装置につい
ては、特にマトリクス型のディスプレイを駆動する場
合、ディスプレイの走査線数に適合した信号形式で処理
を行うことは、映像の品質や処理の容易さ等を考慮した
とき、絶大なる効果が期待できる。このため、従来は、
ある特定の入力信号に対して走査線の変換処理を施し
て、ディスプレイに適合した信号形式を得ていた。
ては、特にマトリクス型のディスプレイを駆動する場
合、ディスプレイの走査線数に適合した信号形式で処理
を行うことは、映像の品質や処理の容易さ等を考慮した
とき、絶大なる効果が期待できる。このため、従来は、
ある特定の入力信号に対して走査線の変換処理を施し
て、ディスプレイに適合した信号形式を得ていた。
【０００５】また、従来のテレビジョン方式変換器は、
ＭＵＳＥ−ＮＴＳＣコンバータのように、特定の入力テ
レビジョン方式の信号に対して処理を施し、特定の出力
テレビジョン方式の信号を得ている。例えば、上述した
ＭＵＳＥ−ＮＴＳＣコンバータの場合、入力信号とし
て、走査線数１１２５本のＭＵＳＥ信号を入力する。こ
の信号を走査線数５２５本のＮＴＳＣ信号に変換する場
合、走査線数を１１２５本から５２５本に変換するため
の専用の変換回路が必要となる。例えば図１３に示した
垂直フィルタを用いる方法がある。他の方式を変換する
場合についても同様に専用の回路を構成する必要があ
る。
ＭＵＳＥ−ＮＴＳＣコンバータのように、特定の入力テ
レビジョン方式の信号に対して処理を施し、特定の出力
テレビジョン方式の信号を得ている。例えば、上述した
ＭＵＳＥ−ＮＴＳＣコンバータの場合、入力信号とし
て、走査線数１１２５本のＭＵＳＥ信号を入力する。こ
の信号を走査線数５２５本のＮＴＳＣ信号に変換する場
合、走査線数を１１２５本から５２５本に変換するため
の専用の変換回路が必要となる。例えば図１３に示した
垂直フィルタを用いる方法がある。他の方式を変換する
場合についても同様に専用の回路を構成する必要があ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のテレビジョン方式変換装置は、入力信号の走査線数
が予め定められた１種類のものにしか対応することがで
きなかった。このため、例えば、ＨＤＴＶ信号やＮＴＳ
Ｃ信号，ＰＡＬ信号等の走査線数が異なる複数の映像ソ
ースを処理する場合には、異なる装置においてそれぞれ
異なる処理操作を行うことが必要とされた。この結果、
装置は大型化し、また、信号処理が複雑になっていた。
来のテレビジョン方式変換装置は、入力信号の走査線数
が予め定められた１種類のものにしか対応することがで
きなかった。このため、例えば、ＨＤＴＶ信号やＮＴＳ
Ｃ信号，ＰＡＬ信号等の走査線数が異なる複数の映像ソ
ースを処理する場合には、異なる装置においてそれぞれ
異なる処理操作を行うことが必要とされた。この結果、
装置は大型化し、また、信号処理が複雑になっていた。
【０００７】また、上記従来のディスプレイ駆動回路
は、複数の映像ソースに対してそれぞれ対応する走査線
変換器を複数個用意する必要があった。この結果、装置
が複雑かつ大規模となっていた。
は、複数の映像ソースに対してそれぞれ対応する走査線
変換器を複数個用意する必要があった。この結果、装置
が複雑かつ大規模となっていた。
【０００８】そこで本発明はこのような課題を解決する
ためのもので、その目的は、任意の走査線を有する入力
信号に対して同一の装置において共通の走査線を有する
信号に変換することのできる装置を提供することであ
る。
ためのもので、その目的は、任意の走査線を有する入力
信号に対して同一の装置において共通の走査線を有する
信号に変換することのできる装置を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明の走査線数変換器
は、第１の水平同期信号と垂直同期信号と該第１の水平
同期信号および該垂直同期信号に同期した入力信号とを
受取る入力部と、互いに異なる複数の第２の水平同期信
号を生成する分周部であって、１フレームにおける該第
１の水平同期信号のパルス数と、該１フレームにおける
該複数の第２の水平同期信号のパルス数との比はそれぞ
れ整数比であり、該１フレームは該垂直同期信号によっ
て定まる、分周部と、第３の水平同期信号を生成する生
成部と、該複数の第２の水平同期信号のうち、該１フレ
ームにおける該第３の水平同期信号のパルス数に最も近
い該１フレームにおけるパルス数を有する第２の水平同
期信号を第４の水平同期信号として選ぶ選択部と、該第
４の水平同期信号を用いて該入力信号を変換すること
で、該１フレームにおける該第４の水平同期信号のパル
ス数に対応した走査線数を有する信号を生成する走査線
数変換部と、該第４の水平同期信号に同期して該信号を
記憶するとともに、記憶された該信号を該第３の水平同
期信号に同期して出力することで、該１フレームにおけ
る該第３の水平同期信号のパルス数に対応した走査線数
を有する出力信号を供給する、記憶部と、を備え、その
ことによって上記目的を達成する。
は、第１の水平同期信号と垂直同期信号と該第１の水平
同期信号および該垂直同期信号に同期した入力信号とを
受取る入力部と、互いに異なる複数の第２の水平同期信
号を生成する分周部であって、１フレームにおける該第
１の水平同期信号のパルス数と、該１フレームにおける
該複数の第２の水平同期信号のパルス数との比はそれぞ
れ整数比であり、該１フレームは該垂直同期信号によっ
て定まる、分周部と、第３の水平同期信号を生成する生
成部と、該複数の第２の水平同期信号のうち、該１フレ
ームにおける該第３の水平同期信号のパルス数に最も近
い該１フレームにおけるパルス数を有する第２の水平同
期信号を第４の水平同期信号として選ぶ選択部と、該第
４の水平同期信号を用いて該入力信号を変換すること
で、該１フレームにおける該第４の水平同期信号のパル
ス数に対応した走査線数を有する信号を生成する走査線
数変換部と、該第４の水平同期信号に同期して該信号を
記憶するとともに、記憶された該信号を該第３の水平同
期信号に同期して出力することで、該１フレームにおけ
る該第３の水平同期信号のパルス数に対応した走査線数
を有する出力信号を供給する、記憶部と、を備え、その
ことによって上記目的を達成する。
【００１０】好ましくは、上記走査線変換器から出力さ
れた前記出力信号を、ディスプレイに表示するためのデ
ィスプレイ駆動手段を備えることを特徴とするディスプ
レイ駆動装置。
れた前記出力信号を、ディスプレイに表示するためのデ
ィスプレイ駆動手段を備えることを特徴とするディスプ
レイ駆動装置。
【００１１】本発明の走査線数変換方法は、第１の水平
同期信号と垂直同期信号と該第１の水平同期信号および
該垂直同期信号に同期した入力信号とを受取るステップ
と、互いに異なる複数の第２の水平同期信号を生成する
ステップであって、１フレームにおける該第１の水平同
期信号のパルス数と、該１フレームにおける該複数の第
２の水平同期信号のパルス数との比はそれぞれ整数比で
あり、該１フレームは該垂直同期信号によって定まる、
ステップと、第３の水平同期信号を生成するステップ
と、該複数の第２の水平同期信号のうち、該１フレーム
における該第３の水平同期信号のパルス数に最も近い該
１フレームにおけるパルス数を有する第２の水平同期信
号を第４の水平同期信号として選ぶステップと、該第４
の水平同期信号を用いて該入力信号を変換することで、
該１フレームにおける該第４の水平同期信号のパルス数
に対応した走査線数を有する信号を生成するステップ
と、該第４の水平同期信号に同期して該信号を記憶する
とともに、記憶された該信号を該第３の水平同期信号に
同期して出力することで、該１フレームにおける該第３
の水平同期信号のパルス数に対応した走査線数を有する
出力信号を供給する、ステップと、を含み、そのことに
よって上記目的を達成する。
同期信号と垂直同期信号と該第１の水平同期信号および
該垂直同期信号に同期した入力信号とを受取るステップ
と、互いに異なる複数の第２の水平同期信号を生成する
ステップであって、１フレームにおける該第１の水平同
期信号のパルス数と、該１フレームにおける該複数の第
２の水平同期信号のパルス数との比はそれぞれ整数比で
あり、該１フレームは該垂直同期信号によって定まる、
ステップと、第３の水平同期信号を生成するステップ
と、該複数の第２の水平同期信号のうち、該１フレーム
における該第３の水平同期信号のパルス数に最も近い該
１フレームにおけるパルス数を有する第２の水平同期信
号を第４の水平同期信号として選ぶステップと、該第４
の水平同期信号を用いて該入力信号を変換することで、
該１フレームにおける該第４の水平同期信号のパルス数
に対応した走査線数を有する信号を生成するステップ
と、該第４の水平同期信号に同期して該信号を記憶する
とともに、記憶された該信号を該第３の水平同期信号に
同期して出力することで、該１フレームにおける該第３
の水平同期信号のパルス数に対応した走査線数を有する
出力信号を供給する、ステップと、を含み、そのことに
よって上記目的を達成する。
【００１２】
【実施例】（実施例１）図２は本発明の一実施例による
走査線変換器が適用されたディスプレイ駆動装置の概略
構成を示すブロック図である。本実施例による走査線変
換器１１には、走査線数の異なる映像ソースが入力され
る。例えば、１フレームあたりの走査線数５２５本のＮ
ＴＳＣ信号，６２５本のＰＡＬ信号，１１２５本のＨＤ
ＴＶ信号等である。これら各信号は走査線変換器１１に
おいて、異なる走査線数から共通の走査線数に変換され
る。共通化された各信号は信号処理回路１２に入力さ
れ、所定の映像信号処理が統一的に行われる。信号処理
回路１２から出力された信号はさらにディスプレイ駆動
回路１３に入力され、ディスプレイ駆動回路１３は信号
処理回路１２からの出力信号に基づいてマトリクス型デ
ィスプレイ１４を制御する。この制御により、マトリク
ス型ディスプレイ１４には各入力映像信号に応じた画像
が描写される。
走査線変換器が適用されたディスプレイ駆動装置の概略
構成を示すブロック図である。本実施例による走査線変
換器１１には、走査線数の異なる映像ソースが入力され
る。例えば、１フレームあたりの走査線数５２５本のＮ
ＴＳＣ信号，６２５本のＰＡＬ信号，１１２５本のＨＤ
ＴＶ信号等である。これら各信号は走査線変換器１１に
おいて、異なる走査線数から共通の走査線数に変換され
る。共通化された各信号は信号処理回路１２に入力さ
れ、所定の映像信号処理が統一的に行われる。信号処理
回路１２から出力された信号はさらにディスプレイ駆動
回路１３に入力され、ディスプレイ駆動回路１３は信号
処理回路１２からの出力信号に基づいてマトリクス型デ
ィスプレイ１４を制御する。この制御により、マトリク
ス型ディスプレイ１４には各入力映像信号に応じた画像
が描写される。
【００１３】上記の走査線変換器１１の内部構成は図１
のブロック図に示される。
のブロック図に示される。
【００１４】走査線数変換回路２１には上記のような任
意の走査線数ｌiを持つディジタル信号が入力され、モ
ード決定回路２２にはこの入力信号に対応した水平同期
信号ＨＤi 及び垂直同期信号ＶＤi が入力される。モー
ド決定回路２２はこの水平同期信号ＨＤi 及び垂直同期
信号ＶＤi と所望の走査線数ｌo に対応した水平同期信
号ＨＤo が与えられる。モード決定回路２２はこの水平
同期信号ＨＤi ，垂直同期信号ＶＤi 及び水平同期信号
ＨＤo から、所望の走査線数に近く、かつ、入力信号の
走査線数と簡単な整数比の関係にある中間走査線数ｌm
を決定する。ここで、水平同期信号ＨＤi ，垂直同期信
号ＶＤi は入力信号と共に外部より入力されたもの、ま
たは、入力信号に重畳されたものを同期信号検出回路等
で再生したものである。また、水平同期信号ＨＤo は予
め装置内で生成されたものである。決定されたこの中間
走査線数ｌm は水平同期信号ＨＤmとして走査線数変換
回路２１に与えられる。また、これと共に、モード決定
回路２２は中間走査線数ｌm に対応して定まるモード情
報Ｍを生成し、これを走査線数変換回路２１に出力す
る。走査線数変換回路２１は、これらモード情報Ｍ及び
水平同期信号ＨＤm に基づき、走査線数ｌi の入力信号
を中間走査線数ｌm の信号に変換して出力する。垂直圧
伸回路２３にはこの走査線数ｌm の信号が入力され、最
終的に所望の走査線数ｌo になるように処理が行われ
る。また、クロック生成回路２４では、入力信号に同期
して入力されるクロックＣＫi 、装置内部で生成され
る、所望の出力信号に同期したクロックＣＫo 、及びモ
ード決定回路２２より入力されるモード情報Ｍに基づい
て各種クロックを生成し、装置各部に供給する。以下図
面にしたがって本発明の詳細を説明する。
意の走査線数ｌiを持つディジタル信号が入力され、モ
ード決定回路２２にはこの入力信号に対応した水平同期
信号ＨＤi 及び垂直同期信号ＶＤi が入力される。モー
ド決定回路２２はこの水平同期信号ＨＤi 及び垂直同期
信号ＶＤi と所望の走査線数ｌo に対応した水平同期信
号ＨＤo が与えられる。モード決定回路２２はこの水平
同期信号ＨＤi ，垂直同期信号ＶＤi 及び水平同期信号
ＨＤo から、所望の走査線数に近く、かつ、入力信号の
走査線数と簡単な整数比の関係にある中間走査線数ｌm
を決定する。ここで、水平同期信号ＨＤi ，垂直同期信
号ＶＤi は入力信号と共に外部より入力されたもの、ま
たは、入力信号に重畳されたものを同期信号検出回路等
で再生したものである。また、水平同期信号ＨＤo は予
め装置内で生成されたものである。決定されたこの中間
走査線数ｌm は水平同期信号ＨＤmとして走査線数変換
回路２１に与えられる。また、これと共に、モード決定
回路２２は中間走査線数ｌm に対応して定まるモード情
報Ｍを生成し、これを走査線数変換回路２１に出力す
る。走査線数変換回路２１は、これらモード情報Ｍ及び
水平同期信号ＨＤm に基づき、走査線数ｌi の入力信号
を中間走査線数ｌm の信号に変換して出力する。垂直圧
伸回路２３にはこの走査線数ｌm の信号が入力され、最
終的に所望の走査線数ｌo になるように処理が行われ
る。また、クロック生成回路２４では、入力信号に同期
して入力されるクロックＣＫi 、装置内部で生成され
る、所望の出力信号に同期したクロックＣＫo 、及びモ
ード決定回路２２より入力されるモード情報Ｍに基づい
て各種クロックを生成し、装置各部に供給する。以下図
面にしたがって本発明の詳細を説明する。
【００１５】上記のモード決定回路２２の内部構成は、
図３、図４、図５の各ブロック図に示され、大別して図
３に示される水平同期信号生成回路と、図４、図５に示
されるモード情報生成回路とから構成される。
図３、図４、図５の各ブロック図に示され、大別して図
３に示される水平同期信号生成回路と、図４、図５に示
されるモード情報生成回路とから構成される。
【００１６】図３に示される水平同期信号生成回路にお
いて、水平同期信号ＨＤi は分周回路３１に入力され
て、ＨＤi の整数比となる複数の同期信号に変換され
る。例えば、１／２ＨＤi ，３／５ＨＤi ，２／３ＨＤ
i ，３／４ＨＤi ，４／５ＨＤi等である。変換された
各信号は選択回路３２に入力され、後述するモード情報
Ｍに基づき、これら各信号の中から１つの信号が選択さ
れる。選択された信号は中間走査線数ｌm に対応した水
平同期信号ＨＤm として走査線数変換回路２１に出力さ
れる。
いて、水平同期信号ＨＤi は分周回路３１に入力され
て、ＨＤi の整数比となる複数の同期信号に変換され
る。例えば、１／２ＨＤi ，３／５ＨＤi ，２／３ＨＤ
i ，３／４ＨＤi ，４／５ＨＤi等である。変換された
各信号は選択回路３２に入力され、後述するモード情報
Ｍに基づき、これら各信号の中から１つの信号が選択さ
れる。選択された信号は中間走査線数ｌm に対応した水
平同期信号ＨＤm として走査線数変換回路２１に出力さ
れる。
【００１７】図４に示されるモード情報生成回路におい
て、分周回路３１は上述した水平同期信号生成回路で説
明したものであり、共通に使用されるものである。分周
回路３１から出力された各同期信号はカウンタ４１に入
力されて、それぞれ１垂直同期期間の水平同期信号数、
すなわち１フィールド期間の走査線数が計数される。こ
のとき垂直同期信号ＶＤi はカウンタリセットの作用を
行う。また、カウンタ４２において、予め生成された水
平同期信号ＨＤoの１フィールド期間の走査線数も同時
に計数される。カウンタ４１で計数された各計数値は、
各減算回路４３ａ〜４３ｅにおいてカウンタ４２の計数
値から引算される。これら各減算結果は、各同期信号と
所望走査線数に対応した水平同期信号ＨＤo との各走査
線数差を示している。この減算結果はさらに各絶対値回
路４４ａ〜４４ｅに入力され、それぞれの絶対値に変換
される。絶対値に変換された各信号は最小値及びモード
決定回路４５に入力され、以下の処理を経てモード情報
Ｍが決定され、走査線数変換回路２１に出力される。
て、分周回路３１は上述した水平同期信号生成回路で説
明したものであり、共通に使用されるものである。分周
回路３１から出力された各同期信号はカウンタ４１に入
力されて、それぞれ１垂直同期期間の水平同期信号数、
すなわち１フィールド期間の走査線数が計数される。こ
のとき垂直同期信号ＶＤi はカウンタリセットの作用を
行う。また、カウンタ４２において、予め生成された水
平同期信号ＨＤoの１フィールド期間の走査線数も同時
に計数される。カウンタ４１で計数された各計数値は、
各減算回路４３ａ〜４３ｅにおいてカウンタ４２の計数
値から引算される。これら各減算結果は、各同期信号と
所望走査線数に対応した水平同期信号ＨＤo との各走査
線数差を示している。この減算結果はさらに各絶対値回
路４４ａ〜４４ｅに入力され、それぞれの絶対値に変換
される。絶対値に変換された各信号は最小値及びモード
決定回路４５に入力され、以下の処理を経てモード情報
Ｍが決定され、走査線数変換回路２１に出力される。
【００１８】図５はこの最小値及びモード情報決定回路
４５の内部構造を示すブロック図である。各絶対値回路
４４ａ〜４４ｅから出力された各絶対値は、各減算回路
５１ａ〜５１ｄ及び各選択回路５２ａ〜５２ｄにより、
最小の値を持つものが選択される。すなわち、減算回路
５１ａにおいて、絶対値回路４４ａの出力した絶対値ａ
ｂｓａから絶対値回路４４ｂの出力した絶対値ａｂｓｂ
が引算され、各値の差が演算される。選択回路５２ａは
この演算結果の符号を取り込み、入力された２つの絶対
値のうち小さい値を持つ絶対値を出力する。つまり、取
り込んだ符号が正の場合には絶対値ａｂｓｂを、負の場
合には絶対値ａｂｓａを選択し、出力する。これと同様
に、減算回路５１ｂ及び選択回路５２ｂにおいては、絶
対値回路４４ｃの出力した絶対値ａｂｓｃと絶対値回路
４４ｄの出力した絶対値ａｂｓｄのうち小さい方の絶対
値が選択される。減算回路５１ｃ及び選択回路５２ｃに
おいては、絶対値回路４４ｅの出力した絶対値ａｂｓｅ
と、選択回路５２ｂで選択された絶対値のうちで小さい
方の絶対値が選択される。この選択により、絶対値ａｂ
ｓｃ〜ａｂｓｅのうち最も小さい絶対値が選択される。
そして、最後に減算回路５１ｄ及び選択回路５２ｄにお
いて、選択回路５２ａ及び選択回路５２ｃの出力した各
絶対値のうち小さいものが選択され、最終的に絶対値ａ
ｂｓａ〜ａｂｓｅのうちで最も小さいものが絶対値ａｂ
ｓmin として選択される。この絶対値ａｂｓmin は各減
算器５３ａ〜ｅに入力され、各絶対値ａｂｓａ〜ａｂｓ
ｅとの差が演算される。この演算結果のうち、最小値と
して選択された絶対値との減算結果は零になる。モード
情報出力回路５４はこの零値を検出し、中間走査線数ｌ
m に対応した同期信号１／２ＨＤi 〜４／５ＨＤi のい
ずれかに対応したモード情報Ｍを生成する。
４５の内部構造を示すブロック図である。各絶対値回路
４４ａ〜４４ｅから出力された各絶対値は、各減算回路
５１ａ〜５１ｄ及び各選択回路５２ａ〜５２ｄにより、
最小の値を持つものが選択される。すなわち、減算回路
５１ａにおいて、絶対値回路４４ａの出力した絶対値ａ
ｂｓａから絶対値回路４４ｂの出力した絶対値ａｂｓｂ
が引算され、各値の差が演算される。選択回路５２ａは
この演算結果の符号を取り込み、入力された２つの絶対
値のうち小さい値を持つ絶対値を出力する。つまり、取
り込んだ符号が正の場合には絶対値ａｂｓｂを、負の場
合には絶対値ａｂｓａを選択し、出力する。これと同様
に、減算回路５１ｂ及び選択回路５２ｂにおいては、絶
対値回路４４ｃの出力した絶対値ａｂｓｃと絶対値回路
４４ｄの出力した絶対値ａｂｓｄのうち小さい方の絶対
値が選択される。減算回路５１ｃ及び選択回路５２ｃに
おいては、絶対値回路４４ｅの出力した絶対値ａｂｓｅ
と、選択回路５２ｂで選択された絶対値のうちで小さい
方の絶対値が選択される。この選択により、絶対値ａｂ
ｓｃ〜ａｂｓｅのうち最も小さい絶対値が選択される。
そして、最後に減算回路５１ｄ及び選択回路５２ｄにお
いて、選択回路５２ａ及び選択回路５２ｃの出力した各
絶対値のうち小さいものが選択され、最終的に絶対値ａ
ｂｓａ〜ａｂｓｅのうちで最も小さいものが絶対値ａｂ
ｓmin として選択される。この絶対値ａｂｓmin は各減
算器５３ａ〜ｅに入力され、各絶対値ａｂｓａ〜ａｂｓ
ｅとの差が演算される。この演算結果のうち、最小値と
して選択された絶対値との減算結果は零になる。モード
情報出力回路５４はこの零値を検出し、中間走査線数ｌ
m に対応した同期信号１／２ＨＤi 〜４／５ＨＤi のい
ずれかに対応したモード情報Ｍを生成する。
【００１９】図６は図１に示された走査線数変換回路２
１の内部構成を示すブロック図である。走査線数変換回
路２１は、例えば５つの垂直フィルタ６１ａ〜６１ｅと
信号切換回路６２で構成されている。ここで５つの垂直
フィルタというのはあくまでも一例であって、モードの
数に応じて垂直フィルタの数が変わる。各垂直フィルタ
６１ａ〜６１ｅには走査線数ｌi の入力信号が与えられ
る。各垂直フィルタ６１ａ〜６１ｅは、それぞれ走査線
数１／２ｌi ，３／５ｌi ，２／３ｌi ，３／４ｌi ，
４／５ｌi の信号を出力する。各垂直フィルタから出力
されたこれら各信号は信号切換回路６２に入力される。
信号切換回路６２にはモード決定回路２２から出力され
たモード情報Ｍが与えられており、信号切換回路６２は
このモード情報Ｍに基づき、各垂直フィルタの出力のう
ちいずれか１つを選択する。
１の内部構成を示すブロック図である。走査線数変換回
路２１は、例えば５つの垂直フィルタ６１ａ〜６１ｅと
信号切換回路６２で構成されている。ここで５つの垂直
フィルタというのはあくまでも一例であって、モードの
数に応じて垂直フィルタの数が変わる。各垂直フィルタ
６１ａ〜６１ｅには走査線数ｌi の入力信号が与えられ
る。各垂直フィルタ６１ａ〜６１ｅは、それぞれ走査線
数１／２ｌi ，３／５ｌi ，２／３ｌi ，３／４ｌi ，
４／５ｌi の信号を出力する。各垂直フィルタから出力
されたこれら各信号は信号切換回路６２に入力される。
信号切換回路６２にはモード決定回路２２から出力され
たモード情報Ｍが与えられており、信号切換回路６２は
このモード情報Ｍに基づき、各垂直フィルタの出力のう
ちいずれか１つを選択する。
【００２０】このような構成において、１フレームあた
りの走査線数１１２５本のＨＤＴＶ信号を、１フレーム
あたりの走査線数６２５本のＰＡＬ信号に走査線変換す
る場合の本装置の動作について説明する。
りの走査線数１１２５本のＨＤＴＶ信号を、１フレーム
あたりの走査線数６２５本のＰＡＬ信号に走査線変換す
る場合の本装置の動作について説明する。
【００２１】このＨＤＴＶ信号は走査線数変換回路２１
に走査線数ｌi の信号として入力される。同時に、これ
に同期した水平同期信号ＨＤi及び垂直同期信号ＶＤi
がモード決定回路２２に与えられる。この水平同期信号
ＨＤi はモード決定回路２２内の分周回路３１において
所定比に分周される。つまり、１／２ＨＤi （＝５６
２．５パルス／２ＶＤi ），３／５ＨＤi （＝６７５パ
ルス／２ＶＤi ），２／３ＨＤi （＝７５０パルス／２
ＶＤi ），３／４ＨＤi （＝８４３．７５パルス／２Ｖ
Ｄi ），４／５ＨＤi （＝９００パルス／２ＶＤi ）の
各同期信号に分周される。これら各同期信号は、それぞ
れ１フレームあたりの走査線数１／２ｌi（＝５６２．
５本），３／５ｌi （＝６７５本），２／３ｌi （＝７
５０本），３／４ｌi （＝８４３．７５本），４／５ｌ
i （＝９００本）の信号に対応している。分周された各
信号は、モード情報生成回路内のカウンタ４１に与えら
れ、各分周信号のパルス数がカウントされる。また、装
置内ではＰＡＬ信号の走査線数に対応した水平同期信号
ＨＤo が生成されており、この信号が上記のカウンタ処
理と共にカウンタ４２においてカウントされる。そし
て、各カウンタ４１，４２のカウント値が減算回路４３
ａ〜４３ｅに入力され、各同期信号１／２ＨＤi〜４／
５ＨＤi と水平同期信号ＨＤo との差が演算される。さ
らに、これら各演算の結果は、各絶対値回路４４ａ〜４
４ｅにおいて絶対値に変換され、最小値及びモード決定
回路４５において前述のように各絶対値の最小値が選択
される。
に走査線数ｌi の信号として入力される。同時に、これ
に同期した水平同期信号ＨＤi及び垂直同期信号ＶＤi
がモード決定回路２２に与えられる。この水平同期信号
ＨＤi はモード決定回路２２内の分周回路３１において
所定比に分周される。つまり、１／２ＨＤi （＝５６
２．５パルス／２ＶＤi ），３／５ＨＤi （＝６７５パ
ルス／２ＶＤi ），２／３ＨＤi （＝７５０パルス／２
ＶＤi ），３／４ＨＤi （＝８４３．７５パルス／２Ｖ
Ｄi ），４／５ＨＤi （＝９００パルス／２ＶＤi ）の
各同期信号に分周される。これら各同期信号は、それぞ
れ１フレームあたりの走査線数１／２ｌi（＝５６２．
５本），３／５ｌi （＝６７５本），２／３ｌi （＝７
５０本），３／４ｌi （＝８４３．７５本），４／５ｌ
i （＝９００本）の信号に対応している。分周された各
信号は、モード情報生成回路内のカウンタ４１に与えら
れ、各分周信号のパルス数がカウントされる。また、装
置内ではＰＡＬ信号の走査線数に対応した水平同期信号
ＨＤo が生成されており、この信号が上記のカウンタ処
理と共にカウンタ４２においてカウントされる。そし
て、各カウンタ４１，４２のカウント値が減算回路４３
ａ〜４３ｅに入力され、各同期信号１／２ＨＤi〜４／
５ＨＤi と水平同期信号ＨＤo との差が演算される。さ
らに、これら各演算の結果は、各絶対値回路４４ａ〜４
４ｅにおいて絶対値に変換され、最小値及びモード決定
回路４５において前述のように各絶対値の最小値が選択
される。
【００２２】本例の場合には、ＰＡＬ信号の走査線数６
２５本に最も近い走査線数６７５本に対応した３／５Ｈ
Ｄi との差の絶対値が最小値になる。この絶対値を生成
させた同期信号３／５ＨＤi はモード情報出力回路５４
において識別され、同期信号３／５ＨＤi に対応したモ
ード情報Ｍが生成される。例えば、同期信号１／２ＨＤ
i ，３／５ＨＤi ，２／３ＨＤi ，３／４ＨＤi 及び４
／５ＨＤi にそれぞれ符号１，２，３，４及び５を対応
させた場合には、モード情報Ｍは２になる。このモード
情報Ｍは走査線数変換回路２１に出力されると共に、水
平同期信号生成回路に与えられる。水平同期信号生成回
路内の選択回路３２はこのモード情報Ｍに基づいて３／
５ＨＤi を選択し、これを水平同期信号ＨＤm として走
査線数変換回路２１に出力する。
２５本に最も近い走査線数６７５本に対応した３／５Ｈ
Ｄi との差の絶対値が最小値になる。この絶対値を生成
させた同期信号３／５ＨＤi はモード情報出力回路５４
において識別され、同期信号３／５ＨＤi に対応したモ
ード情報Ｍが生成される。例えば、同期信号１／２ＨＤ
i ，３／５ＨＤi ，２／３ＨＤi ，３／４ＨＤi 及び４
／５ＨＤi にそれぞれ符号１，２，３，４及び５を対応
させた場合には、モード情報Ｍは２になる。このモード
情報Ｍは走査線数変換回路２１に出力されると共に、水
平同期信号生成回路に与えられる。水平同期信号生成回
路内の選択回路３２はこのモード情報Ｍに基づいて３／
５ＨＤi を選択し、これを水平同期信号ＨＤm として走
査線数変換回路２１に出力する。
【００２３】次に、走査線数変換回路２１の動作につい
て、図７の垂直フィルタのブロック図及び図８の走査線
変換の模式図に従って説明する。走査線数変換回路２１
は、モード決定回路２２から入力したモード情報Ｍに基
づいて各垂直フィルタ６１ａ〜６１ｅの中から垂直フィ
ルタ６１ｂを特定する。この垂直フィルタ６１ｂは図７
に示される回路と等価になる。この垂直フィルタ６１ｂ
に入力された信号は、図８に示すように、５本→３本変
換される。すなわち１１２５本から６７５本に走査線数
変換される。このとき、垂直フィルタの動作は次の通り
である。入力信号は、３系統のフィルタに入力される。
すなわち各系統のフィルタ出力は、それぞれ図８におけ
る走査線ｘ，走査線ｙ，走査線ｚに相当する。このと
き、フィルタの各係数は、例えば
て、図７の垂直フィルタのブロック図及び図８の走査線
変換の模式図に従って説明する。走査線数変換回路２１
は、モード決定回路２２から入力したモード情報Ｍに基
づいて各垂直フィルタ６１ａ〜６１ｅの中から垂直フィ
ルタ６１ｂを特定する。この垂直フィルタ６１ｂは図７
に示される回路と等価になる。この垂直フィルタ６１ｂ
に入力された信号は、図８に示すように、５本→３本変
換される。すなわち１１２５本から６７５本に走査線数
変換される。このとき、垂直フィルタの動作は次の通り
である。入力信号は、３系統のフィルタに入力される。
すなわち各系統のフィルタ出力は、それぞれ図８におけ
る走査線ｘ，走査線ｙ，走査線ｚに相当する。このと
き、フィルタの各係数は、例えば
【００２４】
【数１】
【００２５】
【数２】
【００２６】
【数３】
【００２７】となるように、決定される。
【００２８】第１の系統に入力された信号は、時間軸伸
張回路７２ａでサンプルレート変換と遅延量調節を行っ
た後、乗算器７３ａで係数を掛け加算器７４ａに入力さ
れる。一方、ラインメモリ７１ａで１ライン遅延された
信号は、時間軸伸張回路７２ｂでサンプルレート変換と
遅延量調節を行った後、乗算器７３ｂで係数を掛け加算
器７４ａに入力される。加算器７４ａでは、これら２つ
の入力を加算し、図８における走査線ｘに相当する信号
を出力する。同様にして、加算器７４ｂからは走査線ｙ
に相当する信号が、加算器７４ｃからは走査線ｚに相当
する信号がそれぞれ出力される。各系統から出力された
信号は、それぞれ走査線並べ替え回路７５に入力され
る。走査線並べ替え回路７５では、モード決定回路２２
から入力される水平同期信号ＨＤm に基づいて、各系統
からの信号を選択し、出力する。
張回路７２ａでサンプルレート変換と遅延量調節を行っ
た後、乗算器７３ａで係数を掛け加算器７４ａに入力さ
れる。一方、ラインメモリ７１ａで１ライン遅延された
信号は、時間軸伸張回路７２ｂでサンプルレート変換と
遅延量調節を行った後、乗算器７３ｂで係数を掛け加算
器７４ａに入力される。加算器７４ａでは、これら２つ
の入力を加算し、図８における走査線ｘに相当する信号
を出力する。同様にして、加算器７４ｂからは走査線ｙ
に相当する信号が、加算器７４ｃからは走査線ｚに相当
する信号がそれぞれ出力される。各系統から出力された
信号は、それぞれ走査線並べ替え回路７５に入力され
る。走査線並べ替え回路７５では、モード決定回路２２
から入力される水平同期信号ＨＤm に基づいて、各系統
からの信号を選択し、出力する。
【００２９】信号切換回路６２では、モード情報Ｍに基
づいて各垂直フィルタ６１ａ〜６１ｅの出力の中から垂
直フィルタ６１ｂの出力を選択する。この結果、走査線
数変換回路２１の出力には、走査線数ｌm ＝６７５本の
信号が出力される。
づいて各垂直フィルタ６１ａ〜６１ｅの出力の中から垂
直フィルタ６１ｂの出力を選択する。この結果、走査線
数変換回路２１の出力には、走査線数ｌm ＝６７５本の
信号が出力される。
【００３０】図９は垂直圧伸回路２３の構成を示すブロ
ック図である。走査線数変換回路２１から入力された走
査線数ｌm ＝６７５本の信号はデュアルポートメモリ９
１に入力される。デュアルポートメモリ９１では、図１
０に示すように、６７５本の走査線のうち上下各２５本
が削除され６２５本になった後、垂直方向に時間伸張さ
れる。以下上記処理のためのデュアルポートメモリ９１
の動作を、図１１のタイミングチャートを参照しながら
詳細に説明する。入力信号はインターレース走査を行っ
ているので、奇数ラインと偶数ラインに分けて処理を行
う。まず、奇数ラインについては、入力信号がラインＮ
ｏ．２５からラインＮｏ．２７に変化する時にＷＥ（ラ
イトイネーブル）信号，ＲＳＴＷ（リセットライト）信
号，ＲＳＴＲ（リセットリード）信号がそれぞれ立ち上
がる。これら各信号の作用を説明する。ＷＥ信号はこの
信号が”Ｈ”（ハイ）の状態の時のみデュアルポートメ
モリ９１の書き込みが可能となるような信号である。Ｒ
ＳＴＷ信号，ＲＳＴＲ信号は、それぞれ信号の立ち上が
り時点をもってデュアルポートメモリ９１の書き込みア
ドレス，読みだしアドレスのリセットを行い、第１番地
からアドレスの値を増加しながら書き込み或は読みだし
を開始する。このとき、書き込みアドレスはＷＣＫ（ラ
イトクロック）、ここでは水平同期信号ＨＤm に同期し
たクロックＣＫm が入力される毎に１番地ずつ増加し、
また、読みだしアドレスはＲＣＫ（リードクロック）、
ここでは水平同期信号ＨＤo に同期したクロックＣＫo
が入力される毎に１番地ずつ増加する。したがってライ
ンＮｏ．２７のデータが入力されると、デュアルポート
メモリ９１はＣＫm に同期して書き込みを開始し、以下
ラインＮｏ．６４９のデータまでの書き込みを行う。一
方、ラインＮｏ．２７のデータが入力されると同時にデ
ュアルポートメモリ９１はＣＫo に同期して読みだしを
開始し、以下ラインＮｏ．６４９のデータまでの読みだ
しを行う。同様に偶数ラインについても、入力信号がラ
インＮｏ．２４からラインＮｏ．２６に変化する時にＷ
Ｅ（ライトイネーブル）信号，ＲＳＴＷ（リセットライ
ト）信号，ＲＳＴＲ（リセットリード）信号がそれぞれ
立ち上がる。したがって、ラインＮｏ．２６のデータが
入力されると、デュアルポートメモリ９１はＣＫm に同
期して書き込みを開始し、以下ラインＮｏ．６５０のデ
ータまでの書き込みを行う。一方、ラインＮｏ．２６の
データが入力されると同時にデュアルポートメモリ９１
はＣＫo に同期して読みだしを開始し、以下ラインＮ
ｏ．６５０のデータまでの読みだしを行う。。この結
果、ラインＮｏ．１からラインＮｏ．２５までとライン
Ｎｏ．６５１からラインＮｏ．６７５までのデータはカ
ットされ、また、画面垂直方向の時間軸伸張処理も同時
に行われ、最終的には１フレームあたりの走査線数が６
２５本のＰＡＬ信号フォーマットの信号に変換される。
ック図である。走査線数変換回路２１から入力された走
査線数ｌm ＝６７５本の信号はデュアルポートメモリ９
１に入力される。デュアルポートメモリ９１では、図１
０に示すように、６７５本の走査線のうち上下各２５本
が削除され６２５本になった後、垂直方向に時間伸張さ
れる。以下上記処理のためのデュアルポートメモリ９１
の動作を、図１１のタイミングチャートを参照しながら
詳細に説明する。入力信号はインターレース走査を行っ
ているので、奇数ラインと偶数ラインに分けて処理を行
う。まず、奇数ラインについては、入力信号がラインＮ
ｏ．２５からラインＮｏ．２７に変化する時にＷＥ（ラ
イトイネーブル）信号，ＲＳＴＷ（リセットライト）信
号，ＲＳＴＲ（リセットリード）信号がそれぞれ立ち上
がる。これら各信号の作用を説明する。ＷＥ信号はこの
信号が”Ｈ”（ハイ）の状態の時のみデュアルポートメ
モリ９１の書き込みが可能となるような信号である。Ｒ
ＳＴＷ信号，ＲＳＴＲ信号は、それぞれ信号の立ち上が
り時点をもってデュアルポートメモリ９１の書き込みア
ドレス，読みだしアドレスのリセットを行い、第１番地
からアドレスの値を増加しながら書き込み或は読みだし
を開始する。このとき、書き込みアドレスはＷＣＫ（ラ
イトクロック）、ここでは水平同期信号ＨＤm に同期し
たクロックＣＫm が入力される毎に１番地ずつ増加し、
また、読みだしアドレスはＲＣＫ（リードクロック）、
ここでは水平同期信号ＨＤo に同期したクロックＣＫo
が入力される毎に１番地ずつ増加する。したがってライ
ンＮｏ．２７のデータが入力されると、デュアルポート
メモリ９１はＣＫm に同期して書き込みを開始し、以下
ラインＮｏ．６４９のデータまでの書き込みを行う。一
方、ラインＮｏ．２７のデータが入力されると同時にデ
ュアルポートメモリ９１はＣＫo に同期して読みだしを
開始し、以下ラインＮｏ．６４９のデータまでの読みだ
しを行う。同様に偶数ラインについても、入力信号がラ
インＮｏ．２４からラインＮｏ．２６に変化する時にＷ
Ｅ（ライトイネーブル）信号，ＲＳＴＷ（リセットライ
ト）信号，ＲＳＴＲ（リセットリード）信号がそれぞれ
立ち上がる。したがって、ラインＮｏ．２６のデータが
入力されると、デュアルポートメモリ９１はＣＫm に同
期して書き込みを開始し、以下ラインＮｏ．６５０のデ
ータまでの書き込みを行う。一方、ラインＮｏ．２６の
データが入力されると同時にデュアルポートメモリ９１
はＣＫo に同期して読みだしを開始し、以下ラインＮ
ｏ．６５０のデータまでの読みだしを行う。。この結
果、ラインＮｏ．１からラインＮｏ．２５までとライン
Ｎｏ．６５１からラインＮｏ．６７５までのデータはカ
ットされ、また、画面垂直方向の時間軸伸張処理も同時
に行われ、最終的には１フレームあたりの走査線数が６
２５本のＰＡＬ信号フォーマットの信号に変換される。
【００３１】以上説明した走査線変換は、走査線数１１
２５本のＨＤＴＶ信号から走査線数６２５本のＰＡＬ信
号に変換する場合について説明したが、本装置に入力さ
れる信号の走査線数は上記信号に限定されることなく、
異なる任意の走査線数を持つ信号についても、これをモ
ード決定回路２２において識別し、走査線数変換器２１
の垂直フィルタの出力を切り換えることにより対応でき
る。
２５本のＨＤＴＶ信号から走査線数６２５本のＰＡＬ信
号に変換する場合について説明したが、本装置に入力さ
れる信号の走査線数は上記信号に限定されることなく、
異なる任意の走査線数を持つ信号についても、これをモ
ード決定回路２２において識別し、走査線数変換器２１
の垂直フィルタの出力を切り換えることにより対応でき
る。
【００３２】更に、本発明は、所望の出力信号について
も、上述のＰＡＬ信号に限定されることなく、いかなる
信号にも対応することが出来る。
も、上述のＰＡＬ信号に限定されることなく、いかなる
信号にも対応することが出来る。
【００３３】（実施例２）次に、本発明の走査線変換器
を用いたテレビジョン方式変換装置の実施例のうち、任
意のテレビジョン方式からＮＴＳＣ方式に変換するテレ
ビジョン方式変換装置の一実施例について説明する。
を用いたテレビジョン方式変換装置の実施例のうち、任
意のテレビジョン方式からＮＴＳＣ方式に変換するテレ
ビジョン方式変換装置の一実施例について説明する。
【００３４】図１２は本発明の一実施例による走査線変
換器が適用されたテレビジョン方式変換装置の概略構成
を示すブロック図である。本実施例による走査線変換器
１１には走査線数の異なる映像ソースが入力される。例
えば、走査線数６２５本のＰＡＬ方式，１１２５本のＨ
ＤＴＶ方式等である。これら各信号は走査線変換器１１
において、異なる走査線数からＮＴＳＣ方式の走査線数
である５２５本の走査線に変換される。走査線が共通化
された各信号はフィールド周波数変換回路１２１に入力
され、異なったフィールド周波数がＮＴＳＣ方式のフィ
ールド周波数である５９．９４Ｈｚに変換される。この
ようにして、走査線数及びフィールド周波数が共通化さ
れた各信号は、最後にアスペクト比変換回路１２２にお
いてＮＴＳＣ方式のアスペクト比である３：４のアスペ
クト比に変換され、出力端子１２３に走査線５２５本，
フィールド周波数５９．９４ＨｚのＮＴＳＣ信号が得ら
れる。
換器が適用されたテレビジョン方式変換装置の概略構成
を示すブロック図である。本実施例による走査線変換器
１１には走査線数の異なる映像ソースが入力される。例
えば、走査線数６２５本のＰＡＬ方式，１１２５本のＨ
ＤＴＶ方式等である。これら各信号は走査線変換器１１
において、異なる走査線数からＮＴＳＣ方式の走査線数
である５２５本の走査線に変換される。走査線が共通化
された各信号はフィールド周波数変換回路１２１に入力
され、異なったフィールド周波数がＮＴＳＣ方式のフィ
ールド周波数である５９．９４Ｈｚに変換される。この
ようにして、走査線数及びフィールド周波数が共通化さ
れた各信号は、最後にアスペクト比変換回路１２２にお
いてＮＴＳＣ方式のアスペクト比である３：４のアスペ
クト比に変換され、出力端子１２３に走査線５２５本，
フィールド周波数５９．９４ＨｚのＮＴＳＣ信号が得ら
れる。
【００３５】以上、任意のテレビジョン方式からＮＴＳ
Ｃ方式に変換するテレビジョン方式変換装置の一実施例
について説明したが、本発明は、前記実施例の他にいか
なる所望のテレビジョン方式にも適用することが出来
る。
Ｃ方式に変換するテレビジョン方式変換装置の一実施例
について説明したが、本発明は、前記実施例の他にいか
なる所望のテレビジョン方式にも適用することが出来
る。
【００３６】
【発明の効果】以上説明したように本発明の走査線変換
器は、モード決定手段により異なる走査線数をもつ任意
の入力信号を識別され、走査線数変換回路はこの識別結
果に基づいて所望の走査線数に近い中間走査線数を持つ
信号を生成する。垂直圧伸回路は前記中間走査線数を微
調整し、目的とする出力信号に走査線変換する。
器は、モード決定手段により異なる走査線数をもつ任意
の入力信号を識別され、走査線数変換回路はこの識別結
果に基づいて所望の走査線数に近い中間走査線数を持つ
信号を生成する。垂直圧伸回路は前記中間走査線数を微
調整し、目的とする出力信号に走査線変換する。
【００３７】このため、装置に入力される信号が異なる
走査線数のものであっても、これを共通の走査線数に変
換することが可能になる。従って、走査線数変換処理後
の各種の信号処理は、共通の装置において共通の処理操
作を行うことができるようになる。この結果、装置は小
型化し、また、信号処理は容易になる。
走査線数のものであっても、これを共通の走査線数に変
換することが可能になる。従って、走査線数変換処理後
の各種の信号処理は、共通の装置において共通の処理操
作を行うことができるようになる。この結果、装置は小
型化し、また、信号処理は容易になる。
【００３８】また、本発明のディスプレイ駆動装置は、
上記走査線変換器を備えることにより、任意の走査線を
有する映像ソースに対してディスプレイに適合した走査
線に変換し、以下の信号処理を共通化することが出来
る。この結果、信号処理アルゴリズムの共通化ができ、
処理が容易になる。また、装置の小型化，簡略化が達成
でき、コストダウンにもつながる。
上記走査線変換器を備えることにより、任意の走査線を
有する映像ソースに対してディスプレイに適合した走査
線に変換し、以下の信号処理を共通化することが出来
る。この結果、信号処理アルゴリズムの共通化ができ、
処理が容易になる。また、装置の小型化，簡略化が達成
でき、コストダウンにもつながる。
【００３９】また、本発明のテレビジョン方式変換装置
は、上記走査線変換器を備えることにより、従来異なる
方式のテレビジョン信号に対して複数の装置を用いて対
応していた処理を、同一の装置で処理することが可能と
なり、装置規模の削減や構成の簡略化ができ、また、ユ
ーザーにとってはテレビジョンの方式を意識せずに操作
が出来ることから、取り扱いが容易になる。
は、上記走査線変換器を備えることにより、従来異なる
方式のテレビジョン信号に対して複数の装置を用いて対
応していた処理を、同一の装置で処理することが可能と
なり、装置規模の削減や構成の簡略化ができ、また、ユ
ーザーにとってはテレビジョンの方式を意識せずに操作
が出来ることから、取り扱いが容易になる。
【図１】走査線変換器１１の内部構成を示すブロック
図。
図。
【図２】本発明の一実施例による走査線変換器が適用さ
れたディスプレイ駆動装置の概略構成を示すブロック
図。
れたディスプレイ駆動装置の概略構成を示すブロック
図。
【図３】水平同期信号生成回路を示すブロック図。
【図４】モード情報生成回路を示すブロック図。
【図５】最小値及びモード情報決定回路４５の内部構造
を示すブロック図。
を示すブロック図。
【図６】走査線数変換回路２１の内部構成を示すブロッ
ク図。
ク図。
【図７】走査線数変換回路２１の動作を説明するための
垂直フィルタのブロック図。
垂直フィルタのブロック図。
【図８】走査線数変換回路２１の動作を説明するための
走査線変換の模式図。
走査線変換の模式図。
【図９】垂直圧伸回路２３の構成を示すブロック図。
【図１０】時間伸張を説明するための模式図。
【図１１】デュアルポートメモリ９１の動作を説明する
ためのタイミングチャートを示す図。
ためのタイミングチャートを示す図。
【図１２】本発明の一実施例による走査線変換器が適用
されたテレビジョン方式変換装置の概略構成を示すブロ
ック図。
されたテレビジョン方式変換装置の概略構成を示すブロ
ック図。
【図１３】従来例であるＭＵＳＥ−ＮＴＳＣコンバータ
に用いられている走査線変換器の一例の動作を説明する
図。
に用いられている走査線変換器の一例の動作を説明する
図。
１１ 走査線変換器 ２１ 走査線数変換回路 ２２ モード決定回路 ２３ 垂直圧伸回路 ２４ クロック生成回路
Claims (3)
- 【請求項１】 第１の水平同期信号と垂直同期信号と該
第１の水平同期信号および該垂直同期信号に同期した入
力信号とを受取る入力部と、 互いに異なる複数の第２の水平同期信号を生成する分周
部であって、１フレームにおける該第１の水平同期信号
のパルス数と、該１フレームにおける該複数の第２の水
平同期信号のパルス数との比はそれぞれ整数比であり、
該１フレームは該垂直同期信号によって定まる、分周部
と、 第３の水平同期信号を生成する生成部と、 該複数の第２の水平同期信号のうち、該１フレームにお
ける該第３の水平同期信号のパルス数に最も近い該１フ
レームにおけるパルス数を有する第２の水平同期信号を
第４の水平同期信号として選ぶ選択部と、 該第４の水平同期信号を用いて該入力信号を変換するこ
とで、該１フレームにおける該第４の水平同期信号のパ
ルス数に対応した走査線数を有する信号を生成する走査
線数変換部と、 該第４の水平同期信号に同期して該信号を記憶するとと
もに、記憶された該信号を該第３の水平同期信号に同期
して出力することで、該１フレームにおける該第３の水
平同期信号のパルス数に対応した走査線数を有する出力
信号を供給する、記憶部と、 を備えた走査線数変換器。 - 【請求項２】 請求項１記載の走査線変換器から出力さ
れた前記出力信号を、ディスプレイに表示するためのデ
ィスプレイ駆動手段を備えることを特徴とするディスプ
レイ駆動装置。 - 【請求項３】 第１の水平同期信号と垂直同期信号と該
第１の水平同期信号および該垂直同期信号に同期した入
力信号とを受取るステップと、 互いに異なる複数の第２の水平同期信号を生成するステ
ップであって、１フレームにおける該第１の水平同期信
号のパルス数と、該１フレームにおける該複数の第２の
水平同期信号のパルス数との比はそれぞれ整数比であ
り、該１フレームは該垂直同期信号によって定まる、ス
テップと、 第３の水平同期信号を生成するステップと、 該複数の第２の水平同期信号のうち、該１フレームにお
ける該第３の水平同期信号のパルス数に最も近い該１フ
レームにおけるパルス数を有する第２の水平同期信号を
第４の水平同期信号として選ぶステップと、 該第４の水平同期信号を用いて該入力信号を変換するこ
とで、該１フレームにおける該第４の水平同期信号のパ
ルス数に対応した走査線数を有する信号を生成するステ
ップと、 該第４の水平同期信号に同期して該信号を記憶するとと
もに、記憶された該信号を該第３の水平同期信号に同期
して出力することで、該１フレームにおける該第３の水
平同期信号のパルス数に対応した走査線数を有する出力
信号を供給する、ステップと、 を含んだ走査線数変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16964791A JP3186097B2 (ja) | 1991-07-10 | 1991-07-10 | 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16964791A JP3186097B2 (ja) | 1991-07-10 | 1991-07-10 | 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522708A JPH0522708A (ja) | 1993-01-29 |
| JP3186097B2 true JP3186097B2 (ja) | 2001-07-11 |
Family
ID=15890359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16964791A Expired - Fee Related JP3186097B2 (ja) | 1991-07-10 | 1991-07-10 | 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186097B2 (ja) |
-
1991
- 1991-07-10 JP JP16964791A patent/JP3186097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522708A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100742460B1 (ko) | 영상 신호 변환 방법 | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| CN102572360B (zh) | 共享存储器多视频通道显示装置和方法 | |
| JPH06217229A (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| JP4445122B2 (ja) | ２タップ／３タップフリッカフィルタリングのためのシステム及び方法 | |
| EP0717562B1 (en) | Method and apparatus for displaying two video pictures simultaneously | |
| JP2001320680A (ja) | 信号処理装置および方法 | |
| JP3186097B2 (ja) | 走査線変換器及びディスプレイ駆動装置及びテレビジョン方式変換装置 | |
| KR100403692B1 (ko) | 화상표시장치 | |
| JP2001218128A (ja) | マルチ画面合成装置 | |
| JP3315557B2 (ja) | 表示制御装置及び方法及び表示装置 | |
| CN101461233A (zh) | 共享存储器多视频通道显示装置和方法 | |
| JP3185973B2 (ja) | 特殊効果波形発生装置 | |
| JPH0865639A (ja) | 画像処理装置 | |
| JPH089343A (ja) | 映像信号変換装置 | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| JPH0759055A (ja) | 映像信号方式変換装置 | |
| JP3546029B2 (ja) | 走査線変換回路 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| JPH11185031A (ja) | 解像度変換方法、解像度変換装置、その装置を含むシステム、及び記憶媒体 | |
| JPH06292152A (ja) | 映像信号変換装置 | |
| JPH099164A (ja) | 多画面信号処理装置 | |
| JP2782718B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |