JP3315557B2 - 表示制御装置及び方法及び表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディスプレイの表示制
御装置及び方法と、該表示制御装置を備えた表示装置に
関するものである。特に、ドットマトリクスディスプレ
イを有する表示装置の表示制御に好適な表示制御装置及
びその方法に関する。

【０００２】

【従来の技術】ＮＴＳＣ，ＰＡＬ，ＳＥＣＡＭ等のテレ
ビジョン入力信号およびパーソナルコンピュータ、ワー
クステーション等のコンピュータ入力信号を受け、表示
装置に表示せしめる表示制御装置がある。

【０００３】また、近年、表示装置上に、各種調整処理
を容易にするための表示を行う、ＯＳＤ（オンスクリー
ンディスプレイ）表示と呼ばれる技術がある。操作者
は、このＯＳＤ表示を見ながら、表示装置に備えられて
いる、各種操作キーを操作することにより、表示画面の
明るさ、コントラスト等の表示装置における各種調整処
理を容易に行うことができる。

【０００４】一方、各種ホストコンピュータからＣＲＴ
表示装置へ入力されるアナログ入力信号（ＣＲＴ信号）
をそのまま受けて、スタンドアローン型液晶表示装置上
に表示可能な信号に変換せしめるＰ＆Ｐ（プラグアンド
プレイ）と呼ばれるディスプレイインターフェースがあ
る。このＰ＆Ｐインターフェースは、ＣＲＴ表示装置を
スタンドアローン型液晶表示装置に置き換えて行く上で
非常に有効なインターフェースである。

【０００５】

【発明が解決しようとする課題】上述のＰ＆Ｐインター
フェースにおいて、パーソナルコンピュータ、ワークス
テーション、ＴＶ，ＶＴＲといった各種入力信号に対応
し、かつパーソナルコンピュータの表示モード（表示解
像度）の変更にも対応できる、マルチシンクＰ＆Ｐイン
ターフェースを実現するという要望が高まっている。し
かしながら、このようなマルチシンクＰ＆Ｐインターフ
ェースを実現する場合、ホストコンピュータからの入力
信号と、ＴＶ，ＶＴＲ等からの入力信号とが、異なる解
像度、異なるドットクロックであるために、それぞれの
入力信号と上記ＯＳＤ表示データを切り替えて出力する
ことができなかった。

【０００６】本発明は上述の問題点に鑑みてなされたも
のであり、画像解像度およびドットクロックが異なる表
示状態の夫々に対応してＯＳＤを適切に表示することが
可能な表示制御方法及び装置及び表示装置を提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の表示制御装置は以下の構成を備えている。
即ち、異なる解像度及びドットクロックに対応する複数
種類の画像信号を表示するための複数種類の表示モード
を有する表示制御装置であって、表示中の画像信号の表
示モードを判定する判定手段と、前記表示モードに対応
したフォントサイズのＯＳＤデータを記憶する記憶手段
と、前記判定手段で判定された表示モードに基づいて表
示すべきＯＳＤデータを前記記憶手段に記憶されている
ＯＳＤデータから選択する選択手段と、前記選択手段で
選択されたＯＳＤデータを現在表示中の画像信号と切り
換えて入力する入力手段と、前記入力手段で入力された
ＯＳＤデータを前記画像信号の表示モードにて出力する
出力手段とを備え、前記記憶手段には、各表示モードに
おけるドットクロックスピードと、各表示モードにおい
て画像信号に対して施される拡大処理とに基づいて決定
されたフォントサイズ及び形状のデータが記憶されてい
る。

【０００８】

【０００９】

【００１０】また、好ましくは、前記ＯＳＤデータは各
表示モードに対応した表示内容を有し、前記選択手段
は、各表示モードに適切な表示内容を有するＯＳＤデー
タを選択する。各表示モードにおいて、適切な操作を行
うことが可能となるからである。

【００１１】また、好ましくは、前記複数種類の表示モ
ードは、少なくともコンポジットビデオ信号を表示する
ための第１表示モードとコンピュータＣＲＴ信号を表示
するための第２表示モードとを含む。駆動形態の異なる
代表的な表示モードを備えることが可能となり、適用範
囲の広い表示制御装置替えられるからである。

【００１２】また、好ましくは、前記第１表示モードに
おいてＯＳＤデータを表示する場合、前記出力手段は、
入力されたＯＳＤデータに対して、コンポジットビデオ
信号を変換して得られたＲＧＢ信号に施される処理と同
様の処理を施して出力する。

【００１３】

【作用】上記の構成によれば、異なる解像度及びドット
クロックに対応する複数種類の画像信号を表示するため
の複数種類の表示モードを有する表示制御装置におい
て、各表示モードに適応したＯＳＤ表示が行われる。こ
れは次の様にして達成される。まず判定手段は、表示中
の画像信号の表示モードが何であるかを判定する。選択
手段は、表示モードに対応したフォントサイズのＯＳＤ
データを記憶する記憶手段の中から、判定された表示モ
ードに基づいて表示すべきＯＳＤデータを選択する。入
力手段により、選択されたＯＳＤデータが現在表示中の
画像信号と切り換えて入力されると、出力手段は入力さ
れたＯＳＤデータが直前に表示していた画像信号の表示
モードにて出力する。また、ここで、記憶手段には、各
表示モードにおけるドットクロックスピードと、各表示
モードにおいて画像信号に対して施される拡大処理とに
基づいて決定されたフォントサイズ及び形状のデータが
記憶されている。

【００１４】このため、例えば、ホストコンピュータか
らの入力信号と、ＴＶ，ＶＴＲ等からの入力信号との夫
々に適したＯＳＤデータを適切に出力することができ、
マルチシンクＰ＆Ｐインターフェースが実現する。

【００１５】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。

【００１６】図１は、本実施例にかかる表示制御装置１
０のブロック図である。本表示制御装置１０はＮＴＳ
Ｃ，ＰＡＬ，ＳＥＣＡＭ等のコンポジットビデオ信号入
力および、ＹＣ（輝度，色差）分離信号入力，そして、
ＰＣ（パソコン），ＷＳ（ワークステーション）等のア
ナログコンピュータ入力信号を受信し、表示部１．５に
表示することができる。

【００１７】コンポジットビデオ信号処理部１.２につ
いて説明する。

【００１８】まず、チューナー１.２１を通して、また
は直接に入力されたＮＴＳＣ，ＰＡＬ，ＳＥＣＡＭ等の
コンポジットアナログ画像信号はカラーデコーダ１.２
２によりＡ／Ｄ変換，色差復調，ＲＧＢ信号へのマトリ
クス変換が施される。またＹＣ分離画像信号は、カラー
デコーダ１.２２によりＡ／Ｄ変換され，ＲＧＢ信号へ
のマトリクス変換が施され、ＲＧＢフィールドデータが
得られる。該ＲＧＢフィールドデータはフィールド／フ
レーム変換部１.２４において、６０Ｈｚフィールドデ
ータから６０Ｈｚフレームデータへ変換される。

【００１９】該フレームデータは水平補間処理部１.２
５により、表示部１.５の水平解像度と等しい水平解像
度に補間処理される。ただし、ここで行なわれる補間処
理は、水平方向に２倍の解像度に補間処理するものであ
るため、同じデータを２度読み出しすることによりなさ
れるものである。

【００２０】次に、音声処理部１.７について説明す
る。

【００２１】遅延調整部１.７１はシステム制御部１.９
１により制御され、表示部１.５における画像表示と、
スピーカ１.７３から出力される音声とのずれの調整を
行う。

【００２２】表示部１.５においては本体の使用温度に
よって、表示画面の左上と右隅とではわずかながら画像
表示に遅延が生じる。このためＴＶ信号のように動画と
音声の同期が必要な場合、温度によって影響を受ける画
像と影響を受けない音声に時間的な不一致が発生してし
まう。この現象を解消するために表示部１.５の温度情
報をシステム制御部１.９１にフィードバックする。こ
のフィードバックされた情報をもとにシステム制御部
１．９１は遅延調整部１.７１をコントロールして画像
と音声が同期するような音声遅延時間を発生させる。つ
まり、画像表示の遅延がない場合には音声のディレイを
発生させず、画像表示の遅延がある場合には音声のディ
レイを発生させるように制御する。

【００２３】ただし、発生させる音声遅延時間は予め用
意されている表示部１.５の温度と画像表示遅延時間の
相関テーブルが参照され、対応する遅延時間が引き出さ
れる。この遅延調整を行うことにより表示部１.５の温
度変化に関らず、画像と音声の同期がとれるようにな
る。

【００２４】遅延調整された音声信号は音声信号処理部
１.７２に送られる。音声信号処理部１.７２はサウンド
プロセッサ，オーディオアンプ等を持つ。サウンドプロ
セッサは、システム制御部１.９１からのコントロール
により音声入力の音量調整，ステレオ／モノラル切換，
左右スピーカーバランス調整，トーンコントロール，サ
ラウンド処理等を行う。

【００２５】サウンドプロセッサ１.７２から出力され
た音声信号はオーディオアンプに送られ、スピーカ１.
７３用に増幅処理が行なわれる。増幅された音声信号は
スピーカ１.７３に送られ音声として出力される。

【００２６】次に、コンピュータ画像信号処理部１．１
について説明する。

【００２７】ＰＣ，ＷＳ等のアナログコンピュータ画像
信号は、同期信号分離部１.０１において、水平，垂直
同期信号とアナログＲＧＢ信号に分離される。この同期
信号分離部１.０１について詳細に説明する。同期信号
分離部１.０１は、コンピュータなどからのＲＧＢ画像
信号とコンポジットシンク，セパレートシンクまたはシ
ンクオングリーンなどの同期信号から成るビデオ信号ｓ
１.０１を入力し、画像信号ｓ１.０２，同期信号ｃｓ
１.０１および同期信号極性判別信号ｃｓ１.０２を出力
する。画像信号ｓ１.０２はＡ／Ｄ変換器１.０３へ出力
される。同期信号ｃｓ１.０１は、入力されたビデオ信
号より分離された同期信号を負極性の同期信号に変換し
たものであり、同期信号測定部１．０２、クロック発生
部１．０４、補間処理部１．０５及びシステム制御部
１．９１へ出力される。同期信号極性判別信号ｃｓ１.
０２は、入力された同期信号s１.０１の極性を示すもの
であり、システム制御部１.９１へ出力される。

【００２８】同期信号分離部１.０１において分離され
た水平，垂直同期信号は、同期信号測定部１.０２に入
力され、水平，垂直周波数，および水平，垂直同期信号
極性等が測定される。

【００２９】ここで上記同期信号測定部１.０２におい
てなされる処理について、図２を用いて詳細に説明す
る。図２は、同期信号測定部１.０２の詳細な制御構成
を表すブロック図である。

【００３０】２.０１はクロックジェネレータであっ
て、水平同期信号（ＨＤ）ｃｓ２.０１および垂直同期
信号（ＶＤ）ｃｓ２.０２の周期測定のために、これら
の信号の周期よりも十分高い周波数で、あらかじめ決め
られた周波数のクロック，ｃｓ２.０３、およびｃｓ２.
０４を発生する。

【００３１】２.０２は、水平同期信号ＨＤ（ｃｓ２.０
１）の周期測定用のカウンタであって、水平同期信号Ｈ
Ｄ（ｃｓ２.０１）の立ち下がりでリセットされ、そこ
から次の立ち下がりまでの期間、クロックジェネレータ
２．０１より所定周波数のクロックｃｓ２.０３をカウ
ントする。このカウントの結果である測定カウント値Ｔ
ＨＤ１（ｃｓ２.０５）は、水平同期信号ＨＤの立ち上
がりに同期して、ＦＩＦＯメモリ２．０５へ書き込まれ
る。

【００３２】２.０３は、ｃｓ２.０１水平同期信号ＨＤ
の周期測定用カウンタであって、水平同期信号ＨＤ（ｃ
ｓ２.０１）の立ち上がりでリセットされ、そこから次
の立ち上がりまでの期間、クロックジェネレータ２.０
１よりの所定周波数のクロックｃｓ２.０３をカウント
する。そして、その結果である測定カウント値ＴＨＤ２
（ｃｓ２.０５）は、水平同期信号ＨＤの立ち上がりに
同期して、ＦＩＦＯメモリ２.０５へ書き込まれる。

【００３３】２.０４は、水平同期信号ＨＤ（ｃｓ２.０
１）の帰線時間ＴＨＢlank（垂直同期信号ＨＤのレベル
が「０」の期間）の測定を行うカウンタである。カウン
タ２．０４は、水平同期信号ＨＤ（ｃｓ２.０１）の立
ち下がりでリセットされ、そこから次の立ち上がりまで
の間、クロックジェネレータ２.０１よりの所定周波数
のクロックｃｓ２.０３をカウントする。そして、その
結果である測定カウント値ＴＨＢlank（ｃｓ２.０６）
は、水平同期信号ＨＤの立ち上がりに同期して、ＦＩＦ
Ｏメモリ２.０５へ書き込まれる。

【００３４】２.０５は、ＦＩＦＯメモリであって、上
述のＴＨＤ１（ｃｓ２.０５），ＴＨＤ２（ｃｓ２.０
６），ＴＨＢlank（ｃｓ２.０７）のデータを垂直同期
信号ＶＤの１周期にわたって格納する。図３は同期信号
測定部１.０２内のＦＩＦＯメモリ２.０５におけるデー
タの格納状態を表す図である。これらのデータは、Ｒ／
Ｗ制御部２.３０を通して、先に格納されたデータから
順に信号ｃｓ１.１９として読み出すことができる。

【００３５】２.１１は、垂直同期信号ＶＤ一周期中の
水平同期信号ＨＤの数を測定するためのカウンタであっ
て、垂直同期信号ＶＤ（ｃｓ２.０２）の立ち上がりで
リセットされ、そこから次の立ち上がりまでの一期間、
水平同期信号ＨＤ（ｃｓ２.０１）をクロックとしてカ
ウントする。そして、その結果である測定カウント値Ｎ
ＨＤ（ｃｓ２.０７）を、垂直同期信号ＶＤの立ち上が
りに同期して、レジスタ２.１４内へ書き込む。

【００３６】２.１２は、垂直同期信号ＶＤ（ｃｓ２.０
２）の周期測定用カウンタであって、垂直同期信号ＶＤ
（ｃｓ２.０２）の立ち上がりでリセットされ、そこか
ら次の立ち上がりまでの一期間、クロックジェネレータ
２.０１よりの所定周波数のクロックｃｓ２.０４をカウ
ントする。そして、その結果である測定カウント値ＴＶ
Ｄ（ｃｓ２.１２）を、垂直同期信号ＶＤの立ち上がり
に同期して、レジスタ２.１４内へ書き込む。

【００３７】２.１３は、垂直同期信号ＶＤの帰線時間
ＶＢlank（垂直同期信号ＶＤのレベルが「０」の期間）
の測定を行うカウンタであって、垂直同期信号ＶＤ（ｃ
ｓ２.０２）の立ち下がりでリセットされ、そこから次
の立ち上がりまで、クロックジェネレータ２.０１より
の所定の周波数のクロックｃｓ２.０４をカウントす
る。そして、その結果である測定カウント値ＴＶＢlank
（ｃｓ２.１３）をＶＤの立ち上がりに同期して、レジ
スタ２.１４内へ書き込む。

【００３８】２.１４はレジスタであって、上述したＮ
ＨＤ（ｃｓ２.１１），ＴＶＤ（ｃｓ２.１２），ＴＶＢ
lank（ｃｓ２.１３），及びＶＤ・ＨＤの極性（ｃｓ
１．０２）を垂直同期信号ＶＤ（ｃｓ２.０２）に同期
して図４に示す様に格納する。図４は同期信号測定部
１.０２のレジスタ２.１４のデータ格納状態を表す図で
ある。以上の各データの書き込み終了に伴って、Ｒ／Ｗ
制御部２.３０を通して、バスへ制御信号ｃｓ１.１９を
出力する。

【００３９】２.２１は比較レジスタであって、比較す
べき水平同期信号ＨＤの数がｃｓ１.１９を介して格納
される。

【００４０】２.２２はコンパレータであって、カウン
タ２．１１からのＨＤ数カウンタ出力ｃｓ２.１１と、
比較レジスタ２．２１よりの比較レジスタ出力ｃｓ２.
２１とを比較する。比較の結果、両者が一致するとコン
パレータ出力ｃｓ２.２２をアクティブにし、Ｒ／Ｗ制
御部２.３０を通して該コンパレータ出力ｃｓ２.２２を
出力する。

【００４１】２.３０は、Ｒ／Ｗ制御部であって、ＦＩ
ＦＯメモリ２.０５，レジスタ２.１４，ＨＤ比較レジス
タ２.２１，コンパレータ出力ｃｓ２.２２とを信号ｃｓ
１.１９として制御バス上へ転送するデータ転送制御を
行う。

【００４２】以上のような同期信号測定部１.０２にお
いて測定された測定値は、システム制御部１.９１に取
り込まれる。システム制御部１.９１は、この測定値か
ら、入力信号の表示モードの判定を行う。該システム制
御部１.９１は、この特定された表示モードに基づき、
クロック発生部１.０４，補間処理部１.０５，ＯＳＤ
（オンスクリーンディスプレイ）制御部１.９３に必要
な設定を行う。

【００４３】ここで表示モード判定について、図５のフ
ローを参照しながら詳細に説明する。図５は、本実施例
における表示モードの判定手順を表すフローチャートで
ある。システム制御部１．９１は、ステップＳ１００１
において、クロック発生部１．０４からアンロック信号
を受け取った場合、入力信号の表示モード変更、または
ホストコンピュータ自身が別の信号仕様のものと変更さ
れたことを検出し、ステップＳ１００２に進む。そうで
なく、クロック発生手段がロック信号を出力している場
合には、何もせずに処理を終了する。

【００４４】ステップＳ１００２では、新たに同期信号
測定部１．０２から水平同期信号ＨＤと垂直同期信号Ｖ
Ｄの周波数（夫々、Ｈｓｙｎｃ、Ｖｓｙｎｃとする）を
受け取る。そしてステップＳ１００３において、水平同
期信号周波数Ｈｓｙｎｃが、最低対応周波数（Ｈ＿boto
m）からＡＨｚの間であり、かつ、垂直同期信号周波数
Ｖｓｙｎｃが最低対応周波数（Ｖ＿botom）からＢＨｚ
の間であるかを判定する。もしそうであるなら、ステッ
プＳ１００４に進み、システム制御部１．９２はクロッ
ク発生部１．０４にＭＯＤＥ０の場合の設定を行う。そ
してステップＳ１００５において、システム制御部１．
９２はクロック発生部１．０４からロックまたはアンロ
ック信号を受け取る。もしロック信号を受け取ったなら
ば、ステップＳ１００６において現在の入力信号の表示
モードはＭＯＤＥ０であると判定する。

【００４５】そうでなく、もしアンロック信号を受け取
ったならば、現在の入力信号の表示モードはＭＯＤＥ０
ではないと判定し、引き続き判定処理にいく（ステップ
Ｓ１００７へ進む）。同様の処理をＭＯＤＥ Ｍまで行
う。ＭＯＤＥ Ｍまでに入力信号の特定がなされなかっ
た場合、現在の入力信号は対応不可能な信号であるとし
て、ステップＳ１０１５において対応不可信号入力処理
を行う。

【００４６】そして、同期信号分離後のアナログＲＧＢ
信号ｓ１.０２は、Ａ／Ｄ変換部１.０３により、ドット
マトリクスディスプレイの水平解像度と等しい水平解像
度になるようなサンプリングクロックでサンプリングさ
れる。該サンプリングクロックはクロック発生部１.０
４により得られる。

【００４７】次に、クロック発生部１.０４の機能を図
６を用いて詳細に説明する。図６は、クロック発生部
１.０４の構成を示すブロック図である。同図に示され
る様に、本クロック発生部１.０４は、位相比較器３.０
５，チャージポンプ型ローパスフィルタ３.０６〜３.０
８，ＶＣＯ(Voltage-controlled Oscillator)３.１０お
よび分周期３.０４を基本構成とするＰＬＬ(Phase Lock
ed Loop)クロック発生器である。３.１７は制御レジス
タであり、クロック発生部１.０４を制御するために、
システム制御部１.９１に接続されているデータバスｃ
ｓ１.１９とのインターフェースを行うとともに、以下
に説明するクロック発生用モジュール３.０１〜３.１６
を制御するための設定を行うレジスタ群として機能す
る。

【００４８】ビデオの水平同期信号は、信号線ｃｓ１.
０１よりｉ／Ｆレベル選択部３.０１に送られる。ｉ／
Ｆレベル選択部３.０１では、同期信号分離部１.０１か
ら出力される信号インターフェース、例えばＴＴＬやＰ
ＥＣＬなどに対応するためにｉ／Ｆ信号用のインターフ
ェースを切り換える。このｉ／Ｆ信号用インターフェー
スの切り換えは、制御レジスタ３.１７に格納されたデ
ータに基づく制御信号ｃｓ３.０１に応じてなされる。
極性反転部３.０２は、位相比較を行う際、水平同期信
号の立上りまたは立下りの両方のエッジで位相比較を行
えるようにするものであり、極性切替制御線ｃｓ３.０
２に応じて極性を切り換える。

【００４９】遅延部３.０３は、水平同期信号ｃｓ３.０
１とドットクロック信号ｓ３.０３（プログラマブルカ
ウンタ３．１２より出力される）とを入力し、水平同期
信号ｃｓ３.０１に対してドットクロック１周期分以上
の遅延調整をプログラマブルに行うものである。遅延時
間は、遅延制御線ｃｓ３.０３によって調整される。ｓ
１.０１に入力されたビデオ信号は、同期信号分離部１.
０１で同期信号と画像信号に分けられる。それらは、各
々異なる処理系に入力されるため、Ａ／Ｄ変換器１.０
３に入力される画像データｓ１.０２とクロック発生部
１.０４が生成するＡ／Ｄ変換用サンプリングクロック
ｃｓ１.０３に位相差が生じてしまう。そこでこの遅延
部３.０３は画像データｓ１.０２とサンプリングクロッ
クｃｓ１.０３の位相を調節するものである。遅延調整
された水平同期信号は、基準水平同期信号として信号線
ｓ３.０２に出力される。

【００５０】分周器３.０４は、プログラマブルカウン
タ３.１２から出力されたドットクロック信号ｓ３.０３
を、システム制御部１.９１が制御レジスタ３.１７に設
定した分周値で分周するものであり、分周器制御線ｃｓ
３.０４によって分周器３．０４内のカウンタに分周値
が設定される。

【００５１】図７は分周器内のカウンタの構成を表すブ
ロック図である。分周器制御線ｃｓ３.０４は、図中に
示すようにＣＬＯＣＫ，ＤＡＴＡ，ＬＡＴＣＨ信号で構
成されており、ＣＬＯＣＫ信号同期でＤＡＴＡがシフト
レジスタ３.２０へシリアル転送される。ＤＡＴＡ転送
終了後、ＬＡＴＣＨ信号によってシフトレジスタ３.２
０のデータをメインデバイダのレジスタ３.２１に転送
する。回路３.２３は、メインデバイダ３.２２の値が０
になるのを判別するものであり、０になるとＬＯＡＤ信
号ｃｓ３.２０をメインデバイダ３.２２に出力する。メ
インデバイダ３.２２は、ＬＯＡＤ信号ｃｓ３.２０を受
けて、レジスタ３.２１のデータをメインデバイダ３.２
２に転送する。

【００５２】位相比較器３.０５は遅延調整された基準
水平同期信号ｓ３.０２と分周器からの出力信号ｓ３.０
４を入力し、それらの信号の位相を比較するものであ
り、位相差に応じた電圧，あるいはパルス信号を発生す
る。位相比較イネーブル制御信号ｃｓ３.０５は、位相
比較器３.０５が基準水平同期信号ｓ３.０２と分周器か
らの出力信号ｓ３.０４の位相比較を行うか否かを制御
する信号である。

【００５３】チャージポンプ型ローパスフィルタは、チ
ャージポンプ３.０６およびローパスフィルタ切替制御
信号ｃｓ３.０６で指定されるローパスフィルタ（３.０
７または３.０８）で構成される。これは、位相比較器
３.０５からの出力電圧から高周波成分と雑音を除去
し、直流電圧をＶＣＯ３.１０に供給するものである。
ここで、チャージポンプ電流を以下のように可変するこ
とにより、ＰＬＬの位相比較検出利得を調整することが
可能となる。すなわち、システム制御部１.９１が制御
レジスタ３.１７に設定したディジタル値をゲイン制御
信号ｃｓ３.０７経由でＤ／Ａコンバータ３.０９に送
る。そして、Ｄ／Ａコンバータ３.０９においてその値
に対応する電流に変換し、得られた電流をチャージポン
プ３．０６に供給することによりチャージポンプ電流を
制御する。

【００５４】また、ＰＬＬの応答特性は、抵抗とコンデ
ンサで構成されるローパスフィルタ３.０７または３.０
８のフィルタ定数により決定される。よって、本ＰＬＬ
のダンピングファクタは、上記位相比較検出利得とフィ
ルタ定数の調整により可変できるようになっている。

【００５５】ＶＣＯ３.１０は以下の方法でＤ／Ａコン
バータ３.１１とチャージポンプ３.０６からの出力信号
に応じた、基準水平同期信号ｓ３.０２を逓倍した周波
数の信号を発生する。すなわち、システム制御部１.９
１が制御レジスタ３.１７に設定したディジタル値が発
振周波数制御信号ｃｓ３.０８経由でＤ／Ａコンバータ
３.１１に送られる。Ｄ／Ａコンバータ３.１１はその値
に対応する電流をＶＣＯ３.１０に供給する。ＶＣＯ３.
１０はＤ／Ａコンバータ３.１１の出力電流によって、
フリーラン時の発振周波数を決定する。ここで、ＶＣＯ
３.１０は、そのフリーラン周波数を中心としたある周
波数レンジにおいて発振可能となる。

【００５６】一方、その周波数レンジにおいて、フリー
ラン周波数と分周器３.０４に設定された発振周波数と
の差に対応する信号がチャージポンプ３.０６から出力
され、この出力信号によりＶＣＯ３.１０の出力信号の
発振周波数が制御される。

【００５７】プログラマブルカウンタ３.１２は、ＶＣ
Ｏ３.１０の出力信号を、システム制御部１.９１が制御
レジスタ３.１７に設定した分周値で分周するものであ
る。制御レジスタ３．１７に設定された分周値は、プロ
グラマブルカウンタ制御線ｃｓ３.０９を介してプログ
ラマブルカウンタ３．１７に設定される。このプログラ
マブルカウンタ３.１２の存在により、ＶＣＯ３.１０の
可変周波数レンジより低周波信号出力を得ることが可能
となり、結果として可変周波数レンジを広げることがで
きる。逆に、ＶＣＯ３.１０の可変周波数レンジを狭く
できるので、ＶＣＯ３.１０の発振周波数のスタビリテ
ィが向上する。プログラマブルカウンタ３.１２の出力
信号は、ドットクロックｓ３.０３として分周器３.０４
と遅延部３.１３に入力される。

【００５８】遅延部３.１３は、以下の理由からドット
クロックｓ３.０３と基準水平同期信号ｓ３.０２の位相
調整を行うものである。すなわち、本クロック発生部
１.０４の基本構成であるＰＬＬは、基準水平同期信号
ｓ３.０２と分周器出力信号ｓ３.０４の位相差をロック
するものであり、その位相差を調節するものではない。
よって、基準水平同期信号ｓ３.０２とドットクロック
ｓ３.０３には位相差が生じている。遅延部３.１３は遅
延制御線ｃｓ３.１０に応じて遅延時間を調整すること
により、それらの信号の位相差を調整する。更に詳細な
説明は、１／２分周出力レベル切替（出力レベル切替器
３.１５）の機能説明にて行う。

【００５９】出力レベル切替器３.１４〜３.１６はＴＴ
ＬやＥＣＬ，ＰＥＣＬなど接続先の信号インターフェー
スレベルや出力信号周波数に応じて出力レベルを変換す
るものであり、出力コントロールｃｓ３.１１〜ｃｓ３.
１３に応じて出力レベルを切り替える。

【００６０】出力レベル切替器３.１４は、遅延部３.１
３からのドットクロックｓ３.０３を入力してＥＣＬレ
ベルに変換し、そのコンプリメンタリ信号ｃｓ１.０３
をＡ／Ｄ変換器１.０３に出力する。

【００６１】１／２分周出力レベル切替３.１５は、遅
延部３.１３からのドットクロックｓ３.０３’とリセッ
ト信号としての基準水平同期信号ｓ３.０２とを入力
し、ＥＣＬとＴＴＬにレベル変換した１／２分周信号を
出力する。

【００６２】図８に１／２分周出力レベル切替器３.１
５の動作タイミングチャートを示す。リセット信号ｓ
３.０２のＬｏｗ状態をドットクロックｓ３.０３’の立
上りエッジｂで検出し、信号ｃｓ１.０４とｃｓ１.０６
をドットクロックｓ３.０３’の４サイクル期間、リセ
ット状態にする。この時、立上りエッジｂで確実にＬｏ
ｗ状態をラッチするために、ｂに対してセットアップタ
イムを満足する必要がある。そこで遅延部３.１３が、
リセット信号ｓ３.０２とドットクロックｓ３.０３の位
相調整を行うことにより、セットアップタイムを満足す
るようにしている。その後、ドットクロックｓ３.０
３’の立上りエッジｄで信号ｃｓ１.０４とｃｓ１.０６
をアクティブにする。ＥＣＬコンプリメンタリ信号ｃｓ
１.０４は、Ａ／Ｄ変換１.０３のデマルチプレクサ用信
号として出力し、ＴＴＬシングルエンド信号ｃｓ１.０
６は、補間回路１.０５のマスタークロックとして出力
される。

【００６３】出力レベル切替器３.１６は、基準水平同
期信号ｓ３.０２を入力して、ＴＴＬレベルに変換し、
そのシングルエンド出力信号ｃｓ１.０５を補間処理部
１.０５に出力する。

【００６４】続いてＡ／Ｄ変換後のＲＧＢ信号ｓ１.０
３は、補間処理部１.０５により、表示部１.５の垂直解
像度に合わせた解像度に補間処理される。

【００６５】ここで補間処理部１.０５においてなされ
る補間処理について、図９，図１０，図１１を参照して
詳細に説明する。補間処理方法として、一般的によく用
いられている方法としては、最近隣内挿法，線形補間法
（１次内挿法），３次たたみ込み補間法等がある。

【００６６】最近隣内挿法は、内挿したい画素に最も近
い補間前画素を補間画素とする方法である。また線形補
間法は、内挿したい画素の両脇にある画素の画素データ
を用いて、内挿する画素の画素データを求める方法であ
る。例えば図９に示すように、距離間隔１で並んでいる
画素ａ１，ａ２からそれぞれｕ，ｖの距離にある位置
（画素ａ１とａ２の間）に画素ｂを内挿する場合、画素
ｂの画素データは以下の式（１）、 ｂ＝ａ１＊ｕ／（ｕ＋ｖ）＋ａ２＊ｖ／（ｕ＋ｖ） …（１） で求められる。

【００６７】一方、３次たたみ込み補間法は、内挿した
い画素の両脇２画素づつの画素データと、３次たたみ込
み関数を用いて内挿する画素の画素データを求める方法
である。３次たたみ込み関数ｆは、内挿する画素と、距
離間隔１で並んでいる両脇２画素づつとの距離をｔとし
て次の式（２）、 ｆ（ｔ）＝ｓｉｎ（πｔ）／（πｔ） …（２） で与えられる。

【００６８】式(２)はｔの範囲により、式(３)，(４)，
(５)のように展開される。即ち、 f(t)=1-2*|t|∧2+|t|∧3 （0≦|t|<1） …（３） f(t)=4-8*|t|+5*|t|∧2-|t|∧3 （0≦|t|<1） …（４） f(t)=0 （2≦|t|） …（５） ここで、A∧2はA*Aを、A∧3はA*A*Aをそれぞれ表す。

【００６９】例えば図１０に示すように、距離間隔１で
並んでいる画素ａ１，ａ２，ａ３，ａ４からそれぞれｕ
１，ｕ２，ｕ３，ｕ４の距離にある位置（画素ａ２とａ
３の間）に画素ｂを内挿する場合、画素ｂの画素データ
は該３次たたみ込み関数ｆを用いて式（６）で求められ
る。

【００７０】 b=a1*(4-8*u1+5*u1∧2-u1∧3)+ a2*(1-2*u2∧2+u2∧3)+ a3*(1-2*u3∧2+u3∧3)+ a4*(4-8*u4+5*u4∧2-u4∧3) …
（６） ここで式(１)，(６)を用いて、例として７６８画素から
９６０画素へ、線形補間法（１次内挿法）および３次た
たみ込み補間法による補間処理を行う場合について、図
１１を参考にしながら説明する。この例の場合、５画素
の補間前データから、８画素の補間データを作成する。
そのため、線形補間後の画素データｂｎおよび、３次た
たみ込み補間法による補間後の画素データｂｎは、補間
前の画素データａｎを用いてそれぞれ式（７）および式
（８）で与えられる。

【００７１】 b[5n+1]=a4n+1 (n=0,1,2…) b[5n+2]=(4/5)*a[4n+1]+(1/5)*a[4n+2] b[5n+3]=(3/5)*a[4n+2]+(2/5)*a[4n+3] b[5n+4]=(2/5)*a[4n+3]+(3/5)*a[4n+4] b[5n+5]=(1/5)*a[4n+4]+(4/5)*a[4n+5] …（７） b[5n+1]=a[4n+1] (n=0,1,2…) b[5n+2]=(-4/125)*a[4n]+(29/125)*a[4n+1]+ (116/125)*a[4n+2]+(-16/125)*a[4n+3] b[5n+3]=(-12/125)*a[4n+2]+(62/125)*a[4n+2]+ (93/125)*a[4n+3]+(-18/125)*a[4n+4] b[5n+4]=(-18/125)*a[4n+2]+(93/125)*a[4n+3]+ (62/125)*a[4n+4)]+(-12/125)*a[4n+5] b[5n+5]=(-16/125)*a[4n+3]+(116/125)*a[4n+4]+ (29/125)*a[4n+5]+(-4/125)*a[4n+6] …（８） となる。

【００７２】しかし、式（７）および式（８）を用い
て、線形補間法または３次たたみ込み補間法による補間
処理をハードウェア（ＡＳＩＣ）で構成しようとする
と、複雑な分数の演算が必要なため非現実的な規模にな
ってしまう。

【００７３】そこで、本実施例による表示制御装置で
は、上記の問題を鑑みて小規模のハードウェア（ＡＳＩ
Ｃ）で、線形補間法または３次たたみ込み補間法による
補間処理を実現するために、式（７）および式（８）の
係数を２の指数の和で近似を行う。式（７）および式
（８）の近似結果をそれぞれ式（９）および式（１０）
に示す。

【００７４】 b[5n+1]=a[4n+1] (n=0,1,2…) b[5n+2]=(1/2+1/4)*a[4n+1]+(1/4)*a[4n+2] b[5n+3]=(1/2+1/8)*a[4n+2]+(1/4+1/8)*a[4n+3] b[5n+4]=(1/4+1/8)*a[4n+3]+(1/2+1/8)*a[4n+4] b[5n+5]=(1/4)*a[4n+4]+(1/2+1/4)*a[4n+6] …（９） b[5n+1]=a[4n+1] (n=0,1,2…) b[5n+2]=(-1/16)*a[4n]+(1/4)*a[4n+1]+ (1/2+1/4+1/8+1/16)*a[4n+2]+(-1/8)*a[4n+3] b[5n+3]=(-1/8)*a[4n+1]+(1/2)*a[4n+2]+ (1/2+1/4)*a[4n+3]+(-1/8)*a[4n+4)] b[5n+4]=(-1/8)*a[4n+2]+(1/2+1/4)*a[4n+3]+ (1/2)*a[4n+4]+(-1/8)*a[4n+5] b[5n+5]=(-1/8)*a[4n+3]+(1/2+1/4+1/8+1/16)*a[4n+4]+ (1/4)*a[4n+5]+(-1/16)*a[4n+6] …（１０） 式（７）から式（９）への近似は、なるべく係数項が少
なく、かつ最大近似誤差が１／２０に収まるように近似
を行なった。また式（８）から式（１０）への近似も、
なるべく係数項が少なく、かつ最大近似誤差１／３２に
収まるように近似を行なった。もし、補間処理による画
質の劣化をより少なくしたい場合には、１／６４よりも
さらに小さい項を追加することにより最大近似誤差をよ
り小さくする。また逆に、よりハード（ＡＳＩＣ）を小
規模にしたい場合には、１／６４や１／３２等の小さい
項をはぶくことにより、近似誤差は増加するがハード
（ＡＳＩＣ）規模は小さくすることができる。

【００７５】また同様にして、４８０画素から９６０画
素への補間を行う場合の近似結果を、線形補間について
は式（１１）、３次たたみ込み補間については式（１
２）に示す。

【００７６】 b[2n+1]=a[n+1] (n=0,1,2…) b[2n+2]=(1/2)*a[n+1]+(1/2)*a[n+2] …（１１） b[2n+1]=a[n+1] (n=0,1,2…) b[2n+2]=(-1/8)*a[n]+(1/2+1/8)*a[n+1]+ (1/2+1/8)*a[n+2]+(-1/8)*a[n+3] …（１２） さらに同様にして、６００画素から９６０画素への補間
を行う場合の近似結果を、線形補間については式（１
３）、３次たたみ込み補間については式（１４）に示
す。

【００７７】 b[8n+1]=a[5n+1] (n=0,1,2…) b[8n+2]=(1/2+1/8)*a[5n+1] + (1/4+1/8)*a[5n+2] b[8n+3]=(1/4)*a[5n+2] + (1/2+1/4)*a[5n+3] b[8n+4]=(1/2+1/4+1/8)*a[5n+2] + (1/8)*a[5n+3] b[8n+5]=(1/2)*a[5n+3] + (1/2)*a[5n+4] b[8n+6]=(1/8)*a[5n+4] + (1/2+1/4+1/8)*a[5n+5] b[8n+7]=(1/2+1/4)*a[5n+4] + (1/4)*a[5n+5] b[8n+8]=(1/4+1/8)*a[5n+5] + (1/2+1/8)*a[5n+6] …（１３） b[8n+1]=a[5n+1] (n=0,1,2…) b[8n+2]=(-1/16+-1/32)*a[5n] + (1/4+1/8+1/16+1/32)*a[5n+1] + (1/2+1/4)*a[5n+2] + (-1/8)*a[5n+3] b[8n+3]=(-1/8)*a[5n+1] + (1/2+1/4+1/8)*a[5n+2] + (1/4+1/32)*a[5n+3] + (-1/32)*a[5n+4] b[8n+4]=(-1/64)*a[5n+1] + (1/8+1/64)*a[5n+2] + (1/2+1/4+1/8+1/16+1/32)*a[5n+3] + ((-1/64)+(-1/32))*a[5n+4] b[8n+5]=(-1/8)*a[5n+2] + (1/2+1/8)*a[5n+3]+ (1/2+1/8)*a[5n+4] + (-1/8)*a[5n+5] b[8n+6]=(-1/16+-1/32)*a[5n+3] + (1/2+1/4+1/8+1/16+1/32)*a[5n+4] + (-1/8)*a[5n+5] b[8n+7]=(-1/32)*a[5n+3] + (1/4+1/32)*a[5n+4] + (1/2+1/4+1/8)*a[5n+5] + (-1/8)*a[5n+6] b[8n+8]=(-1/8)*a[5n+4] + (1/2+1/4)*a[5n+5] + (1/4+1/8+1/16+1/32)*a[5n+6] + (-1/16+-1/32)*a[5n+7] …（１４） 以上のような近似式（９）から（１４）の計数を求める
ために、シフト画像データの０から有ビット数（本実施
例では６ビット）の各々のシフトを加算することによっ
て画像データを求める演算をシフト演算と称する。

【００７８】続いて補間処理部１.０５のハードウェア
例について図１２を用いて詳細に説明する。図１２は、
入力された有効表示画像データを垂直補間しドットマト
リクスディスプレイに拡大表示を行う垂直補間部１.０
５の詳細ブロック図である。

【００７９】同図において、４.０１は入力部であり、
ＡＤ変換器１.０３からの出力であるデジタルの画像デ
ータが入力される。４.０２は制御入力部であり、シス
テム制御部１.９１から補間処理部１.０５を制御する為
の制御信号が入力される。４.０２.０１は、システム制
御部１.９１に設定された設定データを保存するメモリ
部である。また、４.０２.０２は、保存された設定デー
タを他の処理装置に供給する設定供給部である。

【００８０】４.０３は同期入力部であり、クロックと
同期信号が入力される。４.０４は出力部であり、デジ
タル処理部１.４へ画像データｓ１.０４と同期信号ｃｓ
１.０７を出力する。４.０５は出力クロック供給部であ
り、出力部４.０４が画像データを出力する転送レート
を決定する。４.０６は垂直補間処理部であり、入力さ
れた画像データについてデジタル処理を行い水平ライン
を増加させる。４.０７は補間制御部であり、垂直補間
処理部４.０６の制御を行う。

【００８１】上記構成に於いて、入力部４.０１は、Ａ
／Ｄ変換部１.０３より出力されデータ信号線Ｓ１.０３
を介して入力された画像データを、同期入力部４.０３
に入力される各信号と同期させ、垂直補間処理部４.０
６に供給する。制御入力部４.０２のメモリ部４.０２.
０１に保存された設定データは、設定供給部４.０２.０
２によって補間制御部４.０７に供給される。そして、
供給された設定データに基づいて処理が行われ、出力ク
ロック供給部４.０５によって供給されるクロックに同
期して出力部４.０４よりスイッチ手段１.０６に画像デ
ータを送出する。また、垂直補間処理を行わない場合に
は、同期入力部４.０３より供給されるクロックを用
い、出力部４.０４よりスイッチ手段１.０６に画像デー
タを送出する。

【００８２】図１３は、図１２で示した垂直補間処理部
４.０６と補間制御部４.０７の詳細を説明するブロック
図である。

【００８３】同図に於いて、４.０６.０１は、画像デー
タと同期信号との同期をとる為のフリップフロップ(Ｆ
／Ｆ)回路、４.０６.０２は、１水平ラインを保存する
入力Fast In Fast Out(ＦＩＦＯ)メモリ、４.０６.０３
は、補間係数を用いて入力された画像データと演算処理
を行う演算部である。４.０６.０５はスイッチ部であ
り、前記出力ＦＩＦＯメモリ４.０６.０４の出力を選択
しスイッチ部４.０６.０６に転送する。スイッチ部４.
０６.０６は、補間係数が１の場合つまり補間を行わな
い場合のスルーパスしたデータか、スイッチ部４.０６.
０５より入力されたデータのいずれか一方を選択する。

【００８４】４.０７.０１は入力ＦＩＦＯ制御部であ
り、画像データの入力タイミングとＦＩＦＯメモリ４.
０６.０２へのデータ書き込みタイミング及び読み出し
タイミングを制御する。４.０７.０２は出力ＦＩＦＯ書
き込み制御部であり、演算部４.０６.０３のタイミング
とＦＩＦＯメモリ４.０６.０４の書き込みタイミングを
制御する。４.０７.０３は出力ＦＩＦＯ制御部であり、
出力ＦＩＦＯメモリ４.０６.０４の読み出しタイミング
を制御する。４.０７.０４は表示位置検出部であり、表
示開始位置を検出する。４.０７.０５は出力表示位置補
正部であり、補間処理部１.０５から出力する画像デー
タと同期信号のタイミングを調整する。４.０７.０６は
各ラインごとの指数を制御する演算制御部である。

【００８５】上記の構成に於いて、入力された画像デー
タは、Ｆ／Ｆ回路４.０６.０１において入力ＦＩＦＯ制
御部４.０７.０１の信号において同期化され、ＦＩＦＯ
メモリ４.０６.０２に画像データが転送されていく。

【００８６】各ＦＩＦＯメモリ４.０６.０２は、１水平
ラインづつ遅れた画像データが順次転送されるように入
力ＦＩＦＯ制御部４.０７.０１によって制御されてい
る。各々の演算部４.０６.０３は、演算制御部４.０７.
０６からの制御信号によって水平の同じカラムの画像デ
ータを入力し、垂直補間ラインを生成する。生成された
垂直補間ラインは、ＦＩＦＯメモリ４.０６.０４に出力
ＦＩＦＯ制御部４.０７.０３からの信号に基づいて格納
される。格納された画像データは、出力ＦＩＦＯ制御部
４.０７.０３からの信号によって読み出され、スイッチ
部４.０６.０５とスイッチ部４.０６.０６とを経由して
スイッチ部１.０６に画像データを転送する。画像デー
タを転送する際には、画像データと同期した信号が出力
表示位置補正部４.０７.０５より生成され、出力され
る。

【００８７】尚、システム制御部１.９１は、同期信号
測定部１.０２による測定の結果、入力された信号のラ
イン数が表示部１.５のライン数と一致すると判断した
場合、スイッチ部４.０６.０６を切替えて、補間処理部
１.０５による補間処理を行わずにそのまま出力させ
る。

【００８８】また、本実施例による補間処理部４.０６
は、ＦＩＦＯ４.０６.０２及び４.０６.０４、演算部
４.０６.０３が図１３の如く構成されているので垂直方
向の補間処理により最大２倍のライン数まで補間するこ
とができる。尚、このような補間処理部４.０６を複数
個設けることで、補間可能なライン数を増加させること
ができる。

【００８９】図１４は、入力された画像データの演算部
４.０６.０３の構成を表わすブロック図である。

【００９０】同図に於いて、指数演算部４.０６.０３.
０１は、Ｆ／Ｆ回路４.０６.０１或いはＦＩＦＯメモリ
４.０６.０２より各々のラインの画像データを受け個々
に予め決められた指数を掛けて、４入力の加算器４.０
６.０３.０２に各々画像データを転送し加算を行う。加
算結果の画像データを符号処理部４.０６.０３.０３に
送り計算結果が負になっている場合は、最小値”００”
(６bit，１６進数）に変更し最大値を超えている場合は
最大値”３Ｆ”(６bit，１６進数)に変更する。

【００９１】図１５は、指数演算部４.０６.０３.０１
の詳細ブロック図である。

【００９２】同図に於いて、入力された画像データを１
／３２から３２／３２までの値を作り、２の補数演算器
４.０６.０３ａは前段の画像データを負の数に変換す
る。選択器４.０６.０３ｂは２の補数演算器４.０６.０
３ａを通した画像データと通さない画像データとを選択
し、４入力の加算器４.０６.０３.０２に画像データを
転送する。

【００９３】続いて、表示部１.５の画面上に必要な情
報を表示して、操作者による各種調整処理を容易にする
ＯＳＤ（オンスクリーンディスプレイ）表示について図
１６，図１７，図１８、図１９および、本実施例の表示
制御装置による文字サイズの拡大について示した図２０
を参照して説明する。

【００９４】システム制御部１.９１は、操作者による
キー入力処理等からＯＳＤ表示要求を検出すると、この
要求に基づいてＯＳＤ制御部１.９３に対して、ＯＳＤ
表示開始位置（水平，垂直），表示パターン，フォント
サイズ，表示色，ブリンキング有無，フォント間スペー
ス等の情報を転送することにより、図１６〜図１９に示
す様なＯＳＤ表示を行う。図１６〜図１９は本実施例の
ＯＳＤ表示例を示す図である。

【００９５】まず、図１６、図１７では、後述のキー入
力処理における、調整項目選択処理によるメニュー画面
のＯＳＤ表示例が示されている。図１６、図１７では例
として言語選択が設定項目として選択されている場合を
示している。図１６では、文字の背景が透かしではない
場合の表示例を示しており、選択されている言語（ＬＡ
ＮＧＵＡＧＥ）の項目分を他の項目の背景と異なる色と
するか、もしくはブリンクさせることにより他の項目と
区別される。また図１７では、文字の背景が透かしにな
っている表示例を示している。この場合、選択項目の背
景のみ透かしではなく色がついている。

【００９６】図１８では、図１６に示したメニュー画面
において、後述の調整項目選択処理によって言語選択
（ＬＡＮＧＵＡＧＥ）を選択した場合のＯＳＤ表示例が
示されている。この場合は２者選択型であるため、前述
のようにＵＰ，ＤＯＷＮキーを押すごとに英語（ＥＮＧ
ＬＩＳＨ）と日本語（ＪＡＰＡＮＥＳＥ）が交互に選択
される。

【００９７】図１９では、上記メニュー選択において明
るさ調整を選択した場合のＯＳＤ表示例が示されてい
る。この場合はＵＰ，ＤＯＷＮキーにより段階的に調整
値が変更され、例えば２５５段階の設定値があり、ＯＳ
Ｄ表示のレベルが１０段階である場合には、設定値が約
２５増減するごとにＯＳＤ表示レベルも１つ増減する。

【００９８】図２０はＯＳＤ表示におけるフォントサイ
ズの制御を説明する図である。ＮＴＳＣ／ＰＡＬ等のコ
ンポジットビデオ信号ｓ１.０６およびＹＣ分離ビデオ
信号ｓ１.０８表示時においては、ＯＳＤ表示データｓ
１.１８は、フィールド単位のデータからフレーム単位
のデータへの変換を行うフィールド／フレーム変換部
１.２４において、垂直方向に２倍サイズに拡大され
る。さらに水平補間処理部１.２５により水平方向に２
倍のサイズに拡大される。そして最後に表示部１.５に
表示される際、垂直方向に２ライン同じデータを表示す
ることから、垂直方向にさらに２倍サイズに拡大された
ことになり、トータルで、水平方向に２倍，垂直方向に
４倍サイズに拡大される。そのためＯＳＤ表示に用いる
フォントサイズとして、水平方向は２倍，垂直方向は１
倍サイズのフォントを用いることにより、表示部１.５
上では水平方向，垂直方向に４倍サイズのフォントを表
示することができる。

【００９９】一方、コンピュータ入力信号ｓ１.０１表
示時においては、ＯＳＤ表示データｓ１.１８は、スイ
ッチ部１.０６において、コンピュータ入力信号ｓ１.０
１と切り替えて出力される。この際、コンピュータ入力
信号ｓ１.０１と同じクロックスピードで読み出しを行
うために、４回同じデータが読み出される。そのため、
水平方向に４倍サイズに拡大されることになる。そのた
め、ＯＳＤ表示に用いるフォントサイズとして、水平方
向は１倍，垂直方向は４倍サイズのフォントを用いるこ
とにより、表示部１.５上では水平方向，垂直方向共
に、上記の場合と同じ４倍サイズのフォントを表示する
ことができる。

【０１００】ユーザがキー入力調整により、垂直方向２
倍駆動と１倍駆動を選択でき、この変更をシステム制御
部が検知してＯＳＤ制御部を制御するようにしても良
い。ここで、垂直方向２倍駆動が選択された場合は、垂
直方向に２倍サイズのフォントを用いることになる。

【０１０１】また、コンピュータ画像信号は水平方向に
は全て１２８０画素にサンプリング（Ａ／Ｄ変換時）さ
れるため、全表示モードとも水平方向サイズは同一とな
る。そのため、ＯＳＤデータのみ４回読み出しして、ス
イッチ部１.０６で切り換えると丁度よいサイズで合体
できる。また、デジタル処理部１.４へは常に同じサイ
ズ、同じタイミングで入力される。

【０１０２】また、図２１は、ビデオ信号表示時および
コンピュータ信号表示時におけるＯＳＤ表示項目の一覧
を示す図である。本実施例における示制御装置において
は、それぞれの表示時において図２１の様に異なる内容
のＯＳＤ表示を行う。これらの表示内容はシステム制御
部に保持されている。尚、フォントデータはＯＳＤ制御
部が保持する。

【０１０３】したがって、本実施例における表示制御装
置においては、ビデオ信号表示時および、コンピュータ
信号表示時では、異なるフォントサイズ，異なる読み出
しクロックスピード，異なる表示内容のＯＳＤ表示を行
う。

【０１０４】ＯＳＤ制御部１.９３は、ＮＴＳＣ等のビ
デオ入力信号の場合には、スイッチ部１.２３、また、
コンピュータ入力信号の場合には、スイッチ部１.０６
を切り替えることにより、画像データｓ１.１０もしく
はｓ１.０４をＯＳＤデータｓ１.１８と切り替えて出力
する。

【０１０５】スイッチ部１.３２は、後述のキー入力処
理による操作者選択に基づいて、システム制御部１.９
１により切り替えられ、ＮＴＳＣ等のビデオ入力信号ｓ
１.１３とコンピュータ入力信号ｓ１.０５を切り替え
て、デジタル処理部１.４に転送する。

【０１０６】ここで操作者からのキー入力処理につい
て、図２２〜図２５のフローチャート及びユーザからの
キー入力を受け付けるキーの例を示した図２６を参照し
て詳細に説明する。図２２〜図２５は本実施例における
キー入力処理を説明するフローチャートである。また、
図２６は、本実施例におけるキー操作パネルの概観を表
す図である。

【０１０７】システム制御部１.９１はステップＳ１１
０１において、キーマトリクス部１.９２に対してキー
スキャンを行う。ステップＳ１１０２で、該キースキャ
ンの結果、キー入力があったかの判定を行い、キー入力
がなかった場合には直ちにキー入力処理を終了する。そ
うでなくキー入力があった場合には、ステップＳ１１０
３に進む。

【０１０８】ステップＳ１１０３では、検出されたキー
入力が図２６のＴＶ／ＰＣ切り替えキー（ＫＥＹ１）で
あるかどうかを判定し、もしＴＶ／ＰＣ切り替えキーで
あった場合には、ステップＳ１１０４のＴＶ／ＰＣモー
ド切り替え処理を行う。このＴＶ／ＰＣ切り替え処理
は、 １、スイッチ部１.３の切り替え制御 ２、補間処理部１.０５へのＴＶ／ＰＣ切り替え情報の
設定 ３、ＴＶ／ＰＣ切り替え情報のＯＳＤ表示 によりなる。このＴＶ／ＰＣモード切り替え処理の終了
後、キー入力処理は終了する。ステップＳ１１０５で
は、検出されたキー入力が図２５の音量ＵＰキー（ＫＥ
Ｙ２）であるかどうかを判定し、音量ＵＰキーであった
場合には、ステップＳ１１０６の音量ＵＰ処理を行う。
この音量ＵＰ処理は、 １、音声信号処理部１.７２への音量ＵＰ設定 ２、更新音量のＯＳＤ表示 によりなる。該音声ＵＰ処理終了後、キー入力処理は終
了する。

【０１０９】ステップＳ１１０７では、検出されたキー
入力が図２５の音量ＤＯＷＮキーであるかどうかを判定
し、音量ＤＯＷＮキーであった場合には、ステップＳ１
１０８の音量ＤＯＷＮ処理を行う。該音量ＤＯＷＮ処理
は、 １、音声処理手段１.７２への音量ＤＯＷＮ設定 ２、更新音量のＯＳＤ表示 によりなる。該音声ＤＯＷＮ処理終了後、キー入力処理
は終了する。

【０１１０】ステップＳ１１０９では、図２６に示すク
リアーキー（ＫＥＹ８）およびセットキー（ＫＥＹ５）
が同時に一定期間以上続けて押されたかどうかを判定
し、そうであった場合にはリセットキーが検出されたと
してステップＳ１１１０のリセット処理を行う。該リセ
ット処理は、 １、不揮発性メモリ１.９４から工場出荷時の初期設定
値を読み出し、カラーデコーダ１.２２に設定 ２、不揮発性メモリ１.９４から工場出荷時の初期設定
値を読み出し、音声信号処理部１.７２に設定 ３、不揮発性メモリ１.９４から工場出荷時の初期設定
値を読み出し、クロック発生部１.０４に設定 ４、不揮発性メモリ１.９４から工場出荷時の初期設定
値を読み出し、補間処理部１.０５に設定 という処理を行う。該リセット処理終了後、キー入力処
理は終了する。

【０１１１】ステップＳ１１１１では、検出されたキー
入力がメニューキー（ＫＥＹ４）であるかどうかを判定
し、もしメニューキーであった場合にはステップＳ１１
１２に進む。そうでなく、上記以外のキー、すなわちセ
ットキー，ＵＰキー，ＤＯＷＮキー，クリアーキーのい
ずれかのキーが検出された場合には、何もせず直ちにキ
ー入力処理を終了する。ステップＳ１１１２では、現在
ＴＶモードか、ＰＣモードかの判定を行い、ＴＶモード
の時はステップＳ１１１３に進み、ＰＣモードの時はス
テップＳ１１２８に夫々進む。

【０１１２】ステップＳ１１１３では、メニュー画面を
見ながら操作者が設定項目を選択する処理を行うが、図
２４のフローチャートを参照して該ステップＳ１１１３
または１１２８の処理について説明する。

【０１１３】ステップＳ１５０１では、前回選択された
項目を選択した状態でＯＳＤ表示を行う。ステップＳ１
５０２では、操作者からのキー入力があるまでウエイト
を行う。ステップＳ１５０３では、操作者が入力したキ
ーがＴＶ／ＰＣ切り替えキー，音量ＵＰキー，音量ＤＯ
ＷＮキーのいずれか（即ち，ＫＥＹ１〜ＫＥＹ３のいず
れか）であるか否かを判定し、そうである場合には、何
もせずに再度ステップＳ１５０２にもどる。

【０１１４】ＫＥＹ１〜ＫＥＹ３のいずれでもない場合
は、ステップＳ１５０３からステップＳ１５０４へ進
む。ステップＳ１５０４では、操作者が入力したキーが
メニューキー（ＫＥＹ４）であるか否かを判定し、そう
である場合には該処理を終了する。そうでない場合に
は、ステップＳ１５０５に進む。

【０１１５】ステップＳ１５０５では、操作者が入力し
たキーがセットキー（ＫＥＹ５）であるか否かを判定
し、そうである場合にはステップＳ１５１４において設
定項目確定とし、ステップＳ１１１４もしくはステップ
Ｓ１１２９に進む。

【０１１６】操作者が入力したキーがセットキー（ＫＥ
Ｙ５）でない場合は、ステップＳ１５０６へ進む。ステ
ップＳ１５０６では、操作者が入力したキーがクリアー
キー（ＫＥＹ８）であるか否かを判定し、そうである場
合にはステップＳ１５０７において選択項目を初期値に
し、ステップＳ１５０１にもどる。入力されたキーがク
リアーキーでない場合には、ステップＳ１５０８に進
む。

【０１１７】ステップＳ１５０８では、操作者がクリア
ーキーとセットキーを同時に一定時間以上押し続けたか
否かの判定を行い、そうである場合にはリセット要求で
あるとして、ステップＳ１５０９のリセット処理を行い
該処理を終了する。もしそうでない場合にはステップＳ
１５１０に進む。

【０１１８】ステップＳ１５１０では、操作者が入力し
たキーがＵＰキー（ＫＥＹ６）であるか否かの判定を行
う。もしそうである場合には、ステップＳ１５１１にお
いて選択項目を前項目にした後ステップＳ１５０１にも
どる。そうでない場合にはステップＳ１５１２に進む。
ステップＳ１５１２では操作者が入力したキーがＤＯＷ
Ｎキー（ＫＥＹ７）であるか否かの判定を行う。もしそ
うである場合には、ステップＳ１５１３において選択項
目を次項目にした後ステップＳ１５０１に戻る。

【０１１９】上記すべてのキーでなかった場合には、何
もせずステップＳ１５０１に戻る。従って、ステップＳ
１５０４においてメニューキーが入力されているか、ま
たはステップＳ１５０８においてリセット要求である場
合のみキー入力処理は終了し、ステップＳ１５０５にお
いて操作者が入力したキーがセットキーであった場合の
み、図２３におけるステップＳ１１１３またはステップ
Ｓ１１２８の処理が終了する。

【０１２０】図２３に戻り、ステップＳ１１１４では、
上記ステップＳ１１１３において選択された調整項目
が、言語選択であるか否かの判定を行う。もし言語選択
であった場合には、ステップＳ１１１５の言語選択処理
を行う。ステップＳ１１１６では、選択された処理が入
力選択であるか否かの判定を行い、もし入力選択であっ
た場合には、ステップＳ１１１７の入力選択（コンポジ
ット信号入力／ＹＣ分離信号入力）処理を行う。ステッ
プＳ１１１８では、選択された処理が音質選択であるか
否かの判定を行い、もし音質選択であった場合には、ス
テップＳ１１１９の音質選択処理を行う。ステップＳ１
１２０では、選択された処理がコントラスト調整である
か否かの判定を行い、もし明るさ調整であった場合に
は、ステップＳ１１２３の明るさ調整処理を行う。ステ
ップＳ１１２４では、選択された処理が彩度調整処理を
行う。ステップＳ１１２６では、選択された処理が色相
調整処理を行う。そうでなくもし、上記以外の処理が選
択された場合には直ちに処理を終了する。

【０１２１】ここで上記ステップＳ１１１５の言語選択
処理について図２５を用いて説明する。ステップＳ１６
０１では、言語選択画面をＯＳＤ表示し、ステップＳ１
６０２では操作者からキー入力があるまでウエイトす
る。ステップＳ１６０３では、操作者からのキー入力が
ＴＶ／ＰＣ切り替えキーもしくは音量ＵＰキーもしくは
音量ＤＯＷＮキー（即ち、ＫＥＹ１〜ＫＥＹ３のいずれ
か）であるか否かの判定を行い、もしそうであった場合
にはステップＳ１６０２にもどる。もしそうでない場合
にはステップＳ１６０４に進む。ステップＳ１６０４で
は、操作者からのキー入力がメニューキー（ＫＥＹ４）
もしくはセットキー（ＫＥＹ５）であるかの判定を行
い、もしそうであった場合には、メニュー選択処理１１
１３に戻る。もしそうでない場合にはステップＳ１６０
６に進む。

【０１２２】ステップＳ１６０６では、操作者からのキ
ー入力がクリアーキー（ＫＥＹ８）であるか否かの判定
を行い、もしそうであった場合には、ステップＳ１６０
７において、設定値を該処理を始めたときの設定値に戻
し、ステップＳ１６０１に戻る。もしそうでない場合に
はステップＳ１６０８に進む。ステップＳ１６０８で
は、操作者がクリアーキーとセットキーを同時に一定時
間以上押しているか否かの判定を行い、もしそうであっ
た場合にはリセット要求であるとし、ステップＳ１６０
９のリセット処理を行い、該言語調整処理ならびにキー
入力処理を終了する。もしそうでなかった場合にはステ
ップＳ１６１０に進む。

【０１２３】ステップＳ１６１０では操作者からのキー
入力がＵＰキーであるか否かの判定を行い、もしそうで
あった場合には、ステップＳ１６１１において設定値を
前項目にするか、もしくは設定値をＵＰする。そして、
ステップＳ１６０１に戻る。ステップＳ１６１２におい
てＵＰキーでない場合は、ステップＳ１６１２に進む。
ステップＳ１６１２では、操作者からのキー入力がＤＯ
ＷＮキーであるか否かの判定を行い、もしそうであった
場合には、ステップＳ１６１３において設定値を次項目
にするか、もしくは設定値をＤＯＷＮする。

【０１２４】ステップＳ１６１２において、ＤＯＷＮキ
ーでない場合は、操作者からのキー入力が上記のいずれ
のキーでもない場合となり、何もせずステップＳ１６０
１に戻る。

【０１２５】ステップＳ１１１７の入力タイプ選択処
理，ステップＳ１１１９の音質選択処理，ステップＳ１
１２１のコントラスト調整処理，ステップＳ１１２３の
明るさ調整処理，ステップＳ１１２５の彩度調整処理，
ステップＳ１１２７の色相調整処理についても同様の処
理を行う。

【０１２６】一方ステップＳ１１２８では、ステップＳ
１１１３で行なったのと同様にして、ＰＣモードの時
の、メニュー画面を通して設定項目を選択する処理の選
択を行う。ステップＳ１１２９では、選択された処理が
言語選択であるか否かの判定を行い、もし言語選択であ
った場合には、ステップＳ１１３０の言語選択処理を行
う。そうでない場合にはステップＳ１１３１に進む。ス
テップＳ１１３１では、選択された処理が音質選択であ
るか否かの判定を行い、もし音質選択であった場合に
は、ステップＳ１１３２の音質選択処理を行う。もし、
そうでない場合にはステップＳ１１３３に進む。

【０１２７】ステップＳ１１３３では、選択された処理
がγ選択であるか否かの判定を行い、もしγ選択であっ
た場合には、ステップＳ１１３４のγ選択処理を行う。
もしそうでない場合にはステップＳ１１３５に進む。ス
テップＳ１１３５では、選択された処理が階調選択であ
るか否かの判定を行い、もし、階調選択であった場合に
は、ステップＳ１１３６の階調選択処理を行う。もしそ
うでない場合にはステップＳ１１３７に進む。ステップ
Ｓ１１３７では、選択された処理が位相調整であるか否
かの判定を行い、もし位相調整であった場合には、ステ
ップＳ１１３８の位相調整処理を行う。もしそうでない
場合にはステップＳ１１３９に進む。ステップＳ１１３
９では、選択された処理が位置調整であるか否かの判定
を行い、もし位相調整であった場合には、ステップＳ１
１４０の表示位置調整処理を行う。もしそうでない場合
にはステップＳ１１４１に進む。

【０１２８】ステップＳ１１４１では選択された処理が
ＤＰＭＳ調整であるか否かの判定を行い、もしＤＰＭＳ
調整であった場合には、ステップＳ１１４２のＤＰＭＳ
調整処理を行う。もしそうでない場合にはステップＳ１
１４３に進む。ステップＳ１１４３では、選択された処
理が機種設定であるか否かの判定を行い、もし機種設定
であった場合には、ステップＳ１１４４の機種設定処理
を行う。そうでなく上記以外の処理が選択された場合に
は、直ちに該キー入力処理を終了する。尚、上記判定処
理，ＯＳＤ表示制御，各種調整選択処理制御等はシステ
ム制御部１.９１において行われる。

【０１２９】続いてデジタル処理部１.４において行わ
れる処理について、図２７を用いて説明する。図２７は
本実施例におけるデジタル処理部の構成を表すブロック
図である。スイッチ部１.３２において切り替えて入力
されたＮＴＳＣ等のビデオ入力信号ｓ１.１３およびコ
ンピュータ入力信号ｓ１.０５は、コントラスト調整部
５.０１においてγ補正処理および階調調整処理され
る。

【０１３０】上記の該ガンマ補正処理について図２８を
参考にして説明する。図２８は、γ＝２.２，８ビット
入力，８ビット出力の場合のγの補正処理を説明する図
である。入力データが、例えばａの場合、γ＝１.０で
は出力データもａであるが、γ＝２.２では出力データ
はｂ(＜ａ)となり、γ＝１.０の場合よりもコントラス
トのある画像が得られる。

【０１３１】次に図２９を参考にして階調調整処理につ
いて説明する。図２９は本実施例における階調調整処理
を説明する図である。該階調調整処理を行わない場合
は、図２９の１００％の特性ように、入力値に対してリ
ニアな出力値をとる。これに対して、５０％階調調整を
行うと、０から６４まで、および１９２から２５５まで
の入力データに対する出力値は、それぞれ０と２５５に
張り付けられ、その間の入力データは図２９に示すよう
に、入力データの２倍の変化量で変化する。該階調調整
の値を小さく（％を下げる）するにしたがって、よりコ
ントラストのある画像を得ることができる。なお、γ補
正処理および階調調整における調整値は、上述のキー入
力処理において操作者によって選択され、システム制御
部１.９１により、コントラスト調整部５.０１に設定さ
れる。

【０１３２】ガンマ補正および階調調整されたデータｓ
５.０１は、中間調処理部５.０２により、例えば、ＥＤ
（誤差拡散）法やディザ法等の中間調処理が施される。

【０１３３】動き検出部５.０４は、中間調処理される
前の表示データをスチールして、一定値以上変化のあっ
たラインを検出し、この結果をシステム制御部１.９１
に転送する。システム制御部１.９１はメモリー５.０３
に格納されているフレーム表示データの内、前記動き検
出されたライン表示データのみをラインアドレスデータ
と共にディスプレイ制御部５.０５に出力する。

【０１３４】該ディスプレイ制御部５.０５は、ディス
プレイ５.０６の前記ラインアドレスデータで指定され
た垂直位置に前記ライン表示データを表示する。

【０１３５】続いて電源部１.８について説明する。電
源部１.８は、コンポジットビデオ信号処理部１.２、お
よびコンピュータ画像信号処理部１.１、およびデジタ
ル処理部１.４、およびその他各部に対して電源を供給
する。この電源部１.８はシステム制御部１.９１により
制御されコンポジットビデオ信号処理部１.２、および
コンピュータ画像信号処理部１.１、およびデジタル処
理部１.４の電源をオン，オフする。

【０１３６】以上の構成において、ＯＳＤ制御に関する
制御手順を以下にまとめて説明する。図３０は本実施例
におけるＯＳＤ制御の構成を表すブロック図である。

【０１３７】上述した様に、入力されたコンポジットア
ナログ画像信号はカラーデコーダ１.２２によりＲＧＢ
の画像信号ｓ１.１０へ変換される。この画像信号を表
示する場合は、スイッチ部１.２３によって該画像信号
を選択し、フィールド／フレーム変換部１.２４と水平
補間処理部１.２５により表示部１.５にて表示可能なビ
デオ信号ｓ１.１３を生成する。そしてスイッチ部１.３
２の選択によりこのビデオ信号ｓ１.１３を選択するこ
とで、表示部１.５に入力されたコンポジットアナログ
画像信号が表示される。ここで、スイッチ部１.３１は
ビデオ信号が選択されていることを示す信号ｃｓ１.１
０を選択し、これをｃｓ１.１１として出力する。ディ
ジタル処理部１.４は、このｃｓ１.１１によりビデオ信
号ｓ１.１３が選択されていることを認識し、表示部１.
５をビデオ信号ｓ１.１３に適した駆動形態で駆動す
る。

【０１３８】以上の様に、ビデオ信号ｓ１.１３が表示
されている状態で、ＯＳＤによる表示を行う場合は、以
下のように制御される。システム制御部１.９２よりＯ
ＳＤ表示の指令を受けたＯＳＤ制御部１.９３は、信号
ｃｓ１.１１によりビデオ信号が表示中であることを認
識する。その結果、ＯＳＤ制御部１.９３はビデオ信号
表示時用のＯＳＤデータｓ１.１８を出力する。スイッ
チ部１.２３はＲＧＢの画像信号からＯＳＤデータｓ１.
１８に選択を切替える。この結果、ＯＳＤデータｓ１.
１８はフィールド・フレーム変換部１.２４及び水平補
間処理部１.２５によって所定の処理が施され、ビデオ
信号ｓ１.１３として表示部に供給され、表示される。

【０１３９】一方、コンピュータＣＲＴ信号ｓ１.０１
を表示する場合は、表示部の画素数に応じてサンプリン
グ、補間処理されたコンピュータ入力信号ｓ１.０４を
スイッチ部１.０６で選択する。スイッチ部１.０６より
出力される表示用信号ｓ１.０５はスイッチ部１.０２に
よって選択されてディジタル処理部１.４へ入力され
る。また、コンピュータ入力表示を示す信号ｃｓ１.０
７がスイッチ部１.３１によって選択されディジタル処
理部１.４へ入力される。ディジタル処理部１.４は、信
号ｃｓ１.１１によりコンピュータ入力信号の表示であ
ることを認識し、該コンピュータ入力信号と同期して表
示部１.５に表示される。ここで、本表示制御装置は、
上述した様にコンピュータ入力の複数種類の解像度（表
示モード）に対応するので、ディジタル処理部１.４は
各表示モードに適した表示速度で表示部１.５を駆動す
る。

【０１４０】以上の様に、コンピュータ入力信号ｓ１.
０５が表示されている状態で、ＯＳＤによる表示を行う
場合は、次の様に制御される。システム制御部１.９２
によりＯＳＤ表示の指令を受けたＯＳＤ制御部１.９３
は、信号ｃｓ１.１１により現在表示中の画像がコンピ
ュータ入力信号であることを認識する。その結果、ＯＳ
Ｄ１.９３はコンピュータ入力表示時用のＯＳＤデータ
ｓ１.１８を出力する。スイッチ部１.０６はコンピュー
タ入力信号ｓ１.０４からＯＳＤデータｓ１.１８へ選択
を切り替え、表示用信号ｓ１.０５として出力する。こ
の表示用信号ｓ１.０５をスイッチ部１.３２で選択する
ことにより表示部１.５にＯＳＤデータが表示される。
尚、ディジタル処理部１.４はコンピュータ表示用の同
期速度で表示部１．５を駆動しているので、本実施例に
おいては、ＯＳＤ制御部１.９３からの読み出し時に同
じ画素が４回読み出され、水平方向に４倍に拡大される
ことは上述した通りである。

【０１４１】以上説明した様に本実施例によれば、コン
ポジットビデオ信号やコンピュータＣＲＴ信号といった
解像度、表示速度（同期速度）の異なる各表示状態にお
いて、各種調整操作を容易とするＯＳＤデータの表示を
適切に行うことが可能となる。

【０１４２】また、コンポジットビデオ信号やコンピュ
ータＣＲＴ信号といった各種の表示毎にＯＳＤデータを
保持し、夫々の表示状態に応じてＯＳＤデータを選択し
て表示するので、使用状態に応じた適切なＯＳＤを得る
ことができ操作性が向上する。

【０１４３】また、ビデオ信号表示、コンピュータ信号
表示の回路をＯＳＤに用いるので、ＯＳＤ専用の表示処
理回路を設ける必要がなく、回路構成のコンパクト化が
図れる。

【０１４４】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【０１４５】

【発明の効果】以上説明した様に、本発明によれば、画
像解像度およびドットクロックが異なる表示状態の夫々
に対応してＯＳＤを適切に表示することが可能となる。

【０１４６】

【図面の簡単な説明】

【図１】本実施例にかかる表示制御装置１０のブロック
図である。

【図２】同期信号測定部の詳細な制御構成を表すブロッ
ク図である。

【図３】同期信号測定部内のＦＩＦＯメモリにおけるデ
ータの格納状態を表す図である。

【図４】同期信号測定部のレジスタのデータ格納状態を
表す図である。

【図５】本実施例における表示モードの判定手順を表す
フローチャートである。

【図６】クロック発生部１.０４の構成を示すブロック
図である。

【図７】分周器内のカウンタの構成を表すブロック図で
ある。

【図８】１／２分周出力レベル切替器３.１５の動作タ
イミングチャートを示す図である。

【図９】本実施例における補間処理方法を説明する図で
ある。

【図１０】本実施例における補間処理方法を説明する図
である。

【図１１】本実施例における補間処理方法を説明する図
である。

【図１２】入力された有効表示画像データを垂直補間し
ドットマトリクスディスプレイに拡大表示を行う垂直補
間部１.０５の詳細ブロック図である。

【図１３】図１２で示した補間処理部４.０６と補間制
御部４.０７の詳細を説明するブロック図である。

【図１４】入力された画像データの演算部４.０６.０３
の構成を表わすブロック図である。

【図１５】指数演算部４.０６.０３.０１の詳細ブロッ
ク図である。

【図１６】本実施例のＯＳＤ表示例を示す図である。

【図１７】本実施例のＯＳＤ表示例を示す図である。

【図１８】本実施例のＯＳＤ表示例を示す図である。

【図１９】本実施例のＯＳＤ表示例を示す図である。

【図２０】ＯＳＤ表示におけるフォントサイズの制御を
説明する図である。

【図２１】ビデオ信号表示時およびコンピュータ信号表
示時におけるＯＳＤ表示項目の一覧を示す図である。

【図２２】本実施例におけるキー入力処理を説明するフ
ローチャートである。

【図２３】本実施例におけるキー入力処理を説明するフ
ローチャートである。

【図２４】本実施例におけるキー入力処理を説明するフ
ローチャートである。

【図２５】本実施例におけるキー入力処理を説明するフ
ローチャートである。

【図２６】本実施例におけるキー操作パネルの概観を表
す図である。

【図２７】本実施例におけるデジタル処理部の構成を表
すブロック図である。

【図２８】γ＝２.２，８ビット入力，８ビット出力の
場合のγの補正処理を説明する図である。

【図２９】本実施例における階調調整処理を説明する図
である。

【図３０】本実施例におけるＯＳＤ制御の構成を表すブ
ロック図である。

【符号の説明】

１０ 表示制御装置 １.１ コンピュータ画像信号処理部 １.２ コンポジットビデオ信号処理部 １.３ スイッチ部 １.４ ディジタル処理部 １.５ 表示部 １.７ 音声処理部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/00 H04N 5/46

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 異なる解像度及びドットクロックに対応
   する複数種類の画像信号を表示するための複数種類の表
   示モードを有する表示制御装置であって、 表示中の画像信号の表示モードを判定する判定手段と、前記表示モードに対応したフォントサイズのＯＳＤデー
   タを記憶する記憶手段と、 前記判定手段で判定された表示モードに基づいて表示す
   べきＯＳＤデータを前記記憶手段に記憶されているＯＳ
   Ｄデータから選択する選択手段と、 前記選択手段で選択されたＯＳＤデータを現在表示中の
   画像信号と切り換えて入力する入力手段と、 前記入力手段で入力されたＯＳＤデータを前記画像信号
   の表示モードにて出力する出力手段とを備え、前記記憶手段には、各表示モードにおけるドットクロッ
   クスピードと、各表示モードにおいて画像信号に対して
   施される拡大処理とに基づいて決定されたフォントサイ
   ズ及び形状のデータが記憶されている ことを特徴とする
   表示制御装置。
2. 【請求項２】 前記ＯＳＤデータは各表示モードに対応
   した表示内容を有し、前記選択手段は、各表示モードに
   適切な表示内容を有するＯＳＤデータを選択することを
   特徴とする請求項１に記載の表示制御装置。
3. 【請求項３】 前記複数種類の表示モードは、少なくと
   もコンポジットビデオ信号を表示するための第１表示モ
   ードとコンピュータＣＲＴ信号を表示するための第２表
   示モードとを含むことを特徴とする請求項１又は２に記
   載の表示制御装置。
4. 【請求項４】 前記第１表示モードにおいてＯＳＤデー
   タを表示する場合、前記出力手段は、入力されたＯＳＤ
   データに対して解像度変換処理を施して出力することを
   特徴とする請求項３に記載の表示制御装置。
5. 【請求項５】 請求項１乃至請求項４のいずれかに記載
   の表示制御装置により出力される信号に基づいて画像表
   示を行うことを特徴とする表示装置。
6. 【請求項６】 前記画像表示はドットマトリックスディ
   スプレイに行われることを特徴とする請求項５に記載の
   表示装置。
7. 【請求項７】 異なる解像度及びドットクロックに対応
   する複数種類の画像信号を表示するための複数種類の表
   示モードにて表示を行う表示制御方法であって、 表示中の画像信号の表示モードを判定する判定工程と、 前記判定工程で判定された表示モードに基づいて表示す
   べきＯＳＤデータを、前記表示モードに対応したフォン
   トサイズのＯＳＤデータを記憶する記憶手段に記憶され
   ているＯＳＤデータから選択する選択工程と、 前記選択工程で選択されたＯＳＤデータを現在表示中の
   画像信号と切り換えて入力する入力工程と、 前記入力工程で入力されたＯＳＤデータを前記画像信号
   の表示モードにて出力する出力工程とを備え、前記記憶手段には、各表示モードにおけるドットクロッ
   クスピードと、各表示モードにおいて画像信号に対して
   施される拡大処理とに基づいて決定されたフォントサイ
   ズ及び形状のデータが記憶されている ことを特徴とする
   表示制御方法。